JP3648923B2 - カラー映像信号の処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリを用いたカラー映像信号の処理方法に関する。
【０００２】
【従来の技術】
映像表示機器においては、映像信号の１フィールド分をメモリに書き込み、これを繰返し読み出すことによりフリーズ画を表示するということが一般に行われている。映像信号をメモリに書き込む場合には、ＮＴＳＣあるいはＰＡＬ等のコンポジット信号をそのまま書き込むコンポジット方式と、映像信号を輝度信号と色差信号に分離した後に書き込むコンポーネント方式とがある。
【０００３】
コンポジット方式においては色信号は色副搬送波で変調された形式のままメモリに書き込まれるので、メモリから読み出した映像信号の色副搬送波の周波数が規定値（ＮＴＳＣでは３．５８ＭＨｚ）を保つことはもちろん、位相が不連続にならないようにする必要があるため、処理上の制約が多い。一方、コンポーネント方式においては色信号は一旦復調されてベースバンドの信号がメモリに書き込まれ、メモリから読み出された後に再び変調されるので、ベースバンド信号における処理では色副搬送波の周波数や位相の制約がないため、画像の縮小、拡大、あるいは表示位置の移動等を自由自在に行うことができる。
【０００４】
ところで、コンポーネント方式によるフリーズ画においては色フリッカが生じることがある。このフリッカが発生するメカニズムとその対策に関しては特開平１−２７８１９２号公報に詳細に記述されているが、その概要について以下、簡単に説明する。説明を簡単にするために、信号はＮＴＳＣ信号とする。
【０００５】
ＮＴＳＣ信号は、まず輝度信号と色信号に分離されるが、これらを完璧に分離することは非常に難しく、輝度信号中にわずかに色信号が残留し（これをΔＣで表すことにする）、逆に色信号中に輝度信号が残留する。ΔＣを含む輝度信号は１フィールド分のメモリに書き込まれ、１フィールド毎に走査線数が交互に２６２本、２６３本となるように繰返し読み出される。読み出されるデータは１フレーム（＝５２５ライン）前後で全く同じなので、フレームによってΔＣの位相が変わることはない。
【０００６】
一方、分離された本来の色信号は復調されて一旦ベースバンドに戻されてから１フィールド分のメモリに書き込まれる。そしてメモリから繰返し読み出された後、色副搬送波で変調されて色信号Ｃｍが形成される。色副搬送波周波数ｆｓｃと水平同期信号周波数ｆＨとはｆｓｃ＝（４５５／２）ｆＨの関係があるので、色信号Ｃｍの位相は１走査期間毎に反転する、と同時に１フレーム（＝５２５ライン）毎にも反転する。したがって、本来の色信号Ｃｍの位相を基準にすると、逆にΔＣの位相がフレーム毎に反転していることになる。
【０００７】
このように形成された輝度信号（ΔＣを含む）と色信号Ｃｍは合成され、フリーズ画のＮＴＳＣ信号となる。このＮＴＳＣ信号をモニタに入力すると、モニタはまず輝度信号と色信号を分離するが、ΔＣの二次元周波数はＣｍのそれと全く同じなので、一般によく用いられている、いわゆる、くし形フィルタやバンドパスフィルタによる分離ではＣｍ＋ΔＣを色信号として分離する。ところがＣｍに対するΔＣの位相は上記のように１フレーム毎に反転しているので、Ｃｍ＋ΔＣの振幅は１フレーム毎に増減することになる。これがモニタ画面上で色フリッカになる。
【０００８】
この色フリッカは、メモリから信号を読み出す際のフィールド期間長を１フレーム毎に交互に伸長、短縮して、色副搬送波の１／２周期だけメモリからの読み出し信号の位相をずらすことにより、なくすことができる。なぜなら、この処理により、ΔＣの位相をフレーム毎に反転させることができ、すなわちＣｍとの位相関係を常に一定に保つことができるようになるからである。
【０００９】
【発明が解決しようとする課題】
上記従来技術においては、メモリへの書き込みや読み出しの基準となるクロックの周波数が４ｆｓｃ（約１４．３ＭＨｚ）であることを前提としている。この場合の色副搬送波の１／２周期という時間は２クロック分であり、フィールド期間長の伸長、短縮等の処理は容易に行うことができる。
【００１０】
ところが、最近のコンポーネント処理においては、ＰＡＬとの互換性を考慮したＩＴＵ−Ｒ ＢＴ６０１（旧ＣＣＩＲ ＲＥＣ６０１）で推奨されているサンプリング周波数である１３．５ＭＨｚを用いることが多くなっている。上記従来技術においては、ｆｓｃの整数倍ではないクロックを用いた場合の対策については考慮されておらず、１３．５ＭＨｚのクロックを用いた場合には色フリッカの発生を抑えることができないという問題があった。
【００１１】
本発明の目的は、１３．５ＭＨｚのクロックを用いたコンポーネント処理によるフリーズ画表示における色フリッカの発生を抑圧する処理方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的は特許請求の範囲に記載の発明により達成される。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を図面によって説明する。図２は本発明のカラー映像信号処理装置の一例を示す回路ブロック図である。図２において、１はビデオキャプチャ回路、２は半導体メモリ、３はビデオエンコーダ回路、４は入力側タイミング発生回路、５はメモリ制御回路、６は出力側タイミング発生回路、７はエンコーダ制御回路、８はモード制御回路である。以下、図２の装置の動作について説明する。
【００１７】
ビデオキャプチャ回路１はＡ／Ｄ変換回路、Ｙ／Ｃ分離回路、同期分離回路、色信号復調回路を内蔵しており、入力されたＮＴＳＣ信号Ｓ１はディジタル輝度信号とディジタル色差信号Ｓ２に変換され、メモリ２に出力される。また、ビデオキャプチャ回路１は上記同期分離回路により入力ＮＴＳＣ信号から分離された同期信号を基に垂直、水平基準タイミング信号Ｔ１を発生する。
【００１８】
このような機能を持つビデオキャプチャ回路の一例として米国のＢｒｏｏｋｔｒｅｅ社のＢｔ８１９Ａがある。入力側タイミング発生回路４はカウンタ回路等を内蔵しており、基準タイミング信号Ｔ１を基にメモリ２の書き込み制御に必要なタイミング信号Ｔ２を発生する。
【００１９】
同様に、出力側タイミング発生回路６はカウンタ回路等によりメモリ２の読み出し制御に必要なタイミング信号Ｔ３を発生する。
【００２０】
メモリ制御回路５はタイミング信号Ｔ２、Ｔ３を基に、アドレスやＲＡＳ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）、ＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）等のメモリ制御信号Ｔ４を発生する。メモリ２は１フィールド分以上のメモリ容量を持つデュアルポートＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、制御信号Ｔ４に従ってディジタル信号Ｓ２を書き込み、ディジタル信号Ｓ３を読み出す。
【００２１】
ビデオエンコーダ回路３は同期発生回路、色信号変調回路、Ｄ／Ａ変換回路を内蔵しており、ディジタル色差信号を内部で発生する色副搬送波で変調した後、ディジタル輝度信号と合成し、最後にＤ／Ａ変換回路によりアナログＮＴＳＣ信号Ｓ４を出力する。このような機能を持つビデオエンコーダ回路の一例として米国のＢｒｏｏｋｔｒｅｅ社のＢｔ８５１がある。
【００２２】
エンコーダ制御回路７は出力側タイミング発生回路６のタイミング信号Ｔ３を基に、エンコーダ回路３内の同期発生回路をリセットする信号Ｔ５を発生する。モード制御回路８は「１／２縮小画表示」、「フルサイズ画（縮小、拡大なし）表示」、「フリーズ」等のモード信号Ｍ１を基に、入力側タイミング発生に必要な制御信号Ｍ２および出力側タイミング発生に必要な制御信号Ｍ３を発生する。以上が本発明のカラー映像信号処理装置の動作の概要であるが、次に本発明に特有な処理を行う出力側タイミング発生回路６の詳細について説明する。
【００２３】
図１は図２の出力側タイミング発生回路６の詳細回路ブロック図であり、９は発振回路、１０は遅延回路、１１、１２、１３、１４はＳ入力に応じてＡ，Ｂいずれかの入力をＹに選択出力（ＳがハイのときＢを選択）するマルチプレクサ、１５は２分周回路、１６はフリップフロップ回路、１７、１８はイネーブル（Ｅ）付フリップフロップ回路、１９、２０、２１、２２、２３、２４はアンド回路、２５はオア回路、２６はノア回路、２７、２８、２９はイネーブル（Ｅ），リセット（Ｒ）付カウンタ回路、３０、３１、３２は入力されるカウンタの値が特定の値になったらハイレベルを出力するデコーダ回路である。以下に図１の回路の動作について説明する。
【００２４】
発振回路９は水晶振動子を用いた発振回路であり、正確でジッタのない２７ＭＨｚの信号を発生する。遅延回路１０は２７ＭＨｚの信号を約８ｎｓ遅延する。マルチプレクサ１１はＳ入力に応じて遅延のない信号と８ｎｓ遅延した信号とを切り替え出力する。２分周回路１５は２７ＭＨｚの信号を２分周して１３．５ＭＨｚのクロックを発生する。２分周回路１５で発生した１３．５ＭＨｚクロックは、出力側タイミング発生回路のクロックとして用いられ、出力側タイミング発生回路のタイミング出力Ｔ３にも出力される。
【００２５】
フリップフロップ回路１６は、入力された信号をクロックのタイミングで出力する。イネーブル付フリップフロップ回路１７、１８は、入力された信号を、イネーブルがハイレベルになったときに、クロックのタイミングで出力する。
【００２６】
イネーブル、リセット付カウンタ２７、２８、２９は、イネーブルがハイレベルのときに、クロックのタイミングでカウントアップし、リセットがハイレベルになるとカウント値を０にリセットする。
【００２７】
カウンタ２７は、メモリ読出し側水平周期カウンタであり、１３．５ＭＨｚのクロックで動作し、リセットにハイレベルが入力されるまでカウントアップ動作を行う。カウント値は、デコーダ３０及び出力側タイミング発生回路のタイミング出力Ｔ３に出力される。
【００２８】
カウント値が入力されるデコーダ３０では、そのカウント値がノーマルなフィールド期間長の値（８５７）、ノーマルより２クロック分長い値（８５９）、ノーマルより２クロック分短い値（８５５）のそれぞれの値になったときに１クロック期間ハイレベルを出力する。更に１フィールドに一回、確実に特定の位置でハイレベルを出力するために、ＲＨＰという値が設定されており、カウント値がＲＨＰ（例えば６９９）になったときに、１クロック期間ハイレベルを出力する。
【００２９】
マルチプレクサ１２では、デコーダ３０から出力されるノーマルなフィールド期間長を短縮あるいは伸長した値である８５５と８５９のデコード信号とをＳ入力に応じて切り替えて出力する。更に、マルチプレクサ１３では、マルチプレクサ１２の出力とデコーダ回路３０から入力されるノーマルなフィールド期間長である８５７のデコード信号とをＳ入力に応じて切り替え出力する。マルチプレクサ１３の出力は水平周期カウンタ２７のリセットに入力され、水平周期のカウント動作が繰り返される。
【００３０】
カウンタ２８は、メモリ読出し側垂直周期カウンタであり、１３．５ＭＨｚのクロックで動作し、デコーダ３０でＲＨＰがデコードされてイネーブルにハイレベルが入力されたときにカウント動作を行い、リセットにハイレベルが入力されるまでカウントアップ動作を行う。カウント値はデコーダ３１及び出力側タイミング発生回路のタイミング出力Ｔ３に出力される。カウント値が入力されるデコーダ３１では、そのカウント値が、Ｏｄｄ／Ｅｖｅｎのライン数を示す２６２と２６３のそれぞれの値になったときにハイレベルを出力する。また、カウント値がフィールド長の伸縮を行うラインを示す２５９の値になったときに１Ｈ期間ハイレベルを出力する。
マルチプレクサ１４では、デコーダ３１から出力される２６２と２６３のデコード信号をＳ入力に応じて切り替え出力する。マルチプレクサ１４の出力はアンド回路２０に入力され、アンド回路２０には、デコーダ３０から出力されるＲＨＰのデコード信号が入力されるので、フィールドの終わりでアンド回路２０は、１クロック期間ハイレベルを出力することになる。アンド回路２０の出力は垂直周期カウンタ２８のリセットに入力され、垂直周期のカウント動作が繰り返される。
【００３１】
カウンタ２９は、フィールドカウンタであり、１３．５ＭＨｚのクロックで動作し、アンド回路２０の出力であるフィールドの終わりで１クロック期間ハイレベルの信号がイネーブルに入力されたときにカウント動作を行う８進カウンタである。カウント出力となるＱ（０）、Ｑ（１）、Ｑ（２）の３ビットはデコーダ３２に入力される。また、最下位ビット出力であるＱ（０）は前記マルチプレクサ１４のＳ入力となり、Ｏｄｄ／Ｅｖｅｎの切り替えに用いられる。更にＱ（０）は出力側タイミング発生回路のタイミング出力Ｔ３に出力される。
【００３２】
デコーダ３２では、８フィールド周期でカウント動作を繰り返すフィールドカウンタ２９から入力されるカウント値が、０から７フィールド目のうち何フィールド目かを示す値である１／５（１または５）、３／７（３または７）、７のそれぞれの値になったときに１フィールド期間ハイレベルを出力する。
【００３３】
フリップフロップ１８にはフリッカ対策ＯＮ／ＯＦＦの信号が入力される。フリッカ対策ＯＮ（ハイ）の信号が入力されると、フリップフロップ１８のイネーブルがハイレベルになったとき、すなわちフィールドの切り替わりのタイミングでフリップフロップ１８はハイレベルをアンド回路２２及び２３に出力する。その後フリッカ対策ＯＮの間はフリップフロップ１８の出力はハイレベルとなる。アンド回路２２、２３にはそれぞれデコーダ３１から２５９のデコード信号が入力され、更にアンド回路２２にはデコーダ３２から１／５のデコード信号、アンド回路２３には３／７のデコード信号が入力される。ここで、フィールド１／５のときには、フィールド期間長を伸長し、フィールド３／７のときには、フィールド期間長を短縮するため、アンド回路２２は、フィールド１／５の２５９ライン目でフィールド期間長を伸長、アンド回路２３は、フィールド３／７の２５９ライン目でフィールド期間長を短縮するということをデコードすることになる。
【００３４】
また、アンド回路２２の出力はマルチプレクサ１２のＳ入力となるので、フィールド期間長の伸長、短縮の切り替えに用いられる。
【００３５】
更に、アンド回路２２、２３の出力はオア回路２５に入力され、オア回路２５の出力はアンド回路２４に入力される。アンド回路２４にはデコーダ３０のＲＨＰデコード信号も入力され、アンド回路２４の出力はフリップフロップ１７のイネーブルへの入力となる。
【００３６】
フリップフロップ１７のデータ入力にはアンド回路２３の出力、すなわちフィールド３／７の２５９ライン目のデコード信号が入力されるので、フリップフロップ１７はフィールド１／５のときにローレベルを出力し、フィールド３／７のときにハイレベルを出力する。フリップフロップ１７の出力はフリッカ対策ＯＮ／ＯＦＦを示す信号、すなわちフリップフロップ１８の出力とアンド回路１９でゲートされ、アンド回路１９の出力は２７ＭＨｚを８ｎｓ遅延させたクロックで動作するフリップフロップ１６に入力される。フリップフロップ１６の出力はマルチプレクサ１１のＳ入力に用いられる。
【００３７】
ここで、Ｓ入力に用いられる信号は、２７ＭＨｚを遅延させたクロックに同期しているため、マルチプレクサ１１で切り替え出力されるクロック信号には、ひげ等の発生を防ぐことができる。
【００３８】
次に図１の全体動作を簡単に説明する。フリップフロップ１８にフリッカ対策ＯＮ（ハイレベル）の信号が入力されてフリッカ対策モードになると、フィールド１／５のときには２５９ライン目でフィールド期間長を伸長する指示により、水平周期カウンタは８５９でリセットされる。そのときの１３．５ＭＨｚクロックは、遅延なしのクロックが選択される。フィールド３／７のときには２５９ライン目でフィールド期間長を短縮する指示により、水平周期カウンタは８５５でリセットされる。そのときの１３．５ＭＨｚクロックは８ｎｓ遅延したクロックに切り替わる。
【００３９】
フィールド１／５，３／７以外、すなわちフィールド０／２／４／６のときには、水平周期カウンタはノーマルな値、８５７でリセットされ、クロックも遅延なしの１３．５ＭＨｚが選択される。
【００４０】
以上により、２フィールド毎にフィールド期間長の伸縮が繰り返されることになる。フリッカ対策ＯＦＦ（ローレベル）のときには、フィールド期間長の伸長、短縮は行われず、すべてのフィールドにおいて水平周期カウンタはノーマルな値、８５７でリセットされ、クロックも遅延なしの１３．５ＭＨｚが選択される。
【００４１】
図３に１３．５ＭＨｚ系におけるτ／２伸縮方法であるクロック切替のタイミングを示す。ここで、τは色副搬送波周期である。図に示すようにノーマルな遅延なしのクロックと８ｎｓ遅延させたクロックの２系統を切り替えることにより、リセット時における色副搬送波の連続性を保つことと、輝度信号の位相をτ／２ずらすという二つの条件を同時に満足させることができる。
【００４２】
Ｙ／Ｃ分離をした映像信号をメモリを用いてフリーズした後、再び輝度信号と色信号を合成して出力すると、モニタ上で色フリッカが発生するという問題に関し、本実施例によれば、１３．５ＭＨｚのクロックを用いたコンポーネント処理においては、遅延回路を用いてクロックを２系統化し、クロックを切り替えて用いることにより、色副搬送波の連続性を保ちながら、輝度信号中の残留色信号成分とメモリフリーズ処理により再変調された正しい色信号との位相を合わせることができ、色フリッカの発生を防ぐことができる。
【００４３】
【発明の効果】
１３．５ＭＨｚのクロックを用いたコンポーネント処理においてフリーズ画を表示する際に、正しい色信号と輝度信号中に残留するわずかな色信号の位相がフレーム毎に反転するために発生する色フリッカの問題は、該色信号と該輝度信号のフィールド期間長を、2クロック分だけ、所定フィールド数毎に交互に伸長、短縮し、また、発振回路で発生したクロック信号を所定時間だけ遅延させ、遅延のないクロック信号と遅延したクロック信号とを、伸長、短縮したフィールド期間長の切り替わるタイミングに応じて切り替えて用いることにより解決することができる。
【図面の簡単な説明】
【図１】本発明に特有な処理を行う出力側タイミング発生回路のブロック図。
【図２】本発明のカラー映像信号処理装置の一例を示す回路ブロック図。
【図３】本発明における出力側タイミング発生回路６の動作を示すタイミングチャート。
【符号の説明】
１・・・ビデオキャプチャ回路、２・・・半導体メモリ、３・・・ビデオエンコーダ回路、４・・・入力側タイミング発生回路、５・・・メモリ制御回路、６・・・出力側タイミング発生回路、７・・・エンコーダ制御回路、８・・・モード制御回路、９・・・発振回路、１０・・・遅延回路、１１，１２，１３，１４・・・マルチプレクサ、１５・・・２分周回路、１６・・・フリップフロップ回路、１７，１８・・・イネーブル（Ｅ）付フリップフロップ回路、１９，２０，２１，２２，２３，２４・・・アンド回路、２５・・・オア回路、２６・・・ノア回路、２７，２８，２９・・・イネーブル（Ｅ），リセット（Ｒ）付カウンタ回路、３０，３１，３２・・・デコーダ回路。

Claims (1)

1. カラー映像信号を輝度信号と色差信号とに分離して、該輝度信号と分離され復調された色差信号とをメモリに書き込んで、読み出し、読み出された色差信号を変調した後、読み出された輝度信号と合成してカラー映像信号を得るようにしたカラー映像信号の処理装置において、
   メモリに書き込まれた輝度信号と色差信号とを色副搬送波周波数のてい倍とは異なるクロックを用いて読み出すに際し、該輝度信号と該色差信号のフィールド期間長を、所定のクロック数だけ、所定フィールド数毎に交互に伸長、短縮するカウント手段と、発振回路の出力信号を所定時間だけ遅延させる遅延手段と、該発振回路の出力と該遅延手段の出力とを該カウント手段の発生するタイミングに応じて切り替え出力することにより該クロックを発生させる切り替え手段とを備えたことを特徴とするカラー映像信号の処理装置。

Images