JP3648585B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3648585B2 JP3648585B2 JP15168997A JP15168997A JP3648585B2 JP 3648585 B2 JP3648585 B2 JP 3648585B2 JP 15168997 A JP15168997 A JP 15168997A JP 15168997 A JP15168997 A JP 15168997A JP 3648585 B2 JP3648585 B2 JP 3648585B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- connection pad
- connection pads
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
例えば、CCD(charge coupled device)等の半導体装置は回路基板上に搭載される場合が多い。図12は従来のこのような半導体装置を回路基板上に搭載したものの一例を示したものである。この場合の半導体装置1はCCDであり、上面中央部に光センサ機能部2が突出した状態で形成されたシリコン基板3を備えている。光センサ機能部2を除くシリコン基板3の上面には初期酸化膜4が形成されている。初期酸化膜4の上面周辺部には複数の接続パッド5が光センサ機能部2の複数の入出力部(図示せず)に引き回し線6を介して接続されて形成されている。接続パッド5及び引き回し線6を含む初期酸化膜4の上面及び光センサ機能部2の上面には保護膜7が形成されている。この場合、保護膜7の接続パッド5の中央部に対応する部分には開口部8が形成され、接続パッド5の中央部が開口部8を介して露出されている。一方、回路基板9の上面の所定の箇所は半導体装置搭載エリア10となっている。回路基板9の上面において半導体装置搭載エリア10の外周部には複数の接続端子11が設けられている。そして、半導体装置1のシリコン基板3は回路基板9の半導体装置搭載エリア10に接着剤12を介して接着され、半導体装置1の接続パッド5と回路基板9の接続端子11とがボンディングワイヤ13によって接続されている。
【0003】
ところで、半導体装置1を回路基板9上に搭載する場合、例えばフリップチップボンディング方式によって搭載する方法もあるが、上述したように、半導体装置1の接続パッド5を上面側に露出させ、ボンディングワイヤ13を用いたワイヤボンディング方式によって搭載している。この理由は、半導体装置1の光センサ機能部2を上面側に露出させるためである。
【0004】
【発明が解決しようとする課題】
このように、半導体装置1を回路基板9上にボンディングワイヤ13を用いたワイヤボンディング方式によって搭載しているので、回路基板9上において半導体装置1を実質的に搭載するためのエリアが図12において符号14で示すように接続端子11を含むエリアとなり、すなわち実質的な半導体装置搭載エリア14の平面サイズが半導体装置1自体の平面サイズよりも大きくなり、これに応じて回路基板9の平面サイズも大きくなり、全体的に大型化するという問題があった。
この発明の課題は、半導体装置の実質的な搭載エリアを小さくすることである。
【0005】
【課題を解決するための手段】
請求項1記載の発明に係る半導体装置は、一の面に複数の第1の接続パッドを備えた半導体基板と、該半導体基板の他の面からその内部に前記第1の接続パッドに達するように形成された複数の開口部と、該開口部内に前記第1の接続パッドと接続された状態で形成され、メッキによって形成された少なくとも2種類の金属層からなる複数の内部導通部と、前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第2の接続パッドとを具備するものである。請求項6記載の発明に係る半導体装置の製造方法は、一の面に複数の第1の接続パッドを備えた半導体基板の他の面に、前記第1の接続パッドに対応する箇所に開口部を有する、少なくとも2層構造を有する多層金属膜を形成し、該多層金属膜の前記開口部を介して前記半導体基板をエッチングして、前記半導体基板の他の面からその内部に複数の開口部を前記第1の接続パッドに達するように形成し、前記多層金属膜を剥離した後、メッキにより、少なくとも2種類の金属層を前記開口部内のみに形成して、前記開口部内に複数の内部導通部を前記第1の接続パッドに接続させて形成し、前記半導体基板の他の面に複数の第2の接続パッドを前記内部導通部に接続させて形成するようにしたものである。
【0006】
この発明によれば、一の面に複数の第1の接続パッドを備えた半導体基板の他の面に複数の第2の接続パッドが第1の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第2の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができる。
【0007】
【発明の実施の形態】
図1〜図11はそれぞれこの発明の一実施形態における半導体装置の各製造工程を示したものである。そこで、これらの図を順に参照しながら、この実施形態の半導体装置の構造についてその製造方法と併せて説明する。
【0008】
まず、図1に示すように、シリコン基板(半導体基板)21の上面中央部に光センサ機能部22が突出した状態で形成され、光センサ機能部22を除くシリコン基板21の上面に酸化シリコンからなる初期酸化膜23が形成され、初期酸化膜23の上面の所定の複数箇所にアルミニウム等からなる接続パッド(第1の接続パッド)24が光センサ機能部22の複数の入出力部(図示せず)に引き回し線25を介して接続されて形成され、接続パッド24及び引き回し線25を含む初期酸化膜23の上面及び光センサ機能部22の上面に酸化シリコン等からなる保護膜26が形成され、その上面に金属多層膜27が形成され、シリコン基板21の下面に酸化シリコンからなる初期酸化膜28が形成され、その下面に金属多層膜29が形成されたものを用意する。この場合、両金属多層膜27、29は、後で説明するように、シリコン基板21をエッチングする際のマスク等を形成するためのものであり、クロム、チタン、タングステン等からなる内層と金等からなる外層との2層構造となっているが3層以上であってもよい。
【0009】
次に、図2に示すように、上側の金属多層膜27の上面に保護膜30を形成し、下側の金属多層膜29の下面に、接続パッド23に対応する部分に開口部31aを有するレジストパターン31を形成する。この場合、保護膜30はレジストパターン31と同一の材料からなっているが、ワニス等であってもよい。
【0010】
次に、図3に示すように、レジストパターン31をマスクとして、下側の金属多層膜29をエッチングし、次いでフッ化水素系のエッチング液を用いて下側の初期酸化膜28をエッチングする。すると、レジストパターン31の開口部31aに対応する部分における下側の金属多層膜29及び下側の初期酸化膜28に開口部29a、28aが形成される。この場合、上側の金属多層膜27は、保護膜30によって覆われているので、エッチングされない。この後、保護膜30及びレジストパターン31を剥離する。
【0011】
次に、図4に示すように、下側の金属多層膜29をマスクとして水酸化カリウム系のエッチング液を用いてシリコン基板21をエッチングすると、下側の金属多層膜29の開口部29aに対応する部分におけるシリコン基板21に開口部21aが形成される。
【0012】
次に、図5に示すように、下側の金属多層膜29をマスクとして上側の初期酸化膜23をエッチングすると、下側の金属多層膜29の開口部29aに対応する部分における上側の初期酸化膜23に開口部23aが形成される。この場合、保護膜26は上側の金属多層膜27によって覆われているので、エッチングされない。そして、この状態では、開口部29a、28a、21a、23aを介して上側の接続パッド24が下面側に露出される。この後、上側及び下側の金属多層膜27、29を剥離する。
【0013】
次に、図6に示すように、ジンケート処理を施すことにより、開口部28a、21a、23aを介して露出された上側の接続パッド24の下面に形成された図示しない自然酸化膜をエッチングして除去するとともに、アルミニウムと亜鉛とを置換させて、上側の接続パッド24の下面に亜鉛核32を形成する。
【0014】
次に、図7に示すように、開口部28a、21a、23aを介して露出された亜鉛核32の下面に無電解メッキによりニッケルメッキ層33を膜厚数μm程度に形成する。
【0015】
次に、図8に示すように、開口部28a、21aを介して露出されたニッケルメッキ層33の下面に無電解メッキにより銅メッキ層34を下側の初期酸化膜28の下面まで形成する。これにより、開口部28a、21a、23a内には亜鉛核32とニッケルメッキ層33と銅メッキ層34とからなる内部導通部が形成される。
【0016】
次に、図9に示すように、銅メッキ層34及び下側の初期酸化膜28の下面にスパッタ法あるいは真空蒸着法等によって接続パッド形成用層35を形成する。この場合、接続パッド形成用層35は、クロム、チタン、チタン−タングステン合金、モリブデン、タングステン等からなる接着層と、銅、ニッケル、白金、パラジウム等からなるバリア層と、金等からなる表面保護層との3層構造となっている。次に、接続パッド形成用層35の下面にレジストパターン36を所定のパターンに形成する。
【0017】
次に、図10に示すように、レジストパターン36をマスクとして接続パッド形成用層35の不要な部分をエッチングする。すると、レジストパターン36下に下側の接続パッド(第2の接続パッド)37がマトリックス状に形成されるとともに、図示していないが、この下側の接続パッド37と銅メッキ層34とを適宜に接続する引き回し線が形成される。この後、レジストパターン36を剥離する。
【0018】
次に、図11に示すように、下側の初期酸化膜28の下面において下側の接続パッド37の中央部を除く部分に保護膜38を形成する。この状態では、下側の接続パッド37の中央部が保護膜38に形成された開口部38aを介して露出される。次に、開口部38aを介して露出された下側の接続パッド37の下面にはんだからなる突起電極39を形成する。かくして、半導体装置が製造される。
【0019】
このようにして製造された半導体装置では、上面に複数の上側の接続パッド24を備えたシリコン基板21の下面に複数の下側の接続パッド37が上側の接続パッド24に亜鉛核32、ニッケルメッキ層33及び銅メッキ層34からなる内部導通部を介して接続されて形成された構造となっている。このため、この半導体装置の上面を上面側に露出させた状態でこの半導体装置を回路基板(図示せず)上に搭載する場合、この半導体装置の下面の下側の接続パッド37を回路基板の接続端子に対向させることができる。この結果、この半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができる。したがって、この半導体装置の実質的な搭載エリアの平面サイズをこの半導体装置自体の平面サイズとほぼ同じにすることができ、すなわちこの半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。また、上側の接続パッド24を保護膜26で覆っているので、上側の接続パッド24を保護することができる。
【0020】
なお、上記実施形態では、開口部28a、21a、23aを介して露出された上側の接続パッド24の下面にジンケート処理を施して、アルミニウムと亜鉛とを置換させた後、無電解メッキによりニッケルメッキ層33を形成した場合について説明したが、これに限らず、ジンケート処理を行わずに、上側の接続パッド24の下面に無電解メッキにより直接ニッケルメッキ層33を形成するようにしてもよい。
また、上記実施形態では、内部導通部をジンケート処理及び無電解メッキにより形成した場合について説明したが、これに限らず、内部導通部全体をスパッタ法等によって形成するようにしてもよい。
また、上記実施形態では、開口部28a、21a、23aをウエットエッチングによって形成した場合について説明したが、これに限らず、ドライエッチングによって形成するようにしてもよく、さらにエキシマレーザ等の照射によって形成するようにしてもよい。
【0021】
【発明の効果】
以上説明したように、この発明によれば、一の面に複数の第1の接続パッドを備えた半導体基板の他の面に複数の第2の接続パッドが第1の接続パッドに内部導通部を介して接続されて形成されているので、半導体装置の一の面を上面側に露出させた状態で半導体装置を回路基板上に搭載する場合、半導体装置の他の面の第2の接続パッドを回路基板の接続端子に対向させることができ、この結果半導体装置を回路基板上にフリップチップボンディング方式と同じような方式によって搭載することができ、したがって半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができ、すなわち半導体装置の実質的な搭載エリアを小さくすることができ、ひいては回路基板の平面サイズを小さくすることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における半導体装置の製造に際し、シリコン基板上に初期酸化膜、接続パッド、保護膜及び金属多層膜を形成し、シリコン基板下に初期酸化膜及び金属多層膜を形成した状態の断面図。
【図2】同半導体装置の製造に際し、上側の金属多層膜の上面に保護膜を形成し、下側の金属多層膜の下面にレジストパターンを形成した状態の断面図。
【図3】同半導体装置の製造に際し、下側の初期酸化膜及び下側の金属多層膜に開口部を形成した状態の断面図。
【図4】同半導体装置の製造に際し、シリコン基板に開口部を形成した状態の断面図。
【図5】同半導体装置の製造に際し、上側の初期酸化膜に開口部を形成した状態の断面図。
【図6】同半導体装置の製造に際し、開口部内に亜鉛核を形成した状態の断面図。
【図7】同半導体装置の製造に際し、開口部内にニッケルメッキ層を形成した状態の断面図。
【図8】同半導体装置の製造に際し、開口部内に銅メッキ層を形成した状態の断面図。
【図9】同半導体装置の製造に際し、シリコン基板下に接続パッド形成用層及びレジストパターンを形成した状態の断面図。
【図10】同半導体装置の製造に際し、シリコン基板下に下側の接続パッドを形成した状態の断面図。
【図11】同半導体装置の製造に際し、下側の接続パッド下に突起電極を形成した状態の断面図。
【図12】従来の半導体装置を回路基板上に搭載した状態の断面図。
【符号の説明】
21 シリコン基板
22 光センサ機能部
24 上側の接続パッド
21a、23a、28a 開口部
32 亜鉛核
33 ニッケルメッキ層
34 銅メッキ層
37 下側の接続パッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof.
[0002]
[Prior art]
For example, a semiconductor device such as a CCD (charge coupled device) is often mounted on a circuit board. FIG. 12 shows an example in which such a conventional semiconductor device is mounted on a circuit board. The
[0003]
By the way, when the
[0004]
[Problems to be solved by the invention]
Thus, since the
An object of the present invention is to reduce a substantial mounting area of a semiconductor device.
[0005]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a semiconductor device having a plurality of first connection pads on one surface and the first connection pads reaching from the other surface of the semiconductor substrate to the inside thereof. A plurality of openings formed in the plurality of openings, and a plurality of internal conductive portions formed of at least two types of metal layers formed by plating and connected to the first connection pads in the openings, A plurality of second connection pads formed in a state of being connected to the internal conductive portion on the other surface of the semiconductor substrate. According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device , wherein an opening is formed at a position corresponding to the first connection pad on the other surface of the semiconductor substrate having a plurality of first connection pads on one surface. A multilayer metal film having at least a two-layer structure is formed, the semiconductor substrate is etched through the openings of the multilayer metal film, and a plurality of openings are formed in the inside from the other surface of the semiconductor substrate. Is formed so as to reach the first connection pad, and after the multilayer metal film is peeled off, at least two kinds of metal layers are formed only in the opening by plating , and a plurality of internal continuity is formed in the opening. And a plurality of second connection pads are connected to the internal conductive portion on the other surface of the semiconductor substrate.
[0006]
According to the present invention, the plurality of second connection pads are connected to the first connection pad via the internal conductive portion on the other surface of the semiconductor substrate having the plurality of first connection pads on one surface. When the semiconductor device is mounted on the circuit board with one surface of the semiconductor device exposed to the upper surface side, the second connection pads on the other surface of the semiconductor device are connected to the connection terminals of the circuit board. As a result, the semiconductor device can be mounted on the circuit board by a method similar to the flip-chip bonding method, and therefore, the plane size of the substantial mounting area of the semiconductor device is set to the plane of the semiconductor device itself. The size can be made substantially the same, that is, the substantial mounting area of the semiconductor device can be reduced.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
1 to 11 show respective manufacturing steps of a semiconductor device according to an embodiment of the present invention. Therefore, the structure of the semiconductor device of this embodiment will be described together with its manufacturing method with reference to these drawings in order.
[0008]
First, as shown in FIG. 1, the optical
[0009]
Next, as shown in FIG. 2, a
[0010]
Next, as shown in FIG. 3, the lower
[0011]
Next, as shown in FIG. 4, when the
[0012]
Next, as shown in FIG. 5, when the upper
[0013]
Next, as shown in FIG. 6, a natural oxide film (not shown) formed on the lower surface of the
[0014]
Next, as shown in FIG. 7, a
[0015]
Next, as shown in FIG. 8, a
[0016]
Next, as shown in FIG. 9, a connection
[0017]
Next, as shown in FIG. 10, unnecessary portions of the connection
[0018]
Next, as shown in FIG. 11, a
[0019]
In the semiconductor device thus manufactured, a plurality of
[0020]
In the above embodiment, the lower surface of the
In the above embodiment, the case where the internal conductive portion is formed by zincate treatment and electroless plating has been described. However, the present invention is not limited thereto, and the entire internal conductive portion may be formed by sputtering or the like.
In the above-described embodiment, the case where the
[0021]
【The invention's effect】
As described above, according to the present invention, a plurality of second connection pads are connected to the first connection pad on the other surface of the semiconductor substrate having a plurality of first connection pads on one surface. When the semiconductor device is mounted on the circuit board with one surface of the semiconductor device exposed to the upper surface side, the second connection pad on the other surface of the semiconductor device is formed. As a result, the semiconductor device can be mounted on the circuit board by a method similar to the flip chip bonding method, and thus the plane size of the substantial mounting area of the semiconductor device. Can be made substantially the same as the planar size of the semiconductor device itself, that is, the substantial mounting area of the semiconductor device can be reduced, and consequently the planar size of the circuit board can be reduced. Can.
[Brief description of the drawings]
FIG. 1 shows an initial oxide film, a connection pad, a protective film, and a metal multilayer film formed on a silicon substrate, and an initial oxide film and a metal multilayer film are formed under the silicon substrate in manufacturing a semiconductor device according to an embodiment of the present invention; Sectional drawing of the formed state.
FIG. 2 is a cross-sectional view showing a state in which a protective film is formed on the upper surface of the upper metal multilayer film and a resist pattern is formed on the lower surface of the lower metal multilayer film in manufacturing the semiconductor device.
FIG. 3 is a cross-sectional view showing a state in which an opening is formed in the lower initial oxide film and the lower metal multilayer film when the semiconductor device is manufactured;
FIG. 4 is a cross-sectional view showing a state in which an opening is formed in a silicon substrate when the semiconductor device is manufactured.
FIG. 5 is a cross-sectional view showing a state in which an opening is formed in the upper initial oxide film in manufacturing the semiconductor device;
FIG. 6 is a cross-sectional view showing a state where zinc nuclei are formed in the opening when the semiconductor device is manufactured.
FIG. 7 is a cross-sectional view showing a state in which a nickel plating layer is formed in the opening when the semiconductor device is manufactured.
FIG. 8 is a cross-sectional view showing a state in which a copper plating layer is formed in the opening when the semiconductor device is manufactured.
FIG. 9 is a cross-sectional view showing a state in which a connection pad forming layer and a resist pattern are formed under the silicon substrate when the semiconductor device is manufactured;
FIG. 10 is a cross-sectional view showing a state where a lower connection pad is formed under the silicon substrate when the semiconductor device is manufactured;
FIG. 11 is a cross-sectional view showing a state in which a protruding electrode is formed under a lower connection pad when the semiconductor device is manufactured.
FIG. 12 is a cross-sectional view of a state in which a conventional semiconductor device is mounted on a circuit board.
[Explanation of symbols]
21
Claims (7)
該半導体基板の他の面からその内部に前記第1の接続パッドに達するように形成された複数の開口部と、
該開口部内に前記第1の接続パッドと接続された状態で形成され、メッキによって形成された少なくとも2種類の金属層からなる複数の内部導通部と、
前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第2の接続パッドと、
を具備することを特徴とする半導体装置。A semiconductor substrate having a plurality of first connection pads on one surface;
A plurality of openings formed to reach the first connection pad from the other surface of the semiconductor substrate to the inside thereof;
A plurality of internal conductive portions formed of at least two kinds of metal layers formed by plating formed in a state connected to the first connection pads in the opening;
A plurality of second connection pads formed in a state of being connected to the internal conductive portion on the other surface of the semiconductor substrate;
A semiconductor device comprising:
該多層金属膜の前記開口部を介して前記半導体基板をエッチングして、前記半導体基板の他の面からその内部に複数の開口部を前記第1の接続パッドに達するように形成し、
前記多層金属膜を剥離した後、メッキにより、少なくとも2種類の金属層を前記開口部内のみに形成して、前記開口部内に複数の内部導通部を前記第1の接続パッドに接続させて形成し、
前記半導体基板の他の面に複数の第2の接続パッドを前記内部導通部に接続させて形成することを特徴とする半導体装置の製造方法。 A multilayer metal film having an at least two-layer structure having an opening at a location corresponding to the first connection pad is formed on the other surface of the semiconductor substrate having a plurality of first connection pads on one surface. ,
Etching the semiconductor substrate through the openings of the multilayer metal film, and forming a plurality of openings in the semiconductor substrate from the other surface to reach the first connection pads;
After peeling off the multilayer metal film, at least two types of metal layers are formed only in the opening by plating , and a plurality of internal conductive parts are formed in the opening by connecting to the first connection pad. ,
A method of manufacturing a semiconductor device, comprising: forming a plurality of second connection pads on the other surface of the semiconductor substrate by connecting to the internal conductive portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15168997A JP3648585B2 (en) | 1997-05-27 | 1997-05-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15168997A JP3648585B2 (en) | 1997-05-27 | 1997-05-27 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10335337A JPH10335337A (en) | 1998-12-18 |
JP3648585B2 true JP3648585B2 (en) | 2005-05-18 |
Family
ID=15524120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15168997A Expired - Fee Related JP3648585B2 (en) | 1997-05-27 | 1997-05-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648585B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
WO2003019653A2 (en) * | 2001-08-24 | 2003-03-06 | Schott Glas | Method for producing contacts and printed circuit packages |
JP4534484B2 (en) * | 2003-12-26 | 2010-09-01 | ソニー株式会社 | Solid-state imaging device and manufacturing method thereof |
JP2005303258A (en) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | Device and method for manufacturing the same |
JP4845368B2 (en) * | 2004-10-28 | 2011-12-28 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device and manufacturing method thereof |
DE102005039068A1 (en) * | 2005-08-11 | 2007-02-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Semiconductor substrate and method of manufacture |
JP5231733B2 (en) * | 2006-11-27 | 2013-07-10 | パナソニック株式会社 | Through-hole wiring structure and method for forming the same |
US7576425B2 (en) | 2007-01-25 | 2009-08-18 | Xintec, Inc. | Conducting layer in chip package module |
TWI353667B (en) | 2007-07-13 | 2011-12-01 | Xintec Inc | Image sensor package and fabrication method thereo |
US8772919B2 (en) | 2007-08-08 | 2014-07-08 | Wen-Cheng Chien | Image sensor package with trench insulator and fabrication method thereof |
JP5237607B2 (en) * | 2007-10-25 | 2013-07-17 | 新光電気工業株式会社 | Substrate manufacturing method |
KR101998340B1 (en) * | 2012-07-18 | 2019-07-09 | 삼성전자주식회사 | Power Device Module and Method of fabricating the same |
-
1997
- 1997-05-27 JP JP15168997A patent/JP3648585B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10335337A (en) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
JP2817717B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4400802B2 (en) | Lead frame, manufacturing method thereof, and semiconductor device | |
JP3888854B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JPH0145976B2 (en) | ||
EP1228530A1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
JP3648585B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2000299337A (en) | Semiconductor device and manufacture thereof | |
JP2622156B2 (en) | Contact method and structure for integrated circuit pads | |
JP2001053075A (en) | Wiring structure and method of forming wiring | |
EP1003209A1 (en) | Process for manufacturing semiconductor device | |
JPH11204560A (en) | Semiconductor device and manufacture thereof | |
JP3957928B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3877700B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3259562B2 (en) | Manufacturing method of semiconductor device with bump | |
JP3087819B2 (en) | Terminal electrode formation method for solder bump mounting | |
KR100629467B1 (en) | Package for image sensor | |
JP3573894B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002313930A (en) | Semiconductor device and its manufacturing method | |
JPH03268385A (en) | Solder bump and manufacture thereof | |
JP2001118957A (en) | Semiconductor device | |
US20220139815A1 (en) | Semiconductor device and method manufacturing thereof | |
JP2001077229A (en) | Semiconductor device and manufacture thereof | |
JP3548814B2 (en) | Structure of protruding electrode and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |