JP3648481B2 - 画質改善回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、垂直方向の輪郭を強調し、画質を改善するためのテレビジョン受像機の画質改善回路に関するものである。
【０００２】
【従来の技術】
テレビジョン受像機の映像増幅段においては、増幅段数や負荷回路などが多いため配線の分布容量も増加する。このため、映像信号の高域成分が失われ、画像の輪郭がぼやけるなど画質の解像度が低下する。
【０００３】
そこで、テレビジョン受像機において垂直方向の輪郭を強調し、画質を改善するために垂直輪郭補正回路が使用されている。
【０００４】
垂直輪郭補正回路は、ラインメモリ等を使用して入力される映像信号の水平走査ライン間の振幅差をそれぞれのラインに加算、減算することで、垂直方向のエンハンサ効果を得る。
【０００５】
多くの場合、垂直輪郭補正は、１Ｈや２Ｈ（Ｈ：水平周期）の信号遅延処理を伴うため、ＹＣ分離のくし型フィルタ回路やＩＰ（インタレースからプログレッシブ、Interlace to Progressiveの略）変換回路などの走査線変換回路等のディジタル信号処理系内の垂直輪郭補正回路で行われる。さらに垂直輪郭補正された信号は、Ｄ／Ａ変換された後、アナログのＲＧＢ処理回路でＡＢＣＬ（自動輝度コントラスト制限、Automatic Brightness Contrast Limitterの略）処理等の画質関連の信号処理が行われる。
【０００６】
図６に、垂直輪郭補正回路を含む画質改善回路のブロック図を示している。入力端子１１に入力される映像信号は、垂直輪郭補正回路１２で垂直輪郭補正された後、ＲＧＢ処理回路１４にてＲＧＢマトリックス処理及びＲＧＢドライブ処理されて表示出力用のＲ（赤），Ｇ（緑），Ｂ（青）信号となって、図示しない陰極線管（以下ＣＲＴ）の各色カソードに供給される。ＲＧＢ処理回路１４では、その信号処理系のゲインがＡＢＣＬ回路１５からのＡＢＣＬ制御電圧に基づいて制御され、輝度及びコントラストが一定範囲に自動的に制限される。
【０００７】
一方、垂直輪郭補正回路１２では、大振幅信号入力時、垂直方向の輪郭補正がかかりすぎてブルーミング等の発生を防ぐため、ゲイン及び折り返し点制御回路１３によって、図３（後述）に示すようにライン間の振幅差がある一定レベルになった場合、それぞれのラインに加算される加算量（加算ゲイン）を逆に落としていく設定を行う。即ち、図３では、１Ｈライン間の差信号と、輪郭補正のための加算量（加算ゲイン）との関係を示しており、差信号が折り返し点と呼ばれるレベルａまで増大して行く間までは輪郭補正の加算量はリニアに変化していくが、ａ点を超えると逆に加算量は減衰していくように設定されている。
【０００８】
しかし、こうした場合ブルーミング防止のため、ゲイン及び折り返し点制御回路１３にて入力信号が最大振幅の時に加算量（加算ゲイン）０の設定が行われると、ＡＰＬ（平均映像レベル、Average Picture Levelの略）の大きい入力信号の場合に加算ゲイン０の制御のほかにＡＢＣＬ回路１５によるＡＢＣＬ制御が働きＲＧＢ処理回路１４での信号処理系のゲインが下降し（これによってカソード電流が一定値に制限される）、その結果トータルゲインが下がってブルーミングしないレベルになっているにもかかわらず垂直輪郭補正が全くかからない不具合が発生する。
【０００９】
一方、垂直輪郭強調を行う公知例としては、特開平２−８１５７０号公報に記載されているものがある。該公報には、映像信号を走査線間で減算し、この減算結果に基づいて画像の輪郭（エッジ部分）の前または後に白レベルまたは黒レベルの信号を付加する垂直輪郭強調を行うものにおいて、黒レベルの信号の付加を抑圧することにより、例えば赤の部分に黒い縁どりが付加されるといった不自然さを無くすことができるようにしたことが述べられている。しかしながら、ＡＰＬの大きい信号の場合にＡＢＣＬ制御が働くことによって垂直輪郭補正効果が減少する問題を解決するものではなかった。
【００１０】
【発明が解決しようとする課題】
上記の如く、最大振幅入力時にブルーミング回避のために垂直輪郭補正の加算量（加算ゲイン）を低下しすぎると、ＡＰＬの高い画面でＡＢＣＬ制御が十分に働き、垂直輪郭補正の効果が表われないという問題があった。
【００１１】
そこで、本発明は上記の問題に鑑み、比較的簡単な回路付加で、ＡＰＬの大きい信号においても十分な垂直輪郭補正の効果を得ることができる画質改善回路を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
請求項１記載の発明による画質改善回路は、入力される映像信号の水平走査のライン間の振幅差をそれぞれのラインに加減算することで、垂直方向の輪郭強調を行う垂直輪郭補正回路と、前記垂直輪郭補正回路で加減算される差信号のゲインと折り返し点を、制御信号に応じて制御するゲイン及び折り返し点制御回路と、陰極線管のカソード電流を検出し、その検出値に基づいて信号処理系のゲインを制御することで、ＡＰＬレベルが所定値以上の映像信号について前記カソード電流を制限するＡＢＣＬ回路と、前記ＡＢＣＬ回路での前記検出値に基づいて前記制御信号を生成し、前記ゲイン及び折り返し点制御回路を制御するものであって、低ＡＰＬのときは、垂直輪郭補正のゲイン、折り返し点はともに低く設定され、ＡＰＬが上がると垂直輪郭補正のゲイン、折り返し点はともに中間点に設定され、さらにＡＰＬが上がると、垂直輪郭補正のゲイン、折り返し点はともに最大レベルとなるように制御する制御手段と、を具備したものである。
【００１３】
本発明においては、ＡＢＣＬ回路でカソード電流Ｉhの検出値（即ちＡＢＣＬ制御電圧）を検出し、その検出値によって垂直輪郭補正の加算量（加算ゲイン）や折り返し点をコントロールすることで、前述した高ＡＰＬ信号入力時で垂直輪郭補正効果が減少する不具合を解決するものである。
【００１４】
カソード電流Ｉhの検出値即ちＡＢＣＬ制御電圧は、カソード電流Ｉhが飽和し始めてからＡＰＬが増大するに従って変化する。従って、このＡＢＣＬ制御電圧を検出することで映像信号のＡＰＬが分る。従って、前述した垂直輪郭補正効果の減少するＡＰＬが所定値以上の高い映像信号で、垂直輪郭補正のゲインと折り返し点が高くなるよう切り替え、ＡＰＬがそれよりも低い映像信号では垂直輪郭補正のゲインと折り返し点が低くなるように切り替え、ＡＰＬが中間の所定値の映像信号では垂直輪郭補正のゲインと折り返し点が中間値となるように切り替えることで、前述の不具合を解消させる。また、本発明では、映像信号のＡＰＬレベルを３段階に検出して垂直輪郭補正効果のかかり方を制御することが可能となる。
【００１５】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図１は本発明に係る画質改善回路のブロック図を示している。
【００１６】
図１において、画質改善回路は、映像信号が入力される入力端子２１と、垂直輪郭補正回路２２と、ＲＧＢ処理回路２４と、ＡＢＣＬ回路２５と、制御手段２６と、垂直輪郭補正回路２２に設けられているゲイン及び折り返し点制御回路２３と、を備えて構成されている。
【００１７】
垂直輪郭補正回路２２は、ラインメモリ等を使用して、入力される映像信号の水平走査のライン間の振幅差をそれぞれのラインに加減算することで垂直方向のエンハンサ効果（輪郭強調）を付加して、次段のＲＧＢ処理回路２４へ出力する。
【００１８】
ＲＧＢ処理回路２４は、垂直輪郭補正回路２２からの輪郭補正された映像信号を入力し、ＲＧＢマトリックス処理したＲ，Ｇ，Ｂ信号をドライブして表示用のＲ，Ｇ，Ｂ信号とし、図示しないＣＲＴの三軸カソードに供給する。
【００１９】
ＡＢＣＬ回路２５は、ＣＲＴのカソード電流を検出し、その検出値に基づいてＲＧＢ処理回路２４のゲインを制御することで、ＡＰＬレベルが所定値以上の映像信号について前記カソード電流を一定範囲内に制限する。
【００２０】
前記制御手段２６は、前記ＡＢＣＬ回路２５での前記検出値を制御信号としてゲイン及び折り返し点制御回路２３を制御する。
【００２１】
垂直輪郭補正回路２２に設けられているゲイン及び折り返し点制御回路２３は、前記の加減算される差信号のゲインと折り返し点を、制御手段２６からの制御信号にて切り替えるための回路であり、前述した垂直輪郭補正効果の減少するＡＰＬの高い信号で、垂直輪郭補正量（ゲイン）が高くなるよう切り替える。
【００２２】
図２は図１の画質改善回路の一実施の形態を示す回路図である。図２において、図１に相当する部分には同一符号を付してある。ここに示す垂直輪郭補正回路２２は、１Ｈの遅延素子を２個使用して、１Ｈ前後の差信号をＡＢＣＬ制御電圧の検出値に基づいた制御信号に応じて制御することで、１Ｈ前後のコントラストを上げ、見かけ上の輪郭強調を行うものである。入力端子２１からの映像信号Ｓ1は、１Ｈ遅延回路２７を通り、１Ｈ遅延信号Ｓ2となる。この信号は反転回路２９を通った後、加算器３０にて元のビデオ信号Ｓ1と加算されることで、１Ｈ後との差信号Ｓ3となる。
【００２３】
また、１Ｈ遅延信号Ｓ2はさらに１Ｈ遅延回路２８を通り、反転アンプ３３を通ることで２Ｈ遅延信号Ｓ5となる。この信号は加算器３４にて前記１Ｈ遅延信号Ｓ2と加算されることで、１Ｈ前との差信号Ｓ6となる。前記差信号Ｓ3を反転回路３１にて反転した信号と、差信号Ｓ6とを加算器３２にて加算することで、１Ｈ前後の差信号Ｓ4が取り出される。差信号Ｓ4はゲイン及び折り返し点制御回路２３に入力される。
【００２４】
ゲイン及び折り返し点制御回路２３において、１Ｈライン間の差信号Ｓ4と輪郭補正のための加算量（加算ゲイン）との関係は図３のようであり、差信号がレベルａまで増大して行く間までは輪郭補正の加算量はリニアに変化していくが、ａを超えると逆に加算量は減衰していく。このa点を以下折り返し点と呼ぶ。
【００２５】
（ゲイン及び折り返し点制御回路２３では、まず、差信号の加算量（ゲイン）が制御されるが、この差信号のゲインは、コントラスト比が中間の信号に対して大きく取れ、またピークレベルにおいては強調信号加算で振幅が増えることで、画面上ブルーミング発生やフォーカス低下を避けるため、コントラスト比が大きい信号においては加算ゲインを逆に下げる設定にしている。折り返し点ａの設定は、１Ｈ間の差信号が最大値でも、画面上のブルーミング発生やフォーカス低下が問題ないレベルとなるように行われる。）
ゲイン及び折り返し点制御回路２３においてはこの折り返し点ａが制御信号Ｓ9，Ｓ10によって制御されるので、図３から分るように同時に輪郭補正の加算量も制御されることになる。
【００２６】
ゲイン及び折り返し点制御回路２３からの加算量は加算器３５にて前記１Ｈ遅延回路２７からの１Ｈ遅延信号Ｓ2に加算され、垂直輪郭補正が行われた信号Ｓ7となって出力される。
【００２７】
さらに、垂直輪郭補正が行われた信号Ｓ7は、後段のＲＧＢ処理回路２４の入力端子２４ｂに入力され、ＲＧＢマトリックス処理が行われ、ＲＧＢドライブ出力となって図示しないＣＲＴの三色カソードに供給される。ＲＧＢ処理回路２４のＡＢＣＬ制御端子２４ａには、ＡＢＣＬ回路２５からのＡＢＣＬ制御電圧が抵抗３８及びダイオード３９を介して供給される。ＲＧＢ処理回路２４は、ＡＢＣＬ制御電圧によってゲインが制御される。
【００２８】
ＡＢＣＬ回路２５は、ＡＢＣＬ制御電圧によってＲＧＢ処理回路２４のゲインを制御することで、ＣＲＴカソード電流Ｉhを一定値以上にしないように制限し、図示しないＣＲＴや高圧処理回路を保護する機能を有する。ＡＢＣＬ回路２５は、カソード電流の入力端子３６が抵抗３７を介して図示Ｂ点に接続し、該Ｂ点はコンデンサ４０を介して基準電位点に接続し、またＢ点は抵抗３８及びダイオード３９を介してＲＧＢ処理回路２４のＡＢＣＬ制御端子２４ａに接続し、さらに前記Ｂ点はフライバックトランスＦＢＴの２次巻線の低圧側端子に接続している。
【００２９】
前記Ｂ点のＡＢＣＬ制御電圧Ｓ8は、抵抗４２を介してバッファトランジスタ４３のベースに供給され、そのエミッタが抵抗４４を介して基準電位点に接続し、コレクタが直流電源電圧Ｖccの電源端子４１に接続し、そのエミッタ出力が制御手段２６のトランジスタ４６，４８の各ベースに供給されるようになっている。
【００３０】
点Ｂの電圧はカソード電流Ｉhに比例して低くなる。この点Ｂの電圧で、ＲＧＢ出力のコントラスト、ブライト等を制御することで帰還制御（ＡＢＣＬ制御）がかかり、カソード電流Ｉhがあるレベルで飽和する。一般のテレビジョン受像機では、入力信号に対してカソード電流Ｉhの特性は図４の実線のようになっており、ＡＰＬの中間値以上で飽和している。これは、低ＡＰＬにおいて、ある程度の明るさを保つため信号処理系のゲイン（GAIN）を大きめに設定しているためである。ここで、ＲＧＢ処理回路２４のゲインは、図４の点線にあるようにカソード電流Ｉhが飽和レベルに達すると低くなっていく。このため、信号成分の最大値が実際に出力されるレベルは、ＡＰＬがある程度高くなっていくに従って低くなり、ＡＰＬ最大時に最も低くなる。また、信号成分の最大値では垂直輪郭補正の加算ゲインは前述した折り返し動作によって抑えられている。従って、従来は、ＡＰＬの高い信号では、ＡＢＣＬ制御による信号処理系のゲインが低下していることによっても垂直輪郭補正のかかり方が減少する。一方、ＡＢＣＬ制御電圧は、Ｉhが飽和し始めてからＡＰＬが増大するに従って変化する、従ってこのＡＢＣＬ制御電圧を検出することで映像信号のＡＰＬが分る。そこで本発明では、ＡＢＣＬ制御電圧に基づいて、垂直輪郭補正の加算ゲインや折り返し点を制御することで、前述した垂直輪郭補正効果の減少するＡＰＬの高い信号で、垂直輪郭補正ゲインが高くなるよう切り替えるように制御を行う。
【００３１】
制御手段２６は、２つのトランジスタ４６，４８を備え、トランジスタ４６，４８の各ベースに前記バッファトランジスタ４３のエミッタ出力が供給され、トランジスタ４６のエミッタは基準電位点に接続し、そのコレクタは抵抗４５を介して前記電源端子４１に接続しており、またトランジスタ４８のエミッタは基準電位点に接続し、そのコレクタは抵抗４７を介して前記電源端子４１に接続し、トランジスタ４６，４８の各コレクタ出力が制御信号Ｓ9，Ｓ10として出力される構成となっている。前記トランジスタ４６，４８の各トランジスタにはそのベース・エミッタ間に内部抵抗が接続された内部抵抗内蔵型のスイッチングトランジスタを使用している。各トランジスタ４６，４８のベース・エミッタ間抵抗値に違いを設けておけば、トランジスタ４３のエミッタ出力（即ちＡＰＬレベル）に応じて、２つのトランジスタが同時にオン或いは同時にオフ、またはどちらか一方のトランジスタがオン（又はオフ）することで、制御信号Ｓ9，Ｓ10のハイレベル（Ｈ），ローレベル（Ｌ）の組合わせで映像信号のＡＰＬレベルを３段階に検出して出力することができる。この制御手段２６からの制御信号Ｓ9，Ｓ10は前記垂直輪郭補正回路２２のゲイン及び折り返し点制御回路２３に供給される。
【００３２】
次に、図２の回路動作を説明する。
ゲイン及び折り返し点制御回路２３は、前述した垂直輪郭補正の加算信号のゲインと折り返しポイントを設定する回路であり、制御信号Ｓ9，Ｓ10のハイレベル（Ｈ）又はローレベル（Ｌ）の値に応じて加算ゲインと折り返し点の設定を制御できる。トランジスタ４６，４８がともにオンして制御信号Ｓ9，Ｓ10がともにLの場合、加算ゲインは最も低く、折り返し点も低くなる。また、トランジスタ４６，４８がともにオフして制御信号Ｓ9，Ｓ10がともにＨの場合、加算ゲインは最も高く、折り返し点も高くなる。トランジスタ４６，４８の一方がオフして制御信号Ｓ9，Ｓ10が背反（即ちそれぞれＨ，Ｌ又はＬ，Ｈ）の場合は、加算ゲイン、折り返し点は中間値となる。
【００３３】
また、垂直輪郭補正処理された信号Ｓ7は、後段のＲＧＢ処理回路２４に入力され、ＡＢＣＬ制御される。ＲＧＢ処理回路２４のＡＢＣＬ制御端子２４ａは、バッファトランジスタ４３に接続される。バッファトランジスタ４３は非飽和領域で動作する。従って、トランジスタ４３のコレクタ・エミッタ間抵抗はそのベースに加わるＡＢＣＬ制御電圧Ｓ8に応じて可変抵抗として動作する。トランジスタ４３のエミッタは直流電圧Ｖccの分圧点となっているのでそのエミッタ電位がＡＢＣＬ制御電圧Ｓ8の大きさに応じて変化する。バッファトランジスタ４３のベースに加わるＡＢＣＬ制御電圧Ｓ8はＣＲＴのカソード電流Ｉhに比例して低くなるので、そのエミッタの電位は映像信号のＡＰＬが高いほど電位が低くなる。反対に、バッファトランジスタ４３のエミッタの電位は映像信号のＡＰＬが低いほど電位が高くなる。スイッチングトランジスタ４６，４８は低ＡＰＬ入力時はともにオンしており、従って出力Ｓ9，Ｓ10はともにＬとなる。このため、低ＡＰＬにおいて、垂直輪郭補正のゲイン、折り返し点はともに低く設定される。ＡＰＬが上がり、カソード電流Ｉhが飽和し始めると、トランジスタ４６，４８の一方がオフとなり、垂直輪郭補正のゲイン、折り返し点はともに中間点に設定される。さらにＡＰＬが上がり、カソード電流Ｉhがかなり飽和した状態になると、トランジスタ４６，４８はともにオフとなり、出力Ｓ9，Ｓ10はともにＨとなるため垂直輪郭補正のゲイン、折り返し点はともに最大レベルとなる。すなわち、映像信号のＡＰＬに応じて、垂直輪郭補正のゲイン、折り返し点が切替え制御されて、高いＡＰＬ信号での垂直輪郭補正効果の減少が解消される。
【００３４】
図５は図１の画質改善回路の他の実施の形態を示す回路図である。
【００３５】
図５において、図１及び図２に相当する部分には同一符号を付してある。本実施の形態では、図２の実施の形態における制御手段２６をマイクロプロセッサ２６Ａで構成したものである。これに伴い、垂直輪郭補正回路２２におけるゲイン及び折り返し点制御回路２３Ａは、マイクロプロセッサ２６Ａからのバス制御信号Ｓ11によって制御される構成としてある。また、ＡＢＣＬ制御信号Ｓ8はバッファトランジスタ４３を介してマイクロプロセッサ２６ＡのＡ／Ｄ入力端子２６ａに入力されることで、マイクロプロセッサ２６Ａはトランジスタ４３のエミッタ出力を判別して、制御信号Ｓ11を出力する。つまり、マイクロプロセッサ２６Ａ自体が輪郭補正された映像信号Ｓ7のＡＰＬ検出を行う構成となっている。その他の構成は図２の実施の形態と同様である。
【００３６】
マイクロプロセッサ２６Ａは、輪郭補正された映像信号Ｓ7のＡＰＬ検出値によって、垂直輪郭補正のゲイン及び折り返し点制御回路２３Ａの制御を切り替え、高ＡＰＬ入力時にゲインや折り返し点が増大するようにして、前述した不具合である高いＡＰＬ信号での垂直輪郭補正効果の減少を解消することができる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、比較的簡単な回路追加で、高ＡＰＬ信号入力時の垂直輪郭補正効果の減少といった不具合が解消することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る画質改善回路の構成を示すブロック図。
【図２】図１の画質改善回路の一実施の形態を示す回路図。
【図３】図２におけるゲイン及び折り返し点制御回路での、１Ｈライン間の差信号と垂直輪郭補正加算量（加算ゲイン）との関係を示す図。
【図４】テレビジョン受像機での、入力信号のＡＰＬに対するカソード電流Ｉh及び信号処理系ゲインの関係を示す図。
【図５】図１の画質改善回路の他の実施の形態を示す回路図。
【図６】従来の画質改善回路の構成を示すブロック図。
【符号の説明】
２１…映像信号入力端子
２２…垂直輪郭補正回路
２３，２３Ａ…ゲイン及び折り返し点制御回路
２４…ＲＧＢ処理回路
２５…ＡＢＣＬ回路
２６…制御手段
２６Ａ…マイクロプロセッサ

Claims (3)

1. 入力される映像信号の水平走査のライン間の振幅差をそれぞれのラインに加減算することで、垂直方向の輪郭強調を行う垂直輪郭補正回路と、
   前記垂直輪郭補正回路で加減算される差信号のゲインと折り返し点を、制御信号に応じて制御するゲイン及び折り返し点制御回路と、
   陰極線管のカソード電流を検出し、その検出値に基づいて信号処理系のゲインを制御することで、ＡＰＬレベルが所定値以上の映像信号について前記カソード電流を制限するＡＢＣＬ回路と、
   前記ＡＢＣＬ回路での前記検出値に基づいて前記制御信号を生成し、前記ゲイン及び折り返し点制御回路を制御するものであって、低ＡＰＬのときは、垂直輪郭補正のゲイン、折り返し点はともに低く設定され、ＡＰＬが上がると垂直輪郭補正のゲイン、折り返し点はともに中間点に設定され、さらにＡＰＬが上がると、垂直輪郭補正のゲイン、折り返し点はともに最大レベルとなるように制御する制御手段と
   を具備することを特徴とする画質改善回路。
2. 前記制御手段は、ベース・エミッタ間に抵抗を接続した第１，第２のスイッチングトランジスタを備え、各トランジスタのベースに前記ＡＢＣＬ回路の前記検出値を入力し、その検出値に応じて各トランジスタをオンオフして各トランジスタのコレクタに得られる２値出力を前記制御信号として出力し、前記垂直輪郭補正のゲイン及び折り返し点を制御することを特徴とする請求項１記載の画質改善回路。
3. 前記制御手段は、マイクロプロセッサで構成され、前記ＡＢＣＬ回路の前記検出値を入力し、該検出値のレベルを判別して前記制御信号として出力し、前記垂直輪郭補正のゲイン及び折り返し点を制御することを特徴とする請求項１記載の画質改善回路。

Images