JP2003198881A

JP2003198881A - 画質改善回路

Info

Publication number: JP2003198881A
Application number: JP2001401613A
Authority: JP
Inventors: Takashi Suzuki; 隆鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-11
Anticipated expiration: 2021-12-28
Also published as: JP3648481B2

Abstract

(57)【要約】【課題】比較的簡単な回路付加で、ＡＰＬの大きい信号
においても十分な垂直輪郭補正の効果をもたらすことが
できる画質改善回路を提供すること。【解決手段】入力される映像信号の輪郭を補正する垂直
輪郭補正回路22と、輪郭補正信号のゲインと折り返し点
を、制御信号に応じて制御するゲイン及び折り返し点制
御回路23と、ＣＲＴのカソード電流の検出値（ＡＢＣＬ
制御電圧）に基づいて、ＡＰＬレベルが所定値以上の映
像信号について前記カソード電流を制限するＡＢＣＬ回
路25と、このＡＢＣＬ回路25での前記検出値に基づいて
前記制御信号を生成し、前記ゲイン及び折り返し点制御
回路23を制御する制御手段26と、を具備したもので、Ａ
ＢＣＬ電圧の検出値に基づいてＡＰＬが高いときとＡＰ
Ｌが低いときとで垂直輪郭補正の設定を切り替えること
により、高ＡＰＬ信号入力時に垂直輪郭補正の効果が減
少するのを改善した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、垂直方向の輪郭を
強調し、画質を改善するためのテレビジョン受像機の画
質改善回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機の映像増幅段におい
ては、増幅段数や負荷回路などが多いため配線の分布容
量も増加する。このため、映像信号の高域成分が失わ
れ、画像の輪郭がぼやけるなど画質の解像度が低下す
る。

【０００３】そこで、テレビジョン受像機において垂直
方向の輪郭を強調し、画質を改善するために垂直輪郭補
正回路が使用されている。

【０００４】垂直輪郭補正回路は、ラインメモリ等を使
用して入力される映像信号の水平走査ライン間の振幅差
をそれぞれのラインに加算、減算することで、垂直方向
のエンハンサ効果を得る。

【０００５】多くの場合、垂直輪郭補正は、１Ｈや２Ｈ
（Ｈ：水平周期）の信号遅延処理を伴うため、ＹＣ分離
のくし型フィルタ回路やＩＰ（インタレースからプログ
レッシブ、Interlace to Progressiveの略）変換回路な
どの走査線変換回路等のディジタル信号処理系内の垂直
輪郭補正回路で行われる。さらに垂直輪郭補正された信
号は、Ｄ／Ａ変換された後、アナログのＲＧＢ処理回路
でＡＢＣＬ（自動輝度コントラスト制限、Automatic Br
ightness Contrast Limitterの略）処理等の画質関連の
信号処理が行われる。

【０００６】図６に、垂直輪郭補正回路を含む画質改善
回路のブロック図を示している。入力端子１１に入力さ
れる映像信号は、垂直輪郭補正回路１２で垂直輪郭補正
された後、ＲＧＢ処理回路１４にてＲＧＢマトリックス
処理及びＲＧＢドライブ処理されて表示出力用のＲ
（赤），Ｇ（緑），Ｂ（青）信号となって、図示しない
陰極線管（以下ＣＲＴ）の各色カソードに供給される。
ＲＧＢ処理回路１４では、その信号処理系のゲインがＡ
ＢＣＬ回路１５からのＡＢＣＬ制御電圧に基づいて制御
され、輝度及びコントラストが一定範囲に自動的に制限
される。

【０００７】一方、垂直輪郭補正回路１２では、大振幅
信号入力時、垂直方向の輪郭補正がかかりすぎてブルー
ミング等の発生を防ぐため、ゲイン及び折り返し点制御
回路１３によって、図３（後述）に示すようにライン間
の振幅差がある一定レベルになった場合、それぞれのラ
インに加算される加算量（加算ゲイン）を逆に落として
いく設定を行う。即ち、図３では、１Ｈライン間の差信
号と、輪郭補正のための加算量（加算ゲイン）との関係
を示しており、差信号が折り返し点と呼ばれるレベルａ
まで増大して行く間までは輪郭補正の加算量はリニアに
変化していくが、ａ点を超えると逆に加算量は減衰して
いくように設定されている。

【０００８】しかし、こうした場合ブルーミング防止の
ため、ゲイン及び折り返し点制御回路１３にて入力信号
が最大振幅の時に加算量（加算ゲイン）０の設定が行わ
れると、ＡＰＬ（平均映像レベル、Average Picture Le
velの略）の大きい入力信号の場合に加算ゲイン０の制
御のほかにＡＢＣＬ回路１５によるＡＢＣＬ制御が働き
ＲＧＢ処理回路１４での信号処理系のゲインが下降し
（これによってカソード電流が一定値に制限される）、
その結果トータルゲインが下がってブルーミングしない
レベルになっているにもかかわらず垂直輪郭補正が全く
かからない不具合が発生する。

【０００９】一方、垂直輪郭強調を行う公知例として
は、特開平２−８１５７０号公報に記載されているもの
がある。該公報には、映像信号を走査線間で減算し、こ
の減算結果に基づいて画像の輪郭（エッジ部分）の前ま
たは後に白レベルまたは黒レベルの信号を付加する垂直
輪郭強調を行うものにおいて、黒レベルの信号の付加を
抑圧することにより、例えば赤の部分に黒い縁どりが付
加されるといった不自然さを無くすことができるように
したことが述べられている。しかしながら、ＡＰＬの大
きい信号の場合にＡＢＣＬ制御が働くことによって垂直
輪郭補正効果が減少する問題を解決するものではなかっ
た。

【００１０】

【発明が解決しようとする課題】上記の如く、最大振幅
入力時にブルーミング回避のために垂直輪郭補正の加算
量（加算ゲイン）を低下しすぎると、ＡＰＬの高い画面
でＡＢＣＬ制御が十分に働き、垂直輪郭補正の効果が表
われないという問題があった。

【００１１】そこで、本発明は上記の問題に鑑み、比較
的簡単な回路付加で、ＡＰＬの大きい信号においても十
分な垂直輪郭補正の効果を得ることができる画質改善回
路を提供することを目的とするものである。

【００１２】

【課題を解決するための手段】請求項１記載の発明によ
る画質改善回路は、入力される映像信号の水平走査のラ
イン間の振幅差をそれぞれのラインに加減算すること
で、垂直方向の輪郭強調を行う垂直輪郭補正回路と、前
記垂直輪郭補正回路で加減算される差信号のゲインと折
り返し点を、制御信号に応じて制御するゲイン及び折り
返し点制御回路と、陰極線管のカソード電流を検出し、
その検出値に基づいて信号処理系のゲインを制御するこ
とで、ＡＰＬレベルが所定値以上の映像信号について前
記カソード電流を制限するＡＢＣＬ回路と、前記ＡＢＣ
Ｌ回路での前記検出値に基づいて前記制御信号を生成
し、前記ゲイン及び折り返し点制御回路を制御する制御
手段と、を具備したものである。

【００１３】本発明においては、ＡＢＣＬ回路でカソー
ド電流Ｉhの検出値（即ちＡＢＣＬ制御電圧）を検出
し、その検出値によって垂直輪郭補正の加算量（加算ゲ
イン）や折り返し点をコントロールすることで、前述し
た高ＡＰＬ信号入力時で垂直輪郭補正効果が減少する不
具合を解決するものである。

【００１４】カソード電流Ｉhの検出値即ちＡＢＣＬ制
御電圧は、カソード電流Ｉhが飽和し始めてからＡＰＬ
が増大するに従って変化する。従って、このＡＢＣＬ制
御電圧を検出することで映像信号のＡＰＬが分る。従っ
て、前述した垂直輪郭補正効果の減少するＡＰＬが所定
値以上の高い映像信号で、垂直輪郭補正のゲインが高く
なるよう切り替え、ＡＰＬがそれよりも低い映像信号で
は垂直輪郭補正のゲインが低くなるように切り替えるこ
とで、前述の不具合を解消させる。

【００１５】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図１は本発明に係る画質改善回路の
ブロック図を示している。

【００１６】図１において、画質改善回路は、映像信号
が入力される入力端子２１と、垂直輪郭補正回路２２
と、ＲＧＢ処理回路２４と、ＡＢＣＬ回路２５と、制御
手段２６と、垂直輪郭補正回路２２に設けられているゲ
イン及び折り返し点制御回路２３と、を備えて構成され
ている。

【００１７】垂直輪郭補正回路２２は、ラインメモリ等
を使用して、入力される映像信号の水平走査のライン間
の振幅差をそれぞれのラインに加減算することで垂直方
向のエンハンサ効果（輪郭強調）を付加して、次段のＲ
ＧＢ処理回路２４へ出力する。

【００１８】ＲＧＢ処理回路２４は、垂直輪郭補正回路
２２からの輪郭補正された映像信号を入力し、ＲＧＢマ
トリックス処理したＲ，Ｇ，Ｂ信号をドライブして表示
用のＲ，Ｇ，Ｂ信号とし、図示しないＣＲＴの三軸カソ
ードに供給する。

【００１９】ＡＢＣＬ回路２５は、ＣＲＴのカソード電
流を検出し、その検出値に基づいてＲＧＢ処理回路２４
のゲインを制御することで、ＡＰＬレベルが所定値以上
の映像信号について前記カソード電流を一定範囲内に制
限する。

【００２０】前記制御手段２６は、前記ＡＢＣＬ回路２
５での前記検出値を制御信号としてゲイン及び折り返し
点制御回路２３を制御する。

【００２１】垂直輪郭補正回路２２に設けられているゲ
イン及び折り返し点制御回路２３は、前記の加減算され
る差信号のゲインと折り返し点を、制御手段２６からの
制御信号にて切り替えるための回路であり、前述した垂
直輪郭補正効果の減少するＡＰＬの高い信号で、垂直輪
郭補正量（ゲイン）が高くなるよう切り替える。

【００２２】図２は図１の画質改善回路の一実施の形態
を示す回路図である。図２において、図１に相当する部
分には同一符号を付してある。ここに示す垂直輪郭補正
回路２２は、１Ｈの遅延素子を２個使用して、１Ｈ前後
の信号との差をあるゲインで加算することで、１Ｈ前後
のコントラストを上げ、見かけ上の輪郭強調を行うもの
である。入力端子２１からの映像信号Ｓ1は、１Ｈ遅延
回路２７を通り、１Ｈ遅延信号Ｓ2となる。この信号は
反転回路２９を通った後、加算器３０にて元のビデオ信
号Ｓ1と加算されることで、１Ｈ後との差信号Ｓ3とな
る。

【００２３】また、１Ｈ遅延信号Ｓ2はさらに１Ｈ遅延
回路２８を通り、反転アンプ３３を通ることで２Ｈ遅延
信号Ｓ5となる。この信号は加算器３４にて前記１Ｈ遅
延信号Ｓ2と加算されることで、１Ｈ前との差信号Ｓ6と
なる。前記差信号Ｓ3を反転回路３１にて反転した信号
と、差信号Ｓ6とを加算器３２にて加算することで、１
Ｈ前後の差信号Ｓ4が取り出される。差信号Ｓ4はゲイン
及び折り返し点制御回路２３に入力される。

【００２４】ゲイン及び折り返し点制御回路２３におい
て、１Ｈライン間の差信号Ｓ4と輪郭補正のための加算
量（加算ゲイン）との関係は図３のようであり、差信号
がレベルａまで増大して行く間までは輪郭補正の加算量
はリニアに変化していくが、ａを超えると逆に加算量は
減衰していく。このa点を以下折り返し点と呼ぶ。

【００２５】（ゲイン及び折り返し点制御回路２３で
は、まず、差信号の加算量（ゲイン）が制御されるが、
この差信号のゲインは、コントラスト比が中間の信号に
対して大きく取れ、またピークレベルにおいては強調信
号加算で振幅が増えることで、画面上ブルーミング発生
やフォーカス低下を避けるため、コントラスト比が大き
い信号においては加算ゲインを逆に下げる設定にしてい
る。折り返し点ａの設定は、１Ｈ間の差信号が最大値で
も、画面上のブルーミング発生やフォーカス低下が問題
ないレベルとなるように行われる。）ゲイン及び折り返
し点制御回路２３においてはこの折り返し点ａが制御信
号Ｓ9，Ｓ10によって制御されるので、図３から分るよ
うに同時に輪郭補正の加算量も制御されることになる。

【００２６】ゲイン及び折り返し点制御回路２３からの
加算量は加算器３５にて前記１Ｈ遅延回路２７からの１
Ｈ遅延信号Ｓ2に加算され、垂直輪郭補正が行われた信
号Ｓ7となって出力される。

【００２７】さらに、垂直輪郭補正が行われた信号Ｓ7
は、後段のＲＧＢ処理回路２４の入力端子２４ｂに入力
され、ＲＧＢマトリックス処理が行われ、ＲＧＢドライ
ブ出力となって図示しないＣＲＴの三色カソードに供給
される。ＲＧＢ処理回路２４のＡＢＣＬ制御端子２４ａ
には、ＡＢＣＬ回路２５からのＡＢＣＬ制御電圧が抵抗
３８及びダイオード３９を介して供給される。ＲＧＢ処
理回路２４は、ＡＢＣＬ制御電圧によってゲインが制御
される。

【００２８】ＡＢＣＬ回路２５は、ＡＢＣＬ制御電圧に
よってＲＧＢ処理回路２４のゲインを制御することで、
ＣＲＴカソード電流Ｉhを一定値以上にしないように制
限し、図示しないＣＲＴや高圧処理回路を保護する機能
を有する。ＡＢＣＬ回路２５は、カソード電流の入力端
子３６が抵抗３７を介して図示Ｂ点に接続し、該Ｂ点は
コンデンサ４０を介して基準電位点に接続し、またＢ点
は抵抗３８及びダイオード３９を介してＲＧＢ処理回路
２４のＡＢＣＬ制御端子２４ａに接続し、さらに前記Ｂ
点はフライバックトランスＦＢＴの２次巻線の低圧側端
子に接続している。

【００２９】前記Ｂ点のＡＢＣＬ制御電圧Ｓ8は、抵抗
４２を介してバッファトランジスタ４３のベースに供給
され、そのエミッタが抵抗４４を介して基準電位点に接
続し、コレクタが直流電源電圧Ｖccの電源端子４１に接
続し、そのエミッタ出力が制御手段２６のトランジスタ
４６，４８の各ベースに供給されるようになっている。

【００３０】点Ｂの電圧はカソード電流Ｉhに比例して
低くなる。この点Ｂの電圧で、ＲＧＢ出力のコントラス
ト、ブライト等を制御することで帰還制御（ＡＢＣＬ制
御）がかかり、カソード電流Ｉhがあるレベルで飽和す
る。一般のテレビジョン受像機では、入力信号に対して
カソード電流Ｉhの特性は図４の実線のようになってお
り、ＡＰＬの中間値以上で飽和している。これは、低Ａ
ＰＬにおいて、ある程度の明るさを保つため信号処理系
のゲイン（GAIN）を大きめに設定しているためである。
ここで、ＲＧＢ処理回路２４のゲインは、図４の点線に
あるようにカソード電流Ｉhが飽和レベルに達すると低
くなっていく。このため、信号成分の最大値が実際に出
力されるレベルは、ＡＰＬがある程度高くなっていくに
従って低くなり、ＡＰＬ最大時に最も低くなる。また、
信号成分の最大値では垂直輪郭補正の加算ゲインは前述
した折り返し動作によって抑えられている。従って、従
来は、ＡＰＬの高い信号では、ＡＢＣＬ制御による信号
処理系のゲインが低下していることによっても垂直輪郭
補正のかかり方が減少する。一方、ＡＢＣＬ制御電圧
は、Ｉhが飽和し始めてからＡＰＬが増大するに従って
変化する、従ってこのＡＢＣＬ制御電圧を検出すること
で映像信号のＡＰＬが分る。そこで本発明では、ＡＢＣ
Ｌ制御電圧に基づいて、垂直輪郭補正の加算ゲインや折
り返し点を制御することで、前述した垂直輪郭補正効果
の減少するＡＰＬの高い信号で、垂直輪郭補正ゲインが
高くなるよう切り替えるように制御を行う。

【００３１】制御手段２６は、２つのトランジスタ４
６，４８を備え、トランジスタ４６，４８の各ベースに
前記バッファトランジスタ４３のエミッタ出力が供給さ
れ、トランジスタ４６のエミッタは基準電位点に接続
し、そのコレクタは抵抗４５を介して前記電源端子４１
に接続しており、またトランジスタ４８のエミッタは基
準電位点に接続し、そのコレクタは抵抗４７を介して前
記電源端子４１に接続し、トランジスタ４６，４８の各
コレクタ出力が制御信号Ｓ9，Ｓ10として出力される構
成となっている。前記トランジスタ４６，４８の各トラ
ンジスタにはそのベース・エミッタ間に内部抵抗が接続
された内部抵抗内蔵型のスイッチングトランジスタを使
用している。各トランジスタ４６，４８のベース・エミ
ッタ間抵抗値に違いを設けておけば、トランジスタ４３
のエミッタ出力（即ちＡＰＬレベル）に応じて、２つの
トランジスタが同時にオン或いは同時にオフ、またはど
ちらか一方のトランジスタがオン（又はオフ）すること
で、制御信号Ｓ9，Ｓ10のハイレベル（Ｈ），ローレベ
ル（Ｌ）の組合わせで映像信号のＡＰＬレベルを３段階
に検出して出力することができる。この制御手段２６か
らの制御信号Ｓ9，Ｓ10は前記垂直輪郭補正回路２２の
ゲイン及び折り返し点制御回路２３に供給される。

【００３２】次に、図２の回路動作を説明する。ゲイン
及び折り返し点制御回路２３は、前述した垂直輪郭補正
の加算信号のゲインと折り返しポイントを設定する回路
であり、制御信号Ｓ9，Ｓ10のハイレベル（Ｈ）又はロ
ーレベル（Ｌ）の値に応じて加算ゲインと折り返し点の
設定を制御できる。トランジスタ４６，４８がともにオ
ンして制御信号Ｓ9，Ｓ10がともにLの場合、加算ゲイン
は最も低く、折り返し点も低くなる。また、トランジス
タ４６，４８がともにオフして制御信号Ｓ9，Ｓ10がと
もにＨの場合、加算ゲインは最も高く、折り返し点も高
くなる。トランジスタ４６，４８の一方がオフして制御
信号Ｓ9，Ｓ10が背反（即ちそれぞれＨ，Ｌ又はＬ，
Ｈ）の場合は、加算ゲイン、折り返し点は中間値とな
る。

【００３３】また、垂直輪郭補正処理された信号Ｓ7
は、後段のＲＧＢ処理回路２４に入力され、ＡＢＣＬ制
御される。ＲＧＢ処理回路２４のＡＢＣＬ制御端子２４
ａは、バッファトランジスタ４３に接続される。バッフ
ァトランジスタ４３は非飽和領域で動作する。従って、
トランジスタ４３のコレクタ・エミッタ間抵抗はそのベ
ースに加わるＡＢＣＬ制御電圧Ｓ8に応じて可変抵抗と
して動作する。トランジスタ４３のエミッタは直流電圧
Ｖccの分圧点となっているのでそのエミッタ電位がＡＢ
ＣＬ制御電圧Ｓ8の大きさに応じて変化する。バッファ
トランジスタ４３のベースに加わるＡＢＣＬ制御電圧Ｓ
8はＣＲＴのカソード電流Ｉhに比例して低くなるので、
そのエミッタの電位は映像信号のＡＰＬが高いほど電位
が低くなる。反対に、バッファトランジスタ４３のエミ
ッタの電位は映像信号のＡＰＬが低いほど電位が高くな
る。スイッチングトランジスタ４６，４８は低ＡＰＬ入
力時はともにオンしており、従って出力Ｓ9，Ｓ10はと
もにＬとなる。このため、低ＡＰＬにおいて、垂直輪郭
補正のゲイン、折り返し点はともに低く設定される。Ａ
ＰＬが上がり、カソード電流Ｉhが飽和し始めると、ト
ランジスタ４６，４８の一方がオフとなり、垂直輪郭補
正のゲイン、折り返し点はともに中間点に設定される。
さらにＡＰＬが上がり、カソード電流Ｉhがかなり飽和
した状態になると、トランジスタ４６，４８はともにオ
フとなり、出力Ｓ9，Ｓ10はともにＨとなるため垂直輪
郭補正のゲイン、折り返し点はともに最大レベルとな
る。すなわち、映像信号のＡＰＬに応じて、垂直輪郭補
正のゲイン、折り返し点が切替え制御されて、高いＡＰ
Ｌ信号での垂直輪郭補正効果の減少が解消される。

【００３４】図５は図１の画質改善回路の他の実施の形
態を示す回路図である。

【００３５】図５において、図１及び図２に相当する部
分には同一符号を付してある。本実施の形態では、図２
の実施の形態における制御手段２６をマイクロプロセッ
サ２６Ａで構成したものである。これに伴い、垂直輪郭
補正回路２２におけるゲイン及び折り返し点制御回路２
３Ａは、マイクロプロセッサ２６Ａからのバス制御信号
Ｓ11によって制御される構成としてある。また、ＡＢＣ
Ｌ制御信号Ｓ8はバッファトランジスタ４３を介してマ
イクロプロセッサ２６ＡのＡ／Ｄ入力端子２６ａに入力
されることで、マイクロプロセッサ２６Ａはトランジス
タ４３のエミッタ出力を判別して、制御信号Ｓ11を出力
する。つまり、マイクロプロセッサ２６Ａ自体が輪郭補
正された映像信号Ｓ7のＡＰＬ検出を行う構成となって
いる。その他の構成は図２の実施の形態と同様である。

【００３６】マイクロプロセッサ２６Ａは、輪郭補正さ
れた映像信号Ｓ7のＡＰＬ検出値によって、垂直輪郭補
正のゲイン及び折り返し点制御回路２３Ａの制御を切り
替え、高ＡＰＬ入力時にゲインや折り返し点が増大する
ようにして、前述した不具合である高いＡＰＬ信号での
垂直輪郭補正効果の減少を解消することができる。

【００３７】

【発明の効果】以上述べたように本発明によれば、比較
的簡単な回路追加で、高ＡＰＬ信号入力時の垂直輪郭補
正効果の減少といった不具合が解消することが可能とな
る。

【図面の簡単な説明】

【図１】本発明に係る画質改善回路の構成を示すブロッ
ク図。

【図２】図１の画質改善回路の一実施の形態を示す回路
図。

【図３】図２におけるゲイン及び折り返し点制御回路で
の、１Ｈライン間の差信号と垂直輪郭補正加算量（加算
ゲイン）との関係を示す図。

【図４】テレビジョン受像機での、入力信号のＡＰＬに
対するカソード電流Ｉh及び信号処理系ゲインの関係を
示す図。

【図５】図１の画質改善回路の他の実施の形態を示す回
路図。

【図６】従来の画質改善回路の構成を示すブロック図。

【符号の説明】

２１…映像信号入力端子２２…垂直輪郭補正回路２３，２３Ａ…ゲイン及び折り返し点制御回路２４…ＲＧＢ処理回路２５…ＡＢＣＬ回路２６…制御手段２６Ａ…マイクロプロセッサ

Claims

【特許請求の範囲】

【請求項１】入力される映像信号の水平走査のライン
間の振幅差をそれぞれのラインに加減算することで、垂
直方向の輪郭強調を行う垂直輪郭補正回路と、前記垂直輪郭補正回路で加減算される差信号のゲインと
折り返し点を、制御信号に応じて制御するゲイン及び折
り返し点制御回路と、陰極線管のカソード電流を検出し、その検出値に基づい
て信号処理系のゲインを制御することで、ＡＰＬレベル
が所定値以上の映像信号について前記カソード電流を制
限するＡＢＣＬ回路と、前記ＡＢＣＬ回路での前記検出値に基づいて前記制御信
号を生成し、前記ゲイン及び折り返し点制御回路を制御
する制御手段とを具備することを特徴とする画質改善回
路。
【請求項２】前記制御手段は、ベース・エミッタ間に
抵抗を接続した第１，第２のスイッチングトランジスタ
を備え、各トランジスタのベースに前記ＡＢＣＬ回路の
前記検出値を入力し、その検出値に応じて各トランジス
タのコレクタに得られる２値出力を前記制御信号として
出力することを特徴とする請求項１記載の画質改善回
路。
【請求項３】前記制御手段は、マイクロプロセッサで
構成され、前記ＡＢＣＬ回路の前記検出値を入力し、該
検出値のレベルを判別して前記制御信号として出力する
ことを特徴とする請求項１記載の画質改善回路。