JP3647506B2 - 半導体基板に絶縁物層を形成する方法 - Google Patents
半導体基板に絶縁物層を形成する方法 Download PDFInfo
- Publication number
- JP3647506B2 JP3647506B2 JP12030095A JP12030095A JP3647506B2 JP 3647506 B2 JP3647506 B2 JP 3647506B2 JP 12030095 A JP12030095 A JP 12030095A JP 12030095 A JP12030095 A JP 12030095A JP 3647506 B2 JP3647506 B2 JP 3647506B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- plasma
- ions
- forming
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 239000000758 substrate Substances 0.000 title claims description 85
- 238000000034 method Methods 0.000 title claims description 48
- 239000012212 insulator Substances 0.000 title claims description 26
- 150000002500 ions Chemical class 0.000 claims description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 239000010410 layer Substances 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 39
- 229910052760 oxygen Inorganic materials 0.000 claims description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- -1 oxygen ions Chemical class 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 71
- 238000002513 implantation Methods 0.000 description 24
- 238000010884 ion-beam technique Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000007943 implant Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体デバイスの形成、具体的には、シリコン基板に埋込絶縁物層を形成する方法および装置に関する。
【０００２】
【従来の技術】
集積回路チップの製造に使われるシリコン・ウェーハの厚さは、典型的には、約５００ミクロンである。通常、シリコン・ウェーハの頂面の最初のミクロンだけがトランジスタ動作に使われる。シリコン・オン・インシュレータ（Silicon-On-Insulator ：ＳＯＩ）技術は、シリコン・ウェーハの頂面にデバイスを作るための都合のよい方法を提供している。端的に言えば、ＳＯＩは、デバイスをｐｎ接合ではなく絶縁体で完全に囲むものとして記述できる。
【０００３】
ＳＯＩは半導体デバイスの製造プロセスの複雑さを減らす可能性を持っている。さらに、ＳＯＩは放射線に対する耐性を提供し、これは宇宙および軍事用途には重要なことである。接合分離は、ｐｎ接合のガンマ線によって過渡的光電流が作られるので、高放射線環境においては効果がうすい。ＳＯＩのもう１つの利点は、ＳＯＩによって製造された半導体デバイスは、キャパシタンスを低減させることができ、以前の世代のと同じ寸法で設計されたトランジスタの動作速度が向上することである。すなわち、寄生キャパシタンスの減少は回路速度を増す。ＳＯＩ技術によってマイクロチップの大きさが小さくなり、回路速度はさらに向上する。
【０００４】
ＳＯＩ構造体はウェーハ・ボンディングを使って形成される。この技術は、高温炉を使って２つの酸化されたシリコン・ウェーハを融合させる。この技術は多くの用途で良い結果を生じたが、この手法はコストが高く、寸法の均一性を達成する能力に限界がある。
【０００５】
もう１つのＳＯＩ技術は打込み酸素による分離（Separation by IMplanted OXygen ：ＳＩＭＯＸ）と呼ばれる。この技術はＵＬＳＩ ＣＭＯＳ用途の有望な候補として現れた。ＳＩＭＯＸウェーハは、利得（ゲイン）、速度、最高動作温度、および、電力消費にかなりの利点を与える半導体デバイスの製造に使用されてきている。従来、ＳＩＭＯＸウェーハは、たとえば１.８×１０18イオン／ｃｍ2の高ドーズ量、および、たとえば１５０−２００ＫｅＶの高エネルギーによるＯ+イオンのイオンビーム打込みによって製造されてきた。しかし、低エネルギーＳＩＭＯＸ（Low Energy SIMOX ：ＬＥＳ）と呼ばれる最近のＳＩＭＯＸ技術は、２０−８０ＫｅＶの範囲の低エネルギー、および、１−６×１０17イオン／ｃｍ2の低ドーズ量での打込みを使用して良い結果を得ている。ＬＥＳ技術は、１.５×１０17イオン／ｃｍ2の総ドーズ量および２０ＫｅｖでＯ+のイオンビーム打込みを行い、その後高温アニールを行って得られる１２.５ｎｍのシリコン・オーバ層および３６ｎｍの埋込二酸化ケイ素層を持つＳＩＭＯＸウェーハを製造できることが証明された。ＬＥＳ構造体は、従来のＳＩＭＯＸ技術よりも、欠陥の少ない密度および低い製造コストを提供する。
【０００６】
イオンビーム打込み装置の動作は、プラズマ源からイオンビームが抽出されるものである。対象とするイオン種が抽出され、その他のイオン種は捨てられる。次に、抽出されたイオンビームは、イオン・エネルギーを所望のエネルギー・レベルまで増すために加速される。典型的には、ビーム電流は非常に小さく、たとえばミリアンペアの範囲であり、ビームの"フットプリント"面積は数平方センチメートルである。完全に表面をカバーするようにイオンビームを操縦してもよいし、シリコン・ウェーハを操作してもよいし、その両者を組み合わせてもよい。シリコン・ウェーハの表面を損傷しないように、薄い"スクリーン酸化物"が成長されることが多い。温度制御は、ウェーハが高真空中に保持されているので、通常、ウェーハ・チャックを通して背面（バックサイド）冷却によって行われる。
【０００７】
イオンビームのイオンがシリコン・ウェーハの表面に到達すると、イオンがウェーハの原子核と衝突し電子と相互作用して、イオンはエネルギーを失う。衝突と電子相互作用の度に、イオンのエネルギーは減り、イオンはウェーハの中で停止する。相互作用は統計的なプロセスに従い、打込まれたイオンの分布グラフ（プロファイル）はガウス分布に近似することが多い。打込まれたイオンの分布の広がりは標準偏差で特徴づけられ、揺動（straggle）と呼ばれる。
【０００８】
イオンビーム打込みは、ＳＯＩ構造体を形成する他の方法、たとえばウェーハ・ボンディングにくらべて、いくつかの利点を持っている。しかし、ウェーハ表面にわたってイオンビームを操縦する直列的な処理は製造効率に制約を加える。さらに、複雑なイオン光学を必要とする。ウェーハ操作が加わればイオン光学の複雑さはさらに増す。さらにもう１つの懸念は、イオンビーム打込みを使用する際に、コスト効率上、イオン・エネルギーを低く制限することが多く、このため、イオンのガウス分布のピークをウェーハ表面にいかに近くできるかについて限界があることである。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、ＳＯＩ構造体製造の製造効率を向上させる方法および装置を提供することである。また、ＳＯＩ構造体内に浅い絶縁物層を形成する方法および装置の限界を減らすことである。
【００１０】
【課題を解決するための手段】
半導体基板、典型的にはシリコン・ウェーハを絶縁するイオン種を、一定面積に同時に打込む方法および装置が提供される。シリコン・ウェーハは高電圧の電源に接続され、ウェーハが、イオンの走査ビームの標的になるのではなく、隣接するプラズマ環境からイオンを引きつけるようにする。
【００１１】
シリコン・ウェーハは、密閉されたチェンバの支持部材上に置かれる。通常、チェンバは部分的に真空にされ、加熱される。シリコン・ウェーハに埋込絶縁物層を形成するために選択された物質から生成されたプラズマが、チェンバに導入される。負の高電圧が半導体ウェーハに印加される。負の高電圧に応答して、電子がウェーハから離れる方向に方向づけられ、イオンがウェーハに向かう方向に動かされる。カソードのさや（cathode sheath）が形成され、正のイオンがシリコン・ウェーハに向かって加速される。イオンがウェーハに打込まれるのに十分なエネルギーを持ってウェーハに到達する。望ましい実施例では、シリコン・ウェーハに印加される電圧は、ウェーハと真空チェンバの壁との間にパルス状に印加される負の高電圧ＤＣ電位である。電位が負に動くにしたがい、さやがプラズマ内に入り、電子がプラズマのさやの境界から"反射"されて、プラズマ内に保持される。プラズマのさやの境界は、プラズマ内に入るときにイオンを動かさず、イオンを通り抜ける。境界内に捕獲されたイオンはさやの電界により影響を受け、イオンはシリコン・ウェーハに向けて加速される。
【００１２】
ウェーハが置かれる中程度に真空のチェンバの中のシリコン・ウェーハの温度制御は、背面から気体を供給することによって行う。従来のイオンビーム打込みの手法は高度に真空な環境を必要とし、対流による熱伝導にある程度依存する温度制御装置の効率を制約するものであった。さらに、イオンビーム打込みの高真空環境は、温度制御気体の流路を分離するのに使用される密封にかなりの応力を生ずる可能性があった。それに比べて、本発明の相対的に中程度の真空環境では、打込まれるイオンの源として選択された気体が、効率の良い背面からの温度制御を提供するように導かれる。別の方法として、不活性気体（たとえば、ヘリウムあるいはアルゴン）を使って、シリコン・ウェーハの温度を制御してもよい。
【００１３】
望ましい実施例では、打込まれるイオンは酸素イオンである。このようにして、ＳＩＭＯＸ構造体が形成される。打込みに使えるその他の候補には、窒素および炭素があり、半導体基板の表面にわたって同時に打込むためにプラズマからイオンを引きつけるこの技術を使って、窒化ケイ素および炭化ケイ素の埋込層が形成される。次に、単一デバイス、あるいは、１つまたは複数の集積回路がシリコンの薄い表面層に形成できる。
【００１４】
通常、シリコン基板に絶縁物質が打込まれた後、打込みが高温で行われた場合でも、アニールが行われる。アニールは、窒素のような中性の雰囲気の中で行われ、十分な時間をかけて、シリコンが絶縁物質と反応し、基板表面のシリコン層の質が向上し、均一な埋込絶縁物層が形成されるようにする。
【００１５】
この手法は、"プラズマ源イオン打込み"と呼ばれてきたもので、たとえば、ハンドツールおよび人工股関節のような装置の磨耗耐性および腐食耐性を向上させるための表面加工を行うのに使われてきた。米国特許4,764,394号、および、同5,289,010号、ならびに、インタナショナル・パブリケーション WO 93/18201には、プラズマ源イオン打込みが、典型的には半導体基板の導電率を上げるためにドーパントを打込むことにも使えることが示唆されている。しかし、導電率を上げるこの手法は、半導体プロセスに難なく受け入れられている訳ではない。イオンが半導体基板に到達すると、表面にスパタリングが生じる。表面からの原子の放出は、結果として生ずる構造体に悪い影響を及ぼす。これにくらべて、酸素プラズマ環境内のプラズマ源イオン打込みは、負のパルスの間でシリコン・ウェーハの酸化を始めさせるので、スパッタリングは主に成長した酸化物に対して生ずる。
【００１６】
埋込絶縁物層を形成するのにビーム打込みを使用する従来技術にくらべて、本発明の利点は、いくつもの半導体基板に広面積の処理が同時に行えることである。さらに、イオンビーム打込みにくらべて、イオン・エネルギーについての低エネルギー制約が重要な要因にならない。もう１つの利点は、複雑なイオン光学、および／あるいは、ウェーハ操作が要らないことである。必要な装置は低コストで使用可能であり、高い製造効率を達成する方法で使用できる。
【００１７】
【実施例】
図１に、真空チェンバ１２を含むプラズマ源イオン打込み装置１０を示す。チェンバ内には、供給源１６からチェンバに導入された気体からプラズマを生成するプラズマ源１４がある。供給源１６からの流量はバルブ１８によって制御される。通常、供給源から真空チェンバ１２への入口線はプラズマ源１４に向けられる。
【００１８】
供給源１６は、絶縁物層を作るために半導体ウェーハにイオンを導入するためのプラズマを生成する気体を供給する。望ましい実施例では、絶縁物層は、ＳｉＯ2、Ｓｉ3Ｎ4、あるいは、ＳｉＣの埋込層である。プラズマ源１４は電源２４に接続され、電源２４は第１のパルス変調器３０に接続されている。プラズマは電圧パルスに応答して生成される。プラズマ源１４の動作は、プラズマ源イオン打込み装置１０の動作にとって重要ではない。供給源１６からの気体のイオン化は公知の手法を使って行うことができる。真空ポンプ２６は、動作中に所望のチェンバ圧力を提供するために、チェンバ１２の出口２８に接続されている。
【００１９】
静電シールド・グリッド３４を、真空チェンバ１２の上方領域から半導体ウェーハ２２へのイオンの流れを制御するために使ってもよい。チェンバ内のイオン化の状態を評価するために、イオン化ゲージ４０がチェンバ１２に接続されている。
【００２０】
また図１には、米国特許5,289,010号に記載されている型のイオン・サイクロトロン共振装置（ion cyclotron resonance ：ＩＣＲ）が示されている。プラズマ源１４で生成される不必要なイオン種は、ソレノイド磁石３６および無線周波数掃引電圧源３８を含むＩＣＲ装置によって除去することができる。磁石３６は、１対の励起電極３９と１対のイオン収集電極プレート４１（１つだけを図示す）との間の領域に、実質的に単方向の一定磁界を提供する。電極３９および電極プレート４１がイオン精製領域を画定する。電圧源３８からの無線周波数信号が、イオン精製領域内の電界を変化させる。変化する電界が、該電界と共振する所望のイオン種の電荷対質量の比率と異なる比率を持つ不要のイオンを駆逐する。この結果、不必要なイオンは螺旋状に広がり外に向けて駆り出されて、イオン収集電極プレート４１に達し、除去される。
【００２１】
半導体ウェーハ２２は、真空チェンバ１２内の台４２上に支持される。台は、高電圧ＤＣ電源４４および第２のパルス変調器４６から負の高電圧パルスを受ける導電性部材である。変調器は、電源４４から、例えばゼロ（０）Ｖないしマイナス１００ｋＶの負の電圧のパルスを発生させる。以下に詳しく述べるように、半導体ウェーハ２２へのイオン打込みは、台４２が負にバイアスされている間でのみ生ずる。負のバイアスは、半導体ウェーハ２２にイオンを打込むのに必要なイオン・エネルギーを分け与えるために動作するプラズマのさや（シース）をつくる。
【００２２】
実施例として、図１の装置１０を使って、４個のシリコン・ウェーハのサンプルに酸素イオンの打込みを行った。各サンプルは、７.５ないし１５オーム／ｃｍの範囲の抵抗率を持つ、ホウ素でドープした、（１１１）配向の７.６２センチメートル（３インチ）のシリコン・ウェーハであった。ウェーハが真空チェンバ１２にロードされ、真空ポンプ２６がチェンバ圧力を２−５×１０-6Torrの範囲に減圧した。シリコン・ウェーハ２２の上部表面は、自然酸素を除去するために洗浄された。
【００２３】
次に、フィラメント・プラズマ源１４によって酸素プラズマが生成された。高電圧ＤＣ電源４４がマイナス３０ｋＶに調節された。パルス変調器４６は、最初の３個のサンプルに４０μｓ（マイクロ秒）のパルス幅を供給し、４個めのサンプルには１０μｓのパルス幅を供給した。図示しないが、ウェーハを支持する台４２を、温度を１００℃未満に保つために水で冷却した。しかし、実際的には、温度を６００℃と６５０℃との間に保つことが望ましい。図示していないが、供給源１６からプラズマ源の気体をウェーハ２２の背面に直接導入することは、ウェーハの温度を制御するのに都合のよい手段になる。代わりに、背面からの温度制御のために、不活性気体を導入してもよい。打込みを行う間、チェンバ圧力は約０.２mTorrに維持された。
【００２４】
酸素プラズマの中では、酸素イオンの８０%がＯ2 +で、残りの酸素イオンはＯ+であったと推定される。従来のビーム線打込みでの典型的なＯ+ではなく、Ｏ2 +が打込まれた主な種であったことは、強い懸念ではなかった。マイナス６０ｋＶでのＯ2 +の打込みは、マイナス３０ｋＶでのＯ+打込みと同様の、シリコン中の酸素プロファイルを与える。しかし、ほとんどの場合、単一のイオン種を打込むことが望ましい。Ｏ2 +あるいはＯ+のどちらかを除去するために、上述したＩＣＲ装置を使うことができる。
【００２５】
公知のように、イオンのドーズ量は、周波数、変調器４６によって確立されたデューティ・サイクル、および、台４２への負の高電圧パルスの総数によって制御できる。負の高電圧は、シリコン・ウェーハ２２の表面のまわりにプラズマのさやを作る。電圧は、ウェーハの近くの領域から電子を跳ね返す。台４２の電位が負に動くので、さやの境界はウェーハの表面からより遠くに動く。プラズマのさやの境界は、それが広がるときに、イオンを動かさない。むしろ、イオンは質量が大きいので、プラズマのさやの境界はイオンを通り抜ける。イオンが境界内にあるとき、イオンはさやの電界によって影響され、ウェーハ２２に向けて加速される。第１サンプルの推定イオン・ドーズ量は１.０×１０17イオン／ｃｍ2であった。第２サンプルの推定イオン・ドーズ量は５.５×１０16イオン／ｃｍ2であった。残りの２つのサンプルは、推定３.３×１０16イオン／ｃｍ2のイオン・ドーズ量を受けた。
【００２６】
第１サンプルのウェーハはアニールを行わなかったが、第２、第３および第４のウェーハはアニールを行った。第２サンプルのウェーハは、Ｎ2＋０.２５％Ｏ2の環境で６時間、１３００℃でアニールを行った。第３および第４サンプルのウェーハの各々は、Ｎ2の中性の環境で７時間、１０８０℃でアニールを行った。
【００２７】
第１サンプルの打込みしただけのウェーハ、ならびに、第２、第３、および第４サンプルのアニールされたウェーハを、二次イオン・マスク分光計（ＳＩＭＳ）、および、オージェ電子分光法（ＡＥＳ）によって調べた。図２は、第３サンプルのウェーハ表面のＡＥＳスペクトルを示す。標準ＡＥＳスペクトルは、７６ｅＶ、および９２ｅＶでのピークが、それぞれ、ＳｉＯ2および純粋シリコンの中のシリコンからのオージェ電子に対応することを示す。図２では両方のピークが観察され、表面にシリコン原子が残っていることを示唆している。
【００２８】
図３は、アニールを行う前の第２サンプルのウェーハの酸素濃度のプロファイルを、ＳＩＭＳ分析によるスパッタの深さの関数として示す。酸素濃度は、表面から深さ約４５ｎｍのところまで、約４×１０22ｃｍ-3で、一般的に均一である。酸素濃度および化学量論的二酸化ケイ素が約４×１０22ｃｍ-3でなければならないことから、二酸化ケイ素が、均一な酸素濃度の表面近くの領域で形成されたと推論することができる。比較として、図４に、上述のアニールを行った後の第２サンプルの酸素濃度プロファイルを示す。アニールされた該サンプルの表面近くの領域の酸素はほとんど該領域にはなく、低い酸素量を持つシリコンの薄い層が残っている。薄いＳｉＯ2層がその下に示される。図５に、結果として生ずるＳＩＭＯＸ構造体を示す。打込まれた酸素が、埋込絶縁物層４８を形成する。次に、従来技術にしたがってトランジスタを形成することができる。図６は、ソース／ドレーン領域５６および５８を持つＰＭＯＳトランジスタが、２つのフィールド酸化物領域６０および６２の間に形成できることを示す。また、ＰＭＯＳトランジスタは、ゲート酸化物層６６上にゲート６４を含む。ＮＭＯＳトランジスタ６８を、フィールド酸化物領域６２と７０との間に形成することができる。ＮＭＯＳトランジスタは、ゲート７２、ならびに、ソース／ドレーン領域７４および７６を含む。図６の構造体は例と示したものである。この他のトランジスタ構成も形成することができる。
【００２９】
図５に再び戻ると、アニールを行った第４サンプルのシリコン層５０は、アニールを行った第２サンプルのそれよりも薄かった。上述したように、第４サンプルのアニール温度は１０８０℃で、第２サンプルのアニール温度は１３００℃であった。第４サンプルの低いアニール温度の方が薄いシリコン層を生じたと思われる。これらの結果は、シリコン・ウェーハ５２の埋込ＳｉＯ2層４８は、酸素のプラズマ源イオン打込みを行い、その後熱アニールを行うことによって形成されることを示している。
【００３０】
第１サンプルの１.０×１０17ｃｍ-3のイオン・ドーズ量は、プラズマ源イオン打込みを使用して３０ＫｅＶで打込みを行うには高すぎるかもしれない。というのは、第１サンプルの表面近くのシリコン原子のほとんどがＳｉＯ2に取り入れられたからである。しかし、イオン・ドーズ量の推定が不正確であったかもしれないので、この結論は確認できない。さらに注意すべきこととしては、第３および第４のサンプルのＳＩＭＳデータを比較すると、両サンプルの推定イオン・ドーズ量は同じであったにもかかわらず、第４サンプルの埋込絶縁物層４８の厚さおよび酸素濃度がより少ないということがわかった。このことは、４０μｓにたいして１０μｓというより短いパルス幅が、打込まれた、より少ないイオンおよびより薄い埋込層を生じ得ることを示唆している。理想的な状況においては電圧変位が瞬間的であるので、パルス幅の変化が打込みに大きな影響を及ぼさないと推定される。しかし、実際には、各変位に付随して電圧のスロープがあり、したがって、第３および第４のサンプルに差異をもたらしたのは、変位であったのかもしれない。
【００３１】
上述したように、シリコン・オン・インシュレータ構造体を形成する従来の方法は、シリコン・ウェーハに打込むイオンのビームを使うものである。従来技術によるビーム線打込みは、上記の４つのサンプルを形成するために選択されたものと同様のイオン・エネルギーおよびドーズ量に対して、より厚いシリコン層を生じた。プラズマ源イオン打込みによる酸素打込みによって得られる、より浅い打込みの深さについて少なくとも２つの説明ができる。先ず、イオン・エネルギーが相対的に低い。図１の装置１０のイオン種の殆どがＯ2 +であり、目標バイアス電位が３０ＫｅＶであるので、酸素原子あたりの打込みエネルギーは、１５ＫｅＶでのＯ+の同値の打込みエネルギー以上ではない。この結果、平均飛程（mean projected range：Ｒp）は非常に浅くできる。Ｒpは、そのような条件下でのアモルファス・シリコンで約３３ｎｍであると思われる。平均全飛程の半分（Ｒf≒２６ｎｍ）がＲpから引かれた場合、表面には７ｎｍのシリコンが残るだけである。この観点から、従来技術のイオン・ビームの低エネルギーのＳＩＭＯＸ（ＬＥＳ）実験に等しい結果を得るには、より高い打込みエネルギー（たとえば４０−６０ＫｅＶ）を使うべきであると考えられる。イオンが半導体基板の表面に入ると、イオンは原子と衝突し、電子と相互作用する。イオンが半導体基板内で停止するまで、核および電子の相互作用が起こる度にイオンのエネルギーが減る。
【００３２】
典型的には、相互作用は統計的プロセスにしたがい、打込まれたプロファイルは、Ｎ（ｘ）＝Ｎpｅｘｐ［−（ｘ−Ｒp）2／２△Ｒp］（式１）で表されるガウス分布に近似することが多い。上式（１）において、Ｒpは飛程であり、半導体基板までイオンが進行する距離の平均に等しい。ピーク濃度Ｎpは、ｘ＝Ｒpで生じる。プロセスに統計的性質があるために、あるイオンは飛程Ｒpを越えて浸透し、あるイオンは飛程に到達する前に停止する。打込まれたイオンの分布の広がりは標準偏差△Ｒpによって特徴づけられ、"揺動"と呼ばれる。上式（１）によって表された分布曲線の下の面積は、打込まれたドーズ量Ｑで、次の式で規定される。
【００３３】
【数１】
打込みが目標内に完全に含まれ、式（１）が成り立つ場合には、次の式が成り立つ。
【００３４】
【数２】
打込まれたドーズ量は、多くの場合、数パーセント内に制御することができる。飛程および揺動は大体イオン・エネルギーに比例する。
【００３５】
従来のイオンビーム打込みと比較して、プラズマ源イオン打込みを使用した結果観察されたより浅い打込みの深さについてのもう１つの説明は、飛程Ｒpを理解することにより行うことができる。プラズマ源イオン打込みを使用して打込まれたイオンは、エネルギーのある範囲に分布する。広がったエネルギーは、目標のイオン・エネルギー（たとえば３０ＫｅＶ）未満のイオン・エネルギーを引き起こす。これらの低エネルギー・イオンは表面領域の近くに打込まれ、あるいは、以下に述べるように、ターゲット表面をスパッタすることがある。イオン・エネルギーが広がるにはいくつかの原因がある。半導体表面の静電気の帯電とともに、パルスの上昇および下降の時間中の目標バイアス電位の変動が、低エネルギーで打込まれるイオンの原因になることがある。低エネルギーのイオンのもとになるその他の原因には、半導体基板をバイアスすることによってつくられるプラズマのさや内の、イオンに中性な電荷交換および相互作用がある。
【００３６】
上述したように、プラズマ源イオン打込みプロセスは、図１の半導体基板２２の頂面のスパッタリングを引き起こすことがある。しかし、真空チェンバ１２内に形成されたプラズマ環境が酸素環境である場合、パルスの始動とともに生じる半導体基板のスパッタリングが、半導体物質に大きな影響を及ぼす可能性は少ない。むしろ、パルスの間に酸素が頂面上に成長し、スパッタされるのは成長した酸素である。したがって、基板への損傷が生じる可能性は低い。
【００３７】
図６に戻ると、プラズマ源イオン打込みは、窒素打込みによる分離（Separation by IMplantation of NItrogen：ＳＩＭＮＩ）構造体を形成するための窒素の打込み、あるいは、酸素および窒素打込みによる分離（Separation by IMplantation of Oxygen and Nitrogen：ＳＩＭＯＮ）構造体を形成するための酸素および窒素の打込みによって埋込層４８を形成した後に、トランジスタ５４および６８を形成するためにも使用できる。しかし、ＳＩＭＯＸ技術が、最大の可能性を提供すると考えられる。
【００３８】
本発明には、例として次のような実施態様が含まれる。
【００３９】
（１）半導体基板と結合するとき該半導体基板の領域を電気的に絶縁性にする選択された物質からプラズマを生成するステップと、
前記半導体基板の表面付近に前記プラズマの環境を形成するステップと、
前記半導体基板に電界を形成することによりイオンを引きつけることを含み、該イオンが該半導体基板に打込まれるように、前記プラズマから該イオンを前記環境内で該半導体の前記表面に向けて加速させ、これにより前記半導体基板内に絶縁物層を形成するステップと、
前記半導体基板に少なくとも１つの電子デバイスを形成するステップと、
を有する、半導体基板に絶縁物層を形成する方法。
【００４０】
（２）前記プラズマを生成するステップが、酸素、窒素、および炭素からなる物質群から前記プラズマを形成する前記物質を選択することを含む、上記（１）に記載の方法。
（３）前記イオンを加速するステップが、前記半導体基板に印加する負の電圧パルスを発生させることを含み、前記半導体基板がシリコンである、上記（１）に記載の方法。
（４）前記イオンを加速するステップが、イオン打込みの所望の深さに基づいて前記電界を形成する電圧を選択することを含み、前記絶縁物質の埋込層を形成するために実行される、上記（１）に記載の方法。
（５）前記プラズマを生成する前記物質を選択すステップが、酸素を選択するステップである、上記（４）に記載の方法。
（６）前記半導体基板をアニールするステップをさらに含み、絶縁体上の半導体の所望の構造が形成される、上記（１）に記載の方法。
（７）前記半導体基板をチェンバ内に置き、前記表面付近に前記プラズマ環境を形成する前に、前記チェンバを真空にするステップをさらに含む、上記（１）に記載の方法。
【００４１】
（８）前記電圧を前記半導体基板に印加するステップが、負のＤＣパルスを印加することを含むステップである、上記（１）に記載の方法。
（９）前記環境を形成するステップが、前記パルスの間に、前記半導体基板の前記表面の酸化を起こさせるプラズマを形成するステップである、上記（８）に記載の方法。
（１０）前記半導体基板と熱伝導関係を持つように気体を導入することを含み、前記半導体基板に前記絶縁物質を形成する間、前記半導体基板の温度を制御することをさらに含む、上記（１）に記載の方法。
【００４２】
（１１）半導体基板に埋込絶縁物層を形成する方法であって、
前記半導体基板をチェンバに置くステップと、
前記半導体基板に物質を導入するためにプラズマ源イオン打込みをするステップであって、該ステップが、
（ａ）形成される前記埋込絶縁物層の所望の絶縁特性に基づいて前記物質を選択し、
（ｂ）前記チェンバ内で前記選択された物質のイオンのプラズマを形成し、
（ｃ）前記イオンが面積の広がりをもって前記半導体基板に同時に打込みできるように、前記プラズマ内のイオンに十分な運動エネルギーを与えるために前記チェンバ内に電界を形成する、
ことよりなるサブステップを含み、
所望の特性を持つ表面層が提供されるように、かつ、前記埋込絶縁物層を形成するために前記物質が前記半導体基板と反応するように、前記半導体基板をアニールするステップ、
を有する方法。
【００４３】
（１２）前記半導体基板がシリコン・ウェーハであり、前記物質を選択するステップが酸素を選択するサブステップである、上記（１１）に記載の方法。
（１３）前記電界を形成するステップが、前記半導体基板に印加される負の高電圧パルスを発生させることを含む、上記（１１）に記載の方法。
（１４）前記選択された物質の気体の流れを使って前記半導体基板の温度を制御することをさらに含む、上記（１１）に記載の方法。
【００４４】
（１５）シリコン基板に絶縁物層を形成する装置であって、
チェンバを規定するハウジングと、
前記チェンバ内に前記プラズマの一定量を形成するために前記ハウジングに接続されている、イオンが主に酸素イオンであるプラズマ源と、
前記チェンバ内で半導体基板を支持する手段と、
前記プラズマから前記半導体基板に酸素イオンを導入するために前記半導体基板に十分に高い電圧を印加する手段と、
を備える装置。
（１６）前記支持する手段を介して、前記半導体基板に前記高電圧を一連のパルスとして印加する手段をさらに有する、上記（１５）に記載の装置。
（１７）前記半導体基板を支持する前記手段が、複数の半導体基板を支持するためのターゲット台である、上記（１５）に記載の装置。
（１８）前記半導体基板を支持する前記手段と前記半導体基板との間に、前記プラズマの気体源の流れを導く手段をさらに有する、上記（１５）に記載の装置。
【００４５】
【発明の効果】
本発明により、従来技術のイオンビーム打込みにくらべ、ＳＯＩ構造体の製造効率を向上させ、また、ＳＯＩ構造体に、浅い絶縁物層を形成することができる。
【図面の簡単な説明】
【図１】本発明によるプラズマ源イオン打込み装置を示すブロック図。
【図２】図１の装置を使って打込まれた酸素を持つシリコン・ウェーハのサンプルのオージェ電子スペクトルを示す図。
【図３】図１の装置を使って打込まれた酸素を持つ第２サンプルの半導体ウェーハの酸素濃度プロファイルの、二次イオン・マスク分光計による測定結果を示す図。
【図４】同じ第２サンプルの半導体ウェーハをアニールした後の、二次イオン・マスク分光計による測定結果を示す図。
【図５】図４のＳＯＩ構造体を示す断面図。
【図６】図５の構造体の上部シリコン層に形成されたトランジスタを示す断面図。
【符号の説明】
１０ プラズマ源イオン打込み装置
１２ 真空チェンバ
１４ プラズマ源
１６ 供給源
１８ バルブ
２２ 半導体ウェーハ
２４ 電源
２６ 真空ポンプ
２８ 出口
３０、４６ パルス変調器
３４ 静電シールド・グリッド
３６ ソレノイド磁石
３８ 無線周波数掃引電圧源
３９ 励起電極
４０ イオン化ゲージ
４１ イオン収集電極プレート
４２ ウェーハを支持する台
４４ ＤＣ電源
４８ 埋込絶縁物層
５０ シリコン層
５２ シリコン・ウェーハ
５４、６８ トランジスタ
56、58、74、76 ソース／ドレーン領域
60、62、70 フィールド酸化物領域
６４、７２ ゲート
６６ ゲート酸化物層
【産業上の利用分野】
本発明は、半導体デバイスの形成、具体的には、シリコン基板に埋込絶縁物層を形成する方法および装置に関する。
【０００２】
【従来の技術】
集積回路チップの製造に使われるシリコン・ウェーハの厚さは、典型的には、約５００ミクロンである。通常、シリコン・ウェーハの頂面の最初のミクロンだけがトランジスタ動作に使われる。シリコン・オン・インシュレータ（Silicon-On-Insulator ：ＳＯＩ）技術は、シリコン・ウェーハの頂面にデバイスを作るための都合のよい方法を提供している。端的に言えば、ＳＯＩは、デバイスをｐｎ接合ではなく絶縁体で完全に囲むものとして記述できる。
【０００３】
ＳＯＩは半導体デバイスの製造プロセスの複雑さを減らす可能性を持っている。さらに、ＳＯＩは放射線に対する耐性を提供し、これは宇宙および軍事用途には重要なことである。接合分離は、ｐｎ接合のガンマ線によって過渡的光電流が作られるので、高放射線環境においては効果がうすい。ＳＯＩのもう１つの利点は、ＳＯＩによって製造された半導体デバイスは、キャパシタンスを低減させることができ、以前の世代のと同じ寸法で設計されたトランジスタの動作速度が向上することである。すなわち、寄生キャパシタンスの減少は回路速度を増す。ＳＯＩ技術によってマイクロチップの大きさが小さくなり、回路速度はさらに向上する。
【０００４】
ＳＯＩ構造体はウェーハ・ボンディングを使って形成される。この技術は、高温炉を使って２つの酸化されたシリコン・ウェーハを融合させる。この技術は多くの用途で良い結果を生じたが、この手法はコストが高く、寸法の均一性を達成する能力に限界がある。
【０００５】
もう１つのＳＯＩ技術は打込み酸素による分離（Separation by IMplanted OXygen ：ＳＩＭＯＸ）と呼ばれる。この技術はＵＬＳＩ ＣＭＯＳ用途の有望な候補として現れた。ＳＩＭＯＸウェーハは、利得（ゲイン）、速度、最高動作温度、および、電力消費にかなりの利点を与える半導体デバイスの製造に使用されてきている。従来、ＳＩＭＯＸウェーハは、たとえば１.８×１０18イオン／ｃｍ2の高ドーズ量、および、たとえば１５０−２００ＫｅＶの高エネルギーによるＯ+イオンのイオンビーム打込みによって製造されてきた。しかし、低エネルギーＳＩＭＯＸ（Low Energy SIMOX ：ＬＥＳ）と呼ばれる最近のＳＩＭＯＸ技術は、２０−８０ＫｅＶの範囲の低エネルギー、および、１−６×１０17イオン／ｃｍ2の低ドーズ量での打込みを使用して良い結果を得ている。ＬＥＳ技術は、１.５×１０17イオン／ｃｍ2の総ドーズ量および２０ＫｅｖでＯ+のイオンビーム打込みを行い、その後高温アニールを行って得られる１２.５ｎｍのシリコン・オーバ層および３６ｎｍの埋込二酸化ケイ素層を持つＳＩＭＯＸウェーハを製造できることが証明された。ＬＥＳ構造体は、従来のＳＩＭＯＸ技術よりも、欠陥の少ない密度および低い製造コストを提供する。
【０００６】
イオンビーム打込み装置の動作は、プラズマ源からイオンビームが抽出されるものである。対象とするイオン種が抽出され、その他のイオン種は捨てられる。次に、抽出されたイオンビームは、イオン・エネルギーを所望のエネルギー・レベルまで増すために加速される。典型的には、ビーム電流は非常に小さく、たとえばミリアンペアの範囲であり、ビームの"フットプリント"面積は数平方センチメートルである。完全に表面をカバーするようにイオンビームを操縦してもよいし、シリコン・ウェーハを操作してもよいし、その両者を組み合わせてもよい。シリコン・ウェーハの表面を損傷しないように、薄い"スクリーン酸化物"が成長されることが多い。温度制御は、ウェーハが高真空中に保持されているので、通常、ウェーハ・チャックを通して背面（バックサイド）冷却によって行われる。
【０００７】
イオンビームのイオンがシリコン・ウェーハの表面に到達すると、イオンがウェーハの原子核と衝突し電子と相互作用して、イオンはエネルギーを失う。衝突と電子相互作用の度に、イオンのエネルギーは減り、イオンはウェーハの中で停止する。相互作用は統計的なプロセスに従い、打込まれたイオンの分布グラフ（プロファイル）はガウス分布に近似することが多い。打込まれたイオンの分布の広がりは標準偏差で特徴づけられ、揺動（straggle）と呼ばれる。
【０００８】
イオンビーム打込みは、ＳＯＩ構造体を形成する他の方法、たとえばウェーハ・ボンディングにくらべて、いくつかの利点を持っている。しかし、ウェーハ表面にわたってイオンビームを操縦する直列的な処理は製造効率に制約を加える。さらに、複雑なイオン光学を必要とする。ウェーハ操作が加わればイオン光学の複雑さはさらに増す。さらにもう１つの懸念は、イオンビーム打込みを使用する際に、コスト効率上、イオン・エネルギーを低く制限することが多く、このため、イオンのガウス分布のピークをウェーハ表面にいかに近くできるかについて限界があることである。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、ＳＯＩ構造体製造の製造効率を向上させる方法および装置を提供することである。また、ＳＯＩ構造体内に浅い絶縁物層を形成する方法および装置の限界を減らすことである。
【００１０】
【課題を解決するための手段】
半導体基板、典型的にはシリコン・ウェーハを絶縁するイオン種を、一定面積に同時に打込む方法および装置が提供される。シリコン・ウェーハは高電圧の電源に接続され、ウェーハが、イオンの走査ビームの標的になるのではなく、隣接するプラズマ環境からイオンを引きつけるようにする。
【００１１】
シリコン・ウェーハは、密閉されたチェンバの支持部材上に置かれる。通常、チェンバは部分的に真空にされ、加熱される。シリコン・ウェーハに埋込絶縁物層を形成するために選択された物質から生成されたプラズマが、チェンバに導入される。負の高電圧が半導体ウェーハに印加される。負の高電圧に応答して、電子がウェーハから離れる方向に方向づけられ、イオンがウェーハに向かう方向に動かされる。カソードのさや（cathode sheath）が形成され、正のイオンがシリコン・ウェーハに向かって加速される。イオンがウェーハに打込まれるのに十分なエネルギーを持ってウェーハに到達する。望ましい実施例では、シリコン・ウェーハに印加される電圧は、ウェーハと真空チェンバの壁との間にパルス状に印加される負の高電圧ＤＣ電位である。電位が負に動くにしたがい、さやがプラズマ内に入り、電子がプラズマのさやの境界から"反射"されて、プラズマ内に保持される。プラズマのさやの境界は、プラズマ内に入るときにイオンを動かさず、イオンを通り抜ける。境界内に捕獲されたイオンはさやの電界により影響を受け、イオンはシリコン・ウェーハに向けて加速される。
【００１２】
ウェーハが置かれる中程度に真空のチェンバの中のシリコン・ウェーハの温度制御は、背面から気体を供給することによって行う。従来のイオンビーム打込みの手法は高度に真空な環境を必要とし、対流による熱伝導にある程度依存する温度制御装置の効率を制約するものであった。さらに、イオンビーム打込みの高真空環境は、温度制御気体の流路を分離するのに使用される密封にかなりの応力を生ずる可能性があった。それに比べて、本発明の相対的に中程度の真空環境では、打込まれるイオンの源として選択された気体が、効率の良い背面からの温度制御を提供するように導かれる。別の方法として、不活性気体（たとえば、ヘリウムあるいはアルゴン）を使って、シリコン・ウェーハの温度を制御してもよい。
【００１３】
望ましい実施例では、打込まれるイオンは酸素イオンである。このようにして、ＳＩＭＯＸ構造体が形成される。打込みに使えるその他の候補には、窒素および炭素があり、半導体基板の表面にわたって同時に打込むためにプラズマからイオンを引きつけるこの技術を使って、窒化ケイ素および炭化ケイ素の埋込層が形成される。次に、単一デバイス、あるいは、１つまたは複数の集積回路がシリコンの薄い表面層に形成できる。
【００１４】
通常、シリコン基板に絶縁物質が打込まれた後、打込みが高温で行われた場合でも、アニールが行われる。アニールは、窒素のような中性の雰囲気の中で行われ、十分な時間をかけて、シリコンが絶縁物質と反応し、基板表面のシリコン層の質が向上し、均一な埋込絶縁物層が形成されるようにする。
【００１５】
この手法は、"プラズマ源イオン打込み"と呼ばれてきたもので、たとえば、ハンドツールおよび人工股関節のような装置の磨耗耐性および腐食耐性を向上させるための表面加工を行うのに使われてきた。米国特許4,764,394号、および、同5,289,010号、ならびに、インタナショナル・パブリケーション WO 93/18201には、プラズマ源イオン打込みが、典型的には半導体基板の導電率を上げるためにドーパントを打込むことにも使えることが示唆されている。しかし、導電率を上げるこの手法は、半導体プロセスに難なく受け入れられている訳ではない。イオンが半導体基板に到達すると、表面にスパタリングが生じる。表面からの原子の放出は、結果として生ずる構造体に悪い影響を及ぼす。これにくらべて、酸素プラズマ環境内のプラズマ源イオン打込みは、負のパルスの間でシリコン・ウェーハの酸化を始めさせるので、スパッタリングは主に成長した酸化物に対して生ずる。
【００１６】
埋込絶縁物層を形成するのにビーム打込みを使用する従来技術にくらべて、本発明の利点は、いくつもの半導体基板に広面積の処理が同時に行えることである。さらに、イオンビーム打込みにくらべて、イオン・エネルギーについての低エネルギー制約が重要な要因にならない。もう１つの利点は、複雑なイオン光学、および／あるいは、ウェーハ操作が要らないことである。必要な装置は低コストで使用可能であり、高い製造効率を達成する方法で使用できる。
【００１７】
【実施例】
図１に、真空チェンバ１２を含むプラズマ源イオン打込み装置１０を示す。チェンバ内には、供給源１６からチェンバに導入された気体からプラズマを生成するプラズマ源１４がある。供給源１６からの流量はバルブ１８によって制御される。通常、供給源から真空チェンバ１２への入口線はプラズマ源１４に向けられる。
【００１８】
供給源１６は、絶縁物層を作るために半導体ウェーハにイオンを導入するためのプラズマを生成する気体を供給する。望ましい実施例では、絶縁物層は、ＳｉＯ2、Ｓｉ3Ｎ4、あるいは、ＳｉＣの埋込層である。プラズマ源１４は電源２４に接続され、電源２４は第１のパルス変調器３０に接続されている。プラズマは電圧パルスに応答して生成される。プラズマ源１４の動作は、プラズマ源イオン打込み装置１０の動作にとって重要ではない。供給源１６からの気体のイオン化は公知の手法を使って行うことができる。真空ポンプ２６は、動作中に所望のチェンバ圧力を提供するために、チェンバ１２の出口２８に接続されている。
【００１９】
静電シールド・グリッド３４を、真空チェンバ１２の上方領域から半導体ウェーハ２２へのイオンの流れを制御するために使ってもよい。チェンバ内のイオン化の状態を評価するために、イオン化ゲージ４０がチェンバ１２に接続されている。
【００２０】
また図１には、米国特許5,289,010号に記載されている型のイオン・サイクロトロン共振装置（ion cyclotron resonance ：ＩＣＲ）が示されている。プラズマ源１４で生成される不必要なイオン種は、ソレノイド磁石３６および無線周波数掃引電圧源３８を含むＩＣＲ装置によって除去することができる。磁石３６は、１対の励起電極３９と１対のイオン収集電極プレート４１（１つだけを図示す）との間の領域に、実質的に単方向の一定磁界を提供する。電極３９および電極プレート４１がイオン精製領域を画定する。電圧源３８からの無線周波数信号が、イオン精製領域内の電界を変化させる。変化する電界が、該電界と共振する所望のイオン種の電荷対質量の比率と異なる比率を持つ不要のイオンを駆逐する。この結果、不必要なイオンは螺旋状に広がり外に向けて駆り出されて、イオン収集電極プレート４１に達し、除去される。
【００２１】
半導体ウェーハ２２は、真空チェンバ１２内の台４２上に支持される。台は、高電圧ＤＣ電源４４および第２のパルス変調器４６から負の高電圧パルスを受ける導電性部材である。変調器は、電源４４から、例えばゼロ（０）Ｖないしマイナス１００ｋＶの負の電圧のパルスを発生させる。以下に詳しく述べるように、半導体ウェーハ２２へのイオン打込みは、台４２が負にバイアスされている間でのみ生ずる。負のバイアスは、半導体ウェーハ２２にイオンを打込むのに必要なイオン・エネルギーを分け与えるために動作するプラズマのさや（シース）をつくる。
【００２２】
実施例として、図１の装置１０を使って、４個のシリコン・ウェーハのサンプルに酸素イオンの打込みを行った。各サンプルは、７.５ないし１５オーム／ｃｍの範囲の抵抗率を持つ、ホウ素でドープした、（１１１）配向の７.６２センチメートル（３インチ）のシリコン・ウェーハであった。ウェーハが真空チェンバ１２にロードされ、真空ポンプ２６がチェンバ圧力を２−５×１０-6Torrの範囲に減圧した。シリコン・ウェーハ２２の上部表面は、自然酸素を除去するために洗浄された。
【００２３】
次に、フィラメント・プラズマ源１４によって酸素プラズマが生成された。高電圧ＤＣ電源４４がマイナス３０ｋＶに調節された。パルス変調器４６は、最初の３個のサンプルに４０μｓ（マイクロ秒）のパルス幅を供給し、４個めのサンプルには１０μｓのパルス幅を供給した。図示しないが、ウェーハを支持する台４２を、温度を１００℃未満に保つために水で冷却した。しかし、実際的には、温度を６００℃と６５０℃との間に保つことが望ましい。図示していないが、供給源１６からプラズマ源の気体をウェーハ２２の背面に直接導入することは、ウェーハの温度を制御するのに都合のよい手段になる。代わりに、背面からの温度制御のために、不活性気体を導入してもよい。打込みを行う間、チェンバ圧力は約０.２mTorrに維持された。
【００２４】
酸素プラズマの中では、酸素イオンの８０%がＯ2 +で、残りの酸素イオンはＯ+であったと推定される。従来のビーム線打込みでの典型的なＯ+ではなく、Ｏ2 +が打込まれた主な種であったことは、強い懸念ではなかった。マイナス６０ｋＶでのＯ2 +の打込みは、マイナス３０ｋＶでのＯ+打込みと同様の、シリコン中の酸素プロファイルを与える。しかし、ほとんどの場合、単一のイオン種を打込むことが望ましい。Ｏ2 +あるいはＯ+のどちらかを除去するために、上述したＩＣＲ装置を使うことができる。
【００２５】
公知のように、イオンのドーズ量は、周波数、変調器４６によって確立されたデューティ・サイクル、および、台４２への負の高電圧パルスの総数によって制御できる。負の高電圧は、シリコン・ウェーハ２２の表面のまわりにプラズマのさやを作る。電圧は、ウェーハの近くの領域から電子を跳ね返す。台４２の電位が負に動くので、さやの境界はウェーハの表面からより遠くに動く。プラズマのさやの境界は、それが広がるときに、イオンを動かさない。むしろ、イオンは質量が大きいので、プラズマのさやの境界はイオンを通り抜ける。イオンが境界内にあるとき、イオンはさやの電界によって影響され、ウェーハ２２に向けて加速される。第１サンプルの推定イオン・ドーズ量は１.０×１０17イオン／ｃｍ2であった。第２サンプルの推定イオン・ドーズ量は５.５×１０16イオン／ｃｍ2であった。残りの２つのサンプルは、推定３.３×１０16イオン／ｃｍ2のイオン・ドーズ量を受けた。
【００２６】
第１サンプルのウェーハはアニールを行わなかったが、第２、第３および第４のウェーハはアニールを行った。第２サンプルのウェーハは、Ｎ2＋０.２５％Ｏ2の環境で６時間、１３００℃でアニールを行った。第３および第４サンプルのウェーハの各々は、Ｎ2の中性の環境で７時間、１０８０℃でアニールを行った。
【００２７】
第１サンプルの打込みしただけのウェーハ、ならびに、第２、第３、および第４サンプルのアニールされたウェーハを、二次イオン・マスク分光計（ＳＩＭＳ）、および、オージェ電子分光法（ＡＥＳ）によって調べた。図２は、第３サンプルのウェーハ表面のＡＥＳスペクトルを示す。標準ＡＥＳスペクトルは、７６ｅＶ、および９２ｅＶでのピークが、それぞれ、ＳｉＯ2および純粋シリコンの中のシリコンからのオージェ電子に対応することを示す。図２では両方のピークが観察され、表面にシリコン原子が残っていることを示唆している。
【００２８】
図３は、アニールを行う前の第２サンプルのウェーハの酸素濃度のプロファイルを、ＳＩＭＳ分析によるスパッタの深さの関数として示す。酸素濃度は、表面から深さ約４５ｎｍのところまで、約４×１０22ｃｍ-3で、一般的に均一である。酸素濃度および化学量論的二酸化ケイ素が約４×１０22ｃｍ-3でなければならないことから、二酸化ケイ素が、均一な酸素濃度の表面近くの領域で形成されたと推論することができる。比較として、図４に、上述のアニールを行った後の第２サンプルの酸素濃度プロファイルを示す。アニールされた該サンプルの表面近くの領域の酸素はほとんど該領域にはなく、低い酸素量を持つシリコンの薄い層が残っている。薄いＳｉＯ2層がその下に示される。図５に、結果として生ずるＳＩＭＯＸ構造体を示す。打込まれた酸素が、埋込絶縁物層４８を形成する。次に、従来技術にしたがってトランジスタを形成することができる。図６は、ソース／ドレーン領域５６および５８を持つＰＭＯＳトランジスタが、２つのフィールド酸化物領域６０および６２の間に形成できることを示す。また、ＰＭＯＳトランジスタは、ゲート酸化物層６６上にゲート６４を含む。ＮＭＯＳトランジスタ６８を、フィールド酸化物領域６２と７０との間に形成することができる。ＮＭＯＳトランジスタは、ゲート７２、ならびに、ソース／ドレーン領域７４および７６を含む。図６の構造体は例と示したものである。この他のトランジスタ構成も形成することができる。
【００２９】
図５に再び戻ると、アニールを行った第４サンプルのシリコン層５０は、アニールを行った第２サンプルのそれよりも薄かった。上述したように、第４サンプルのアニール温度は１０８０℃で、第２サンプルのアニール温度は１３００℃であった。第４サンプルの低いアニール温度の方が薄いシリコン層を生じたと思われる。これらの結果は、シリコン・ウェーハ５２の埋込ＳｉＯ2層４８は、酸素のプラズマ源イオン打込みを行い、その後熱アニールを行うことによって形成されることを示している。
【００３０】
第１サンプルの１.０×１０17ｃｍ-3のイオン・ドーズ量は、プラズマ源イオン打込みを使用して３０ＫｅＶで打込みを行うには高すぎるかもしれない。というのは、第１サンプルの表面近くのシリコン原子のほとんどがＳｉＯ2に取り入れられたからである。しかし、イオン・ドーズ量の推定が不正確であったかもしれないので、この結論は確認できない。さらに注意すべきこととしては、第３および第４のサンプルのＳＩＭＳデータを比較すると、両サンプルの推定イオン・ドーズ量は同じであったにもかかわらず、第４サンプルの埋込絶縁物層４８の厚さおよび酸素濃度がより少ないということがわかった。このことは、４０μｓにたいして１０μｓというより短いパルス幅が、打込まれた、より少ないイオンおよびより薄い埋込層を生じ得ることを示唆している。理想的な状況においては電圧変位が瞬間的であるので、パルス幅の変化が打込みに大きな影響を及ぼさないと推定される。しかし、実際には、各変位に付随して電圧のスロープがあり、したがって、第３および第４のサンプルに差異をもたらしたのは、変位であったのかもしれない。
【００３１】
上述したように、シリコン・オン・インシュレータ構造体を形成する従来の方法は、シリコン・ウェーハに打込むイオンのビームを使うものである。従来技術によるビーム線打込みは、上記の４つのサンプルを形成するために選択されたものと同様のイオン・エネルギーおよびドーズ量に対して、より厚いシリコン層を生じた。プラズマ源イオン打込みによる酸素打込みによって得られる、より浅い打込みの深さについて少なくとも２つの説明ができる。先ず、イオン・エネルギーが相対的に低い。図１の装置１０のイオン種の殆どがＯ2 +であり、目標バイアス電位が３０ＫｅＶであるので、酸素原子あたりの打込みエネルギーは、１５ＫｅＶでのＯ+の同値の打込みエネルギー以上ではない。この結果、平均飛程（mean projected range：Ｒp）は非常に浅くできる。Ｒpは、そのような条件下でのアモルファス・シリコンで約３３ｎｍであると思われる。平均全飛程の半分（Ｒf≒２６ｎｍ）がＲpから引かれた場合、表面には７ｎｍのシリコンが残るだけである。この観点から、従来技術のイオン・ビームの低エネルギーのＳＩＭＯＸ（ＬＥＳ）実験に等しい結果を得るには、より高い打込みエネルギー（たとえば４０−６０ＫｅＶ）を使うべきであると考えられる。イオンが半導体基板の表面に入ると、イオンは原子と衝突し、電子と相互作用する。イオンが半導体基板内で停止するまで、核および電子の相互作用が起こる度にイオンのエネルギーが減る。
【００３２】
典型的には、相互作用は統計的プロセスにしたがい、打込まれたプロファイルは、Ｎ（ｘ）＝Ｎpｅｘｐ［−（ｘ−Ｒp）2／２△Ｒp］（式１）で表されるガウス分布に近似することが多い。上式（１）において、Ｒpは飛程であり、半導体基板までイオンが進行する距離の平均に等しい。ピーク濃度Ｎpは、ｘ＝Ｒpで生じる。プロセスに統計的性質があるために、あるイオンは飛程Ｒpを越えて浸透し、あるイオンは飛程に到達する前に停止する。打込まれたイオンの分布の広がりは標準偏差△Ｒpによって特徴づけられ、"揺動"と呼ばれる。上式（１）によって表された分布曲線の下の面積は、打込まれたドーズ量Ｑで、次の式で規定される。
【００３３】
【数１】
【００３４】
【数２】
【００３５】
従来のイオンビーム打込みと比較して、プラズマ源イオン打込みを使用した結果観察されたより浅い打込みの深さについてのもう１つの説明は、飛程Ｒpを理解することにより行うことができる。プラズマ源イオン打込みを使用して打込まれたイオンは、エネルギーのある範囲に分布する。広がったエネルギーは、目標のイオン・エネルギー（たとえば３０ＫｅＶ）未満のイオン・エネルギーを引き起こす。これらの低エネルギー・イオンは表面領域の近くに打込まれ、あるいは、以下に述べるように、ターゲット表面をスパッタすることがある。イオン・エネルギーが広がるにはいくつかの原因がある。半導体表面の静電気の帯電とともに、パルスの上昇および下降の時間中の目標バイアス電位の変動が、低エネルギーで打込まれるイオンの原因になることがある。低エネルギーのイオンのもとになるその他の原因には、半導体基板をバイアスすることによってつくられるプラズマのさや内の、イオンに中性な電荷交換および相互作用がある。
【００３６】
上述したように、プラズマ源イオン打込みプロセスは、図１の半導体基板２２の頂面のスパッタリングを引き起こすことがある。しかし、真空チェンバ１２内に形成されたプラズマ環境が酸素環境である場合、パルスの始動とともに生じる半導体基板のスパッタリングが、半導体物質に大きな影響を及ぼす可能性は少ない。むしろ、パルスの間に酸素が頂面上に成長し、スパッタされるのは成長した酸素である。したがって、基板への損傷が生じる可能性は低い。
【００３７】
図６に戻ると、プラズマ源イオン打込みは、窒素打込みによる分離（Separation by IMplantation of NItrogen：ＳＩＭＮＩ）構造体を形成するための窒素の打込み、あるいは、酸素および窒素打込みによる分離（Separation by IMplantation of Oxygen and Nitrogen：ＳＩＭＯＮ）構造体を形成するための酸素および窒素の打込みによって埋込層４８を形成した後に、トランジスタ５４および６８を形成するためにも使用できる。しかし、ＳＩＭＯＸ技術が、最大の可能性を提供すると考えられる。
【００３８】
本発明には、例として次のような実施態様が含まれる。
【００３９】
（１）半導体基板と結合するとき該半導体基板の領域を電気的に絶縁性にする選択された物質からプラズマを生成するステップと、
前記半導体基板の表面付近に前記プラズマの環境を形成するステップと、
前記半導体基板に電界を形成することによりイオンを引きつけることを含み、該イオンが該半導体基板に打込まれるように、前記プラズマから該イオンを前記環境内で該半導体の前記表面に向けて加速させ、これにより前記半導体基板内に絶縁物層を形成するステップと、
前記半導体基板に少なくとも１つの電子デバイスを形成するステップと、
を有する、半導体基板に絶縁物層を形成する方法。
【００４０】
（２）前記プラズマを生成するステップが、酸素、窒素、および炭素からなる物質群から前記プラズマを形成する前記物質を選択することを含む、上記（１）に記載の方法。
（３）前記イオンを加速するステップが、前記半導体基板に印加する負の電圧パルスを発生させることを含み、前記半導体基板がシリコンである、上記（１）に記載の方法。
（４）前記イオンを加速するステップが、イオン打込みの所望の深さに基づいて前記電界を形成する電圧を選択することを含み、前記絶縁物質の埋込層を形成するために実行される、上記（１）に記載の方法。
（５）前記プラズマを生成する前記物質を選択すステップが、酸素を選択するステップである、上記（４）に記載の方法。
（６）前記半導体基板をアニールするステップをさらに含み、絶縁体上の半導体の所望の構造が形成される、上記（１）に記載の方法。
（７）前記半導体基板をチェンバ内に置き、前記表面付近に前記プラズマ環境を形成する前に、前記チェンバを真空にするステップをさらに含む、上記（１）に記載の方法。
【００４１】
（８）前記電圧を前記半導体基板に印加するステップが、負のＤＣパルスを印加することを含むステップである、上記（１）に記載の方法。
（９）前記環境を形成するステップが、前記パルスの間に、前記半導体基板の前記表面の酸化を起こさせるプラズマを形成するステップである、上記（８）に記載の方法。
（１０）前記半導体基板と熱伝導関係を持つように気体を導入することを含み、前記半導体基板に前記絶縁物質を形成する間、前記半導体基板の温度を制御することをさらに含む、上記（１）に記載の方法。
【００４２】
（１１）半導体基板に埋込絶縁物層を形成する方法であって、
前記半導体基板をチェンバに置くステップと、
前記半導体基板に物質を導入するためにプラズマ源イオン打込みをするステップであって、該ステップが、
（ａ）形成される前記埋込絶縁物層の所望の絶縁特性に基づいて前記物質を選択し、
（ｂ）前記チェンバ内で前記選択された物質のイオンのプラズマを形成し、
（ｃ）前記イオンが面積の広がりをもって前記半導体基板に同時に打込みできるように、前記プラズマ内のイオンに十分な運動エネルギーを与えるために前記チェンバ内に電界を形成する、
ことよりなるサブステップを含み、
所望の特性を持つ表面層が提供されるように、かつ、前記埋込絶縁物層を形成するために前記物質が前記半導体基板と反応するように、前記半導体基板をアニールするステップ、
を有する方法。
【００４３】
（１２）前記半導体基板がシリコン・ウェーハであり、前記物質を選択するステップが酸素を選択するサブステップである、上記（１１）に記載の方法。
（１３）前記電界を形成するステップが、前記半導体基板に印加される負の高電圧パルスを発生させることを含む、上記（１１）に記載の方法。
（１４）前記選択された物質の気体の流れを使って前記半導体基板の温度を制御することをさらに含む、上記（１１）に記載の方法。
【００４４】
（１５）シリコン基板に絶縁物層を形成する装置であって、
チェンバを規定するハウジングと、
前記チェンバ内に前記プラズマの一定量を形成するために前記ハウジングに接続されている、イオンが主に酸素イオンであるプラズマ源と、
前記チェンバ内で半導体基板を支持する手段と、
前記プラズマから前記半導体基板に酸素イオンを導入するために前記半導体基板に十分に高い電圧を印加する手段と、
を備える装置。
（１６）前記支持する手段を介して、前記半導体基板に前記高電圧を一連のパルスとして印加する手段をさらに有する、上記（１５）に記載の装置。
（１７）前記半導体基板を支持する前記手段が、複数の半導体基板を支持するためのターゲット台である、上記（１５）に記載の装置。
（１８）前記半導体基板を支持する前記手段と前記半導体基板との間に、前記プラズマの気体源の流れを導く手段をさらに有する、上記（１５）に記載の装置。
【００４５】
【発明の効果】
本発明により、従来技術のイオンビーム打込みにくらべ、ＳＯＩ構造体の製造効率を向上させ、また、ＳＯＩ構造体に、浅い絶縁物層を形成することができる。
【図面の簡単な説明】
【図１】本発明によるプラズマ源イオン打込み装置を示すブロック図。
【図２】図１の装置を使って打込まれた酸素を持つシリコン・ウェーハのサンプルのオージェ電子スペクトルを示す図。
【図３】図１の装置を使って打込まれた酸素を持つ第２サンプルの半導体ウェーハの酸素濃度プロファイルの、二次イオン・マスク分光計による測定結果を示す図。
【図４】同じ第２サンプルの半導体ウェーハをアニールした後の、二次イオン・マスク分光計による測定結果を示す図。
【図５】図４のＳＯＩ構造体を示す断面図。
【図６】図５の構造体の上部シリコン層に形成されたトランジスタを示す断面図。
【符号の説明】
１０ プラズマ源イオン打込み装置
１２ 真空チェンバ
１４ プラズマ源
１６ 供給源
１８ バルブ
２２ 半導体ウェーハ
２４ 電源
２６ 真空ポンプ
２８ 出口
３０、４６ パルス変調器
３４ 静電シールド・グリッド
３６ ソレノイド磁石
３８ 無線周波数掃引電圧源
３９ 励起電極
４０ イオン化ゲージ
４１ イオン収集電極プレート
４２ ウェーハを支持する台
４４ ＤＣ電源
４８ 埋込絶縁物層
５０ シリコン層
５２ シリコン・ウェーハ
５４、６８ トランジスタ
56、58、74、76 ソース／ドレーン領域
60、62、70 フィールド酸化物領域
６４、７２ ゲート
６６ ゲート酸化物層
Claims (16)
- 半導体基板に回路を製作する方法であって、
半導体基板と結合されるときに該半導体基板の領域を電気的に絶縁性にするために選択された物質からプラズマを生成するステップと、
前記半導体基板の表面に隣接して前記プラズマの環境を形成するステップと、
前記半導体基板に前記環境内のプラズマからのイオンを打ち込むため、該半導体基板の表面に向けて該プラズマからのイオンを加速させると共に、負の電圧パルスを前記半導体基板に印加することによって前記プラズマからのイオンを引きつけ、該引きつけたイオンにより、該半導体基板内に絶縁物質を形成するステップと、
前記半導体基板に少なくとも１つの電子デバイスを形成するステップと、
を含む、方法。 - プラズマを生成する前記ステップは、酸素、窒素、および炭素からなる物質群から、前記プラズマを形成するための前記物質を選択することを含む、請求項１に記載の方法。
- 前記半導体基板はシリコンである、請求項１に記載の方法。
- イオンを加速させると共に半導体基板内に絶縁物質を形成する前記ステップは、前記絶縁物質の埋込層を形成するために実行され、該ステップは、さらに、イオン打込みの所望の深さに基づいて、前記負の電圧パルスを形成するための電圧を選択することを含む、請求項１に記載の方法。
- プラズマを生成する物質の前記選択は、酸素を選択するステップを含む、請求項４に記載の方法。
- 前記半導体基板をアニールするステップをさらに含み、
所望のＳＯＩ（シリコン・オン・インシュレータ）構造が形成される、請求項１に記載の方法。 - 前記半導体基板をチェンバ内に置き、前記表面に隣接して前記プラズマの環境を形成する前に該チェンバを真空にするステップをさらに含む、請求項１に記載の方法。
- 前記負の電圧パルスは、負のＤＣパルスである、請求項１に記載の方法。
- プラズマの環境を形成する前記ステップは、前記パルスとパルスの間に前記半導体基板の前記表面の酸化を起こさせるプラズマを形成するステップである、請求項８に記載の方法。
- 前記半導体基板に前記絶縁物質を形成する間、該半導体基板の温度を制御するステップをさらに含み、
前記温度を制御するステップは、さらに、前記半導体基板との熱の伝導に気体を導入することを含む、請求項１に記載の方法。 - 半導体基板に埋込絶縁物層を形成する方法であって、
前記半導体基板をチェンバに置くステップと、
前記半導体基板に物質を導入するためプラズマ源イオン打込みを用いるステップと、
前記半導体基板をアニールして、所望の特性を持つ表面層が提供され、かつ、前記物質が前記半導体基板と反応して前記埋込絶縁物層を形成するようにするステップと、を含み、
プラズマ源イオン打込みを用いる前記ステップは、さらに、
（ａ）形成される前記埋込絶縁物層の所望の絶縁特性に基づいて前記物質を選択し、
（ｂ）前記チェンバ内で前記選択された物質のイオンのプラズマを形成し、
（ｃ）面積的な広がりをもって前記半導体基板に同時に前記イオンが打込まれるように、前記プラズマ内のイオンに十分な運動エネルギーを与えるよう、負の高電圧パルスを前記半導体基板に印加することを含む、
方法。 - 前記半導体基板はシリコン・ウェーハであり、
物質を選択する前記ステップ(ａ)は、酸素を選択するステップである、請求項１１に記載の方法。 - 前記選択された物質の気体の流れを用いて、前記半導体基板の温度を制御するステップをさらに含む、請求項１１に記載の方法。
- シリコン基板に絶縁物層を形成する装置であって、
チェンバを画定するハウジングと、
イオンが主に酸素イオンであるプラズマ源であって、前記チェンバ内に所定量のプラズマを形成するため、前記ハウジングに接続されたプラズマ源と、
前記チェンバ内に半導体基板を支持する手段と、
前記プラズマから前記半導体基板に酸素イオンを導入するため、前記半導体基板に、前記半導体基板を支持する前記手段を介して、十分高い電圧を一連のパルスとして印加する手段と、
を備える装置。 - 半導体基板を支持する前記手段は、複数の半導体基板を支持するための台である、請求項１４に記載の装置。
- 半導体基板を支持する前記手段と前記半導体基板との間に、前記プラズマの気体源の流れを導く手段をさらに備える、請求項１４に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/280,103 US5661043A (en) | 1994-07-25 | 1994-07-25 | Forming a buried insulator layer using plasma source ion implantation |
| US280,103 | 1994-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845920A JPH0845920A (ja) | 1996-02-16 |
| JP3647506B2 true JP3647506B2 (ja) | 2005-05-11 |
Family
ID=23071689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12030095A Expired - Fee Related JP3647506B2 (ja) | 1994-07-25 | 1995-05-19 | 半導体基板に絶縁物層を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5661043A (ja) |
| JP (1) | JP3647506B2 (ja) |
| KR (1) | KR100351489B1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139904B2 (ja) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | 半導体基板の製造方法および製造装置 |
| JP3799073B2 (ja) * | 1994-11-04 | 2006-07-19 | 株式会社日立製作所 | ドライエッチング方法 |
| US5653811A (en) | 1995-07-19 | 1997-08-05 | Chan; Chung | System for the plasma treatment of large area substrates |
| JP3080867B2 (ja) | 1995-09-25 | 2000-08-28 | 日本電気株式会社 | Ｓｏｉ基板の製造方法 |
| JP3489334B2 (ja) * | 1996-05-27 | 2004-01-19 | ソニー株式会社 | 半導体装置の酸化膜形成方法および酸化膜形成装置 |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| US6321134B1 (en) | 1997-07-29 | 2001-11-20 | Silicon Genesis Corporation | Clustertool system software using plasma immersion ion implantation |
| US6269765B1 (en) | 1998-02-11 | 2001-08-07 | Silicon Genesis Corporation | Collection devices for plasma immersion ion implantation |
| US6120660A (en) * | 1998-02-11 | 2000-09-19 | Silicon Genesis Corporation | Removable liner design for plasma immersion ion implantation |
| US6274459B1 (en) * | 1998-02-17 | 2001-08-14 | Silicon Genesis Corporation | Method for non mass selected ion implant profile control |
| US6113735A (en) * | 1998-03-02 | 2000-09-05 | Silicon Genesis Corporation | Distributed system and code for control and automation of plasma immersion ion implanter |
| TW449869B (en) * | 1998-06-04 | 2001-08-11 | United Microelectronics Corp | Manufacturing method for stacked integrated circuit |
| US6358819B1 (en) | 1998-12-15 | 2002-03-19 | Lsi Logic Corporation | Dual gate oxide process for deep submicron ICS |
| US6458723B1 (en) | 1999-06-24 | 2002-10-01 | Silicon Genesis Corporation | High temperature implant apparatus |
| US6248642B1 (en) | 1999-06-24 | 2001-06-19 | Ibis Technology Corporation | SIMOX using controlled water vapor for oxygen implants |
| US6423975B1 (en) | 1999-08-18 | 2002-07-23 | Ibis Technology, Inc. | Wafer holder for simox processing |
| US6452195B1 (en) | 1999-08-18 | 2002-09-17 | Ibis Technology Corporation | Wafer holding pin |
| US6433342B1 (en) | 1999-08-18 | 2002-08-13 | Ibis Technology Corporation | Coated wafer holding pin |
| US6155436A (en) * | 1999-08-18 | 2000-12-05 | Ibis Technology Corporation | Arc inhibiting wafer holder assembly |
| US6504159B1 (en) | 1999-09-14 | 2003-01-07 | International Business Machines Corporation | SOI plasma source ion implantation |
| DE10061191A1 (de) * | 2000-12-08 | 2002-06-13 | Ihp Gmbh | Schichten in Substratscheiben |
| US6461933B2 (en) * | 2000-12-30 | 2002-10-08 | Texas Instruments Incorporated | SPIMOX/SIMOX combination with ITOX option |
| US20020098664A1 (en) * | 2001-01-23 | 2002-07-25 | Ziwei Fang | Method of producing SOI materials |
| US6894355B1 (en) * | 2002-01-11 | 2005-05-17 | Advanced Micro Devices, Inc. | Semiconductor device with silicide source/drain and high-K dielectric |
| US6969618B2 (en) * | 2002-08-23 | 2005-11-29 | Micron Technology, Inc. | SOI device having increased reliability and reduced free floating body effects |
| JPWO2006006369A1 (ja) * | 2004-07-12 | 2008-04-24 | パイオニア株式会社 | 半導体装置 |
| US7061046B2 (en) * | 2004-09-28 | 2006-06-13 | Infineon Technologies Ag | Non-volatile semiconductor memory device |
| KR100576194B1 (ko) | 2004-12-07 | 2006-05-03 | 한국과학기술연구원 | 대출력 펄스 ｒｆ 플라즈마를 이용한 매몰 절연막제조장치 및 제조방법 |
| KR100698068B1 (ko) * | 2004-12-30 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 핀 구조 전계 트랜지스터 및 이의 제조방법 |
| KR100618775B1 (ko) * | 2004-12-31 | 2006-08-31 | 동부일렉트로닉스 주식회사 | 반도체 소자 |
| US20070001100A1 (en) * | 2005-06-30 | 2007-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light reflection for backside illuminated sensor |
| US8704277B2 (en) * | 2006-05-09 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spectrally efficient photodiode for backside illuminated sensor |
| US7638852B2 (en) * | 2006-05-09 | 2009-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making wafer structure for backside illuminated color image sensor |
| US7791170B2 (en) | 2006-07-10 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a deep junction for electrical crosstalk reduction of an image sensor |
| US7666774B2 (en) * | 2007-01-23 | 2010-02-23 | International Business Machines Corporation | CMOS structure including dual metal containing composite gates |
| US7999342B2 (en) * | 2007-09-24 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd | Image sensor element for backside-illuminated sensor |
| US20100075510A1 (en) * | 2008-09-25 | 2010-03-25 | Der-Jun Jan | Method for Pulsed plasma deposition of titanium dioxide film |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162498A (ja) * | 1986-01-11 | 1987-07-18 | エルム工業株式会社 | 書類つづり穴補強片貼付機構を備えた書類パンチ |
| JPS62177909A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US4764394A (en) * | 1987-01-20 | 1988-08-16 | Wisconsin Alumni Research Foundation | Method and apparatus for plasma source ion implantation |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| JPH088250B2 (ja) * | 1989-06-15 | 1996-01-29 | 日本電気株式会社 | Ｓｏｉ基板の作成方法及び作成装置 |
| US5183775A (en) * | 1990-01-23 | 1993-02-02 | Applied Materials, Inc. | Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen |
| JPH03268444A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5311028A (en) * | 1990-08-29 | 1994-05-10 | Nissin Electric Co., Ltd. | System and method for producing oscillating magnetic fields in working gaps useful for irradiating a surface with atomic and molecular ions |
| US5296272A (en) * | 1990-10-10 | 1994-03-22 | Hughes Aircraft Company | Method of implanting ions from a plasma into an object |
| WO1993018201A1 (en) * | 1992-03-02 | 1993-09-16 | Varian Associates, Inc. | Plasma implantation process and equipment |
| US5289010A (en) * | 1992-12-08 | 1994-02-22 | Wisconsin Alumni Research Foundation | Ion purification for plasma ion implantation |
| US5498290A (en) * | 1993-08-27 | 1996-03-12 | Hughes Aircraft Company | Confinement of secondary electrons in plasma ion processing |
| JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
-
1994
- 1994-07-25 US US08/280,103 patent/US5661043A/en not_active Expired - Fee Related
-
1995
- 1995-05-19 JP JP12030095A patent/JP3647506B2/ja not_active Expired - Fee Related
- 1995-07-24 KR KR1019950021877A patent/KR100351489B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100351489B1 (ko) | 2002-12-26 |
| KR960005768A (ko) | 1996-02-23 |
| US5661043A (en) | 1997-08-26 |
| JPH0845920A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647506B2 (ja) | 半導体基板に絶縁物層を形成する方法 | |
| US6138606A (en) | Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility | |
| US6213050B1 (en) | Enhanced plasma mode and computer system for plasma immersion ion implantation | |
| EP1579481B1 (en) | A method of semiconductor manufacturing by the implantation of boron hydride cluster ions | |
| US8410459B2 (en) | Ion implantation device and a method of semiconductor manufacturing by the implantation of boron hydride cluster ions | |
| US5672541A (en) | Ultra-shallow junction semiconductor device fabrication | |
| JP3407548B2 (ja) | イオン打込み装置及びこれを用いた半導体製造方法 | |
| US5508227A (en) | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate | |
| JP2010541210A (ja) | イオン注入によって活性化されるウェハ接合 | |
| JP2010541164A (ja) | シリコン・オン・インシュレータ・ウェハを製造する枚葉式イオン注入装置 | |
| JP2008300687A (ja) | プラズマドーピング方法及びその装置 | |
| Sheng et al. | Characteristics of a plasma doping system for semiconductor device fabrication | |
| US5883016A (en) | Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation | |
| US6504159B1 (en) | SOI plasma source ion implantation | |
| Yamada et al. | Range and damage distribution in cluster ion implantation | |
| Current | Perspectives on low-energy ion (and neutral) implantation | |
| Ianno et al. | Plasma annealing of ion implanted semiconductors | |
| US6191012B1 (en) | Method for forming a shallow junction in a semiconductor device using antimony dimer | |
| JP3340318B2 (ja) | 不純物導入装置及び不純物導入方法 | |
| Zhang et al. | Low‐energy separation by implantation of oxygen structures via plasma source ion implantation | |
| JPS59196600A (ja) | 中性粒子注入法およびその装置 | |
| US20010037939A1 (en) | Impurity introducing apparatus and method | |
| Yoshikawa et al. | High-current Oxygen Ion Implanter for SIMOX | |
| JPS60236233A (ja) | イオンビ−ムによる微細パタ−ン形成法 | |
| Sigmon et al. | Pulsed x‐ray annealing of ion‐implanted silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |