JP3645883B2 - 位相変調器 - Google Patents
位相変調器 Download PDFInfo
- Publication number
- JP3645883B2 JP3645883B2 JP2002316928A JP2002316928A JP3645883B2 JP 3645883 B2 JP3645883 B2 JP 3645883B2 JP 2002316928 A JP2002316928 A JP 2002316928A JP 2002316928 A JP2002316928 A JP 2002316928A JP 3645883 B2 JP3645883 B2 JP 3645883B2
- Authority
- JP
- Japan
- Prior art keywords
- change
- signal
- waveform
- storage means
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は位相変調器に関し、得に無線通信機器で使用されるディジタル信号の位相変調をなす位相変調器に関するものである。
【０００２】
【従来の技術】
無線通信等の技術分野で用いられる位相変調器は、アナログ回路で構成されていたが、近年のディジタル回路の進歩に伴って、搬送波であるキャリアに対する変調部分までを、ディジタル回路に取込む動きがある（例えば、非特許文献１参照）。
【０００３】
図１０はこの非特許文献１に開示されているディジタル位相変調器を示すブロック図であり、ディジタル信号であるビット列の入力信号はＩＱ変換部２１によりＩ，Ｑ信号に変換され、それぞれ、レベル変化の判定を行うレベル判定部２２，２３へ入力される。レベル判定部２２，２３の出力はディジタルフィルタであるＦＩＲフィルタ２４，２５へ入力されて周波数帯域が制限される。
【０００４】
一方、搬送波であるキャリア発生器２６が設けられており、互いに９０度位相差を有する直交キャリア（サイン／コサイン）が発生されるようになっており、このキャリア発生器２６はディジタルサイン／コサイン信号を発生するものである。このキャリア出力は乗算器２７，２８にそれぞれ入力されて、フィルタ２４，２５の各出力とディジタル乗算され、加算器２９にて合成される。この場合出力はＤ／Ａコンバータ３０においてアナログ信号となり、ＩＦ信号として出力されるようになっている。
【０００５】
この図１０に示す位相変調器は周知のＱＰＳＫ変調器であり、詳細な説明は省略するものとする。この様に、ディジタルサイン／コサイン発生器２６を用意して、多値ディジタル信号を生成し、ディジタル乗算器２７，２８で掛け算（位相変調と同義）して、これ等掛け算結果の足し算（合成）までを、ディジタル回路で構成することができるようになっている。
【０００６】
また、特許文献１を参照すると、Ｉ，Ｑ信号列の組合せに応じて予め計算しておいた値をＲＯＭ等の読出し専用メモリに書込んでおき、必要に応じて適切な番地のメモリデータを読出してＤ／Ａ変換するディジタル位相変調器が開示されている。
【０００７】
【特許文献１】
米国特許第４，６８０，５５６号公報
【非特許文献１】
GRAYCHIP APPLICATION NOTES, BUILDING A QAM MODULATOR USING A GC2011 DIGITAL FILTER CHIP, October 6,1994, Joseph H, Gray, pp.1 〜4.
【非特許文献２】
McGRAW-HILL BOOK COMPANY, INTER-UNIVERSITY ELECTRONICS SERIES, VOL.2 DATA TRANSMISSION, 1965, William R, Bennett, et al. pp.50 〜53.
【０００８】
【発明が解決しようとする課題】
図１０に示したディジタル位相変調器では、フィルタ２４，２５としてディジタルＦＩＲフィルタが用いられる。これは、ディジタル信号処理の過程で、単独の信号（パルス）に対する変調出力を計算するのではなく、前後の数のパルスのレスポンスを含めて目的のパルス信号を計算する必要があるためである。このＦＩＲフィルタは、周知の如く、多段の乗算器を有しており、よって回路規模が大きくかつ消費電力も大となり、またフィルタ出力を得るのに時間がかかるという欠点がある。
【０００９】
特許文献１に示されたディジタル位相変調器では、予め計算された数値をＲＯＭに書込んでおき必要に応じて適切な番地のメモリデータを読出してＤ／Ａコンバータへ導いているが、当該特許文献１のＦｉｇ．３に示されているように、一つのディジタルパルスの波形の決定のために、そのパルスの前後を含めた複数のパルスの影響をも考慮した波形処理が必要となっている。
【００１０】
この様に、一つのパルスの波形の決定のために、その前後の複数のパルスの影響を考慮した波形処理を行う代りに、単独パルスに一つの時間軸上の変化を対応させようとする場合には、非特許文献２に開示されている、二乗余弦（Raised-Cosine ）パルスを用いることが考えられる。すなわち、図１１に示す様な理想的な矩形パルスは、その周波数スペクトラムの広がり（周波数帯域）が大きく、実際の回路で処理することはできないために、図１２に示す様な二乗余弦パルスを用いることで、周波数帯域がより制限され、一つのパルス波形の決定が、前後の複数のパルスの影響を考慮することなく行えることになる。
【００１１】
しかしながら、この二乗余弦パルスの波形は、いわゆるアイ（Ｅｙｅ）の開口が最大となる時間が瞬時点でしかないという欠点があり、一般には、ジッターを有するパルスの波形波定には、このアイ開口が最大となる時間が瞬時点であるということは、極めて不利となり、信頼性の問題が生ずることになる。
【００１２】
また、４位相変調器において、位相変調波のベクトルがＩＱ平面上の第一象元と第三象元との間、または第二象元と第四象元との間を変化する場合には、図３に示す如く、ＩＱ平面上の原点を通過することになるので、位相変調信号のエンベロープが一瞬０（ゼロ）となる。この様な信号は、高出力高周波増幅器を通過するときに、この増幅器の有する非直線性（サチュレーション特性）によって、歪を受けるという欠点がある。
【００１３】
本発明の目的は、入力ディジタル信号の単独の変化（ビット毎の変化）に対応した位相変調波形を生成することによって、回路規模を縮小し、消費電力を削減し、更には、動作速度の向上を可能とした位相変調器を提供することである。
【００１４】
本発明の他の目的は、４相位相変調器として用いた場合に、ＩＱ位相平面上の原点を、位相変調波のベクトルが通過することを防止して、変調信号のエンベロープが一瞬０（ゼロ）になることを防止し得る位相変調器を提供することである。
【００１５】
【課題を解決するための手段】
本発明によれば、入力２値ディジタル信号の変化に応答して、
増加方向の変化時には、
最初のＴ／１２（Ｔは前記ディジタル信号の半周期に対応）の期間は０レベル、次の４Ｔ／１２の期間（−５Ｔ／１２≦ｔ≦−Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形で変化し、残りのＴ／１２の期間はｈ（定数）レベルとなり、
減少方向の変化時には、
最初のＴ／１２の期間はｈレベル、次の４Ｔ／１２の期間（Ｔ／１２≦ｔ≦５Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）−π／４｝の波形で変化し、残りのＴ／１２の期間は０レベルとなるような波形を用いて位相変調された搬送波のディジタル信号を発生させるようにしたことを特徴とする位相変調器が得られる。
【００１６】
そして、前記搬送波としての直交キャリアを生成する直交キャリア生成手段と、前記入力２値ディジタル信号を前記直交キャリアに対応する２列のＩＱ信号に変換する手段と、これ等２列のＩＱ信号の各波形で対応する前記キャリアに位相変調をかけたディジタル位相変調波を生成する位相変調手段と、これ等位相変調波の合成出力をアナログ変換して出力するディジタル／アナログ変換手段とを含むことを特徴とする。
【００１７】
更に、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化を判定して判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを含み、前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする。
【００１８】
また、前記ＩＱ信号のＩＱ平面において、第一象元と第三象元との間の変化及び第二象元と第四象元との間の変化に応答して、
前記ＩＱ信号の一方の信号に対して、前記最初のＴ／１２の期間を設けずに直ちに（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与え、
他方の信号に対して、前記最初のＴ／１２の期間を２Ｔ／１２に延長してから（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与えるようにしたことを特徴とする。特に、前記第一象元と第三象元との間の変化と、前記第二象元と第四象元との間の変化とでは、互いに異なる方向の回転をなすようにしたことを特徴とする。
【００１９】
更に、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを含み、前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする。
【００２０】
また、前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、前記ＩＱ信号の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする。
【００２１】
そして、前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする。
【００２２】
更に、前記ディジタル／アナログ変換手段の後段に設けられ、信号の角周波数＝３０／Ｔ以遠のスペクトラムを削除するフィルタ手段を含むことを特徴とする。
【００２３】
本発明の作用を述べる。位相変調波として、入力２値ディジタル信号の変化に応答して、増加方向の変化時には、
最初のＴ／１２（Ｔは前記ディジタル信号の半周期に対応）の期間は０レベル、次の４Ｔ／１２の期間（−５Ｔ／１２≦ｔ≦−Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形で変化し、残りのＴ／１２の期間はｈ（定数）レベルとなり、
減少方向の変化時には、
最初のＴ／１２の期間はｈレベル、次の４Ｔ／１２の期間（Ｔ／１２≦ｔ≦５Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）−π／４｝の波形で変化し、残りのＴ／１２の期間は０レベルとなるような波形を用いる。
【００２４】
この様な波形を、便宜的に、三乗余弦パルスと称し、この三乗余弦パルスを用いることにより、判定点の前後±Ｔ／１２の時間幅に平坦な部分が発生するので、ディジタル信号例のジッターの影響に強くなり、また単一ビットである単一パルスのみでの変化判定が可能となり、回路の規模や消費電力の削減が可能になる。
【００２５】
また、この三乗余弦パルスの特性を利用して、ＩＱ信号の一方の変化開始時間をＴ／１２だけ送らせ、また他方をＴ／１２だけ早めることができ、結果として変調波のエンベロープが一瞬ゼロになることが防止され、後段における高周波増幅器の非直線性による波形歪をなくすことができる。
【００２６】
【発明の実施の形態】
以下、図面を用いて本発明の実施例について説明する。図１は本発明の一実施例を示す４相位相変調器のブロック図である。図１を参照すると、ビット列の入力信号はＩＱ変換部１へ入力されてＩ，Ｑ信号に変換される。これ等Ｉ，Ｑ信号は変化判定部２，３へそれぞれ入力されて単独のパルス変化（０→１，１→０）が判定される。このパルス変化に応じた検出出力がＲＯＭ４，５のアドレス入力となり、このアドレスに対応するメモリ出力が導出されて乗算器７，８の各一入力となる。
【００２７】
一方、ディジタルサイン／コサイン発生部６が設けられており、互いに９０度位相差を有する直交キャリア（サイン／コサイン）がディジタル信号として発生され、乗算器７，８の各他入力となる。乗算器７，８において、ディジタル掛け算が行われ、これ等掛け算出力が加算器９にて加算合成される。この合成出力はＤ／Ａ変換器１０によりアナログ信号に変換されてＩＦ信号となって出力されるようになっている。
【００２８】
本発明では、一つのパルスの波形決定のために、前述した如く、その前後の複数のパルスの影響を考慮した波形処理を行うのではなく、当該一つのパルスに一つの時間軸上の変化を対応させるものであるが、そのために、前述した非特許文献２に開示されている二乗余弦パルスを用いる代りに、図２に示される様な波形パルス（以下、三乗余弦パルスと称することにする）を用いるのである。
【００２９】
詳述すると、本発明で採用する三乗余弦パルスの波形は、ディジタル信号の各ビットの半周期をＴとすると、図２の中段に示す如く、±Ｔ／１２の時間幅に渡り一定値ｈのレベルをとり、±Ｔ／２の近傍でも、±Ｔ／１２の時間幅に渡り一定値０（ゼロ）をとる。この特性は、先述した図１２の二乗余弦パルスと比較すると、レベル判定点（decision points ）の前後±Ｔ／１２の時間幅で、平坦な部分が存在するので、二乗余弦パルスに比較してタイミングジッターの影響を受け難いという利点がある。
【００３０】
この三乗余弦パルスは、二乗余弦パルスの傾斜を３／２倍としたものであり、そのパルス波形の式を下記に示す。
【００３１】
【数１】
この波形のスペクトラムを求める。先ず、フーリエ積分のａ項を求める。
【数２】
であり、３つの積分区間について、これを求める。
【００３２】
【数３】
となり、ａ項全体は、次の様になる。
【００３３】
【数４】
一方、フーリエ積分のｂ項を求める。
【００３４】
【数５】
であり、
【数６】
となる。
【００３５】
ｂ項全体は、
【数７】
となる。
【００３６】
【数８】
であるので、
【数９】
となり、
【数１０】
となる。
【００３７】
ここで、
【数１１】
であるので、
【数１２】
となる。
【００３８】
この様な三乗余弦パルスを、Ｔ／１２の時間刻み毎のレベルをサンプリングしてプロットした（ｈ＝１としたときの）波形が、図２の下段に示されており、±Ｔ／２において“０”、±５Ｔ／１２において“０”、±Ｔ／３において“０．１８”、±Ｔ／４において“０．５”、±Ｔ／６において“０．８１”、±Ｔ／１２及び０において“１”となっている。
【００３９】
これ等各時刻に対応するレベル値を、図１のＲＯＭ４．５内に予め格納しておき、ディジタル信号の０→１のレベル変化に対して、−Ｔ／２〜０の各時刻に対応するレベル値を時系列的にＲＯＭから読出し、また、１→０のレベル変化に対して、０〜＋Ｔ／２の各時刻に対応するレベル値を時系列的にＲＯＭから読出すようにするのである。
【００４０】
一方、搬送波としての直交キャリは、Ｉ，Ｑの２列の信号に対して、ディジタルサイン／コサイン発生部６より、サイン及びコサイン波形のディジタル信号（サイン／コサイン波形の各レベルに対応したディジタル信号）を発生させ、乗算器７，８にてそれぞれディジタル的掛算処理を行うのである。そして、これ等乗算器７，８の出力を加算器９によりディジタル的に加算して、Ｄ／Ａ変換器１０でアナログ変換し、ＩＦ出力信号として、図示せぬ次段のＩＦ増幅器やＲＦ変換器等を介して送信されることになる。こうすることにより、４相位相変調器が得られる。
【００４１】
なお、ディジタルサイン／コサイン発生部６は、予めサイン、コサインの波形のレベル値をＲＯＭに格納しておき、時系列的に読出す構成とすることができる。
【００４２】
４相位相変調器の出力ベクトルは、ＩＱ平面上では図３に示される如くマッピングされ、図中の矢印は位相遷移状態を示すものである。第一象元と第三象元との間、第二象元と第四象元との間を変化する場合、ＩＱ平面上の原点を通過する。この場合、位相変調信号のエンベロープは一瞬０（ゼロ）となるので、前述した如く、信号歪が発生する。そこで、これを解消するために、本発明の第二の施例では、第一象元と第三象元との間、第二象元と第四象元との間を変化する場合に限り、ＩＱ信号の一方の信号に対しては、Ｔ／１２の期間を設けずに、直ちに（ｈ／２）｛１＋ｃｏｓ（３πｔ／Ｔ＋π／４）｝等の変化を与え、他方の信号に対しては、Ｔ／１２の期間を２Ｔ／１２（＝Ｔ／６）に延長した後に、（ｈ／２）｛１＋ｃｏｓ（３πｔ／Ｔ＋π／４）｝等の変換を与えるような波形を用いる。
【００４３】
すなわち、図４において、点線で示す様な波形を用いることになる。図４を参照すると、実線は図２に示した三乗余弦パルスの波形であり、この波形を時間軸上でそれぞれ±Ｔ／１２だけシフトしたパルス波形が点線で示されており、本例では、Ｉ相信号に対して＋Ｔ／１２（時間軸上で右方向にＴ／１２）だけシフトした波形を、またＱ相信号に対して−Ｔ／１２（時間軸上で左方向にＴ／１２）だけシフトした波形を、それぞれ対応させる。
【００４４】
こうすることにより、第一象元と第三象元との間を変化する場合には、図５に矢印で示す位相遷移状態（時計方向の変化）となり、第二象元と第四象元との間を変化する場合には、図６に矢印で示す位相遷移状態（反時計方向の変化）となる。その結果、位相変調波のベクトルは、ＩＱ平面上の原点を通ることがなくなって、そのエンベロープはゼロとなることはなくなり、信号歪が解消されるのである。
【００４５】
なお、この場合において、レベル判定点（ｄｅｃｉｓｉｏｎ ｐｏｉｎｔｓ）間の時間的中間点（ｔ＝±Ｔ／４）で振幅の中間値（ｈ／２）を通過しない場合が生じるが、この様な現象は一般の系においても発生しており、その程度が大きくないので特に問題とはならない。この様に、本発明では、Ｉ，Ｑ両軸共に同時に変化が生じるときにのみ、一方の信号の変化を早め、他方を遅らせることにより、ＩＱ平面の原点を通過する軌道が存在せず、全て原点を避けてその近くを通過する軌跡をとることになって、信号歪の抑制が可能になる。
【００４６】
図７はこの第二の実施例の回路ブロック図であり、図１と同等部分は同一符号により示している。図７に示す如く、図１の構成に、象元変化判定部１１を付加し、Ｉ，Ｑ信号により、象元変化状態が、第一象元と第三象元との間、第二象元と第四象元との間をそれぞれ変化することを検出する。この検出結果をもＲＯＭ４，５のアドレス入力として用いる。
【００４７】
この場合、ＲＯＭ４，５には、図４の点線で示した波形の各時刻に対応するレベル値を、実線で示した波形の各時刻に対するレベル値の他に格納しておき、第一象元と第三象元との間や、第二象元や第四象元との間の変化を検出して、そのときには、ＲＯＭ４，５の読出し値を、図４の点線で示した波形に対応したものとする。
【００４８】
第一象元と第三象元との間を変化する場合には、図５に示した如く、時計方向の回転とし、第二象元と第四象元との間を変化する場合には、図６に示す如く、反時計方向の回転となる様に、予めＲＯＭ４，５に記憶しておく三乗余弦パルスのレベル値を選定することにより、両者を共に同一方向に回転させる場合に比較して、キャリア周波数にオフセット（周波数ずれ）が生じることが防止されるようになる。これは、位相空間での一方向の回転が周波数の一方向の増加や減少に相当することになり、これを防ぐことになるためである。
【００４９】
なお、第一象元と第三象元との間の変化を時計方向とし、第二象元と第四象元との間の変化を反時計方向としているが、互いに逆方向の変化としても良いことは勿論である。
【００５０】
図８は本発明の第三の実施例を示すブロック図であり、図７と同等部分は同一符号により示している。図７においては、ＲＯＭ４，５に、三乗余弦パルスの各時刻におけるレベル値を格納しているが、本実施例においては、図７における乗算器７，８の乗算結果を加算器９にて加算した結果をＲＯＭ１２内に予め格納しておくことで、回路規模の縮小と消費電力の削減とが図れることになる。なお、図１の回路にも、同様な構成が適用されるものである。
【００５１】
上述した様に、本発明では、入力ディジタル信号のビット単独の変化に対応した位相変調信号を作り出すための波形として、三乗余弦パルス（3rd Order Raised-Cosine Pulse）と称する新たな波形を定義して使用している。この場合、一般的に用いられる図１２の二乗余弦パルス（Raised-Cosine Pulse ）と比較してスペクトラムが広がることが懸念される。しかしながら、二乗余弦パルスと比較すると、第二サイドローブが２１ｄＢと、二乗余弦パルスの３１ｄＢよりも１０ｄＢの劣化に止まり、一方、図９のスペクトラム比較図の如く、角周波数×Ｔ＝３０．０の付近に、幅広いヌルが存在するので、後段で用意されるフィルタとして、第三サイドローブ以遠のスペクトラムを削除する帯域フィルタを用いることができる。よって、急峻な波形整形が可能になる。
【００５２】
【発明の効果】
本発明による第一の効果は、入力ビット列のタイミングジッターの影響を受けにくいことである。その理由は、位相変調波形として、三乗余弦パルスを用いたために、判定点の前後±Ｔ／１２の時幅に平坦な部分が発生するからである。
【００５３】
本発明による第二の効果は、回路規模の縮小と消費電力の削減が可能となることである。その理由は、入力ディジタル信号の単独の変化に対応した位相変調波形を作り出しているためである。
【００５４】
本発明による第三の効果は、高周波増幅器を通過した際に、この増幅器の有する非直線性（サチュレーション特性）によって伝送信号に歪を受けないことである。その理由は、Ｉ，Ｑ信号の一方の変化開始時間をＴ／１２遅らせ、他方をＴ／１２早めることができるので、変調信号のエンベロープが一瞬ゼロとなることを防止できるからである。
【００５５】
本発明の第四の効果は、変調信号の変化によってキャリア周波数にオフセットが生じることを防止できることである。その理由は、４相位相変調器において、ＩＱ平面上の第一象元と第三象元との間を変化する場合と、第二象元と第四象元との間を変化する場合とで、互いに反対方向の回転となる様に変化させるようにしたからである。
【００５６】
本発明の第五の効果は、回路規模の縮小と消費電力の削減とがより一層改善されることである。その理由は、ディジタルサイン／コサイン発生部や三乗余弦パルスの発生部分を、ＲＯＭとして構成することができ、また、乗算器や加算器をも含めて大部分をＲＯＭとして構成することができるからである。
【００５７】
本発明の第六の効果は、スペクトラム整形が容易であることである。その理由は、三乗余弦パルスのスペクトラムは角周波数×Ｔ＝２８の前後に２段のヌルが存在しているために、角周波数×Ｔ＝３０以遠のスペクトラムを削除するためのフィルタをＤ／Ａ変換器の後段に設けることができ、よってそれ以内のスペクトラムに大きな影響を与えることなく、スペクトラム整形ができるからである。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】本発明に用いられるいわゆる三乗余弦パルスを説明する図である。
【図３】４相位相変調器の変調出力のＩＱ平面でのベクトル遷移状態図である。
【図４】本発明の他の実施例で用いられる三乗余弦パルスの変形例を示す図である。
【図５】本発明の他の実施例における４相位相変調器において、ＩＱ平面での第一象元と第三象元との間の変化時のベクトル遷移状態図である。
【図６】本発明の他の実施例における４相位相変調器において、ＩＱ平面での第二象元と第四象元との間の変化時のベクトル遷移状態図である。
【図７】本発明の更に他の実施例のブロック図である。
【図８】本発明の別の実施例のブロック図である。
【図９】本発明に用いる三乗余弦パルスと二乗余弦パルスとのスペクトラム比較図である。
【図１０】従来例を示すブロック図である。
【図１１】矩形パルスのスペクトラムを示す図である。
【図１２】二乗余弦パルスのスペクトラムを示す図である。
【符号の説明】
１ ＩＱ変換部
２，３ 変化判定部
４．５，１２ ＲＯＭ
６ ディジタルサイン／コサイン発生部
７，８ 乗算器
９ 加算器
１０ Ｄ／Ａ変換器
１１ 象元変化判定部
【発明の属する技術分野】
本発明は位相変調器に関し、得に無線通信機器で使用されるディジタル信号の位相変調をなす位相変調器に関するものである。
【０００２】
【従来の技術】
無線通信等の技術分野で用いられる位相変調器は、アナログ回路で構成されていたが、近年のディジタル回路の進歩に伴って、搬送波であるキャリアに対する変調部分までを、ディジタル回路に取込む動きがある（例えば、非特許文献１参照）。
【０００３】
図１０はこの非特許文献１に開示されているディジタル位相変調器を示すブロック図であり、ディジタル信号であるビット列の入力信号はＩＱ変換部２１によりＩ，Ｑ信号に変換され、それぞれ、レベル変化の判定を行うレベル判定部２２，２３へ入力される。レベル判定部２２，２３の出力はディジタルフィルタであるＦＩＲフィルタ２４，２５へ入力されて周波数帯域が制限される。
【０００４】
一方、搬送波であるキャリア発生器２６が設けられており、互いに９０度位相差を有する直交キャリア（サイン／コサイン）が発生されるようになっており、このキャリア発生器２６はディジタルサイン／コサイン信号を発生するものである。このキャリア出力は乗算器２７，２８にそれぞれ入力されて、フィルタ２４，２５の各出力とディジタル乗算され、加算器２９にて合成される。この場合出力はＤ／Ａコンバータ３０においてアナログ信号となり、ＩＦ信号として出力されるようになっている。
【０００５】
この図１０に示す位相変調器は周知のＱＰＳＫ変調器であり、詳細な説明は省略するものとする。この様に、ディジタルサイン／コサイン発生器２６を用意して、多値ディジタル信号を生成し、ディジタル乗算器２７，２８で掛け算（位相変調と同義）して、これ等掛け算結果の足し算（合成）までを、ディジタル回路で構成することができるようになっている。
【０００６】
また、特許文献１を参照すると、Ｉ，Ｑ信号列の組合せに応じて予め計算しておいた値をＲＯＭ等の読出し専用メモリに書込んでおき、必要に応じて適切な番地のメモリデータを読出してＤ／Ａ変換するディジタル位相変調器が開示されている。
【０００７】
【特許文献１】
米国特許第４，６８０，５５６号公報
【非特許文献１】
GRAYCHIP APPLICATION NOTES, BUILDING A QAM MODULATOR USING A GC2011 DIGITAL FILTER CHIP, October 6,1994, Joseph H, Gray, pp.1 〜4.
【非特許文献２】
McGRAW-HILL BOOK COMPANY, INTER-UNIVERSITY ELECTRONICS SERIES, VOL.2 DATA TRANSMISSION, 1965, William R, Bennett, et al. pp.50 〜53.
【０００８】
【発明が解決しようとする課題】
図１０に示したディジタル位相変調器では、フィルタ２４，２５としてディジタルＦＩＲフィルタが用いられる。これは、ディジタル信号処理の過程で、単独の信号（パルス）に対する変調出力を計算するのではなく、前後の数のパルスのレスポンスを含めて目的のパルス信号を計算する必要があるためである。このＦＩＲフィルタは、周知の如く、多段の乗算器を有しており、よって回路規模が大きくかつ消費電力も大となり、またフィルタ出力を得るのに時間がかかるという欠点がある。
【０００９】
特許文献１に示されたディジタル位相変調器では、予め計算された数値をＲＯＭに書込んでおき必要に応じて適切な番地のメモリデータを読出してＤ／Ａコンバータへ導いているが、当該特許文献１のＦｉｇ．３に示されているように、一つのディジタルパルスの波形の決定のために、そのパルスの前後を含めた複数のパルスの影響をも考慮した波形処理が必要となっている。
【００１０】
この様に、一つのパルスの波形の決定のために、その前後の複数のパルスの影響を考慮した波形処理を行う代りに、単独パルスに一つの時間軸上の変化を対応させようとする場合には、非特許文献２に開示されている、二乗余弦（Raised-Cosine ）パルスを用いることが考えられる。すなわち、図１１に示す様な理想的な矩形パルスは、その周波数スペクトラムの広がり（周波数帯域）が大きく、実際の回路で処理することはできないために、図１２に示す様な二乗余弦パルスを用いることで、周波数帯域がより制限され、一つのパルス波形の決定が、前後の複数のパルスの影響を考慮することなく行えることになる。
【００１１】
しかしながら、この二乗余弦パルスの波形は、いわゆるアイ（Ｅｙｅ）の開口が最大となる時間が瞬時点でしかないという欠点があり、一般には、ジッターを有するパルスの波形波定には、このアイ開口が最大となる時間が瞬時点であるということは、極めて不利となり、信頼性の問題が生ずることになる。
【００１２】
また、４位相変調器において、位相変調波のベクトルがＩＱ平面上の第一象元と第三象元との間、または第二象元と第四象元との間を変化する場合には、図３に示す如く、ＩＱ平面上の原点を通過することになるので、位相変調信号のエンベロープが一瞬０（ゼロ）となる。この様な信号は、高出力高周波増幅器を通過するときに、この増幅器の有する非直線性（サチュレーション特性）によって、歪を受けるという欠点がある。
【００１３】
本発明の目的は、入力ディジタル信号の単独の変化（ビット毎の変化）に対応した位相変調波形を生成することによって、回路規模を縮小し、消費電力を削減し、更には、動作速度の向上を可能とした位相変調器を提供することである。
【００１４】
本発明の他の目的は、４相位相変調器として用いた場合に、ＩＱ位相平面上の原点を、位相変調波のベクトルが通過することを防止して、変調信号のエンベロープが一瞬０（ゼロ）になることを防止し得る位相変調器を提供することである。
【００１５】
【課題を解決するための手段】
本発明によれば、入力２値ディジタル信号の変化に応答して、
増加方向の変化時には、
最初のＴ／１２（Ｔは前記ディジタル信号の半周期に対応）の期間は０レベル、次の４Ｔ／１２の期間（−５Ｔ／１２≦ｔ≦−Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形で変化し、残りのＴ／１２の期間はｈ（定数）レベルとなり、
減少方向の変化時には、
最初のＴ／１２の期間はｈレベル、次の４Ｔ／１２の期間（Ｔ／１２≦ｔ≦５Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）−π／４｝の波形で変化し、残りのＴ／１２の期間は０レベルとなるような波形を用いて位相変調された搬送波のディジタル信号を発生させるようにしたことを特徴とする位相変調器が得られる。
【００１６】
そして、前記搬送波としての直交キャリアを生成する直交キャリア生成手段と、前記入力２値ディジタル信号を前記直交キャリアに対応する２列のＩＱ信号に変換する手段と、これ等２列のＩＱ信号の各波形で対応する前記キャリアに位相変調をかけたディジタル位相変調波を生成する位相変調手段と、これ等位相変調波の合成出力をアナログ変換して出力するディジタル／アナログ変換手段とを含むことを特徴とする。
【００１７】
更に、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化を判定して判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを含み、前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする。
【００１８】
また、前記ＩＱ信号のＩＱ平面において、第一象元と第三象元との間の変化及び第二象元と第四象元との間の変化に応答して、
前記ＩＱ信号の一方の信号に対して、前記最初のＴ／１２の期間を設けずに直ちに（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与え、
他方の信号に対して、前記最初のＴ／１２の期間を２Ｔ／１２に延長してから（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与えるようにしたことを特徴とする。特に、前記第一象元と第三象元との間の変化と、前記第二象元と第四象元との間の変化とでは、互いに異なる方向の回転をなすようにしたことを特徴とする。
【００１９】
更に、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを含み、前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする。
【００２０】
また、前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、前記ＩＱ信号の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする。
【００２１】
そして、前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする。
【００２２】
更に、前記ディジタル／アナログ変換手段の後段に設けられ、信号の角周波数＝３０／Ｔ以遠のスペクトラムを削除するフィルタ手段を含むことを特徴とする。
【００２３】
本発明の作用を述べる。位相変調波として、入力２値ディジタル信号の変化に応答して、増加方向の変化時には、
最初のＴ／１２（Ｔは前記ディジタル信号の半周期に対応）の期間は０レベル、次の４Ｔ／１２の期間（−５Ｔ／１２≦ｔ≦−Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形で変化し、残りのＴ／１２の期間はｈ（定数）レベルとなり、
減少方向の変化時には、
最初のＴ／１２の期間はｈレベル、次の４Ｔ／１２の期間（Ｔ／１２≦ｔ≦５Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）−π／４｝の波形で変化し、残りのＴ／１２の期間は０レベルとなるような波形を用いる。
【００２４】
この様な波形を、便宜的に、三乗余弦パルスと称し、この三乗余弦パルスを用いることにより、判定点の前後±Ｔ／１２の時間幅に平坦な部分が発生するので、ディジタル信号例のジッターの影響に強くなり、また単一ビットである単一パルスのみでの変化判定が可能となり、回路の規模や消費電力の削減が可能になる。
【００２５】
また、この三乗余弦パルスの特性を利用して、ＩＱ信号の一方の変化開始時間をＴ／１２だけ送らせ、また他方をＴ／１２だけ早めることができ、結果として変調波のエンベロープが一瞬ゼロになることが防止され、後段における高周波増幅器の非直線性による波形歪をなくすことができる。
【００２６】
【発明の実施の形態】
以下、図面を用いて本発明の実施例について説明する。図１は本発明の一実施例を示す４相位相変調器のブロック図である。図１を参照すると、ビット列の入力信号はＩＱ変換部１へ入力されてＩ，Ｑ信号に変換される。これ等Ｉ，Ｑ信号は変化判定部２，３へそれぞれ入力されて単独のパルス変化（０→１，１→０）が判定される。このパルス変化に応じた検出出力がＲＯＭ４，５のアドレス入力となり、このアドレスに対応するメモリ出力が導出されて乗算器７，８の各一入力となる。
【００２７】
一方、ディジタルサイン／コサイン発生部６が設けられており、互いに９０度位相差を有する直交キャリア（サイン／コサイン）がディジタル信号として発生され、乗算器７，８の各他入力となる。乗算器７，８において、ディジタル掛け算が行われ、これ等掛け算出力が加算器９にて加算合成される。この合成出力はＤ／Ａ変換器１０によりアナログ信号に変換されてＩＦ信号となって出力されるようになっている。
【００２８】
本発明では、一つのパルスの波形決定のために、前述した如く、その前後の複数のパルスの影響を考慮した波形処理を行うのではなく、当該一つのパルスに一つの時間軸上の変化を対応させるものであるが、そのために、前述した非特許文献２に開示されている二乗余弦パルスを用いる代りに、図２に示される様な波形パルス（以下、三乗余弦パルスと称することにする）を用いるのである。
【００２９】
詳述すると、本発明で採用する三乗余弦パルスの波形は、ディジタル信号の各ビットの半周期をＴとすると、図２の中段に示す如く、±Ｔ／１２の時間幅に渡り一定値ｈのレベルをとり、±Ｔ／２の近傍でも、±Ｔ／１２の時間幅に渡り一定値０（ゼロ）をとる。この特性は、先述した図１２の二乗余弦パルスと比較すると、レベル判定点（decision points ）の前後±Ｔ／１２の時間幅で、平坦な部分が存在するので、二乗余弦パルスに比較してタイミングジッターの影響を受け難いという利点がある。
【００３０】
この三乗余弦パルスは、二乗余弦パルスの傾斜を３／２倍としたものであり、そのパルス波形の式を下記に示す。
【００３１】
【数１】
【数２】
【００３２】
【数３】
【００３３】
【数４】
【００３４】
【数５】
【数６】
【００３５】
ｂ項全体は、
【数７】
【００３６】
【数８】
【数９】
【数１０】
【００３７】
ここで、
【数１１】
【数１２】
【００３８】
この様な三乗余弦パルスを、Ｔ／１２の時間刻み毎のレベルをサンプリングしてプロットした（ｈ＝１としたときの）波形が、図２の下段に示されており、±Ｔ／２において“０”、±５Ｔ／１２において“０”、±Ｔ／３において“０．１８”、±Ｔ／４において“０．５”、±Ｔ／６において“０．８１”、±Ｔ／１２及び０において“１”となっている。
【００３９】
これ等各時刻に対応するレベル値を、図１のＲＯＭ４．５内に予め格納しておき、ディジタル信号の０→１のレベル変化に対して、−Ｔ／２〜０の各時刻に対応するレベル値を時系列的にＲＯＭから読出し、また、１→０のレベル変化に対して、０〜＋Ｔ／２の各時刻に対応するレベル値を時系列的にＲＯＭから読出すようにするのである。
【００４０】
一方、搬送波としての直交キャリは、Ｉ，Ｑの２列の信号に対して、ディジタルサイン／コサイン発生部６より、サイン及びコサイン波形のディジタル信号（サイン／コサイン波形の各レベルに対応したディジタル信号）を発生させ、乗算器７，８にてそれぞれディジタル的掛算処理を行うのである。そして、これ等乗算器７，８の出力を加算器９によりディジタル的に加算して、Ｄ／Ａ変換器１０でアナログ変換し、ＩＦ出力信号として、図示せぬ次段のＩＦ増幅器やＲＦ変換器等を介して送信されることになる。こうすることにより、４相位相変調器が得られる。
【００４１】
なお、ディジタルサイン／コサイン発生部６は、予めサイン、コサインの波形のレベル値をＲＯＭに格納しておき、時系列的に読出す構成とすることができる。
【００４２】
４相位相変調器の出力ベクトルは、ＩＱ平面上では図３に示される如くマッピングされ、図中の矢印は位相遷移状態を示すものである。第一象元と第三象元との間、第二象元と第四象元との間を変化する場合、ＩＱ平面上の原点を通過する。この場合、位相変調信号のエンベロープは一瞬０（ゼロ）となるので、前述した如く、信号歪が発生する。そこで、これを解消するために、本発明の第二の施例では、第一象元と第三象元との間、第二象元と第四象元との間を変化する場合に限り、ＩＱ信号の一方の信号に対しては、Ｔ／１２の期間を設けずに、直ちに（ｈ／２）｛１＋ｃｏｓ（３πｔ／Ｔ＋π／４）｝等の変化を与え、他方の信号に対しては、Ｔ／１２の期間を２Ｔ／１２（＝Ｔ／６）に延長した後に、（ｈ／２）｛１＋ｃｏｓ（３πｔ／Ｔ＋π／４）｝等の変換を与えるような波形を用いる。
【００４３】
すなわち、図４において、点線で示す様な波形を用いることになる。図４を参照すると、実線は図２に示した三乗余弦パルスの波形であり、この波形を時間軸上でそれぞれ±Ｔ／１２だけシフトしたパルス波形が点線で示されており、本例では、Ｉ相信号に対して＋Ｔ／１２（時間軸上で右方向にＴ／１２）だけシフトした波形を、またＱ相信号に対して−Ｔ／１２（時間軸上で左方向にＴ／１２）だけシフトした波形を、それぞれ対応させる。
【００４４】
こうすることにより、第一象元と第三象元との間を変化する場合には、図５に矢印で示す位相遷移状態（時計方向の変化）となり、第二象元と第四象元との間を変化する場合には、図６に矢印で示す位相遷移状態（反時計方向の変化）となる。その結果、位相変調波のベクトルは、ＩＱ平面上の原点を通ることがなくなって、そのエンベロープはゼロとなることはなくなり、信号歪が解消されるのである。
【００４５】
なお、この場合において、レベル判定点（ｄｅｃｉｓｉｏｎ ｐｏｉｎｔｓ）間の時間的中間点（ｔ＝±Ｔ／４）で振幅の中間値（ｈ／２）を通過しない場合が生じるが、この様な現象は一般の系においても発生しており、その程度が大きくないので特に問題とはならない。この様に、本発明では、Ｉ，Ｑ両軸共に同時に変化が生じるときにのみ、一方の信号の変化を早め、他方を遅らせることにより、ＩＱ平面の原点を通過する軌道が存在せず、全て原点を避けてその近くを通過する軌跡をとることになって、信号歪の抑制が可能になる。
【００４６】
図７はこの第二の実施例の回路ブロック図であり、図１と同等部分は同一符号により示している。図７に示す如く、図１の構成に、象元変化判定部１１を付加し、Ｉ，Ｑ信号により、象元変化状態が、第一象元と第三象元との間、第二象元と第四象元との間をそれぞれ変化することを検出する。この検出結果をもＲＯＭ４，５のアドレス入力として用いる。
【００４７】
この場合、ＲＯＭ４，５には、図４の点線で示した波形の各時刻に対応するレベル値を、実線で示した波形の各時刻に対するレベル値の他に格納しておき、第一象元と第三象元との間や、第二象元や第四象元との間の変化を検出して、そのときには、ＲＯＭ４，５の読出し値を、図４の点線で示した波形に対応したものとする。
【００４８】
第一象元と第三象元との間を変化する場合には、図５に示した如く、時計方向の回転とし、第二象元と第四象元との間を変化する場合には、図６に示す如く、反時計方向の回転となる様に、予めＲＯＭ４，５に記憶しておく三乗余弦パルスのレベル値を選定することにより、両者を共に同一方向に回転させる場合に比較して、キャリア周波数にオフセット（周波数ずれ）が生じることが防止されるようになる。これは、位相空間での一方向の回転が周波数の一方向の増加や減少に相当することになり、これを防ぐことになるためである。
【００４９】
なお、第一象元と第三象元との間の変化を時計方向とし、第二象元と第四象元との間の変化を反時計方向としているが、互いに逆方向の変化としても良いことは勿論である。
【００５０】
図８は本発明の第三の実施例を示すブロック図であり、図７と同等部分は同一符号により示している。図７においては、ＲＯＭ４，５に、三乗余弦パルスの各時刻におけるレベル値を格納しているが、本実施例においては、図７における乗算器７，８の乗算結果を加算器９にて加算した結果をＲＯＭ１２内に予め格納しておくことで、回路規模の縮小と消費電力の削減とが図れることになる。なお、図１の回路にも、同様な構成が適用されるものである。
【００５１】
上述した様に、本発明では、入力ディジタル信号のビット単独の変化に対応した位相変調信号を作り出すための波形として、三乗余弦パルス（3rd Order Raised-Cosine Pulse）と称する新たな波形を定義して使用している。この場合、一般的に用いられる図１２の二乗余弦パルス（Raised-Cosine Pulse ）と比較してスペクトラムが広がることが懸念される。しかしながら、二乗余弦パルスと比較すると、第二サイドローブが２１ｄＢと、二乗余弦パルスの３１ｄＢよりも１０ｄＢの劣化に止まり、一方、図９のスペクトラム比較図の如く、角周波数×Ｔ＝３０．０の付近に、幅広いヌルが存在するので、後段で用意されるフィルタとして、第三サイドローブ以遠のスペクトラムを削除する帯域フィルタを用いることができる。よって、急峻な波形整形が可能になる。
【００５２】
【発明の効果】
本発明による第一の効果は、入力ビット列のタイミングジッターの影響を受けにくいことである。その理由は、位相変調波形として、三乗余弦パルスを用いたために、判定点の前後±Ｔ／１２の時幅に平坦な部分が発生するからである。
【００５３】
本発明による第二の効果は、回路規模の縮小と消費電力の削減が可能となることである。その理由は、入力ディジタル信号の単独の変化に対応した位相変調波形を作り出しているためである。
【００５４】
本発明による第三の効果は、高周波増幅器を通過した際に、この増幅器の有する非直線性（サチュレーション特性）によって伝送信号に歪を受けないことである。その理由は、Ｉ，Ｑ信号の一方の変化開始時間をＴ／１２遅らせ、他方をＴ／１２早めることができるので、変調信号のエンベロープが一瞬ゼロとなることを防止できるからである。
【００５５】
本発明の第四の効果は、変調信号の変化によってキャリア周波数にオフセットが生じることを防止できることである。その理由は、４相位相変調器において、ＩＱ平面上の第一象元と第三象元との間を変化する場合と、第二象元と第四象元との間を変化する場合とで、互いに反対方向の回転となる様に変化させるようにしたからである。
【００５６】
本発明の第五の効果は、回路規模の縮小と消費電力の削減とがより一層改善されることである。その理由は、ディジタルサイン／コサイン発生部や三乗余弦パルスの発生部分を、ＲＯＭとして構成することができ、また、乗算器や加算器をも含めて大部分をＲＯＭとして構成することができるからである。
【００５７】
本発明の第六の効果は、スペクトラム整形が容易であることである。その理由は、三乗余弦パルスのスペクトラムは角周波数×Ｔ＝２８の前後に２段のヌルが存在しているために、角周波数×Ｔ＝３０以遠のスペクトラムを削除するためのフィルタをＤ／Ａ変換器の後段に設けることができ、よってそれ以内のスペクトラムに大きな影響を与えることなく、スペクトラム整形ができるからである。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】本発明に用いられるいわゆる三乗余弦パルスを説明する図である。
【図３】４相位相変調器の変調出力のＩＱ平面でのベクトル遷移状態図である。
【図４】本発明の他の実施例で用いられる三乗余弦パルスの変形例を示す図である。
【図５】本発明の他の実施例における４相位相変調器において、ＩＱ平面での第一象元と第三象元との間の変化時のベクトル遷移状態図である。
【図６】本発明の他の実施例における４相位相変調器において、ＩＱ平面での第二象元と第四象元との間の変化時のベクトル遷移状態図である。
【図７】本発明の更に他の実施例のブロック図である。
【図８】本発明の別の実施例のブロック図である。
【図９】本発明に用いる三乗余弦パルスと二乗余弦パルスとのスペクトラム比較図である。
【図１０】従来例を示すブロック図である。
【図１１】矩形パルスのスペクトラムを示す図である。
【図１２】二乗余弦パルスのスペクトラムを示す図である。
【符号の説明】
１ ＩＱ変換部
２，３ 変化判定部
４．５，１２ ＲＯＭ
６ ディジタルサイン／コサイン発生部
７，８ 乗算器
９ 加算器
１０ Ｄ／Ａ変換器
１１ 象元変化判定部
Claims (9)
- 入力２値ディジタル信号の変化に応答して、
増加方向の変化時には、
最初のＴ／１２（Ｔは前記ディジタル信号の半周期に対応）の期間は０レベル、次の４Ｔ／１２の期間（−５Ｔ／１２≦ｔ≦−Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形で変化し、残りのＴ／１２の期間はｈ（定数）レベルとなり、
減少方向の変化時には、
最初のＴ／１２の期間はｈレベル、次の４Ｔ／１２の期間（Ｔ／１２≦ｔ≦５Ｔ／１２）は（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）−π／４｝の波形で変化し、残りのＴ／１２の期間は０レベルとなるような波形を用いて位相変調された搬送波のディジタル信号を発生させるようにしたことを特徴とする位相変調器。 - 前記搬送波としての直交キャリアを生成する直交キャリア生成手段と、前記入力２値ディジタル信号を前記直交キャリアに対応する２列のＩＱ信号に変換する手段と、これ等２列のＩＱ信号の各波形で対応する前記キャリアに位相変調をかけたディジタル位相変調波を生成する位相変調手段と、これ等位相変調波の合成出力をアナログ変換して出力するディジタル／アナログ変換手段とを含むことを特徴とする請求項１記載の位相変調器。
- 前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化を判定して判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを更に含み、
前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする請求項２記載の位相変調器。 - 前記ＩＱ信号のＩＱ平面において、第一象元と第三象元との間の変化及び第二象元と第四象元との間の変化に応答して、
前記ＩＱ信号の一方の信号に対して、前記最初のＴ／１２の期間を設けずに直ちに（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与え、
他方の信号に対して、前記最初のＴ／１２の期間を２Ｔ／１２に延長してから（ｈ／２）・｛１＋ｃｏｓ（３πｔ／Ｔ）＋π／４｝の波形変化を与えるようにしたことを特徴とする請求項２記載の位相変調器。 - 前記第一象元と第三象元との間の変化と、前記第二象元と第四象元との間の変化とでは、互いに異なる方向の回転をなすようにしたことを特徴とする請求項４記載の位相変調器。
- 前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データを予め格納した第一の記憶手段と、前記直交キャリアの波形データを予め格納した第二の記憶手段と、前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第一の記憶手段から記憶データを読出す変化判定手段とを更に含み、
前記位相変調手段は、前記第一の記憶手段からの読出しデータと、前記第二の記憶手段からの読出しデータとの乗算をなす乗算手段を有し、この乗算結果を前記ディジタル／アナログ変換手段へ導出することを特徴とする請求項４または５記載の位相変調器。 - 前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、
前記ＩＱ信号の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする請求項２記載の位相変調器。 - 前記位相変調手段は、前記ＩＱ信号の各々の前記増加方向の波形及び減少方向の波形データと前記直交キャリアの波形データとの乗算結果の各々を加算した結果を予め格納した第三の記憶手段を有しており、
前記ＩＱ信号の変化及び前記ＩＱ平面における象元間の変化を判定してこれ等判定結果に従って前記第三の記憶手段から記憶データを読出して、前記ディジタル／アナログ変換手段へ供給する手段を更に含むことを特徴とする請求項４または５記載の位相変調器。 - 前記ディジタル／アナログ変換手段の後段に設けられ、信号の角周波数＝３０／Ｔ以遠のスペクトラムを削除するフィルタ手段を更に含むことを特徴とする請求項２〜８いずれか記載の位相変調器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316928A JP3645883B2 (ja) | 2002-10-31 | 2002-10-31 | 位相変調器 |
| US10/458,279 US6891445B2 (en) | 2002-10-31 | 2003-06-11 | Phase modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316928A JP3645883B2 (ja) | 2002-10-31 | 2002-10-31 | 位相変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153584A JP2004153584A (ja) | 2004-05-27 |
| JP3645883B2 true JP3645883B2 (ja) | 2005-05-11 |
Family
ID=32171228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002316928A Expired - Fee Related JP3645883B2 (ja) | 2002-10-31 | 2002-10-31 | 位相変調器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6891445B2 (ja) |
| JP (1) | JP3645883B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584541A (en) * | 1984-12-28 | 1986-04-22 | Rca Corporation | Digital modulator with variations of phase and amplitude modulation |
| JP2510490B2 (ja) | 1985-04-10 | 1996-06-26 | 株式会社日立製作所 | デイジタル変調器 |
| US5121412A (en) * | 1989-01-03 | 1992-06-09 | Motorola, Inc. | All-digital quadrature modulator |
-
2002
- 2002-10-31 JP JP2002316928A patent/JP3645883B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-11 US US10/458,279 patent/US6891445B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040085148A1 (en) | 2004-05-06 |
| JP2004153584A (ja) | 2004-05-27 |
| US6891445B2 (en) | 2005-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7966360B2 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| JP5006403B2 (ja) | 無線周波数増幅器のスイッチ変調 | |
| US6996191B1 (en) | Efficient accurate controller for envelope feedforward power amplifiers | |
| JP4168259B2 (ja) | 非線形歪補償回路および非線形歪補償方法ならびに送信回路 | |
| JPH10233817A (ja) | 直交位相偏移キーイング復調器における自動利得制御方法及びその装置 | |
| JP3645883B2 (ja) | 位相変調器 | |
| CN115632923B (zh) | 一种基于oqpsk的无人机与卫星超宽带通信方法及相关设备 | |
| KR100441196B1 (ko) | 연속 위상 직교 진폭 변조 및 복조 장치 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP2003188747A (ja) | 歪補償送信装置 | |
| CN110798420B (zh) | 一种内插倍数可变的gmsk调制实现方法 | |
| US7164713B2 (en) | Interpolating root nyquist filter for variable rate modulator | |
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| JP2506748B2 (ja) | デイジタル信号伝送方法 | |
| JP4292355B2 (ja) | Ｇｍｓｋ変調回路 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JP2000036846A (ja) | ディジタル変調装置 | |
| JP4098745B2 (ja) | ディジタル復調器 | |
| JP2001223668A (ja) | 受信タイミング検出回路、周波数オフセット補正回路、受信装置及びその受信方法 | |
| JP2506747B2 (ja) | デイジタル信号伝送方法 | |
| JP2506754B2 (ja) | ディジタル信号伝送方法 | |
| US5987072A (en) | Phase modulation scheme and apparatus | |
| JP2506756B2 (ja) | ディジタル信号伝送方法 | |
| JPH08288970A (ja) | ｍ相ＰＳＫ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |