JP3645465B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3645465B2
JP3645465B2 JP2000029824A JP2000029824A JP3645465B2 JP 3645465 B2 JP3645465 B2 JP 3645465B2 JP 2000029824 A JP2000029824 A JP 2000029824A JP 2000029824 A JP2000029824 A JP 2000029824A JP 3645465 B2 JP3645465 B2 JP 3645465B2
Authority
JP
Japan
Prior art keywords
display device
film
liquid crystal
frames
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000029824A
Other languages
Japanese (ja)
Other versions
JP2000180901A (en
Inventor
正明 ▲ひろ▼木
晃 間瀬
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7732091A external-priority patent/JP3054219B2/en
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000029824A priority Critical patent/JP3645465B2/en
Publication of JP2000180901A publication Critical patent/JP2000180901A/en
Application granted granted Critical
Publication of JP3645465B2 publication Critical patent/JP3645465B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置に関するもので、明確な階調のレベルを設定できるようにしたものである。
【0002】
【従来の技術】
液晶組成物はその物質特性から、分子軸に対して水平方向と垂直方向の誘電率が異なるため、外部の電界に対して水平方向に配列したり、垂直方向に配列したりさせることが容易にできる。液晶電気光学装置はこの誘電率の異方性を利用して、光の透過光量または分散量を制御することで、ON/OFFの表示を行っている。
【0003】
図2にネマチック液晶の電気光学特性を示す。印加電圧が小さいVa(A点201)のときには、透過光量がほぼ0%、Vb(B点202)の場合には20%ほど、Vc(C点203)の場合には70%ほど、Vd(D点204)の場合には100%ほどになる。つまり、A、D点のみを利用すれば、白黒の2階調表示が、B、C点のように電気光学特性の立ち上がりの部分を利用すれば、中間階調表示が可能となる。
【0004】
【発明が解決しようとする課題】
従来のTFTを利用した液晶電気光学装置の階調表示の場合、TFTのゲート印加電圧もしくはソース・ドレイン間の印加電圧を変化させてアナログ的に電圧を調整し、階調表示をおこなっていた。
【0005】
しかしながら、マトリクス構成をなす多数のTFT素子の全てが均一な電気特性を有するように作成するのには困難を有し、ばらつきが大きいため特にアナログ階調表示に必要な中間の電圧の微調整は非常な困難を要していた。
【0006】
また、階調表示を行う別の方法として、複数の書込み(表示フレーム)を用いて、例えば16フレームを利用して、そのON/OFFの割合に応じたデジタル的階調表示を行う方法が提案されていた。これは、16フレームの内、8フレームをON、残り8フレームをOFFとした場合、その平均的な透過率である50%の透過として、階調表示がなされる。また、16フレームの内、4フレームがON、残り12フレームがOFFの場合、その平均的な透過率である25%の透過として、階調表示がなされる。しかし、この方法を用いた場合、人間の目が確認不可能なフレームである30フレームにあたる確認最低フレーム数を割り込む可能性が大きく表示品質を落とす要因となっていた。
【0007】
【問題を解決するための手段】
そこで本発明では、従来のアナログ的階調表示ではなく、デジタル的階調表示を行うことで、明確な階調表示レベルを液晶に供給する手段を提案するものである。本発明では、ドライバーICの駆動周波数を上げて、階調表示を行う本発明による方式では、前記駆動方法にあるような実質的なフレーム周波数を落とすことなく階調表示が可能になるために、視覚確認周波数を割り込むことなく、表示品質の低下をおこすことが無い、良質な画面を提供することができる。
【0008】
本発明では、アクティブマトリクス型液晶表示装置において、任意の画素に書き込む単位時間tと1画面を書き込む時間Fで関係される表示タイミングを有する表示駆動方式を用いた表示装置の階調表示を、前記時間Fを変更すること無しに前記時間tの書込み時間中の信号を時分割とし、分割の割合に応じた階調を表示可能にしたことを特徴としている。
【0009】
説明のために図3に示す様な2×2のマトリクスを用いる。従来の表示装置の場合は図4に示す様に、複数フレームを使って、例えば16フレームを使用して画素をON・OFFすることで、16フレームの平均電圧として、画素電極にかかる電界が決まり、それによって液晶の透過率が決定される。
【0010】
本発明では、従来のアナログ的な階調制御または複数フレーム階調表示を行うのでは無く、図1に示す様に、任意の画素に書き込む単位時間t225の書込み時間中の信号を時分割とし、分割数分の階調を表示可能にしている。
【0011】
その際、書き込み時間における電界変化227、229が図1のように変化した場合、印加電圧の平均値で液晶が動作することになり、明解な階調表示が可能となる。以下に実施例をもってさらに詳細な説明を加える。
【0012】
【実施例】
『実施例1』 本実施例では図3に示すような回路構成を用いた液晶表示装置を用いて、液晶表示装置の説明を行う。この回路構成に対応する実際の電極等の配置構成を図5に示している。これらは説明を簡単にする為2×2に相当する部分のみ記載されている。また、実際の駆動信号波形を図1に示す。これも説明を簡単にする為に2×2のマトリクス構成とした場合の信号波形で説明を行う。
【0013】
まず、本実施例で使用する液晶表示装置用の基板の作製方法を図6を使用して説明する。図6(A)において、石英ガラス等の高価でない700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度150℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。
【0014】
この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば530℃でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD装置に供給して成膜した。反応炉内圧力は30〜300Paとした。成膜速度は50〜250Å/ 分であった。PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm-3の濃度として成膜中に添加してもよい。
【0015】
スパッタ法で行う場合、スパッタ前の背圧を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えばアルゴン20%、水素80%とした。成膜温度は150℃、周波数は13.56MHz、スパッタ出力は400〜800W、圧力は0.5Paであった。
【0016】
プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH4)またはジシラン(Si2H6) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【0017】
これらの方法によって形成された被膜は、酸素が5×1021cm-3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため4×1019〜4×1021cm-3の範囲とした。水素は4×1020cm-3であり、珪素4×1022cm-3として比較すると1原子%であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm-3以下、好ましくは1×1019cm-3以下とし、ピクセル構成するTFTのチャネル形成領域のみに酸素をイオン注入法により5×1020〜5×1021cm-3となるように添加してもよい。その時周辺回路を構成するTFTには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。
【0018】
上記方法によって、アモルファス状態の珪素膜を500〜5000Å、例えば1500Åの厚さに作製の後、450〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【0019】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522cm-1より低波数側にシフトしたピ−クが観察される。それの見掛け上の粒径は半値巾から計算すると、50〜500Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング) がされたセミアモルファス構造の被膜を形成させることができた。
【0020】
結果として、被膜は実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホ−ル移動度(μh)=10〜200cm2 /VSec、電子移動度(μe )=15〜300cm2 /VSecが得られる。
【0021】
他方、上記の如き中温でのアニ−ルではなく、900〜1200℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア(障壁)を作ってそこでのキャリアの移動を阻害してしまう。結果として10cm2/Vsec以上の移動度がなかなか得られないのが実情である。即ち、本実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いているが、その他の半導体材料でも高移動度を持ち結晶性を持つ半導体材料であれば十分使用可能である。
【0022】
図6(A) において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域13(チャネル巾20μm)を図面の左側に、NTFT用の領域22を右側に作製した。
【0023】
この上に酸化珪素膜をゲイト絶縁膜として500〜2000Å例えば1000Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【0024】
この後、この上側にリンが1〜5×1021cm-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi2 またはWSi2との多層膜を形成した。これを第2のフォトマスク▲2▼にてパタ−ニングして図6(B) を得た。PTFT用のゲイト電極9、NTFT用のゲイト電極21を形成した。例えばチャネル長10μm、ゲイト電極としてリンド−プ珪素を0.2μm、その上にモリブデンを0.3μmの厚さに形成した。 図6(C)において、フォトレジスト57をフォトマスク▲3▼を用いて形成し、NTFT用のソ−ス18ドレイン20に対し、リンを1〜5×1015cm-2のド−ズ量でイオン注入法により添加した。 次に図6(D)の如く、フォトレジスト61をフォトマスク▲4▼を用いて形成した。PTFT用のソ−ス10、ドレイン12としてホウ素を1〜5×1015cm-2のドーズ量でイオン注入法により添加した。
【0025】
また、ゲート電極材料としてアルミニウム(Al)を用いた場合、これを第2のフォトマスク▲2▼にてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにTFTの特性を上げることができる。
【0026】
これらはゲイト絶縁膜54を通じて行った。しかし図6(B)において、ゲイト電極21、9をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【0027】
次に、600℃にて10〜50時間再び加熱アニ−ルを行った。PTFTのソ−ス10、ドレイン12、NTFTのソ−ス18、ドレイン20を不純物を活性化してP+ 、N+ として作製した。またゲイト電極21、9下にはチャネル形成領域19、11がセミアモルファス半導体として形成されている。
【0028】
かくすると、セルフアライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。
【0029】
本実施例では熱アニ−ルは図6(A)、(D)で2回行った。しかし図6(A)のアニ−ルは求める特性により省略し、双方を図6(D)のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図6(E)において、層間絶縁物65を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はLPCVD法、光CVD法、常圧CVD法を用いてもよい。例えば0.2〜0.6μmの厚さに形成し、その後、フォトマスク▲5▼を用いて電極用の窓66を形成した。さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド71、72およびコンタクト67、68をフォトマスク▲6▼を用いて作製した後、表面を平坦化用有機樹脂69例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲7▼にて行った。
【0030】
図6(F)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それをフォトマスク▲8▼によりエッチングし、電極17を構成させた。このITOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。かくの如くにしてPTFT13とNTFT22と透明導電膜の電極17とを同一ガラス基板50上に作製した。得られたTFTの電気的な特性はPTFTで移動度は20(cm2/Vs)、Vthは−5.9(V)で、NTFTで移動度は40(cm2/Vs)、Vthは5.0(V)であった。
【0031】
上記の様な方法に従って作製された液晶装置用の一方の基板と他方ガラス基板上に全面に透明電極を設け、これら基板を張り合わせて液晶セルを形成し、この中にTNの液晶材料を注入した。この液晶表示装置の電極等の配置の様子を図5に示している。PTFT13を第1の信号線5と第3の信号線3との交差部に設け、第1の信号線5と第3の信号線4との交差部にも他の画素用のPTFTが同様に設けられている。一方NTFTは第2の信号線8と第3の信号線3との交差部に設けられている。また、隣接した他の第1の信号線6と第3の信号線3との交差部には、他の画素用のPTFTが設けられており、同様に第1の信号線6と第3の信号線4との交差部にはPTFTがもうけられている。このようなC/TFTを用いたマトリクス構成を有せしめた。PTFT13は、ドレイン10の入力端のコンタクトを介し第1の信号線5に連結され、ゲイト9は多層配線形成がなされた信号線3に連結されている。ソ−ス12の出力端はコンタクトを介して画素の電極17に連結している。
【0032】
他方、NTFT22はドレイン20の入力端がコンタクトを介して第2の信号線8に連結され、ゲイト21は信号線3に、ソ−ス18の出力端はコンタクトを介してPTFTと同様に画素電極17に連結している。また、同じ第3の信号線に接続され、かつとなりに設けられた他のC/TFTはPTFT13が第1の信号線6にNTFT22が第2の信号線7に接続されている。かくして一対の信号線5、8に挟まれた間(内側) に、透明導電膜よりなる画素23とC/TFTとにより1つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、2×2のマトリクスをそれを拡大した640×480、1280×960といった大画素の液晶表示装置とすることができる。
【0033】
ここでの特長は、1つの画素に2つのTFTが相補構成をして設けられていることにより、画素電極17は3つの値の液晶電位VLCに固定されることである。
【0034】
また、PTFTがとなりあい、それに接続される信号線間に加わる電位差は最大VSSでありリークが少ない。
【0035】
次に第二の基板として、青板ガラス上にスパッタ法を用いて、酸化珪素膜を2000Å積層した基板上に、やはり スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。このITOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。
【0036】
前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素中にて350℃1時間焼成を行った。その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けて第二の基板とした。
【0037】
その後、前記第一の基板と第二の基板によって、強誘電性を示す液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。基板上のリードにTAB形状の駆動ICを接続し、外側に偏光板を貼り、透過型の液晶表示装置を得た。
【0038】
図4に示す駆動波形を加えた時の画素A、E、Cの表示の様子を図7に示す。この図において、ドットの数が多い程画面が暗くなることを現しており、十分に明解な階調表示がえられることが分かった。
【0039】
『実施例2』 本実施例では前実施例1と同様の工程によって、第一の基板と第二の基板を得た。ただし、第二の基板上にはポリイミドの配向膜は形成しなかった。また用途としてビデオカメラのビューファインダー用途としたため、画素ピッチは60μmとし、縦200×横300ドットのマトリクス構成とした。
【0040】
本実施例では、液晶組成物としてアクリル有機樹脂中にネマチック液晶組成物を分散させた分散型液晶表示装置とした。紫外線硬化性を有するエポキシ変成アクリル樹脂中に62重量%のネマチック液晶を分散させ、第一の基板と第二の基板にて挟持した後に、1000mWの出力を有するUV光源を20秒照射によって硬化させた。
【0041】
階調表示のための時分割数を16として、各色16諧調、合計4096色の表示が可能な液晶表示装置となった。そのときの駆動波形を図8に示す。
【0042】
従来、階調表示を行う方法として、複数の書込み(表示フレーム)を用いて、例えば16フレームを利用して、そのON/OFFの割合に応じた階調表示を行う方法が提案されていた。これは、16フレームの内、8フレームをON、残り8フレームをOFFとした場合、その平均的な透過率である50%の透過として、階調表示がなされる。また、16フレームの内、4フレームがON、残り12フレームがOFFの場合、その平均的な透過率である25%の透過として、階調表示がなされる。しかし、この方法を用いた場合、人間の目が確認不可能なフレームである30フレームにあたる確認最低フレーム数を割り込む可能性が多きく表示品質を落とす要因となっていた。
【0043】
しかしながら、本発明では、ドライバーの駆動周波数を上げて、階調表示を行う本発明による方式では、実質的なフレーム周波数を落とすことなく階調表示が可能になるために、視覚確認周波数を割り込むことなく、表示品質の低下をおこすことが無い、良質な画面を提供することができた。
【0044】
同様の工程、駆動方法をもちいることによって、ワードプロセッサーの画面、コンピュータの画面、またプロジェクション式の映像表示装置等が作成可能である。
【0045】
【発明の効果】
任意の画素に書き込む単位時間tと1画面を書き込む時間Fで関係される表示タイミングを有する表示駆動方式を用いた表示装置の階調表示を、前記時間Fを偏向すること無しに前記時間tの書込み時間中の信号を時分割としたことで、デジタル制御された明解な階調表示をえることができ、前記時間Fで定義されるフレーム周波数の低下による画質劣化の無い、分割の割合に応じた階調が表示可能になった。
【図面の簡単な説明】
【図1】本発明例による駆動波形
【図2】ネマチック液晶の電気光学特性を示す
【図3】インバーター型CTFTマトリクス回路図
【図4】従来例の駆動波形
【図5】本実施例による液晶表示装置の平面図
【図6】本実施例による工程
【図7】本実施例による表示例
【図8】本実施例による駆動波形
[0001]
[Industrial application fields]
The present invention relates to an active display device, and more particularly to an active liquid crystal display device, in which a clear gradation level can be set.
[0002]
[Prior art]
The liquid crystal composition has different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to its material properties, so it can be easily aligned horizontally or vertically with respect to an external electric field. it can. The liquid crystal electro-optical device performs ON / OFF display by controlling the amount of transmitted light or the amount of dispersion using the anisotropy of the dielectric constant.
[0003]
FIG. 2 shows the electro-optical characteristics of the nematic liquid crystal. When the applied voltage is Va (A point 201), the transmitted light amount is approximately 0%, Vb (B point 202) is about 20%, Vc (C point 203) is about 70%, Vd ( In the case of D point 204), it becomes about 100%. In other words, if only the points A and D are used, black and white two-tone display can be performed, and if the rising portion of the electro-optical characteristics such as points B and C is used, intermediate gray-scale display can be performed.
[0004]
[Problems to be solved by the invention]
In the case of gradation display of a liquid crystal electro-optical device using a conventional TFT, gradation display is performed by adjusting the voltage in an analog manner by changing the gate applied voltage of the TFT or the applied voltage between the source and drain.
[0005]
However, it is difficult to make all of the many TFT elements having a matrix configuration so as to have uniform electrical characteristics, and since there are large variations, fine adjustment of the intermediate voltage particularly necessary for analog gradation display is not possible. It was very difficult.
[0006]
As another method for performing gradation display, a method for performing digital gradation display in accordance with the ON / OFF ratio using, for example, 16 frames using a plurality of writing (display frames) is proposed. It had been. In this case, when 16 frames are turned on and 8 frames are turned off, and the remaining 8 frames are turned off, gradation display is performed with an average transmittance of 50%. In addition, when 4 frames of the 16 frames are ON and the remaining 12 frames are OFF, gradation display is performed with an average transmittance of 25% transmission. However, when this method is used, there is a high possibility of interrupting the minimum number of confirmation frames corresponding to 30 frames, which is a frame that cannot be confirmed by human eyes, which has been a factor of degrading display quality.
[0007]
[Means for solving problems]
Therefore, the present invention proposes means for supplying a clear gradation display level to the liquid crystal by performing digital gradation display instead of the conventional analog gradation display. In the present invention, in the method according to the present invention in which the drive frequency of the driver IC is increased to perform gradation display, gradation display is possible without lowering the substantial frame frequency as in the drive method. Without interrupting the visual confirmation frequency, it is possible to provide a high-quality screen that does not deteriorate the display quality.
[0008]
In the present invention, in the active matrix liquid crystal display device, gradation display of a display device using a display driving method having a display timing related to a unit time t for writing to an arbitrary pixel and a time F for writing one screen is described above. Without changing the time F, the signal during the writing time of the time t is time-divided, and gradation according to the division ratio can be displayed.
[0009]
For the description, a 2 × 2 matrix as shown in FIG. 3 is used. In the case of a conventional display device, as shown in FIG. 4, the electric field applied to the pixel electrode is determined as an average voltage of 16 frames by turning the pixels on and off using, for example, 16 frames. Thereby, the transmittance of the liquid crystal is determined.
[0010]
In the present invention, instead of performing conventional analog gradation control or multi-frame gradation display, as shown in FIG. 1, the signal during the writing time of the unit time t225 for writing to an arbitrary pixel is set as time division. It is possible to display gradations for the number of divisions.
[0011]
At that time, when the electric field changes 227 and 229 in the writing time change as shown in FIG. 1, the liquid crystal operates at the average value of the applied voltage, and clear gradation display becomes possible. Further detailed description will be given below with examples.
[0012]
【Example】
Embodiment 1 In this embodiment, a liquid crystal display device will be described using a liquid crystal display device having a circuit configuration as shown in FIG. An arrangement configuration of actual electrodes and the like corresponding to this circuit configuration is shown in FIG. In order to simplify the explanation, only the portion corresponding to 2 × 2 is shown. The actual drive signal waveform is shown in FIG. In order to simplify the description, the description will be given with the signal waveform in the case of a 2 × 2 matrix configuration.
[0013]
First, a method for manufacturing a substrate for a liquid crystal display device used in this embodiment will be described with reference to FIGS. In FIG. 6A, a silicon oxide film as a blocking layer 51 is formed on a glass 50 such as quartz glass that can withstand heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C., using a magnetron RF (radio frequency) sputtering method. Fabricate to a thickness of ~ 3000 mm. The process conditions were an oxygen 100% atmosphere, a film forming temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon for the target was 30 to 100 cm / min.
[0014]
A silicon film was formed thereon by LPCVD (low pressure vapor phase) method, sputtering method or plasma CVD method. When forming by a low pressure vapor phase method, disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 ) is supplied to a CVD apparatus at 450 to 550 ° C., for example, 530 ° C., which is 100 to 200 ° C. lower than the crystallization temperature. A film was formed. The pressure in the reactor was 30 to 300 Pa. The film formation rate was 50 to 250 cm / min. Boron may be added during film formation at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 using diborane to control the threshold voltage (Vth) of PTFT and NTFT to be approximately the same. .
[0015]
When the sputtering method was used, the back pressure before sputtering was set to 1 × 10 −5 Pa or less, the target was single crystal silicon, and the atmosphere was mixed with 20 to 80% hydrogen in argon. For example, 20% argon and 80% hydrogen. The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputtering output was 400 to 800 W, and the pressure was 0.5 Pa.
[0016]
When the silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a high frequency power of 13.56 MHz was applied to form a film.
[0017]
The film formed by these methods preferably has oxygen of 5 × 10 21 cm −3 or less. When this oxygen concentration is high, it is difficult to crystallize, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. On the other hand, if the amount is too small, the leak current in the off state increases due to the backlight. Therefore, the range is 4 × 10 19 to 4 × 10 21 cm −3 . Hydrogen was 4 × 10 20 cm −3 , and compared with silicon 4 × 10 22 cm −3 , it was 1 atomic%. Further, in order to further promote crystallization with respect to the source and drain, the oxygen concentration is set to 7 × 10 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less, and the channel formation region of the TFT constituting the pixel is formed. In addition, oxygen may be added so as to be 5 × 10 20 to 5 × 10 21 cm −3 by ion implantation. At that time, since light is not irradiated to the TFTs constituting the peripheral circuit, it is effective to operate at a high frequency to reduce the mixing of oxygen and provide a higher carrier mobility.
[0018]
After the amorphous silicon film is formed to a thickness of 500 to 5000 mm, for example, 1500 mm by the above method, it is heated at a temperature of 450 to 700 ° C. for 12 to 70 hours in a non-oxide atmosphere, for example, a hydrogen atmosphere. It was held at a temperature of 600 ° C. below. Since an amorphous silicon oxide film is formed on the surface of the substrate under the silicon film, the specific nucleus does not exist in this heat treatment, and the whole is annealed uniformly. That is, it has an amorphous structure during film formation, and hydrogen is merely mixed.
[0019]
By annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part thereof exhibits a crystalline state. In particular, a region having a relatively high order in a state after the film formation of silicon is particularly crystallized and tends to be in a crystalline state. However, since silicon is present between these regions, the silicon atoms pull each other. When measured by laser Raman spectroscopy, a peak shifted to a lower wave number side than the peak 522 cm −1 of single crystal silicon is observed. The apparent grain size is calculated from the half-value width, which is 50 to 500 mm, like a microcrystal, but in reality, there are many regions with high crystallinity and a cluster structure. A film with a semi-amorphous structure in which silicon is bonded (anchored) can be formed.
[0020]
As a result, the coating film exhibits a state that it may be said that there is substantially no grain boundary (hereinafter referred to as GB). Since the carriers can easily move to each other through the anchored portions between the clusters, the carrier mobility is higher than that of polycrystalline silicon in which the so-called GB is clearly present. That is, hole mobility (μh) = 10 to 200 cm 2 / VSec and electron mobility (μe) = 15 to 300 cm 2 / VSec are obtained.
[0021]
On the other hand, when the film is polycrystallized by high temperature annealing at 900 to 1200 ° C. instead of annealing at the medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from the nucleus, resulting in GB. Has a large amount of impurities such as oxygen, carbon, nitrogen, and the mobility in the crystal is large, but it creates a barrier in the GB and inhibits the movement of carriers there. As a result, it is difficult to obtain a mobility of 10 cm 2 / Vsec or more. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystal structure is used for such reasons. However, other semiconductor materials can be used as long as they have high mobility and crystallinity. It is.
[0022]
In FIG. 6A, the silicon film is photoetched with the first photomask (1), and the PTFT region 13 (channel width 20 μm) is formed on the left side of the drawing, and the NTFT region 22 is formed on the right side. did.
[0023]
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 mm, for example 1000 mm. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix sodium ions.
[0024]
Thereafter, a silicon film having a phosphorus concentration of 1 to 5 × 10 21 cm −3 on the upper side, or a multilayer of this silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 thereon. A film was formed. This was patterned with a second photomask (2) to obtain FIG. 6 (B). A gate electrode 9 for PTFT and a gate electrode 21 for NTFT were formed. For example, the channel length was 10 μm, the gate electrode was formed with a thickness of 0.2 μm of phosphorus-silicon, and molybdenum was formed thereon with a thickness of 0.3 μm. In FIG. 6C, a photoresist 57 is formed using a photomask (3), and phosphorus is applied to the source 18 drain 20 for NTFT at a dose of 1 to 5 × 10 15 cm −2. By ion implantation. Next, as shown in FIG. 6D, a photoresist 61 was formed using a photomask (4). Boron was added by ion implantation at a dose of 1 to 5 × 10 15 cm −2 as a source 10 and a drain 12 for PTFT.
[0025]
In addition, when aluminum (Al) is used as the gate electrode material, it is possible to apply the self-line method by anodizing the surface after patterning with the second photomask (2). Since the source / drain contact holes can be formed closer to the gate, the TFT characteristics can be further improved by reducing the mobility and the threshold voltage.
[0026]
These were performed through the gate insulating film 54. However, in FIG. 6B, the silicon oxide on the silicon film may be removed using the gate electrodes 21 and 9 as a mask, and then boron and phosphorus may be directly implanted into the silicon film.
[0027]
Next, heating annealing was performed again at 600 ° C. for 10 to 50 hours. PTFT source 10 and drain 12, NTFT source 18 and drain 20 were fabricated as P + and N + by activating impurities. Channel formation regions 19 and 11 are formed as semi-amorphous semiconductors under the gate electrodes 21 and 9.
[0028]
In this way, a C / TFT can be made without applying a temperature in all steps to 700 ° C. or higher even though it is a self-alignment method. Therefore, it is not necessary to use an expensive substrate such as quartz as the substrate material, and this process is extremely suitable for the large-pixel liquid crystal display device of the present invention.
[0029]
In this example, thermal annealing was performed twice in FIGS. 6 (A) and 6 (D). However, the annealing shown in FIG. 6A may be omitted depending on the required characteristics, and both may be used as the annealing shown in FIG. 6D to shorten the manufacturing time. In FIG. 6E, an interlayer insulator 65 is formed as a silicon oxide film by the sputtering method described above. The silicon oxide film may be formed by LPCVD, photo CVD, or atmospheric pressure CVD. For example, the electrode window 66 is formed to have a thickness of 0.2 to 0.6 μm, and then the electrode window 66 is formed using the photomask (5). Further, aluminum is formed on the entire surface by sputtering, and the leads 71 and 72 and the contacts 67 and 68 are prepared using a photomask (6), and then the surface is planarized with an organic resin 69 such as translucent polyimide. Resin was applied and formed, and electrode drilling was performed again with a photomask (7).
[0030]
As shown in FIG. 6 (F), two TFTs have a complementary structure, and the output end thereof is connected to the electrode of one pixel of the liquid crystal device as a transparent electrode, so that ITO (indium tin oxide) is formed by sputtering. Film). This was etched with a photomask (8) to form an electrode 17. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in the atmosphere. Thus, PTFT 13, NTFT 22, and transparent conductive film electrode 17 were fabricated on the same glass substrate 50. The obtained TFT has PTFT mobility of 20 (cm 2 / Vs), Vth of −5.9 (V), NTFT mobility of 40 (cm 2 / Vs), and Vth of 5 0.0 (V).
[0031]
A transparent electrode is provided on the entire surface of one substrate and the other glass substrate for a liquid crystal device manufactured according to the method as described above, and these substrates are bonded together to form a liquid crystal cell, and a TN liquid crystal material is injected therein. . FIG. 5 shows the arrangement of electrodes and the like of this liquid crystal display device. PTFT 13 is provided at the intersection of first signal line 5 and third signal line 3, and PTFTs for other pixels are similarly provided at the intersection of first signal line 5 and third signal line 4. Is provided. On the other hand, the NTFT is provided at the intersection of the second signal line 8 and the third signal line 3. In addition, PTFTs for other pixels are provided at the intersections between the other adjacent first signal lines 6 and the third signal lines 3, and the first signal lines 6 and the third signal lines 6 are similarly provided. PTFT is provided at the intersection with the signal line 4. A matrix configuration using such a C / TFT was provided. The PTFT 13 is connected to the first signal line 5 through a contact at the input end of the drain 10, and the gate 9 is connected to the signal line 3 in which a multilayer wiring is formed. The output terminal of the source 12 is connected to the electrode 17 of the pixel through a contact.
[0032]
On the other hand, the input terminal of the drain 20 is connected to the second signal line 8 through a contact, the NTFT 22 is connected to the signal line 3, the output terminal of the source 18 is connected to the pixel electrode through the contact in the same manner as the PTFT. 17 is connected. Further, other C / TFTs connected to the same third signal line and adjacent thereto have PTFT 13 connected to first signal line 6 and NTFT 22 connected to second signal line 7. Thus, between the pair of signal lines 5 and 8 (inside), one pixel was constituted by the pixel 23 made of a transparent conductive film and the C / TFT. By repeating this structure left and right and up and down, a liquid crystal display device having a large pixel size of 640 × 480 and 1280 × 960 can be obtained by enlarging the 2 × 2 matrix.
[0033]
The feature here is that the pixel electrode 17 is fixed to three values of the liquid crystal potential V LC by providing two TFTs in a complementary configuration in one pixel.
[0034]
Further, PTFTs are adjacent to each other, and the potential difference applied between the signal lines connected to the PTFT is the maximum V SS , so that there is little leakage.
[0035]
Next, as a second substrate, ITO (indium tin oxide film) was formed by sputtering on a blue plate glass on a substrate in which 2000 mm of silicon oxide film was laminated. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in the atmosphere.
[0036]
On the said board | substrate, the polyimide precursor was printed using the offset method, and it baked at 350 degreeC for 1 hour in non-oxidizing atmosphere, for example, nitrogen. Thereafter, a known rubbing method was used to modify the polyimide surface, and at least in the initial stage, means for aligning liquid crystal molecules in a certain direction was provided to form a second substrate.
[0037]
Thereafter, a liquid crystal composition exhibiting ferroelectricity was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A TAB-shaped drive IC was connected to the lead on the substrate, and a polarizing plate was attached to the outside to obtain a transmissive liquid crystal display device.
[0038]
FIG. 7 shows how pixels A, E, and C are displayed when the drive waveforms shown in FIG. 4 are added. This figure shows that the larger the number of dots, the darker the screen, and it was found that sufficiently clear gradation display can be obtained.
[0039]
Example 2 In this example, a first substrate and a second substrate were obtained by the same process as in Example 1. However, no polyimide alignment film was formed on the second substrate. Since the video camera is used as a viewfinder for a video camera, the pixel pitch is set to 60 μm and a matrix configuration of 200 × vertical 300 × horizontal is used.
[0040]
In this embodiment, a dispersion type liquid crystal display device in which a nematic liquid crystal composition is dispersed in an acrylic organic resin as the liquid crystal composition is used. After 62% by weight of nematic liquid crystal is dispersed in an epoxy-modified acrylic resin having ultraviolet curing properties and sandwiched between the first substrate and the second substrate, a UV light source having an output of 1000 mW is cured by irradiation for 20 seconds. It was.
[0041]
With the number of time divisions for gradation display being 16, a liquid crystal display device capable of displaying a total of 4096 colors in 16 tones for each color. The drive waveform at that time is shown in FIG.
[0042]
Conventionally, as a method of performing gradation display, there has been proposed a method of performing gradation display according to the ON / OFF ratio using, for example, 16 frames using a plurality of writing (display frames). In this case, when 16 frames are turned on and 8 frames are turned off, and the remaining 8 frames are turned off, gradation display is performed with an average transmittance of 50%. In addition, when 4 frames of the 16 frames are ON and the remaining 12 frames are OFF, gradation display is performed with an average transmittance of 25% transmission. However, when this method is used, there is a high possibility of interrupting the minimum number of confirmation frames corresponding to 30 frames, which is a frame that cannot be confirmed by human eyes, and this has been a factor that deteriorates display quality.
[0043]
However, in the present invention, in the method according to the present invention in which gradation display is performed by increasing the driving frequency of the driver, the gradation confirmation can be performed without reducing the substantial frame frequency. Therefore, it was possible to provide a high-quality screen that does not cause deterioration in display quality.
[0044]
By using the same process and driving method, a word processor screen, a computer screen, a projection-type video display device, and the like can be created.
[0045]
【The invention's effect】
The gradation display of the display device using the display driving method having the display timing related to the unit time t for writing to an arbitrary pixel and the time F for writing one screen is performed without the time F being deflected. By making the signal during the writing time time-division, it is possible to obtain a clear gradation display that is digitally controlled, and according to the division ratio without image quality degradation due to a decrease in the frame frequency defined by the time F. The gray scale can be displayed.
[Brief description of the drawings]
1 is a drive waveform according to an example of the present invention. FIG. 2 is a diagram showing an electro-optical characteristic of a nematic liquid crystal. FIG. 3 is an inverter type CTFT matrix circuit diagram. FIG. 4 is a drive waveform of a conventional example. FIG. 6 is a plan view of the display device. FIG. 6 is a process according to the present embodiment. FIG. 7 is a display example according to the present embodiment.

Claims (5)

絶縁表面上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成され、かつ前記有機樹脂膜に形成された穴を通して前記薄膜トランジスタに電気的に接続される配線とを有し、
前記薄膜トランジスタのゲート絶縁膜は、弗素を含む酸化珪素膜であることを特徴とする表示装置。
A thin film transistor formed on an insulating surface;
An organic resin film formed on the thin film transistor;
A wiring formed on the organic resin film and electrically connected to the thin film transistor through a hole formed in the organic resin film;
A display device, wherein the gate insulating film of the thin film transistor is a silicon oxide film containing fluorine.
絶縁表面上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成され、かつ前記有機樹脂膜に形成された穴を通して前記薄膜トランジスタに電気的に接続される配線と、
TABテ−プを用いて前記配線に電気的に接続される駆動ICとを有し、
前記薄膜トランジスタのゲート絶縁膜は、弗素を含む酸化珪素膜であることを特徴とする表示装置。
A thin film transistor formed on an insulating surface;
An organic resin film formed on the thin film transistor;
A wiring formed on the organic resin film and electrically connected to the thin film transistor through a hole formed in the organic resin film;
A driving IC electrically connected to the wiring using a TAB tape;
A display device, wherein the gate insulating film of the thin film transistor is a silicon oxide film containing fluorine.
請求項1又は請求項2において、前記表示装置はプロジェクション式の映像表示装置であることを特徴とする表示装置。3. The display device according to claim 1, wherein the display device is a projection-type video display device. 請求項1又は請求項2に記載の表示装置を備えることを特徴とするコンピュータ。A computer comprising the display device according to claim 1. 請求項1又は請求項2に記載の表示装置を備えることを特徴とするビューファインダー。A viewfinder comprising the display device according to claim 1.
JP2000029824A 1991-02-16 2000-02-07 Display device Expired - Lifetime JP3645465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000029824A JP3645465B2 (en) 1991-02-16 2000-02-07 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7732091A JP3054219B2 (en) 1991-02-16 1991-02-16 Liquid crystal display
JP2000029824A JP3645465B2 (en) 1991-02-16 2000-02-07 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7732091A Division JP3054219B2 (en) 1991-02-16 1991-02-16 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000180901A JP2000180901A (en) 2000-06-30
JP3645465B2 true JP3645465B2 (en) 2005-05-11

Family

ID=34621704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000029824A Expired - Lifetime JP3645465B2 (en) 1991-02-16 2000-02-07 Display device

Country Status (1)

Country Link
JP (1) JP3645465B2 (en)

Also Published As

Publication number Publication date
JP2000180901A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US7948569B2 (en) Active matrix type display device
JPH07318973A (en) Semiconductor device and production of electro-optic device
JP2869721B2 (en) Method for manufacturing semiconductor device
JP2676092B2 (en) Electro-optical device
JP3640848B2 (en) Semiconductor device
JP3645465B2 (en) Display device
JP3672785B2 (en) Method for manufacturing display device
JP3054219B2 (en) Liquid crystal display
JP3222446B2 (en) Active display device and video camera
JP2740886B2 (en) Electro-optical device
JP3447730B2 (en) Display device
JP3222451B1 (en) Active display and camera
JP3222452B1 (en) Active display and camera
JPH06265847A (en) Display device
JP3919198B2 (en) Television and computer equipped with electro-optical device
JP3554563B2 (en) Active display
JP3566616B2 (en) Active matrix display
JPH06258618A (en) Liquid crystal display device
JP3566617B2 (en) Electro-optical device
JP2000162649A (en) Active display device and video camera
JP2000124464A (en) Display device
JPH1096961A (en) Projection type display device, portable type computer and view finder
JP2000292813A (en) Electro-optic device, television and wall television
JP2001188257A (en) Electrooptical device, television and wall-hung television
JPH0643484A (en) Display device

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7