JP3447730B2 - Display device - Google Patents

Display device

Info

Publication number
JP3447730B2
JP3447730B2 JP2002331795A JP2002331795A JP3447730B2 JP 3447730 B2 JP3447730 B2 JP 3447730B2 JP 2002331795 A JP2002331795 A JP 2002331795A JP 2002331795 A JP2002331795 A JP 2002331795A JP 3447730 B2 JP3447730 B2 JP 3447730B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
display device
film
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002331795A
Other languages
Japanese (ja)
Other versions
JP2003222838A (en
Inventor
正明 ▲ひろ▼木
晃 間瀬
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002331795A priority Critical patent/JP3447730B2/en
Publication of JP2003222838A publication Critical patent/JP2003222838A/en
Application granted granted Critical
Publication of JP3447730B2 publication Critical patent/JP3447730B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブ型表示
装置、特にアクティブ型液晶表示装置に関するもので、
明確な階調のレベルを設定できるようにしたものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active type display device, and more particularly to an active type liquid crystal display device,
This is so that a clear gradation level can be set.

【0002】[0002]

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向の誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
はこの誘電率の異方性を利用して、光の透過光量または
分散量を制御することで、ON/OFFの表示を行って
いる。
2. Description of the Related Art Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis because of their material properties. Therefore, liquid crystal compositions may be aligned horizontally or vertically with respect to an external electric field. It can be done easily. The liquid crystal electro-optical device uses the anisotropy of the dielectric constant to control the amount of transmitted light or the amount of dispersion of light to perform ON / OFF display.

【0003】図2にネマチック液晶の電気光学特性を示
す。印加電圧が小さいVa(A点201)のときには、
透過光量がほぼ0%、Vb(B点202)の場合には2
0%ほど、Vc(C点203)の場合には70%ほど、
Vd(D点204)の場合には100%ほどになる。つ
まり、A、D点のみを利用すれば、白黒の2階調表示
が、B、C点のように電気光学特性の立ち上がりの部分
を利用すれば、中間階調表示が可能となる。
FIG. 2 shows the electro-optical characteristics of nematic liquid crystal. When the applied voltage is Va (point A 201),
2 when the amount of transmitted light is almost 0% and Vb (point B 202)
About 0%, about 70% in the case of Vc (C point 203),
In the case of Vd (D point 204), it becomes about 100%. That is, if only points A and D are used, black and white two-gradation display can be performed, and if points at which the electro-optical characteristics rise such as points B and C are used, halftone display can be performed.

【0004】従来、TFTを利用した液晶電気光学装置
の階調表示の場合、TFTのゲート印加電圧もしくはソ
ース・ドレイン間の印加電圧を変化させてアナログ的に
電圧を調整し、階調表示をおこなっていた。
Conventionally, in the case of gradation display of a liquid crystal electro-optical device using a TFT, gradation display is performed by changing the voltage applied to the gate of the TFT or the voltage applied between the source and the drain to adjust the voltage in an analog manner. Was there.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、マトリ
クス構成をなす多数のTFT素子の全てが均一な特性を
有するように作製するのには困難を有し、特に階調表示
に必要な中間の電圧の微調整は非常な困難を要してい
た。
However, it is difficult to manufacture a large number of matrix-configured TFT elements so that all the TFT elements have uniform characteristics. The fine adjustment was very difficult.

【0006】[0006]

【問題を解決するための手段】そこで本発明では、従来
のアナログ的階調表示ではなく、デジタル的階調表示を
行うことで、明確な階調表示レベルを液晶に供給する手
段を提案するものである。
Therefore, the present invention proposes means for supplying a clear gradation display level to liquid crystal by performing digital gradation display instead of conventional analog gradation display. Is.

【0007】そこで、アクティブマトリクス型液晶表示
装置において、任意の画素に書き込む単位時間tと1画
面を書き込む時間Fで関係される表示タイミングを有す
る表示駆動方式を用いた表示装置の階調表示を、前記時
間Fを変更すること無しに前記時間tの書込み時間中の
信号を時分割とし、このことによって時間tに画素の液
晶に加わる電界の平均値を分割の割合に応じた変化さ
せ、階調を表示可能にしたことを特徴としている。
Therefore, in an active matrix type liquid crystal display device, gradation display of a display device using a display drive system having a display timing related by a unit time t for writing in an arbitrary pixel and a time F for writing one screen is The signal during the writing time of the time t is time-divided without changing the time F, whereby the average value of the electric field applied to the liquid crystal of the pixel at the time t is changed according to the division ratio, and the gradation is changed. It is characterized by making it possible to display.

【0008】説明のために図3に示す様な4×4のマト
リクスを用いる。従来の表示装置の場合図4に示す様
に、データ方向の信号線210〜213の電界の強さの
強弱で220〜223に示すような画素電極にかかる電
界が決まり、それによって液晶の透過率が決定される。
なお図3と図4の符号が対応していることはいうまでも
ない。
For the purpose of explanation, a 4 × 4 matrix as shown in FIG. 3 is used. In the case of the conventional display device, as shown in FIG. 4, the strength of the electric field of the signal lines 210 to 213 in the data direction determines the electric field applied to the pixel electrodes as shown at 220 to 223, and the transmittance of the liquid crystal is thereby determined. Is determined.
Needless to say, the reference numerals in FIGS. 3 and 4 correspond to each other.

【0009】本発明では、このようなアナログ的な階調
制御を行うのでは無く、図1に示す様に、任意の画素に
書き込む単位時間t225の書込み時間中の信号を時分
割とし、分割数分の階調を表示可能にしている。
In the present invention, such analog gradation control is not performed, but as shown in FIG. 1, the signal during the writing time of the unit time t225 for writing to an arbitrary pixel is set as time division, and the number of divisions is set. The gradation of minutes can be displayed.

【0010】その際、書き込み時間における電界変化2
27、229、231が図1のように変化した場合、非
書き込み時間ではその平均値228、230、232の
ようになり、明解な階調表示が可能となる。以下に実施
例をもってさらに詳細な説明を加える。
At this time, the electric field change 2 during the writing time
When 27, 229, and 231 change as shown in FIG. 1, the average values 228, 230, and 232 are obtained in the non-writing time, and clear gradation display is possible. A more detailed description will be given below with reference to examples.

【0011】[0011]

【実施例】『実施例1』 本実施例では図3に示すよう
な回路構成を用いた液晶表示装置を用いて、液晶表示装
置の説明を行う。この回路構成に対応する実際の電極等
の配置構成を図5に示している。これらは説明を簡単に
する為2×2に相当する部分のみ記載されている。ま
た、実際の駆動信号波形を図1に示す。これも説明を簡
単にする為に4×4のマトリクス構成とした場合の信号
波形で説明を行う。
[Embodiment 1] In this embodiment, a liquid crystal display device will be described using a liquid crystal display device having a circuit configuration as shown in FIG. FIG. 5 shows an actual arrangement configuration of electrodes and the like corresponding to this circuit configuration. For simplicity of description, only the portion corresponding to 2 × 2 is shown. The actual drive signal waveform is shown in FIG. In order to simplify the explanation, the explanation will also be made on the signal waveform in the case of the 4 × 4 matrix configuration.

【0012】まず、本実施例で使用する液晶表示装置の
作製方法を図6において説明する。図6(A)におい
て、石英ガラス等の高価でない700℃以下、例えば約
600℃の熱処理に耐え得るガラス50上にマグネトロ
ンRF(高周波) スパッタ法を用いてブロッキング層
51としての酸化珪素膜を100〜300nmの厚さに
作製する。プロセス条件は酸素100%雰囲気、成膜温
度15℃、出力400〜800W、圧力0.5Paとし
た。タ−ゲットに石英または単結晶シリコンを用いた成
膜速度は3〜10nm/分であった。
First, a method of manufacturing the liquid crystal display device used in this embodiment will be described with reference to FIG. In FIG. 6A, a silicon oxide film as a blocking layer 51 is formed on a glass 50, such as quartz glass, which can withstand a heat treatment at 700 ° C. or less, for example, about 600 ° C. Fabricate to a thickness of ~ 300 nm. The process conditions were an atmosphere of 100% oxygen, a film forming temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon for the target was 3 to 10 nm / min.

【0013】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は30〜300
Paとした。成膜速度は5〜25nm/ 分であった。N
TFTのスレッシュホ−ルド電圧(Vth)を制御するた
め、ホウ素をジボランを用いて1×1015〜1×1018cm-3
の濃度として成膜中に添加してもよい。
A silicon film was formed thereon by LPCVD (Low Pressure Vapor Phase) method, sputtering method or plasma CVD method. When forming by the reduced pressure vapor phase method, it is 1 more than the crystallization temperature.
450-550 ° C, which is low by 00-200 ° C, for example, 530 ° C
CVD of disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
The film was supplied to the apparatus to form a film. The reactor pressure is 30-300
It was Pa. The film formation rate was 5 to 25 nm / min. N
To control the threshold voltage (Vth) of the TFT, boron is used in an amount of 1 × 10 15 to 1 × 10 18 cm -3 using diborane.
It may be added during the film formation as a concentration of.

【0014】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 -5 Pa or less, the single crystal silicon is used as the target, and the atmosphere is mixed with 20 to 80% of hydrogen in argon. For example, argon is 20% and hydrogen is 80%.
The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【0015】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and high-frequency power of 13.56 MHz was applied to form a film.

【0016】これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×10 21
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を7×1019cm-3以下、好ましくは1×1019
cm-3以下とし、ピクセル構成するTFTのチャネル形成
領域のみに酸素をイオン注入法により5×1020〜5×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するTFTには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるために有効であ
る。
The films formed by these methods are
5 × 10 oxygentwenty onecm-3The following is preferable. This acid
When the elemental concentration is high, it is difficult to crystallize and the thermal annealing temperature is
Higher or longer thermal anneal times must be provided.
If it is too small, the backlight will turn off the light.
The current will increase. Therefore 4 × 1019~ 4 x 10 twenty one
cm-3And the range. 4 × 10 for hydrogen20cm-3And silicon 4
× 10twenty twocm-3Was 1 atom%. Also,
To promote crystallization of the source and drain
Therefore, the oxygen concentration is 7 × 1019cm-3Below, preferably 1 × 1019
cm-3The following is to form the channel of the TFT that makes up the pixel
5 × 10 oxygen only in the region by ion implantation20~ 5 x 10
twenty onecm-3You may add so that it may become. Then the peripheral circuit
This TFT does not emit light because it does not emit light.
With less carrier and higher carrier mobility
Squeezing is effective for high frequency operation.
It

【0017】前記の様な方法によって、アモルファス状
態の珪素膜を50〜500nm、例えば150nmの厚
さに作製の後、450〜700℃の温度にて12〜70
時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰
囲気下にて600℃の温度で保持した。珪素膜の下の基
板表面にアモルファス構造の酸化珪素膜が形成されてい
るため、この熱処理で特定の核が存在せず、全体が均一
に加熱アニ−ルされる。即ち、成膜時はアモルファス構
造を有し、また水素は単に混入しているのみである。
An amorphous silicon film having a thickness of 50 to 500 nm, for example, 150 nm is formed by the method as described above, and then 12 to 70 at a temperature of 450 to 700 ° C.
Heat treatment was performed at a medium temperature in a non-oxide atmosphere for an hour, for example, the temperature was kept at 600 ° C. in a hydrogen atmosphere. Since the amorphous silicon oxide film is formed on the surface of the substrate below the silicon film, no specific nuclei are present in this heat treatment, and the whole is uniformly annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0018】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク522
cm-1より低波数側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、5〜50
nmとマイクロクリスタルのようになっているが、実際
はこの結晶性の高い領域は多数あってクラスタ構造を有
し、各クラスタ間は互いに珪素同志で結合(アンカリン
グ) がされたセミアモルファス構造の被膜を形成させ
ることができた。
The annealing causes the silicon film to shift from an amorphous structure to a highly ordered state, and a part thereof assumes a crystalline state. In particular, a region having a relatively high degree of ordering after the film formation of silicon tends to be crystallized and become a crystalline state. However, since silicon existing between these regions is bonded to each other, the silicon members pull each other. Peak 522 of single crystal silicon as measured by laser Raman spectroscopy
Peaks shifted to the lower wave number side than cm -1 are observed. The apparent particle size is 5 to 50 when calculated from the full width at half maximum.
nm and microcrystals, but in reality, there are many highly crystalline regions with a cluster structure, and each cluster has a semi-amorphous structure in which silicon is bonded (anchoring) with each other. Could be formed.

【0019】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度(μh)=10〜200cm2
Vsec、電子移動度(μe )=15〜300cm2 /V
secが得られる。
As a result, the coating film is in a state in which it may be said that there is substantially no grain boundary (hereinafter referred to as GB). Since the carriers can easily move between the clusters through the anchored portions, the carrier mobility is higher than that of polycrystalline silicon in which so-called GB is clearly present. That is, hole mobility (μh) = 10 to 200 cm 2 /
Vsec, electron mobility (μe) = 15 to 300 cm 2 / V
sec is obtained.

【0020】他方、上記の如き中温でのアニ−ルではな
く、900〜1200℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm2/Vsec以上の移動度がなかな
か得られないのが実情である。即ち、本実施例ではかく
の如き理由により、セミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。
On the other hand, when the film is polycrystallized by a high temperature anneal of 900 to 1200 ° C. instead of the anneal at a medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from the nucleus. , GB have a large amount of impurities such as oxygen, carbon, and nitrogen, and have a large mobility in the crystal, but they form a barrier in GB and hinder the movement of carriers there. As a result, it is difficult to obtain a mobility of 10 cm 2 / Vsec or more. That is, in this embodiment, the silicon semiconductor having the semi-amorphous or semi-crystal structure is used for the reason as described above.

【0021】この上に酸化珪素膜をゲート絶縁膜54と
して50〜200nm例えば100nmの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
A silicon oxide film is formed thereon as a gate insulating film 54 with a thickness of 50 to 200 nm, for example 100 nm. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to immobilize sodium ions.

【0022】この後、この上側にリンが1〜5×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第2のフォトマスク
にてパタ−ニングして図6(B) を得た。図6(C)に
おいて、NTFT用のソ−ス20、ドレイン18として
リンを1〜5×1015cm-2のドーズ量でゲート電極9を
マスクとしてイオン注入法により添加した。また、ゲー
ト電極材料としてアルミニウム(Al)を用いた場合、こ
れを第2のフォトマスクにてパタ−ニング後、その表
面を陽極酸化することで、セルファライン工法が適用可
能なため、ソース・ドレインのコンタクトホールをより
ゲートに近い位置に形成することが出来るため、移動
度、スレッシュホールド電圧の低減からさらにTFTの
特性を上げることができる。
After this, 1-5 × 10 21 cm of phosphorus is placed on the upper side.
-3 concentration silicon film or this silicon film with molybdenum (Mo), tungsten (W), MoSi 2 or
A multilayer film with WSi 2 was formed. This was patterned with a second photomask to obtain FIG. 6 (B). In FIG. 6 (C), the source for NTFT - scan 20, was added by ion implantation using the gate electrode 9 as a mask at a dose of 1~5 × 10 15 cm -2 of phosphorus as a drain 18. Further, when aluminum (Al) is used as the gate electrode material, the self-alignment method can be applied by patterning this with a second photomask and then anodizing the surface. Since the contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved by reducing the mobility and the threshold voltage.

【0023】これらはゲート絶縁膜54を通じて行っ
た。しかし図6(B)において、ゲート電極9をマスク
としてシリコン膜上の酸化珪素を除去し、その後、リン
を直接珪素膜中にイオン注入してもよい。
These are performed through the gate insulating film 54. However, in FIG. 6B, the silicon oxide on the silicon film may be removed using the gate electrode 9 as a mask, and then phosphorus may be directly ion-implanted into the silicon film.

【0024】次に、600℃にて10〜50時間再び加
熱アニ−ルを行った。NTFTのソ−ス20、ドレイン
18を不純物を活性化してN+として作製した。またゲ
ート電極9下にはチャネル形成領域21がセミアモルフ
ァス半導体として形成されている。
Next, heating anneal was performed again at 600 ° C. for 10 to 50 hours. The source 20 and the drain 18 of the NTFT were manufactured as N + by activating impurities. A channel forming region 21 is formed under the gate electrode 9 as a semi-amorphous semiconductor.

【0025】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくNTFTを作ることができる。そのため、基板
材料として、石英等の高価な基板を用いなくてもよく、
本発明の大画素の液晶表示装置にきわめて適したプロセ
スである。
In this way, it is possible to fabricate an NTFT without applying a temperature above 700 ° C. in all steps, even though it is a self-aligned method. Therefore, it is not necessary to use an expensive substrate such as quartz as the substrate material,
This process is extremely suitable for the large-pixel liquid crystal display device of the present invention.

【0026】本実施例では熱アニ−ルは図6(A)、
(C)で2回行った。しかし図6(A)のアニ−ルは求
める特性により省略し、双方を図6(C)のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図6(D)に
おいて、層間絶縁物65を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
LPCVD法、光CVD法、常圧CVD法を用いてもよ
い。例えば0.2〜0.6μmの厚さに形成し、その
後、フォトマスクを用いて電極用の窓66を形成し
た。さらに、これら全体にアルミニウムをスパッタ法に
より形成し、リ−ド71、72およびコンタクト67、
68をフォトマスクを用いて作製した後、表面を平坦
化用有機樹脂69例えば透光性ポリイミド樹脂を塗布形
成し、再度の電極穴あけをフォトマスクにて行った。
In this embodiment, the thermal anneal is shown in FIG.
It was performed twice in (C). However, the anneal of FIG. 6A may be omitted depending on the desired characteristics, and both may be combined with the anneal of FIG. 6C to reduce the manufacturing time. In FIG. 6D, the interlayer insulator 65 was formed as a silicon oxide film by the above-described sputtering method. The silicon oxide film may be formed by using the LPCVD method, the photo CVD method, or the atmospheric pressure CVD method. For example, it is formed to have a thickness of 0.2 to 0.6 μm, and then a window 66 for an electrode is formed using a photomask. Further, aluminum is formed on all of them by a sputtering method to form leads 71, 72 and contacts 67,
After forming 68 using a photomask, an organic resin 69 for flattening the surface, for example, a translucent polyimide resin was applied and formed, and electrode holes were formed again using the photomask.

【0027】図6(G)に示す如くTFTを形成し、か
つその出力端を液晶装置の一方の画素の電極を透明電極
としてそれに連結するため、スパッタ法によりITO
(インジュ−ム・スズ酸化膜)を形成した。それをフォ
トマスクによりエッチングし、画素電極17、画素電
極とドレイン電極とのコンタクト73を構成させた。こ
のITOは室温〜150℃で成膜し、200〜400℃
の酸素または大気中のアニ−ルにより成就した。
To form a TFT as shown in FIG. 6 (G), and to connect the output end thereof to the electrode of one pixel of the liquid crystal device as a transparent electrode, ITO is formed by the sputtering method.
(Indium tin oxide film) was formed. It was etched with a photomask to form the pixel electrode 17 and the contact 73 between the pixel electrode and the drain electrode. This ITO film is formed at room temperature to 150 ° C., and 200 to 400 ° C.
Of oxygen or air in the atmosphere.

【0028】かくの如くにしてNTFT13と画素電極
である透明導電膜の電極17とを同一ガラス基板50上
に作製した。得られたTFTの特性は移動度は40(cm
2/Vs)、Vthは5.0(V)であった。このようにし
て、第一の基板を得た。
In this way, the NTFT 13 and the electrode 17 of the transparent conductive film which is the pixel electrode are formed on the same glass substrate 50. The resulting TFT has a mobility of 40 (cm
2 / Vs) and Vth were 5.0 (V). In this way, the first substrate was obtained.

【0029】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を200nm積層した基
板上に、やはりスパッタ法によりITO(インジュ−ム
・スズ酸化膜)を形成した。このITOは室温〜150
℃で成膜し、200〜400℃の酸素または大気中のア
ニ−ルにより成就した。
Next, as a second substrate, ITO (indium tin oxide film) was also formed by sputtering on a substrate in which a silicon oxide film was laminated to a thickness of 200 nm on soda lime glass by sputtering. This ITO is room temperature to 150
The film was formed at a temperature of 200 ° C., and was achieved by oxygen at 200 to 400 ° C. or an anneal in the atmosphere.

【0030】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて350℃1時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けて第二の基板とした。
A polyimide precursor was printed on the substrate by the offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. After that, a known rubbing method was used to modify the surface of the polyimide, and at least in the initial stage, means for aligning liquid crystal molecules in a certain direction was provided to obtain a second substrate.

【0031】その後、前記第一の基板と第二の基板によ
って、強誘電性を示す液晶組成物を挟持し、周囲をエポ
キシ性接着剤にて固定した。基板上のリードにTAB形
状の駆動ICを接続し、外側に偏光板を貼り、透過型の
液晶表示装置を得た。
Then, the liquid crystal composition exhibiting ferroelectricity was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A TAB-shaped drive IC was connected to the leads on the substrate, and a polarizing plate was attached to the outside to obtain a transmissive liquid crystal display device.

【0032】図1に示す駆動波形を加えた時の画素A、
F、Iの表示の様子を図7に示す。明解な階調表示がえ
られることが分かった。
Pixel A when the drive waveform shown in FIG. 1 is added,
The display state of F and I is shown in FIG. It was found that a clear gradation display can be obtained.

【0033】『実施例2』 本実施例では前実施例1と
同様の工程によって、第一の基板と第二の基板を得た。
ただし、第二の基板上にはポリイミドの配向膜は形成し
なかった。また用途としてビデオカメラのビューファイ
ンダー用途としたため、画素ピッチは60μmとし、縦
200×横300ドットのマトリクス構成とした。
[Example 2] In this example, a first substrate and a second substrate were obtained by the same steps as in the previous example 1.
However, no polyimide alignment film was formed on the second substrate. In addition, since it is used as a viewfinder for a video camera, the pixel pitch is 60 μm and the matrix configuration is 200 × 300 dots.

【0034】本実施例では、液晶組成物としてアクリル
有機樹脂中にネマチック液晶組成物を分散させた分散型
液晶表示装置とした。紫外線硬化性を有するエポキシ変
成アクリル樹脂中に62重量%のネマチック液晶を分散
させ、第一の基板と第二の基板にて挟持した後に、10
00mWの出力を有するUV光源を20秒照射によって
硬化させた。
In this example, a dispersion type liquid crystal display device was prepared in which a nematic liquid crystal composition was dispersed in an acrylic organic resin as the liquid crystal composition. 62% by weight of nematic liquid crystal was dispersed in an epoxy-modified acrylic resin having ultraviolet curability, sandwiched between a first substrate and a second substrate, and then 10
A UV light source with an output of 00 mW was cured by irradiation for 20 seconds.

【0035】階調表示のための時分割数を16として、
各色16階調、合計4096色の表示が可能な液晶表示
装置となった。そのときの駆動波形を図8に示す。
When the number of time divisions for gradation display is 16,
The liquid crystal display device is capable of displaying 4096 colors in total with 16 gradations for each color. The drive waveform at that time is shown in FIG.

【0036】従来、階調表示を行う方法として、複数の
書込み(表示フレーム)を用いて、例えば16フレーム
を利用して、そのON/OFFの割合に応じた階調表示
を行う方法が提案されていた。これは、16フレームの
内、8フレームをON、残り8フレームをOFFとした
場合、その平均的な透過率である50%の透過として、
階調表示がなされる。また、16フレームの内、4フレ
ームがON、残り12フレームがOFFの場合、その平
均的な透過率である25%の透過として、階調表示がな
される。しかし、この方法を用いた場合、人間の目が確
認不可能なフレームである30フレームにあたる確認最
低フレーム数を割り込む可能性が多きく表示品質を落と
す要因となっていた。
Conventionally, as a method for performing gradation display, a method has been proposed in which a plurality of writings (display frames) are used, for example, 16 frames are used to perform gradation display according to the ON / OFF ratio. Was there. This means that if 8 out of 16 frames are turned on and the remaining 8 are turned off, the average transmittance is 50%,
Gradation display is performed. In addition, in the case where 4 frames of 16 frames are ON and the remaining 12 frames are OFF, gradation display is performed with an average transmittance of 25%. However, when this method is used, there is a possibility that the minimum number of confirmation frames, which is 30 frames that cannot be confirmed by human eyes, is interrupted, which is a factor that deteriorates the display quality.

【0037】しかしながら、本発明では、ドライバーの
駆動周波数を上げて、階調表示を行う本発明による方式
では、実質的なフレーム周波数を落とすことなく階調表
示が可能になるために、視覚確認周波数を割り込むこと
なく、表示品質の低下をおこすことが無い、良質な画面
を提供することができた。
However, in the present invention, the method of the present invention for increasing the driving frequency of the driver to perform gradation display enables gradation display without substantially lowering the frame frequency. It was possible to provide a high-quality screen that does not deteriorate the display quality without interrupting.

【0038】本発明の階調表示方法を行うのと同時にさ
らに前記従来の階調方法を同時に行うことによって、従
来より階調表示能力を高めることは有用である。本発明
は1つの画素を表示させる際の液晶画素に加わる平均電
圧をコントロールする方法であり、この時液晶を完全に
応答させる必要がないという特徴を有する。これは従
来、図2のVb やVC の電圧を画素に直接くわえること
が困難であったものを画素電極へ加える平均の電圧を変
化させることによって、あたかもVbやVC の電圧を直
接加えたのと同じ効果を得られるからである。いいかえ
れば、本発明は中途半端に応答する液晶をコントロール
する方法である。
It is useful to increase the gradation display capability as compared with the conventional method by simultaneously performing the gradation display method of the present invention and the conventional gradation method. The present invention is a method of controlling an average voltage applied to a liquid crystal pixel when displaying one pixel, and has a feature that it is not necessary to make the liquid crystal respond completely at this time. Conventionally, it is difficult to directly add the voltage of V b or V C of FIG. 2 to the pixel, but by changing the average voltage applied to the pixel electrode, it is possible to directly change the voltage of V b or V C. This is because the same effect as that added can be obtained. In other words, the present invention is a method of controlling a liquid crystal that responds halfway.

【0039】なお本明細書中においてはNTFTすなわ
ちNチャネル型電界効果トランジスタを用いたがPTF
TすなわちPチャネル型電界効果トランジスタを駆動素
子として用いてもよい。
Although the NTFT, that is, the N-channel type field effect transistor is used in the present specification, the PTF is used.
A T or P channel type field effect transistor may be used as a driving element.

【0040】[0040]

【発明の効果】任意の画素に書き込む単位時間tと1画
面を書き込む時間Fで関係される表示タイミングを有す
る表示駆動方式を用いた表示装置の階調表示を、前記時
間Fを変更すること無しに前記時間tの書込み時間中の
信号を時分割としたことで、デジタル制御された明解な
階調表示をえることができ、TFTの面内特性ばらつき
を補償することができた。かつ、複数フレームによる階
調表示方法に比べて、表示周波数の低下が生じず、高品
位な表示が可能となっている。
The gradation F of the display device using the display driving method having the display timing related to the unit time t for writing in any pixel and the time F for writing one screen does not need to change the time F. In addition, since the signal during the writing time of the time t is time-divided, it is possible to obtain clear gradation display which is digitally controlled, and it is possible to compensate the variation in the in-plane characteristics of the TFT. In addition, the display frequency does not decrease as compared with the gradation display method using a plurality of frames, and high-quality display is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明例による駆動波形FIG. 1 is a drive waveform according to an example of the present invention.

【図2】ネマチック液晶の電気光学特性を示す。FIG. 2 shows electro-optical characteristics of nematic liquid crystal.

【図3】NチャネルTFTマトリクス回路図FIG. 3 is an N-channel TFT matrix circuit diagram.

【図4】従来例の駆動波形FIG. 4 Drive waveform of a conventional example

【図5】本実施例によるデバイス平面図FIG. 5 is a plan view of the device according to this embodiment.

【図6】本実施例の作製工程FIG. 6 is a manufacturing process of this embodiment.

【図7】本実施例による表示例FIG. 7 is a display example according to the present embodiment.

【図8】本実施例による駆動波形FIG. 8 is a drive waveform according to the present embodiment.

【符号の説明】[Explanation of symbols]

227、229、231・・・書込み時間における電界
変化 228、230、232・・・非書込み時間において画
素電極に加わる電界 225・・・画素に書込みを行う単位時間
227, 229, 231 ... Change in electric field during writing time 228, 230, 232 ... Electric field applied to pixel electrode during non-writing time 225 ... Unit time for writing into pixel

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−27483(JP,A) 特開 昭58−199564(JP,A) 特開 平3−34434(JP,A) 特開 平4−196171(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1345 ─────────────────────────────────────────────────── --Continued from the front page (56) Reference JP-A-53-27483 (JP, A) JP-A-58-199564 (JP, A) JP-A-3-34434 (JP, A) JP-A-4-34 196171 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1345

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の基板上に形成され、かつチャネル形
成領域、ソース領域およびドレイン領域、前記チャネル
形成領域に接して形成されたゲート絶縁膜、ならびに前
記ゲート絶縁膜に接して形成されたゲート電極を有する
第1および第2の薄膜トランジスタと、 前記第1および第2の薄膜トランジスタ上に形成された
平坦化用の有機樹脂膜と、 前記平坦化用の有機樹脂膜上に形成され、かつ前記平坦
化用の有機樹脂膜に形成された穴を通して前記第1の薄
膜トランジスタに電気的に接続された電極と、 前記第1の基板に対向する第2の基板と、 前記第1の基板と前記第2の基板とに挟持された液晶
と、を有するデジタル的階調表示を行うアクティブマト
リクス型の表示装置であって、 前記第1の薄膜トランジスタによって画素が構成され、 前記第2の薄膜トランジスタによって周辺回路が構成さ
れ、 前記チャネル形成領域は、522cm-1より低波数側に
ラマンスペクトルのピークを示す結晶質シリコンでな
り、 前記第1の薄膜トランジスタの前記チャネル形成領域の
酸素濃度は5×1020〜5×1021cm-3であり、 前記第2の薄膜トランジスタの前記チャネル形成領域の
酸素濃度は、前記第1の薄膜トランジスタのチャネル形
成領域の酸素濃度よりも低く、 1画面を書き込む時間を変更すること無しに任意の画素
に書き込む単位時間の書込み時間中の信号を時分割する
ことによって、当該任意の画素に書き込む単位時間に前
記液晶に加わる電界の平均値によりデジタル的階調表示
を行うことを特徴とする表示装置。
1. A channel formation region, a source region and a drain region, a gate insulating film formed in contact with the channel formation region, formed on a first substrate, and formed in contact with the gate insulation film. First and second thin film transistors having a gate electrode, a planarizing organic resin film formed on the first and second thin film transistors, and formed on the planarizing organic resin film, and An electrode electrically connected to the first thin film transistor through a hole formed in an organic resin film for planarization, a second substrate facing the first substrate, the first substrate and the first substrate A liquid crystal sandwiched between a second substrate and an active matrix type display device for performing digital gradation display, wherein a pixel is formed by the first thin film transistor. The configured peripheral circuit by the second thin film transistor, the channel forming region is made in crystalline silicon showing the peak of the Raman spectrum from 522cm -1 to a lower wavenumber side, the channel formation region of the first thin film transistor The oxygen concentration is 5 × 10 20 to 5 × 10 21 cm −3 , and the oxygen concentration of the channel forming region of the second thin film transistor is lower than the oxygen concentration of the channel forming region of the first thin film transistor; By time-dividing the signal during the writing time of the unit time for writing in any pixel without changing the time for writing the screen, the digital value is calculated by the average value of the electric field applied to the liquid crystal in the unit time for writing in the arbitrary pixel. A display device characterized by performing gradation display.
【請求項2】請求項1において、前記有機樹脂膜は、透
光性ポリイミド樹脂膜であることを特徴とする表示装
置。
2. The display device according to claim 1, wherein the organic resin film is a translucent polyimide resin film.
【請求項3】請求項2において、 前記第1の基板と前記第1および第2の薄膜トランジス
タとの間には、被膜があることを特徴とする表示装置。
3. The display device according to claim 2, wherein a film is provided between the first substrate and the first and second thin film transistors.
【請求項4】請求項3において、 前記被膜と前記ゲート絶縁膜とは同じ材料であることを
特徴とする表示装置。
4. The display device according to claim 3, wherein the film and the gate insulating film are made of the same material.
JP2002331795A 2002-11-15 2002-11-15 Display device Expired - Lifetime JP3447730B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002331795A JP3447730B2 (en) 2002-11-15 2002-11-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002331795A JP3447730B2 (en) 2002-11-15 2002-11-15 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11303191A Division JP2000124464A (en) 1999-10-25 1999-10-25 Display device

Publications (2)

Publication Number Publication Date
JP2003222838A JP2003222838A (en) 2003-08-08
JP3447730B2 true JP3447730B2 (en) 2003-09-16

Family

ID=27751436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002331795A Expired - Lifetime JP3447730B2 (en) 2002-11-15 2002-11-15 Display device

Country Status (1)

Country Link
JP (1) JP3447730B2 (en)

Also Published As

Publication number Publication date
JP2003222838A (en) 2003-08-08

Similar Documents

Publication Publication Date Title
JPH07318973A (en) Semiconductor device and production of electro-optic device
JPH06337435A (en) Display device
JP2592382B2 (en) Image display method of liquid crystal display device
JP2869721B2 (en) Method for manufacturing semiconductor device
JP3447730B2 (en) Display device
JP2676092B2 (en) Electro-optical device
JP3222446B2 (en) Active display device and video camera
JP3640848B2 (en) Semiconductor device
JP3222452B1 (en) Active display and camera
JP3222451B1 (en) Active display and camera
JPH06265847A (en) Display device
JP3054219B2 (en) Liquid crystal display
JP3672785B2 (en) Method for manufacturing display device
JP3645465B2 (en) Display device
JP2000162649A (en) Active display device and video camera
JP2000124464A (en) Display device
JPH06258618A (en) Liquid crystal display device
JP3366613B2 (en) Active matrix display
JP3554563B2 (en) Active display
JP3919198B2 (en) Television and computer equipped with electro-optical device
JPH0659276A (en) Electro-optical device
JPH0682758A (en) Image display method for electro-optical device
JP2006243767A (en) Liquid crystal electrooptical apparatus and its manufacturing method
JP2000292813A (en) Electro-optic device, television and wall television
JPH08248446A (en) Electro-optical device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8