JP3641762B2 - 放電表示装置 - Google Patents

放電表示装置 Download PDF

Info

Publication number
JP3641762B2
JP3641762B2 JP670196A JP670196A JP3641762B2 JP 3641762 B2 JP3641762 B2 JP 3641762B2 JP 670196 A JP670196 A JP 670196A JP 670196 A JP670196 A JP 670196A JP 3641762 B2 JP3641762 B2 JP 3641762B2
Authority
JP
Japan
Prior art keywords
discharge
display
memory
electrode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP670196A
Other languages
English (en)
Other versions
JPH09106767A (ja
Inventor
芳文 天野
Original Assignee
株式会社ティーティーティー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ティーティーティー filed Critical 株式会社ティーティーティー
Priority to JP670196A priority Critical patent/JP3641762B2/ja
Publication of JPH09106767A publication Critical patent/JPH09106767A/ja
Application granted granted Critical
Publication of JP3641762B2 publication Critical patent/JP3641762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は蛍光体層を備えた直流型抵抗メモリー方式の放電表示装置に関する。
【0002】
【従来の技術】
以下に、従来の放電表示装置(PDP:プラズマディスプレイパネル)のいくつかの例を説明する。
【0003】
図17は実用化されてはいないが、過去に研究された狭窄放電を実験するための放電管の電極構造を示す。この放電管の特徴は陽極21及び陰極22間の放電空間に、微小な透孔即ち狭窄孔(narrow path hole)24を設けた板即ち狭窄孔板23が挿入されていることである。放電電流がこの狭窄孔24を通過すると、この孔24の部分にイオン鞘(ion sheath)が発生して部分的な強電界を生じるため、ここに強い発光が観測できることが判っており、これを狭窄放電(ristricted glow discharge )と称している。このため狭窄孔24の両側では電位差が生じ、言い換えれば等価的な電気抵抗が生じる。なお、狭窄放電が起こるためには、狭窄孔24の開口面積が陽極21及び陰極22の有効面積より十分に狭いことが条件である。
【0004】
ところで、放電管の特徴的な特性として、負性抵抗を持つことと、放電開始後にはその電気抵抗が著しく減少して定電圧特性を示すことが挙げられる。負性抵抗を持つということは、その2値安定性を利用したメモリー作用が期待されるということである。一方、放電後の低抵抗性は、破壊にいたる過剰な放電電流を規制するための抵抗体の挿入が必要であることを示唆している。PDPにおいてメモリー型パネルと呼ばれるものにはAC型とDC型があるが、いずれも動作上この抵抗体は各画素ごとに設けることが必要である。AC型PDPでは電極表面を絶縁層で被覆することで、各抵抗体毎に容量性のインピーダンスを持たせることができる。又、DC型PDPでも、各画素ごとに抵抗体を設ける試みがなされたが、製造が困難なことから、現在では放電の立ち上がり時の過渡的な高インピーダンス性を利用したパルスメモリー型PDPが主流である。
【0005】
図18は初期のパルスメモリー型PDPの構造を示す。実際に製作された構造とは若干異なるが、後述する本発明の新しいPDPと比較し易くした構造となっている。27は表示陽極、28はスペーサ、29は第1のアドレス電極、31aは第1のアドレス電極29に穿設した貫通孔である。尚、スペーサ30にも、貫通孔31aに連通する貫通孔31bが穿設されている。この場合、背面ガラス板33側のアドレス電極32の放電を、第1のアドレス電極(カソード)29及びスペーサ30にそれぞれ設けた連通する貫通孔31a,31bを通して前面側に引き出し、表示陽極27に幅の短い放電維持パルスを間断なく印加することで、メモリー作用を持たせるようにしたものであるが、放電が完全に立ち上がって空間が良導電性になる前の過渡状態を利用することで、各画素ごとに抵抗体があるのと等価な状態を作り出している、と考えることができる。
【0006】
図19は図18のパルスメモリー型PDPを改善したPDPである。この構造の特徴は、各画素ごとに抵抗体が印刷により形成されていることである。これは構造的に抵抗の挿入で不安定な誤放電による過剰な電流を抑え、ガス圧を高くできるようにして、経時的な放電の安定性を増したものである。35は陰極、36は隔壁、37はオーバーレイ(覆い)、38は陽極母線、39は抵抗体、40は表示陽極、41は背面ガラス板である。このPDPはパルスメモリー動作で駆動するが、この抵抗体39を精度良く作ることができれば、パルスメモリーでなくてもDC型抵抗メモリー動作が可能である。
【0007】
【発明が解決しようとする課題】
さて、PDPの上述した既存の研究や従来装置によれば、いくつかの解決すべき課題がある。
【0008】
まず、図17に挙げた狭窄放電による狭窄孔24に発生する強い発光を表示に利用できないかという問題があるが、狭窄孔24は微小であり、陰極22はそれよりも大きな面積であることが条件であるから、もともと微小な画素を多数密集しなければならないPDPにおいては、構造上の工夫が必要であり、狭窄放電を利用したPDPは未だ実現していない。
【0009】
又、図18の構造のPDPでパルスメモリー動作を行う場合、表示陽極27は常に多数の画素を並列的に駆動するために、その駆動回路は無負荷でなければならないから、過電流には十分に注意する必要がある。一方、PDPでは、カソードの寿命を決定する要因としてイオン衝撃によるスパッタリングが大きな問題であるが、ガス圧を高くするとスパッタリングが減少し長寿命化に寄与する。しかし、ガス圧をあげると、放電時のインピーダンスが低くなり、電流が増大するので不慮の過電流も増大する。このため図18の構造のパネルでは経時変化が大きな問題であった。
【0010】
そこで図19のPDPの説明で述べたように、画素ごとに抵抗体39を内蔵する改良型のパルスメモリーPDPが提案された。しかし、かかるパルスメモリーPDPには、製造上の問題がある。即ち、抵抗体39は量産性の観点から一般的に厚膜印刷法で形成するが、この方法では精度の高い抵抗値のものを得ることが難しく、抵抗値のばらつきが輝度のばらつきにつながり、表示品位を低くする。このPDPで抵抗体を使ってメモリー表示をしようとすれば、輝度のばらつきが一層問題になり、実用的ではない。
【0011】
かかる点に鑑み、本発明は、各画素毎の放電電流を制限するための放電安定抵抗を容易に実現することができ、表示陽極は全画素に共通な構造の簡単なもので済み、蛍光体層の塗布面積を広くとることができ、蛍光体層の輝度と発光効率を改善することができ、しかも、過剰電流による電極劣化をなくし、長寿命化を達成することのできる直流型抵抗メモリー方式の放電表示装置を提案しようとするものであ。
【0012】
【課題を解決するための手段】
本発明は、隔壁を介して互いに交差するごとく近接して配されたそれぞれ複数の第1及び第2のアドレス電極と、放電空間に挿入された、荷電粒子を複数の微小な狭窄孔を通過させることによって放電電流を制限するようにした絶縁体又は金属板からなる狭窄孔板と、内壁面に蛍光体を塗布したスペーサと、全画素に共通な表示陽極とを有し、上記複数の第1及び第2のアドレス電極、上記狭窄孔板、上記スペーサ並びに上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなる放電表示装置において、上記複数の第1及び第2のアドレス電極と上記狭窄孔板との間に配された、上記全画素に共通な金属板からなる表示陰極と、複数の透孔が設けられると共に、その各透孔の内壁面を含めた全表面が絶縁層で被覆された、全画素に共通な金属板からなるトリガーシートとを有し、上記複数の第1及び第2のアドレス電極、上記トリガーシート、上記表示陰極、上記狭窄孔板、上記スペーサ及び上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなることを特徴とする放電表示装置である。
【0013】
本発明によれば、それぞれ複数の第1及び第2のアドレス電極の内の選択された第1及び第2のアドレス電極間にアドレスパルスを印加することによってアドレス放電が行われ、そのアドレス放電により発生した電子が表示陽極の正電圧によって引っ張られるので、その電子が狭窄孔板の狭窄孔を通じて表示陽極側に拡散し、これによって、表示陽極と第1及び第2のアドレス電極のカソードとなる電極との間に新たな放電、即ち、表示放電を誘起し、そこに生ずる陽光柱からの紫外線でスペーサの内壁面の蛍光体を刺激して発光させ、さらに、アドレス動作によって発生した電荷粒子を、全画素のアドレスが終了するまで蓄えておき、メモリー動作は全画素一斉のタイミングで行うことができ、即ち、アドレス動作とメモリー動作が全画素で別々のタイミングで行われるため、動作条件を広く安定させる。
【0014】
【発明の実施の形態】
以下に、図面を参照して、本発明の各実施の形態を説明する。
【0015】
〔実施の形態1〕(図1、図2及び図3)
まず、放電表示装置の斜視図及び断面図を示す図1及び図2を参照して、実施の形態1を説明する。この放電表示装置は、前面ガラス板15及び背面ガラス板14の周辺がフリットガラスによって封止された管体内に、下記の構造体が収納されると共に、管体内を真空にした後ヘリウム、ネオン、アルゴン、キセノン等又はこれらの混合気体等の放電用気体(ガス)を200torr〜400torrの圧力で封入されて構成されたPDPである。
【0016】
背面ガラス板14上に、一定間隔を置いて平行に配されたストライプ状の複数の第2のアドレス電極10を被着形成する。かかる電極はスクリーン印刷法等の厚膜技術、フォトプロセス等の薄膜技術で容易に形成できるが、リボン状の金属板を背面ガラス板14上に貼布するようにしても良い。この第2のアドレス電極10上に積層して、第3のスペーサ7を、同じくスクリーン印刷法等の厚膜技術によって形成するか、あるいは絶縁体の板を積層して形成する。第1のアドレス電極9は前述の第2のアドレス電極10と略直交するごとく第3のスペーサ7の上に、これも第1のアドレス電極10と同様な方法で形成する。又、第1のアドレス電極9と第2のアドレス電極10との交叉する位置には、第1のアドレス電極9及び第3のスペーサ7それぞれに互いに連通する貫通孔8a,8bが設けられている。かくして、それぞれ複数の第1のアドレス電極9及び第2のアドレス電極10が貫通孔8a,8bを介してXYマトリクス状に配される。
【0017】
第3のスペーサ7の厚さは、ガス圧、ガス組成、画素ピッチ等を考慮して最適に設定するが、一般には100μm〜200μm程度である。又貫通孔8a,8bは第1のアドレス電極9及びスペーサ7の形成方法によっては、第1のアドレス電極9の部分とスペーサ7の部分とで貫通孔8a,8bの径が異なる場合もある。
【0018】
第1のアドレス電極9上に積層する如く、狭窄孔板4が第2のスペーサ6を介して配される。第2のスペーサ6の厚さは、第1のアドレス電極9と狭窄孔板4との間に負グローが安定的に存在できる空間を確保し、第1のアドレス電極9がカソードとして十分有効な面積を確保できるようにするもので、第2のスペーサ6の厚さは、例えば約50μm〜100μm程度である。この第2のスペーサ6も、第3のスペーサ7と同様な方法で形成される。
【0019】
第1のアドレス電極9の厚さが十分にあって、負グローを第2のアドレス電極9の貫通孔8aの内壁面に発生させることができるならば、この貫通孔8aの直径を最適化することで、ホロー効果により高効率なカソードを形成できる。この最適な直径はガス圧、ガス組成等で異なるが、通常負グローの厚さの約2倍つまり50μm〜100μm程度である。尚、第2のスペーサ6を省略出来る場合もある。
【0020】
狭窄孔板4はステンレス、アルミニウム、ニッケル等の金属板、又はこれらの金属板をガラス等の絶縁物で被覆した板、あるいはガラス、セラミック等の薄板で形成される。狭窄孔板4に微小な透孔、即ち、狭窄孔5を穿設する。この狭窄孔5は画素ごとに1つずつ設けられ、その開口面積は第1のアドレス電極9の有効面積つまり負グローの拡がり面積よりも十分に小さいことが必要で、例えば第1のアドレス電極9の有効面積の約10分の1程度である。
【0021】
表示陽極1は前面ガラス板15に最も近接して配された、全画素に共通な電極で、前面ガラス15上に、例えば、酸化錫又は酸化インジュウム錫等の透明な導電性薄膜、又は、多数の開口部を持つメッシュ状の金属板を形成する。又、この表示陽極1はスクリーン印刷等の厚膜技術でも容易に形成できる。
【0022】
表示陽極1は第1のスペーサ2によって狭窄孔板4と隔てられている。第1のスペーサ2の厚さは、ここに陽光柱が安定に存在するに十分な空間が確保されるような値、例えば約1mm〜1.5mm程度に設定する。この厚さは、管体内に封入されるガスの圧力、組成等で異なる。この表示陽極1は、エッチング又は打ち抜きで成形した金属板をガラス等の絶縁層で被覆したもの、あるいは薄いガラス板やセラミック板等を積層して形成できるが、これに厚膜印刷等を組み合わせても形成できる。
【0023】
第1のスペーサ2の壁面及び狭窄孔板4の表示陽極1側には蛍光体層3が形成されている。この蛍光体層3は、スプレー法、沈澱法、あるいは印刷法等によって容易に形成できる。この蛍光体層3は、単色蛍光体又は水平あるいは/及び垂直方向の各画素ごとに順次繰り返し配された赤、緑及び青蛍光体からなる。
【0024】
次にこの実施の形態1の放電表示装置の動作を図3により説明する。複数の第1及び第2のアドレス電極9及び10のうち、画像信号に応じて選択された第1及び第2のアドレス電極9と10の間の放電のON/OFFに十分な直流電圧、例えば図3のAでON電位+100v、OFF電位0v、又、BではON電位−100v、OFF電位0vを、それぞれ第2及び第1のアドレス電極10、9に印加すれば、選択されて共にON電圧の印加された第2及び第1のアドレス電極10、9の交差点にある放電した画素の貫通孔8a,8bの放電空間は、イオン、電子又は準安定原子で満たされることになる。このとき表示陽極1には、図3のCに示すように、放電期間において第1のアドレス電極9との間の放電を維持するに十分なだけの電位で、なおかつ高すぎない直流電位、例えば+100vを印加しておく。なお、表示陽極1と第1のアドレス電極9間の放電開始電圧は、その間の距離が長いことと、狭窄孔板4の存在のため、第1及び第2のアドレス電極9及び10の間の放電開始電圧よりはかなり高くなるので、表示陽極1の電位を第2のアドレス電極10のON電位と同じ+100vに設定しても、アドレス放電が起きない場合にはこの表示放電は起きない。
【0025】
こうして画素が選択されてアドレス放電が起きると、表示陽極1と第1のアドレス電極9との間の放電開始電圧は放電維持電圧に近い電圧まで低下し、ここに表示放電が起きる。表示放電は陽光柱を伴うので蛍光体3を光らせるに十分な紫外線が効率よく得られる。
【0026】
実施の形態1の放電表示装置は、図3に示すように線順次駆動で動作させるが、実施の形態1の放電表示装置は、各画素に狭窄孔板4の狭窄孔5による抵抗体が挿入されているのと等価であるから、一旦第2のアドレス電極10の電圧が停止しても表示放電は、第1のアドレス電極9に消去電圧が印加されるまで持続するので、この放電表示装置はDC型抵抗メモリー動作とも言うべきメモリー機能を有することが分かる。
【0027】
複数の第1のアドレス電極9及び複数の第2のアドレス電極10は画素を選択するためのXYマトリクス電極を構成しており、両電極にアドレスパルス(パルス状のON電圧)を印加することにより、第3のスペーサ7の貫通孔8bを通してアドレス放電が起きる。このとき生じた電子が表示陽極1に加えられたプラス電位によって引っ張られて、狭窄孔5を通って第1のスペーサ2で仕切られた空間に拡散し、これによるプライミング効果によって、表示陽極1と第1のアドレス電極9との間に表示放電が誘引される。このとき第1のアドレス電極9は表示陰極としても動作することになる。この場合、表示陽極1と第1のアドレス電極9の間の電圧は、アドレス放電がない場合の放電開始電圧よりは低く、又放電維持電圧よりは高く設定する。こうすることにより、アドレス放電が有る場合には表示陽極1と第1のアドレス電極9との間の放電が起こり、そこから発する紫外線で蛍光体3が光り表示発光を行うが、アドレス放電がない場合には、表示放電が起こらないでので、蛍光体3の表示発光は起きない。
【0028】
この場合の狭窄孔5の役割は、その開口部の面積を表示陽極1及び第1のアドレス電極9の有効表示面積よりも十分に小さくしておくことにより、荷電粒子の流れ、つまり、放電電流がここで急速に絞られる。又同時に、ここにはイオンが滞留しイオン鞘と呼ばれる空間電荷層ができる。つまりこの狭窄孔5の両側で大きな電位差が生じ、放電空間に電気抵抗が挿入されたことと等価になり、各画素が独立した放電安定化抵抗を持つことができる。従って、表示陽極1が全画素に共通な電極で同じ電位であっても、各画素は独立した放電を行うことができる。勿論狭窄孔板4が無ければ、表示陽極1と第1のアドレス電極9との間で無負荷の放電がおきる場合があり、過剰電流のため放電表示装置の破壊に至る場合がある。狭窄孔4の作用により図1の構造の放電表示装置は、通常の線順次駆動によりいわゆるリフレッシュ型DC型PDPとして安定に動作するが、表示放電はアドレスパルスが停止しても狭窄孔5の電圧降下のために、表示陽極1と第1のアドレス電極9との間で独立して持続できる。従って、この放電表示装置は、いわばDC型抵抗メモリーとも言うべきメモリー動作も可能である。
【0029】
〔実施の形態2〕(図4、図5及び図6)
次に、放電表示装置の斜視図及び断面図を示す図4及び図5を参照して、実施の形態2を説明する。実施の形態1の放電表示装置が構造上はメモリー機能を有していないのに対し、この実施の形態2の放電表示装置は構造上メモリー機能を有する。即ち、この放電表示装置は、一旦壁電荷を形成して情報を保持し、これをトリガーとしてアドレス部とは別の放電空間に新たな表示放電を誘起する構造になっている。図4及び図5において、XYマトリクス電極を構成するアドレス部、つまり第1及び第2のアドレス電極9及び10と第3のスペーサ7の構造は実施の形態1と同じであり、又狭窄孔板4、表示陽極1、第1のスペーサ2及び蛍光体3との構造的関係も実施の形態1と同じであるから、これらの説明は省略する。
【0030】
実施の形態2の放電表示装置において、実施の形態1と相違するところは、全画素に共通なトリガーシート(メモリー板電極)12と、同じく全画素に共通な表示陰極11とを、狭窄孔板4とアドレス部(第1及び第2のアドレス電極9、10から構成される)の間に設置したことにある。
【0031】
トリガーシート12はステンレス、アルミニウム、ニッケル等の金属又は合金の板12aにエッチング又は機械加工等で貫通孔を穿け、これをガラス等の絶縁物12bで貫通孔を含めた全表面を被覆したものである。ガラス等の被覆の方法は、厚膜印刷や電着法によって容易に形成できるが、アルミニウム等の金属板を酸化させて表面に絶縁膜を形成したものでもよい。トリガーシート12の厚さは貫通孔の内壁面に十分な壁電荷が形成されるようにするため、約100μm〜200μmが適当である。又、その絶縁層12bの厚さは壁電荷を蓄えるに十分な静電容量を持たせるために10μm〜20μmに設定される。
【0032】
表示陰極11はトリガーシート12の金属板と同様に貫通孔が穿けられた金属板で形成されるが、絶縁層で被覆されないいわゆる直流型電極である。又この金属板の表面を二次電子放射率の高い材料、例えば六ホウ化ランタン等で被覆してもよい。又、この表示陰極11は、実施の形態1におけるカソードとしての第1のアドレス電極9の説明のところで既述したように、貫通孔の径と板厚を最適化することで、ホロー効果を持つように形成することも可能である。第2のスペーサ6は表示陰極11に負グローが安定して生ずる空間を確保するためのものであるから、表示陰極11の構造により高さが設定され、あるいは省略することもできる。
【0033】
第1のアドレス電極9、トリガーシート12及び表示陰極11の各貫通孔と、狭窄孔板4の各狭窄孔5とが連通した空間を形成するように、各電極、電極板及びスペーサが順次積層されて一体となって、放電管の管体内に封入され。
【0034】
次に、この実施の形態2の放電表示装置の動作を図6により説明する。まず、図6のリセット期間においては、トリガーシート12に、全画素がいっせいに放電するような高い電圧、例えば200v程度を有し、短い幅、例えば、数μsecの幅の正極性パルスを印加して、トリガーシート12と表示陰極11との間にリセット放電を起こさせ、全ての画素の壁電荷を一旦消去させる。これは自己消去法と呼ばれる方法で、自己の放電で発生した空間電荷により新たな壁電荷が形成される時間を与えずにパルスの印加を停止することで、壁電荷を消去するものである。
【0035】
このような初期状態からアドレス動作を開始する。ここでも実施の形態1と同様に、複数の第1及び第2のアドレス電極9及び10のうち、画像信号に応じて選択された第1及び第2のアドレス電極9と10の間の放電のON/OFFに十分な直流電圧、例えば、図6のAでON電位+100v、OFF電位0v、又BではON電位−100v、OFF電位0v、を印加すれば、選択されて共にON電圧の印加された第2及び第1のアドレス電極10、9の交差点にある放電した画素の貫通孔8a,8bの放電空間はイオン、電子又は準安定原子で満たされる。このとき、図6のEのようにアドレス期間のトリガーシート12の電位を低い電圧例えば−100vに保持しておくと、アドレス放電の起こった画素におけるトリガーシート12の絶縁層12bの表面に正の壁電荷が蓄積される。
【0036】
因みに、選択されない画素では、第1のアドレス電極9の電位はOFF電位の0vになっているので、トリガーシート12の電位が−100vであっても、第1のアドレス電極9の電位0vによって、第1のアドレス電極9と第2のアドレス電極10との間の電界が弱められ、放電は起きない。こうしてアドレス期間に画像情報に応じて画面全体に正の壁電荷の分布が生じる。
【0037】
次に、トリガ期間において、トリガーシート12の電位を例えば+50vにすると同時に、図6のDに示すように表示陰極11の電位を−100vにする。こうすると正の壁電荷のある画素では、トリガーシート12に+50vに重畳して高い電圧が現われるのでトリガー放電が起こり、壁電荷のないところには放電は起きない。こうして選択された画素にトリガー放電が起きると、表示陽極1と表示陰極11との間の放電開始電圧が、放電維持電圧に近い電圧まで低下し、ここに表示放電が起きる。表示放電は陽光柱を伴うので蛍光体層3を光らせるのに十分な紫外線が効率よく発生する。勿論、選択されない画素つまりアドレス放電のない画素では、表示陽極1と表示陰極11の間の放電が起きない。
【0038】
表示放電は、狭窄孔5によって電位降下されるので、この狭窄孔5は各画素ごとにインピーダンスが挿入されたのと等価になるから、表示陽極1と表示陰極11の間に、少なくとも放電維持電圧以上の直流電圧が維持される間は、メモリー放電が持続する。つまり、図4及び図5の構造の放電表示装置は、図1及び図2の放電表示装置と同様にDC型抵抗メモリー機能を有する。勿論、表示陽極1に直流電圧を印加する代わりに、正極性の短い幅のパルスを継続的に印加することで、パルスメモリーを行うことができるのは、従来の方法と同じである。
【0039】
実施の形態2は、実施の形態1の構造のパネルに一時的に壁電荷を蓄える構造的なメモリー機能を付加したものである。但し、この壁電荷はメモリー動作に移行するための、いわばトリガーとして作用するので、そのメモリー動作は図1及び図2の放電表示装置と同様なDC型抵抗メモリー動作である。
【0040】
図6に示すように、リセット期間において、トリガーシート12に短い幅で、高電圧の正極性パルスを印加して、トリガーシート12と表示陰極11との間にリセット放電を起こし、全ての画素の壁電荷を一旦消去する。しかる後に、第1のアドレス電極9及び第2のアドレス電極10により、線順次方式で画素をアドレスすることによって、画像に応じてアドレス放電を起こさせる。このときトリガーシート12の電位をアドレス放電の放電維持電位より低くしておくと、トリガーシート12の貫通孔の内壁面及び貫通孔の近傍の絶縁層に正の電荷が壁電荷として蓄積される。このようにして線順次方式による書き込み動作を全画素にわたり行うと、各画素には画像に応じた壁電荷の分布が現れる。この状態で次のメモリー期間に入る。
【0041】
さて、上述の壁電荷がある画素とない画素の分布が存在する状態で、トリガーシート12の電位を上げると、正の壁電荷がある場所は無い場所よりも高い電圧を生ずるために、正の壁電荷のあるところ、即ちアドレス放電が起こったところのみで、この壁電荷と表示陰極11の間に放電が起きる。この放電は放電後直ちに壁電荷を失って停止するが、この放電により表示陰極11と表示陽極1との間の放電を誘起する。言い換えれば、トリガーシート12及び表示陰極11間の放電がトリガー放電となって、表示陰極1と表示陰極11がともに全画素共通の板状電極にも拘らず、画像に応じた表示放電が起きる。この表示放電はアドレスパルスが停止しても、狭窄孔5による放電の電圧降下のために独立して持続できる。つまりDC型抵抗メモリー動作を行う。又、この表示放電は、表示陽極1又は表示陰極11に表示中の印加電圧と逆極性の電圧を印加することで一斉に停止する。
【0042】
〔実施の形態3〕(図7、図8及び図9)
次に、放電表示装置の斜視図及び断面図を示す図7及び図8を参照して、実施の形態3を説明する。この放電表示装置は実施の形態2がトリガーシート12に壁電荷を一時蓄積する構造であったのに対し、実施の形態3の放電表示装置はトリガーシート12を省略するかわりに、第1のアドレス電極9の表面を絶縁層13で被覆したいわゆるAC型電極とすることで、トリガーシートの作用を兼用し、第1のアドレス電極9に壁電荷を一時的に蓄積するようにしたものである。
【0043】
又、実施の形態3において表示陰極11、第2のスペーサ6、狭窄孔板4、蛍光体3、第1のスペーサ2及び表示陽極1の構造的関係は実施の形態2と同一であるから、ここでの説明は省略する。
【0044】
図7及び図8に示される第1のアドレス電極9の表面を被覆する絶縁層13は、スクリーン印刷法、電着法又は蒸着法等により10μm〜20μmのガラス等の材料を用いて形成される。図7及び図8では第1のアドレス電極9のみを絶縁層13で被覆したものであるが、アドレス放電による壁電荷を一時的に蓄えることが目的であるから、第2のアドレス電極10又は、第1のアドレス電極9及び第2のアドレス電極10の両方を絶縁層で被覆した構造も可能である。
【0045】
そこで図7及び図8に示される実施の形態3の放電表示装置の動作を図9により説明する。まず、図9のリセット期間においては、第1のアドレス電極9に全画素がいっせいに放電するような高い電圧、例えば200v程度の正極性パルスを印加して、第1のアドレス電極9と表示陰極11との間にリセット放電を起こし、第1のアドレス電極9の絶縁層13の表面に負の電荷を壁電荷として蓄積する。この場合のリセットパルスは、実施の形態2のリセットパルスより幅を広くすることで壁電荷を形成している。
【0046】
次にこのような初期状態からアドレス動作を開始する。実施の形態1又は実施の形態2と同様に、複数の第1及び第2のアドレス電極9及び10のうち、画像信号に応じて選択された第1及び第2のアドレス電極9と10の間の放電のON/OFFに十分な直流電圧、例えば図9のAでON電位+100v、OFF電位0v、又BではON電位−100v、OFF電位0vを印加すれば、選択されて放電した画素の貫通孔8a,8bの放電空間はイオン、電子又は準安定原子で満たされる。このとき、全ての画素の第1のアドレス電極9の絶縁層上には負の壁電荷が存在するので、第1のアドレス電極9と第2のアドレス電極10との間の電圧は一層高くなり確実なアドレス放電が起きる。
【0047】
こうしてアドレス放電が起きた画素では、第1のアドレス電極9の絶縁層上の負の壁電荷は消去されて直ちに正の壁電荷が形成され、アドレス放電が起きなかった画素ではそのままの状態、つまり負の壁電荷が残る。
【0048】
この状態で次のトリガー期間において、第1のアドレス電極9に正のトリガーパルスを印加する。この電圧は先のリセットパルスよりも低い電圧、例えば100vでよい。前述のごとくアドレス放電による正の壁電荷の存在する電極では、この電圧に壁電荷の電圧が重畳されるので、ここだけにトリガー放電が起こる。
【0049】
こうして選択された画素にトリガー放電が起きると、表示陽極1と表示陰極11との間の放電開始電圧は放電維持電圧に近い電圧まで低下し、ここに表示放電が起きる。表示放電は陽光柱を伴うので、蛍光体3を光らせるに十分な紫外線を効率よく発生する。勿論、選択されない画素つまりアドレス放電のない画素では表示陽極1と表示陰極11の間の放電は起きない。
【0050】
表示放電は、狭窄孔5によって電位降下されるので、この狭窄孔5は各画素ごとにインピーダンスが挿入されたのと等価になるから、表示陽極1と表示陰極11の間に少なくとも放電維持電圧以上の直流電圧を維持する間はメモリー放電が継続する。つまり、図7及び図8の放電表示装置も図1及び図2のPDPと同様にDC型抵抗メモリー機能を有する。勿論、この場合、表示陽極1の直流電圧の代わりに正極性の短い幅のパルスを継続的に印加することでパルスメモリー動作を行わせることができるのは従来の方法と同じである。
【0051】
図4及び図5の放電表示装置と、図7及び図8の放電表示装置との構造上の差異は、第1のアドレス電極9の表面を貫通孔8a内をも含めて絶縁層13で被覆し、ここに壁電荷を一時的に蓄積することで図4及び図5のトリガーシート12を省略した点にある。
【0052】
まず図9のリセット期間においては、第1のアドレス電極9に一斉に正極性のリセットパルスを印加する。この時のパルス幅を図6の場合よりも広くすると、第1のアドレス電極9の各画素の絶縁層上には負の壁電荷が蓄積される。
【0053】
次に、通常の線順次駆動のごとく、第1のアドレス電極9には負極性の走査パルスを、第2のアドレス電極10には正の画像信号を印加してアドレス動作を行う。こうして第1のアドレス電極9の放電の起きたところには、正の壁電荷が蓄積され、放電の起きなかったところには負の壁電荷がそのまま残る。
【0054】
さて、上述のごとく正負の壁電荷が分布した状態で、トリガーシート12の電位を上げると、正の壁電荷がある場所は無い場所よりも高い電圧を生ずるために、正の壁電荷のあるところ、即ちアドレス放電が起こったところのみで、この壁電荷と表示陰極11との間に放電が起きる。この放電は放電後直ちに壁電荷を失って停止するが、この放電により表示陰極11と表示陽極1との間の放電を誘起する。言い換えればアドレス電極9と表示陰極11間の放電がトリガー放電となって、表示陽極1と表示陰極11が共に全画素共通な板状電極にも関わらず画像に応じた表示放電が起きる。この表示放電はアドレスパルスが停止しても狭窄孔5による電圧降下のために独立して持続できる。つまりDC型抵抗メモリー動作を行う。
【0055】
又、この表示放電は、表示陽極1又は表示陰極11に表示中の印加電圧と逆極性の電圧を印加することで一斉に停止する。
【0056】
〔実施の形態4〕(図10、図11及び図13)
次に、放電表示装置の斜視図及び断面図を示す図10及び図11を参照して、実施の形態4を説明する。この放電表示装置は、図1及び図2で説明した実施の形態1の放電表示装置における狭窄孔板4の代わりに、狭窄孔付きメモリー板電極16を設けて、上述の実施の形態1の狭窄孔板4にメモリー機能を付加したものである。その他の構成は、実施の形態1と同様であるので、図10及び図12において、図1及び図2と対応する部分には同一符号を付して重複説明を省略する。
【0057】
狭窄孔付きメモリー板電極16は、図4及び図5で説明した実施の形態2に設けられているトリガーシート12と同様の構造を有し、ステンレス、アルミニウム、ニッケル等の金属又は合金の板、即ち金属板16aにエッチング又は機械加工等で貫通孔を穿け、これをガラス等の絶縁層16bで、貫通孔を含めた全表面を被覆したものである。5は、その貫通孔が絶縁層16bで被覆された狭窄孔である。この狭窄孔5は画素ごとに1つずつ設けられ、その開口面積は第1のアドレス電極9の有効面積つまり負グローの拡がり面積よりも十分に小さいことが必要で、例えば第1のアドレス電極9の有効面積の約10分の1程度である。ガラス等の絶縁層16bの金属板16aへの被覆の方法は、厚膜印刷法や電着法によって容易に形成できるが、アルミニウム等の金属板を酸化させて表面に絶縁膜を形成したものでもよい。金属板16aの厚さは、貫通孔5の内壁面に十分な壁電荷が形成されるようにするため、約100μm〜200μmが適当である。又、絶縁層16bの厚さは、壁電荷を蓄えるに十分な静電容量を持たせるために10μm〜20μmに設定される。
【0058】
次に、この実施の形態4の放電表示装置の動作を図12により説明する。狭窄孔付きメモリー板電極16は、図4及び図5で説明した実施の形態2に設けられているトリガーシート12と同様の動作によって、画像に応じたアドレス放電の期間中に発生する空間電荷を、一旦、絶縁層16bの表面上に壁電荷として蓄積する。しかる後、メモリー表示期間において、狭窄孔付きメモリー板電極16に継続的に印加するサステインパルスによりメモリー放電を行わせる。
【0059】
アドレス放電からメモリー放電のための壁電荷を形成する過程の説明は、図4及び図5で説明した実施の形態2に設けられているトリガーシート12に関する動作説明を援用して、重複説明は省略する。
【0060】
そこで、仮に、アドレス動作によって、狭窄孔付きメモリー板電極16の絶縁層16bの表面に蓄積した壁電荷による壁電圧が+50Vであったとすると、この電極16に、正極性の、例えば、+150V程度のパルスを印加すると、カソードとして動作する第1のアドレス電極9のオフ電位を0Vとすれば、上述のパルスの立ち上がり時には、アドレス電極9と狭窄孔付きメモリー板電極16との間に200Vの電位差が生じ、アドレス電極9及び狭窄孔付きメモリー板電極16間に、メモリー放電が起きる。このとき、表示陽極1に、適当な電圧、例えば、+150V程度の一定電圧を与えておけば、上述の放電に誘起されて、表示陽極1と第1のアドレス電極9との間に表示放電が起きる。
【0061】
メモリー放電は、所謂、半交流的放電であるから、新たな壁電荷(マイナス電荷)の形成により、上述のメモリー放電は停止する。このとき、狭窄孔付きメモリー板電極16の狭窄孔5の周辺では、マイナスの壁電荷の形成に伴って表示陽極1側には、プラスの空間電荷層ができ、二重鞘(Double Seath) が形成される。表示陽極1の電位が十分に高く、又、狭窄孔5の径が適度に大きい場合には、実施の形態2及び3のように、この二重鞘を越えて放電が継続するが、実施の形態4のように、表示陽極1の電位が低く、又、狭窄孔5の径が小さい場合には、この二重鞘の形成によって、表示放電は停止する。
【0062】
さて、上述のように、二重鞘の形成によって、メモリー放電及び表示放電が停止するが、狭窄孔付きメモリー板電極16に印加した正極性のパルスの立ち下がり時に、狭窄孔付きメモリー板電極16の狭窄孔5の周辺の電位が低下して、狭窄孔付きメモリー板電極16と表示陽極1との間の電位差が再び大きくなるので、メモリー放電及び表示放電が再開される。しかし、このメモリー放電によって、今度は、狭窄孔付きメモリー板電極16の絶縁層16b上のマイナスの壁電荷が消滅し、狭窄孔5にはプラスの壁電荷が再び形成され、即ち、メモリー放電の初期の状態に再度復帰したことになるので、狭窄孔付きメモリー板電極16に上述した正極性パルスを継続的に印加すれば、メモリー放電を持続させることができ、その間表示放電も維持される。
【0063】
〔実施の形態5〕(図13、図14及び図15)
次に、放電表示装置の斜視図及び断面図を示す図13及び図14を参照して、実施の形態5を説明する。この放電表示装置は、図4及び図5で説明した実施の形態2の放電表示装置における狭窄孔板4の代わりに、図10及び図11を用いた実施の形態4で説明したのと同様の狭窄孔付きメモリー板電極16を設けて、上述の実施の形態2の狭窄孔板4にメモリー機能を付加したものである。その他の構成は、実施の形態2と同様であるので、図13及び図14において、図4及び図5と対応する部分には同一符号を付して重複説明を省略する。
【0064】
次に、この実施の形態4の放電表示装置の動作を図15により説明する。尚、アドレス放電からメモリー放電のための壁電荷を形成する過程の説明は、図4及び図5で説明した実施の形態2に設けられているトリガーシート12に関する動作説明を援用して、重複説明は省略する。
【0065】
上述の実施の形態4の動作説明と同様に、仮に、アドレス動作によって、狭窄孔付きメモリー板電極16の絶縁層16bの表面に蓄積した壁電荷の壁電圧が+50Vであったとすると、この電極16に、正極性の、例えば、+150V程度のパルスを印加すると、カソードとして動作する第1のアドレス電極9のオフ電位を0Vとすれば、上述のパルスの立ち上がり時には、アドレス電極9と狭窄孔付きメモリー板電極16との間に200Vの電位差が生じ、トリガーシート12と、狭窄孔付きメモリー板電極16及び表示陰極11との間で、放電が起きる。この放電が直ちに停止するが、狭窄孔付きメモリー板電極16の絶縁層16b上には、プラスの壁電荷ができる。言い換えれば、アドレス放電によって、形成されたトリガーシート12上のプラスの壁電荷が、狭窄孔付きメモリー板電極16に移ったことになる。尚、この後の表示放電とメモリー放電との関係は、実施の形態4の場合と同様であるので、重複説明は省略する。
【0066】
尚、図7及び図8で説明した実施の形態の3の放電表示装置における狭窄孔板4の代わりに、図13及び図14を用いて説明した実施の形態5と同様の狭窄孔付きメモリー板電極16を設けて、上述の実施の形態3の狭窄孔板4にメモリー機能を付加することもできる。この場合の放電表示装置の動作は、実施の形態5の動作と同様であるので、その重複説明は省略する。
【0067】
〔実施の形態6〕(図16)
次に、放電表示装置の断面図及び回路を示す図16を参照して、実施の形態6を説明する。この放電表示装置は、図13及び図14で説明した実施の形態5と同じ構造の放電表示装置に、後述の構成を付加したものであるので、図16では、前面ガラス板15、表示陽極1、第1のスペーサ2、蛍光体層3、第2のスペーサ6及び狭窄孔付きメモリー板電極16のみを図示し、その他は図示を省略している。
【0068】
この実施の形態6は、狭窄孔付きメモリー板電極16が、表示陽極1と、表示陰極11との間に設けられ、しかも、これらの各電極が金属板及び表面が絶縁層で被覆された金属板を積層した構造となっているため、各電極板間に比較的大きな静電容量を有することによる問題点を解決したものである。
【0069】
実施の形態4及び5のところで説明したように、メモリー放電による表示期間では、表示陰極11電位を0Vにし、且つ、表示陽極1にはメモリー放電から表示放電を引き出すのに十分なプラスの電位を与え、この状態で狭窄孔付きメモリー板電極16に継続的な正極性のパルスを印加して表示放電を行う。
【0070】
さて、表示陽極1と狭窄孔付きメモリー板電極16との間には、第1の静電容量(容量値をC1とする)19が、又、表示陰極11と狭窄孔付きメモリー板電極16との間には第2の静電容量(容量値をC2とする)20が存在する。そして、表示陽極1及び狭窄孔付きメモリー板電極16は、それぞれ1枚の板状電極であり、しかもこれらの電極1、16は、第1のスペーサ2を介して、例えば、1mm程度の間隔を以て、互いに平行に配されており、第1の静電容量19の容量値は、無視できない程度に大きなものとなる。この第1の静電容量19の容量値C1は、第1のスペーサ2の材質、高さ及び幅や、狭窄孔付きメモリー板電極16の絶縁層16bの材質及び厚さ等に依存するが、20cm角のPDPの場合を例にとれば、大凡5000pF以上にもなる。
【0071】
一方、表示陰極11及び狭窄孔付きメモリー板電極16は、第1のスペーサ2より厚さの小さい第2のスペーサ6を介して、互いに平行に配されているので、第2の静電容量20の容量値C2は、第1の静電容量19の容量値C1より大きなものとなる。
【0072】
このように、狭窄孔付きメモリー板電極16と、その両側に対向する表示陽極1及び表示陰極11との間に、上述したように、大きな容量値C1、C2の静電容量19、20が存在するので、この狭窄孔付きメモリー板電極16に上述のパルス電圧を印加すると、両静電容量19、20に電気エネルギーが蓄積され、これに基づいて、表示に必要なガス放電とは無関係な充放電電流が両電極1、11及びこれらに接続された回路(図示せず)に流れ、大きな電力損失を招来する。
【0073】
そこで、この実施の形態6では、逆流防止手段としての第1のダイオード(D1)17のカソードを表示陽極1に接続し、そのアノードに直流電源21によって、表示陽極1に印加すべき所定駆動電位(正の電位)を印加する。尚、電源21の負側は接地されている。又、逆流防止手段としての第2のダイオード(D2)18のアノードを表示陰極11に接続し、そのカソードに、表示陰極11に印加すべき電位(接地電位)を印加する。
【0074】
尚、第1及び第2のダイオード17、18は、いずれか一方のみを設けても良く、その場合でも、いずれのダイオードも設けない場合に比べて、大幅に電力損失を少なくすることができるが、両方のダイオード17、18を設ければ電力損失はより一層大幅に軽減される。
【0075】
次に、実施の形態6の動作を、図16を参照して説明する。狭窄孔付きメモリー板電極16に正極性のパルス電圧Pを印加すると、そのパルスPの印加前に第1の静電容量19に蓄積されていた電荷に基づく電圧がこのパルス電圧Pに重畳されて、表示陽極1には、狭窄孔付きメモリー板電極16の電圧より高い電圧が印加される。そして、表示放電により、第1の静電容量19に蓄積されていた電荷が、矢印付きの実線の経路を経て放電される。従って、第1の静電容量19に蓄積されていた電荷は表示に有効に利用される。尚、表示電流が流れる経路は図示を省略している。
【0076】
次に、狭窄孔付きメモリー板電極16に印加されるパルス電圧Pの立ち下がりに着目すると、パルス電圧Pの狭窄孔付きメモリー板電極16への印加によって、第2の静電容量20に電荷が蓄積されるが、パルス電圧Pの立ち下がりによって、第2の静電容量20の電荷による電圧の降下によって、表示陰極11の電位がマイナスになり、第2の静電容量20に蓄積されている電荷が、矢印付きの破線の経路を経て放電される。従って、この場合も、その放電電流は表示陽極1から表示陰極1に向かって流れるから、この第2の静電容量20に蓄積されている電荷は、表示放電に重畳されるので、その電荷が表示に有効に利用される。
【0077】
この図16の実施の形態6は、図13及び図14で説明した実施の形態5を改良したものであるが、図10及び図11で説明した実施の形態4も、実施の形態6と、実質的に同様に改良することができる。即ち、図13及び図14の放電表示装置において、第1のダイオード(D1)17のカソードを表示陽極1に接続し、そのアノードに直流電源21によって、表示陽極1に印加すべき所定駆動電位(正の電電位)を印加する。尚、電源21の負側は接地されている。又、第2のダイオード(D2)18のアノードは、カソードとしての第1のアドレス電極9に接続し、その第1のアドレス電極9に、第1のアドレス電極に印加すべき電位(接地電位)を印加する。この場合の動作も、実施の形態6の動作説明と同様なので、重複説明は省略する。
【0080】
本発明によれば、隔壁を介して互いに交差するごとく近接して配されたそれぞれ複数の第1及び第2のアドレス電極と、放電空間に挿入された、荷電粒子を複数の微小な狭窄孔を通過させることによって放電電流を制限するようにした絶縁体又は金属板からなる狭窄孔板と、内壁面に蛍光体を塗布したスペーサと、全画素に共通な表示陽極とを有し、上記複数の第1及び第2のアドレス電極、上記狭窄孔板、上記スペーサ並びに上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなる放電表示装置において、上記複数の第1及び第2のアドレス電極と上記狭窄孔板との間に配された、上記全画素に共通な金属板からなる表示陰極と、複数の透孔が設けられると共に、その各透孔の内壁面を含めた全表面が絶縁層で被覆された、全画素に共通な金属板からなるトリガーシートとを有し、上記複数の第1及び第2のアドレス電極、上記トリガーシート、上記表示陰極、上記狭窄孔板、上記スペーサ及び上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなるので、放電電流を制限するようにした狭窄孔板によって各画素毎の放電安定抵抗が容易に実現でき、表示陽極も全画素に共通な構成の簡単なもので良く、これによって、スペーサに塗布された蛍光体層の塗布面積が拡がり、蛍光体層の輝度と発光効率が改善され、しかも、過剰電流による電極劣化がなくなり、長寿命化を達成することのできる直流型抵抗メモリー方式の放電表示装置を得ることができ、これに加えて、アドレス動作によって発生した電荷粒子を、全画素のアドレスが終了するまで蓄えておき、メモリー動作は全画素一斉のタイミングで行うことができ、即ち、アドレス動作とメモリー動作が全画素で別々のタイミングで行われるため、動作条件を広く安定させることのできる放電表示装置を得ることができる。
【0081】
第4の本発明によれば、第1又は第2の本発明の放電表示装置において、複数の第1及び第2のアドレス電極と狭窄孔板との間に配された、全画素に共通な金属板からなる表示陰極を有すると共に、複数の第1又は第2のアドレス電極のどちらか一方又は両方を絶縁層で被覆して、全画素に共通なトリガーシートとしての機能をも持たせるようにしたので、第1又は第2の本発明の効果に加えて、アドレス動作によって発生した電荷粒子を、全画素のアドレスが終了するまで蓄えておき、メモリー動作は全画素一斉のタイミングで行うことができ、即ち、アドレス動作とメモリー動作が全画素で別々のタイミングで行われるため、動作条件を広く安定させることができ、しかも構造の簡単な放電表示装置を得ることができる。
【0083】
第6の本発明によれば、第1又は第2の本発明の放電表示装置において、狭窄孔板を、金属板の全表面を絶縁層で被覆し、第1及び第2のアドレス電極からの荷電粒子を壁電荷として蓄積する狭窄孔付きメモリー板電極にて構成してなり、狭窄孔付きメモリー板電極と、第1及び第2のアドレス電極の内のカソードとなる電極との間でメモリー放電が起こり、そのメモリー放電による補助的放電によって、狭窄孔付きメモリー板電極及び表示陽極間に表示放電が起こるように、その狭窄孔付きメモリー板電極にパルス電圧を継続的に印加するようにしたので、第1又は第2の本発明の効果に加えて、メモリー放電による表示放電の制御が容易且つ確実になる放電表示装置を得ることができる。
【0084】
第7の本発明によれば、第3、第4又は第5の本発明の放電表示装置において、狭窄孔板と表示陽極との間のスペーサの厚さを、この間隙に陽光柱が安定的に存在するのに十分な厚さに設定すると共に、狭窄孔板と表示陰極との間隙は、表示陰極近傍に負グローが安定的に形成されるに十分な距離又は構造で、なおかつここには陽光柱が発生しないような短い距離又は構造に設定すると共に、狭窄孔板に設けた各狭窄孔の開口面積を、表示陽極及び表示陰極の有効面積、即ちガス空間に対して放電電流を流し得る全表面積よりも十分に小さい面積に設定するようにしたので、第3、第4又は第5のの本発明の効果に加えて、メモリー放電による表示放電の制御が容易且つ確実になる放電表示装置を得ることができる。
【0085】
第8の本発明によれば、第6の本発明の放電表示装置において、表示陽極及びその表示陽極に印加すべき所定駆動電位の電位点の間と、第1及び第2のアドレス電極の内のカソードとなる電極並びにそのカソードとなる電極に印加すべき所定駆動電位の電位点の間とのいずれか一方、又は両方に逆流防止手段を接続したので、第6の本発明の効果に加えて、狭窄孔付きメモリー板電極及び表示陽極の間と、狭窄孔付きメモリー板電極と、第1及び第2のアドレス電極の内のカソードとなる電極との間とのいずれか一方、又は両方にに存在する静電容量による電力損失を大幅に低減することができ、又、表示陽極に印加すべき所定駆動電位と、第1及び第2のアドレス電極の内のカソードとなる電極に印加すべき所定駆動電位とのいずれか一方、又は両方を低くするこのできる放電表示装置を得ることができる。
【0086】
第9の本発明によれば、第7の本発明の放電表示装置において、表示陽極及びその表示陽極に印加すべき所定駆動電位の電位点の間と、表示陰極及びその表示陰極に印加すべき所定駆動電位の電位点の間とのいずれか一方、又は両方に逆流防止手段を接続したので、第7の本発明の効果に加えて、狭窄孔付きメモリー板電極及び表示陽極の間と、狭窄孔付きメモリー板電極及び表示陰極の間とのいずれか一方、又は両方に存在する静電容量による電力損失を大幅に低減することができ、又、表示陽極に印加すべき所定駆動電位と、表示陰極に印加すべき所定駆動電位とのいずか一方、又は両方を低くすることのできる放電表示装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の展開斜視図である。
【図2】その実施の形態1の断面図である。
【図3】その実施の形態1の電圧波形とタイミングを示す図である。
A 第2のアドレス電極の電位(画像信号)(走査信号)
B 第1のアドレス電極の電位
C 表示陽極の電位
【図4】本発明の実施の形態2の展開斜視図である。
【図5】その実施の形態2の断面図である。
【図6】その実施の形態2の電圧波形とタイミングを示す図である。
A 第2のアドレス電極の電位(画像信号)
B 第1おアドレス電極の電位(走査信号)
C 表示陽極の電位
D 表示陰極の電位
E トリガーシートの電位
【図7】本発明の実施の形態3の展開斜視図である。
【図8】その実施の形態3の断面図である。
【図9】その実施の形態3の電圧波形とタイミングを示す図である。
A 第2のアドレス電極の電位(画像信号)
B 第1のアドレス電極の電位(走査信号)
C 表示陽極の電位
D 表示陰極の電位
【図10】本発明の実施の形態4の展開斜視図である。
【図11】その実施の形態4の断面図である。
【図12】その実施の形態5の電圧波形とタイミングを示す図である。
A 第2のアドレス電極の電位(画像信号)
B 第1のアドレス電極の電位(走査信号)
C 表示陽極の電位
D 狭窄孔付きメモリー板電極
【図13】本発明の実施の形態4の展開斜視図である。
【図14】その実施の形態5の断面図である。
【図15】その実施の形態5の電圧波形とタイミングを示す図である。
A 第2のアドレス電極の電位(画像信号)
B 第1おアドレス電極の電位(走査信号)
C 表示陽極の電位
D 表示陰極の電位
E トリガーシートの電位
F 狭窄孔付きメモリー板電極の電位
【図16】実施の形態6の一部を示す断面図及び回路図である。
【図17】従来の狭窄放電パネルの電極構造を示す斜視図である。
【図18】従来のパルスメモリー型PDPの展開斜視図である。
【図19】従来の抵抗付きパルスメモリー型PDPの展開斜視図である。
【符号の説明】
1 表示陽極
2 第1のスペーサ
3 蛍光体層
4 狭窄孔板
5 狭窄孔
6 第2スペーサ
7 第3のスペーサ
8 貫通孔
9 第1のアドレス電極
10 第2のアドレス電極
11 表示陰極
12 トリガーシート電極
13 絶縁層
14 背面ガラス板
15 前面ガラス板
16 狭窄孔付きメモリー板電極
17 第1のダイオード
18 第2のダイオード
19 第1の静電容量
20 第2の静電容量

Claims (6)

  1. 隔壁を介して互いに交差するごとく近接して配されたそれぞれ複数の第1及び第2のアドレス電極と、放電空間に挿入された、荷電粒子を複数の微小な狭窄孔を通過させることによって放電電流を制限するようにした絶縁体又は金属板からなる狭窄孔板と、内壁面に蛍光体を塗布したスペーサと、全画素に共通な表示陽極とを有し、上記複数の第1及び第2のアドレス電極、上記狭窄孔板、上記スペーサ並びに上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなる放電表示装置において、
    上記複数の第1及び第2のアドレス電極と上記狭窄孔板との間に配された、上記全画素に共通な金属板からなる表示陰極と、
    複数の透孔が設けられると共に、その各透孔の内壁面を含めた全表面が絶縁層で被覆された、全画素に共通な金属板からなるトリガーシートとを有し、
    上記複数の第1及び第2のアドレス電極、上記トリガーシート、上記表示陰極、上記狭窄孔板、上記スペーサ及び上記表示陽極を順次積層させて、放電ガスを有する管体内に封入されてなることを特徴とする放電表示装置。
  2. 請求項に記載の放電表示装置において、
    上記複数の第1及び第2のアドレス電極と上記狭窄孔板との間に配された、上記全画素に共通な金属板からなる表示陰極を有すると共に、
    上記複数の第1又は第2のアドレス電極のどちらか一方又は両方を絶縁層で被覆して、上記全画素に共通なトリガーシートとしての機能をも持たせるようにしたことを特徴とする放電表示装置。
  3. 請求項に記載の放電表示装置において、
    上記狭窄孔板を、金属板の全表面を絶縁層で被覆し、上記第1及び第2のアドレス電極からの荷電粒子を壁電荷として蓄積する狭窄孔付きメモリー板電極にて構成してなり、
    該狭窄孔付きメモリー板電極と、上記第1及び第2のアドレス電極の内のカソードとなる電極との間でメモリー放電が起こり、該メモリー放電による補助的放電によって、上記狭窄孔付きメモリー板電極及び上記表示陽極間に表示放電が起こるように、該狭窄孔付きメモリー板電極にパルス電圧を継続的に印加するようにしたことを特徴とする放電表示装置。
  4. 請求項又はに記載の放電表示装置において、
    上記狭窄孔板を、金属板の全表面を絶縁層で被覆し、上記第1及び第2のアドレス電極からの荷電粒子を壁電荷として蓄積する狭窄孔付きメモリー板電極にて構成してなり、
    該狭窄孔付きメモリー板電極及び上記表示陰極の間でメモリー放電が起こり、該メモリー放電による補助的放電によって、上記狭窄孔付きメモリー板電極及び上記表示陽極間に表示放電が起こるように、該狭窄孔付きメモリー板電極にパルス電圧を継続的に印加するようにしたことを特徴とする放電表示装置。
  5. 請求項に記載の放電表示装置において、
    上記表示陽極及び該表示陽極に印加すべき所定駆動電位の電位点の間と、上記第1及び第2のアドレス電極の内のカソードとなる電極並びに該カソードとなる電極に印加すべき所定駆動電位の電位点の間とのいずれか一方、又は両方に逆流防止手段を接続したことを特徴とする放電表示装置。
  6. 請求項に記載の放電表示装置において、
    上記表示陽極及び該表示陽極に印加すべき所定駆動電位の電位点の間と、上記表示陰極及び該表示陰極に印加すべき所定駆動電位の電位点の間とのいずれか一方、又は両方に逆流防止手段を接続したことを特徴とする放電表示装置。
JP670196A 1995-08-09 1996-01-18 放電表示装置 Expired - Fee Related JP3641762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP670196A JP3641762B2 (ja) 1995-08-09 1996-01-18 放電表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-203384 1995-08-09
JP20338495 1995-08-09
JP670196A JP3641762B2 (ja) 1995-08-09 1996-01-18 放電表示装置

Publications (2)

Publication Number Publication Date
JPH09106767A JPH09106767A (ja) 1997-04-22
JP3641762B2 true JP3641762B2 (ja) 2005-04-27

Family

ID=26340896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP670196A Expired - Fee Related JP3641762B2 (ja) 1995-08-09 1996-01-18 放電表示装置

Country Status (1)

Country Link
JP (1) JP3641762B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392186B (en) 1997-12-01 2000-06-01 Hitachi Ltd Plasma display panel and image display using the same
JP2006004954A (ja) * 2005-09-12 2006-01-05 Matsushita Electric Works Ltd 電子エミッタ付発光装置

Also Published As

Publication number Publication date
JPH09106767A (ja) 1997-04-22

Similar Documents

Publication Publication Date Title
US6184848B1 (en) Positive column AC plasma display
US6504519B1 (en) Plasma display panel and apparatus and method of driving the same
TW546613B (en) Method of driving plasma display panel
US6333599B1 (en) Plasma display system
US7535437B2 (en) Structure and driving method of plasma display panel
JPH10321142A (ja) プラズマディスプレイパネル
JPH06130913A (ja) 表示用放電管の駆動方法
US7068244B2 (en) Plasma display panel device and its drive method
US6219013B1 (en) Method of driving AC discharge display
JP4385568B2 (ja) プラズマ表示装置の駆動方法
JP2004296451A (ja) プラズマディスプレーパネル
US20030048241A1 (en) Method of driving capillary discharge plasma display panel for improving power efficiency
US7432882B2 (en) Driving circuit for plasma display panel using offset waveform
US6459201B1 (en) Flat-panel display with controlled sustaining electrodes
US6603266B1 (en) Flat-panel display
JPH0127432B2 (ja)
JP3641762B2 (ja) 放電表示装置
JP3111949B2 (ja) 面放電型プラズマディスプレイパネルおよびその駆動方法
JP2001282185A (ja) Ac型プラズマディスプレイパネルおよびその駆動方法
US20050212428A1 (en) Plasma display panel
JPH1165524A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
US6791517B2 (en) Plasma display panel and driving method thereof
JP2001318645A (ja) Ac型プラズマディスプレイパネルの駆動方法
JP2926871B2 (ja) プラズマディスプレイパネル及びその駆動方法
JPS598940B2 (ja) 気体放電表示パネル

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees