JP3631372B2 - 樹脂パッケージ型半導体装置 - Google Patents

樹脂パッケージ型半導体装置 Download PDF

Info

Publication number
JP3631372B2
JP3631372B2 JP14778598A JP14778598A JP3631372B2 JP 3631372 B2 JP3631372 B2 JP 3631372B2 JP 14778598 A JP14778598 A JP 14778598A JP 14778598 A JP14778598 A JP 14778598A JP 3631372 B2 JP3631372 B2 JP 3631372B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
resin package
wire
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14778598A
Other languages
English (en)
Other versions
JPH11340407A (ja
Inventor
正志 佐野
伸明 鈴木
慎一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP14778598A priority Critical patent/JP3631372B2/ja
Publication of JPH11340407A publication Critical patent/JPH11340407A/ja
Application granted granted Critical
Publication of JP3631372B2 publication Critical patent/JP3631372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は、面実装可能とされた樹脂パッケージ型半導体装置に関する。
【0002】
【従来の技術】
従来より採用されている樹脂パッケージ型の半導体装置の一例を図6および図7に示す。この半導体装置Xは、金属板を打ち抜き形成することによって得られるリードフレームから製造された、いわゆるフレームタイプの半導体装置Xとして構成されたものである。具体的には、それぞれの一端部1a,2aどうしが対峙するようにして一対のリード端子1,2が設けられており、一方のリード端子1の一端部1aには半導体チップ3が実装されている一方、この半導体チップ3の上面30と他方のリード端子2の一端部2aとがワイヤWを介して電気的に導通されている。そして、上記半導体チップ3およびワイヤWを封入するようにしてエポキシ樹脂などによって樹脂パッケージ4が形成されており、上記各リード端子1,2のうちの樹脂パッケージ4に封入された部位がそれぞれ内部リード10,20とされている。一方、上記各リード端子1,2のうちの上記樹脂パッケージ4から外部に延出する部位は、それぞれ屈曲形成されて先端側11a,21aが上記樹脂パッケージの底面と同等高さ位置において所定長さ水平に延びる外部リード11,21とされている。
【0003】
このように構成された半導体チップXは、適宜の回路基板5などに面実装されて使用されるが、この実装には、いわゆるハンダリフローの手法が一般的に採用されている。このハンダリフローの手法では、上記外部リード11,21の先端部11a,21aの裏面側または回路基板5の端子パッド50上にクリームハンダを予め塗布しておき、上記外部リード11,21の先端部11a,21aと上記端子パッド50とを対応させて半導体装置Xを上記回路基板5に載置した状態でリフロー炉に搬入される。このリフロー炉では、ハンダペーストが240℃程度にまで加熱されて再溶融させられるが、半導体装置Xが載置された回路基板5をリフロー炉から搬出して溶融ハンダを固化させれば上記半導体装置Xが上記回路基板5に実装固定される。
【0004】
【発明が解決しようとする課題】
しかしながら、ハンダペーストがたとえば183℃程度で固化するのに対して、上記半導体装置Xの樹脂パッケージ4はガラス転移温度以上(たとえばフィラの混入されていないエポキシ樹脂では120℃以上)において高弾性で、しかも温度低下にともなって熱収縮する状態とされている。すなわち、樹脂パッケージ4のガラス転移温度以上でハンダペーストの固化温度以下の温度では、上記半導体装置Xにおける各リード端子1,2が回路基板5に固定された状態であるにもかかわらず、樹脂パッケージ4が温度低下によってどんどん硬化収縮してしまう。
【0005】
樹脂パッケージ4の熱収縮率は、リード端子1,2(金属)のそれよりも大きく、しかもリード端子1,2の端部(外部リード11,21)が固定されているため、樹脂パッケージ4の収縮に追従してリード端子1,2が収縮することができない。このため、各リード端子1,2には、リード端子1,2が延びる方向であって樹脂パッケージ4の外方側(図中の矢印方向)に向けた応力、すなわち上記樹脂パッケージ4から各リード端子1,2を引き抜くような応力が作用してしまう。したがって、各リード端子1,2の一端部1a,2a間がワイヤWによって繋げられてワイヤWが延びる方向と各リード端子1,2の延び方向とが同一方向とされた半導体装置Xでは、ワイヤWが引き延ばされるような大きな応力が作用することとなる。このとき、樹脂パッケージ4は、温度低下によって徐々に硬化するとともに、ファーストボンディング位置(半導体チップ3の上面30)とセカンドボンディング位置(他方のリード端子2の一端部2a)の高さが異なるため、ワイヤW自体の展性や可撓性によっては十分に対応することができない。とくに、セカンドボンディングは、熱や超音波を付与してワイヤWを圧着した後にワイヤWをキャピラリの先端部によって圧しちぎることによって行われるため、ワイヤWの先端部を溶融させてボール状とし、これを熱や超音波を付与して圧着させるファーストボンディングに比較すればセカンドボンディング部位におけるワイヤWの接続力が弱い。このため、ワイヤWに大きな応力が作用した場合には、セカンドボンディング部位においてワイヤが断線してしまうことがある。
【0006】
本願発明は、上記した事情のもとで考え出されたものであって、ハンダリフローの手法を用いて回路基板などに半導体装置を実装する場合に、樹脂パッケージ内でワイヤが断線してしまわないようにすることをその課題としている。
【0007】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0008】
【0009】
【0010】
【0011】
【0012】
【0013】
すなわち、本願発明により提供される樹脂パッケージ型半導体装置は、半導体チップが搭載されるダイボンディング領域を有する第1内部リードと、上記半導体チップとワイヤを介して接続されるワイヤボンディング領域を有する第2内部リードと、上記半導体チップ、第1内部リード、第2内部リードおよびワイヤを封入する樹脂パッケージと、上記第1内部リードに連続して上記樹脂パッケージの外部に設けられる第1外部リードと、上記第2内部リードに連続するとともに、上記樹脂パッケージにおける上記第1外部リードの反対側に設けられる第2外部リードと、を備えた樹脂パッケージ型半導体装置であって、平面視において、上記第1内部リードと上記第2内部リードとが平行状とされ、上記ダイボンディング領域が上記第2内部リード側に突出するようにして形成されているとともに、上記ワイヤボンディング領域が上記第1内部リード側に突出するようにして形成されており、かつ、上記ダイボンディング領域が上記ワイヤボンディング領域よりも上記第2外部リード側に設けられているとともに、上記ダイボンディング領域と上記ワイヤボンディング領域とが、平面視における上記各内部リードが延びる方向と同一または略同一方向に対向していることを特徴としている。
【0014】
上記構成では、上記ダイボンディング領域が上記ワイヤボンディング領域よりも上記第1外部リード側に設けられているとともに、上記ダイボンディング領域と上記ワイヤボンディング領域とが、平面視における上記各内部リードが延びる方向に対向している。このため、上記各内部リードを上記樹脂パッケージから引き抜くような応力が作用した場合には、上記ダイボンディング領域が第1外部リード側(ワイヤボンディング側)に移動する一方、上記ワイヤボンディング領域が第2外部リード側(ダイボンディング側)に移動する。すなわち、各ボンディング領域が互いに近づくようにして内部リードの延び方向に移動するようになされている。しかも、ワイヤの延び方向が内部リードの延び方向と同じ方向とされていることから、上記各ボンディング領域の移動によってワイヤ撓みが大きくなるような恰好とされる。したがって、上記構成の半導体装置においては、樹脂パッケージの収縮時におけるワイヤに作用する応力が極めて小さいものとされ、ワイヤの断線を良好に回避することができる。
【0015】
好ましくは、上記第1外部リードと上記第2外部リードの形状が異なっている。
【0016】
このように構成された半導体装置では、各外部リードの形状が互いに異なったものとされていることから、極性の区別(陽極および陰極)が容易になるといった利点が得られる。このため、上記半導体装置を回路基板などに実装する際に、半導体装置を実装すべき向きを間違えてしまうといった不具合が回避される。
【0017】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0018】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、本願発明を理解する上で参考となる半導体装置の例を図1ないし図4を参照して説明した上で、図5を参照して具体的に説明する。
【0019】
図1ないし図3は本願発明を理解する上で参考となる半導体装置の一例を表すものであり、図1は、上記半導体装置を表す全体斜視図、図2は、上記半導体装置の平面図、図3は、図2のIII −III 線に沿う断面図である。なお、これらの図において、従来の半導体装置を説明するために参照した図面に表された部材および要素などと同等なものには同一の符号を付してある。
【0020】
図1ないし図3に示した半導体装置Xは、銅や鉄などの金属板を打ち抜き形成することによって得られるリードフレームから製造された、いわゆるフレームタイプの半導体装置Xとして構成されたものであり、ワイヤWで電気的に接続された第1およ第2のリード端子1,2の先端部側の領域が直方体状とされた樹脂パッケージ4内に封入された構成とされている。
【0021】
上記第1のリード端子は、一定幅を有するものとされているとともに、上記樹脂パッケージ4内に封入された第1内部リード10と、この第1内部リード10に連続して上記樹脂パッケージ4の外部に設けられた第1外部リード11とを有している。
【0022】
上記第1内部リード10は、上記樹脂パッケージ4内の所定位置から上記樹脂パッケージ4の底面45に対して平行に延びるようにして上記樹脂パッケージ4の側面41に至るまで連続して形成されており、その先端部には半導体チップ3が実装されるダイボンディング領域1aが形成されている。このダイボンディング領域1aに実装される半導体チップ3は、半導体装置Xの用途や機能などによって異なるが、たとえば発光素子や受光素子などが挙げられ、より具体的には発光ダイオードチップやフォトダイオードチップなどが挙げられる。もちろん、上記半導体装置Xの用途や機能などに応じて、例示したもの以外の半導体チップ3も適宜実装される。
【0023】
上記第1外部リード11は、上記樹脂パッケージ4の側面41から突出するようにして形成されており、折り曲げ形成されて先端部が水平状とされ、これが第1面実装部11aとされている。この第1面実装部11aの底面位置は、上記樹脂パッケージ4の底面45と略同一高さとされている。
【0024】
上記第2リード端子は、上記第1リード端子よりも細幅の一定幅を有するものとされているとともに、上記樹脂パッケージ4内に封入された第2内部リード20と、この第2内部リード20に連続して上記樹脂パッケージ4の外部に設けられた第2外部リード21と、を有している。
【0025】
上記第2内部リード20は、上記樹脂パッケージ4の底面45に対して平行に延びるようにして上記樹脂パッケージ4の側面42に至るまで連続して形成されており、その先端部がワイヤボンディング領域2aとされている。平面視においては、上記第2内部リード20が上記第1内部リード10に対しても平行状とされており、側面視においては、このワイヤボンディング領域2aが上記第1内部リード10のダイボンディング領域1aに対してオーバーラップしている。すなわち、上記ダイボンディング領域1aと上記ワイヤボンディング領域2aとは、上記各内部リード10,20が延びる方向と交差する方向に対して対向している。そして、上記ワイヤボンディング領域2aと上記半導体チップ3の上面30との間がワイヤWを電気的に接続されている。上記ダイボンディング領域1aと上記ワイヤボンディング領域2aとが上記各内部リード10,20の延びる方向に交差する方向に対して対向状とされていることから、上記ワイヤWの延びる方向は、上記各内部リード10,20の延びる方向に対して略直交している。
【0026】
ワイヤWによる接続は、従来例においても述べたように、上記半導体チップ3の上面30に対して行われるファーストボンディングと上記ワイヤボンディング領域2aに対して行われるセカンドボンディングとからなる。とくに、上記半導体装置Xでは、図2に良く表れているように、上記半導体チップ3の上面30におけるワイヤWの接続部位(ファーストボンディング部位)に対して、ワイヤボンディング領域2aにおけるワイヤWとの接続部位(セカンドボンディング部位)が平面視において上記第1外部リード11a側に変移するようにしてワイヤWがボンディングされている。
【0027】
上記第2外部リード21は、上記樹脂パッケージ4における上記第1外部リード11の反対側において、上記第1外部リード11と同様に上記樹脂パッケージ4の側面42から突出するようにして形成されており、折り曲げ形成されて先端部が水平状とされ、これが第2面実装部21aとされている。この第2面実装部21aの底面位置もまた、上記第2面実装部11aと同様に上記樹脂パッケージ4の底面45と略同等高さとされている。また、上記第2のリード端子2が上記第1のリード端子1よりも細幅とされていることから、上記第2外部リード21が上記第1外部リード11よりも小さくされている。すなわち、上記第1外部リード11と上記第2外部リード21とは形状が異なるようになされており、上記半導体装置Xの極性の区別(陽極および陰極)を容易に行うことができるように工夫されている。
【0028】
上記樹脂パッケージ4は、たとえばエポキシなどの熱硬化性樹脂を用いた金型成形、たとえばトランスファ法などによって形成されている。上記樹脂パッケージ4内には、強度(硬度)を高めるべくフィラなどを混入してもよいが、半導体チップ3として発光素子や受光素子を使用する場合には上記樹脂パッケージ4の透明性を確保すべくフィラなどを混入しないほうがよい。また、赤外光を受光するように構成された半導体装置Xにおいては、上記樹脂パッケージ4を形成する材料としてとしては赤外光を選択的に透過させる黒色の樹脂などが好適に採用される。
【0029】
なお、上記のように構成された半導体装置Xを製造する場合、半導体チップ3の実装、ワイヤボンディング、および樹脂パッケージングのそれぞれの工程は、全てリードフレームの状態において行われる。
【0030】
上記半導体装置Xは、たとえば回路基板(図示略)などに面実装されて所定の用途に使用される。たとえば、上記半導体チップ3として発光素子が使用され、上記半導体装置Xが発光ダイオードとして構成されている場合には、この半導体装置Xが実装された回路基板を組み込むことによって光センサの発光部として使用することができる。ところで、上記半導体装置Xの実装には、ハンダリフローの手法が採用されるのは上述の通りである。この方法では、半導体装置Xの面実装部11a,21aの裏面側、あるいは上記回路基板に形成された端子パッド上にハンダペーストを予め塗布しておき、上記半導体装置Xを上記回路基板上に位置決め載置した後にハンダペーストを再溶融・固化させることによって上記半導体装置Xが回路基板上に実装される。上記半導体装置Xでは、上記各面実装部11a,21a(各外部リード11,21)の形状が異なったものとされて極性の判断が容易なものとされていることから、上記回路基板上に半導体装置Xを実装する際に実装すべき向きを間違えるようなことはない。
【0031】
また、従来の半導体装置Xの実装においてハンダリフローの手法を採用した場合には、ワイヤが断線してしまうことがあるのは上述の通りであるが、上記半導体装置Xではこのような不具合も回避されている。
【0032】
従来の半導体装置Xにおいてワイヤが断線してしまうのは、上記各内部リード10,20の延びる方向とワイヤWの延びる方向とが同一方向とされていたことに起因する。すなわち、上記樹脂パッケージ4の収縮時において、樹脂パッケージ4に収縮に追従して上記各内部リード10,20が収縮できないため、これらの内部リード10,20を樹脂パッケージ4から引き抜くような応力(図1および図2に矢印で示した方向への応力)が作用し、ワイヤWには、これを引き延ばすような大きな応力が作用していた。これに対して、上記半導体装置Xでは、ワイヤWの延びる方向が上記各内部リード10,20に略直交する方向とされている。このため、上記各内部リード10,20を樹脂パッケージ4から引き抜くような応力が作用したとしても、図2に鎖線の矢印で示したように、それぞれのボンディング部位が上記樹脂パッケージ4の外側に移動する。すなわち、上記各内部リード10,20に対するワイヤWの交差角度を変化させることによってワイヤWに作用する応力に対応している。
【0033】
とくに、上記半導体装置Xでは、セカンドボンディング部位が、フォーストボンディング部位に対して平面視において上記第1外部リード11側に変移している。このため、たとえば上記各内部リード10,20が上記樹脂パッケージ4の外側に移動使用とした場合には、上記各内部リード10,20に対するワイヤWの交差角度が90度に近づこうとする。ワイヤWの交差角度が90度の場合には、フォーストボンディング部位とセカンドボンディング部位の距離が最小となるため、ワイヤWの交差角度が90度に近づこうとするときには、ワイヤWが撓もうとしてワイヤWに作用する応力は小さくなる。このように、上記半導体装置Xでは、ハンダリフロー時における樹脂パッケージ4の収縮によってワイヤWに作用する応力が格段に低減されており、ワイヤWが断線してしまうといった事態が回避される。
【0034】
なお、上記半導体装置Xにおいては、上記樹脂パッケージ4が直方体状とされていたが、上記樹脂パッケージ4の形状は半導体装置Xの用途などに応じて適宜変更可能である。たとえば、上記半導体チップ3として発光素子や受光素子が使用され場合には、上記樹脂パッケージ4の上部に凸レンズ部を設けてもよいし、全体的な形状を円柱状などとしてもよい。
【0035】
また、上記半導体装置Xでは、上記各リード端子1,2の幅を異なるものとして、上記各外部リード11,21の形状を異なるものとしていたが、その他の手段によって上記各外部リード11,21の形状をそれぞれ異なるものとしてもよく、各外部リード11,21の形状を同一なものとしてもよいのはいうまでもない。
【0036】
さらに、上記半導体装置Xにおいては、上記各内部リード10,20平面視において直線状とされているが、上記各内部リード10,20の形状や配置が、たとえば図4に示されたようなものであっても、図1ないし図3を参照して説明した半導体装置Xと同様な効果を得ることができ、図4に示した半導体装置Xを、本願発明を理解する上で参考となる例として挙げることができる
【0037】
次に、本願発明に係る半導体装置Yについて図5を参照しつつ説明する。なお、この図においては、図1ないし図3を参照して説明した半導体装置Xの各部材や部位などと同等なものには同一の符号を付してあり、これらのものについての説明はここでは省略する。
【0038】
図5に示した半導体装置Yの基本的な構成は、図1ないし図3を参照して説明した半導体装置Xと略同様である。上記半導体装置Yが先に説明した半導体装置X(図1ないし図3参照)と異なる点、内部リード10A,20Aの形態およびワイヤWの延びる方向である。
【0039】
上記半導体装置Yにおいても半導体装置X(図1ないし図3参照)と同様に、各内部リード10A,20Aが平面視において平行状とされており、ダイボンディング領域1aとワイヤボンディング領域2aとが対向しているが、この対向方向が上記各内部リード10A,20Aの延びる方向と同一方向とされている点において半導体装置X(図1ないし図3参照)とは異なっている。そして、一方の内部リード10A(20A)の先端部が他方の内部リード20A(10A)の先端部にオーバーラップしているが、双方の先端部はそれぞれ他方の内部リード10A,20A側に突出している。すなわち、ダイボンディング領域1aが第1内部リード20Aによって囲まれた恰好とされている一方、ワイヤボンディング領域2aが第2内部リード20Aによって囲まれた恰好とされている。
【0040】
このような構成においては、ハンダリフロー時における樹脂パッケージ4の収縮によって上記各内部リード10A,20Aが引き抜かれるような応力が作用した場合には、上記第1内部リード10Aに作用する応力によって上記ダイボンディング領域1aが第1外部リード11側に移動しようとし、上記第2内部リード20Aに作用する応力によって上記ワイヤボンディング領域2aが第2外部リード21側に移動しようとする。すなわち、各ボンディング領域1a,2aが互いに近づこうとし、上記各内部リード10A,20Aに作用する応力によってワイヤWが撓むような恰好とされる。すなわち、上記樹脂パッケージ4が収縮しようとした場合には、従来とは逆にワイヤWを縮めるような力としてワイヤWに応力が作用する。したがって、上記半導体装置では、樹脂パッケージ4の収縮時においてワイヤWに大きな応力が作用することがないため、半導体装置X(図1ないし図3参照)と同様に、ワイヤWの断線を良好に回避することができる。
【図面の簡単な説明】
【図1】本願発明を理解する上で参考となる半導体装置の例を表す全体斜視図である。
【図2】図1に示した半導体装置の平面図である。
【図3】図2のIII −III 線に沿う断面図である。
【図4】図1ないし図3に示した半導体装置と同様な作用を有する半導体装置の変形例を表す平面図である。
【図5】本願発明に係る半導体装置の一例を表す平面図である。
【図6】従来の半導体装置の一例を表す全体斜視図である。
【図7】上記半導体装置を回路基板に実装した状態を表す断面図である。
【符号の説明】
半導体装置
1 第1のリード端子
1a ダイボンディング領域
2 第2のリード端子
2a ワイヤボンディング領域
3 半導体チップ
4 樹脂パッケージ
10A 第1内部リード
11 第1外部リード
20A 第2内部リード
21 第2外部リード

Claims (2)

  1. 半導体チップが搭載されるダイボンディング領域を有する第1内部リードと、上記半導体チップとワイヤを介して接続されるワイヤボンディング領域を有する第2内部リードと、上記半導体チップ、第1内部リード、第2内部リードおよびワイヤを封入する樹脂パッケージと、上記第1内部リードに連続して上記樹脂パッケージの外部に設けられる第1外部リードと、上記第2内部リードに連続するとともに、上記樹脂パッケージにおける上記第1外部リードの反対側に設けられる第2外部リードと、を備えた樹脂パッケージ型半導体装置であって、
    平面視において、上記第1内部リードと上記第2内部リードとが平行状とされ、上記ダイボンディング領域が上記第2内部リード側に突出するようにして形成されているとともに、上記ワイヤボンディング領域が上記第1内部リード側に突出するようにして形成されており、かつ、
    上記ダイボンディング領域が上記ワイヤボンディング領域よりも上記第2外部リード側に設けられているとともに、上記ダイボンディング領域と上記ワイヤボンディング領域とが、平面視における上記各内部リードが延びる方向と同一または略同一方向に対向していることを特徴とする、樹脂パッケージ型半導体装置。
  2. 請求項1に記載された樹脂パッケージ型半導体装置において、上記第1外部リードと上記第2外部リードの形状が異なっていることを特徴とする、樹脂パッケージ型半導体装置。
JP14778598A 1998-05-28 1998-05-28 樹脂パッケージ型半導体装置 Expired - Fee Related JP3631372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14778598A JP3631372B2 (ja) 1998-05-28 1998-05-28 樹脂パッケージ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14778598A JP3631372B2 (ja) 1998-05-28 1998-05-28 樹脂パッケージ型半導体装置

Publications (2)

Publication Number Publication Date
JPH11340407A JPH11340407A (ja) 1999-12-10
JP3631372B2 true JP3631372B2 (ja) 2005-03-23

Family

ID=15438151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14778598A Expired - Fee Related JP3631372B2 (ja) 1998-05-28 1998-05-28 樹脂パッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JP3631372B2 (ja)

Also Published As

Publication number Publication date
JPH11340407A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
KR100378917B1 (ko) 반도체장치
US5731631A (en) Semiconductor device with tape automated bonding element
US6084310A (en) Semiconductor device, lead frame, and lead bonding
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
US6372625B1 (en) Semiconductor device having bonding wire spaced from semiconductor chip
KR100743342B1 (ko) 반도체 장치의 제조 방법
CN101978439B (zh) 具有柔性引线的表面安装贴片型电阻器
WO1999063594A1 (fr) Dispositif a semi-conducteurs
EP2922091B1 (en) Leadless chip carrier
JP3908383B2 (ja) 半導体装置
US20010045668A1 (en) Plug structure
JPH11330131A (ja) 半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US8604627B2 (en) Semiconductor device
JP3808627B2 (ja) 面実装型半導体装置
JP4028101B2 (ja) 半導体装置
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
CN1451178A (zh) 改进的倒装芯片连接封装
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP3631372B2 (ja) 樹脂パッケージ型半導体装置
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
JP2000286367A (ja) 半導体装置
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees