JP3628174B2 - オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ - Google Patents
オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ Download PDFInfo
- Publication number
- JP3628174B2 JP3628174B2 JP13281398A JP13281398A JP3628174B2 JP 3628174 B2 JP3628174 B2 JP 3628174B2 JP 13281398 A JP13281398 A JP 13281398A JP 13281398 A JP13281398 A JP 13281398A JP 3628174 B2 JP3628174 B2 JP 3628174B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- signal processing
- processing circuit
- circuit
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オーディオ信号処理回路用ＩＣに関し、特に、補正回路を付加した回路と付加しない回路の２通りの回路に同一の半導体チップ（以下、チップと略称する）を使用し、生産コストを低減するオーディオ信号処理回路用ＩＣの製造方法及びオーディオ信号処理回路用ＩＣに関する。
【０００２】
【従来の技術】
オーディオ信号処理の特殊な形態として、通常の音声信号を特殊なフィルタに通すことによって、生理的に聴き心地の良い音声に変換するものがある。
【０００３】
その構成は通常、図８の回路図に示すように、スイッチ回路１にてオーディオ信号処理経路を切替可能に構成し、その切替スイッチ１に選択される一方の処理経路２に伝達関数ｆ（ｘ）を持つ回路ブロック３を挿入し、他方の処理経路４には何も配置せずにバイパス経路として入力端子から直接切替スイッチ１に繋がる構成としている。なお、５はボルテッジフォロワで、ここに入力した電圧を本回路に影響を与えることなく出力として取り出し、次段の回路に伝えることができる。
【０００４】
図８の回路の入力端子に信号源１８が繋がれ、入力信号ｖｉ（ｘ）が印加されたとき、切替スイッチ１の切替により２種類の出力信号ｖｏ１（ｘ）、ｖｏ２（ｘ）が得られる。但し、ｖｏ１（ｘ）は切替スイッチ１が処理経路４に切り替わっていた場合で、ｖｏ２（ｘ）は逆に処理経路２に切り替わっていた場合を示し、それぞれの値は次の通りに示すことができる。
【０００５】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ２（ｘ）＝ｆ（ｘ）×ｖｉ（ｘ）
【０００６】
ところで、この際、伝達関数ｆ（ｘ）の値によりｖｏ１（ｘ）とｖｏ２（ｘ）の振幅差が生じ、音圧が異なってくる。音圧の良否は個人の嗜好によるところが大きいが、これは補正回路の付加により調整することができる。この補正回路は図９に符号１７で示すように、回路ブロック３の前段の処理経路２に挿入される。因みに、図９において図８と同一または相当するものには同一の符号を付した。補正回路１７は所定の定数Ｋを持ち、これによってｖｏ２（ｘ）が補正され、次のような値の出力信号ｖｏ３（ｘ）となる。
【０００７】
ｖｏ３（ｘ）＝Ｋ×ｖｏ２（ｘ）
【０００８】
なお、この補正回路１７は具体的には図１０のような抵抗Ｒ１と抵抗Ｒ２より構成でき、この際の定数Ｋは、Ｋ＝Ｒ２／（Ｒ１＋Ｒ２）となるので、
【０００９】
ｖｏ３（ｘ）＝Ｒ２／（Ｒ１＋Ｒ２）×ｖｏ２（ｘ）
【００１０】
とすることもできる。なお、この補正回路１７は、切替スイッチ１、２つの処理経路２、４、回路ブロック３及びボルテッジフォロワ５と共に１チップ上にモノリシックに構成することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、前述したように、音圧の良否は主観によるところが大きいので、上述の補正回路が必要な場合と不要な場合がある。即ち、ＩＣ購入者側からは、補正回路を備えたものと備えないものの２通りの回路が要求されることになる。
【００１２】
オーディオ信号処理回路をワンチップで構成するには、補正回路を備えたチップと備えていないチップの２通りをウェハプロセスで形成しなければならないため、ガラスマスク制作等の工数が増えてしまう。そのため、通常、補正回路はＩＣの外付け部品として構成するが、次のような問題がある。
【００１３】
図８、図９の回路構成では、信号源に繋がる端子は１つなので、それぞれ単純にチップ化した場合、オーディオ信号入力用の電極パッドは１つで良いことになるが、補正回路を付加した場合と付加しない場合の２通りに対応したチップとするためには、図１１のように１回路につきオーディオ信号入力用の電極パッドを２つ形成しなければならない（符号６、７）。図１１において、図８及び図９と同一の符号のものは同一または相当するものを示し、８はチップを示す。
【００１４】
なお、ステレオ対応のため、右スピーカー用と左スピーカー用のそれぞれ１つづつオーディオ信号処理回路が必要になる。従ってこの場合、チップ上に形成されるオーディオ信号入力用の電極パッドは全部で４つになる。
【００１５】
また、オーディオ信号入力用の電極パッドに対応し、ピン数も２本増やさねばならないため、パッケージを大きくせねばならない。具体的には、補正回路を付加しない場合には２８ＰＩＮで良かったものが、３０ＰＩＮとなって、それだけコストをアップさせてしまう。
【００１６】
本発明は、以上のような問題に鑑みてなされたものであり、補正回路を備えたものと備えないものの２種のオーディオ信号処理回路に対応するＩＣを容易に低コストで提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明のオーディオ信号処理回路用ＩＣの製造方法は、２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路の各入力端に形成した電極パッドと、前記２つのオーディオ信号処理経路のどちらか一方に挿入された伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとからなる回路をモノリシックに２つ形成したチップを用意する工程と、前記電極パッドのそれぞれに対応しインナーリードを有する第一のリードフレームと前記電極パッド２つに対し１本のインナーリードを有する第二のリードフレームの２種のリードフレームを用意する工程とを具備し、オーディオ信号処理回路に補正回路を要する場合に前記第一のリードフレームを選択し、該第一のリードフレームに前記チップを搭載し、該チップの前記電極と該電極に対応する前記第一のリードフレームの前記インナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを構成し、オーディオ信号処理回路に補正回路を要しない場合に前記第二のリードフレームを選択し、該第二のリードフレームに前記チップを搭載し、該チップの２つの前記電極パッドと前記第二のリードフレームの前記１本のインナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを得ることを特徴とする。
【００１８】
また、本発明のオーディオ信号処理回路用ＩＣは、２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路のどちらか一方に挿入され伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとがモノリシックに形成されたチップと、該チップが搭載されワイヤボンディングにて電気的に接続されたリードフレームと、前記チップを覆うモールド樹脂とを具備するオーディオ信号処理回路用ＩＣであって、
前記２つのオーディオ信号処理経路の各入力端に電極パッドを設けたことと、該電極パッドのそれぞれと前記リードフレームの１つのインナーリードとをワイヤボンディングしたことと、前記電極パッドの個数よりも前記インナーリードの個数が少ないこととを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に沿って説明する。なお、複数の図面にわたり同一または相当するものには同一の符号を付し、説明の重複を避けた。
【００２０】
図１〜図５に、本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す。但し、半導体基板上に形成した回路は、図の理解のため略記している。
【００２１】
まず、図１に示すように、半導体基板上に通常のホトリソグラフ法により、切替スイッチ１、回路ブロック３を経由する処理経路２、バイパス経路としての処理経路４及びボルテッジフォロワ５をモノリシックに形成し、処理経路２、４の入力端には電極パッド６、７をそれぞれ形成する。その後保護膜形成やダイシング等必要な処理をして図示のようなチップ８を得る。
【００２２】
なお、説明や図示を省略したが、上述の回路は同様にもう１つ形成し、その他オーディオ信号処理回路を構成するスイッチ回路や基準電圧回路、バイアス回路も同時にモノリシックに形成する。そのため電極パッドは、図示６、７の他、外部電源や信号源との接続のために例えば図示のように合計して３０個形成する。
【００２３】
次に、チップ８の電極パッドのそれぞれに対応して３０本のインナーリードが形成された第一のリードフレームと、その第一のリードフレームよりインナーリードが２本足りない第二のリードフレームを用意する。即ち、この第一及び第二のリードフレームは、それぞれ３０ＰＩＮ及び２８ＰＩＮのパッケージ用リードフレームである。
【００２４】
ここで、オーディオ信号処理回路に補正回路が必要な場合、第一のリードフレームを選択し、そこへチップ８をダイボンディングし、チップ８の電極パッド６、７のそれぞれとインナーリード１１、１２間を図２のように１対１対応でワイヤ９、１０にてワイヤボンディングする。但し、図示のリードフレームはインナーリードの一部とダイアイランドのみ現し、その他は省略している。
【００２５】
最後に図３に示すように、トランスファモールドにてチップ８をモールド樹脂で覆い、リードフォーミング等の必要な処理を施してオーディオ信号処理回路用ＩＣ１４を完成させる。
【００２６】
一方、オーディオ信号処理回路に補正回路が必要でない場合、チップ８をダイボンディングするリードフレームとして、前に用意した第二のリードフレームを選択する。そして図４に示すように、チップ８の電極パッド６、７の２つと１本のインナーリード１３間をワイヤ９、１０にてワイヤボンディングする。
【００２７】
最後に図５に示すように、トランスファモールドにてチップ８をモールド樹脂で覆い、リードフォーミング等の必要な処理を施してオーディオ信号処理回路用ＩＣ１５を完成させる。
【００２８】
このようにして得られた２種のオーディオ信号処理回路用ＩＣ１４、１５は、例えば図６、図７にそれぞれ示すように、実装基板１６上に実装して用いることができる。まず、３０ＰＩＮのオーディオ信号処理回路用ＩＣ１４の場合、図６に示すように実装基板９の所定の位置に補正回路１７を形成すれば、これにより音圧の調整がされたオーディオ信号処理回路を形成することができる。
【００２９】
次に２８ＰＩＮのオーディオ信号処理回路用ＩＣ１５の場合、図７のように入力信号源１８に繋ぐだけで補正回路の無いオーディオ信号処理回路を形成することができる。
【００３０】
このような構成であるため、異なる２種の回路に同一のチップ８を用いることができる。具体的には、
【００３１】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ２（ｘ）＝ｆ（ｘ）×ｖｉ（ｘ）
【００３２】
のオーディオ信号を選択して出力するオーディオ信号処理回路と
【００３３】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ３（ｘ）＝Ｒ２／（Ｒ１＋Ｒ２）×ｖｏ２（ｘ）
【００３４】
のオーディオ信号を選択して出力するオーディオ信号処理回路の２回路を構成することができる。
【００３５】
しかも、上記構成によって、補正回路を必要としない場合にＰＩＮ数を２本少なくした小さいパッケージを利用することができる。
【００３６】
以上、実施の形態について詳述したが、本発明はこれに限らず種々の変更が可能である。例えば上記実施の形態で図６の実装基板上に形成した補正回路１７の代わりにその入出力を繋ぐジャンパー線を挿入すれば、補正回路を具備しないオーディオ信号処理回路を構成することも可能である。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、１種類のチップにて信号処理経路を短絡するＩＣと開放するＩＣの２種類のＩＣを形成することができる。しかも補正回路が不要な場合には、容易にパッケージを低コストのものに切り替えることができる。
【００３８】
また、ＰＩＮ数の違う２種のパッケージのどちらを使うかは、ワイヤボンディングの直前で選択すればよく、それは組立工程のかなり後の方になる。従って、初め２種のＩＣを提供し、そのうちどちらか一方のＩＣの受注が減少した場合に、生産するＩＣを容易に一本化できるため、ＩＣ提供者における工場稼働損を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図２】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図３】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図４】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図５】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図６】本発明に係るオーディオ信号処理回路用ＩＣを実装したところを示す概念図である。
【図７】本発明に係るオーディオ信号処理回路用ＩＣを実装したところを示す概念図である。
【図８】オーディオ信号処理回路を示す図である。
【図９】補正回路を具備したオーディオ信号処理回路を示す図である。
【図１０】補正回路の具体的構成例を示す図である。
【図１１】補正回路をＩＣの外付け部品とする場合のチップ構成を示す概念図である。
【符号の説明】
１ 切替スイッチ
２ オーディオ信号処理経路
３ 回路ブロック
４ オーディオ信号処理経路
５ ボルテッジフォロワ
６ 電極パッド
７ 電極パッド
８ チップ
９ ワイヤ
１０ ワイヤ
１１ インナーリード
１２ インナーリード
１３ インナーリード
１４ オーディオ信号処理回路用ＩＣ
１５ オーディオ信号処理回路用ＩＣ
１６ 実装基板
１７ 補正回路
１８ 信号源
Ｒ１ 抵抗
Ｒ２ 抵抗
ｖｉ（ｘ） 入力オーディオ信号
ｖｏ１（ｘ） 出力オーディオ信号
ｖｏ２（ｘ） 出力オーディオ信号
ｖｏ３（ｘ） 出力オーディオ信号
Ｋ 定数
ｆ（ｘ） 伝達係数
【発明の属する技術分野】
本発明は、オーディオ信号処理回路用ＩＣに関し、特に、補正回路を付加した回路と付加しない回路の２通りの回路に同一の半導体チップ（以下、チップと略称する）を使用し、生産コストを低減するオーディオ信号処理回路用ＩＣの製造方法及びオーディオ信号処理回路用ＩＣに関する。
【０００２】
【従来の技術】
オーディオ信号処理の特殊な形態として、通常の音声信号を特殊なフィルタに通すことによって、生理的に聴き心地の良い音声に変換するものがある。
【０００３】
その構成は通常、図８の回路図に示すように、スイッチ回路１にてオーディオ信号処理経路を切替可能に構成し、その切替スイッチ１に選択される一方の処理経路２に伝達関数ｆ（ｘ）を持つ回路ブロック３を挿入し、他方の処理経路４には何も配置せずにバイパス経路として入力端子から直接切替スイッチ１に繋がる構成としている。なお、５はボルテッジフォロワで、ここに入力した電圧を本回路に影響を与えることなく出力として取り出し、次段の回路に伝えることができる。
【０００４】
図８の回路の入力端子に信号源１８が繋がれ、入力信号ｖｉ（ｘ）が印加されたとき、切替スイッチ１の切替により２種類の出力信号ｖｏ１（ｘ）、ｖｏ２（ｘ）が得られる。但し、ｖｏ１（ｘ）は切替スイッチ１が処理経路４に切り替わっていた場合で、ｖｏ２（ｘ）は逆に処理経路２に切り替わっていた場合を示し、それぞれの値は次の通りに示すことができる。
【０００５】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ２（ｘ）＝ｆ（ｘ）×ｖｉ（ｘ）
【０００６】
ところで、この際、伝達関数ｆ（ｘ）の値によりｖｏ１（ｘ）とｖｏ２（ｘ）の振幅差が生じ、音圧が異なってくる。音圧の良否は個人の嗜好によるところが大きいが、これは補正回路の付加により調整することができる。この補正回路は図９に符号１７で示すように、回路ブロック３の前段の処理経路２に挿入される。因みに、図９において図８と同一または相当するものには同一の符号を付した。補正回路１７は所定の定数Ｋを持ち、これによってｖｏ２（ｘ）が補正され、次のような値の出力信号ｖｏ３（ｘ）となる。
【０００７】
ｖｏ３（ｘ）＝Ｋ×ｖｏ２（ｘ）
【０００８】
なお、この補正回路１７は具体的には図１０のような抵抗Ｒ１と抵抗Ｒ２より構成でき、この際の定数Ｋは、Ｋ＝Ｒ２／（Ｒ１＋Ｒ２）となるので、
【０００９】
ｖｏ３（ｘ）＝Ｒ２／（Ｒ１＋Ｒ２）×ｖｏ２（ｘ）
【００１０】
とすることもできる。なお、この補正回路１７は、切替スイッチ１、２つの処理経路２、４、回路ブロック３及びボルテッジフォロワ５と共に１チップ上にモノリシックに構成することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、前述したように、音圧の良否は主観によるところが大きいので、上述の補正回路が必要な場合と不要な場合がある。即ち、ＩＣ購入者側からは、補正回路を備えたものと備えないものの２通りの回路が要求されることになる。
【００１２】
オーディオ信号処理回路をワンチップで構成するには、補正回路を備えたチップと備えていないチップの２通りをウェハプロセスで形成しなければならないため、ガラスマスク制作等の工数が増えてしまう。そのため、通常、補正回路はＩＣの外付け部品として構成するが、次のような問題がある。
【００１３】
図８、図９の回路構成では、信号源に繋がる端子は１つなので、それぞれ単純にチップ化した場合、オーディオ信号入力用の電極パッドは１つで良いことになるが、補正回路を付加した場合と付加しない場合の２通りに対応したチップとするためには、図１１のように１回路につきオーディオ信号入力用の電極パッドを２つ形成しなければならない（符号６、７）。図１１において、図８及び図９と同一の符号のものは同一または相当するものを示し、８はチップを示す。
【００１４】
なお、ステレオ対応のため、右スピーカー用と左スピーカー用のそれぞれ１つづつオーディオ信号処理回路が必要になる。従ってこの場合、チップ上に形成されるオーディオ信号入力用の電極パッドは全部で４つになる。
【００１５】
また、オーディオ信号入力用の電極パッドに対応し、ピン数も２本増やさねばならないため、パッケージを大きくせねばならない。具体的には、補正回路を付加しない場合には２８ＰＩＮで良かったものが、３０ＰＩＮとなって、それだけコストをアップさせてしまう。
【００１６】
本発明は、以上のような問題に鑑みてなされたものであり、補正回路を備えたものと備えないものの２種のオーディオ信号処理回路に対応するＩＣを容易に低コストで提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明のオーディオ信号処理回路用ＩＣの製造方法は、２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路の各入力端に形成した電極パッドと、前記２つのオーディオ信号処理経路のどちらか一方に挿入された伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとからなる回路をモノリシックに２つ形成したチップを用意する工程と、前記電極パッドのそれぞれに対応しインナーリードを有する第一のリードフレームと前記電極パッド２つに対し１本のインナーリードを有する第二のリードフレームの２種のリードフレームを用意する工程とを具備し、オーディオ信号処理回路に補正回路を要する場合に前記第一のリードフレームを選択し、該第一のリードフレームに前記チップを搭載し、該チップの前記電極と該電極に対応する前記第一のリードフレームの前記インナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを構成し、オーディオ信号処理回路に補正回路を要しない場合に前記第二のリードフレームを選択し、該第二のリードフレームに前記チップを搭載し、該チップの２つの前記電極パッドと前記第二のリードフレームの前記１本のインナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを得ることを特徴とする。
【００１８】
また、本発明のオーディオ信号処理回路用ＩＣは、２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路のどちらか一方に挿入され伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとがモノリシックに形成されたチップと、該チップが搭載されワイヤボンディングにて電気的に接続されたリードフレームと、前記チップを覆うモールド樹脂とを具備するオーディオ信号処理回路用ＩＣであって、
前記２つのオーディオ信号処理経路の各入力端に電極パッドを設けたことと、該電極パッドのそれぞれと前記リードフレームの１つのインナーリードとをワイヤボンディングしたことと、前記電極パッドの個数よりも前記インナーリードの個数が少ないこととを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に沿って説明する。なお、複数の図面にわたり同一または相当するものには同一の符号を付し、説明の重複を避けた。
【００２０】
図１〜図５に、本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す。但し、半導体基板上に形成した回路は、図の理解のため略記している。
【００２１】
まず、図１に示すように、半導体基板上に通常のホトリソグラフ法により、切替スイッチ１、回路ブロック３を経由する処理経路２、バイパス経路としての処理経路４及びボルテッジフォロワ５をモノリシックに形成し、処理経路２、４の入力端には電極パッド６、７をそれぞれ形成する。その後保護膜形成やダイシング等必要な処理をして図示のようなチップ８を得る。
【００２２】
なお、説明や図示を省略したが、上述の回路は同様にもう１つ形成し、その他オーディオ信号処理回路を構成するスイッチ回路や基準電圧回路、バイアス回路も同時にモノリシックに形成する。そのため電極パッドは、図示６、７の他、外部電源や信号源との接続のために例えば図示のように合計して３０個形成する。
【００２３】
次に、チップ８の電極パッドのそれぞれに対応して３０本のインナーリードが形成された第一のリードフレームと、その第一のリードフレームよりインナーリードが２本足りない第二のリードフレームを用意する。即ち、この第一及び第二のリードフレームは、それぞれ３０ＰＩＮ及び２８ＰＩＮのパッケージ用リードフレームである。
【００２４】
ここで、オーディオ信号処理回路に補正回路が必要な場合、第一のリードフレームを選択し、そこへチップ８をダイボンディングし、チップ８の電極パッド６、７のそれぞれとインナーリード１１、１２間を図２のように１対１対応でワイヤ９、１０にてワイヤボンディングする。但し、図示のリードフレームはインナーリードの一部とダイアイランドのみ現し、その他は省略している。
【００２５】
最後に図３に示すように、トランスファモールドにてチップ８をモールド樹脂で覆い、リードフォーミング等の必要な処理を施してオーディオ信号処理回路用ＩＣ１４を完成させる。
【００２６】
一方、オーディオ信号処理回路に補正回路が必要でない場合、チップ８をダイボンディングするリードフレームとして、前に用意した第二のリードフレームを選択する。そして図４に示すように、チップ８の電極パッド６、７の２つと１本のインナーリード１３間をワイヤ９、１０にてワイヤボンディングする。
【００２７】
最後に図５に示すように、トランスファモールドにてチップ８をモールド樹脂で覆い、リードフォーミング等の必要な処理を施してオーディオ信号処理回路用ＩＣ１５を完成させる。
【００２８】
このようにして得られた２種のオーディオ信号処理回路用ＩＣ１４、１５は、例えば図６、図７にそれぞれ示すように、実装基板１６上に実装して用いることができる。まず、３０ＰＩＮのオーディオ信号処理回路用ＩＣ１４の場合、図６に示すように実装基板９の所定の位置に補正回路１７を形成すれば、これにより音圧の調整がされたオーディオ信号処理回路を形成することができる。
【００２９】
次に２８ＰＩＮのオーディオ信号処理回路用ＩＣ１５の場合、図７のように入力信号源１８に繋ぐだけで補正回路の無いオーディオ信号処理回路を形成することができる。
【００３０】
このような構成であるため、異なる２種の回路に同一のチップ８を用いることができる。具体的には、
【００３１】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ２（ｘ）＝ｆ（ｘ）×ｖｉ（ｘ）
【００３２】
のオーディオ信号を選択して出力するオーディオ信号処理回路と
【００３３】
ｖｏ１（ｘ）＝ｖｉ（ｘ）
ｖｏ３（ｘ）＝Ｒ２／（Ｒ１＋Ｒ２）×ｖｏ２（ｘ）
【００３４】
のオーディオ信号を選択して出力するオーディオ信号処理回路の２回路を構成することができる。
【００３５】
しかも、上記構成によって、補正回路を必要としない場合にＰＩＮ数を２本少なくした小さいパッケージを利用することができる。
【００３６】
以上、実施の形態について詳述したが、本発明はこれに限らず種々の変更が可能である。例えば上記実施の形態で図６の実装基板上に形成した補正回路１７の代わりにその入出力を繋ぐジャンパー線を挿入すれば、補正回路を具備しないオーディオ信号処理回路を構成することも可能である。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、１種類のチップにて信号処理経路を短絡するＩＣと開放するＩＣの２種類のＩＣを形成することができる。しかも補正回路が不要な場合には、容易にパッケージを低コストのものに切り替えることができる。
【００３８】
また、ＰＩＮ数の違う２種のパッケージのどちらを使うかは、ワイヤボンディングの直前で選択すればよく、それは組立工程のかなり後の方になる。従って、初め２種のＩＣを提供し、そのうちどちらか一方のＩＣの受注が減少した場合に、生産するＩＣを容易に一本化できるため、ＩＣ提供者における工場稼働損を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図２】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図３】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図４】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図５】本発明に係るオーディオ信号処理回路用ＩＣの製造方法を示す図である。
【図６】本発明に係るオーディオ信号処理回路用ＩＣを実装したところを示す概念図である。
【図７】本発明に係るオーディオ信号処理回路用ＩＣを実装したところを示す概念図である。
【図８】オーディオ信号処理回路を示す図である。
【図９】補正回路を具備したオーディオ信号処理回路を示す図である。
【図１０】補正回路の具体的構成例を示す図である。
【図１１】補正回路をＩＣの外付け部品とする場合のチップ構成を示す概念図である。
【符号の説明】
１ 切替スイッチ
２ オーディオ信号処理経路
３ 回路ブロック
４ オーディオ信号処理経路
５ ボルテッジフォロワ
６ 電極パッド
７ 電極パッド
８ チップ
９ ワイヤ
１０ ワイヤ
１１ インナーリード
１２ インナーリード
１３ インナーリード
１４ オーディオ信号処理回路用ＩＣ
１５ オーディオ信号処理回路用ＩＣ
１６ 実装基板
１７ 補正回路
１８ 信号源
Ｒ１ 抵抗
Ｒ２ 抵抗
ｖｉ（ｘ） 入力オーディオ信号
ｖｏ１（ｘ） 出力オーディオ信号
ｖｏ２（ｘ） 出力オーディオ信号
ｖｏ３（ｘ） 出力オーディオ信号
Ｋ 定数
ｆ（ｘ） 伝達係数
Claims (2)
- ２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路の各入力端に形成した電極パッドと、前記２つのオーディオ信号処理経路のどちらか一方に挿入された伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとからなる回路をモノリシックに２つ形成した半導体チップを用意する工程と、前記電極パッドのそれぞれに対応しインナーリードを有する第一のリードフレームと前記電極パッド２つに対し１本のインナーリードを有する第二のリードフレームの２種のリードフレームを用意する工程とを具備し、オーディオ信号処理回路に補正回路を要する場合に前記第一のリードフレームを選択し、該第一のリードフレームに前記半導体チップを搭載し、該半導体チップの前記電極と該電極に対応する前記第一のリードフレームの前記インナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを構成し、オーディオ信号処理回路に補正回路を要しない場合に前記第二のリードフレームを選択し、該第二のリードフレームに前記半導体チップを搭載し、該半導体チップの２つの前記電極パッドと前記第二のリードフレームの前記１本のインナーリード間をそれぞれワイヤボンディングする工程を選択してオーディオ信号処理回路用ＩＣを得ることを特徴とするオーディオ信号処理回路用ＩＣの製造方法。
- ２つのオーディオ信号処理経路と、該２つのオーディオ信号処理経路のどちらか一方に挿入され伝達関数ｆ（ｘ）を有する回路ブロックと、前記２つのオーディオ信号処理経路のどちらかを選択し出力に繋げる切替スイッチとがモノリシックに形成された半導体チップと、該半導体チップが搭載されワイヤボンディングにて電気的に接続されたリードフレームと、前記半導体チップを覆うモールド樹脂とを具備するオーディオ信号処理回路用ＩＣであって、
前記２つのオーディオ信号処理経路の各入力端に電極パッドを設けたことと、該電極パッドのそれぞれと前記リードフレームの１つのインナーリードとをワイヤボンディングしたことと、前記電極パッドの個数よりも前記インナーリードの個数が少ないこととを特徴とするオーディオ信号処理回路用ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13281398A JP3628174B2 (ja) | 1998-05-15 | 1998-05-15 | オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13281398A JP3628174B2 (ja) | 1998-05-15 | 1998-05-15 | オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330129A JPH11330129A (ja) | 1999-11-30 |
| JP3628174B2 true JP3628174B2 (ja) | 2005-03-09 |
Family
ID=15090185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13281398A Expired - Fee Related JP3628174B2 (ja) | 1998-05-15 | 1998-05-15 | オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628174B2 (ja) |
-
1998
- 1998-05-15 JP JP13281398A patent/JP3628174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330129A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814881A (en) | Stacked integrated chip package and method of making same | |
| US6774464B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3628174B2 (ja) | オーディオ信号処理回路用ｉｃの製造方法及びオーディオ信号処理回路用ｉｃ | |
| JP3948430B2 (ja) | 半導体集積回路の製造方法 | |
| US6507035B1 (en) | Photocoupler device, method for fabricating the same, and lead frame for photocoupler device | |
| JPS6028256A (ja) | 半導体装置 | |
| WO2001004952A1 (en) | Semiconductor device arrangement having configuration via adjacent bond pad coding | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| KR101086519B1 (ko) | 집적 회로 다이의 내부 신호 패드로의 접근 제공 방법 및패키지 집적 회로 | |
| KR100288174B1 (ko) | 반도체 펠릿 및 반도체 장치 조립 방법 | |
| US20060284306A1 (en) | Multi-chip type semiconductor device | |
| JPH08306734A (ja) | ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法 | |
| JPH04346265A (ja) | マスタスライス方式パワーｉｃ | |
| JPH04361538A (ja) | 大規模集積回路 | |
| JPH05226406A (ja) | 半導体装置 | |
| JPS59225579A (ja) | 光電式通話路スイツチ | |
| JPH0750384A (ja) | マルチチップ半導体装置およびその製造方法 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JPH02295162A (ja) | 集積回路装置 | |
| JPH1197473A (ja) | 半導体装置の製造方法と半導体装置 | |
| JP3208292B2 (ja) | 複合ｐｉｎ半導体装置 | |
| JPH03218059A (ja) | 半導体装置 | |
| JP2002324888A (ja) | 半導体装置 | |
| JP2907189B2 (ja) | 自動レイアウト装置 | |
| JPS62177954A (ja) | 半導体装置用外部接続リ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |