JP3624183B2 - 電子機器の電源システム - Google Patents
電子機器の電源システム Download PDFInfo
- Publication number
- JP3624183B2 JP3624183B2 JP2002024369A JP2002024369A JP3624183B2 JP 3624183 B2 JP3624183 B2 JP 3624183B2 JP 2002024369 A JP2002024369 A JP 2002024369A JP 2002024369 A JP2002024369 A JP 2002024369A JP 3624183 B2 JP3624183 B2 JP 3624183B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- mode setting
- turned
- load circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、商用交流電源の交流電圧を整流平滑した直流電源やバッテリ等による直流電圧が入力されるＤＣ−ＤＣコンバータと、そのＤＣ−ＤＣコンバータから制御された直流電圧が供給される負荷回路を有する電子機器の電源システムに関し、特に負荷回路が待機状態のような軽負荷期間を有する電子機器の電源システムに関する。
【０００２】
【従来の技術】
このような電子機器の電源システムとして、図９の（ａ）に降圧型のＤＣ−ＤＣコンバータと負荷回路の回路図を示し、図９の（ｂ）及び（ｃ）はそのＤＣ−ＤＣコンバータの動作波形図である。
図９の（ａ）に示すように、この電子機器の電源システムのＤＣ−ＤＣコンバータには、電圧Ｅｉの入力直流電源１１が接続されており、主スイッチ１２、ダイオード１３とインダクタ１４と出力コンデンサ１５と制御部１６が設けられている。出力コンデンサ１５の電圧Ｅｏは出力直流電圧として負荷回路１７に供給されている。
【０００３】
制御部１６は出力直流電圧Ｅｏを検出するとともに負荷回路１７への出力電流を検出し、以下の機能を有する。
出力電流が所定値以上の場合、制御部１６は、主スイッチ１２を所定のスイッチング周期でオンオフ動作するとともに、出力直流電圧Ｅｏを第１の目標設定値ｅ１となるようにオンオフ時間比を制御する。以降、このような動作を通常動作と呼ぶ。
負荷が軽くなって出力電流が所定値より小さい場合、制御部１６は、出力直流電圧Ｅｏが第２の目標設定値ｅ２と第３の目標設定値ｅ３の間を増減するように、主スイッチ１２が所定のオン時間とオフ時間でスイッチングする動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【０００４】
まず、図９の（ｂ）を用いて通常動作を説明する。図９の（ｂ）は主スイッチ１２への駆動信号Ｖｇと、インダクタ１４に流れる電流Ｉ１４を示す波形図である。図９の（ｂ）に示すように、主スイッチ１２がスイッチング周期Ｔを有して交互にオンオフ動作を行うことにより、インダクタ１４への磁気エネルギーの蓄積と放出の動作を繰り返す。このように蓄積と放出の動作を繰り返すことにより、出力直流電圧Ｅｏが出力コンデンサ１５から負荷回路１７へ供給される。主スイッチ１２の１スイッチング周期におけるオン時間の割合をδとすると、出力直流電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表される。制御部１６は、主スイッチ１２のオンオフ時間、即ちδを調整することにより、出力直流電圧Ｅｏを安定化する。
【０００５】
次に、負荷が軽くなってバーストモード動作となった場合の動作を、図９の（ｃ）を用いて説明する。図９の（ｃ）は主スイッチ１２への駆動信号Ｖｇと、インダクタ１４に流れる電流Ｉ１４と、出力直流電圧Ｅｏを示す波形図である。図９の（ｃ）に示すように、主スイッチ１２はオンオフ動作を行い入力直流電源１１から負荷回路１７に電力を供給する動作期間と、常時オフ状態の停止期間とを繰返す。動作期間において出力直流電圧Ｅｏが第３の目標設定値ｅ３から第２の目標設定値ｅ２に上昇し、停止期間において第２の目標設定値ｅ２から第３の目標設定値ｅ３まで下降する。負荷回路１７での消費電力が少ないほど、動作期間は短く、停止期間は長くなる。停止期間においてはＤＣ−ＤＣコンバータにおける電力損失がほとんど無い。このためバーストモード動作は、待機状態のような軽負荷時の効率を向上させている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のように構成された従来の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータがバーストモード動作を行っている時に負荷回路１７の消費電力が急に大きくなると、通常動作に復帰するまでの制御部１６の遅れ時間のために、出力コンデンサ１５への電力の供給が間に合わず、出力直流電圧Ｅｏにアンダーシュートが発生するという問題があった。
本発明は、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる電源システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、ＤＣ−ＤＣコンバータと負荷回路からなる本発明に係る電子機器の電源システムは、下記の構成を有する。
本発明に係る電子機器の電源システムは、
スイッチとインダクタと整流手段と平滑手段と制御部とを有し、入力直流電圧が入力され、前記制御部により前記スイッチをオンオフ動作させることにより前記入力直流電圧を交流電圧に変換し、当該交流電圧を前記整流手段と前記平滑手段により整流平滑して出力直流電圧を出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力直流電圧が入力され、動作状態に比べて消費電力が小さい待機状態を有する負荷回路と、を有する電子機器の電源システムであって、
前記制御部は、負荷回路からのモード設定信号が入力されるモード設定端子を有し、
前記負荷回路は、待機状態となった後にＯＦＦとなり、動作状態に戻る所定時間前にＯＮとなるモード設定信号を前記モード設定端子へ出力し、
前記ＤＣ−ＤＣコンバータは、前記モード設定端子の受電信号がＯＮの時、前記出力直流電圧が第１の目標設定値（Ｅ１）となるように、前記スイッチのオン時間とオフ時間とを調整して周期的にオンオフ動作させる通常動作を行うよう構成され、且つ前記モード設定端子の受電信号がＯＦＦの時、前記出力直流電圧が前記第１の目標設定値（Ｅ１）より高い第２の目標設定値（Ｅ２）と前記第１の目標設定値（Ｅ１）より低い第３の目標設定値（Ｅ３）との間を増減するように、前記スイッチを所定のオン時間とオフ時間により周期的にオンオフ動作させる動作期間と、常時オフ状態となる停止期間とを繰返すバーストモード動作を行うよう構成されている。このように構成されたバーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる。
【０００８】
また、本発明に係る電子機器の電源システムは、待機状態にある前記負荷回路からのモード設定信号がＯＮになった後から、前記負荷回路が動作状態に戻るまでの期間として設定される前記所定時間は、前記平滑手段の有する静電容量（Ｃ）と、前記第１の目標設定値（Ｅ１）と前記第２の目標設定値（Ｅ２）の電位差との積を、待機状態での負荷回路での消費電流（Ｉ）で除した時間｛ Ｃ・（Ｅ２−Ｅ１）／Ｉ｝ 以上に設定しても良い。
【０００９】
また、本発明に係る電子機器の電源システムは、前記整流手段は、整流スイッチを有する同期整流回路から構成され、
前記制御部は、モード設定信号がＯＮの時、通常動作とする機能に加え、前記整流スイッチを前記スイッチと交互にオンオフ動作させる機能を有し、
前記モード設定信号がＯＦＦの時、バーストモード動作とする機能に加え、前記整流スイッチを整流方向に逆流する電流を阻止または抑制する機能を有するよう構成しても良い。
【００１０】
また、本発明に係る電子機器の電源システムは、前記制御部は、前記整流手段の逆流制限値を設定できる逆流制限回路を有し、
モード設定信号がＯＮになると、前記逆流制限値を最小値から最大値へ経時的に変化させ、モード設定信号がＯＦＦになると、前記逆流制限値を最大値から最小値へ経時的に変化させる機能を有するよう構成しても良い。
【００１１】
また、本発明に係る電子機器の電源システムは、前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力を直接あるいは間接的に検出する機能を有し、前記負荷回路の消費電力が第１の所定値（Ｐｘ１）以下になると、バーストモード動作に移行する機能を有するよう構成しても良い。
【００１２】
また、本発明に係る電子機器の電源システムは、前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力が第２の所定値以下になると、前記負荷回路の消費電力が小さくなるほど前記スイッチのスイッチング周期を延長し、前記負荷回路の消費電力が第２の所定値（Ｐｘ２）以下になると、バーストモード動作に移行する機能を有するよう構成しても良い。
【００１３】
上記のように構成された本発明の電子機器の電源システムは、実際に負荷回路が重くなる前に通常動作に復帰しているので、負荷回路が急に重くなっても速やかに対応することができ、ＤＣ−ＤＣコンバータの出力直流電圧のアンダーシュートを抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明に係る電子機器の電源システムに係る好ましい実施の形態について添付の図面を参照しつつ説明する。
【００１５】
《実施の形態１》
図１は本発明に係る実施の形態１の電子機器の電源システムの構成を示す回路図である。図１に示すように、実施の形態１の電子機器の電源システムのＤＣ−ＤＣコンバータには電圧Ｅｉの入力直流電源１が接続されており、主スイッチ２、ダイオードで構成された整流手段３、インダクタ４、コンデンサで構成された平滑手段５、及び制御部６が設けられている。平滑手段５の電圧Ｅｏは出力直流電圧として負荷回路７に供給されている。制御部６は、出力直流電圧Ｅｏを検出するとともに負荷回路７からのモード設定信号を受電するモード設定端子８が設けられている。
【００１６】
負荷回路７は、通常時に比べて負荷の軽い状態を継続させる待機状態を有し、待機状態となった後にＯＦＦとなる信号を制御部６のモード設定端子８へ出力する。また、負荷回路７は通常の負荷の状態に戻る所定時間前にＯＮとなる信号を制御部６のモード設定端子８へ出力する。この所定時間はコンデンサで構成された平滑手段５の静電容量Ｃと、第１の目標設定値Ｅ１と第２の目標設定値Ｅ２との電位差の積を、待機状態での出力電流Ｉで除した時間 Ｃ・（Ｅ２−Ｅ１）／Ｉ以上に設定されている。
【００１７】
制御部６はＯＮのモード設定信号が入力された場合、主スイッチ２を所定のスイッチング周期でオンオフ動作させるとともに、出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ時間比を制御する通常動作を行う。一方、負荷回路１７が待機状態で、ＯＦＦのモード設定信号がモード設定端子８に入力された場合、制御部６は出力直流電圧Ｅｏが第２の目標設定値Ｅ２と第３の目標設定値Ｅ３（＜Ｅ２）との間を増減するように主スイッチ２をオンオフ制御する。この場合、主スイッチ２は、所定のオン時間とオフ時間でスイッチングする動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【００１８】
次に、制御部６における主スイッチ２の駆動動作について詳細に説明する。
まず、モード設定信号がＯＮの場合の通常動作を説明する。主スイッチ２の１スイッチング周期におけるオン時間の割合、即ち時比率をδとする。主スイッチ２がオン状態の時、インダクタ４には入力直流電圧Ｅｉと出力直流電圧Ｅｏの差電圧（Ｅｉ−Ｅｏ）が印加される。この印加時間はδ・Ｔである。この時、入力直流電源１からインダクタ４に電流が流れ、磁気エネルギーが蓄積される。主スイッチ２がオフ状態になると、ダイオードで構成された整流手段３が導通してインダクタ４には出力直流電圧Ｅｏが印加される。この印加時間はＴ−δ・Ｔであり、インダクタ４から平滑手段５へ電流が流れ、蓄積された磁気エネルギーは放出される。このような磁気エネルギーの蓄積と放出の動作を繰り返すことにより、平滑手段５から負荷回路７へ電力が供給される。インダクタ４の磁気エネルギーの蓄積と放出が均衡する安定動作状態においては次式（１）が成り立つ。
【００１９】
（Ｅｉ−Ｅｏ）×δ・Ｔ＝Ｅｏ×（Ｔ−δ・Ｔ） （１）
【００２０】
（１）式を整理すると、Ｅｏ＝δ・Ｅｉという変換特性が得られる。したがって、制御部６は主スイッチ２のオンオフ時間比（時比率δ）を調整することにより、出力直流電圧Ｅｏを第１の目標設定値Ｅ１とすることができる。
【００２１】
次に、負荷回路７が待機状態となり、モード設定信号がＯＦＦの場合のバーストモード動作について説明する。
このバーストモード動作において主スイッチ２は、オンオフ動作を行い入力直流電源１から負荷回路７に電力が供給される動作期間と、常時オフ状態となる停止期間とを繰返す。動作期間において出力直流電圧Ｅｏが第３の目標設定値Ｅ３から第２の目標設定値Ｅ２に上昇し、停止期間において第２の目標設定値Ｅ２から第３の目標設定値Ｅ３まで下降する。負荷回路７が軽いほど、動作期間は短く、停止期間は長くなる。停止期間における動作は、平滑手段５の放電、出力電流の検出、及び出力直流電圧Ｅｏの検出のみである。したがって、停止期間におけるＤＣ−ＤＣコンバータの電力損失はほとんど無い。このため、バーストモード動作は待機状態のような軽負荷時における効率を向上させている。
【００２２】
次に、モード設定信号がＯＮになった場合の動作を図２を用いて説明する。図２は出力直流電圧Ｅｏを表す波形図である。尚、なお、第１の目標設定値Ｅ１、第２の目標設定値Ｅ２、及び第３の目標設定値Ｅ３の大小関係を、Ｅ２＞Ｅ１＞Ｅ３とする。
まず、図２の（ａ）に示すように、モード設定信号がＯＦＦからＯＮになる時、ＤＣ−ＤＣコンバータがバーストモード動作の動作期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１以下であれば、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ動作を続ける。
【００２３】
次に、図２の（ｂ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の動作期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１より高ければ、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように、一旦スイッチング動作を停止して出力コンデンサである平滑手段５の電荷を負荷回路７へ放電する。そして出力直流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電位を維持するように主スイッチ２のオンオフ動作を開始する。
また、図２の（ｃ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の停止期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１以下であれば、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ動作を開始する。
さらに、図２の（ｄ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の停止期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１より高ければ、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるまで、停止期間を続けてコンデンサである平滑手段５の電荷を負荷回路７へ放電する。そして出力直流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電位を維持するように主スイッチ２のオンオフ動作を開始する。
【００２４】
実施の形態１の電子機器の電源システムにおいて、モード設定信号がＯＮになってから実際に負荷回路７が動作状態になるまでの時間は、負荷回路７によってＣ・（Ｅ２−Ｅ１）／Ｉ 以上に設定されている。この時間はバーストモード動作において出力直流電圧Ｅｏが第２の目標設定値Ｅ２に達した後、第１の目標設定値Ｅ１に至るまでの放電時間である。即ち、この時間は、モード設定信号がＯＮになってからバーストモード動作から脱し、主スイッチ２のオンオフ動作を再開するための最大必要時間である。従って、実際に負荷回路７が動作状態になる時には主スイッチ２は必ずオンオフ動作をしており、通常の過渡応答特性で対応できる。
以上のように、実施の形態１の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータの応答遅れによる出力直流電圧Ｅｏへのアンダーシュートを確実に抑制できる構成を有している。
【００２５】
《実施の形態２》
次に、本発明に係る実施の形態２の電子機器の電源システムを図３を参照しつつ説明する。図３は実施の形態２の電子機器の電源システムの構成を示す回路図である。実施の形態２の電子機器の電源システムは、前述の実施の形態１の電子機器の電源システムと基本的な構成は同様であり、実質的に同じ機能、構成を有するものには同一の符号を付与して、その説明は省略する。
図３に示した実施の形態２の電子機器の電源システムが前述の実施の形態１の電子機器の電源システムと異なるところは、整流手段３が整流スイッチ３０とダイオード３１との並列回路からなる同期整流回路により構成されている点と、制御部６の機能の点である。
【００２６】
制御部６は出力直流電圧Ｅｏを検出するとともに負荷回路７からのモード設定信号を受電し、以下の機能を有する。
モード設定信号がＯＮの場合、制御部６は主スイッチ２と整流スイッチ３０とを所定のスイッチング周期で交互にオンオフ動作させるとともに、出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるようにオンオフ時間比を制御する通常動作を行う。
一方、モード設定信号がＯＦＦの場合、整流スイッチ３０をオフ状態にするとともに、出力直流電圧Ｅｏが第２の目標設定値Ｅ２と第３の目標設定値Ｅ３との間を増減するように、主スイッチ２は所定のオン時間とオフ時間でスイッチング動作する動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【００２７】
モード設定信号がＯＮの場合の通常動作は、実施の形態１の場合と同様である。即ち、主スイッチ２のオンオフ動作により、インダクタ４への磁気エネルギーの蓄積と放出の動作を繰り返し、出力直流電圧Ｅｏがコンデンサで構成された平滑手段５から負荷回路７へ供給される。主スイッチ２の１スイッチング周期におけるオン時間の割合をδ（時比率）とすると、出力直流電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表される。制御部６は、主スイッチ２のオンオフ時間、即ち時比率δを調整することにより、出力直流電圧Ｅｏを安定化させている。
【００２８】
通常動作において、実施の形態２の電子機器の電源システムのＤＣ−ＤＣコンバータの動作が、前述の実施の形態１の場合と異なるのは整流手段３の動作である。主スイッチ２のオフ時間には整流手段３の整流スイッチ３０がオン状態となり、平滑手段５へ流れる電流はダイオード３１ではなく整流スイッチ３０を流れる。このためダイオード３１に流れる場合に比べて、オン電圧が低く導通損失が低減されている。
【００２９】
この状態において負荷回路７での消費電力が少なくなると、経時的に減少して流れる整流スイッチ３０の電流はやがてゼロに至り、逆方向に流れるようになる。即ち、平滑手段５を放電する期間が生じ、負荷回路７への供給電力が低減される。平滑手段５から放電された電流はインダクタ４の磁気エネルギーとして蓄積される。この磁気エネルギーは、整流スイッチ３０がＯＦＦ状態となり主スイッチ２がＯＮ状態となると、主スイッチ２から入力直流電源１へ電流が流れることにより放出される。以上のような動作は電力が出力側から入力へ戻るため、電力回生動作と呼ばれる同期整流回路特有の動作である。このようなＤＣ−ＤＣコンバータの電力回生動作は、ＤＣ−ＤＣコンバータにとって出力電力が小さいにもかかわらず、動作電流の振幅が大きくなるので導通損失が大きくなり、軽負荷時における効率面では不利となる。
【００３０】
しかしながら、負荷回路７での消費電力が急に減少した場合、即ち負荷急減に対しては、出力直流電圧Ｅｏのオーバーシュートを抑制し、第１の目標設定値Ｅ１へ速やかに安定化できるという特長を有する。整流手段３が単にダイオードである場合、ＤＣ−ＤＣコンバータの出力電流が急に少なくなると平滑手段５が充電されて出力直流電圧Ｅｏが上昇する。制御部６は、出力直流電圧Ｅｏの上昇を検出して主スイッチ２の時比率δを小さくすることにより、平滑手段５への電力供給を抑制する。しかし、主スイッチ２の時比率δをゼロまで絞り、主スイッチ２が常時オフ状態となって平滑手段５への電力供給を停止しても、一旦上昇した出力直流電圧Ｅｏは、負荷回路７での消費による放電でしか低下しない。これに対し、整流手段３が電力回生動作可能な同期整流回路であると、主スイッチ２の時比率δを小さくすることにより、平滑手段５から入力側への電力回生が行われ、平滑手段５を積極的に放電する。このため、出力直流電圧Ｅｏのオーバーシュートは抑制され、第１の目標設定値Ｅ１へ速やかに安定化できるのである。
【００３１】
負荷回路７が待機状態となり、モード設定信号がＯＦＦになると、ＤＣ−ＤＣコンバータはバーストモード動作となる。制御部６は整流スイッチ３０をＯＦＦ状態とする。この結果、バーストモード動作は前述の実施の形態１で説明したものと全く同じ動作となる。したがって、ここではバーストモード動作の説明は省略する。
停止期間における動作は平滑手段５の放電、出力電流の検出、及び出力直流電圧Ｅｏの検出のみであるため、停止期間における電力損失はほとんど無く、待機状態のような軽負荷時における効率を向上させることができる。このような効果も前述の実施の形態１における効果と同様である。
【００３２】
本発明に係る実施の形態２のＤＣ−ＤＣコンバータでは、負荷回路７が急に重負荷となる場合においても、事前にモード設定信号はＯＮになっている。しかも実施の形態１に比べて、モード設定信号がＯＮになってからバーストモード動作から脱し、主スイッチ２のオンオフ動作を再開するための最大必要時間ははるかに短い。モード設定信号がＯＮになると、整流手段３の整流スイッチ３０がオンオフ動作するようになるので、電力回生動作が可能となる。バーストモード動作において出力直流電圧Ｅｏが第２の目標設定値Ｅ２に達した後、第１の目標設定値Ｅ１に至るまでの放電時間はこの電力回生動作によって短縮される。この電力回生動作により、主スイッチ２のオンオフ動作を再開するための最大必要時間は実施の形態１に比べて短くなる。
【００３３】
以上のように、実施の形態２の電子機器の電源システムによれば、モード設定信号がＯＮになると速やかに通常動作に復帰するため、負荷回路７の急な変動に対して速やかに対応することができる。
尚、実施の形態２の電子機器の電源システムでは、モード設定信号がＯＦＦになると整流手段３の整流スイッチ３０をオフ状態とし、整流手段３のダイオード３１のみを整流手段とする構成である。これは、軽負荷時における整流手段３の同期整流回路において電力回生動作を行わさせず、軽負荷時における効率劣化を回避するとともに、バーストモード動作への移行をスムーズに行うためである。このような同期整流回路において整流方向に逆流する電流を流さないようにする逆流阻止動作は、上記の実施の形態２における整流手段３の構成に限定されるものではない。
【００３４】
図４は逆流阻止動作を行う同期整流回路の他の例を示す回路図である。図４を用いて、その逆流阻止動作を以下に説明する。
図４において、主スイッチ２はＰチャネルＭＯＳＦＥＴ、整流手段３はＮチャネルＭＯＳＦＥＴであり、ダイオード３１はＭＯＳＦＥＴのボディダイオードが兼用する。ＮＰＮトランジスタ６０１と６０２はそれぞれのベース端子が接続されて、ベース電流が抵抗６０３を介して入力電圧源１から供給されている。ＮＰＮトランジスタ６０１のエミッタ端子は整流手段３のドレイン端子に接続され、ＮＰＮトランジスタ６０２のエミッタ端子は整流手段３のソース端子に接続されている。ＮＰＮトランジスタ６０１のコレクタ端子は抵抗６０４を介してＰＮＰトランジスタ６０５のベース端子に接続されている。ＰＮＰトランジスタ６０５はベース−エミッタ間に抵抗６０６が接続され、ＰＮＰトランジスタ６０５のコレクタ端子は、抵抗６１８を介して整流手段３のゲート端子に駆動電圧を供給する。ＮＰＮトランジスタ６０２のコレクタ端子はＮＰＮトランジスタ６０７を介して整流手段３のゲート端子に接続されている。ＮＰＮトランジスタ６０７のベース端子は抵抗６０８を介してモード設定信号を受電する。整流手段３は、ゲート端子がダイオード６０９を介して主スイッチ２のゲート端子に接続されている。ダイオード６０９の両端にはＰＮＰトランジスタ６１０が接続され、ＰＮＰトランジスタ６１０のベース端子は抵抗抵抗６１１を介してモード設定信号を受電する。モード設定信号は“Ｌ”レベルの時にＯＮであるとする。
【００３５】
まず、モード設定信号がＯＮの通常動作の場合について説明する。ＯＮのモード設定信号が入力された通常動作の場合、ＮＰＮトランジスタ６０７はオフ状態、ＰＮＰトランジスタ６１０はオン状態となる。また、整流手段３は主スイッチ２の駆動信号Ｖｇを受電して、主スイッチ２と交互にオンオフ動作する。
次に、モード設定信号が“Ｈ”、即ちＯＦＦの場合の動作を説明する。この場合、ＮＰＮトランジスタ６０７がオン状態、ＰＮＰトランジスタ６１０がオフ状態になる。まず、主スイッチ２がオン状態にある時、整流手段３には入力直流電圧Ｅｉが印加されており、ＮＰＮトランジスタ６０１はオフ状態、ＮＰＮトランジスタ６０２はオン状態にある。整流手段３のゲート電圧はゼロ電位に落とされ、整流スイッチ３０もオフ状態となる。
【００３６】
次に主スイッチ２がオフ状態となると、整流手段３の印加電圧は低下してゼロ電圧以下になると、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態となる。ＮＰＮトランジスタ６０１がオン状態になるとＰＮＰトランジスタ６０５がオン状態になるとともに、ＮＰＮトランジスタ６０２がオフ状態なので、抵抗６１８を介して整流手段３のゲート端子に駆動電圧が供給される。この結果、整流手段３はオン状態となり、電流が整流手段３のソース端子からドレイン端子へ流れる。この方向に電流が流れている時は、整流手段３の電圧降下によってソース端子の電位がドレイン端子より高く、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持され、整流手段３のゲート端子への駆動電圧の供給も維持される。
【００３７】
整流手段３をソース端子からドレイン端子に流れる電流が少なくなり、やがて逆流するようになると、整流手段３の電圧降下によってソース端子の電位がドレイン端子より低くなる。このため、ＮＰＮトランジスタ６０１はオフ状態となり、ＰＮＰトランジスタ６０５はオフ状態となり、整流手段３のゲート端子への駆動電圧の供給が断たれる。このとき同時に、ＮＰＮトランジスタ６０２はオン状態となり整流手段３のゲート端子をゼロ電圧に落とし、整流スイッチ３０をオフ状態にする。
【００３８】
また、整流手段３のソース端子からドレイン端子に電流が流れている場合でも、主スイッチ２をオン状態とするように主スイッチ２のゲート端子がゼロ電圧に落とされると、ダイオード６０９を介して整流手段３のゲート端子も低下して、整流手段３をオフ状態にする。
以上のように、図４に示した構成によって、整流手段３はモード設定信号がＯＦＦの時に、逆流阻止機能を有する同期整流器として動作する。したがって、図４の構成によっても、軽負荷時における整流手段３の同期整流器において電力回生動作を行わさせず、軽負荷時における効率劣化を回避することができるとともに、バーストモード動作への移行をスムーズに行うことができる。
【００３９】
《実施の形態３》
次に、本発明に係る実施の形態３の電子機器の電源システムについて図５を参照しつつ説明する。図５は実施の形態３の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態３の電子機器の電源システムにおいて、前述の実施の形態２の電子機器の電源システムの構成と異なるところは、逆流制限回路６１が設けられている点である。逆流制限回路６１は、前述の図４に示した逆流阻止機能を有する同期整流回路と基本的な構成は同じであり、同様の構成要素には同一の符号を付与している。また、実施の形態３におけるその他の構成及び動作は、前述の実施の形態２の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００４０】
以下、実施の形態３における逆流制限回路６１の構成と動作について説明する。
図５において、主スイッチ２はＰチャネルＭＯＳＦＥＴ、整流手段３はＮチャネルＭＯＳＦＥＴであり、ダイオード３１はＭＯＳＦＥＴのボディダイオードが兼用する。ＮＰＮトランジスタ６０１と６０２はそれぞれのベース端子が接続されて、ベース電流が抵抗６０３を介して入力電圧源１から供給されている。ＮＰＮトランジスタ６０１のエミッタ端子は整流手段３のドレイン端子に接続され、ＮＰＮトランジスタ６０２のエミッタ端子はコンデンサ６１２を介して整流手段３のソース端子に接続されている。ＮＰＮトランジスタ６０１のコレクタ端子は抵抗６０４を介してＰＮＰトランジスタ６０５のベース端子に接続されている。ＰＮＰトランジスタ６０５はベース−エミッタ間に抵抗６０６が接続され、ＰＮＰトランジスタ６０５のコレクタ端子は、抵抗６１８を介して整流手段３のゲート端子に駆動電圧を供給する。ＮＰＮトランジスタ６０２のコレクタ端子は整流手段３のゲート端子に接続されている。整流手段３のゲート端子はダイオード６０９を介して主スイッチ２のゲート端子に接続されている。ＮＰＮトランジスタ６１３はモード設定信号を抵抗６１４を介してベース端子に受電する。なお、実施の形態３においてモード設定信号は“Ｌ”レベルの時にＯＮであるとする。ＮＰＮトランジスタ６１３は、コンデンサ６１２と抵抗６１５を介して短絡するよう接続されている。コンデンサ６１２は抵抗６０６と抵抗６１７によって出力直流電圧Ｅｏの分割電圧が印加されている。
【００４１】
以上のように構成された実施の形態３において、モード設定信号がＯＮでＮＰＮトランジスタ６１３がオフ状態の場合の動作について説明する。
まず、主スイッチ２がオン状態にある時、整流手段３には入力直流電圧Ｅｉが印加されている。このとき、ＮＰＮトランジスタ６０１はオフ状態であり、ＮＰＮトランジスタ６０２はオン状態にある。このため、整流手段３のゲート電圧はゼロ電位に落とされ、整流スイッチ３０もオフ状態となる。
【００４２】
次に主スイッチ２がオフ状態となると、整流手段３の印加電圧が低下してコンデンサ６１２の電圧以下になる。このように整流手段３の印加電圧がコンデンサ６１２の電圧以下になると、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態になる。ＮＰＮトランジスタ６０１がオン状態になるとＰＮＰトランジスタ６０５がオン状態になり、ＮＰＮトランジスタ６０２はオフ状態なので、抵抗６１８を介して整流手段３のゲート端子に駆動電圧が供給される。
【００４３】
この結果、整流手段３はオン状態となり、電流が整流手段３のソース端子からドレイン端子へ流れる。この方向に電流が流れている時は、整流手段３の電圧降下によってソース端子の電位がドレイン端子より高く、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持される。また、整流手段３のゲート端子への駆動電圧の供給も維持される。
【００４４】
整流手段３のソース端子からドレイン端子に流れる電流が少なくなり、やがて逆流するようになると、整流手段３の電圧降下によってソース端子の電位がドレイン端子より低くなる。しかし、整流手段３のソース端子とドレイン端子の電位差がコンデンサ６１２の電圧以下であれば、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持される。そして、整流手段３のゲート端子への駆動電圧の供給も維持される。整流手段３のドレイン端子からソース端子へ流れる逆流電流が増加して、ソース端子とドレイン端子の電位差がコンデンサ６１２の電圧に達すると、ＮＰＮトランジスタ６０１はオフ状態となり、ＰＮＰトランジスタ６０５がオフ状態となり、整流手段３のゲート端子への駆動電圧の供給が断たれる。またこのとき同時に、ＮＰＮトランジスタ６０２はオン状態となり、整流スイッチ３０のゲート端子をゼロ電圧に落とし、整流スイッチ３０をオフ状態にする。即ち、整流手段３の逆流電流は、整流手段３での電圧降下とコンデンサ６１２の電圧との比較により制限されている。
【００４５】
また、整流手段３をソース端子からドレイン端子に電流が流れている場合でも、主スイッチ２をオン状態とするように主スイッチ２のゲート端子がゼロ電圧に落とされると、ダイオード６０９を介して整流手段３のゲート端子も電圧低下されて、整流スイッチ３０をオフ状態にする。
【００４６】
次に、モード設定信号がＯＦＦになるとＮＰＮトランジスタ６１３がオン状態になる。このためコンデンサ６１２の電圧は抵抗６１５を介して放電される。従って、整流手段３の逆流制限値もコンデンサ６１２の電圧の低下とともに経時的に減少していく。整流手段３のオン抵抗をＲｏｎ、抵抗６１５の抵抗値をＲ１、抵抗６１６の抵抗値をＲ２、抵抗６１７の抵抗値をＲ３、コンデンサ６１２の静電容量をＣ２とすると、整流手段３の逆流制限値Ｉｐは次式（２）で表される。
【００４７】
【００４８】
式（２）において、ＲはＲ１とＲ２とＲ３との並列抵抗（１／Ｒ＝１／Ｒ１＋１／Ｒ２＋１／Ｒ３）であり、時定数τ＝Ｒ・Ｃ２ である。
【００４９】
以上のように、図５に示した構成によって、整流手段３はモード設定信号のオンオフの際に逆流制限値が経時的に変化する。この様子を図６の波形図に示す。図６において、モード設定信号（ａ）、コンデンサ６１２の電圧Ｖ１２（ｂ）、整流手段３を流れる電流Ｉ３及びその逆流制限レベルとなる−Ｖ１２／Ｒｏｎ（ｃ）を波形で示した。
【００５０】
前述した実施の形態２の回路構成では、負荷回路７が待機状態となってモード設定信号がＯＦＦになると、それまで電力回生動作をしていた整流手段３は急に逆流阻止動作となる。このため、実施の形態２の構成では出力直流電圧へのオーバーシュートの発生が懸念される構成である。しかし、実施の形態３の構成とすることにより、逆流制限値が経時的に減少するので出力直流電圧へのオーバーシュートの発生がなくなる構成である。逆に、モード設定信号がＯＦＦからＯＮになる場合でも、急に電力回生動作とならずに逆流制限値が経時的に増加するため、出力直流電圧にアンダーシュートが発生することはない。
【００５１】
《実施の形態４》
次に、本発明に係る実施の形態４の電子機器の電源システムについて図７を参照しつつ説明する。図７は実施の形態４の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態４の電子機器の電源システムにおいて、前述の実施の形態２の電子機器の電源システムの構成と異なるところは、制御部６をより詳細な構成で示している点と、出力状態検出機能が設けられている点である。実施の形態４におけるその他の構成及び動作は、前述の実施の形態２の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００５２】
図７において、破線で示す制御部６は第１の基準電圧Ｖｒ１を出力する電圧源６２０を有しており、出力直流電圧Ｅｏは抵抗６２１と抵抗６２２による分割電圧として検出されている。分割電圧として検出された出力直流電圧Ｅｏは、誤差増幅器６２３において電圧源６２０の第１の基準電圧Ｖｒ１と比較されて、誤差電圧Ｖｅが形成される。三角波発生器６２４は三角波電圧Ｖｔを出力する。ＰＷＭ回路６２５は誤差電圧Ｖｅと三角波電圧Ｖｔとを比較し、Ｖｅ＞Ｖｔとなる期間を主スイッチ２のオン時間とし、整流スイッチ３０のオフ時間とするパルス出力をＯＲ回路６２６を介して駆動電圧Ｖｇとして出力する。抵抗６２１と抵抗６２２の抵抗値をそれぞれＲ２１とＲ２２とすると、次式（３）のように設定することにより、出力直流電圧Ｅｏが第１の目標設定値Ｅ１に安定化させることができる。この安定化動作のとき、誤差電圧Ｖｅが上下して主スイッチ２のオン時間が調整される。
【００５３】
Ｅ１＝Ｖｒ１・（Ｒ２１＋Ｒ２２）／Ｒ２２ （３）
【００５４】
誤差電圧Ｖｅには三角波電圧Ｖｔと交差する範囲内に上限値が設けられており、この上限値において主スイッチ２は最大オン時間となる。以上がモード設定信号がＯＮの場合の通常動作である。
【００５５】
次に、負荷回路７が待機状態となってモード設定信号がＯＦＦになると、抵抗６２７を介してベース電流が供給されたＮＰＮトランジスタ６２８がオン状態となる。この結果、抵抗６２２と並列に抵抗６２９が接続された状態となる。ここで、抵抗６２９の抵抗値をＲ２９とし、抵抗６２２と抵抗６２９との並列抵抗をＲｐ＝Ｒ２２・Ｒ２９／（Ｒ２２＋Ｒ２９）とする。これにより、出力直流電圧Ｅｏは第２の目標設定値Ｅ２＝Ｖｒ１・（Ｒ２１＋Ｒｐ）／Ｒｐに安定化する。この第２の目標設定値Ｅ２は待機状態における出力直流電圧Ｅｏの許容上限値よりわずかに低く設定される。一方、整流手段３は逆流阻止動作となるので電力回生は行われなくなる。この結果、上昇しようとする出力直流電圧Ｅｏが第２の目標設定値Ｅ２に安定化するように、誤差電圧Ｖｅは低下していく。
【００５６】
電圧源６３０は第１の設定電圧Ｖｘ１を出力する。比較器６３１は誤差電圧Ｖｅと第１の設定電圧Ｖｘ１とを比較し、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１を下回ると“Ｈ”を出力する。ＡＮＤ回路６３２には比較器６３１の出力とモード設定信号とが入力され、この時、ＡＮＤ回路６３２は“Ｈ”を出力し、ＲＳフリップフロップ６３３をセットする。ＲＳフリップフロップ６３３から出力される“Ｈ”レベルの信号は、ＰＷＭ回路６２５の出力に関わらず、ＯＲ回路６２６を介して主スイッチ２をオフ状態にする。この結果、入力直流電源１からの電力供給が無くなる停止期間が形成される。
【００５７】
停止期間において低下していく出力直流電圧Ｅｏの分割電圧は、比較器６３５によって電圧源６３４の第２の基準電圧Ｖｒ２と比較される。第３の目標設定値Ｅ３は、次式（４）で表され、待機状態における出力直流電圧Ｅｏの許容下限値よりわずかに高く設定される。
【００５８】
Ｅ３＝Ｖｒ２・（Ｒｐ＋Ｒ２１）／Ｒｐ （４）
【００５９】
出力直流電圧Ｅｏが第３の目標設定値Ｅ３を下回ると、比較器６３５の出力が“Ｌ”から“Ｈ”に反転する。この時、比較器６３５の出力とモード設定信号をインバータ６３６を介して入力されるＯＲ回路６３７の出力も“Ｈ”となる。ＯＲ回路６３７の出力はＲＳフリップフロップ６３３をリセットする。この結果、ＲＳフリップフロップ６３３の出力は“Ｌ”となり、主スイッチ２へ駆動電圧ＶｇとしてＰＷＭ回路６２５の出力が供給される。
ＰＷＭ回路６２５からは、出力直流電圧Ｅｏを第２の目標設定電圧Ｅ２にするようにパルスが出力される。従って主スイッチ２はオンオフ動作を始め動作期間となる。
【００６０】
主スイッチ２の動作期間は、出力直流電圧Ｅｏを第２の目標設定電圧Ｅ２近くに達して、誤差電圧Ｖｅが低下して第１の設定電圧Ｖｘ１を下回るまで続く。Ｖｅ＜Ｖｘ１になると再び停止期間となる。
以上のように、モード設定信号がＯＦＦになって、誤差電圧Ｖｅが低下して第１の設定電圧Ｖｘ１を下回ると、動作期間と停止期間を繰返すバーストモード動作となる。
バーストモード動作の時に、負荷回路７の消費電力が増加すると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１まで至らなくなり、出力直流電圧Ｅｏは第２の目標設定電圧Ｅ２に安定化されるように、主スイッチ２はオンオフ動作を続けるようになる。即ち、自動的にバーストモード動作から通常動作に復帰する。
第１の設定電圧Ｖｘ１によって決まる主スイッチ２の時比率をδｘ１とすると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１と等しくなる時の負荷回路７の消費電力Ｐｘ１（特許請求の範囲における第１の所定値）は、インダクタ４のインダクタンスをＬとすると次式（５）で表される。
【００６１】
Ｐｘ１＝（Ｅｉ−Ｅｏ）２・δｘ１２・Ｔ／（２Ｌ） （５）
【００６２】
従って、モード設定信号がＯＦＦになって、負荷回路７の消費電力がＰｘ１以下になるとバーストモード動作となる。
尚、第１の設定電圧Ｖｘ１を固定値とすると、δｘ１も固定値となり、バーストモード動作に至る負荷回路７の消費電力Ｐｘ１は入力直流電圧Ｅｉが高いほど大きくなる。この入力直流電圧Ｅｉによる消費電力Ｐｘ１の変動を抑制するには、第１の設定電圧Ｖｘ１を入力直流電圧Ｅｉが高いほど低くなるように補正すればよい。
【００６３】
モード設定信号がＯＮに戻ると、モード設定信号が“Ｌ”になる。“Ｌ”のモード設定信号が入力されるＡＮＤ回路６３２の出力は“Ｌ”となり、この信号はＲＳフリップフロップ６３３のセット端子に入力される。一方、“Ｌ”のモード設定信号がインバータ６３６を介して入力されるＯＲ回路６３７の出力は“Ｈ”となり、ＲＳフリップフロップ６３３のリセット端子に入力される。従って、ＲＳフリップフロップ６３３の出力は“Ｌ”に固定され、主スイッチ２はＰＷＭ回路６２５の出力によってオンオフ動作される通常動作に戻る。
以上のように、実施の形態４の電子機器の電源システムによれば、負荷回路７が待機状態になりモード設定信号がＯＦＦとなっても、その消費電力が第１の所定値（Ｐｘ１）以下にならないとバーストモード動作とならない。したがって、実施の形態４においては、バーストモード動作に移行する消費電力を設定することができるため、負荷回路７の待機状態における消費電力に自由度ができる。
【００６４】
《実施の形態５》
次に、本発明に係る実施の形態５の電子機器の電源システムについて図８を参照しつつ説明する。図８は実施の形態５の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態５の電子機器の電源システムにおいて、前述の図７に示した実施の形態４の電子機器の電源システムの構成と異なるところは、制御部６の三角波発生器６２４の構成の点である。実施の形態５の電子機器の電源システムは、負荷回路７が待機状態において、バーストモード動作には至らないが消費電流が少ない場合に、スイッチング周波数を低くしてスイッチング損失を低減する機能が設けられている。実施の形態５におけるその他の構成及び動作は、前述の実施の形態４の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００６５】
図８は実施の形態５の電源システムにおける、制御部６の三角波発振器６２４及びその周辺を示す回路図である。
図８において、ＰＷＭ回路６２５に三角波電圧Ｖｔを出力する三角波発生器６２４は、発振コンデンサ６４０と、この発振コンデンサ６４０を充電するＰＮＰトランジスタ６４１と放電するＮＰＮトランジスタ６４２とを有している。また、三角波発生器６２４は、第３の基準電圧Ｖｒ３を出力する電圧源６４３と、この電圧源６４３に直列に接続された抵抗６４４，６４５，６４６と、抵抗６４４と６４５との接続点の電圧と発振コンデンサ６４０の電圧とが入力される比較器６４７とを有している。
【００６６】
三角波発生器６２４において、ＮＰＮトランジスタ６４９は比較器６４７の出力が抵抗６４８を介してベース端子に入力されて抵抗６４６を短絡する機能を持ち、比較器６４７の出力は抵抗６５０を介してＮＰＮトランジスタ６４２のベース端子に入力される。ＰＮＰトランジスタ６５１は、ＰＮＰトランジスタ６４１とカレントミラーを構成しており、ＮＰＮトランジスタ６５２と抵抗６５３とによりＰＮＰトランジスタ６５１に電流が流される。ＮＰＮトランジスタ６５２のベース端子にはＮＰＮトランジスタ６５４のコレクタ端子が接続されており、ＮＰＮトランジスタ６５４のベース端子に接続された抵抗６５５を介してモード設定信号を受電する。ＮＰＮトランジスタ６５４のエミッタ端子には、ＰＮＰトランジスタ６５６のエミッタ端子が接続されている。電圧源６５７からの第４の基準電圧Ｖｒ４は、抵抗６５８を介してＮＰＮトランジスタ６５２のベース端子に入力されている。ＰＮＰトランジスタ６５６のコレクタ端子は接地されており、ＰＮＰトランジスタ６５６のベース端子には誤差電圧Ｖｅが入力される。上記のように構成された三角波発振器６２４において、発振コンデンサ６４０の電圧が三角波電圧Ｖｔとして出力される。
【００６７】
次に、上記構成の三角波発振器６２４における動作を説明する。
まず、モード設定信号がＯＮの時、ＮＰＮトランジスタ６５４はオフ状態である。電圧源６５７の第４の基準電圧Ｖｒ４で駆動されるＮＰＮトランジスタ６５２のエミッタ端子には、ＮＰＮトランジスタ６５２のベース−エミッタ電圧をＶｄとすると、第２の設定電圧Ｖｘ２＝Ｖｒ４−Ｖｄが発生する。抵抗６５３の抵抗値をＲ５３とすると、ＰＮＰトランジスタ６４１とＰＮＰトランジスタ６５１のカレントミラーにはＶｘ２／Ｒ５３の電流が流れ、発振コンデンサ６４０を充電する。
【００６８】
電圧源６４３の第３の基準電圧をＶｒ３、抵抗６４４の抵抗値をＲ４４、抵抗６４５の抵抗値をＲ４５、抵抗６４６の抵抗値をＲ４６とする。比較器６４７の出力が“Ｌ”の場合、ＮＰＮトランジスタ６４２はオフ状態にあるので、発振コンデンサ６４０は充電される。この時、ＮＰＮトランジスタ６４９もオフ状態にあるので、比較器６４７によって発振コンデンサ６４０の三角波電圧Ｖｔと比較される電圧は、Ｅｔｈ＝Ｖｒ３・（Ｒ４５＋Ｒ４６）／（Ｒ４４＋Ｒ４５＋Ｒ４６）となる。三角波電圧Ｖｔが上昇して上記電圧Ｅｔｈに達すると、比較器６４７の出力は反転して“Ｈ”となる。これにより、ＮＰＮトランジスタ６４２はオン状態になって発振コンデンサ６４０を放電する。同時に、ＮＰＮトランジスタ６４９もオン状態となるので、抵抗６４６が短絡され、比較器６４７によって発振コンデンサ６４０の三角波電圧Ｖｔと比較される電圧は、Ｅｔｌ＝Ｖｒ３・Ｒ４５／（Ｒ４４＋Ｒ４５）となる。三角波電圧Ｖｔが下降してＥｔｌに達すると、比較器６４７の出力は反転して“Ｌ”となる。
以上のように、発振コンデンサ６４０は充放電を周期的に繰り返し、三角波電圧Ｖｔを出力する。
【００６９】
モード設定信号がＯＦＦになると、ＮＰＮトランジスタ６５４はオン状態になる。このため、整流手段３は電力回生動作をしなくなるので、インダクタ４を流れる電流は不連続となる。そして、主スイッチ２のオン時間が絞られるため、誤差電圧Ｖｅは低下する（小さくなる）。ＰＮＰトランジスタ６５６のエミッタ−ベース電圧をＶｄとすると、誤差電圧ＶｅがＶｒ４−Ｖｄ（＝Ｖｘ２）、即ち誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以下になると、ＮＰＮトランジスタ６５２のベース電圧も低下し、ＮＰＮトランジスタ６５２のエミッタ電圧は誤差電圧Ｖｅに等しくなる。従って、発振コンデンサ６４０を充電するＰＮＰトランジスタ６４１とＰＮＰトランジスタ６５１のカレントミラーにはＶｅ／Ｒ５３の充電電流が流れる。この充電電流は誤差電圧Ｖｅに比例し、誤差電圧Ｖｅが低いほど小さくなる。発振コンデンサ６４０が充放電される動作は、前述のモード設定信号がＯＮの場合と同様である。
【００７０】
モード設定信号がＯＦＦの時、誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以上の場合は、モード設定信号がＯＮの場合と同様の周期で三角波電圧ＶｔはＥｔｌとＥｔｈの間を増減する。誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以下の場合は、誤差電圧Ｖｅが低くなるほど発振コンデンサ６４０の充電時間が長くなり、三角波電圧Ｖｔの発振周期も長くなる。即ち、オンオフ動作する主スイッチ２のスイッチング周波数は低周波化される。
実施の形態５において、誤差電圧Ｖｅが低下して、第１の設定電圧Ｖｘ１に到達してバーストモード動作に移行するのは、前述の実施の形態４と同様である。第２の設定電圧Ｖｘ２によって決まる主スイッチ２の時比率をδｘ２とすると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ２と等しくなる時の負荷回路７の消費電力Ｐｘ２（特許請求の範囲における第２の所定値）は、インダクタ４のインダクタンスをＬとすると次式（６）で表される。
【００７１】
Ｐｘ２＝（Ｅｉ−Ｅｏ）２・δｘ２２・Ｔ／（２Ｌ） （６）
【００７２】
従って、モード設定信号がＯＦＦになって、負荷回路７の消費電力がＰｘ２以下になると、スイッチング周波数は低周波化される。
尚、第２の設定電圧Ｖｘ２を固定値とすると、δｘ２も固定値となり、バーストモード動作に達する負荷回路７の消費電力Ｐｘ２は、入力直流電圧Ｅｉが高いほど大きくなる。この入力直流電圧Ｅｉによる消費電力Ｐｘ２の変動を抑制するには、第２の設定電圧Ｖｘ２を入力直流電圧Ｅｉが高いほど低くなるように補正すればよい。
【００７３】
以上のように、実施の形態５の電子機器の電源システムによれば、負荷回路７が待機状態になってモード設定信号がＯＦＦとなっても、その消費電力が第１の所定値（Ｐｘ１）以下にならないとバーストモード動作にならないといった実施の形態４の電子機器の電源システムの特徴に加え、バーストモード動作に至るまでは負荷回路７の消費電力が少ないほど主スイッチ２のスイッチング周波数が低くなるとう特徴を有する。このため、実施の形態５によれば、主スイッチ２のスイッチング損失は低減され、バーストモード動作に至るまでの電子機器全体の消費電力を低減することができるという効果が得られる。
尚、実施の形態４及び実施の形態５の電子機器の電源システムの説明においては、誤差電圧Ｖｅによって負荷回路の消費電力を検出する間接的な検出方法の例で説明したが、本発明は直接的な検出方法によるシステムも含まれる。直接的な検出方法によるシステムの例としては、平滑手段から負荷回路への経路に流れる電流を抵抗などによって直接検出する方法がある。しかし、待機状態のような消費電力が小さい状態では検出する電流値も小さく、直接的な検出が困難である場合が多い。従って、実施の形態４及び実施の形態５では間接的な検出を例にとって本発明の動作を説明した。
【００７４】
尚、以上の実施の形態１から実施の形態５の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータとして降圧コンバータを用いて説明してきたが、本発明はこれに限定されるものではなく、昇圧コンバータや昇降圧コンバータのような全てのスイッチングコンバータに本発明は適用できることはいうまでもない。
【００７５】
【発明の効果】
以上、実施の形態において詳細に説明したところから明らかなように本発明は以下の効果を有する。
本発明は、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる電源システムを提供することができる。
本発明の電子機器の電源システムは、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータにおいて、負荷回路の急な消費電力の変動に伴うＤＣ−ＤＣコンバータの出力直流電圧の変動を確実に抑制することができる。
本発明に係る電子機器の電源システムは、実際に負荷回路が重くなる前に通常動作に復帰しているので、負荷回路が急に重くなっても速やかに対応することができ、ＤＣ−ＤＣコンバータの出力直流電圧のアンダーシュートを抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１における電子機器の電源システムの構成を示す回路図である。
【図２】本発明に係る実施の形態１における電子機器の電源システムの動作を示す波形図である。
【図３】本発明に係る実施の形態２における電子機器の電源システムの構成を示す回路図である。
【図４】本発明に係る実施の形態２における電子機器の電源システムの構成を示す回路図である。
【図５】本発明に係る実施の形態３における電子機器の電源システムの構成を示す回路図である。
【図６】本発明に係る実施の形態３における電子機器の電源システムの動作を示す波形図である。
【図７】本発明に係る実施の形態４における電子機器の電源システムの構成を示す回路図である。
【図８】本発明に係る実施の形態５における電子機器の電源システムの構成を示す回路図である。
【図９】従来の電子機器の電源システムの構成を示す回路図（ａ）及び動作波形図（ｂ），（ｃ）である。
【符号の説明】
１ 直流入力電源
２ 主スイッチ
３ 整流手段
４ インダクタ
５ 平滑手段
６ 制御部
７ 負荷
８ モード設定端子
【発明の属する技術分野】
本発明は、商用交流電源の交流電圧を整流平滑した直流電源やバッテリ等による直流電圧が入力されるＤＣ−ＤＣコンバータと、そのＤＣ−ＤＣコンバータから制御された直流電圧が供給される負荷回路を有する電子機器の電源システムに関し、特に負荷回路が待機状態のような軽負荷期間を有する電子機器の電源システムに関する。
【０００２】
【従来の技術】
このような電子機器の電源システムとして、図９の（ａ）に降圧型のＤＣ−ＤＣコンバータと負荷回路の回路図を示し、図９の（ｂ）及び（ｃ）はそのＤＣ−ＤＣコンバータの動作波形図である。
図９の（ａ）に示すように、この電子機器の電源システムのＤＣ−ＤＣコンバータには、電圧Ｅｉの入力直流電源１１が接続されており、主スイッチ１２、ダイオード１３とインダクタ１４と出力コンデンサ１５と制御部１６が設けられている。出力コンデンサ１５の電圧Ｅｏは出力直流電圧として負荷回路１７に供給されている。
【０００３】
制御部１６は出力直流電圧Ｅｏを検出するとともに負荷回路１７への出力電流を検出し、以下の機能を有する。
出力電流が所定値以上の場合、制御部１６は、主スイッチ１２を所定のスイッチング周期でオンオフ動作するとともに、出力直流電圧Ｅｏを第１の目標設定値ｅ１となるようにオンオフ時間比を制御する。以降、このような動作を通常動作と呼ぶ。
負荷が軽くなって出力電流が所定値より小さい場合、制御部１６は、出力直流電圧Ｅｏが第２の目標設定値ｅ２と第３の目標設定値ｅ３の間を増減するように、主スイッチ１２が所定のオン時間とオフ時間でスイッチングする動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【０００４】
まず、図９の（ｂ）を用いて通常動作を説明する。図９の（ｂ）は主スイッチ１２への駆動信号Ｖｇと、インダクタ１４に流れる電流Ｉ１４を示す波形図である。図９の（ｂ）に示すように、主スイッチ１２がスイッチング周期Ｔを有して交互にオンオフ動作を行うことにより、インダクタ１４への磁気エネルギーの蓄積と放出の動作を繰り返す。このように蓄積と放出の動作を繰り返すことにより、出力直流電圧Ｅｏが出力コンデンサ１５から負荷回路１７へ供給される。主スイッチ１２の１スイッチング周期におけるオン時間の割合をδとすると、出力直流電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表される。制御部１６は、主スイッチ１２のオンオフ時間、即ちδを調整することにより、出力直流電圧Ｅｏを安定化する。
【０００５】
次に、負荷が軽くなってバーストモード動作となった場合の動作を、図９の（ｃ）を用いて説明する。図９の（ｃ）は主スイッチ１２への駆動信号Ｖｇと、インダクタ１４に流れる電流Ｉ１４と、出力直流電圧Ｅｏを示す波形図である。図９の（ｃ）に示すように、主スイッチ１２はオンオフ動作を行い入力直流電源１１から負荷回路１７に電力を供給する動作期間と、常時オフ状態の停止期間とを繰返す。動作期間において出力直流電圧Ｅｏが第３の目標設定値ｅ３から第２の目標設定値ｅ２に上昇し、停止期間において第２の目標設定値ｅ２から第３の目標設定値ｅ３まで下降する。負荷回路１７での消費電力が少ないほど、動作期間は短く、停止期間は長くなる。停止期間においてはＤＣ−ＤＣコンバータにおける電力損失がほとんど無い。このためバーストモード動作は、待機状態のような軽負荷時の効率を向上させている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のように構成された従来の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータがバーストモード動作を行っている時に負荷回路１７の消費電力が急に大きくなると、通常動作に復帰するまでの制御部１６の遅れ時間のために、出力コンデンサ１５への電力の供給が間に合わず、出力直流電圧Ｅｏにアンダーシュートが発生するという問題があった。
本発明は、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる電源システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、ＤＣ−ＤＣコンバータと負荷回路からなる本発明に係る電子機器の電源システムは、下記の構成を有する。
本発明に係る電子機器の電源システムは、
スイッチとインダクタと整流手段と平滑手段と制御部とを有し、入力直流電圧が入力され、前記制御部により前記スイッチをオンオフ動作させることにより前記入力直流電圧を交流電圧に変換し、当該交流電圧を前記整流手段と前記平滑手段により整流平滑して出力直流電圧を出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力直流電圧が入力され、動作状態に比べて消費電力が小さい待機状態を有する負荷回路と、を有する電子機器の電源システムであって、
前記制御部は、負荷回路からのモード設定信号が入力されるモード設定端子を有し、
前記負荷回路は、待機状態となった後にＯＦＦとなり、動作状態に戻る所定時間前にＯＮとなるモード設定信号を前記モード設定端子へ出力し、
前記ＤＣ−ＤＣコンバータは、前記モード設定端子の受電信号がＯＮの時、前記出力直流電圧が第１の目標設定値（Ｅ１）となるように、前記スイッチのオン時間とオフ時間とを調整して周期的にオンオフ動作させる通常動作を行うよう構成され、且つ前記モード設定端子の受電信号がＯＦＦの時、前記出力直流電圧が前記第１の目標設定値（Ｅ１）より高い第２の目標設定値（Ｅ２）と前記第１の目標設定値（Ｅ１）より低い第３の目標設定値（Ｅ３）との間を増減するように、前記スイッチを所定のオン時間とオフ時間により周期的にオンオフ動作させる動作期間と、常時オフ状態となる停止期間とを繰返すバーストモード動作を行うよう構成されている。このように構成されたバーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる。
【０００８】
また、本発明に係る電子機器の電源システムは、待機状態にある前記負荷回路からのモード設定信号がＯＮになった後から、前記負荷回路が動作状態に戻るまでの期間として設定される前記所定時間は、前記平滑手段の有する静電容量（Ｃ）と、前記第１の目標設定値（Ｅ１）と前記第２の目標設定値（Ｅ２）の電位差との積を、待機状態での負荷回路での消費電流（Ｉ）で除した時間｛ Ｃ・（Ｅ２−Ｅ１）／Ｉ｝ 以上に設定しても良い。
【０００９】
また、本発明に係る電子機器の電源システムは、前記整流手段は、整流スイッチを有する同期整流回路から構成され、
前記制御部は、モード設定信号がＯＮの時、通常動作とする機能に加え、前記整流スイッチを前記スイッチと交互にオンオフ動作させる機能を有し、
前記モード設定信号がＯＦＦの時、バーストモード動作とする機能に加え、前記整流スイッチを整流方向に逆流する電流を阻止または抑制する機能を有するよう構成しても良い。
【００１０】
また、本発明に係る電子機器の電源システムは、前記制御部は、前記整流手段の逆流制限値を設定できる逆流制限回路を有し、
モード設定信号がＯＮになると、前記逆流制限値を最小値から最大値へ経時的に変化させ、モード設定信号がＯＦＦになると、前記逆流制限値を最大値から最小値へ経時的に変化させる機能を有するよう構成しても良い。
【００１１】
また、本発明に係る電子機器の電源システムは、前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力を直接あるいは間接的に検出する機能を有し、前記負荷回路の消費電力が第１の所定値（Ｐｘ１）以下になると、バーストモード動作に移行する機能を有するよう構成しても良い。
【００１２】
また、本発明に係る電子機器の電源システムは、前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力が第２の所定値以下になると、前記負荷回路の消費電力が小さくなるほど前記スイッチのスイッチング周期を延長し、前記負荷回路の消費電力が第２の所定値（Ｐｘ２）以下になると、バーストモード動作に移行する機能を有するよう構成しても良い。
【００１３】
上記のように構成された本発明の電子機器の電源システムは、実際に負荷回路が重くなる前に通常動作に復帰しているので、負荷回路が急に重くなっても速やかに対応することができ、ＤＣ−ＤＣコンバータの出力直流電圧のアンダーシュートを抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明に係る電子機器の電源システムに係る好ましい実施の形態について添付の図面を参照しつつ説明する。
【００１５】
《実施の形態１》
図１は本発明に係る実施の形態１の電子機器の電源システムの構成を示す回路図である。図１に示すように、実施の形態１の電子機器の電源システムのＤＣ−ＤＣコンバータには電圧Ｅｉの入力直流電源１が接続されており、主スイッチ２、ダイオードで構成された整流手段３、インダクタ４、コンデンサで構成された平滑手段５、及び制御部６が設けられている。平滑手段５の電圧Ｅｏは出力直流電圧として負荷回路７に供給されている。制御部６は、出力直流電圧Ｅｏを検出するとともに負荷回路７からのモード設定信号を受電するモード設定端子８が設けられている。
【００１６】
負荷回路７は、通常時に比べて負荷の軽い状態を継続させる待機状態を有し、待機状態となった後にＯＦＦとなる信号を制御部６のモード設定端子８へ出力する。また、負荷回路７は通常の負荷の状態に戻る所定時間前にＯＮとなる信号を制御部６のモード設定端子８へ出力する。この所定時間はコンデンサで構成された平滑手段５の静電容量Ｃと、第１の目標設定値Ｅ１と第２の目標設定値Ｅ２との電位差の積を、待機状態での出力電流Ｉで除した時間 Ｃ・（Ｅ２−Ｅ１）／Ｉ以上に設定されている。
【００１７】
制御部６はＯＮのモード設定信号が入力された場合、主スイッチ２を所定のスイッチング周期でオンオフ動作させるとともに、出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ時間比を制御する通常動作を行う。一方、負荷回路１７が待機状態で、ＯＦＦのモード設定信号がモード設定端子８に入力された場合、制御部６は出力直流電圧Ｅｏが第２の目標設定値Ｅ２と第３の目標設定値Ｅ３（＜Ｅ２）との間を増減するように主スイッチ２をオンオフ制御する。この場合、主スイッチ２は、所定のオン時間とオフ時間でスイッチングする動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【００１８】
次に、制御部６における主スイッチ２の駆動動作について詳細に説明する。
まず、モード設定信号がＯＮの場合の通常動作を説明する。主スイッチ２の１スイッチング周期におけるオン時間の割合、即ち時比率をδとする。主スイッチ２がオン状態の時、インダクタ４には入力直流電圧Ｅｉと出力直流電圧Ｅｏの差電圧（Ｅｉ−Ｅｏ）が印加される。この印加時間はδ・Ｔである。この時、入力直流電源１からインダクタ４に電流が流れ、磁気エネルギーが蓄積される。主スイッチ２がオフ状態になると、ダイオードで構成された整流手段３が導通してインダクタ４には出力直流電圧Ｅｏが印加される。この印加時間はＴ−δ・Ｔであり、インダクタ４から平滑手段５へ電流が流れ、蓄積された磁気エネルギーは放出される。このような磁気エネルギーの蓄積と放出の動作を繰り返すことにより、平滑手段５から負荷回路７へ電力が供給される。インダクタ４の磁気エネルギーの蓄積と放出が均衡する安定動作状態においては次式（１）が成り立つ。
【００１９】
（Ｅｉ−Ｅｏ）×δ・Ｔ＝Ｅｏ×（Ｔ−δ・Ｔ） （１）
【００２０】
（１）式を整理すると、Ｅｏ＝δ・Ｅｉという変換特性が得られる。したがって、制御部６は主スイッチ２のオンオフ時間比（時比率δ）を調整することにより、出力直流電圧Ｅｏを第１の目標設定値Ｅ１とすることができる。
【００２１】
次に、負荷回路７が待機状態となり、モード設定信号がＯＦＦの場合のバーストモード動作について説明する。
このバーストモード動作において主スイッチ２は、オンオフ動作を行い入力直流電源１から負荷回路７に電力が供給される動作期間と、常時オフ状態となる停止期間とを繰返す。動作期間において出力直流電圧Ｅｏが第３の目標設定値Ｅ３から第２の目標設定値Ｅ２に上昇し、停止期間において第２の目標設定値Ｅ２から第３の目標設定値Ｅ３まで下降する。負荷回路７が軽いほど、動作期間は短く、停止期間は長くなる。停止期間における動作は、平滑手段５の放電、出力電流の検出、及び出力直流電圧Ｅｏの検出のみである。したがって、停止期間におけるＤＣ−ＤＣコンバータの電力損失はほとんど無い。このため、バーストモード動作は待機状態のような軽負荷時における効率を向上させている。
【００２２】
次に、モード設定信号がＯＮになった場合の動作を図２を用いて説明する。図２は出力直流電圧Ｅｏを表す波形図である。尚、なお、第１の目標設定値Ｅ１、第２の目標設定値Ｅ２、及び第３の目標設定値Ｅ３の大小関係を、Ｅ２＞Ｅ１＞Ｅ３とする。
まず、図２の（ａ）に示すように、モード設定信号がＯＦＦからＯＮになる時、ＤＣ−ＤＣコンバータがバーストモード動作の動作期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１以下であれば、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ動作を続ける。
【００２３】
次に、図２の（ｂ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の動作期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１より高ければ、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように、一旦スイッチング動作を停止して出力コンデンサである平滑手段５の電荷を負荷回路７へ放電する。そして出力直流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電位を維持するように主スイッチ２のオンオフ動作を開始する。
また、図２の（ｃ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の停止期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１以下であれば、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるように主スイッチ２のオンオフ動作を開始する。
さらに、図２の（ｄ）に示すように、モード設定信号がＯＦＦからＯＮになる時、バーストモード動作の停止期間中であり、且つその時の出力直流電圧Ｅｏが第１の目標設定値Ｅ１より高ければ、制御部６は出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるまで、停止期間を続けてコンデンサである平滑手段５の電荷を負荷回路７へ放電する。そして出力直流電圧Ｅｏが第１の目標設定値Ｅ１に達すると、その電位を維持するように主スイッチ２のオンオフ動作を開始する。
【００２４】
実施の形態１の電子機器の電源システムにおいて、モード設定信号がＯＮになってから実際に負荷回路７が動作状態になるまでの時間は、負荷回路７によってＣ・（Ｅ２−Ｅ１）／Ｉ 以上に設定されている。この時間はバーストモード動作において出力直流電圧Ｅｏが第２の目標設定値Ｅ２に達した後、第１の目標設定値Ｅ１に至るまでの放電時間である。即ち、この時間は、モード設定信号がＯＮになってからバーストモード動作から脱し、主スイッチ２のオンオフ動作を再開するための最大必要時間である。従って、実際に負荷回路７が動作状態になる時には主スイッチ２は必ずオンオフ動作をしており、通常の過渡応答特性で対応できる。
以上のように、実施の形態１の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータの応答遅れによる出力直流電圧Ｅｏへのアンダーシュートを確実に抑制できる構成を有している。
【００２５】
《実施の形態２》
次に、本発明に係る実施の形態２の電子機器の電源システムを図３を参照しつつ説明する。図３は実施の形態２の電子機器の電源システムの構成を示す回路図である。実施の形態２の電子機器の電源システムは、前述の実施の形態１の電子機器の電源システムと基本的な構成は同様であり、実質的に同じ機能、構成を有するものには同一の符号を付与して、その説明は省略する。
図３に示した実施の形態２の電子機器の電源システムが前述の実施の形態１の電子機器の電源システムと異なるところは、整流手段３が整流スイッチ３０とダイオード３１との並列回路からなる同期整流回路により構成されている点と、制御部６の機能の点である。
【００２６】
制御部６は出力直流電圧Ｅｏを検出するとともに負荷回路７からのモード設定信号を受電し、以下の機能を有する。
モード設定信号がＯＮの場合、制御部６は主スイッチ２と整流スイッチ３０とを所定のスイッチング周期で交互にオンオフ動作させるとともに、出力直流電圧Ｅｏを第１の目標設定値Ｅ１となるようにオンオフ時間比を制御する通常動作を行う。
一方、モード設定信号がＯＦＦの場合、整流スイッチ３０をオフ状態にするとともに、出力直流電圧Ｅｏが第２の目標設定値Ｅ２と第３の目標設定値Ｅ３との間を増減するように、主スイッチ２は所定のオン時間とオフ時間でスイッチング動作する動作期間と常時オフ状態となる停止期間とを繰り返すバーストモード動作を行う。
【００２７】
モード設定信号がＯＮの場合の通常動作は、実施の形態１の場合と同様である。即ち、主スイッチ２のオンオフ動作により、インダクタ４への磁気エネルギーの蓄積と放出の動作を繰り返し、出力直流電圧Ｅｏがコンデンサで構成された平滑手段５から負荷回路７へ供給される。主スイッチ２の１スイッチング周期におけるオン時間の割合をδ（時比率）とすると、出力直流電圧Ｅｏは、Ｅｏ＝δ・Ｅｉで表される。制御部６は、主スイッチ２のオンオフ時間、即ち時比率δを調整することにより、出力直流電圧Ｅｏを安定化させている。
【００２８】
通常動作において、実施の形態２の電子機器の電源システムのＤＣ−ＤＣコンバータの動作が、前述の実施の形態１の場合と異なるのは整流手段３の動作である。主スイッチ２のオフ時間には整流手段３の整流スイッチ３０がオン状態となり、平滑手段５へ流れる電流はダイオード３１ではなく整流スイッチ３０を流れる。このためダイオード３１に流れる場合に比べて、オン電圧が低く導通損失が低減されている。
【００２９】
この状態において負荷回路７での消費電力が少なくなると、経時的に減少して流れる整流スイッチ３０の電流はやがてゼロに至り、逆方向に流れるようになる。即ち、平滑手段５を放電する期間が生じ、負荷回路７への供給電力が低減される。平滑手段５から放電された電流はインダクタ４の磁気エネルギーとして蓄積される。この磁気エネルギーは、整流スイッチ３０がＯＦＦ状態となり主スイッチ２がＯＮ状態となると、主スイッチ２から入力直流電源１へ電流が流れることにより放出される。以上のような動作は電力が出力側から入力へ戻るため、電力回生動作と呼ばれる同期整流回路特有の動作である。このようなＤＣ−ＤＣコンバータの電力回生動作は、ＤＣ−ＤＣコンバータにとって出力電力が小さいにもかかわらず、動作電流の振幅が大きくなるので導通損失が大きくなり、軽負荷時における効率面では不利となる。
【００３０】
しかしながら、負荷回路７での消費電力が急に減少した場合、即ち負荷急減に対しては、出力直流電圧Ｅｏのオーバーシュートを抑制し、第１の目標設定値Ｅ１へ速やかに安定化できるという特長を有する。整流手段３が単にダイオードである場合、ＤＣ−ＤＣコンバータの出力電流が急に少なくなると平滑手段５が充電されて出力直流電圧Ｅｏが上昇する。制御部６は、出力直流電圧Ｅｏの上昇を検出して主スイッチ２の時比率δを小さくすることにより、平滑手段５への電力供給を抑制する。しかし、主スイッチ２の時比率δをゼロまで絞り、主スイッチ２が常時オフ状態となって平滑手段５への電力供給を停止しても、一旦上昇した出力直流電圧Ｅｏは、負荷回路７での消費による放電でしか低下しない。これに対し、整流手段３が電力回生動作可能な同期整流回路であると、主スイッチ２の時比率δを小さくすることにより、平滑手段５から入力側への電力回生が行われ、平滑手段５を積極的に放電する。このため、出力直流電圧Ｅｏのオーバーシュートは抑制され、第１の目標設定値Ｅ１へ速やかに安定化できるのである。
【００３１】
負荷回路７が待機状態となり、モード設定信号がＯＦＦになると、ＤＣ−ＤＣコンバータはバーストモード動作となる。制御部６は整流スイッチ３０をＯＦＦ状態とする。この結果、バーストモード動作は前述の実施の形態１で説明したものと全く同じ動作となる。したがって、ここではバーストモード動作の説明は省略する。
停止期間における動作は平滑手段５の放電、出力電流の検出、及び出力直流電圧Ｅｏの検出のみであるため、停止期間における電力損失はほとんど無く、待機状態のような軽負荷時における効率を向上させることができる。このような効果も前述の実施の形態１における効果と同様である。
【００３２】
本発明に係る実施の形態２のＤＣ−ＤＣコンバータでは、負荷回路７が急に重負荷となる場合においても、事前にモード設定信号はＯＮになっている。しかも実施の形態１に比べて、モード設定信号がＯＮになってからバーストモード動作から脱し、主スイッチ２のオンオフ動作を再開するための最大必要時間ははるかに短い。モード設定信号がＯＮになると、整流手段３の整流スイッチ３０がオンオフ動作するようになるので、電力回生動作が可能となる。バーストモード動作において出力直流電圧Ｅｏが第２の目標設定値Ｅ２に達した後、第１の目標設定値Ｅ１に至るまでの放電時間はこの電力回生動作によって短縮される。この電力回生動作により、主スイッチ２のオンオフ動作を再開するための最大必要時間は実施の形態１に比べて短くなる。
【００３３】
以上のように、実施の形態２の電子機器の電源システムによれば、モード設定信号がＯＮになると速やかに通常動作に復帰するため、負荷回路７の急な変動に対して速やかに対応することができる。
尚、実施の形態２の電子機器の電源システムでは、モード設定信号がＯＦＦになると整流手段３の整流スイッチ３０をオフ状態とし、整流手段３のダイオード３１のみを整流手段とする構成である。これは、軽負荷時における整流手段３の同期整流回路において電力回生動作を行わさせず、軽負荷時における効率劣化を回避するとともに、バーストモード動作への移行をスムーズに行うためである。このような同期整流回路において整流方向に逆流する電流を流さないようにする逆流阻止動作は、上記の実施の形態２における整流手段３の構成に限定されるものではない。
【００３４】
図４は逆流阻止動作を行う同期整流回路の他の例を示す回路図である。図４を用いて、その逆流阻止動作を以下に説明する。
図４において、主スイッチ２はＰチャネルＭＯＳＦＥＴ、整流手段３はＮチャネルＭＯＳＦＥＴであり、ダイオード３１はＭＯＳＦＥＴのボディダイオードが兼用する。ＮＰＮトランジスタ６０１と６０２はそれぞれのベース端子が接続されて、ベース電流が抵抗６０３を介して入力電圧源１から供給されている。ＮＰＮトランジスタ６０１のエミッタ端子は整流手段３のドレイン端子に接続され、ＮＰＮトランジスタ６０２のエミッタ端子は整流手段３のソース端子に接続されている。ＮＰＮトランジスタ６０１のコレクタ端子は抵抗６０４を介してＰＮＰトランジスタ６０５のベース端子に接続されている。ＰＮＰトランジスタ６０５はベース−エミッタ間に抵抗６０６が接続され、ＰＮＰトランジスタ６０５のコレクタ端子は、抵抗６１８を介して整流手段３のゲート端子に駆動電圧を供給する。ＮＰＮトランジスタ６０２のコレクタ端子はＮＰＮトランジスタ６０７を介して整流手段３のゲート端子に接続されている。ＮＰＮトランジスタ６０７のベース端子は抵抗６０８を介してモード設定信号を受電する。整流手段３は、ゲート端子がダイオード６０９を介して主スイッチ２のゲート端子に接続されている。ダイオード６０９の両端にはＰＮＰトランジスタ６１０が接続され、ＰＮＰトランジスタ６１０のベース端子は抵抗抵抗６１１を介してモード設定信号を受電する。モード設定信号は“Ｌ”レベルの時にＯＮであるとする。
【００３５】
まず、モード設定信号がＯＮの通常動作の場合について説明する。ＯＮのモード設定信号が入力された通常動作の場合、ＮＰＮトランジスタ６０７はオフ状態、ＰＮＰトランジスタ６１０はオン状態となる。また、整流手段３は主スイッチ２の駆動信号Ｖｇを受電して、主スイッチ２と交互にオンオフ動作する。
次に、モード設定信号が“Ｈ”、即ちＯＦＦの場合の動作を説明する。この場合、ＮＰＮトランジスタ６０７がオン状態、ＰＮＰトランジスタ６１０がオフ状態になる。まず、主スイッチ２がオン状態にある時、整流手段３には入力直流電圧Ｅｉが印加されており、ＮＰＮトランジスタ６０１はオフ状態、ＮＰＮトランジスタ６０２はオン状態にある。整流手段３のゲート電圧はゼロ電位に落とされ、整流スイッチ３０もオフ状態となる。
【００３６】
次に主スイッチ２がオフ状態となると、整流手段３の印加電圧は低下してゼロ電圧以下になると、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態となる。ＮＰＮトランジスタ６０１がオン状態になるとＰＮＰトランジスタ６０５がオン状態になるとともに、ＮＰＮトランジスタ６０２がオフ状態なので、抵抗６１８を介して整流手段３のゲート端子に駆動電圧が供給される。この結果、整流手段３はオン状態となり、電流が整流手段３のソース端子からドレイン端子へ流れる。この方向に電流が流れている時は、整流手段３の電圧降下によってソース端子の電位がドレイン端子より高く、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持され、整流手段３のゲート端子への駆動電圧の供給も維持される。
【００３７】
整流手段３をソース端子からドレイン端子に流れる電流が少なくなり、やがて逆流するようになると、整流手段３の電圧降下によってソース端子の電位がドレイン端子より低くなる。このため、ＮＰＮトランジスタ６０１はオフ状態となり、ＰＮＰトランジスタ６０５はオフ状態となり、整流手段３のゲート端子への駆動電圧の供給が断たれる。このとき同時に、ＮＰＮトランジスタ６０２はオン状態となり整流手段３のゲート端子をゼロ電圧に落とし、整流スイッチ３０をオフ状態にする。
【００３８】
また、整流手段３のソース端子からドレイン端子に電流が流れている場合でも、主スイッチ２をオン状態とするように主スイッチ２のゲート端子がゼロ電圧に落とされると、ダイオード６０９を介して整流手段３のゲート端子も低下して、整流手段３をオフ状態にする。
以上のように、図４に示した構成によって、整流手段３はモード設定信号がＯＦＦの時に、逆流阻止機能を有する同期整流器として動作する。したがって、図４の構成によっても、軽負荷時における整流手段３の同期整流器において電力回生動作を行わさせず、軽負荷時における効率劣化を回避することができるとともに、バーストモード動作への移行をスムーズに行うことができる。
【００３９】
《実施の形態３》
次に、本発明に係る実施の形態３の電子機器の電源システムについて図５を参照しつつ説明する。図５は実施の形態３の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態３の電子機器の電源システムにおいて、前述の実施の形態２の電子機器の電源システムの構成と異なるところは、逆流制限回路６１が設けられている点である。逆流制限回路６１は、前述の図４に示した逆流阻止機能を有する同期整流回路と基本的な構成は同じであり、同様の構成要素には同一の符号を付与している。また、実施の形態３におけるその他の構成及び動作は、前述の実施の形態２の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００４０】
以下、実施の形態３における逆流制限回路６１の構成と動作について説明する。
図５において、主スイッチ２はＰチャネルＭＯＳＦＥＴ、整流手段３はＮチャネルＭＯＳＦＥＴであり、ダイオード３１はＭＯＳＦＥＴのボディダイオードが兼用する。ＮＰＮトランジスタ６０１と６０２はそれぞれのベース端子が接続されて、ベース電流が抵抗６０３を介して入力電圧源１から供給されている。ＮＰＮトランジスタ６０１のエミッタ端子は整流手段３のドレイン端子に接続され、ＮＰＮトランジスタ６０２のエミッタ端子はコンデンサ６１２を介して整流手段３のソース端子に接続されている。ＮＰＮトランジスタ６０１のコレクタ端子は抵抗６０４を介してＰＮＰトランジスタ６０５のベース端子に接続されている。ＰＮＰトランジスタ６０５はベース−エミッタ間に抵抗６０６が接続され、ＰＮＰトランジスタ６０５のコレクタ端子は、抵抗６１８を介して整流手段３のゲート端子に駆動電圧を供給する。ＮＰＮトランジスタ６０２のコレクタ端子は整流手段３のゲート端子に接続されている。整流手段３のゲート端子はダイオード６０９を介して主スイッチ２のゲート端子に接続されている。ＮＰＮトランジスタ６１３はモード設定信号を抵抗６１４を介してベース端子に受電する。なお、実施の形態３においてモード設定信号は“Ｌ”レベルの時にＯＮであるとする。ＮＰＮトランジスタ６１３は、コンデンサ６１２と抵抗６１５を介して短絡するよう接続されている。コンデンサ６１２は抵抗６０６と抵抗６１７によって出力直流電圧Ｅｏの分割電圧が印加されている。
【００４１】
以上のように構成された実施の形態３において、モード設定信号がＯＮでＮＰＮトランジスタ６１３がオフ状態の場合の動作について説明する。
まず、主スイッチ２がオン状態にある時、整流手段３には入力直流電圧Ｅｉが印加されている。このとき、ＮＰＮトランジスタ６０１はオフ状態であり、ＮＰＮトランジスタ６０２はオン状態にある。このため、整流手段３のゲート電圧はゼロ電位に落とされ、整流スイッチ３０もオフ状態となる。
【００４２】
次に主スイッチ２がオフ状態となると、整流手段３の印加電圧が低下してコンデンサ６１２の電圧以下になる。このように整流手段３の印加電圧がコンデンサ６１２の電圧以下になると、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態になる。ＮＰＮトランジスタ６０１がオン状態になるとＰＮＰトランジスタ６０５がオン状態になり、ＮＰＮトランジスタ６０２はオフ状態なので、抵抗６１８を介して整流手段３のゲート端子に駆動電圧が供給される。
【００４３】
この結果、整流手段３はオン状態となり、電流が整流手段３のソース端子からドレイン端子へ流れる。この方向に電流が流れている時は、整流手段３の電圧降下によってソース端子の電位がドレイン端子より高く、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持される。また、整流手段３のゲート端子への駆動電圧の供給も維持される。
【００４４】
整流手段３のソース端子からドレイン端子に流れる電流が少なくなり、やがて逆流するようになると、整流手段３の電圧降下によってソース端子の電位がドレイン端子より低くなる。しかし、整流手段３のソース端子とドレイン端子の電位差がコンデンサ６１２の電圧以下であれば、ＮＰＮトランジスタ６０１はオン状態、ＮＰＮトランジスタ６０２はオフ状態が維持される。そして、整流手段３のゲート端子への駆動電圧の供給も維持される。整流手段３のドレイン端子からソース端子へ流れる逆流電流が増加して、ソース端子とドレイン端子の電位差がコンデンサ６１２の電圧に達すると、ＮＰＮトランジスタ６０１はオフ状態となり、ＰＮＰトランジスタ６０５がオフ状態となり、整流手段３のゲート端子への駆動電圧の供給が断たれる。またこのとき同時に、ＮＰＮトランジスタ６０２はオン状態となり、整流スイッチ３０のゲート端子をゼロ電圧に落とし、整流スイッチ３０をオフ状態にする。即ち、整流手段３の逆流電流は、整流手段３での電圧降下とコンデンサ６１２の電圧との比較により制限されている。
【００４５】
また、整流手段３をソース端子からドレイン端子に電流が流れている場合でも、主スイッチ２をオン状態とするように主スイッチ２のゲート端子がゼロ電圧に落とされると、ダイオード６０９を介して整流手段３のゲート端子も電圧低下されて、整流スイッチ３０をオフ状態にする。
【００４６】
次に、モード設定信号がＯＦＦになるとＮＰＮトランジスタ６１３がオン状態になる。このためコンデンサ６１２の電圧は抵抗６１５を介して放電される。従って、整流手段３の逆流制限値もコンデンサ６１２の電圧の低下とともに経時的に減少していく。整流手段３のオン抵抗をＲｏｎ、抵抗６１５の抵抗値をＲ１、抵抗６１６の抵抗値をＲ２、抵抗６１７の抵抗値をＲ３、コンデンサ６１２の静電容量をＣ２とすると、整流手段３の逆流制限値Ｉｐは次式（２）で表される。
【００４７】
式（２）において、ＲはＲ１とＲ２とＲ３との並列抵抗（１／Ｒ＝１／Ｒ１＋１／Ｒ２＋１／Ｒ３）であり、時定数τ＝Ｒ・Ｃ２ である。
【００４９】
以上のように、図５に示した構成によって、整流手段３はモード設定信号のオンオフの際に逆流制限値が経時的に変化する。この様子を図６の波形図に示す。図６において、モード設定信号（ａ）、コンデンサ６１２の電圧Ｖ１２（ｂ）、整流手段３を流れる電流Ｉ３及びその逆流制限レベルとなる−Ｖ１２／Ｒｏｎ（ｃ）を波形で示した。
【００５０】
前述した実施の形態２の回路構成では、負荷回路７が待機状態となってモード設定信号がＯＦＦになると、それまで電力回生動作をしていた整流手段３は急に逆流阻止動作となる。このため、実施の形態２の構成では出力直流電圧へのオーバーシュートの発生が懸念される構成である。しかし、実施の形態３の構成とすることにより、逆流制限値が経時的に減少するので出力直流電圧へのオーバーシュートの発生がなくなる構成である。逆に、モード設定信号がＯＦＦからＯＮになる場合でも、急に電力回生動作とならずに逆流制限値が経時的に増加するため、出力直流電圧にアンダーシュートが発生することはない。
【００５１】
《実施の形態４》
次に、本発明に係る実施の形態４の電子機器の電源システムについて図７を参照しつつ説明する。図７は実施の形態４の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態４の電子機器の電源システムにおいて、前述の実施の形態２の電子機器の電源システムの構成と異なるところは、制御部６をより詳細な構成で示している点と、出力状態検出機能が設けられている点である。実施の形態４におけるその他の構成及び動作は、前述の実施の形態２の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００５２】
図７において、破線で示す制御部６は第１の基準電圧Ｖｒ１を出力する電圧源６２０を有しており、出力直流電圧Ｅｏは抵抗６２１と抵抗６２２による分割電圧として検出されている。分割電圧として検出された出力直流電圧Ｅｏは、誤差増幅器６２３において電圧源６２０の第１の基準電圧Ｖｒ１と比較されて、誤差電圧Ｖｅが形成される。三角波発生器６２４は三角波電圧Ｖｔを出力する。ＰＷＭ回路６２５は誤差電圧Ｖｅと三角波電圧Ｖｔとを比較し、Ｖｅ＞Ｖｔとなる期間を主スイッチ２のオン時間とし、整流スイッチ３０のオフ時間とするパルス出力をＯＲ回路６２６を介して駆動電圧Ｖｇとして出力する。抵抗６２１と抵抗６２２の抵抗値をそれぞれＲ２１とＲ２２とすると、次式（３）のように設定することにより、出力直流電圧Ｅｏが第１の目標設定値Ｅ１に安定化させることができる。この安定化動作のとき、誤差電圧Ｖｅが上下して主スイッチ２のオン時間が調整される。
【００５３】
Ｅ１＝Ｖｒ１・（Ｒ２１＋Ｒ２２）／Ｒ２２ （３）
【００５４】
誤差電圧Ｖｅには三角波電圧Ｖｔと交差する範囲内に上限値が設けられており、この上限値において主スイッチ２は最大オン時間となる。以上がモード設定信号がＯＮの場合の通常動作である。
【００５５】
次に、負荷回路７が待機状態となってモード設定信号がＯＦＦになると、抵抗６２７を介してベース電流が供給されたＮＰＮトランジスタ６２８がオン状態となる。この結果、抵抗６２２と並列に抵抗６２９が接続された状態となる。ここで、抵抗６２９の抵抗値をＲ２９とし、抵抗６２２と抵抗６２９との並列抵抗をＲｐ＝Ｒ２２・Ｒ２９／（Ｒ２２＋Ｒ２９）とする。これにより、出力直流電圧Ｅｏは第２の目標設定値Ｅ２＝Ｖｒ１・（Ｒ２１＋Ｒｐ）／Ｒｐに安定化する。この第２の目標設定値Ｅ２は待機状態における出力直流電圧Ｅｏの許容上限値よりわずかに低く設定される。一方、整流手段３は逆流阻止動作となるので電力回生は行われなくなる。この結果、上昇しようとする出力直流電圧Ｅｏが第２の目標設定値Ｅ２に安定化するように、誤差電圧Ｖｅは低下していく。
【００５６】
電圧源６３０は第１の設定電圧Ｖｘ１を出力する。比較器６３１は誤差電圧Ｖｅと第１の設定電圧Ｖｘ１とを比較し、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１を下回ると“Ｈ”を出力する。ＡＮＤ回路６３２には比較器６３１の出力とモード設定信号とが入力され、この時、ＡＮＤ回路６３２は“Ｈ”を出力し、ＲＳフリップフロップ６３３をセットする。ＲＳフリップフロップ６３３から出力される“Ｈ”レベルの信号は、ＰＷＭ回路６２５の出力に関わらず、ＯＲ回路６２６を介して主スイッチ２をオフ状態にする。この結果、入力直流電源１からの電力供給が無くなる停止期間が形成される。
【００５７】
停止期間において低下していく出力直流電圧Ｅｏの分割電圧は、比較器６３５によって電圧源６３４の第２の基準電圧Ｖｒ２と比較される。第３の目標設定値Ｅ３は、次式（４）で表され、待機状態における出力直流電圧Ｅｏの許容下限値よりわずかに高く設定される。
【００５８】
Ｅ３＝Ｖｒ２・（Ｒｐ＋Ｒ２１）／Ｒｐ （４）
【００５９】
出力直流電圧Ｅｏが第３の目標設定値Ｅ３を下回ると、比較器６３５の出力が“Ｌ”から“Ｈ”に反転する。この時、比較器６３５の出力とモード設定信号をインバータ６３６を介して入力されるＯＲ回路６３７の出力も“Ｈ”となる。ＯＲ回路６３７の出力はＲＳフリップフロップ６３３をリセットする。この結果、ＲＳフリップフロップ６３３の出力は“Ｌ”となり、主スイッチ２へ駆動電圧ＶｇとしてＰＷＭ回路６２５の出力が供給される。
ＰＷＭ回路６２５からは、出力直流電圧Ｅｏを第２の目標設定電圧Ｅ２にするようにパルスが出力される。従って主スイッチ２はオンオフ動作を始め動作期間となる。
【００６０】
主スイッチ２の動作期間は、出力直流電圧Ｅｏを第２の目標設定電圧Ｅ２近くに達して、誤差電圧Ｖｅが低下して第１の設定電圧Ｖｘ１を下回るまで続く。Ｖｅ＜Ｖｘ１になると再び停止期間となる。
以上のように、モード設定信号がＯＦＦになって、誤差電圧Ｖｅが低下して第１の設定電圧Ｖｘ１を下回ると、動作期間と停止期間を繰返すバーストモード動作となる。
バーストモード動作の時に、負荷回路７の消費電力が増加すると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１まで至らなくなり、出力直流電圧Ｅｏは第２の目標設定電圧Ｅ２に安定化されるように、主スイッチ２はオンオフ動作を続けるようになる。即ち、自動的にバーストモード動作から通常動作に復帰する。
第１の設定電圧Ｖｘ１によって決まる主スイッチ２の時比率をδｘ１とすると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ１と等しくなる時の負荷回路７の消費電力Ｐｘ１（特許請求の範囲における第１の所定値）は、インダクタ４のインダクタンスをＬとすると次式（５）で表される。
【００６１】
Ｐｘ１＝（Ｅｉ−Ｅｏ）２・δｘ１２・Ｔ／（２Ｌ） （５）
【００６２】
従って、モード設定信号がＯＦＦになって、負荷回路７の消費電力がＰｘ１以下になるとバーストモード動作となる。
尚、第１の設定電圧Ｖｘ１を固定値とすると、δｘ１も固定値となり、バーストモード動作に至る負荷回路７の消費電力Ｐｘ１は入力直流電圧Ｅｉが高いほど大きくなる。この入力直流電圧Ｅｉによる消費電力Ｐｘ１の変動を抑制するには、第１の設定電圧Ｖｘ１を入力直流電圧Ｅｉが高いほど低くなるように補正すればよい。
【００６３】
モード設定信号がＯＮに戻ると、モード設定信号が“Ｌ”になる。“Ｌ”のモード設定信号が入力されるＡＮＤ回路６３２の出力は“Ｌ”となり、この信号はＲＳフリップフロップ６３３のセット端子に入力される。一方、“Ｌ”のモード設定信号がインバータ６３６を介して入力されるＯＲ回路６３７の出力は“Ｈ”となり、ＲＳフリップフロップ６３３のリセット端子に入力される。従って、ＲＳフリップフロップ６３３の出力は“Ｌ”に固定され、主スイッチ２はＰＷＭ回路６２５の出力によってオンオフ動作される通常動作に戻る。
以上のように、実施の形態４の電子機器の電源システムによれば、負荷回路７が待機状態になりモード設定信号がＯＦＦとなっても、その消費電力が第１の所定値（Ｐｘ１）以下にならないとバーストモード動作とならない。したがって、実施の形態４においては、バーストモード動作に移行する消費電力を設定することができるため、負荷回路７の待機状態における消費電力に自由度ができる。
【００６４】
《実施の形態５》
次に、本発明に係る実施の形態５の電子機器の電源システムについて図８を参照しつつ説明する。図８は実施の形態５の電子機器の電源システムにおけるＤＣ−ＤＣコンバータの一部の構成を示す回路図である。実施の形態５の電子機器の電源システムにおいて、前述の図７に示した実施の形態４の電子機器の電源システムの構成と異なるところは、制御部６の三角波発生器６２４の構成の点である。実施の形態５の電子機器の電源システムは、負荷回路７が待機状態において、バーストモード動作には至らないが消費電流が少ない場合に、スイッチング周波数を低くしてスイッチング損失を低減する機能が設けられている。実施の形態５におけるその他の構成及び動作は、前述の実施の形態４の電子機器の電源システムの構成及び動作と実質的に同じであるため、以下の説明においては同様の構成要素には同一の符号を付与し、その説明は省略する。
【００６５】
図８は実施の形態５の電源システムにおける、制御部６の三角波発振器６２４及びその周辺を示す回路図である。
図８において、ＰＷＭ回路６２５に三角波電圧Ｖｔを出力する三角波発生器６２４は、発振コンデンサ６４０と、この発振コンデンサ６４０を充電するＰＮＰトランジスタ６４１と放電するＮＰＮトランジスタ６４２とを有している。また、三角波発生器６２４は、第３の基準電圧Ｖｒ３を出力する電圧源６４３と、この電圧源６４３に直列に接続された抵抗６４４，６４５，６４６と、抵抗６４４と６４５との接続点の電圧と発振コンデンサ６４０の電圧とが入力される比較器６４７とを有している。
【００６６】
三角波発生器６２４において、ＮＰＮトランジスタ６４９は比較器６４７の出力が抵抗６４８を介してベース端子に入力されて抵抗６４６を短絡する機能を持ち、比較器６４７の出力は抵抗６５０を介してＮＰＮトランジスタ６４２のベース端子に入力される。ＰＮＰトランジスタ６５１は、ＰＮＰトランジスタ６４１とカレントミラーを構成しており、ＮＰＮトランジスタ６５２と抵抗６５３とによりＰＮＰトランジスタ６５１に電流が流される。ＮＰＮトランジスタ６５２のベース端子にはＮＰＮトランジスタ６５４のコレクタ端子が接続されており、ＮＰＮトランジスタ６５４のベース端子に接続された抵抗６５５を介してモード設定信号を受電する。ＮＰＮトランジスタ６５４のエミッタ端子には、ＰＮＰトランジスタ６５６のエミッタ端子が接続されている。電圧源６５７からの第４の基準電圧Ｖｒ４は、抵抗６５８を介してＮＰＮトランジスタ６５２のベース端子に入力されている。ＰＮＰトランジスタ６５６のコレクタ端子は接地されており、ＰＮＰトランジスタ６５６のベース端子には誤差電圧Ｖｅが入力される。上記のように構成された三角波発振器６２４において、発振コンデンサ６４０の電圧が三角波電圧Ｖｔとして出力される。
【００６７】
次に、上記構成の三角波発振器６２４における動作を説明する。
まず、モード設定信号がＯＮの時、ＮＰＮトランジスタ６５４はオフ状態である。電圧源６５７の第４の基準電圧Ｖｒ４で駆動されるＮＰＮトランジスタ６５２のエミッタ端子には、ＮＰＮトランジスタ６５２のベース−エミッタ電圧をＶｄとすると、第２の設定電圧Ｖｘ２＝Ｖｒ４−Ｖｄが発生する。抵抗６５３の抵抗値をＲ５３とすると、ＰＮＰトランジスタ６４１とＰＮＰトランジスタ６５１のカレントミラーにはＶｘ２／Ｒ５３の電流が流れ、発振コンデンサ６４０を充電する。
【００６８】
電圧源６４３の第３の基準電圧をＶｒ３、抵抗６４４の抵抗値をＲ４４、抵抗６４５の抵抗値をＲ４５、抵抗６４６の抵抗値をＲ４６とする。比較器６４７の出力が“Ｌ”の場合、ＮＰＮトランジスタ６４２はオフ状態にあるので、発振コンデンサ６４０は充電される。この時、ＮＰＮトランジスタ６４９もオフ状態にあるので、比較器６４７によって発振コンデンサ６４０の三角波電圧Ｖｔと比較される電圧は、Ｅｔｈ＝Ｖｒ３・（Ｒ４５＋Ｒ４６）／（Ｒ４４＋Ｒ４５＋Ｒ４６）となる。三角波電圧Ｖｔが上昇して上記電圧Ｅｔｈに達すると、比較器６４７の出力は反転して“Ｈ”となる。これにより、ＮＰＮトランジスタ６４２はオン状態になって発振コンデンサ６４０を放電する。同時に、ＮＰＮトランジスタ６４９もオン状態となるので、抵抗６４６が短絡され、比較器６４７によって発振コンデンサ６４０の三角波電圧Ｖｔと比較される電圧は、Ｅｔｌ＝Ｖｒ３・Ｒ４５／（Ｒ４４＋Ｒ４５）となる。三角波電圧Ｖｔが下降してＥｔｌに達すると、比較器６４７の出力は反転して“Ｌ”となる。
以上のように、発振コンデンサ６４０は充放電を周期的に繰り返し、三角波電圧Ｖｔを出力する。
【００６９】
モード設定信号がＯＦＦになると、ＮＰＮトランジスタ６５４はオン状態になる。このため、整流手段３は電力回生動作をしなくなるので、インダクタ４を流れる電流は不連続となる。そして、主スイッチ２のオン時間が絞られるため、誤差電圧Ｖｅは低下する（小さくなる）。ＰＮＰトランジスタ６５６のエミッタ−ベース電圧をＶｄとすると、誤差電圧ＶｅがＶｒ４−Ｖｄ（＝Ｖｘ２）、即ち誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以下になると、ＮＰＮトランジスタ６５２のベース電圧も低下し、ＮＰＮトランジスタ６５２のエミッタ電圧は誤差電圧Ｖｅに等しくなる。従って、発振コンデンサ６４０を充電するＰＮＰトランジスタ６４１とＰＮＰトランジスタ６５１のカレントミラーにはＶｅ／Ｒ５３の充電電流が流れる。この充電電流は誤差電圧Ｖｅに比例し、誤差電圧Ｖｅが低いほど小さくなる。発振コンデンサ６４０が充放電される動作は、前述のモード設定信号がＯＮの場合と同様である。
【００７０】
モード設定信号がＯＦＦの時、誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以上の場合は、モード設定信号がＯＮの場合と同様の周期で三角波電圧ＶｔはＥｔｌとＥｔｈの間を増減する。誤差電圧Ｖｅが第２の設定電圧Ｖｘ２以下の場合は、誤差電圧Ｖｅが低くなるほど発振コンデンサ６４０の充電時間が長くなり、三角波電圧Ｖｔの発振周期も長くなる。即ち、オンオフ動作する主スイッチ２のスイッチング周波数は低周波化される。
実施の形態５において、誤差電圧Ｖｅが低下して、第１の設定電圧Ｖｘ１に到達してバーストモード動作に移行するのは、前述の実施の形態４と同様である。第２の設定電圧Ｖｘ２によって決まる主スイッチ２の時比率をδｘ２とすると、誤差電圧Ｖｅが第１の設定電圧Ｖｘ２と等しくなる時の負荷回路７の消費電力Ｐｘ２（特許請求の範囲における第２の所定値）は、インダクタ４のインダクタンスをＬとすると次式（６）で表される。
【００７１】
Ｐｘ２＝（Ｅｉ−Ｅｏ）２・δｘ２２・Ｔ／（２Ｌ） （６）
【００７２】
従って、モード設定信号がＯＦＦになって、負荷回路７の消費電力がＰｘ２以下になると、スイッチング周波数は低周波化される。
尚、第２の設定電圧Ｖｘ２を固定値とすると、δｘ２も固定値となり、バーストモード動作に達する負荷回路７の消費電力Ｐｘ２は、入力直流電圧Ｅｉが高いほど大きくなる。この入力直流電圧Ｅｉによる消費電力Ｐｘ２の変動を抑制するには、第２の設定電圧Ｖｘ２を入力直流電圧Ｅｉが高いほど低くなるように補正すればよい。
【００７３】
以上のように、実施の形態５の電子機器の電源システムによれば、負荷回路７が待機状態になってモード設定信号がＯＦＦとなっても、その消費電力が第１の所定値（Ｐｘ１）以下にならないとバーストモード動作にならないといった実施の形態４の電子機器の電源システムの特徴に加え、バーストモード動作に至るまでは負荷回路７の消費電力が少ないほど主スイッチ２のスイッチング周波数が低くなるとう特徴を有する。このため、実施の形態５によれば、主スイッチ２のスイッチング損失は低減され、バーストモード動作に至るまでの電子機器全体の消費電力を低減することができるという効果が得られる。
尚、実施の形態４及び実施の形態５の電子機器の電源システムの説明においては、誤差電圧Ｖｅによって負荷回路の消費電力を検出する間接的な検出方法の例で説明したが、本発明は直接的な検出方法によるシステムも含まれる。直接的な検出方法によるシステムの例としては、平滑手段から負荷回路への経路に流れる電流を抵抗などによって直接検出する方法がある。しかし、待機状態のような消費電力が小さい状態では検出する電流値も小さく、直接的な検出が困難である場合が多い。従って、実施の形態４及び実施の形態５では間接的な検出を例にとって本発明の動作を説明した。
【００７４】
尚、以上の実施の形態１から実施の形態５の電子機器の電源システムにおいては、ＤＣ−ＤＣコンバータとして降圧コンバータを用いて説明してきたが、本発明はこれに限定されるものではなく、昇圧コンバータや昇降圧コンバータのような全てのスイッチングコンバータに本発明は適用できることはいうまでもない。
【００７５】
【発明の効果】
以上、実施の形態において詳細に説明したところから明らかなように本発明は以下の効果を有する。
本発明は、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータを持つ電子機器の電源システムにおいて、負荷回路の消費電力の急な変動に対応してＤＣ−ＤＣコンバータの出力直流電圧を制御することができる電源システムを提供することができる。
本発明の電子機器の電源システムは、バーストモード動作に代表されるような待機動作モードを有するＤＣ−ＤＣコンバータにおいて、負荷回路の急な消費電力の変動に伴うＤＣ−ＤＣコンバータの出力直流電圧の変動を確実に抑制することができる。
本発明に係る電子機器の電源システムは、実際に負荷回路が重くなる前に通常動作に復帰しているので、負荷回路が急に重くなっても速やかに対応することができ、ＤＣ−ＤＣコンバータの出力直流電圧のアンダーシュートを抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態１における電子機器の電源システムの構成を示す回路図である。
【図２】本発明に係る実施の形態１における電子機器の電源システムの動作を示す波形図である。
【図３】本発明に係る実施の形態２における電子機器の電源システムの構成を示す回路図である。
【図４】本発明に係る実施の形態２における電子機器の電源システムの構成を示す回路図である。
【図５】本発明に係る実施の形態３における電子機器の電源システムの構成を示す回路図である。
【図６】本発明に係る実施の形態３における電子機器の電源システムの動作を示す波形図である。
【図７】本発明に係る実施の形態４における電子機器の電源システムの構成を示す回路図である。
【図８】本発明に係る実施の形態５における電子機器の電源システムの構成を示す回路図である。
【図９】従来の電子機器の電源システムの構成を示す回路図（ａ）及び動作波形図（ｂ），（ｃ）である。
【符号の説明】
１ 直流入力電源
２ 主スイッチ
３ 整流手段
４ インダクタ
５ 平滑手段
６ 制御部
７ 負荷
８ モード設定端子
Claims (6)
- スイッチとインダクタと整流手段と平滑手段と制御部とを有し、入力直流電圧が入力され、前記制御部により前記スイッチをオンオフ動作させることにより前記入力直流電圧を交流電圧に変換し、当該交流電圧を前記整流手段と前記平滑手段により整流平滑して出力直流電圧を出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力直流電圧が入力され、動作状態に比べて消費電力が小さい待機状態を有する負荷回路と、を有する電子機器の電源システムであって、
前記制御部は、負荷回路からのモード設定信号が入力されるモード設定端子を有し、
前記負荷回路は、待機状態となった後にＯＦＦとなり、動作状態に戻る所定時間前にＯＮとなるモード設定信号を前記モード設定端子へ出力し、
前記ＤＣ−ＤＣコンバータは、前記モード設定端子の受電信号がＯＮの時、前記出力直流電圧が第１の目標設定値（Ｅ１）となるように、前記スイッチのオン時間とオフ時間とを調整して周期的にオンオフ動作させる通常動作を行うよう構成され、且つ前記モード設定端子の受電信号がＯＦＦの時、前記出力直流電圧が前記第１の目標設定値（Ｅ１）より高い第２の目標設定値（Ｅ２）と前記第１の目標設定値（Ｅ１）より低い第３の目標設定値（Ｅ３）との間を増減するように、前記スイッチを所定のオン時間とオフ時間により周期的にオンオフ動作させる動作期間と、常時オフ状態となる停止期間とを繰返すバーストモード動作を行うよう構成された電子機器の電源システム。 - 待機状態にある前記負荷回路からのモード設定信号がＯＮになった後から、前記負荷回路が動作状態に戻るまでの期間として設定される前記所定時間は、前記平滑手段の有する静電容量（Ｃ）と、前記第１の目標設定値（Ｅ１）と前記第２の目標設定値（Ｅ２）の電位差との積を、待機状態での負荷回路での消費電流（Ｉ）で除した時間｛ Ｃ・（Ｅ２−Ｅ１）／Ｉ｝ 以上に設定されている請求項１記載の電子機器の電源システム。
- 前記整流手段は、整流スイッチを有する同期整流回路から構成され、
前記制御部は、モード設定信号がＯＮの時、通常動作とする機能に加え、前記整流スイッチを前記スイッチと交互にオンオフ動作させる機能を有し、
前記モード設定信号がＯＦＦの時、バーストモード動作とする機能に加え、前記整流スイッチを整流方向に逆流する電流を阻止または抑制する機能を有する請求項１記載の電子機器の電源システム。 - 前記制御部は、前記整流手段の逆流制限値を設定できる逆流制限回路を有し、
モード設定信号がＯＮになると、前記逆流制限値を最小値から最大値へ経時的に変化させ、モード設定信号がＯＦＦになると、前記逆流制限値を最大値から最小値へ経時的に変化させる機能を有する請求項３記載の電子機器の電源システム。 - 前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力を直接あるいは間接的に検出する機能を有し、前記負荷回路の消費電力が第１の所定値以下になると、バーストモード動作に移行する機能を有する請求項１記載の電子機器の電源システム。
- 前記制御部は、モード設定信号がＯＦＦの時、前記負荷回路の消費電力が第２の所定値以下になると、前記負荷回路の消費電力が小さくなるほど前記スイッチのスイッチング周期を延長し、前記負荷回路の消費電力が第２の所定値以下になると、バーストモード動作に移行する機能を有する請求項５記載の電子機器の電源システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024369A JP3624183B2 (ja) | 2002-01-31 | 2002-01-31 | 電子機器の電源システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002024369A JP3624183B2 (ja) | 2002-01-31 | 2002-01-31 | 電子機器の電源システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003230271A JP2003230271A (ja) | 2003-08-15 |
| JP3624183B2 true JP3624183B2 (ja) | 2005-03-02 |
Family
ID=27746838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002024369A Expired - Fee Related JP3624183B2 (ja) | 2002-01-31 | 2002-01-31 | 電子機器の電源システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624183B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4980588B2 (ja) * | 2005-06-21 | 2012-07-18 | ローム株式会社 | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
| JP4908019B2 (ja) * | 2006-03-02 | 2012-04-04 | 株式会社リコー | スイッチングレギュレータ |
| JP5085261B2 (ja) * | 2007-10-03 | 2012-11-28 | 新日本無線株式会社 | 駆動回路 |
| US8275343B2 (en) * | 2008-03-10 | 2012-09-25 | Qualcomm Incorporated | System and method of using residual voltage from a prior operation to establish a bias voltage for a subsequent operation |
| JP5280114B2 (ja) * | 2008-06-13 | 2013-09-04 | ローム株式会社 | 降圧型スイッチングレギュレータ |
| US8379420B2 (en) * | 2010-10-13 | 2013-02-19 | Power Integrations, Inc. | Controller with punctuated switching control circuit |
-
2002
- 2002-01-31 JP JP2002024369A patent/JP3624183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003230271A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5995173B2 (ja) | 制御回路および電力変換器 | |
| US10158289B2 (en) | DC/DC converter | |
| US9054596B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
| JP3973652B2 (ja) | スイッチング電源装置 | |
| US7262587B2 (en) | Circuit and method for controlling DC-DC converter | |
| JP4347249B2 (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 | |
| JP3706814B2 (ja) | Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法 | |
| US11303202B2 (en) | Power factor improvement circuit and switching power supply device using same | |
| JP4481879B2 (ja) | スイッチング電源装置 | |
| US7250745B2 (en) | Control circuit of DC-DC converter and its control method | |
| JP2009148094A (ja) | Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路 | |
| JP2012120267A (ja) | 充電制御装置 | |
| JP2003018828A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3711555B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
| JP6569420B2 (ja) | スイッチング電源装置及びその制御方法 | |
| JP3624183B2 (ja) | 電子機器の電源システム | |
| JP4218862B2 (ja) | フライバックコンバータの同期整流回路 | |
| JP5184937B2 (ja) | スイッチング電源 | |
| WO2002099947A1 (fr) | Unite de puissance et son alimentation | |
| JP2008228417A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3116835B2 (ja) | スイッチング電源装置 | |
| JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
| JP2008029089A (ja) | スイッチング電源 | |
| JP4576411B2 (ja) | ステップアップ／ステップダウン（バック／ブースト）スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3624183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |