JP4218862B2 - フライバックコンバータの同期整流回路 - Google Patents
フライバックコンバータの同期整流回路 Download PDFInfo
- Publication number
- JP4218862B2 JP4218862B2 JP2002094276A JP2002094276A JP4218862B2 JP 4218862 B2 JP4218862 B2 JP 4218862B2 JP 2002094276 A JP2002094276 A JP 2002094276A JP 2002094276 A JP2002094276 A JP 2002094276A JP 4218862 B2 JP4218862 B2 JP 4218862B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- synchronous rectifier
- circuit
- secondary winding
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータの一種であるフライバックコンバータの同期整流回路に関する。
【０００２】
【従来の技術】
従来、スイッチングレギュレータにおいて高効率化を図るための整流回路として同期整流回路が知られている。一方、スイッチングレギュレータの一種である自励式のフライバックコンバータ（ＲＣＣ）は、５０Ｗ程度以下では最も安価であり、ＡＣアダプタ等に広く用いられている。このような自励式のフライバックコンバータへの同期整流回路の適用は、以前から種々の試みが為されているが、十分な効果が得られていなかった。同期整流回路を自励式のフライバックコンバータに適用するのが困難なのは、接続される負荷の大きさによって、スイッチング周波数が大きく変化するのと相まって整流ダイオードの流通がオフするタイミングを検出するのが極めて難しいからである。
【０００３】
特に、一次側のスイッチングにおいて最近行われている、トランスのリーケージインダクタンスとの共振を利用したＺＶＳ（ゼロボルトスイッチング）では、整流ダイオードのオフ近辺からの電圧減少スロープが緩慢であり、同期整流回路の適用は益々困難になっている。
【０００４】
また、もし整流ダイオードのオフ時に同期整流トランジスタがオンすると、大きな逆パルス電流が流れ、効率を悪化させるばかりでなく、最悪の場合には同期整流トランジスタを破壊してしまう。
【０００５】
ところで、カレントトランスを用いた種々の同期整流回路が提案されている（特許第３０６６７２７号公報、特開２００２−１０６３９号公報等）。
【０００６】
カレントトランス方式の同期整流回路は、カレントトランスの一次巻線を流れる出力電流に応じて二次巻線に発生する電圧により、同期整流用のトランジスタのスイッチングを制御する構成になっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような従来の同期整流回路には、次のような欠点がある。▲１▼カレントトランスによる電力の消費を無視することはできない。▲２▼カレントトランス自体が高価である。▲３▼カレントトランスの二次巻線に発生する電圧の増加減少スロープは緩慢であり、更に同期整流用のトランジスタのゲート入力容量のためにオフ状態へのスイッチングが遅くなり、スイッチング損失が大きい。▲４▼軽負荷の場合にはカレントトランスの二次巻線に発生する電圧自体が小さくなって同期整流用のトランジスタのスイッチングが不可能になるため、広範囲の負荷に対応することができない。
【０００８】
本発明は、このような実情に鑑みて為されたものであり、カレントトランス方式の欠点を解消することができるような、すなわち高効率で安価であり広範囲の負荷に対応することができるようなフライバックコンバータの同期整流回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１に、本発明のフライバックコンバータの同期整流回路は、トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、前記トランスの二次巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とする。
【００１０】
このようなフライバックコンバータの同期整流回路によれば、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスの二次巻線に並列接続された、アイソレート用のダイオード素子および前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路を用い、オフ制御素子により該補助インダクタンス回路のエネルギー放出の終了を検出し同期整流素子をオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１１】
第２に、本発明のフライバックコンバータの同期整流回路は、トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、前記トランスの二次巻線に延設された補助巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とする。
【００１２】
このようなフライバックコンバータの同期整流回路によれば、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスの二次巻線に延設された補助巻線に並列接続された、アイソレート用のダイオード素子および前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路を用い、オフ制御素子により該補助インダクタンス回路のエネルギー放出の終了を検出し同期整流素子をオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１３】
第３に、本発明のフライバックコンバータの同期整流回路は、前記第１または第２に記載のフライバックコンバータの同期整流回路において、前記同期整流素子は電界効果トランジスタであり、前記オフ制御素子は前記電界効果トランジスタのゲートに蓄積された電荷を放電させることにより該電界効果トランジスタをオフとすることを特徴とする。
【００１４】
このようなフライバックコンバータの同期整流回路によれば、オフ制御素子により補助インダクタンス回路のエネルギー放出の終了を検出し電界効果トランジスタのゲートに蓄積された電荷を放電させることにより該電界効果トランジスタをオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１５】
第４に、本発明のフライバックコンバータの同期整流回路は、前記第２または第３に記載のフライバックコンバータの同期整流回路において、更に、前記補助巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする。
【００１６】
このようなフライバックコンバータの同期整流回路によれば、補助巻線に接続されたオン制御素子により同期整流素子がオンされる。
【００１７】
第５に、本発明のフライバックコンバータの同期整流回路は、前記第１または第３に記載のフライバックコンバータの同期整流回路において、更に、前記トランスの二次巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする。
【００１８】
このようなフライバックコンバータの同期整流回路によれば、二次巻線に接続されたオン制御素子により同期整流素子がオンされる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１に係るフライバックコンバータの同期整流回路を示す回路図である。トランスＴの一次側において、一端に電源電圧ＶCCが供給される一次巻線Ｎ1（インダクタンスはＬ1とする）の他端には、スイッチング用のトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ1のドレインが接続されている。一方、トランスＴの二次側において、一端が接地されている二次巻線Ｎ2（インダクタンスはＬ2とする）の他端には、並列接続されたコンデンサＣ3および可変抵抗Ｒ3を介して補助インダクタンス回路を構成するコイルＬ3の一端が接続されているとともに、オン／オフ動作により同期整流を行う同期整流素子であるトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ2のソースが接続されている。コイルＬ3は、二次巻線Ｎ2よりエネルギー放出時間が短いものである。ここで、コイルＬ3のインダクタンスと二次巻線Ｎ2のインダクタンスとの大小関係に拘わらず、補助インダクタンス回路としてのエネルギー放出時間が二次巻線Ｎ2のエネルギー放出時間より短ければよい。トランジスタＱ2のドレインは、平滑用の電解コンデンサＣ1を介して接地されているとともに、出力電圧ＶOを供給するための出力端子１に接続されている。トランジスタＱ2のソース・ドレイン間には、整流用の補助ダイオードとしてのショットキーダイオードＤ3が接続されている。
【００２１】
また、二次巻線Ｎ2 からは、補助巻線ＮSが延設されている。すなわち、二次巻線Ｎ2の他端には補助巻線ＮS（巻数は、本実施の形態では二次巻線Ｎ2と等しいものとする）の一端が接続されており、この補助巻線ＮSの他端とコイルＬ3の他端との間にはアイソレート用のダイオード素子であるショットキーダイオードＤ4が接続されている。補助巻線ＮSの他端は他の電源供給のために使用可能となっている。ショットキーダイオードＤ4とコイルＬ3との接続点は、逆流防止用のダイオードＤ5を介してトランジスタＱ2のゲートに接続されている。トランジスタＱ2のゲートは、同期整流素子をオフにするオフ制御素子であるトランジスタ（ＰＮＰ型トランジスタ）Ｑ3のエミッタに接続されており、該トランジスタＱ3のコレクタは、トランジスタＱ2のソースに接続されている。更に、ショットキーダイオードＤ4とコイルＬ3との接続点は、微分用のコンデンサＣ2を介してトランジスタＱ3のベースに接続されている。トランジスタＱ3のベース・エミッタ間には、保護用のダイオードＤ6が接続されている。トランジスタＱ3は、コイルＬ3のエネルギー放出の終了を検出しトランジスタＱ2をオフとするものである。なお、出力端子１は、出力電圧ＶOの変動に応じて一次側のトランジスタＱ1のスイッチング動作を制御するための制御回路（図示せず）を介して該トランジスタＱ1のゲートに接続されている。
【００２２】
次に、このように構成された本実施の形態に係る同期整流回路の動作について説明する。まず、トランジスタＱ2のオフ状態からオン状態へのスイッチングについて説明する。スイッチング用のトランジスタＱ1のドレイン電圧Ｖd1が図２（ａ）に示すように時刻ｔAにおいて立ち上がると、同期整流用のトランジスタＱ2のソース電圧ＶSが図２（ｂ）に示すように立ち上がり、並列に接続されたコンデンサＣ3および可変抵抗Ｒ3とコイルＬ3との直列回路に発生する電圧ＶL3が図２（ｃ）に示すように立ち上がる。電圧ＶL3が立ち上がると、コイルＬ3のエネルギー放出による電荷の一部がダイオードＤ5を介してトランジスタＱ2のゲートに供給され、これによりトランジスタＱ2のゲート・ソース間電圧ＶGSが図２（ｄ）に示すように速やかに立ち上がり、トランジスタＱ2がオンされるようになっている。トランジスタＱ2およびショットキーダイオードＤ3に流入する電流ＩSも図２（ｅ）に示すように時刻ｔAにおいて立ち上がるが、その後徐々に減少していく。コイルＬ3を流れる電流Ｉ3は図２（ｆ）に示すように時刻ｔAから以降（コイルＬ3のエネルギー放出時間Ｔ3）は徐々に減少していく。
【００２３】
続いて、トランジスタＱ2のオン状態からオフ状態へのスイッチングについて説明する。並列に接続されたコンデンサＣ3および可変抵抗Ｒ3とコイルＬ3との直列回路に発生する電圧ＶL3がコイルＬ3のエネルギー放出の終了とともに図２（ｃ）に示すように時刻ｔBにおいて立ち下がると、トランジスタＱ3がオンとなり、トランジスタＱ2のゲートに蓄積された電荷がトランジスタＱ3のエミッタ・コレクタ間を介して放電され、これによりトランジスタＱ2のゲート・ソース間電圧ＶGSが図２（ｄ）に示すように速やかに立ち下がり、トランジスタＱ2がオフされるようになっている。すなわち、トランジスタＱ3により、コイルＬ3のエネルギー放出の終了が検出されトランジスタＱ2がオフされるようになっている。コイルＬ3を流れる電流Ｉ3は図２（ｆ）に示すように時刻ｔBにおいてゼロとなるが、ショットキーダイオードＤ3に流入する電流ＩSは図２（ｅ）に示すように時刻ｔBより遅い時刻ｔCにおいてゼロとなる。これは、コイルＬ3のエネルギー放出時間Ｔ3がトランスＴの二次巻線Ｎ2のエネルギー放出時間Ｔ2より短いからである。
【００２４】
次に、常にエネルギー放出時間Ｔ3がエネルギー放出時間Ｔ2より短いという関係（Ｔ3＜Ｔ2）を満足させることができるとする理由について数式を用いて説明する。まず、スイッチング用のトランジスタＱ1がオン状態からオフとなった瞬間にトランスＴの一次巻線Ｎ1（インダクタンスＬ1）に蓄えられるエネルギーＰ1は、次式（１）で示される。
Ｐ1＝（１／２）（ＶCC 2／Ｌ1）Ｔ1 2・・・（１）
但し、Ｔ1はトランジスタＱ1のオン時間とする。エネルギーＰ1をトランスＴの二次側から見ると、エネルギーＰ1は、二次巻線Ｎ2（インダクタンスＬ2）に蓄えられるエネルギーＰ2に等しく、Ｌ2＝（Ｎ2／Ｎ1）2Ｌ1であるから、次式（２）で示される。
Ｐ1＝Ｐ2＝（１／２）（１／Ｌ2）｛（Ｎ2／Ｎ1）ＶCC｝2Ｔ1 2・・・（２）同様に、コイルＬ3（インダクタンスＬ3）に蓄えられるエネルギーＰ3は、次式（３）で示される。
Ｐ3＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ1）ＶCC−ΔＶ｝2Ｔ1 2・・・（３）
但し、ΔＶはショットキーダイオードＤ4の順方向電圧ＶFと可変抵抗Ｒ3の端子間電圧およびコイルＬ3の巻線抵抗による降下の総和とする。このエネルギーＰ3の一部がダイオードＤ5を介して同期整流用のトランジスタＱ2のゲートに電荷を供給し、該トランジスタＱ2をオンとする。余ったエネルギーはショットキーダイオードＤ4を介して補助巻線ＮSに回生される。従って、トランジスタＱ2をオンとするためのエネルギーは最小限である。
【００２５】
次に、二次巻線Ｎ2のエネルギー放出時間Ｔ2およびコイルＬ3のエネルギー放出時間Ｔ3を求める。トランジスタＱ2のオン抵抗は十分小さく無視すれば二次巻線Ｎ2の端子間電圧は出力電圧ＶOに等しく、エネルギーＰ2は、二次巻線Ｎ2の放出エネルギーと等しいから、次式（４）で示される。
Ｐ2＝（１／２）（１／Ｌ2）｛（Ｎ2／Ｎ1）ＶCC｝2Ｔ1 2＝（１／２）（１／Ｌ2）ＶO 2Ｔ2 2・・・（４）
この式（４）より、二次巻線Ｎ2のエネルギー放出時間Ｔ2は、次式（５）で示される。
Ｔ2＝（Ｎ2／Ｎ1）（ＶCC／ＶO）Ｔ1・・・（５）
同様に、補助巻線ＮSの端子間電圧は（ＮS／Ｎ2）ＶOであるから、エネルギーＰ3は、次式（６）で示される。
Ｐ3＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ1）ＶCC−ΔＶ｝2Ｔ1 2＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ2）ＶO＋ΔＶ｝2Ｔ3 2・・・（６）
ここで、（ＮS／Ｎ1）ＶCC−ΔＶはトランジスタＱ1のオン時間Ｔ1内にコイルＬ3に印加される実効電圧であり、（ＮS／Ｎ2）ＶO＋ΔＶはコイルＬ3のエネルギー放出時間Ｔ3内にコイルＬ3に発生する実行電圧である。よって、コイルＬ3のエネルギー放出時間Ｔ3は、次式（７）で示される。
Ｔ3＝〔｛（ＮS／Ｎ1）ＶCC−ΔＶ｝／｛（ＮS／Ｎ2）ＶO＋ΔＶ｝〕Ｔ1＝〔｛（Ｎ2／Ｎ1）ＶCC−（Ｎ2／ＮS）ΔＶ｝／｛ＶO＋（Ｎ2／ＮS）ΔＶ｝〕Ｔ1・・・（７）
上記式（５）を用いてＴ1を消去すると、コイルＬ3のエネルギー放出時間Ｔ3は、次式（８）で示される。
Ｔ3＝〔｛ＶO−（Ｎ1／ＮS）ΔＶ（ＶO／ＶCC）｝／｛ＶO＋（Ｎ2／ＮS）ΔＶ｝〕Ｔ2＝〔｛１−（Ｎ1／ＮS）（ΔＶ／ＶCC）｝／｛１＋（Ｎ2／ＮS）（ΔＶ／ＶO）｝〕Ｔ2・・・（８）
従って、ΔＶがある値を採るようにすれば、常にエネルギー放出時間Ｔ3がエネルギー放出時間Ｔ2より短いという関係（Ｔ3＜Ｔ2）を満足させることができる。但し、ΔＶ＝０の場合にはＴ3＝Ｔ2となる。
【００２６】
ここで、例えば出力端子１に接続される負荷が重くなると、トランジスタＱ1のオン時間Ｔ1が長くなり、コイルＬ3を流れる電流Ｉ3が増加してショットキーダイオードＤ4の順方向電圧ＶFと可変抵抗Ｒ3の端子間電圧およびコイルＬ3の巻線抵抗による降下の総和ΔＶも増加し、エネルギー放出時間Ｔ3とＴ2の比率も変動するが、可変抵抗Ｒ3を調節してその端子間電圧を調節すれば、該比率を略一定にすることができ、広範囲の負荷に対応して同期整流を行うことができる。なお、電流Ｉ3は例えば０．１〜０．２Ａ程度であればよいため、コイルＬ3には小型のものを用いることができる。
【００２７】
ここで、可変抵抗Ｒ3の端子間電圧を負荷条件に応じて自動的に調節するためには、例えば図３に示すような回路構成を用いればよい。この回路構成は負荷が軽くなるとスイッチング周波数が上昇することを利用するものであり、可変抵抗Ｒ3（図１）の替わりに抵抗Ｒ3が用いられており、コンデンサＣ3（図１）の替わりに平滑用の電解コンデンサＣ3が用いられている。トランジスタ（ＰＮＰ型トランジスタ）Ｑ4のコレクタはコイルＬ3と抵抗Ｒ3との接続点に接続されており、該トランジスタＱ4のエミッタは補助巻線ＮSの一端に接続されている。トランジスタＱ4のベースは、コンデンサＣ4およびダイオードＤ7と抵抗Ｒ5との直列回路をそれぞれ介して補助巻線ＮSの一端に接続されているとともに、抵抗Ｒ4を介して補助巻線ＮSの他端に接続されている。
【００２８】
このような回路構成において、抵抗Ｒ4およびコンデンサＣ4により生成された三角波がトランジスタＱ4のベースに供給されると、該トランジスタＱ4はＰＷＭチョッパー動作を行う。負荷が重くなるとトランジスタＱ4のオン時間が長くなり、軽くなると該オン時間が短くなるため、抵抗Ｒ3の端子間電圧（コンデンサＣ3の端子間電圧）を自動的に所望の値に調節することができ、エネルギー放出時間Ｔ3とＴ2の比率を常に略一定にすることができる。なお、ダイオードＤ7によりトランジスタＱ4の温度補償が行われる。
【００２９】
本実施の形態に係る同期整流回路によれば、従来用いられていたカレントトランスによる欠点を解消することができる。すなわち、カレントトランスを用いていないため、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスＴの二次巻線Ｎ2よりエネルギー放出時間が短いコイルＬ3を用い、トランジスタＱ3により該コイルＬ3のエネルギー放出の終了を検出しトランジスタＱ2をオフとする（トランジスタＱ2のゲート・ソース間電圧ＶGSを速やかに立ち下げる）ようにしているため、スイッチング損失を小さくすることができる。これにより、カレントトランスを用いた場合と比較して、例えば３０〜５０Ｗ程度のコンバータでは効率が数％改善される。更に、コイルＬ3に接続された抵抗Ｒ3の端子間電圧を調節するようにしているため、コイルＬ3のエネルギー放出時間Ｔ3と二次巻線Ｎ2のエネルギー放出時間Ｔ2の比率を略一定にすることができ、広範囲の負荷に対応して同期整流を行うことができる。
【００３０】
（実施の形態２）
図４は、本発明の実施の形態２に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路においては、可変抵抗Ｒ3（図１）の替わりに抵抗Ｒ3が用いられており、コンデンサＣ3（図１）は省略されている。同期整流用のトランジスタＱ2をオンとするオン制御素子であるトランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタは補助巻線ＮSの他端に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、微分用のコンデンサＣ5と抵抗Ｒ6との直列回路を介して補助巻線ＮSの一端に接続されているとともに、ダイオードＤ8を介して補助巻線ＮSの他端に接続されている。なお、他の部分の構成については前述した実施の形態１に係る同期整流回路と同様であり、説明を省略する。
【００３１】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
【００３２】
（実施の形態３）
図５は、本発明の実施の形態３に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路は、トランスＴの二次側の巻線を二次巻線Ｎ2のみ（単一巻線）で構成したものである。トランスＴの二次側において、二次巻線Ｎ2の一端には、ショットキーダイオードＤ4のアノードが接続されているとともに、同期整流用のトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ2のドレインが接続されている。トランジスタＱ2のソースは、接地されているとともに、平滑用の電解コンデンサＣ1を介して出力電圧ＶOを供給するための出力端子１に接続されている。トランジスタＱ2のソース・ドレイン間には、整流用の補助ダイオードとしてのショットキーダイオードＤ3が接続されている。
【００３３】
一方、二次巻線Ｎ2の他端は、コイルＬ3を介してショットキーダイオードＤ4のカソードに接続されているとともに、出力端子１に接続されている。同期整流用のトランジスタＱ2をオンとするオン制御素子であるトランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタは二次巻線Ｎ2の他端に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、微分用のコンデンサＣ5と抵抗Ｒ6との直列回路を介して二次巻線Ｎ2の一端に接続されているとともに、ダイオードＤ8を介して二次巻線Ｎ2の他端に接続されている。トランジスタＱ2のゲートはトランジスタ（ＮＰＮ型トランジスタ）Ｑ3のコレクタに接続されており、該トランジスタＱ3のエミッタは接地されている。コイルＬ3とショットキーダイオードＤ4との接続点ａは、電流制限用の抵抗Ｒ7および微分用のコンデンサＣ2を介してトランジスタＱ3のベースに接続されている。トランジスタＱ3のベース・エミッタ間には、保護用のダイオードＤ6が接続されている。なお、他の部分の構成については前述した実施の形態１に係る同期整流回路と同様であり、説明を省略する。
【００３４】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。すなわち、トランジスタＱ3により、コイルＬ3のエネルギー放出の終了（コイルＬ3とショットキーダイオードＤ4との接続点ａの電位上昇）が検出されトランジスタＱ2がオフされるようになっている。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
次に、図示の同期整流回路において、オフ制御素子であるトランジスタＱ 3 のベース電流について、図５を参照して説明する。ダイオード素子（ショットキーダイオード）Ｄ 4 がオンしているとき、微分用のコンデンサＣ 2 の電荷はほぼゼロである。補助インダクタンス回路（インダクタンスコイル）Ｌ 3 のエネルギー放出後、ダイオード素子Ｄ 4 がオフし、二次巻線の一方から切り離されたとき（アイソレートされたとき）、出力電圧Ｖ 0 から補助インダクタンス回路Ｌ 3 を通して逆方向に電流が流れ、これがコンデンサＣ 2 をチャージするとともにオフ制御素子Ｑ 3 をオンするベース電流となる。補助インダクタンス回路Ｌ 3 のエネルギー放出終了とともに、二次巻線より早く補助インダクタンス回路Ｌ 3 とダイオード素子Ｄ 4 との接続点ａの電位が反転する。
【００３５】
なお、前述した実施の形態１〜実施の形態３に係る同期整流回路において、ショットキーダイオードＤ4の替わりに順方向電圧の小さい一般のダイオードを用いるようにしてもよい。
【００３６】
（実施の形態４）
図６は、本発明の実施の形態４に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路は、トランスＴの二次側の巻線を二次巻線Ｎ2のみ（単一巻線）で構成し、２つの出力電圧ＶO1およびＶO2を取り出せるようにしたものである。すなわち、このコンバータは、出力電圧ＶO2に対してはフォワードコンバータとして動作し、出力電圧ＶO1に対してはフライバックコンバータとして動作するものである。トランスＴの二次側において、二次巻線Ｎ2の一端は、ショットキーダイオードＤ9およびコイルＬ5を介して出力電圧ＶO2を供給するための出力端子２に接続されている。一方、二次巻線Ｎ2の他端は、ショットキーダイオードＤ10を介してショットキーダイオードＤ9とコイルＬ5との接続点に接続されているとともに、電解コンデンサＣ7を介して出力端子２に接続されている。トランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタはコイルＬ5と出力端子２との接続点に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、抵抗Ｒ6と微分用のコンデンサＣ5との直列回路を介して二次巻線Ｎ2の一端に接続されている。トランジスタＱ5のベース・エミッタ間には、抵抗Ｒ8および電荷量制限用のコンデンサＣ6がそれぞれ接続されている。なお、他の部分の構成については前述した実施の形態３に係る同期整流回路と同様であり、説明を省略する。
【００３７】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
【００３８】
また、この同期整流回路によれば、トランスＴの利用効率が上がり、出力電圧ＶO2を補助巻線から取り出す場合と比較して該トランスＴを小型化することができる。更に、前述した実施の形態３では、出力電圧ＶOが低い値（例えば３．３Ｖや２．５Ｖ等）であるとき、トランジスタＱ2のゲート電圧が不足しそのオン抵抗が十分低くならなくなってしまうことがある。本実施の形態に係る同期整流回路では、トランジスタＱ1がオン状態にあるときショットキーダイオードＤ9を導通させて高い駆動用電圧（出力電圧ＶO2）を兼用するようにしており、このような問題を解決することができる。勿論、出力電圧ＶO2を駆動用電圧としてのみ使用する場合には、電流は小さいためコイルＬ5およびショットキーダイオードＤ10は不要（コイルＬ5は抵抗に置き換える）であり、電解コンデンサＣ7は小容量のものでよい。また、出力電圧ＶO2の大きさは最大でＶO1＋（Ｎ2／Ｎ1）ＶCCまで可能である。なお、実験によれば条件によっては９０％以上の高効率が得られたことを付記しておく。
【００３９】
【発明の効果】
上述した説明から明らかなように、本発明によれば、カレントトランス方式の欠点を解消することができるような、すなわち高効率で安価であり広範囲の負荷に対応することができるようなフライバックコンバータの同期整流回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るフライバックコンバータの同期整流回路を示す回路図である。
【図２】本発明の実施の形態１に係るフライバックコンバータの同期整流回路の動作を説明するための波形図である。
【図３】本発明の実施の形態１において可変抵抗の端子間電圧を負荷条件に応じて自動的に調節するための回路構成の一例を示す回路図である。
【図４】本発明の実施の形態２に係るフライバックコンバータの同期整流回路を示す回路図である。
【図５】本発明の実施の形態３に係るフライバックコンバータの同期整流回路を示す回路図である。
【図６】本発明の実施の形態４に係るフライバックコンバータの同期整流回路を示す回路図である。
【符号の説明】
Ｔ トランス
Ｎ2 二次巻線
ＮS 補助巻線
Ｑ2 トランジスタ（同期整流素子）
Ｑ3 トランジスタ（オフ制御素子）
Ｑ5 トランジスタ（オン制御素子）
Ｌ3 コイル（補助インダクタンス回路）
Ｄ4 ショットキーダイオード（ダイオード素子）
【発明の属する技術分野】
本発明は、スイッチングレギュレータの一種であるフライバックコンバータの同期整流回路に関する。
【０００２】
【従来の技術】
従来、スイッチングレギュレータにおいて高効率化を図るための整流回路として同期整流回路が知られている。一方、スイッチングレギュレータの一種である自励式のフライバックコンバータ（ＲＣＣ）は、５０Ｗ程度以下では最も安価であり、ＡＣアダプタ等に広く用いられている。このような自励式のフライバックコンバータへの同期整流回路の適用は、以前から種々の試みが為されているが、十分な効果が得られていなかった。同期整流回路を自励式のフライバックコンバータに適用するのが困難なのは、接続される負荷の大きさによって、スイッチング周波数が大きく変化するのと相まって整流ダイオードの流通がオフするタイミングを検出するのが極めて難しいからである。
【０００３】
特に、一次側のスイッチングにおいて最近行われている、トランスのリーケージインダクタンスとの共振を利用したＺＶＳ（ゼロボルトスイッチング）では、整流ダイオードのオフ近辺からの電圧減少スロープが緩慢であり、同期整流回路の適用は益々困難になっている。
【０００４】
また、もし整流ダイオードのオフ時に同期整流トランジスタがオンすると、大きな逆パルス電流が流れ、効率を悪化させるばかりでなく、最悪の場合には同期整流トランジスタを破壊してしまう。
【０００５】
ところで、カレントトランスを用いた種々の同期整流回路が提案されている（特許第３０６６７２７号公報、特開２００２−１０６３９号公報等）。
【０００６】
カレントトランス方式の同期整流回路は、カレントトランスの一次巻線を流れる出力電流に応じて二次巻線に発生する電圧により、同期整流用のトランジスタのスイッチングを制御する構成になっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような従来の同期整流回路には、次のような欠点がある。▲１▼カレントトランスによる電力の消費を無視することはできない。▲２▼カレントトランス自体が高価である。▲３▼カレントトランスの二次巻線に発生する電圧の増加減少スロープは緩慢であり、更に同期整流用のトランジスタのゲート入力容量のためにオフ状態へのスイッチングが遅くなり、スイッチング損失が大きい。▲４▼軽負荷の場合にはカレントトランスの二次巻線に発生する電圧自体が小さくなって同期整流用のトランジスタのスイッチングが不可能になるため、広範囲の負荷に対応することができない。
【０００８】
本発明は、このような実情に鑑みて為されたものであり、カレントトランス方式の欠点を解消することができるような、すなわち高効率で安価であり広範囲の負荷に対応することができるようなフライバックコンバータの同期整流回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
第１に、本発明のフライバックコンバータの同期整流回路は、トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、前記トランスの二次巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とする。
【００１０】
このようなフライバックコンバータの同期整流回路によれば、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスの二次巻線に並列接続された、アイソレート用のダイオード素子および前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路を用い、オフ制御素子により該補助インダクタンス回路のエネルギー放出の終了を検出し同期整流素子をオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１１】
第２に、本発明のフライバックコンバータの同期整流回路は、トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、前記トランスの二次巻線に延設された補助巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とする。
【００１２】
このようなフライバックコンバータの同期整流回路によれば、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスの二次巻線に延設された補助巻線に並列接続された、アイソレート用のダイオード素子および前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路を用い、オフ制御素子により該補助インダクタンス回路のエネルギー放出の終了を検出し同期整流素子をオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１３】
第３に、本発明のフライバックコンバータの同期整流回路は、前記第１または第２に記載のフライバックコンバータの同期整流回路において、前記同期整流素子は電界効果トランジスタであり、前記オフ制御素子は前記電界効果トランジスタのゲートに蓄積された電荷を放電させることにより該電界効果トランジスタをオフとすることを特徴とする。
【００１４】
このようなフライバックコンバータの同期整流回路によれば、オフ制御素子により補助インダクタンス回路のエネルギー放出の終了を検出し電界効果トランジスタのゲートに蓄積された電荷を放電させることにより該電界効果トランジスタをオフとするようにしているため、スイッチング損失を小さくすることができる。
【００１５】
第４に、本発明のフライバックコンバータの同期整流回路は、前記第２または第３に記載のフライバックコンバータの同期整流回路において、更に、前記補助巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする。
【００１６】
このようなフライバックコンバータの同期整流回路によれば、補助巻線に接続されたオン制御素子により同期整流素子がオンされる。
【００１７】
第５に、本発明のフライバックコンバータの同期整流回路は、前記第１または第３に記載のフライバックコンバータの同期整流回路において、更に、前記トランスの二次巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする。
【００１８】
このようなフライバックコンバータの同期整流回路によれば、二次巻線に接続されたオン制御素子により同期整流素子がオンされる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１に係るフライバックコンバータの同期整流回路を示す回路図である。トランスＴの一次側において、一端に電源電圧ＶCCが供給される一次巻線Ｎ1（インダクタンスはＬ1とする）の他端には、スイッチング用のトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ1のドレインが接続されている。一方、トランスＴの二次側において、一端が接地されている二次巻線Ｎ2（インダクタンスはＬ2とする）の他端には、並列接続されたコンデンサＣ3および可変抵抗Ｒ3を介して補助インダクタンス回路を構成するコイルＬ3の一端が接続されているとともに、オン／オフ動作により同期整流を行う同期整流素子であるトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ2のソースが接続されている。コイルＬ3は、二次巻線Ｎ2よりエネルギー放出時間が短いものである。ここで、コイルＬ3のインダクタンスと二次巻線Ｎ2のインダクタンスとの大小関係に拘わらず、補助インダクタンス回路としてのエネルギー放出時間が二次巻線Ｎ2のエネルギー放出時間より短ければよい。トランジスタＱ2のドレインは、平滑用の電解コンデンサＣ1を介して接地されているとともに、出力電圧ＶOを供給するための出力端子１に接続されている。トランジスタＱ2のソース・ドレイン間には、整流用の補助ダイオードとしてのショットキーダイオードＤ3が接続されている。
【００２１】
また、二次巻線Ｎ2 からは、補助巻線ＮSが延設されている。すなわち、二次巻線Ｎ2の他端には補助巻線ＮS（巻数は、本実施の形態では二次巻線Ｎ2と等しいものとする）の一端が接続されており、この補助巻線ＮSの他端とコイルＬ3の他端との間にはアイソレート用のダイオード素子であるショットキーダイオードＤ4が接続されている。補助巻線ＮSの他端は他の電源供給のために使用可能となっている。ショットキーダイオードＤ4とコイルＬ3との接続点は、逆流防止用のダイオードＤ5を介してトランジスタＱ2のゲートに接続されている。トランジスタＱ2のゲートは、同期整流素子をオフにするオフ制御素子であるトランジスタ（ＰＮＰ型トランジスタ）Ｑ3のエミッタに接続されており、該トランジスタＱ3のコレクタは、トランジスタＱ2のソースに接続されている。更に、ショットキーダイオードＤ4とコイルＬ3との接続点は、微分用のコンデンサＣ2を介してトランジスタＱ3のベースに接続されている。トランジスタＱ3のベース・エミッタ間には、保護用のダイオードＤ6が接続されている。トランジスタＱ3は、コイルＬ3のエネルギー放出の終了を検出しトランジスタＱ2をオフとするものである。なお、出力端子１は、出力電圧ＶOの変動に応じて一次側のトランジスタＱ1のスイッチング動作を制御するための制御回路（図示せず）を介して該トランジスタＱ1のゲートに接続されている。
【００２２】
次に、このように構成された本実施の形態に係る同期整流回路の動作について説明する。まず、トランジスタＱ2のオフ状態からオン状態へのスイッチングについて説明する。スイッチング用のトランジスタＱ1のドレイン電圧Ｖd1が図２（ａ）に示すように時刻ｔAにおいて立ち上がると、同期整流用のトランジスタＱ2のソース電圧ＶSが図２（ｂ）に示すように立ち上がり、並列に接続されたコンデンサＣ3および可変抵抗Ｒ3とコイルＬ3との直列回路に発生する電圧ＶL3が図２（ｃ）に示すように立ち上がる。電圧ＶL3が立ち上がると、コイルＬ3のエネルギー放出による電荷の一部がダイオードＤ5を介してトランジスタＱ2のゲートに供給され、これによりトランジスタＱ2のゲート・ソース間電圧ＶGSが図２（ｄ）に示すように速やかに立ち上がり、トランジスタＱ2がオンされるようになっている。トランジスタＱ2およびショットキーダイオードＤ3に流入する電流ＩSも図２（ｅ）に示すように時刻ｔAにおいて立ち上がるが、その後徐々に減少していく。コイルＬ3を流れる電流Ｉ3は図２（ｆ）に示すように時刻ｔAから以降（コイルＬ3のエネルギー放出時間Ｔ3）は徐々に減少していく。
【００２３】
続いて、トランジスタＱ2のオン状態からオフ状態へのスイッチングについて説明する。並列に接続されたコンデンサＣ3および可変抵抗Ｒ3とコイルＬ3との直列回路に発生する電圧ＶL3がコイルＬ3のエネルギー放出の終了とともに図２（ｃ）に示すように時刻ｔBにおいて立ち下がると、トランジスタＱ3がオンとなり、トランジスタＱ2のゲートに蓄積された電荷がトランジスタＱ3のエミッタ・コレクタ間を介して放電され、これによりトランジスタＱ2のゲート・ソース間電圧ＶGSが図２（ｄ）に示すように速やかに立ち下がり、トランジスタＱ2がオフされるようになっている。すなわち、トランジスタＱ3により、コイルＬ3のエネルギー放出の終了が検出されトランジスタＱ2がオフされるようになっている。コイルＬ3を流れる電流Ｉ3は図２（ｆ）に示すように時刻ｔBにおいてゼロとなるが、ショットキーダイオードＤ3に流入する電流ＩSは図２（ｅ）に示すように時刻ｔBより遅い時刻ｔCにおいてゼロとなる。これは、コイルＬ3のエネルギー放出時間Ｔ3がトランスＴの二次巻線Ｎ2のエネルギー放出時間Ｔ2より短いからである。
【００２４】
次に、常にエネルギー放出時間Ｔ3がエネルギー放出時間Ｔ2より短いという関係（Ｔ3＜Ｔ2）を満足させることができるとする理由について数式を用いて説明する。まず、スイッチング用のトランジスタＱ1がオン状態からオフとなった瞬間にトランスＴの一次巻線Ｎ1（インダクタンスＬ1）に蓄えられるエネルギーＰ1は、次式（１）で示される。
Ｐ1＝（１／２）（ＶCC 2／Ｌ1）Ｔ1 2・・・（１）
但し、Ｔ1はトランジスタＱ1のオン時間とする。エネルギーＰ1をトランスＴの二次側から見ると、エネルギーＰ1は、二次巻線Ｎ2（インダクタンスＬ2）に蓄えられるエネルギーＰ2に等しく、Ｌ2＝（Ｎ2／Ｎ1）2Ｌ1であるから、次式（２）で示される。
Ｐ1＝Ｐ2＝（１／２）（１／Ｌ2）｛（Ｎ2／Ｎ1）ＶCC｝2Ｔ1 2・・・（２）同様に、コイルＬ3（インダクタンスＬ3）に蓄えられるエネルギーＰ3は、次式（３）で示される。
Ｐ3＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ1）ＶCC−ΔＶ｝2Ｔ1 2・・・（３）
但し、ΔＶはショットキーダイオードＤ4の順方向電圧ＶFと可変抵抗Ｒ3の端子間電圧およびコイルＬ3の巻線抵抗による降下の総和とする。このエネルギーＰ3の一部がダイオードＤ5を介して同期整流用のトランジスタＱ2のゲートに電荷を供給し、該トランジスタＱ2をオンとする。余ったエネルギーはショットキーダイオードＤ4を介して補助巻線ＮSに回生される。従って、トランジスタＱ2をオンとするためのエネルギーは最小限である。
【００２５】
次に、二次巻線Ｎ2のエネルギー放出時間Ｔ2およびコイルＬ3のエネルギー放出時間Ｔ3を求める。トランジスタＱ2のオン抵抗は十分小さく無視すれば二次巻線Ｎ2の端子間電圧は出力電圧ＶOに等しく、エネルギーＰ2は、二次巻線Ｎ2の放出エネルギーと等しいから、次式（４）で示される。
Ｐ2＝（１／２）（１／Ｌ2）｛（Ｎ2／Ｎ1）ＶCC｝2Ｔ1 2＝（１／２）（１／Ｌ2）ＶO 2Ｔ2 2・・・（４）
この式（４）より、二次巻線Ｎ2のエネルギー放出時間Ｔ2は、次式（５）で示される。
Ｔ2＝（Ｎ2／Ｎ1）（ＶCC／ＶO）Ｔ1・・・（５）
同様に、補助巻線ＮSの端子間電圧は（ＮS／Ｎ2）ＶOであるから、エネルギーＰ3は、次式（６）で示される。
Ｐ3＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ1）ＶCC−ΔＶ｝2Ｔ1 2＝（１／２）（１／Ｌ3）｛（ＮS／Ｎ2）ＶO＋ΔＶ｝2Ｔ3 2・・・（６）
ここで、（ＮS／Ｎ1）ＶCC−ΔＶはトランジスタＱ1のオン時間Ｔ1内にコイルＬ3に印加される実効電圧であり、（ＮS／Ｎ2）ＶO＋ΔＶはコイルＬ3のエネルギー放出時間Ｔ3内にコイルＬ3に発生する実行電圧である。よって、コイルＬ3のエネルギー放出時間Ｔ3は、次式（７）で示される。
Ｔ3＝〔｛（ＮS／Ｎ1）ＶCC−ΔＶ｝／｛（ＮS／Ｎ2）ＶO＋ΔＶ｝〕Ｔ1＝〔｛（Ｎ2／Ｎ1）ＶCC−（Ｎ2／ＮS）ΔＶ｝／｛ＶO＋（Ｎ2／ＮS）ΔＶ｝〕Ｔ1・・・（７）
上記式（５）を用いてＴ1を消去すると、コイルＬ3のエネルギー放出時間Ｔ3は、次式（８）で示される。
Ｔ3＝〔｛ＶO−（Ｎ1／ＮS）ΔＶ（ＶO／ＶCC）｝／｛ＶO＋（Ｎ2／ＮS）ΔＶ｝〕Ｔ2＝〔｛１−（Ｎ1／ＮS）（ΔＶ／ＶCC）｝／｛１＋（Ｎ2／ＮS）（ΔＶ／ＶO）｝〕Ｔ2・・・（８）
従って、ΔＶがある値を採るようにすれば、常にエネルギー放出時間Ｔ3がエネルギー放出時間Ｔ2より短いという関係（Ｔ3＜Ｔ2）を満足させることができる。但し、ΔＶ＝０の場合にはＴ3＝Ｔ2となる。
【００２６】
ここで、例えば出力端子１に接続される負荷が重くなると、トランジスタＱ1のオン時間Ｔ1が長くなり、コイルＬ3を流れる電流Ｉ3が増加してショットキーダイオードＤ4の順方向電圧ＶFと可変抵抗Ｒ3の端子間電圧およびコイルＬ3の巻線抵抗による降下の総和ΔＶも増加し、エネルギー放出時間Ｔ3とＴ2の比率も変動するが、可変抵抗Ｒ3を調節してその端子間電圧を調節すれば、該比率を略一定にすることができ、広範囲の負荷に対応して同期整流を行うことができる。なお、電流Ｉ3は例えば０．１〜０．２Ａ程度であればよいため、コイルＬ3には小型のものを用いることができる。
【００２７】
ここで、可変抵抗Ｒ3の端子間電圧を負荷条件に応じて自動的に調節するためには、例えば図３に示すような回路構成を用いればよい。この回路構成は負荷が軽くなるとスイッチング周波数が上昇することを利用するものであり、可変抵抗Ｒ3（図１）の替わりに抵抗Ｒ3が用いられており、コンデンサＣ3（図１）の替わりに平滑用の電解コンデンサＣ3が用いられている。トランジスタ（ＰＮＰ型トランジスタ）Ｑ4のコレクタはコイルＬ3と抵抗Ｒ3との接続点に接続されており、該トランジスタＱ4のエミッタは補助巻線ＮSの一端に接続されている。トランジスタＱ4のベースは、コンデンサＣ4およびダイオードＤ7と抵抗Ｒ5との直列回路をそれぞれ介して補助巻線ＮSの一端に接続されているとともに、抵抗Ｒ4を介して補助巻線ＮSの他端に接続されている。
【００２８】
このような回路構成において、抵抗Ｒ4およびコンデンサＣ4により生成された三角波がトランジスタＱ4のベースに供給されると、該トランジスタＱ4はＰＷＭチョッパー動作を行う。負荷が重くなるとトランジスタＱ4のオン時間が長くなり、軽くなると該オン時間が短くなるため、抵抗Ｒ3の端子間電圧（コンデンサＣ3の端子間電圧）を自動的に所望の値に調節することができ、エネルギー放出時間Ｔ3とＴ2の比率を常に略一定にすることができる。なお、ダイオードＤ7によりトランジスタＱ4の温度補償が行われる。
【００２９】
本実施の形態に係る同期整流回路によれば、従来用いられていたカレントトランスによる欠点を解消することができる。すなわち、カレントトランスを用いていないため、損失電圧は小さく、安価に（カレントトランスを用いた場合と比較して、例えば１０分の１程度のコストで）構成することができる。また、トランスＴの二次巻線Ｎ2よりエネルギー放出時間が短いコイルＬ3を用い、トランジスタＱ3により該コイルＬ3のエネルギー放出の終了を検出しトランジスタＱ2をオフとする（トランジスタＱ2のゲート・ソース間電圧ＶGSを速やかに立ち下げる）ようにしているため、スイッチング損失を小さくすることができる。これにより、カレントトランスを用いた場合と比較して、例えば３０〜５０Ｗ程度のコンバータでは効率が数％改善される。更に、コイルＬ3に接続された抵抗Ｒ3の端子間電圧を調節するようにしているため、コイルＬ3のエネルギー放出時間Ｔ3と二次巻線Ｎ2のエネルギー放出時間Ｔ2の比率を略一定にすることができ、広範囲の負荷に対応して同期整流を行うことができる。
【００３０】
（実施の形態２）
図４は、本発明の実施の形態２に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路においては、可変抵抗Ｒ3（図１）の替わりに抵抗Ｒ3が用いられており、コンデンサＣ3（図１）は省略されている。同期整流用のトランジスタＱ2をオンとするオン制御素子であるトランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタは補助巻線ＮSの他端に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、微分用のコンデンサＣ5と抵抗Ｒ6との直列回路を介して補助巻線ＮSの一端に接続されているとともに、ダイオードＤ8を介して補助巻線ＮSの他端に接続されている。なお、他の部分の構成については前述した実施の形態１に係る同期整流回路と同様であり、説明を省略する。
【００３１】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
【００３２】
（実施の形態３）
図５は、本発明の実施の形態３に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路は、トランスＴの二次側の巻線を二次巻線Ｎ2のみ（単一巻線）で構成したものである。トランスＴの二次側において、二次巻線Ｎ2の一端には、ショットキーダイオードＤ4のアノードが接続されているとともに、同期整流用のトランジスタ（Ｎチャンネル型のＭＯＳ電界効果トランジスタ）Ｑ2のドレインが接続されている。トランジスタＱ2のソースは、接地されているとともに、平滑用の電解コンデンサＣ1を介して出力電圧ＶOを供給するための出力端子１に接続されている。トランジスタＱ2のソース・ドレイン間には、整流用の補助ダイオードとしてのショットキーダイオードＤ3が接続されている。
【００３３】
一方、二次巻線Ｎ2の他端は、コイルＬ3を介してショットキーダイオードＤ4のカソードに接続されているとともに、出力端子１に接続されている。同期整流用のトランジスタＱ2をオンとするオン制御素子であるトランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタは二次巻線Ｎ2の他端に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、微分用のコンデンサＣ5と抵抗Ｒ6との直列回路を介して二次巻線Ｎ2の一端に接続されているとともに、ダイオードＤ8を介して二次巻線Ｎ2の他端に接続されている。トランジスタＱ2のゲートはトランジスタ（ＮＰＮ型トランジスタ）Ｑ3のコレクタに接続されており、該トランジスタＱ3のエミッタは接地されている。コイルＬ3とショットキーダイオードＤ4との接続点ａは、電流制限用の抵抗Ｒ7および微分用のコンデンサＣ2を介してトランジスタＱ3のベースに接続されている。トランジスタＱ3のベース・エミッタ間には、保護用のダイオードＤ6が接続されている。なお、他の部分の構成については前述した実施の形態１に係る同期整流回路と同様であり、説明を省略する。
【００３４】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。すなわち、トランジスタＱ3により、コイルＬ3のエネルギー放出の終了（コイルＬ3とショットキーダイオードＤ4との接続点ａの電位上昇）が検出されトランジスタＱ2がオフされるようになっている。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
次に、図示の同期整流回路において、オフ制御素子であるトランジスタＱ 3 のベース電流について、図５を参照して説明する。ダイオード素子（ショットキーダイオード）Ｄ 4 がオンしているとき、微分用のコンデンサＣ 2 の電荷はほぼゼロである。補助インダクタンス回路（インダクタンスコイル）Ｌ 3 のエネルギー放出後、ダイオード素子Ｄ 4 がオフし、二次巻線の一方から切り離されたとき（アイソレートされたとき）、出力電圧Ｖ 0 から補助インダクタンス回路Ｌ 3 を通して逆方向に電流が流れ、これがコンデンサＣ 2 をチャージするとともにオフ制御素子Ｑ 3 をオンするベース電流となる。補助インダクタンス回路Ｌ 3 のエネルギー放出終了とともに、二次巻線より早く補助インダクタンス回路Ｌ 3 とダイオード素子Ｄ 4 との接続点ａの電位が反転する。
【００３５】
なお、前述した実施の形態１〜実施の形態３に係る同期整流回路において、ショットキーダイオードＤ4の替わりに順方向電圧の小さい一般のダイオードを用いるようにしてもよい。
【００３６】
（実施の形態４）
図６は、本発明の実施の形態４に係るフライバックコンバータの同期整流回路を示す回路図である。本実施の形態に係る同期整流回路は、トランスＴの二次側の巻線を二次巻線Ｎ2のみ（単一巻線）で構成し、２つの出力電圧ＶO1およびＶO2を取り出せるようにしたものである。すなわち、このコンバータは、出力電圧ＶO2に対してはフォワードコンバータとして動作し、出力電圧ＶO1に対してはフライバックコンバータとして動作するものである。トランスＴの二次側において、二次巻線Ｎ2の一端は、ショットキーダイオードＤ9およびコイルＬ5を介して出力電圧ＶO2を供給するための出力端子２に接続されている。一方、二次巻線Ｎ2の他端は、ショットキーダイオードＤ10を介してショットキーダイオードＤ9とコイルＬ5との接続点に接続されているとともに、電解コンデンサＣ7を介して出力端子２に接続されている。トランジスタＱ5（ＰＮＰ型トランジスタ）のエミッタはコイルＬ5と出力端子２との接続点に接続されており、該トランジスタＱ5のコレクタはトランジスタＱ2のゲートに接続されている。トランジスタＱ5のベースは、抵抗Ｒ6と微分用のコンデンサＣ5との直列回路を介して二次巻線Ｎ2の一端に接続されている。トランジスタＱ5のベース・エミッタ間には、抵抗Ｒ8および電荷量制限用のコンデンサＣ6がそれぞれ接続されている。なお、他の部分の構成については前述した実施の形態３に係る同期整流回路と同様であり、説明を省略する。
【００３７】
このように構成された本実施の形態に係る同期整流回路においては、トランジスタＱ2のオンは、トランジスタＱ5によって電荷が該トランジスタＱ2のゲートに供給されることにより行われる。また、トランジスタＱ2のオフは、コイルＬ3とトランジスタＱ3との協働により該トランジスタＱ2のゲートに蓄積された電荷が放電されることにより行われる。なお、トランジスタＱ5およびＱ3のオン時間は僅かであるため、これらのトランジスタが同時にオンすることはない。この同期整流回路によれば、前述した実施の形態１に係る同期整流回路と同様な効果が得られる。
【００３８】
また、この同期整流回路によれば、トランスＴの利用効率が上がり、出力電圧ＶO2を補助巻線から取り出す場合と比較して該トランスＴを小型化することができる。更に、前述した実施の形態３では、出力電圧ＶOが低い値（例えば３．３Ｖや２．５Ｖ等）であるとき、トランジスタＱ2のゲート電圧が不足しそのオン抵抗が十分低くならなくなってしまうことがある。本実施の形態に係る同期整流回路では、トランジスタＱ1がオン状態にあるときショットキーダイオードＤ9を導通させて高い駆動用電圧（出力電圧ＶO2）を兼用するようにしており、このような問題を解決することができる。勿論、出力電圧ＶO2を駆動用電圧としてのみ使用する場合には、電流は小さいためコイルＬ5およびショットキーダイオードＤ10は不要（コイルＬ5は抵抗に置き換える）であり、電解コンデンサＣ7は小容量のものでよい。また、出力電圧ＶO2の大きさは最大でＶO1＋（Ｎ2／Ｎ1）ＶCCまで可能である。なお、実験によれば条件によっては９０％以上の高効率が得られたことを付記しておく。
【００３９】
【発明の効果】
上述した説明から明らかなように、本発明によれば、カレントトランス方式の欠点を解消することができるような、すなわち高効率で安価であり広範囲の負荷に対応することができるようなフライバックコンバータの同期整流回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るフライバックコンバータの同期整流回路を示す回路図である。
【図２】本発明の実施の形態１に係るフライバックコンバータの同期整流回路の動作を説明するための波形図である。
【図３】本発明の実施の形態１において可変抵抗の端子間電圧を負荷条件に応じて自動的に調節するための回路構成の一例を示す回路図である。
【図４】本発明の実施の形態２に係るフライバックコンバータの同期整流回路を示す回路図である。
【図５】本発明の実施の形態３に係るフライバックコンバータの同期整流回路を示す回路図である。
【図６】本発明の実施の形態４に係るフライバックコンバータの同期整流回路を示す回路図である。
【符号の説明】
Ｔ トランス
Ｎ2 二次巻線
ＮS 補助巻線
Ｑ2 トランジスタ（同期整流素子）
Ｑ3 トランジスタ（オフ制御素子）
Ｑ5 トランジスタ（オン制御素子）
Ｌ3 コイル（補助インダクタンス回路）
Ｄ4 ショットキーダイオード（ダイオード素子）
Claims (5)
- トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、
前記トランスの二次巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、
前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とするフライバックコンバータの同期整流回路。 - トランスの二次巻線に接続されオン／オフ動作により同期整流を行う同期整流素子と、
前記トランスの二次巻線に延設された補助巻線に並列接続された、ダイオード素子と前記二次巻線よりエネルギー放出時間が短い補助インダクタンス回路との直列回路と、
前記補助インダクタンス回路のエネルギー放出の終了を、前記ダイオード素子と前記補助インダクタンス回路との接続点よりオフ信号として検出したとき、前記同期整流素子をオフ制御するオフ制御素子と、
を備えたことを特徴とするフライバックコンバータの同期整流回路。 - 前記同期整流素子は電界効果トランジスタであり、前記オフ制御素子は前記電界効果トランジスタのゲートに蓄積された電荷を放電させることにより該電界効果トランジスタをオフとすることを特徴とする請求項１または２に記載のフライバックコンバータの同期整流回路。
- 更に、前記補助巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする請求項２または３に記載のフライバックコンバータの同期整流回路。
- 更に、前記トランスの二次巻線に接続され前記同期整流素子をオンさせるためのオン制御素子を備えたことを特徴とする請求項１または３に記載のフライバックコンバータの同期整流回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094276A JP4218862B2 (ja) | 2002-03-29 | 2002-03-29 | フライバックコンバータの同期整流回路 |
| US10/394,149 US6791849B2 (en) | 2002-03-29 | 2003-03-24 | Synchronous rectifying circuit for flyback converter |
| CNB031285988A CN1274077C (zh) | 2002-03-29 | 2003-03-29 | 用于回扫变换器的同步整流电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094276A JP4218862B2 (ja) | 2002-03-29 | 2002-03-29 | フライバックコンバータの同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003299354A JP2003299354A (ja) | 2003-10-17 |
| JP4218862B2 true JP4218862B2 (ja) | 2009-02-04 |
Family
ID=28786178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002094276A Expired - Fee Related JP4218862B2 (ja) | 2002-03-29 | 2002-03-29 | フライバックコンバータの同期整流回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6791849B2 (ja) |
| JP (1) | JP4218862B2 (ja) |
| CN (1) | CN1274077C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372710B2 (en) * | 2003-09-30 | 2008-05-13 | Sanken Electric Co., Ltd. | Switching power source device of the type capable of controlling power loss in generating output voltage from a secondary winding of a transformer |
| KR100558453B1 (ko) * | 2004-06-14 | 2006-03-10 | 삼성전기주식회사 | 동기 정류 기능을 갖는 가변 주파수 플라이백 컨버터 |
| KR100593926B1 (ko) * | 2004-10-07 | 2006-06-30 | 삼성전기주식회사 | 동기 정류기를 갖는 플라이백 컨버터 |
| JP4315097B2 (ja) * | 2004-11-19 | 2009-08-19 | サンケン電気株式会社 | スイッチング電源装置 |
| US8300432B2 (en) | 2008-06-17 | 2012-10-30 | Telefonaktiebolaget L M Ericsson (Publ) | Power converter utilizing a RC circuit to conduct during the rising edge of the transformer voltage |
| US7876584B2 (en) * | 2009-06-24 | 2011-01-25 | Alpha And Omega Semiconductor Incorporated | Circuit and method for controlling the secondary FET of transformer coupled synchronous rectified flyback converter |
| US20110267138A1 (en) * | 2010-05-03 | 2011-11-03 | Chao-Cheng Lu | Synchronous rectifier circutits |
| TWI475790B (zh) * | 2014-01-14 | 2015-03-01 | Chicony Power Tech Co Ltd | 具有虛功補償的電源轉換裝置 |
| US20150311805A1 (en) * | 2014-04-24 | 2015-10-29 | Ricoh Company, Ltd. | Power supply device, image forming apparatus, laser device, laser ignition device, and electronic device |
| CN111190039B (zh) * | 2018-11-14 | 2022-06-28 | 台达电子工业股份有限公司 | 功率变换器的电流检测电路 |
| CN110336468B (zh) * | 2019-07-03 | 2020-10-09 | 深圳麦格米特电气股份有限公司 | 一种反激电源电路、电流截断方法及电源设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2819932B2 (ja) * | 1992-03-05 | 1998-11-05 | 日本電気株式会社 | フォワードコンバータのｍｏｓｆｅｔ整流回路 |
| JP3066727B2 (ja) | 1995-12-20 | 2000-07-17 | 富士通電装株式会社 | 同期整流駆動回路 |
| US6038148A (en) * | 1998-12-11 | 2000-03-14 | Ericsson, Inc. | Self-driven synchronous rectification scheme |
| US6061255A (en) * | 1999-06-04 | 2000-05-09 | Astec International Limited | Drive circuit for synchronous rectifiers in isolated forward converter |
| JP3579791B2 (ja) | 2000-06-21 | 2004-10-20 | 大平電子株式会社 | 同期整流回路 |
-
2002
- 2002-03-29 JP JP2002094276A patent/JP4218862B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/394,149 patent/US6791849B2/en not_active Expired - Fee Related
- 2003-03-29 CN CNB031285988A patent/CN1274077C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6791849B2 (en) | 2004-09-14 |
| CN1453928A (zh) | 2003-11-05 |
| CN1274077C (zh) | 2006-09-06 |
| JP2003299354A (ja) | 2003-10-17 |
| US20030193820A1 (en) | 2003-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| US6288920B1 (en) | Drive compensation circuit for synchronous rectifier and method of operating the same | |
| US7738266B2 (en) | Forward power converter controllers | |
| US7116563B2 (en) | Dual mode over-current protection for switching mode power converter | |
| US8379421B2 (en) | Power factor correction converter with parallel-connected converter sections | |
| US10707767B2 (en) | Two-level switch driver for preventing avalanche breakdown for a synchronous rectification switch in a power converter operating in a low-power burst mode | |
| US6002597A (en) | Synchronous rectifier having dynamically adjustable current rating and method of operation thereof | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| US6781852B2 (en) | Switching power supply using a transformer, rectifier, control circuit and voltage generating circuits | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| US20190341859A1 (en) | Active clamp flyback converters | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| JP4315097B2 (ja) | スイッチング電源装置 | |
| US8503195B1 (en) | System and method for zero volt switching of half bridge converters during startup and short circuit conditions | |
| JP4218862B2 (ja) | フライバックコンバータの同期整流回路 | |
| US6487093B1 (en) | Voltage regulator | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| US11764689B2 (en) | Flyback power-converting device with zero-voltage switching and method for flyback converting power with zero-voltage switching | |
| JP2814917B2 (ja) | スイッチング電源回路 | |
| KR20020048246A (ko) | 고효율의 스위칭모드 전원공급장치 | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| GB2456599A (en) | Resonant discontinuous forward power converter | |
| JPH05137326A (ja) | フライバツク型スイツチングレギユレータ | |
| KR0152358B1 (ko) | 액티브 클램프 방식을 이용한 밧데리 초고속 충전기용 포워드 컨버터 | |
| JPH0670491U (ja) | リンギングチョークコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |