JP3622563B2 - ２画面表示処理装置および多画面表示処理装置 - Google Patents
２画面表示処理装置および多画面表示処理装置 Download PDFInfo
- Publication number
- JP3622563B2 JP3622563B2 JP07334199A JP7334199A JP3622563B2 JP 3622563 B2 JP3622563 B2 JP 3622563B2 JP 07334199 A JP07334199 A JP 07334199A JP 7334199 A JP7334199 A JP 7334199A JP 3622563 B2 JP3622563 B2 JP 3622563B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- clock
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置に関し、特に２入力信号のサンプリングおよび信号処理を１つのクロックのみで処理を行う場合の映像信号処理回路に関するものである。
【０００２】
【従来の技術】
近年、液晶ＴＶ等においてもアスペクト比１６：９のワイド画面が主流になってきており、その特性をいかした２画面表示システムが行われている。従来のＴＶで２画面表示を行う場合は、それぞれの映像信号入力に対してＰＬＬ回路等を用いて、信号がＲＧＢ方式やＹ色差方式の場合は水平同期信号を基準としたラインロックのクロックを、コンポジット信号等の場合はカラーバースト信号を基準としたバーストロックのクロックを、各々独立に作成しこれらのクロックで各々サンプリングを行って信号処理を施し、副系の信号についてはラインメモリもしくはフィールドメモリ等を用いることによりクロック変換を行い、表示素子の駆動と同一のクロックに合わせ込む手法をとっていた。
【０００３】
これは、例えば特開平７−３０７９０４号公報に、親画面信号用同期分離回路と親クロック発生回路および子画面信号用同期分離回路と子クロック発生回路を各々もつ構成のシステムが示されている。
【０００４】
このような従来の２画面表示処理装置の一例を図６に示す。図６では、主系とする映像信号である映像信号▲１▼に同期したクロックＣＫ１をクロック位相制御回路▲１▼２およびクロック発生回路▲１▼１により作成し、このＣＫ１でＡＤ変換器３により、映像信号▲１▼をサンプリングする。同様に、映像信号▲２▼に同期したクロックＣＫ２をクロック位相制御回路▲２▼５およびクロック発生回路▲２▼４により作成し、このＣＫ２でＡＤ変換器６により、映像信号▲２▼をサンプリングする。ＣＫ２によりサンプリングされた映像信号▲２▼については、後段のフレームシンクロナイズ処理を表示の主系信号となる映像信号▲１▼に同期したＣＫ１で行う為に、クロック変換回路７において、ＣＫ２の信号からＣＫ１への信号へとクロック乗り換え動作を行った後、フレームメモリ８へ書き込まれる。
【０００５】
合成画面作成は、映像信号▲１▼の同期信号を基に切り換え信号発生回路９で作成される制御信号によって、映像信号▲１▼の同期信号とフレームシンクロナイズ処理をしながらフレームメモリ８より読み出された映像信号▲２▼と、映像信号▲１▼とを、データ切換え回路１０により２画面表示信号に合成して出力される。
【０００６】
このように従来技術では、非同期の２入力信号を一つの表示装置に２画面表示するためのディジタル信号処理回路においては、各々の信号に同期した各々のクロックでサンプリングおよび信号処理を行い、副系の信号についてはクロック変換により主系の信号のクロックに乗せ替えをを行い、主系の信号の同期を基準にフレームシンクロナイズ処理を行って２画面表示画面の作成が行われていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のように２つの異なる映像信号に対して各々同期クロックを発生させるシステム構成とする場合、それに起因してビートやクロストーク等の影響が少なからず発生していた。
【０００８】
従来はそれらを回避する方法として、２つのクロックの周波数をビートの起こりにくい周波数になるように異ならせる等の調整を行ったり、多層基板等で防止する方法が一般的に取られていた。
【０００９】
本発明は、このような多画面処理システムにおけるディジタル信号処理での複数クロックによるクロックシステム構成の複雑さや、それに起因するビートやクロストーク等の発生という問題点を解決するとともに、システム的回路的にも合理化を行うものであり、１系統のクロックのみで複数の非同期入力信号を処理し良好に多画面表示処理を行うシステムを、簡単な回路構成で小規模に実現することを目的とするものである。
【００１０】
【課題を解決するための手段】
このような課題を解決するために本発明の２画面表示処理装置は、非同期２系統のアナログ入力映像信号を、第１の映像信号に同期させたクロックによって第１および第２の映像信号のサンプリングを行い、前記クロックと第２の映像信号の同期信号とから位相差を検出して、前記サンプリングされた第２の映像信号に対して前記位相差に対する映像信号の位相補正を施して、フレームシンクロナイズの為のフレームメモリへの書き込みを行い、合成については、前記第１の映像信号の同期信号から制御信号を作成し、この制御信号を基に前記サンプリングされた第１の映像信号と、第１の映像信号の同期を基にフレームシンクロナイズ処理をして前記フレームメモリから読み出された第２の映像信号とを、選択的に切り換えて２画面表示画面を作成する様に動作するシステム構成としたものである。
【００１１】
これにより、非同期２入力信号に対し１系統のみのクロックにより、ジッタ等のない良好な映像を合成して２画面表示するシステムを簡単な回路構成で容易に実現することができる。
【００１２】
【発明の実施の形態】
本発明の請求項１の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のうち第１の映像信号に同期させたクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第２の映像信号の同期信号とから位相差を検出する同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記位相差を補正する位相補正回路と、前記位相補正された映像信号２を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記サンプリングされた第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、１系統のみの前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し、２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するという作用を有する。
【００１３】
本発明の請求項２に記載の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のいずれにも同期していないクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、いずれの入力信号にも同期していない１系統のみの前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現し、特に実施例１の場合と異なり、第１の映像信号に同期の変動の大きな不安定な信号が入力するような場合に同期させることにより、第２の映像信号に対する位相補正が十分行えないというような場合について、有効に動作するという作用を有する。
【００１４】
本発明の請求項３に記載の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のうち第１の映像信号の同期の状態応じて適応的に、第１の映像信号に同期させるか否かを制御するクロック位相適応制御回路と、前記クロック位相適応制御回路により制御されたクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、第１の映像信号の同期状態に応じて最適に制御された１系統の前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現し、特に第１の映像信号の同期状態が安定な場合には、実施例１と同様の作用を行い、第１の映像信号の同期状態が不安定な場合には実施例２と同様の作用を行い、信号の状態に応じて常に最適な処理を行うという作用を有する。
【００１５】
以下、本発明の実施の形態について図面を用いて説明する。
【００１６】
（実施の形態１）
図１は本発明の実施の形態１における２画面表示処理装置のブロック図を示し、図１において本２画面表示処理装置は、映像信号▲１▼に同期したクロックをクロック位相制御回路２およびクロック発生回路１により作成し、このクロックによりＡＤ変換器３で映像信号▲１▼を、ＡＤ変換器４で映像信号▲２▼をサンプリングする。映像信号▲２▼については、映像信号▲２▼の同期信号と前記クロックとから同期位相検出回路５により位相差を検出し、この位相差により位相補正回路６において映像信号▲２▼が位相補正され、フレームメモリ８へ書き込まれる。合成画面作成については、映像信号▲１▼の同期信号を基に切り換え信号発生回路７で作成される制御信号によって、映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路９により２画面表示に合成されて出力される様に構成されている。
【００１７】
以上のように構成された２画面表示処理装置について、図１および図４、図５を用いてその動作を説明する。
【００１８】
まず、第１の映像信号入力である映像信号▲１▼もしくは同期信号▲１▼によってクロック位相制御回路２においてＰＬＬ手段等によりクロック発生回路１を制御して、映像信号▲１▼に同期した所望の周波数のクロック信号を作成する。ここで、所望の周波数とはシステムにおいて必要となるサンプリング周波数もしくはシステムのマスタークロック等である。同期については、入力映像信号の信号形態に応じて例えば、ＲＧＢ信号入力やＹ色差信号入力の場合は水平同期信号にロックさせるすなわちラインロックであったり、コンポジット信号入力やＹ・クロマ分離信号入力の場合はカラーバースト信号にロックさせるバーストロックであったりと、入力に応じて適宜選択されるものである。
【００１９】
こうして作成されたクロックにより、ＡＤ変換器３で第１の映像信号▲１▼を、ＡＤ変換器４で第２の映像信号▲２▼をサンプリングする。
【００２０】
尚、このようにＡＤ変換器３，４は同一クロックで使用されればよく、それぞれは単一のＡＤ変換器に限らず複数のＡＤ変換器からなるＡＤ変換器群であってもよいので、例えば映像信号１がコンポジット入力で映像信号２がＲＧＢ入力の場合にも、ＡＤ変換器３で映像信号１のコンポジット信号を、ＡＤ変換器４で映像信号２のＲ信号，Ｇ信号，Ｂ信号というように使用できる。
【００２１】
こうしてサンプリングした映像信号のうち、映像信号▲１▼はロックしたクロックでサンプリングしているためジッタ等のない良好な信号となっている。一方映像信号▲２▼については、非同期のクロックでサンプリングしていることになるので、これを補正する必要がある。
【００２２】
これは、映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路５と、この位相差を信号処理により実際に補正を施す位相補正回路６によって実施される。
【００２３】
以下に、同期位相検出回路５と位相補正回路６の動作を図４および図５を用いて説明する。
【００２４】
図４は同期位相検出回路５の一例回路による動作の概念を説明する模式図である。図４に示すように同期位相検出回路５では、映像信号▲２▼の同期信号▲２▼の変化点を検出クロックの正エッジと負エッジでラッチした各々の信号（「正エッジ検出出力」／「負エッジ検出出力」）を出力し、この２信号のエッジ位置の前後関係により、図５の上段の例では、「出力ＨＲＳＴ信号」の示す位置にＨＲＳＴ信号（水平同期基準信号：以下水平同期基準信号をＨＲＳＴ信号と表記）を出力し、実際の映像基準位置はこれより０．５クロック後方であるという補正情報を出力する。
【００２５】
同様に下段の例では、「出力ＨＲＳＴ信号」の示す位置にＨＲＳＴ信号を出力し、実際の映像基準位置はこのＨＲＳＴと一致している（補正位相＝０）と補正情報を出力する。
【００２６】
この例では補正位相０と０．５の２位相しか検出できないが、実際には同期位相検出回路５の検出クロックはサンプリングレートに対しててい倍されており、これにより位相検出の分解能を上げられて検出が行われる。
【００２７】
位相補正回路６は、ディジタル映像信号の前後の値から内挿して位相補正を行うものであり、本実施例においては、映像の水平ズーム処理の内挿演算と合わせて同時に処理を行うため、位相補正にそのものの追加による映像信号の画質劣化はない。ここで、１サンプリング周期以上の位相補正についても、サンプリング周期の整数部については前述のＨＲＳＴ信号の出力位置調整で、小数部については補正位相情報で、位相の補正を行うことが出来るようになっている。
【００２８】
このとき、位相のずれる方向によらず常に小数部補正は正方向（時間的に後方）に制御できるよう、ＨＲＳＴ信号の位置制御と補正値（負方向の場合は、位相値を１の補数とする）の制御が行われる。これは、位相補正回路での内挿による位相補正を、各Ｈ（ライン）間一定である正方向のオフセットとして扱えば、内挿制御が容易にできるためである。
【００２９】
図５は位相補正回路６の一例回路として、上記のように水平ズーム演算と同時に内挿処理を行う場合の位相補正回路の動作概念を説明する図であり、１サンプリング周期以上の位相ずれの場合を含む位相補正の概念を模式的に示すものである。尚、図５の入力信号の数値は具体的な信号の値を示すものではなく信号の位置概念を示すものであり、内挿結果欄についても絶対的な時間関係を示している図ではない。図５でジッタ±０時の例は位相が一致している場合の例で、入力信号に対して内挿結果の欄に示すような内挿結果を出力し、ズーム演算のためにメモリに対し”Ｗ”の位置の信号を間引き書き込みするよう動作することを示している。
【００３０】
図５の＋１／４位相時のジッタ例は、整数部補正は±０（点線で示すＨＲＳＴ信号で実際に内挿係数算出回路が制御されるイメージ）で小数部補正値が１／４となり、図示するように内挿演算結果が出力される。＋３／２位相時のジッタの例では、整数部補正は＋１で小数部補正値が１／２となり図示するような内挿演算結果が出力されることとなり、正方向への位相補正が行われる。
【００３１】
一方、−１／４位相時のジッタの例では、整数部補正は−１（点線で示すＨＲＳＴ信号で実際に内挿係数算出回路が制御されるイメージ）で小数部補正値が１−１／４＝３／４となり、図示するような内挿演算結果が出力される。同様に、−４／３位相のジッタの例では、整数部補正は−２で位相補正値が１−１／３＝２／３となり、図示するような内挿演算結果が出力されることとなり、負方向への位相補正が行われる。
【００３２】
このように位相検出を整数部と小数部に分け、ジッタの発生方向により位相検出回路５側で位置制御されたＨＲＳＴ信号と補正位相情報を出力することで、位相補正回路６は容易に基準位置のずれた信号に対しても補正を行うことができる。
【００３３】
こうして補正を施された映像信号▲２▼は、フレームシンクロナイズのためのフレームメモリ８へ書き込まれる。画面合成動作としては、切換え信号発生回路７で映像信号▲１▼の同期信号▲１▼を基準に作成された切り換え制御信号を出力し、この制御信号により映像信号▲１▼と、映像信号▲１▼の同期信号▲１▼を基準にフレームシンクロナイズ動作を行いながらフレームメモリ８より読み出された映像信号▲２▼とが、データ切換え回路９により合成されて２画面表示映像信号として表示装置に出力される。
【００３４】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、画質の劣化を抑えた良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するとことができる。
【００３５】
（実施の形態２）
図２は本発明の実施の形態２における２画面表示処理装置のブロック図を示し、図２において本２画面表示処理装置は、いずれの入力映像信号にも同期していないクロックがクロック発生回路１により作成され、このクロックによりＡＤ変換器２で映像信号▲１▼を、ＡＤ変換器５で映像信号▲２▼をサンプリングする。映像信号▲１▼については、映像信号▲１▼の同期信号▲１▼と前記クロックとから同期位相検出回路３により映像信号▲１▼の位相差を検出し、この映像信号▲１▼の位相差により位相補正回路４において映像信号▲１▼に対し位相補正される。映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとから同期位相検出回路６により映像信号▲２▼の位相差を検出し、この映像信号▲２▼の位相差により位相補正回路７において映像信号▲２▼に対し位相補正され、フレームメモリ８へ書き込まれる。合成画面作成は、映像信号▲１▼の同期信号を基に切り換え信号発生回路９で作成される制御信号によって、補正済みの映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路１０により２画面表示に合成されて出力される様に構成されている。
【００３６】
以上のように構成された２画面表示処理装置について、図２を用いてその動作を説明する。
【００３７】
まず、いずれの映像信号入力にも同期していない所望の周波数のクロック信号がクロック発生回路１により作成される。ここで、所望の周波数とはシステムにおいて必要となるサンプリング周波数もしくはマスタークロックである。こうして作成されたクロックにより、ＡＤ変換器２で第１の映像信号▲１▼を、ＡＤ変換器５で第２の映像信号▲２▼をサンプリングする。
【００３８】
尚、本実施例においても、ＡＤ変換器２，５は同一クロックで使用されるため、ＡＤ変換器を効率的に利用することが可能となる。
【００３９】
こうしてサンプリングされた映像信号はいずれにも非同期のクロックでサンプリングされているので、これを各々補正する必要がある。映像信号▲１▼については、映像信号▲１▼の同期信号▲１▼と前記クロックとを比較し位相差を検出する同期位相検出回路３と、この位相差を信号処理により実際に補正する位相補正回路４によって、映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路６と、この位相差を信号処理により実際に補正する位相補正回路７によって、各々独立に位相差の検出と補正が実施される。
【００４０】
ここで、同期位相検出回路３および６は、実施の形態１で説明した同期位相検出回路と同様の動作を行い、位相補正回路４および７についても実施の形態１で説明した位相補正回路と同様の動作を行うものである。
【００４１】
以上のように補正を施された映像信号▲２▼は、フレームシンクロナイズのためにフレームメモリ８へ書き込まれる。画面合成動作としては、切換え信号発生回路９で映像信号▲１▼の同期信号▲１▼を基準とした切り換え制御信号を出力し、位相補正済みの映像信号▲１▼と、映像信号▲１▼の同期信号▲１▼を基準にフレームシンクロナイズ動作を行いながらフレームメモリ８より読み出された映像信号▲２▼とが、前記制御信号によりデータ切換え回路１０で合成されて２画面表示信号として表示装置に出力される。
【００４２】
次に、本実施の形態の特徴について説明する。実施の形態１のようにクロックを第１の映像信号に同期させた場合に、第１の映像信号入力が例えばジッタの大きなＶＴＲ再生や車載ＴＶの弱電界受信時のような同期が不安定で同期変動が激しい場合においては、第２の映像信号への影響が大きく位相補正回路での補正範囲を超えてしまい良好な映像を得ることが出来なくなってしまうことがある。このような場合においては、本実施例のように、いずれにも同期させないクロックによりサンプリングを行い、第１および第２の映像信号の各々に独立に位相補正を施すシステムの方が、むしろいずれかに偏ることなく、いずれもある程度良好な画質を得ることができることになる。
【００４３】
特に、本実施例においては、いずれの入力信号にも同期させる必要がないため、ＰＬＬ回路等の同期手段を削減でき回路を合理化することも出来るものである。
【００４４】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、いずれかに同期の不安定な信号が入力された場合でも画質の劣化を抑えた良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するとことができる。
【００４５】
（実施の形態３）
図３は本発明の実施の形態３における２画面表示処理装置のブロック図を示し、図３において本２画面表示処理装置は、映像信号１の同期の状態によりクロック位相適応制御回路３２において映像信号１もしくは同期信号１の状態に応じて適応的に制御され、映像信号１に同期もしくはいずれの入力にも非同期なクロックがクロック発生回路１で作成される。このクロックによりＡＤ変換器３で映像信号１を、ＡＤ変換器６で映像信号２をサンプリングする。
【００４６】
映像信号▲１▼については、クロックが映像信号▲１▼に同期している場合には必要ないが、クロックが非同期の場合には、映像信号▲１▼の同期信号▲１▼と前記クロックとから同期位相検出回路４により映像信号▲１▼の位相差を検出し、この映像信号▲１▼の位相差により位相補正回路５において映像信号▲１▼に対し位相補正される。
【００４７】
映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとから同期位相検出回路７により映像信号▲２▼の位相差を検出し、この映像信号▲２▼の位相差により位相補正回路８において映像信号▲２▼に対し位相補正され、フレームメモリ９へ書き込まれる。合成画面作成は、映像信号▲１▼の同期信号▲１▼を基に切り換え信号発生回路１０で作成される制御信号によって、位相補正済みの映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路１１により２画面表示に合成されて出力する様に構成されている。
【００４８】
以上のように構成された２画面表示処理装置について、図３を用いてその動作を説明する。
【００４９】
まず、クロック位相適応制御回路３２において、映像信号１の同期の状態に応じて、同期が安定な場合には映像信号１にロックするようクロック発生回路１を制御しロックしたクロックを発生し、同期が不安定な場合にはいずれの信号にも同期しないようにクロック発生回路１を制御し非同期の自走クロックを発生する。こうして作成されたクロックにより、ＡＤ変換器３で第１の映像信号１を、ＡＤ変換器６で第２の映像信号２をサンプリングする。
【００５０】
尚、本実施例においても、ＡＤ変換器３，６は同一クロックで使用されるため、ＡＤ変換器を効率的に利用することが可能となる。
【００５１】
映像信号▲１▼については、クロックが非同期の場合すなわちフリーランクロックの場合には、映像信号▲１▼の同期信号▲１▼と前記クロックとを比較し位相差を検出する同期位相検出回路４と、この位相差を信号処理により実際に補正する位相補正回路５によって、実施例２と同様に位相差の検出と補正が実施される。クロックを映像信号▲１▼にロックさせたクロックとした場合には、位相補正は必要ないので補正動作は行わない。
【００５２】
映像信号▲２▼については、クロックの状態がいずれの場合であっても映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路７と、この位相差を信号処理により実際に補正する位相補正回路８によって、実施例１または２と同様に位相差の検出と補正が実施される。但し、入力信号が同一であってもクロックの状態（ロック状態かフリーラン）によってその補正の状態は変ってくる。
【００５３】
以上のように補正を施された映像信号▲１▼および▲２▼は、実施の形態１もしくは２での説明と同様に、フレームシンクロナイズ処理と２画面合成処理が行われ、２画面表示信号として表示装置に出力される。
【００５４】
ここで本実施の形態の特徴は、映像信号▲１▼の同期の状態が安定な時は、そのような場合に対してより適した構成である実施の形態１と同様の動作を行い、映像信号▲１▼の同期の状態が不安定な時は、そのような場合に対してより適した構成である実施の形態２と同様の動作を行うように作用するもので、主系画面となる映像信号▲１▼の同期の状態に応じて、常に２画面とも最良の状態で２画面表示を行うことができるよう動作するものである。
【００５５】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、同期の状態によらず常に良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現することができる。
【００５６】
【発明の効果】
以上の説明から明らかなように本発明によれば、同期位相検出回路および位相補正回路といったディジタル信号処理による簡単な回路を付加することにより、１系統のクロックシステムのみで、非同期２入力信号の良好な２画面表示処理を容易に行うことのできるシステムを構成でき、クロック発生回路およびＰＬＬ回路等を削減した合理化システムとすることができる。
【００５７】
これにより、非同期の２系統映像信号を同時に表示する２画面表示テレビジョン等において、個々の信号に同期させた複数のクロックを持つことによるシステム全体のクロック構成の複雑さや、それに起因するビートやクロストーク等の発生という問題点を解決することができるため、ビートやクロストークの回路基板等での対策や、クロック周波数調整等が不要となりこれによる水平表示率等への制限等も発生しなくなる。
【００５８】
さらに、クロックを同一とするためＡＤ変換器についても入力信号毎（クロック毎に）に区別する必要がなくなるため、信号形態により多数あるＲ，Ｇ，Ｂ，Ｙ，クロマ，コンポジット，Ｐｒ，Ｐｂ信号等の多数の入力信号を、主系と副系の信号別に区別することなくＡＤ変換器を兼用でき効率的に利用することができる。
【００５９】
また、その他の映像信号処理においてもクロック構成回路の合理化や調整数削減等の目的によりＰＬＬ手段を省略する映像信号処理システムや、さらには、ＰＬＬ手段を用いる場合であっても精度向上等のＰＬＬ動作の補完目的等において、非同期多入力信号の多画面表示処理行う回路に用いて最適な回路とすることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１による２画面表示処理装置の構成を示すブロック図
【図２】本発明の実施の形態２による２画面表示処理装置の構成を示すブロック図
【図３】本発明の実施の形態３による２画面表示処理装置の構成を示すブロック図
【図４】本発明の実施の形態１乃至３での同期位相検出回路例の動作を説明する模式図
【図５】本発明の実施の形態１乃至３での位相補正回路例の動作を説明する概念図
【図６】従来例の２画面表示処理装置の一例の構成を示すブロック図
【符号の説明】
１．．．クロック発生回路
２．．．クロック位相制御回路
３．．．Ａ／Ｄ変換器
４．．．Ａ／Ｄ変換器
５．．．同期位相検出回路
６．．．位相補正回路
７．．．切換信号発生回路
８．．．フレームメモリ
９．．．データ切換回路
【発明の属する技術分野】
本発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置に関し、特に２入力信号のサンプリングおよび信号処理を１つのクロックのみで処理を行う場合の映像信号処理回路に関するものである。
【０００２】
【従来の技術】
近年、液晶ＴＶ等においてもアスペクト比１６：９のワイド画面が主流になってきており、その特性をいかした２画面表示システムが行われている。従来のＴＶで２画面表示を行う場合は、それぞれの映像信号入力に対してＰＬＬ回路等を用いて、信号がＲＧＢ方式やＹ色差方式の場合は水平同期信号を基準としたラインロックのクロックを、コンポジット信号等の場合はカラーバースト信号を基準としたバーストロックのクロックを、各々独立に作成しこれらのクロックで各々サンプリングを行って信号処理を施し、副系の信号についてはラインメモリもしくはフィールドメモリ等を用いることによりクロック変換を行い、表示素子の駆動と同一のクロックに合わせ込む手法をとっていた。
【０００３】
これは、例えば特開平７−３０７９０４号公報に、親画面信号用同期分離回路と親クロック発生回路および子画面信号用同期分離回路と子クロック発生回路を各々もつ構成のシステムが示されている。
【０００４】
このような従来の２画面表示処理装置の一例を図６に示す。図６では、主系とする映像信号である映像信号▲１▼に同期したクロックＣＫ１をクロック位相制御回路▲１▼２およびクロック発生回路▲１▼１により作成し、このＣＫ１でＡＤ変換器３により、映像信号▲１▼をサンプリングする。同様に、映像信号▲２▼に同期したクロックＣＫ２をクロック位相制御回路▲２▼５およびクロック発生回路▲２▼４により作成し、このＣＫ２でＡＤ変換器６により、映像信号▲２▼をサンプリングする。ＣＫ２によりサンプリングされた映像信号▲２▼については、後段のフレームシンクロナイズ処理を表示の主系信号となる映像信号▲１▼に同期したＣＫ１で行う為に、クロック変換回路７において、ＣＫ２の信号からＣＫ１への信号へとクロック乗り換え動作を行った後、フレームメモリ８へ書き込まれる。
【０００５】
合成画面作成は、映像信号▲１▼の同期信号を基に切り換え信号発生回路９で作成される制御信号によって、映像信号▲１▼の同期信号とフレームシンクロナイズ処理をしながらフレームメモリ８より読み出された映像信号▲２▼と、映像信号▲１▼とを、データ切換え回路１０により２画面表示信号に合成して出力される。
【０００６】
このように従来技術では、非同期の２入力信号を一つの表示装置に２画面表示するためのディジタル信号処理回路においては、各々の信号に同期した各々のクロックでサンプリングおよび信号処理を行い、副系の信号についてはクロック変換により主系の信号のクロックに乗せ替えをを行い、主系の信号の同期を基準にフレームシンクロナイズ処理を行って２画面表示画面の作成が行われていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のように２つの異なる映像信号に対して各々同期クロックを発生させるシステム構成とする場合、それに起因してビートやクロストーク等の影響が少なからず発生していた。
【０００８】
従来はそれらを回避する方法として、２つのクロックの周波数をビートの起こりにくい周波数になるように異ならせる等の調整を行ったり、多層基板等で防止する方法が一般的に取られていた。
【０００９】
本発明は、このような多画面処理システムにおけるディジタル信号処理での複数クロックによるクロックシステム構成の複雑さや、それに起因するビートやクロストーク等の発生という問題点を解決するとともに、システム的回路的にも合理化を行うものであり、１系統のクロックのみで複数の非同期入力信号を処理し良好に多画面表示処理を行うシステムを、簡単な回路構成で小規模に実現することを目的とするものである。
【００１０】
【課題を解決するための手段】
このような課題を解決するために本発明の２画面表示処理装置は、非同期２系統のアナログ入力映像信号を、第１の映像信号に同期させたクロックによって第１および第２の映像信号のサンプリングを行い、前記クロックと第２の映像信号の同期信号とから位相差を検出して、前記サンプリングされた第２の映像信号に対して前記位相差に対する映像信号の位相補正を施して、フレームシンクロナイズの為のフレームメモリへの書き込みを行い、合成については、前記第１の映像信号の同期信号から制御信号を作成し、この制御信号を基に前記サンプリングされた第１の映像信号と、第１の映像信号の同期を基にフレームシンクロナイズ処理をして前記フレームメモリから読み出された第２の映像信号とを、選択的に切り換えて２画面表示画面を作成する様に動作するシステム構成としたものである。
【００１１】
これにより、非同期２入力信号に対し１系統のみのクロックにより、ジッタ等のない良好な映像を合成して２画面表示するシステムを簡単な回路構成で容易に実現することができる。
【００１２】
【発明の実施の形態】
本発明の請求項１の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のうち第１の映像信号に同期させたクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第２の映像信号の同期信号とから位相差を検出する同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記位相差を補正する位相補正回路と、前記位相補正された映像信号２を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記サンプリングされた第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、１系統のみの前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し、２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するという作用を有する。
【００１３】
本発明の請求項２に記載の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のいずれにも同期していないクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、いずれの入力信号にも同期していない１系統のみの前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現し、特に実施例１の場合と異なり、第１の映像信号に同期の変動の大きな不安定な信号が入力するような場合に同期させることにより、第２の映像信号に対する位相補正が十分行えないというような場合について、有効に動作するという作用を有する。
【００１４】
本発明の請求項３に記載の発明は、非同期２系統のアナログ入力映像信号を、ディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のうち第１の映像信号の同期の状態応じて適応的に、第１の映像信号に同期させるか否かを制御するクロック位相適応制御回路と、前記クロック位相適応制御回路により制御されたクロックを発生するクロック発生回路と、前記クロックで第１の映像信号のサンプリングを行う第１のＡＤ変換器と、前記クロックで第２の映像信号のサンプリングを行う第２のＡＤ変換器と、前記クロックと第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備え、第１の映像信号の同期状態に応じて最適に制御された１系統の前記クロックにより非同期２系統の入力信号を２画面表示することを特徴とする２画面表示処理装置としたものであり、１系統のクロックのみで２つの非同期入力信号を処理し２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現し、特に第１の映像信号の同期状態が安定な場合には、実施例１と同様の作用を行い、第１の映像信号の同期状態が不安定な場合には実施例２と同様の作用を行い、信号の状態に応じて常に最適な処理を行うという作用を有する。
【００１５】
以下、本発明の実施の形態について図面を用いて説明する。
【００１６】
（実施の形態１）
図１は本発明の実施の形態１における２画面表示処理装置のブロック図を示し、図１において本２画面表示処理装置は、映像信号▲１▼に同期したクロックをクロック位相制御回路２およびクロック発生回路１により作成し、このクロックによりＡＤ変換器３で映像信号▲１▼を、ＡＤ変換器４で映像信号▲２▼をサンプリングする。映像信号▲２▼については、映像信号▲２▼の同期信号と前記クロックとから同期位相検出回路５により位相差を検出し、この位相差により位相補正回路６において映像信号▲２▼が位相補正され、フレームメモリ８へ書き込まれる。合成画面作成については、映像信号▲１▼の同期信号を基に切り換え信号発生回路７で作成される制御信号によって、映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路９により２画面表示に合成されて出力される様に構成されている。
【００１７】
以上のように構成された２画面表示処理装置について、図１および図４、図５を用いてその動作を説明する。
【００１８】
まず、第１の映像信号入力である映像信号▲１▼もしくは同期信号▲１▼によってクロック位相制御回路２においてＰＬＬ手段等によりクロック発生回路１を制御して、映像信号▲１▼に同期した所望の周波数のクロック信号を作成する。ここで、所望の周波数とはシステムにおいて必要となるサンプリング周波数もしくはシステムのマスタークロック等である。同期については、入力映像信号の信号形態に応じて例えば、ＲＧＢ信号入力やＹ色差信号入力の場合は水平同期信号にロックさせるすなわちラインロックであったり、コンポジット信号入力やＹ・クロマ分離信号入力の場合はカラーバースト信号にロックさせるバーストロックであったりと、入力に応じて適宜選択されるものである。
【００１９】
こうして作成されたクロックにより、ＡＤ変換器３で第１の映像信号▲１▼を、ＡＤ変換器４で第２の映像信号▲２▼をサンプリングする。
【００２０】
尚、このようにＡＤ変換器３，４は同一クロックで使用されればよく、それぞれは単一のＡＤ変換器に限らず複数のＡＤ変換器からなるＡＤ変換器群であってもよいので、例えば映像信号１がコンポジット入力で映像信号２がＲＧＢ入力の場合にも、ＡＤ変換器３で映像信号１のコンポジット信号を、ＡＤ変換器４で映像信号２のＲ信号，Ｇ信号，Ｂ信号というように使用できる。
【００２１】
こうしてサンプリングした映像信号のうち、映像信号▲１▼はロックしたクロックでサンプリングしているためジッタ等のない良好な信号となっている。一方映像信号▲２▼については、非同期のクロックでサンプリングしていることになるので、これを補正する必要がある。
【００２２】
これは、映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路５と、この位相差を信号処理により実際に補正を施す位相補正回路６によって実施される。
【００２３】
以下に、同期位相検出回路５と位相補正回路６の動作を図４および図５を用いて説明する。
【００２４】
図４は同期位相検出回路５の一例回路による動作の概念を説明する模式図である。図４に示すように同期位相検出回路５では、映像信号▲２▼の同期信号▲２▼の変化点を検出クロックの正エッジと負エッジでラッチした各々の信号（「正エッジ検出出力」／「負エッジ検出出力」）を出力し、この２信号のエッジ位置の前後関係により、図５の上段の例では、「出力ＨＲＳＴ信号」の示す位置にＨＲＳＴ信号（水平同期基準信号：以下水平同期基準信号をＨＲＳＴ信号と表記）を出力し、実際の映像基準位置はこれより０．５クロック後方であるという補正情報を出力する。
【００２５】
同様に下段の例では、「出力ＨＲＳＴ信号」の示す位置にＨＲＳＴ信号を出力し、実際の映像基準位置はこのＨＲＳＴと一致している（補正位相＝０）と補正情報を出力する。
【００２６】
この例では補正位相０と０．５の２位相しか検出できないが、実際には同期位相検出回路５の検出クロックはサンプリングレートに対しててい倍されており、これにより位相検出の分解能を上げられて検出が行われる。
【００２７】
位相補正回路６は、ディジタル映像信号の前後の値から内挿して位相補正を行うものであり、本実施例においては、映像の水平ズーム処理の内挿演算と合わせて同時に処理を行うため、位相補正にそのものの追加による映像信号の画質劣化はない。ここで、１サンプリング周期以上の位相補正についても、サンプリング周期の整数部については前述のＨＲＳＴ信号の出力位置調整で、小数部については補正位相情報で、位相の補正を行うことが出来るようになっている。
【００２８】
このとき、位相のずれる方向によらず常に小数部補正は正方向（時間的に後方）に制御できるよう、ＨＲＳＴ信号の位置制御と補正値（負方向の場合は、位相値を１の補数とする）の制御が行われる。これは、位相補正回路での内挿による位相補正を、各Ｈ（ライン）間一定である正方向のオフセットとして扱えば、内挿制御が容易にできるためである。
【００２９】
図５は位相補正回路６の一例回路として、上記のように水平ズーム演算と同時に内挿処理を行う場合の位相補正回路の動作概念を説明する図であり、１サンプリング周期以上の位相ずれの場合を含む位相補正の概念を模式的に示すものである。尚、図５の入力信号の数値は具体的な信号の値を示すものではなく信号の位置概念を示すものであり、内挿結果欄についても絶対的な時間関係を示している図ではない。図５でジッタ±０時の例は位相が一致している場合の例で、入力信号に対して内挿結果の欄に示すような内挿結果を出力し、ズーム演算のためにメモリに対し”Ｗ”の位置の信号を間引き書き込みするよう動作することを示している。
【００３０】
図５の＋１／４位相時のジッタ例は、整数部補正は±０（点線で示すＨＲＳＴ信号で実際に内挿係数算出回路が制御されるイメージ）で小数部補正値が１／４となり、図示するように内挿演算結果が出力される。＋３／２位相時のジッタの例では、整数部補正は＋１で小数部補正値が１／２となり図示するような内挿演算結果が出力されることとなり、正方向への位相補正が行われる。
【００３１】
一方、−１／４位相時のジッタの例では、整数部補正は−１（点線で示すＨＲＳＴ信号で実際に内挿係数算出回路が制御されるイメージ）で小数部補正値が１−１／４＝３／４となり、図示するような内挿演算結果が出力される。同様に、−４／３位相のジッタの例では、整数部補正は−２で位相補正値が１−１／３＝２／３となり、図示するような内挿演算結果が出力されることとなり、負方向への位相補正が行われる。
【００３２】
このように位相検出を整数部と小数部に分け、ジッタの発生方向により位相検出回路５側で位置制御されたＨＲＳＴ信号と補正位相情報を出力することで、位相補正回路６は容易に基準位置のずれた信号に対しても補正を行うことができる。
【００３３】
こうして補正を施された映像信号▲２▼は、フレームシンクロナイズのためのフレームメモリ８へ書き込まれる。画面合成動作としては、切換え信号発生回路７で映像信号▲１▼の同期信号▲１▼を基準に作成された切り換え制御信号を出力し、この制御信号により映像信号▲１▼と、映像信号▲１▼の同期信号▲１▼を基準にフレームシンクロナイズ動作を行いながらフレームメモリ８より読み出された映像信号▲２▼とが、データ切換え回路９により合成されて２画面表示映像信号として表示装置に出力される。
【００３４】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、画質の劣化を抑えた良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するとことができる。
【００３５】
（実施の形態２）
図２は本発明の実施の形態２における２画面表示処理装置のブロック図を示し、図２において本２画面表示処理装置は、いずれの入力映像信号にも同期していないクロックがクロック発生回路１により作成され、このクロックによりＡＤ変換器２で映像信号▲１▼を、ＡＤ変換器５で映像信号▲２▼をサンプリングする。映像信号▲１▼については、映像信号▲１▼の同期信号▲１▼と前記クロックとから同期位相検出回路３により映像信号▲１▼の位相差を検出し、この映像信号▲１▼の位相差により位相補正回路４において映像信号▲１▼に対し位相補正される。映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとから同期位相検出回路６により映像信号▲２▼の位相差を検出し、この映像信号▲２▼の位相差により位相補正回路７において映像信号▲２▼に対し位相補正され、フレームメモリ８へ書き込まれる。合成画面作成は、映像信号▲１▼の同期信号を基に切り換え信号発生回路９で作成される制御信号によって、補正済みの映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路１０により２画面表示に合成されて出力される様に構成されている。
【００３６】
以上のように構成された２画面表示処理装置について、図２を用いてその動作を説明する。
【００３７】
まず、いずれの映像信号入力にも同期していない所望の周波数のクロック信号がクロック発生回路１により作成される。ここで、所望の周波数とはシステムにおいて必要となるサンプリング周波数もしくはマスタークロックである。こうして作成されたクロックにより、ＡＤ変換器２で第１の映像信号▲１▼を、ＡＤ変換器５で第２の映像信号▲２▼をサンプリングする。
【００３８】
尚、本実施例においても、ＡＤ変換器２，５は同一クロックで使用されるため、ＡＤ変換器を効率的に利用することが可能となる。
【００３９】
こうしてサンプリングされた映像信号はいずれにも非同期のクロックでサンプリングされているので、これを各々補正する必要がある。映像信号▲１▼については、映像信号▲１▼の同期信号▲１▼と前記クロックとを比較し位相差を検出する同期位相検出回路３と、この位相差を信号処理により実際に補正する位相補正回路４によって、映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路６と、この位相差を信号処理により実際に補正する位相補正回路７によって、各々独立に位相差の検出と補正が実施される。
【００４０】
ここで、同期位相検出回路３および６は、実施の形態１で説明した同期位相検出回路と同様の動作を行い、位相補正回路４および７についても実施の形態１で説明した位相補正回路と同様の動作を行うものである。
【００４１】
以上のように補正を施された映像信号▲２▼は、フレームシンクロナイズのためにフレームメモリ８へ書き込まれる。画面合成動作としては、切換え信号発生回路９で映像信号▲１▼の同期信号▲１▼を基準とした切り換え制御信号を出力し、位相補正済みの映像信号▲１▼と、映像信号▲１▼の同期信号▲１▼を基準にフレームシンクロナイズ動作を行いながらフレームメモリ８より読み出された映像信号▲２▼とが、前記制御信号によりデータ切換え回路１０で合成されて２画面表示信号として表示装置に出力される。
【００４２】
次に、本実施の形態の特徴について説明する。実施の形態１のようにクロックを第１の映像信号に同期させた場合に、第１の映像信号入力が例えばジッタの大きなＶＴＲ再生や車載ＴＶの弱電界受信時のような同期が不安定で同期変動が激しい場合においては、第２の映像信号への影響が大きく位相補正回路での補正範囲を超えてしまい良好な映像を得ることが出来なくなってしまうことがある。このような場合においては、本実施例のように、いずれにも同期させないクロックによりサンプリングを行い、第１および第２の映像信号の各々に独立に位相補正を施すシステムの方が、むしろいずれかに偏ることなく、いずれもある程度良好な画質を得ることができることになる。
【００４３】
特に、本実施例においては、いずれの入力信号にも同期させる必要がないため、ＰＬＬ回路等の同期手段を削減でき回路を合理化することも出来るものである。
【００４４】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、いずれかに同期の不安定な信号が入力された場合でも画質の劣化を抑えた良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現するとことができる。
【００４５】
（実施の形態３）
図３は本発明の実施の形態３における２画面表示処理装置のブロック図を示し、図３において本２画面表示処理装置は、映像信号１の同期の状態によりクロック位相適応制御回路３２において映像信号１もしくは同期信号１の状態に応じて適応的に制御され、映像信号１に同期もしくはいずれの入力にも非同期なクロックがクロック発生回路１で作成される。このクロックによりＡＤ変換器３で映像信号１を、ＡＤ変換器６で映像信号２をサンプリングする。
【００４６】
映像信号▲１▼については、クロックが映像信号▲１▼に同期している場合には必要ないが、クロックが非同期の場合には、映像信号▲１▼の同期信号▲１▼と前記クロックとから同期位相検出回路４により映像信号▲１▼の位相差を検出し、この映像信号▲１▼の位相差により位相補正回路５において映像信号▲１▼に対し位相補正される。
【００４７】
映像信号▲２▼については、映像信号▲２▼の同期信号▲２▼と前記クロックとから同期位相検出回路７により映像信号▲２▼の位相差を検出し、この映像信号▲２▼の位相差により位相補正回路８において映像信号▲２▼に対し位相補正され、フレームメモリ９へ書き込まれる。合成画面作成は、映像信号▲１▼の同期信号▲１▼を基に切り換え信号発生回路１０で作成される制御信号によって、位相補正済みの映像信号▲１▼とフレームシンクロナイズ処理をしてフレームメモリより読み出された映像信号▲２▼が、データ切換え回路１１により２画面表示に合成されて出力する様に構成されている。
【００４８】
以上のように構成された２画面表示処理装置について、図３を用いてその動作を説明する。
【００４９】
まず、クロック位相適応制御回路３２において、映像信号１の同期の状態に応じて、同期が安定な場合には映像信号１にロックするようクロック発生回路１を制御しロックしたクロックを発生し、同期が不安定な場合にはいずれの信号にも同期しないようにクロック発生回路１を制御し非同期の自走クロックを発生する。こうして作成されたクロックにより、ＡＤ変換器３で第１の映像信号１を、ＡＤ変換器６で第２の映像信号２をサンプリングする。
【００５０】
尚、本実施例においても、ＡＤ変換器３，６は同一クロックで使用されるため、ＡＤ変換器を効率的に利用することが可能となる。
【００５１】
映像信号▲１▼については、クロックが非同期の場合すなわちフリーランクロックの場合には、映像信号▲１▼の同期信号▲１▼と前記クロックとを比較し位相差を検出する同期位相検出回路４と、この位相差を信号処理により実際に補正する位相補正回路５によって、実施例２と同様に位相差の検出と補正が実施される。クロックを映像信号▲１▼にロックさせたクロックとした場合には、位相補正は必要ないので補正動作は行わない。
【００５２】
映像信号▲２▼については、クロックの状態がいずれの場合であっても映像信号▲２▼の同期信号▲２▼と前記クロックとを比較し位相差を検出する同期位相検出回路７と、この位相差を信号処理により実際に補正する位相補正回路８によって、実施例１または２と同様に位相差の検出と補正が実施される。但し、入力信号が同一であってもクロックの状態（ロック状態かフリーラン）によってその補正の状態は変ってくる。
【００５３】
以上のように補正を施された映像信号▲１▼および▲２▼は、実施の形態１もしくは２での説明と同様に、フレームシンクロナイズ処理と２画面合成処理が行われ、２画面表示信号として表示装置に出力される。
【００５４】
ここで本実施の形態の特徴は、映像信号▲１▼の同期の状態が安定な時は、そのような場合に対してより適した構成である実施の形態１と同様の動作を行い、映像信号▲１▼の同期の状態が不安定な時は、そのような場合に対してより適した構成である実施の形態２と同様の動作を行うように作用するもので、主系画面となる映像信号▲１▼の同期の状態に応じて、常に２画面とも最良の状態で２画面表示を行うことができるよう動作するものである。
【００５５】
以上の説明のように、１系統のクロックのみで２つの非同期入力信号を処理し、同期の状態によらず常に良好な２画面表示処理を行うシステムを、簡単な回路構成で小規模に実現することができる。
【００５６】
【発明の効果】
以上の説明から明らかなように本発明によれば、同期位相検出回路および位相補正回路といったディジタル信号処理による簡単な回路を付加することにより、１系統のクロックシステムのみで、非同期２入力信号の良好な２画面表示処理を容易に行うことのできるシステムを構成でき、クロック発生回路およびＰＬＬ回路等を削減した合理化システムとすることができる。
【００５７】
これにより、非同期の２系統映像信号を同時に表示する２画面表示テレビジョン等において、個々の信号に同期させた複数のクロックを持つことによるシステム全体のクロック構成の複雑さや、それに起因するビートやクロストーク等の発生という問題点を解決することができるため、ビートやクロストークの回路基板等での対策や、クロック周波数調整等が不要となりこれによる水平表示率等への制限等も発生しなくなる。
【００５８】
さらに、クロックを同一とするためＡＤ変換器についても入力信号毎（クロック毎に）に区別する必要がなくなるため、信号形態により多数あるＲ，Ｇ，Ｂ，Ｙ，クロマ，コンポジット，Ｐｒ，Ｐｂ信号等の多数の入力信号を、主系と副系の信号別に区別することなくＡＤ変換器を兼用でき効率的に利用することができる。
【００５９】
また、その他の映像信号処理においてもクロック構成回路の合理化や調整数削減等の目的によりＰＬＬ手段を省略する映像信号処理システムや、さらには、ＰＬＬ手段を用いる場合であっても精度向上等のＰＬＬ動作の補完目的等において、非同期多入力信号の多画面表示処理行う回路に用いて最適な回路とすることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１による２画面表示処理装置の構成を示すブロック図
【図２】本発明の実施の形態２による２画面表示処理装置の構成を示すブロック図
【図３】本発明の実施の形態３による２画面表示処理装置の構成を示すブロック図
【図４】本発明の実施の形態１乃至３での同期位相検出回路例の動作を説明する模式図
【図５】本発明の実施の形態１乃至３での位相補正回路例の動作を説明する概念図
【図６】従来例の２画面表示処理装置の一例の構成を示すブロック図
【符号の説明】
１．．．クロック発生回路
２．．．クロック位相制御回路
３．．．Ａ／Ｄ変換器
４．．．Ａ／Ｄ変換器
５．．．同期位相検出回路
６．．．位相補正回路
７．．．切換信号発生回路
８．．．フレームメモリ
９．．．データ切換回路
Claims (3)
- 非同期２系統のアナログ入力映像信号を、１系統のみのクロックにより入力映像信号である第１の映像信号と第２の映像信号のそれぞれをサンプリングするＡＤ変換処理を含むディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、前記第１の映像信号に同期させた前記クロックを発生するクロック発生回路と、前記クロックと前記第２の映像信号の同期信号とから位相差を検出する同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記位相差を補正する位相補正回路と、前記位相補正された映像信号２を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記サンプリングされた第１の映像信号と、前記フレームメモリから読み出された映像信号２とを切り換えて合成画面を作成するデータ切り換え回路とを備えたことを特徴とする２画面表示処理装置。
- 非同期２系統のアナログ入力映像信号を、いずれの前記アナログ映像信号にも同期していない１系統のみのクロックにより入力映像信号である第１の映像信号と第２の映像信号のそれぞれをサンプリングするＡＤ変換処理を含むディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、いずれの映像信号にも同期していない前記クロックを発生するクロック発生回路と、前記クロックと前記第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備えたことを特徴とする２画面表示処理装置。
- 非同期２系統のアナログ入力映像信号を、入力映像信号のうち第１の映像信号の同期状態に応じて最適に制御された１系統のクロックにより前記第１の映像信号と第２の映像信号のそれぞれをサンプリングするＡＤ変換処理を含むディジタル信号処理を行い１つの表示装置に表示する２画面表示映像信号処理装置であって、入力信号のうち前記第１の映像信号の同期の状態に応じて適応的に、前記第１の映像信号に同期させるか否かを制御するクロック位相適応制御回路と、前記クロック位相適応制御回路により制御された前記クロックを発生するクロック発生回路と、前記クロックと第１の映像信号の同期信号とから第１の位相差を検出する第１の同期位相検出回路と、前記サンプリングされた第１の映像信号に対して前記第１の位相差を補正する第１の位相補正回路と、前記クロックと第２の映像信号の同期信号とから第２の位相差を検出する第２の同期位相検出回路と、前記サンプリングされた第２の映像信号に対して前記第２の位相差を補正する第２の位相補正回路と、前記第２の位相補正された映像信号を書き込むフレームメモリと、前記第１の映像信号の同期信号から制御信号を作成する切換え信号発生回路と、前記制御信号を基に前記第１の位相補正された第１の映像信号と、前記フレームメモリから読み出された第２の映像信号とを切り換えて合成画面を作成するデータ切り換え回路とを備えたことを特徴とする２画面表示処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334199A JP3622563B2 (ja) | 1999-03-18 | 1999-03-18 | ２画面表示処理装置および多画面表示処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07334199A JP3622563B2 (ja) | 1999-03-18 | 1999-03-18 | ２画面表示処理装置および多画面表示処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004082236A Division JP2004240443A (ja) | 2004-03-22 | 2004-03-22 | ２画面表示処理装置および多画面表示処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000270260A JP2000270260A (ja) | 2000-09-29 |
| JP3622563B2 true JP3622563B2 (ja) | 2005-02-23 |
Family
ID=13515372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07334199A Expired - Fee Related JP3622563B2 (ja) | 1999-03-18 | 1999-03-18 | ２画面表示処理装置および多画面表示処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622563B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027282A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
| KR100374646B1 (ko) * | 2001-03-10 | 2003-03-03 | 삼성전자주식회사 | 픽쳐 인 픽쳐 기능과 프레임 속도 변환을 동시에 수행하기위한 영상 처리 장치 및 방법 |
| JP4968946B2 (ja) * | 2008-02-27 | 2012-07-04 | キヤノン株式会社 | 情報処理装置、映像表示装置、及びプログラム |
| CN114203099B (zh) * | 2021-02-26 | 2023-04-18 | 浙江宇视科技有限公司 | Led控制器、控制方法及led显示屏系统 |
-
1999
- 1999-03-18 JP JP07334199A patent/JP3622563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000270260A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838381A (en) | Image display apparatus capable of displaying personal computer signals and television signal by conversion into a signal of a higher number of pixels | |
| JP2696695B2 (ja) | ビデオ信号処理システム | |
| US5179438A (en) | Pulse signal delay device, and pulse signal phase detector and clock generator using the device | |
| US5818416A (en) | Image size adjusting apparatus for a digital display monitor | |
| JPH04293384A (ja) | 画像表示装置 | |
| JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
| JPH04227391A (ja) | 直交する出力クロックを持つデジタルテレビジョン信号処理回路 | |
| JP3622563B2 (ja) | ２画面表示処理装置および多画面表示処理装置 | |
| JP2004240443A (ja) | ２画面表示処理装置および多画面表示処理装置 | |
| US7646359B2 (en) | Flat display unit and method for converting color signal in the unit | |
| JPH05249942A (ja) | コンピュータ出力映像の画像サンプリング装置 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JP4423980B2 (ja) | 映像信号処理回路 | |
| US7298418B2 (en) | Method and system for processing in a non-line locked system | |
| JP3555486B2 (ja) | ディジタル映像信号処理装置 | |
| JPH0630324A (ja) | ワイド画面対応撮像装置 | |
| JP3171980B2 (ja) | フェーズロックドループ回路 | |
| JPS6238980A (ja) | ビデオ信号のサンプリング方式 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH03224382A (ja) | 時間軸誤差補正装置 | |
| JP2800724B2 (ja) | 画像合成回路 | |
| JPH10340074A (ja) | 映像信号処理回路 | |
| JPS60152191A (ja) | 画像表示装置 | |
| JPH05211632A (ja) | ２画面テレビ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |