JP3619179B2 - 半導体装置の不良検査法 - Google Patents
半導体装置の不良検査法 Download PDFInfo
- Publication number
- JP3619179B2 JP3619179B2 JP2001306647A JP2001306647A JP3619179B2 JP 3619179 B2 JP3619179 B2 JP 3619179B2 JP 2001306647 A JP2001306647 A JP 2001306647A JP 2001306647 A JP2001306647 A JP 2001306647A JP 3619179 B2 JP3619179 B2 JP 3619179B2
- Authority
- JP
- Japan
- Prior art keywords
- heterojunction bipolar
- power amplifier
- bipolar transistors
- emission
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の不良検査法に関し、特に、ヘテロ接合バイポーラトランジスタを用いたパワーアンプの実装時に生じる不良の検査に使用される。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いたパワーアンプは、ＦＥＴ（ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）とは異なり、電流を縦方向に流すデバイスであり、電流密度が大きく、チップ面積が小さい、という特長を有している。反面、ヘテロ接合バイポーラトランジスタを用いたパワーアンプは、いわゆる熱暴走が発生し易いという欠点を有する。
【０００３】
そこで、熱暴走を防止する技術が必要となる。その一つとして、従来、金（Ａｕ）からなるスタッドバンプをヘテロ接合バイポーラトランジスタのエミッタ直上に設け、デバイスの放熱性を向上させる技術が知られている。
【０００４】
以下、ヘテロ接合バイポーラトランジスタを有するパワーアンプ及びスタッドバンプをヘテロ接合バイポーラトランジスタのエミッタ直上に設けた半導体デバイスについて説明する。
【０００５】
図５は、パワーアンプチップの一例を示している。
パワーアンプチップ１０上のエリアの主要部は、パワーアンプエリア１１と周辺回路エリア１２とにより占められる。また、パワーアンプエリア１１内には、例えば、マルチフィンガータイプパワーアンプが形成される。
【０００６】
マルチフィンガータイプパワーアンプは、複数のヘテロ接合バイポーラトランジスタの集合から構成される。
【０００７】
例えば、図６は、マルチフィンガータイプパワーアンプの等価回路を示す。即ち、マルチフィンガータイプパワーアンプは、負荷Ｚに並列に接続される複数のヘテロ接合バイポーラトランジスタＱ１、Ｑ２，・・・Ｑｎから構成され、各トランジスタのベースとエミッタの間には、信号源が接続される。
【０００８】
図７は、マルチフィンガータイプパワーアンプをフェースダウンで実装基板に実装した半導体デバイスを示している。図８は、図７のパワーアンプのヘテロ接合バイポーラトランジスタ部分を詳細に示している。
【０００９】
マルチフィンガータイプパワーアンプの放熱性を向上させ、熱暴走を防止するため、スタッドバンプは、例えば、金から構成され、かつ、ヘテロ接合バイポーラトランジスタのエミッタ直上に配置される。
【００１０】
ヘテロ接合バイポーラトランジスタは、コレクタコンタクト層１３、コレクタ層１４、ベース層（ｐ型ＧａＡｓ）１５及びエミッタ層（ｎ型ＩｎＧａＰ）１６を有し、素子分離層２０により取り囲まれている。コレクタ電極１７は、コレクタコンタクト層１３上に形成され、ベース電極１８は、ベース層１５上に形成され、エミッタ電極１９は、エミッタ層１６上に形成される。
【００１１】
絶縁層（ＳｉＯ２）２１は、ヘテロ接合バイポーラトランジスタを覆っている。絶縁層２１には、エミッタ電極１９に達するコンタクトホールが形成され、電極２２は、このコンタクトホールを介してエミッタ電極１９に接続される。ポリイミド樹脂層２３は、絶縁層２１上に形成される。また、ポリイミド樹脂層２３には、電極２２に達するコンタクトホールが形成され、Ａｕメッキ層２４は、このコンタクトホールを介して電極２２に接続される。
【００１２】
マルチフィンガータイプパワーアンプ３０は、トランジスタのエミッタ直上に配置されたスタッドバンプ３１を介してフェースダウンで実装基板３２に実装される。
【００１３】
【発明が解決しようとする課題】
上述のように、ヘテロ接合バイポーラトランジスタを有するパワーアンプでは、ヘテロ接合バイポーラトランジスタのエミッタ直上に、例えば、金からなるスタッドバンプを配置し、パワーアンプの放熱性を向上させることにより、その熱暴走を抑制している。
【００１４】
しかし、スタッドバンプをトランジスタのエミッタ直上に配置する場合、パワーアンプチップを実装基板に実装するときのダメージにより、トランジスタが破壊されたり、スタッドバンプによる熱的接続が不十分になったりする。後者の場合には、それに起因して、マルチフィンガー（トランジスタ）間の温度分布が不均一となり、電流集中が発生し、トランジスタが破壊される可能性がある。
【００１５】
ところで、製品の出荷検査では、このような不良デバイスを検出し、これを取り除く必要があるが、従来では、このような不良デバイスを電気的測定により検出することが非常に難しくなっている。
【００１６】
例えば、パワーアンプを構成する複数のバイポーラトランジスタの一部がオープン不良（電流が常に流れない不良）を起こしている場合、このオープン不良を電気的測定により検出することは難しい。
【００１７】
また、スタッドバンプの熱的接続が不完全であることに起因し、パワーアンプを構成する複数のバイポーラトランジスタの一部に電流集中が発生し、その温度分布が不均一になったとしても、電気的測定により、これを検出することは非常に難しくなっている。
【００１８】
本発明は、このような問題を解決するためになされたもので、その目的は、マルチフィンガータイプパワーアンプにおいて、それを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生している場合に、この不良を容易に検出できる新規な不良検査法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の不良検査法は、コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置に適用される。まず、前記パワーアンプを動作させ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記発光のスペクトルを分光し、前記発光のピーク波長を検出し、最後に、前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する。
【００２２】
本発明の半導体装置の不良検査法は、コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置に適用される。まず、前記パワーアンプを動作させ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、次に、互いに異なる波長の光を通す複数のフィルタを、１枚ずつ、それぞれ順番に用いて、前記複数のヘテロ接合バイポーラトランジスタの各々について、各波長における発光強度を検出し、次に、各波長における前記発光強度を比較し、前記発光強度が最も強く観測された波長を発光スペクトルのピーク波長とし、最後に、前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置の不良検査法について詳細に説明する。
【００２４】
マルチフィンガータイプパワーアンプに関しては、それを構成する複数のトランジスタのうちの一部に発生するオープン不良や、電流集中などを、電気的測定により検出することが非常に困難である。
【００２５】
そこで、本発明では、第一に、オープン不良が発生しているか否かは、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を観測することにより判断する。また、発光強度は、コレクタ電流が大きいほど強くなるので、発光強度を観測することで電流集中を起こしているトランジスタを検出することができる。
【００２６】
また、第二に、電流集中（温度分布の不均一）が発生しているか否かは、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光のピーク波長のシフト量に基づいて判断する。
【００２７】
このように、本発明の不良検査法では、電気的測定ではなく、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光に基づいて、各種の不良を検出するようにしている。
【００２８】
従って、マルチフィンガータイプパワーアンプを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生しているか否かを容易に検出することができる。
【００２９】
１． 第１実施の形態
図１は、本発明の不良検査法を実行するためのシステムの概要を示している。
【００３０】
マルチフィンガータイプパワーアンプ３０は、複数のヘテロ接合バイポーラトランジスタを有している。ヘテロ接合バイポーラトランジスタは、コレクタコンタクト層、コレクタ層、ベース層及びベース層よりもバンドギャップが大きいエミッタ層を含み、素子分離層により取り囲まれている。
【００３１】
なお、マルチフィンガータイプパワーアンプ３０のデバイス構造の詳細については、図８で説明したので、ここでは、省略する。
【００３２】
マルチフィンガータイプパワーアンプ３０は、ヘテロ接合バイポーラトランジスタのエミッタ直上に配置されたスタッドバンプ３１を介して、フェースダウンで実装基板３２に実装されている。
【００３３】
スタッドバンプ３１は、例えば、金（Ａｕ）から構成され、ヘテロ接合バイポーラトランジスタのエミッタ直上に、１個又は複数個配置される。ここで、マルチフィンガータイプパワーアンプ３０を実装基板３２に実装する際には、超音波を用いた熱圧着法が用いられる。
【００３４】
従って、実装時に、マルチフィンガータイプパワーアンプ３０にはダメージが加わるため、トランジスタの一部がオープン不良（導通不良）を起こしたり、また、トランジスタの一部に電流集中が発生し、温度分布が不均一になり、素子が破壊されたりする問題が生じる。
【００３５】
第１実施の形態では、オープン不良又は電流集中を起こしているトランジスタを検出する方法について提案する。
【００３６】
このような不良を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。発光を検出する装置としては、発光波長を十分にカバーできる感度を有する検出器であれば、何でもよい。例えば、ＣＣＤや、フォトマル（Ｐｈｏｔｏ−ｍｕｌｔｉｐｌｉｅｒ ｔｕｂｅ（光電子増倍管））を備えたエミッション顕微鏡２５を用いれば、微弱な発光も検出でき、高精度な不良検出を行うことができる。
【００３７】
具体的には、まず、マルチフィンガータイプパワーアンプ３０を動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡２５を用いて検出する。
【００３８】
この場合、図２に示すように、正常なトランジスタについては、発光パターンが検出される。一方、オープン不良を有するトランジスタについては、電流が流れないため、発光パターンが検出されることはない。
【００３９】
また、発光強度は、コレクタ電流の増加に伴って増加するので、各トランジスタについて発光強度を比較することにより、電流集中を起こしているトランジスタを検出することができる。
【００４０】
このように、本発明の不良検査法では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出することにより、その発光パターンに基づいて、トランジスタの不良（オープン不良）を検出することができる。
【００４１】
また、各トランジスタについて発光強度を観測することにより、電流集中により温度が上昇しているトランジスタを検出することができる。
【００４２】
２． 第２実施の形態
第２実施の形態では、電流集中による不良（温度分布）を検出する方法を提案する。
【００４３】
本発明の不良検査法を実行するためのシステムについては、上述の第１実施の形態と同じであり、図１に示すようになる。
【００４４】
電流集中による不良（温度分布）を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。
【００４５】
まず、マルチフィンガータイプパワーアンプを動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡を用いて検出する。ここで、本実施の形態では、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタの１個１個について、エミッション顕微鏡を用いて発光を検出する。
【００４６】
そして、図３に示すように、ヘテロ接合バイポーラトランジスタの各々について分光スペクトルのピーク波長を測定する。電流集中が起こり、温度が上昇しているトランジスタからの発光の分光スペクトルのピーク波長は、長波長側にシフトする。
【００４７】
従って、例えば、図４に示すように、各トランジスタのピーク波長を比較することにより、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタについて、電流集中による不良（温度分布）を検出することができる。
【００４８】
ここで、発光波長と素子の温度との関係について簡単に述べる。
マルチフィンガータイプパワーアンプをＧａＡｓ基板に形成する場合について検討する。
【００４９】
ＧａＡｓのバンドギャップＥｇの温度依存性は、
Ｅｇ（Ｔ）＝１．５１９−５．４０１×１０−４×Ｔ２／（Ｔ＋２０４）
Ｔ ： 温度（Ｋ）
で表される。
【００５０】
発光は、ベース層における電子とホールの再結合により起こると考えられるため、発光波長λは、
λ＝１．２４／（Ｅｇ（Ｔ）＋（Ｅｖ−Ｆｐ））
で表される。
【００５１】
この場合、
Ｅｖ−Ｆｐ＝−ｋＴ・ｌｎ（Ｎｖ／Ｎａ）
Ｎｖ ： 価電子帯の有効状態密度（ｃｍ−３）
Ｎａ ： ベース中のアクセプタ濃度（ｃｍ−３）
となり、発光波長λは、温度Ｔの関数となる。
【００５２】
従って、発光波長から素子の温度を導出することができる。
【００５３】
３． 第３実施の形態
第３実施の形態では、上述の第２実施の形態と同様に、電流集中による不良（温度分布）を検出する方法を提案する。
【００５４】
本発明の不良検査法を実行するためのシステムについては、上述の第１実施の形態と同じであり、図１に示すようになる。
【００５５】
電流集中による不良（温度分布）を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。
【００５６】
まず、マルチフィンガータイプパワーアンプを動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡を用いて検出する。ここで、本実施の形態では、発光の検出に当たり、互いに異なる波長の光を透過させる特性を持つ複数のフィルタを用いる。
【００５７】
即ち、複数のフィルタを、１枚ずつ、それぞれ順番に、マルチフィンガータイプパワーアンプとエミッション顕微鏡の間に配置し、それぞれの場合について、発光強度を観察する。
【００５８】
また、それぞれの場合における結果を比較し、発光強度が最も強く観測された波長を発光スペクトルのピーク波長とする。
【００５９】
そして、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタの１個１個について、このピーク波長を決定する。電流集中が起こり、温度が上昇しているトランジスタからの発光の分光スペクトルのピーク波長は、長波長側にシフトすることは、上述した通りである。
【００６０】
従って、各トランジスタのピーク波長を比較することにより、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタについて、電流集中による不良（温度分布）を検出することができる。
【００６１】
さらに、基準温度に相当する波長よりも長い波長の光を透過させるバイパスフィルタを用いることで、その基準温度以上に温度上昇しているトランジスタを検出することができる。
【００６２】
【発明の効果】
以上、説明したように、本発明の不良検査法によれば、マルチフィンガータイプパワーアンプにおいて、それを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生している場合に、この不良を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の不良検査法を実施するシステムの一例を示す図。
【図２】パワーアンプからの発光パターンの一例を示す図。
【図３】１素子についての発光強度と発光波長との関係を示す図
【図４】複数素子についての発光スペクトルを比較して示す図。
【図５】パワーアンプチップの一例を示す図。
【図６】マルチフィンガータイプパワーアンプの等価回路を示す図。
【図７】マルチフィンガータイプパワーアンプを実装基板に実装した状態を示す図。
【図８】パワーアンプのトランジスタ部分を詳細に示す図。
【符号の説明】
１０ ：パワーアンプチップ、
１１ ：パワーアンプエリア、
１２ ：周辺回路エリア、
１３ ：コレクタコンタクト層、
１４ ：コレクタ層、
１５ ：ベース層、
１６ ：エミッタ層、
１７ ：コレクタ電極、
１８ ：ベース電極、
１９ ：エミッタ電極、
２０ ：素子分離層、
２１ ：絶縁膜、
２２ ：電極、
２３ ：ポリイミド樹脂層、
２４ ：Ａｕメッキ層、
２５ ：エミッション顕微鏡、
３０ ：マルチフィンガータイプパワーアンプ、
３１ ：スタッドバンプ、
３２ ：実装基板。
【発明の属する技術分野】
本発明は、半導体装置の不良検査法に関し、特に、ヘテロ接合バイポーラトランジスタを用いたパワーアンプの実装時に生じる不良の検査に使用される。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を用いたパワーアンプは、ＦＥＴ（ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）とは異なり、電流を縦方向に流すデバイスであり、電流密度が大きく、チップ面積が小さい、という特長を有している。反面、ヘテロ接合バイポーラトランジスタを用いたパワーアンプは、いわゆる熱暴走が発生し易いという欠点を有する。
【０００３】
そこで、熱暴走を防止する技術が必要となる。その一つとして、従来、金（Ａｕ）からなるスタッドバンプをヘテロ接合バイポーラトランジスタのエミッタ直上に設け、デバイスの放熱性を向上させる技術が知られている。
【０００４】
以下、ヘテロ接合バイポーラトランジスタを有するパワーアンプ及びスタッドバンプをヘテロ接合バイポーラトランジスタのエミッタ直上に設けた半導体デバイスについて説明する。
【０００５】
図５は、パワーアンプチップの一例を示している。
パワーアンプチップ１０上のエリアの主要部は、パワーアンプエリア１１と周辺回路エリア１２とにより占められる。また、パワーアンプエリア１１内には、例えば、マルチフィンガータイプパワーアンプが形成される。
【０００６】
マルチフィンガータイプパワーアンプは、複数のヘテロ接合バイポーラトランジスタの集合から構成される。
【０００７】
例えば、図６は、マルチフィンガータイプパワーアンプの等価回路を示す。即ち、マルチフィンガータイプパワーアンプは、負荷Ｚに並列に接続される複数のヘテロ接合バイポーラトランジスタＱ１、Ｑ２，・・・Ｑｎから構成され、各トランジスタのベースとエミッタの間には、信号源が接続される。
【０００８】
図７は、マルチフィンガータイプパワーアンプをフェースダウンで実装基板に実装した半導体デバイスを示している。図８は、図７のパワーアンプのヘテロ接合バイポーラトランジスタ部分を詳細に示している。
【０００９】
マルチフィンガータイプパワーアンプの放熱性を向上させ、熱暴走を防止するため、スタッドバンプは、例えば、金から構成され、かつ、ヘテロ接合バイポーラトランジスタのエミッタ直上に配置される。
【００１０】
ヘテロ接合バイポーラトランジスタは、コレクタコンタクト層１３、コレクタ層１４、ベース層（ｐ型ＧａＡｓ）１５及びエミッタ層（ｎ型ＩｎＧａＰ）１６を有し、素子分離層２０により取り囲まれている。コレクタ電極１７は、コレクタコンタクト層１３上に形成され、ベース電極１８は、ベース層１５上に形成され、エミッタ電極１９は、エミッタ層１６上に形成される。
【００１１】
絶縁層（ＳｉＯ２）２１は、ヘテロ接合バイポーラトランジスタを覆っている。絶縁層２１には、エミッタ電極１９に達するコンタクトホールが形成され、電極２２は、このコンタクトホールを介してエミッタ電極１９に接続される。ポリイミド樹脂層２３は、絶縁層２１上に形成される。また、ポリイミド樹脂層２３には、電極２２に達するコンタクトホールが形成され、Ａｕメッキ層２４は、このコンタクトホールを介して電極２２に接続される。
【００１２】
マルチフィンガータイプパワーアンプ３０は、トランジスタのエミッタ直上に配置されたスタッドバンプ３１を介してフェースダウンで実装基板３２に実装される。
【００１３】
【発明が解決しようとする課題】
上述のように、ヘテロ接合バイポーラトランジスタを有するパワーアンプでは、ヘテロ接合バイポーラトランジスタのエミッタ直上に、例えば、金からなるスタッドバンプを配置し、パワーアンプの放熱性を向上させることにより、その熱暴走を抑制している。
【００１４】
しかし、スタッドバンプをトランジスタのエミッタ直上に配置する場合、パワーアンプチップを実装基板に実装するときのダメージにより、トランジスタが破壊されたり、スタッドバンプによる熱的接続が不十分になったりする。後者の場合には、それに起因して、マルチフィンガー（トランジスタ）間の温度分布が不均一となり、電流集中が発生し、トランジスタが破壊される可能性がある。
【００１５】
ところで、製品の出荷検査では、このような不良デバイスを検出し、これを取り除く必要があるが、従来では、このような不良デバイスを電気的測定により検出することが非常に難しくなっている。
【００１６】
例えば、パワーアンプを構成する複数のバイポーラトランジスタの一部がオープン不良（電流が常に流れない不良）を起こしている場合、このオープン不良を電気的測定により検出することは難しい。
【００１７】
また、スタッドバンプの熱的接続が不完全であることに起因し、パワーアンプを構成する複数のバイポーラトランジスタの一部に電流集中が発生し、その温度分布が不均一になったとしても、電気的測定により、これを検出することは非常に難しくなっている。
【００１８】
本発明は、このような問題を解決するためになされたもので、その目的は、マルチフィンガータイプパワーアンプにおいて、それを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生している場合に、この不良を容易に検出できる新規な不良検査法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の不良検査法は、コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置に適用される。まず、前記パワーアンプを動作させ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記発光のスペクトルを分光し、前記発光のピーク波長を検出し、最後に、前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する。
【００２２】
本発明の半導体装置の不良検査法は、コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置に適用される。まず、前記パワーアンプを動作させ、次に、前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、次に、互いに異なる波長の光を通す複数のフィルタを、１枚ずつ、それぞれ順番に用いて、前記複数のヘテロ接合バイポーラトランジスタの各々について、各波長における発光強度を検出し、次に、各波長における前記発光強度を比較し、前記発光強度が最も強く観測された波長を発光スペクトルのピーク波長とし、最後に、前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置の不良検査法について詳細に説明する。
【００２４】
マルチフィンガータイプパワーアンプに関しては、それを構成する複数のトランジスタのうちの一部に発生するオープン不良や、電流集中などを、電気的測定により検出することが非常に困難である。
【００２５】
そこで、本発明では、第一に、オープン不良が発生しているか否かは、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を観測することにより判断する。また、発光強度は、コレクタ電流が大きいほど強くなるので、発光強度を観測することで電流集中を起こしているトランジスタを検出することができる。
【００２６】
また、第二に、電流集中（温度分布の不均一）が発生しているか否かは、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光のピーク波長のシフト量に基づいて判断する。
【００２７】
このように、本発明の不良検査法では、電気的測定ではなく、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光に基づいて、各種の不良を検出するようにしている。
【００２８】
従って、マルチフィンガータイプパワーアンプを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生しているか否かを容易に検出することができる。
【００２９】
１． 第１実施の形態
図１は、本発明の不良検査法を実行するためのシステムの概要を示している。
【００３０】
マルチフィンガータイプパワーアンプ３０は、複数のヘテロ接合バイポーラトランジスタを有している。ヘテロ接合バイポーラトランジスタは、コレクタコンタクト層、コレクタ層、ベース層及びベース層よりもバンドギャップが大きいエミッタ層を含み、素子分離層により取り囲まれている。
【００３１】
なお、マルチフィンガータイプパワーアンプ３０のデバイス構造の詳細については、図８で説明したので、ここでは、省略する。
【００３２】
マルチフィンガータイプパワーアンプ３０は、ヘテロ接合バイポーラトランジスタのエミッタ直上に配置されたスタッドバンプ３１を介して、フェースダウンで実装基板３２に実装されている。
【００３３】
スタッドバンプ３１は、例えば、金（Ａｕ）から構成され、ヘテロ接合バイポーラトランジスタのエミッタ直上に、１個又は複数個配置される。ここで、マルチフィンガータイプパワーアンプ３０を実装基板３２に実装する際には、超音波を用いた熱圧着法が用いられる。
【００３４】
従って、実装時に、マルチフィンガータイプパワーアンプ３０にはダメージが加わるため、トランジスタの一部がオープン不良（導通不良）を起こしたり、また、トランジスタの一部に電流集中が発生し、温度分布が不均一になり、素子が破壊されたりする問題が生じる。
【００３５】
第１実施の形態では、オープン不良又は電流集中を起こしているトランジスタを検出する方法について提案する。
【００３６】
このような不良を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。発光を検出する装置としては、発光波長を十分にカバーできる感度を有する検出器であれば、何でもよい。例えば、ＣＣＤや、フォトマル（Ｐｈｏｔｏ−ｍｕｌｔｉｐｌｉｅｒ ｔｕｂｅ（光電子増倍管））を備えたエミッション顕微鏡２５を用いれば、微弱な発光も検出でき、高精度な不良検出を行うことができる。
【００３７】
具体的には、まず、マルチフィンガータイプパワーアンプ３０を動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡２５を用いて検出する。
【００３８】
この場合、図２に示すように、正常なトランジスタについては、発光パターンが検出される。一方、オープン不良を有するトランジスタについては、電流が流れないため、発光パターンが検出されることはない。
【００３９】
また、発光強度は、コレクタ電流の増加に伴って増加するので、各トランジスタについて発光強度を比較することにより、電流集中を起こしているトランジスタを検出することができる。
【００４０】
このように、本発明の不良検査法では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出することにより、その発光パターンに基づいて、トランジスタの不良（オープン不良）を検出することができる。
【００４１】
また、各トランジスタについて発光強度を観測することにより、電流集中により温度が上昇しているトランジスタを検出することができる。
【００４２】
２． 第２実施の形態
第２実施の形態では、電流集中による不良（温度分布）を検出する方法を提案する。
【００４３】
本発明の不良検査法を実行するためのシステムについては、上述の第１実施の形態と同じであり、図１に示すようになる。
【００４４】
電流集中による不良（温度分布）を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。
【００４５】
まず、マルチフィンガータイプパワーアンプを動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡を用いて検出する。ここで、本実施の形態では、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタの１個１個について、エミッション顕微鏡を用いて発光を検出する。
【００４６】
そして、図３に示すように、ヘテロ接合バイポーラトランジスタの各々について分光スペクトルのピーク波長を測定する。電流集中が起こり、温度が上昇しているトランジスタからの発光の分光スペクトルのピーク波長は、長波長側にシフトする。
【００４７】
従って、例えば、図４に示すように、各トランジスタのピーク波長を比較することにより、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタについて、電流集中による不良（温度分布）を検出することができる。
【００４８】
ここで、発光波長と素子の温度との関係について簡単に述べる。
マルチフィンガータイプパワーアンプをＧａＡｓ基板に形成する場合について検討する。
【００４９】
ＧａＡｓのバンドギャップＥｇの温度依存性は、
Ｅｇ（Ｔ）＝１．５１９−５．４０１×１０−４×Ｔ２／（Ｔ＋２０４）
Ｔ ： 温度（Ｋ）
で表される。
【００５０】
発光は、ベース層における電子とホールの再結合により起こると考えられるため、発光波長λは、
λ＝１．２４／（Ｅｇ（Ｔ）＋（Ｅｖ−Ｆｐ））
で表される。
【００５１】
この場合、
Ｅｖ−Ｆｐ＝−ｋＴ・ｌｎ（Ｎｖ／Ｎａ）
Ｎｖ ： 価電子帯の有効状態密度（ｃｍ−３）
Ｎａ ： ベース中のアクセプタ濃度（ｃｍ−３）
となり、発光波長λは、温度Ｔの関数となる。
【００５２】
従って、発光波長から素子の温度を導出することができる。
【００５３】
３． 第３実施の形態
第３実施の形態では、上述の第２実施の形態と同様に、電流集中による不良（温度分布）を検出する方法を提案する。
【００５４】
本発明の不良検査法を実行するためのシステムについては、上述の第１実施の形態と同じであり、図１に示すようになる。
【００５５】
電流集中による不良（温度分布）を検出するため、本発明では、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を検出する。
【００５６】
まず、マルチフィンガータイプパワーアンプを動作させ、ヘテロ接合バイポーラトランジスタに電流を流し、ヘテロ接合バイポーラトランジスタのベース内で起こる少数キャリアの再結合による発光を、エミッション顕微鏡を用いて検出する。ここで、本実施の形態では、発光の検出に当たり、互いに異なる波長の光を透過させる特性を持つ複数のフィルタを用いる。
【００５７】
即ち、複数のフィルタを、１枚ずつ、それぞれ順番に、マルチフィンガータイプパワーアンプとエミッション顕微鏡の間に配置し、それぞれの場合について、発光強度を観察する。
【００５８】
また、それぞれの場合における結果を比較し、発光強度が最も強く観測された波長を発光スペクトルのピーク波長とする。
【００５９】
そして、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタの１個１個について、このピーク波長を決定する。電流集中が起こり、温度が上昇しているトランジスタからの発光の分光スペクトルのピーク波長は、長波長側にシフトすることは、上述した通りである。
【００６０】
従って、各トランジスタのピーク波長を比較することにより、マルチフィンガータイプパワーアンプを構成する複数のヘテロ接合バイポーラトランジスタについて、電流集中による不良（温度分布）を検出することができる。
【００６１】
さらに、基準温度に相当する波長よりも長い波長の光を透過させるバイパスフィルタを用いることで、その基準温度以上に温度上昇しているトランジスタを検出することができる。
【００６２】
【発明の効果】
以上、説明したように、本発明の不良検査法によれば、マルチフィンガータイプパワーアンプにおいて、それを構成する複数のトランジスタのうちの一部に不良（オープン不良、電流集中など）が発生している場合に、この不良を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の不良検査法を実施するシステムの一例を示す図。
【図２】パワーアンプからの発光パターンの一例を示す図。
【図３】１素子についての発光強度と発光波長との関係を示す図
【図４】複数素子についての発光スペクトルを比較して示す図。
【図５】パワーアンプチップの一例を示す図。
【図６】マルチフィンガータイプパワーアンプの等価回路を示す図。
【図７】マルチフィンガータイプパワーアンプを実装基板に実装した状態を示す図。
【図８】パワーアンプのトランジスタ部分を詳細に示す図。
【符号の説明】
１０ ：パワーアンプチップ、
１１ ：パワーアンプエリア、
１２ ：周辺回路エリア、
１３ ：コレクタコンタクト層、
１４ ：コレクタ層、
１５ ：ベース層、
１６ ：エミッタ層、
１７ ：コレクタ電極、
１８ ：ベース電極、
１９ ：エミッタ電極、
２０ ：素子分離層、
２１ ：絶縁膜、
２２ ：電極、
２３ ：ポリイミド樹脂層、
２４ ：Ａｕメッキ層、
２５ ：エミッション顕微鏡、
３０ ：マルチフィンガータイプパワーアンプ、
３１ ：スタッドバンプ、
３２ ：実装基板。
Claims (2)
- コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置の不良検査法において、
前記パワーアンプを動作させ、
前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、
前記複数のヘテロ接合バイポーラトランジスタの各々について、前記発光のスペクトルを分光し、前記発光のピーク波長を検出し、
前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する
ことを特徴とする半導体装置の不良検査法。 - コレクタ層、ベース層及び前記ベース層よりも大きなバンドギャップを有するエミッタ層から構成される複数のヘテロ接合バイポーラトランジスタをＧａＡｓ基板上に有するパワーアンプと、前記パワーアンプが実装される実装基板と、前記エミッタ層の直上と前記実装基板の間に配置されるスタッドバンプとを具備する半導体装置の不良検査法において、
前記パワーアンプを動作させ、
前記複数のヘテロ接合バイポーラトランジスタの各々について、前記ベース中の少数キャリアの再結合による発光を生じさせ、
互いに異なる波長の光を通す特性を持つ複数のフィルタを、１枚ずつ、それぞれ順番に用いて、前記複数のヘテロ接合バイポーラトランジスタの各々について、各波長における発光強度を検出し、
各波長における前記発光強度を比較し、前記発光強度が最も強く観測された波長を発光スペクトルのピーク波長とし、
前記複数のヘテロ接合バイポーラトランジスタの前記発光のピーク波長を互いに比較することにより、前記複数のヘテロ接合バイポーラトランジスタの温度分布を評価する
ことを特徴とする半導体装置の不良検査法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306647A JP3619179B2 (ja) | 2001-10-02 | 2001-10-02 | 半導体装置の不良検査法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001306647A JP3619179B2 (ja) | 2001-10-02 | 2001-10-02 | 半導体装置の不良検査法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114261A JP2003114261A (ja) | 2003-04-18 |
| JP3619179B2 true JP3619179B2 (ja) | 2005-02-09 |
Family
ID=19126248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001306647A Expired - Fee Related JP3619179B2 (ja) | 2001-10-02 | 2001-10-02 | 半導体装置の不良検査法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619179B2 (ja) |
-
2001
- 2001-10-02 JP JP2001306647A patent/JP3619179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003114261A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320396B1 (en) | Parasitic MIM structural spot analysis method for semiconductor device and parasitic MIM structure spot analysis method for silicon semiconductor device | |
| US6770906B2 (en) | Semiconductor reliability test chip | |
| US6391664B1 (en) | Selectively activatable solar cells for integrated circuit analysis | |
| JP4890819B2 (ja) | 半導体装置の製造方法およびウェハ | |
| JP3619179B2 (ja) | 半導体装置の不良検査法 | |
| US6255124B1 (en) | Test arrangement and method for thinned flip chip IC | |
| US8268669B2 (en) | Laser optical path detection | |
| JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
| JP4407785B2 (ja) | 半導体装置及びその検査方法 | |
| US10234499B1 (en) | Integrated circuit testing using on-chip electrical test structure | |
| US7928529B2 (en) | Semiconductor device | |
| WO2018079657A1 (ja) | 太陽電池の検査方法および検査装置、太陽電池の製造方法および太陽電池モジュールの製造方法、ならびに検査用プログラムおよび記憶媒体 | |
| TWI761232B (zh) | 具有電性檢測位置之垂直式發光二極體晶粒封裝體 | |
| TWI557407B (zh) | 晶粒檢測方法 | |
| JP7197646B1 (ja) | 電気的検出位置を有する垂直型発光ダイオードチップパッケージ | |
| JP2004128414A (ja) | 半導体デバイスの不良解析方法 | |
| JP3971070B2 (ja) | 半導体装置 | |
| JP2002164395A (ja) | 固体撮像素子の製造方法、固体撮像素子の測定方法及び測定装置 | |
| US6410349B1 (en) | Internal anti-reflective coating for interference reduction | |
| JPH0831894A (ja) | 半導体検査方法 | |
| JPH0595036A (ja) | 半導体装置 | |
| JP2001135778A (ja) | 半導体装置 | |
| Lin et al. | A case study of high temperature pass analysis using thermal laser stimulation technique | |
| JP3060983B2 (ja) | 半導体集積回路装置の故障解析用パッケージおよびその解析方法 | |
| Naceur et al. | Failure analysis of GaAs microwave devices with plastic encapsulation by electro-optical techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |