JP3611794B2 - Ｄｃ−ｄｃコンバータ回路 - Google Patents
Ｄｃ−ｄｃコンバータ回路 Download PDFInfo
- Publication number
- JP3611794B2 JP3611794B2 JP2001034823A JP2001034823A JP3611794B2 JP 3611794 B2 JP3611794 B2 JP 3611794B2 JP 2001034823 A JP2001034823 A JP 2001034823A JP 2001034823 A JP2001034823 A JP 2001034823A JP 3611794 B2 JP3611794 B2 JP 3611794B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- switch
- control means
- instruction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、共振型ＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチ素子などからなるスイッチ手段のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するので、そのスイッチング損失を低減するために、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することが多い。
【０００３】
図６は従来のＤＣ−ＤＣコンバータ回路の回路図で、同図では全波形ゼロ電流スイッチング方式の降圧形コンバータを示している。
【０００４】
この回路は、入力電圧をチョッピングする電界効果トランジスタＱ１１と、電流を逆方向に流すべくトランジスタＱ１１と逆並列に接続されたダイオードＤ１１と、トランジスタＱ１１に直列に接続された共振用リアクトルＬ１１と、共振用コンデンサＣ１１と、リアクトルＬ１２およびコンデンサＣ１２からなる低域通過フィルタを備えており、この低域通過フィルタにより、チョッピングによって得られる出力電圧の脈動が抑制されて平滑される。還流用ダイオードＤ１２は、トランジスタＱ１１がオフしたときに、リアクトルＬ１２に蓄積されているエネルギーを放出して電圧出力を継続させるためのものである。
【０００５】
【発明が解決しようとする課題】
ダイオードの損失は、その順方向電圧に比例するが、ダイオードの順方向電圧は、一般に、例えば0.8Ｖと比較的高い。一方、上記従来のＤＣ−ＤＣコンバータ回路におけるトランジスタＱ１１の損失は、電流共振を利用しているために比較的小さい。従って、上記従来のＤＣ−ＤＣコンバータ回路において、還流用ダイオードＤ１２の損失が回路全体の損失に占める割合は、比較的大きいものとなっている。そこで、還流用ダイオードＤ１２の損失を低減することにより、ＤＣ−ＤＣコンバータ回路の回路全体の効率を向上することが望まれている。
【０００６】
なお、順方向電圧の低い（すなわち損失の小さい）ダイオードとして、ショットキ・バリア・ダイオードが知られている（例えば0.4Ｖ前後）。しかし、このショットキ・バリア・ダイオードは、耐電圧が比較的低く、リーク電流が比較的大きいために、耐久性や発熱などを考慮するとＤＣ−ＤＣコンバータ回路の回路部品として採用するのは困難である。
【０００７】
本発明は、上記課題を解決するもので、ＤＣ−ＤＣコンバータ回路の還流用ダイオードにおける損失を低減することにより回路全体の効率を向上したＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、一対の入力端子間への入力電圧をオンオフするスイッチ手段と、共振用リアクトルおよび共振用コンデンサからなる共振回路と、出力電圧を平滑するための平滑用リアクトルと、上記入力端子間において上記スイッチ手段に直列に接続され、上記スイッチ手段がオフのときに上記平滑用リアクトルに蓄積されたエネルギーを放出するための還流用ダイオードと、上記スイッチ手段をオンオフする第１駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、上記還流用ダイオードに並列接続され、オン抵抗が当該還流用ダイオードより低い半導体スイッチ素子と、この半導体スイッチ素子をオンオフする第２駆動手段と、上記第１駆動手段および第２駆動手段に制御信号を送出して、上記半導体スイッチ素子のオン期間が上記スイッチ手段のオフ期間に含まれるように上記スイッチ手段および上記半導体スイッチ素子のオンオフを制御する制御手段と、出力電圧を検出し、検出された出力電圧と設定値との電圧差に応じた周波数のパルス周波数変調信号を出力する周波数制御手段を備え、上記制御手段は、上記第１駆動手段に制御信号を送出して上記スイッチ手段を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記スイッチ手段をオフからオンに切り換える指示信号を送出し、その後、上記スイッチ手段に共振電流が流れていないときに当該スイッチ手段をオンからオフに切り換える指示信号を送出するスイッチ制御手段と、上記第２駆動手段に制御信号を送出して上記半導体スイッチ素子を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記パルス周波数変調信号のエッジに基づき上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出する同期制御手段とを備えたもので、上記スイッチ制御手段は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、上記スイッチ手段をオフからオンに切り換える指示信号を送出するものであることを特徴とする（請求項１）。
【０００９】
この構成によれば、駆動手段によりスイッチ手段がオンオフされると直流入力電圧がチョッピングされ、平滑用リアクトルにより平滑された直流出力電圧が得られる。
【００１０】
ここで、スイッチ手段がオフのときには、平滑用リアクトルに蓄積されたエネルギーは、還流用ダイオードを介して放出されるが、当該スイッチ手段のオフ期間中で、還流用ダイオードに並列接続された半導体スイッチ素子がオンのときは、還流用ダイオードに比べてオン抵抗が低い半導体スイッチ素子を介して放出されて、直流出力電圧が継続して得られる。
【００１１】
共振用リアクトルおよび共振用コンデンサからなる共振回路による共振によりスイッチ手段の損失は低くなっているが、還流用ダイオードに代えて半導体スイッチ素子を介してエネルギーを放出することにより回路損失がさらに低下し、これによって回路の効率が向上することとなる。
【００１２】
また、還流用ダイオードに並列接続された半導体スイッチ素子は、還流用ダイオードが入力端子間においてスイッチ手段に直列に接続されているので、スイッチ手段と入力端子間において直列に接続されることになるが、半導体スイッチ素子のオン期間がスイッチ手段のオフ期間に含まれるように制御されるので、両者が同時にオンになることによる入力端子間での短絡状態は回避される。
【００１３】
特に、パルス周波数変調信号のエッジに基づき半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、スイッチ手段をオフからオンに切り換える指示信号が送出され、さらに、スイッチ手段をオンからオフに切り換える指示信号が送出された後、半導体スイッチ素子をオフからオンに切り換える指示信号が送出されるので、共振型ＤＣ−ＤＣコンバータで一般的に用いられるパルス周波数変調信号を出力する周波数制御手段を備えた簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することが可能になる。
【００１４】
なお、還流用ダイオードに比べてオン抵抗が低い半導体スイッチ素子として、例えば電界効果トランジスタ、バイポーラトランジスタ、ＩＧＢＴなどを採用することができる。
【００１５】
また、請求項１記載の構成において、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段を備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出し、上記同期制御手段は、上記スイッチ制御手段により上記スイッチ手段をオフからオンに切り換える指示信号が送出された上記遅延パルス信号におけるエッジの当該遅延パルス信号における次のエッジに同期して、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記周波数制御手段は、上記スイッチ手段をオフからオンに切り換える上記遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間が上記スイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号を出力するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているとしてもよい（請求項２）。
【００１６】
この構成によれば、パルス周波数変調信号におけるエッジに同期して半導体スイッチ素子をオンからオフに切り換える指示信号が送出され、当該エッジの所定時間後の遅延パルス信号におけるエッジに同期してスイッチ手段をオフからオンに切り換える指示信号が送出されるが、所定時間は、半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、スイッチ手段がオンに切り換えられる時点では、半導体スイッチ素子は既にオフ状態に移行しており、両者のオン状態が重なることはない。
【００１７】
さらに、遅延パルス信号のエッジに同期してスイッチ手段がオフからオンに切り換えられた後、共振電流が流れていないときにスイッチ手段をオンからオフに切り換える指示信号が送出される一方、そのエッジの次のエッジに同期して半導体スイッチ素子をオフからオンに切り換える指示信号が送出される。
【００１８】
ここで、スイッチ手段をオフからオンに切り換える遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間がスイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号が出力されているので、半導体スイッチ素子がオンに切り換えられる時点では、スイッチ手段は既にオフに切り換えられており、両者のオン状態が重なることはない。
【００１９】
従って、パルス周波数変調信号を遅延するだけの簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを確実に回避することが可能になる。
【００２０】
なお、このＤＣ−ＤＣコンバータ回路が入力電圧を降圧して出力する降圧形コンバータである場合には、スイッチ手段のオン時間はパルス周波数変調信号の半周期未満になるので、パルス周波数変調信号のデューティ比を例えば50％に設定しておけばよい。
【００２１】
また、請求項１記載の構成において、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段と、上記共振用コンデンサの両端に発生するコンデンサ電圧と所定電圧値とを比較し、上記スイッチ手段のオンにより増大したコンデンサ電圧が低下して上記所定電圧値以下になった時点に検出信号を出力する比較手段とを備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記比較手段により出力される上記検出信号に同期して上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されており、上記所定電圧値は、上記比較手段により上記検出信号が出力される時点が、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されているとしてもよい（請求項３）。
【００２２】
この構成によれば、パルス周波数変調信号におけるエッジに同期して半導体スイッチ素子をオンからオフに切り換える指示信号が送出され、当該エッジの所定時間後の遅延パルス信号におけるエッジに同期してスイッチ手段をオフからオンに切り換える指示信号が送出されるが、所定時間は、半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、スイッチ手段がオンに切り換えられる時点では、半導体スイッチ素子は既にオフ状態に移行しており、両者のオン状態が重なることはない。
【００２３】
さらに、遅延パルス信号のエッジに同期してスイッチ手段がオフからオンに切り換えられた後、共振電流が流れていないときにスイッチ手段をオンからオフに切り換える指示信号が送出される一方、スイッチ手段のオンにより増大したコンデンサ電圧が所定電圧値以下になった時点に同期して半導体スイッチ素子をオフからオンに切り換える指示信号が送出されるが、所定電圧値は、比較手段により検出信号が出力される時点が、スイッチ制御手段によりスイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されていることから、半導体スイッチ素子がオンに切り換えられる時点では、スイッチ手段は既にオフに切り換えられており、両者のオン状態が重なることはない。
【００２４】
従って、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することが可能になる。
【００２５】
この場合、所定電圧値として０Ｖ、すなわちアースレベルを採用すると、回路構成が簡易なものとなるが、請求項４記載の構成において、上記所定電圧値として正の電圧値を生成する電圧生成手段を備え、上記比較手段は、上記電圧生成手段により生成される正の電圧値と上記コンデンサ電圧とを比較するものであるとすると（請求項４）、所定電圧値がアースレベルの場合に比べて検出信号の出力時点が早くなるので、半導体スイッチ素子のオン時間が長くなることから、回路損失をさらに低下することが可能になり、これによって回路の効率をさらに一層向上することができる。
【００２６】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の基本構成（以下、これを「第１実施形態」と呼ぶものとする）を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２，３と、制御回路４とを備えている。
【００２７】
コンバータ回路部１は、入力端子５，６間に印加される直流入力電圧Ｖinより低い直流出力電圧Ｖotを生成して出力端子７，８間に接続される負荷９に印加するもので、公知の全波形ゼロ電流スイッチング方式の降圧形コンバータを構成している。
【００２８】
すなわち、このコンバータ回路部１は、ドレインが入力端子５に接続され、入力電圧Ｖinをチョッピング（オンオフ）する電界効果トランジスタ（スイッチ手段）Ｑ１と、電流を逆方向に流すべくトランジスタＱ１と逆並列に接続され（すなわちアノードがソースに接続され、カソードがドレインに接続され）たダイオードＤ１と、トランジスタＱ１に直列に接続された共振用リアクトルＬ１と、共振用コンデンサＣ１と、リアクトルＬ２およびコンデンサＣ２からなる平滑用の低域通過フィルタと、アノードがアースラインに接続され、カソードが共振用リアクトルＬ１とリアクトルＬ２との接続点に接続され、トランジスタＱ１がオフのときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ２とから構成されている。上記低域通過フィルタにより脈動が抑制されて平滑された出力電圧Ｖotが出力される。
【００２９】
コンバータ回路部１は、さらに、還流用ダイオードＤ２に並列接続された電界効果トランジスタ（半導体スイッチ素子）Ｑ２を備えている。
【００３０】
駆動回路２は、制御回路４からの制御信号に従ってトランジスタＱ１をオンオフするもので、駆動回路３は、制御回路４からの制御信号に従ってトランジスタＱ２をオンオフするものである。
【００３１】
制御回路４は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２，３にパルス信号からなる制御信号を送出してトランジスタＱ１，Ｑ２のオンオフを制御するもので、以下の機能(ａ)〜(ｄ)を有する。
【００３２】
(ａ)出力電圧Ｖotを検出する機能；
(ｂ)トランジスタＱ１をオンにした後、ｉ＜０のとき（すなわち共振電流ｉが反転してダイオードＤ１に流れているとき）に、トランジスタＱ１をオンからオフに切り換えるゼロ電流スイッチングを行う機能；
(ｃ)検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能；
(ｄ)上記(ｂ)，(ｃ)により決定されるトランジスタＱ１のオンオフに対して、トランジスタＱ１がオンのときに電界効果トランジスタＱ２が同時にオンにならないように、トランジスタＱ１のオフ期間中に電界効果トランジスタＱ２をオンにする機能。
【００３３】
この構成において、トランジスタＱ１がオンのときにトランジスタＱ２が同時にオンにならないように、トランジスタＱ１のオンからオフへの切換え後にトランジスタＱ２がオフからオンに切り換えられ、トランジスタＱ１がオフからオンに切り換えられる前に、トランジスタＱ２がオンからオフに切り換えられる。
【００３４】
従って、リアクトルＬ２に蓄積されたエネルギーは、トランジスタＱ１のオフ期間中において、トランジスタＱ２がオフのときは還流用ダイオードＤ２を介して放出され、トランジスタＱ２がオンのときはトランジスタＱ２を介して放出されて、電圧出力が継続されることとなる。
【００３５】
電界効果トランジスタのオン抵抗は低い（例えば0.004Ωのものを使用）ため、例えばドレイン電流が20Ａ時に、電界効果トランジスタのソース・ドレイン間の電圧降下は0.1Ｖ未満にすることができる。従って、還流用ダイオードＤ２に代えて電界効果トランジスタＱ２を介してリアクトルＬ２のエネルギーを放出することにより、回路損失を大幅に低減することができる。
【００３６】
このように、第１実施形態によれば、還流用ダイオードＤ２に並列に電界効果トランジスタＱ２を接続し、トランジスタＱ１がオフのときに、電界効果トランジスタＱ２をオンにするようにしているので、ダイオードに比べてオン抵抗の小さい電界効果トランジスタを介してリアクトルＬ２のエネルギーが放出されることから、回路損失を低減することができ、これによって、ＤＣ−ＤＣコンバータ回路の効率を向上することができる。
【００３７】
（第２実施形態）
図２は、以上説明した本発明の基本構成にかかる第１実施形態を踏まえた、本発明の実施形態に係るＤＣ−ＤＣコンバータ回路（以下、これを「第２実施形態」と呼ぶものとする）を示す回路ブロック図、図３は図２の各部( １ ) 〜 ( ５ )の信号を示すタイミングチャートである（なお、図２及び図３では、上記 ( １ ) 〜 ( ５ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１と同一物には同一符号を付している。
【００３８】
図２において、共振用リアクトルＬ１に直列に接続された電流検出回路１１は、例えばカレントトランスからなり、共振用リアクトルＬ１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１７に送出する。
【００３９】
電圧周波数（Ｖ／Ｆ）制御回路１２は、出力電圧Ｖotを検出し、検出された出力電圧Ｖotと設定値生成回路１３で生成される設定値とを比較し、その電圧差に応じて、出力電圧Ｖotが設定値に維持されるような周波数のパルス周波数変調信号を、遅延回路１４および合成回路２０に送出するものである。また、Ｖ／Ｆ制御回路１２は、計時のためのクロック同期信号を遅延回路１８に送出する。なお、本実施形態では、図３の(１)に示すように、Ｖ／Ｆ制御回路１２は、デューティ比50％のパルス周波数変調信号を出力している。
【００４０】
遅延回路１４は、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号を所定時間Ｔ１だけ遅延した遅延パルス信号を合成回路１９，２０に送出するものである。
【００４１】
保持回路１５は、電流検出回路１１により検出される共振電流ｉのピーク値ｉｐを保持するもので、分圧回路１６は、保持回路１５で保持されているピーク値の所定比（＜１）を閾値ｉthとして比較回路１７に送出するものである。なお、保持回路１５は、例えばコンデンサで構成され、図３の(５)に示すようにピーク値ｉｐは漸減することになるので、保持回路１５が保持するピーク値を１周期ごとにリセットする必要はない。
【００４２】
比較回路１７は、電流検出回路１１により検出される共振電流ｉと分圧回路１６から送られる閾値ｉthとを比較して、共振電流ｉが低下して閾値ｉth以下になる（ｉ≦ｉth）と、その旨の検出信号を遅延回路１８に送出するものである。
【００４３】
遅延回路１８は、Ｖ／Ｆ制御回路１２から送られてくるクロック同期信号に基づき比較回路１７による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ２が経過した時点でオフ信号を合成回路１９に送出するものである。
【００４４】
合成回路１９は、駆動回路２に制御信号を送出してトランジスタＱ１のオンオフを制御するもので、遅延回路１４からの遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１をオフからオンに切り換える指示信号を送出し、遅延回路１８からのオフ信号に同期してトランジスタＱ１をオンからオフに切り換える指示信号を送出する。
【００４５】
合成回路２０は、駆動回路３に制御信号を送出してトランジスタＱ２のオンオフを制御するもので、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換える指示信号を送出し、遅延回路１４からの遅延パルス信号の立下り（エッジ）に同期してトランジスタＱ２をオフからオンに切り換える指示信号を送出する。
【００４６】
このように構成された回路の作用について説明する。図３の(１)，(２)に示すように、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号から所定時間Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出力される。
【００４７】
この遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１がオフからオンに切り換えられる（図３の(４)）。
【００４８】
次いで、トランジスタＱ１のオンにより共振電流ｉが上昇を開始し、共振電流ｉのピーク値ｉｐが保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉthとされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオフにされる（図３の(４)，(５)）。ここで、所定時間Ｔ２はトランジスタＱ１がｉ＜０の間にオフになるように設定されているので、確実にゼロ電流スイッチングが行われる。
【００４９】
一方、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号の立下り（エッジ）に同期してトランジスタＱ２がオンからオフに切り換えられ（図３の(１)，(３)）、遅延回路１４から出力される遅延パルス信号の立下りに同期してトランジスタＱ２がオフからオンに切り換えられる（図３の(２)，(３)）。
【００５０】
従って、図３の(３)，(４)に示すように、トランジスタＱ２のオンからオフへの切換時点から所定時間Ｔ１経過後にトランジスタＱ１がオフからオンに切り換えられているので、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重なることはない。
【００５１】
また、図３の(３)，(４)に示すように、トランジスタＱ１のオンからオフへの切換時点から時間(Ｔ３−Ｔ４)経過後にトランジスタＱ２がオフからオンに切り換えられている。ここで、コンバータ回路部１は降圧形コンバータであるので、トランジスタＱ１のデューティ比が50％に達することはないことから、常にＴ３＞Ｔ４になる。従って、トランジスタＱ１がオフになる前にトランジスタＱ２がオンになることはない。
【００５２】
そして、トランジスタＱ２がオンの間は、還流用ダイオードＤ２に代えて、オン抵抗が低い（例えば0.05Ω未満）電界効果トランジスタＱ２を介してリアクトルＬ２に蓄積されたエネルギーが放出されることとなり、第１実施形態と同様の効果が得られる。
【００５３】
また、第２実施形態によれば、遅延回路１４からの遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１をオフからオンに切り換え、遅延回路１８からのオフ信号に同期してトランジスタＱ１をオンからオフに切り換えるとともに、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換え、遅延回路１４からの遅延パルス信号の立下り（エッジ）に同期してトランジスタＱ２をオフからオンに切り換えるようにしており、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ１，Ｑ２が同時にオンになって入力端子５，６間が短絡状態になるのを、簡易な回路構成で確実に回避することができる。
【００５４】
また、第２実施形態によれば、共振電流ｉのピーク値ｉｐの所定比を閾値ｉthとし、共振電流ｉが閾値ｉth以下になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオンからオフに切り換えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００５５】
また、第２実施形態によれば、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００５６】
（第３実施形態）
図４は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図５は図４の各部(１)〜(７)の信号を示すタイミングチャートである（なお、図４及び図５では、上記 ( １ ) 〜 ( ７ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２と同一物には同一符号を付し、説明を省略する。
【００５７】
比較回路２１は、共振用コンデンサＣ１のコンデンサ電圧ｖCを検出し、電圧閾値生成回路２２で生成される閾値（本実施形態では例えばアースレベル、すなわち０Ｖ）と検出したコンデンサ電圧ｖCとを比較して、合成回路２３に比較結果に応じた信号を送出するもので、ｖC＞０のときはオフ信号を送出し、トランジスタＱ１のオンにより増大したコンデンサ電圧ｖCが低下してｖC≦０になると、オフ信号からオン信号に切り換える立上りにより検出信号を送出するものである。
【００５８】
合成回路２３は、駆動回路３に制御信号を送出してトランジスタＱ２のオンオフを制御するもので、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換える指示信号を送出し、比較回路２１からの検出信号（立上り）に同期してトランジスタＱ２をオフからオンに切り換える指示信号を送出する。
【００５９】
このように構成された回路の作用について説明する。図５の(１)，(２)に示すように、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号から所定時間Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出力される。
【００６０】
この遅延パルス信号の立上りに同期してトランジスタＱ１がオフからオンに切り換えられる（図５の(３)）。
【００６１】
そして、第２実施形態と同様にトランジスタＱ１がオンからオフに切り換えられて、確実にゼロ電流スイッチングが行われる（図５の(３)，(４)）。
【００６２】
一方、共振電流ｉが増大してそのレベルが出力電流Ｉot以上（ｉ≧Ｉot）になると、共振用コンデンサＣ１のコンデンサ電圧ｖCが上昇を開始して（図５の(５)）、ｖC＞０になると、比較回路２１の出力信号がオンからオフに切り換えられる（図５の(６)）。そして、増大したコンデンサ電圧ｖCが低下して０≦ｖCになると、比較回路２１の出力信号がオフからオンに切り換えられ、これに同期してトランジスタＱ２がオフからオンに切り換えられる（図５の(６)，(７)）。
【００６３】
従って、図５の(３)，(７)に示すように、トランジスタＱ２のオンからオフへの切換時点から所定時間Ｔ１経過後にトランジスタＱ１がオフからオンに切り換えられているので、第２実施形態と同様に、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重なることはない。
【００６４】
また、図５の(４)，(５)に示すように、コンデンサ電圧ｖCが０に戻るのは周期信号である共振電流ｉが０に戻った時点から時間Ｔ５の経過後であるので、所定時間Ｔ２があまり大きくならないように、例えばトランジスタＱ１のオフ時点がｉ＜０の期間のほぼ中央になるように、所定時間Ｔ２の大きさを設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重ならないようにすることができる。
【００６５】
そして、トランジスタＱ２がオンの間は、還流用ダイオードＤ２に代えて、オン抵抗が低い（例えば0.05Ω未満）電界効果トランジスタＱ２を介してリアクトルＬ２に蓄積されたエネルギーが放出される。これによって、第３実施形態によれば、第１、第２実施形態と同様の効果を得ることができる。
【００６６】
なお、上記第２、第３実施形態では、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号のデューティ比を50％としているので、Ｖ／Ｆ制御回路１２および遅延回路１４からの信号の立上りと立下りを入れ換えてもよい（すなわち動作を半周期ずらせてもよい）。例えば、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立下りに同期してトランジスタＱ２をオンからオフに切り換え、遅延回路１４からの遅延パルス信号の立上りに同期してトランジスタＱ２をオフからオンに切り換えるようにしてもよい。
【００６７】
また、上記第２実施形態では、パルス周波数変調信号のデューティ比を50％としているが、これに限られず、図３の(３)，(４)において、(Ｔ３−Ｔ４)＞０になるようなデューティ比であればよい。この場合にも、トランジスタＱ１がオフになる前にトランジスタＱ２がオンになることはない。
【００６８】
また、上記第３実施形態では、電圧閾値生成回路２２で生成される閾値（所定電圧値）を０Ｖ、すなわちアースレベルとしているが、これに限られず、電圧閾値生成回路２２は、閾値として正の電圧値を生成するものとしてもよい。この形態によれば、トランジスタＱ２のオン時点が第３実施形態の場合に比べて早くなるので、トランジスタＱ２のオン時間を増大することができ、これによって回路の損失をさらに低減することができる。なお、正の電圧値のレベルは、トランジスタのオフ時点、すなわち所定時間Ｔ２の大きさなどを考慮して、トランジスタＱ１，Ｑ２が同時にオンにならないように設定しておけばよい。
【００６９】
また、上記第３実施形態において、トランジスタＱ１がオンである旨の信号を合成回路２３に入力するように構成するとともに、合成回路２３は、当該信号の入力中には、トランジスタＱ２のオンを禁止するように構成してもよい。これによって、トランジスタＱ１，Ｑ２が同時にオンになって入力端子５，６間が短絡状態になるのを、より確実に防止することができる。
【００７０】
また、上記第１〜第３実施形態では、還流用ダイオードＤ２に並列に電界効果トランジスタＱ２を接続しているが、これに限られず、電界効果トランジスタＱ２に代えて、ダイオードに比べてオン抵抗が低い半導体スイッチ素子、例えばバイポーラトランジスタ、ＩＧＢＴなどを採用してもよい。
【００７１】
なお、上記各実施形態では、コンバータ回路部１として、全波形ゼロ電流スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電流スイッチング方式などの他のＤＣ−ＤＣコンバータに適用することができる。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、スイッチ手段がオフのときに平滑用リアクトルに蓄積されたエネルギーを放出するための還流用ダイオードにオン抵抗のより低い半導体スイッチ素子を並列接続し、半導体スイッチのオン期間がスイッチ手段のオフ期間に含まれるように制御しているので、スイッチ手段がオフのときには、平滑用リアクトルに蓄積されたエネルギーは還流用ダイオードを介して放出されるが、半導体スイッチ素子がオンのときは、還流用ダイオードに比べてオン抵抗の低い半導体スイッチ素子を介して放出されるので、回路損失を低減することができ、これによって回路効率を向上することができる。
【００７３】
また、出力電圧を検出し、検出された出力電圧と設定値との電圧差に応じた周波数のパルス周波数変調信号を出力する周波数制御手段と、上記スイッチ手段をオフからオンに切り換える指示信号を送出し、その後、上記スイッチ手段に共振電流が流れていないときに当該スイッチ手段をオンからオフに切り換える指示信号を送出するスイッチ制御手段と、上記パルス周波数変調信号のエッジに基づき上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出する同期制御手段とを備え、上記スイッチ制御手段は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、上記スイッチ手段をオフからオンに切り換える指示信号を送出するようにしているので、共振型ＤＣ−ＤＣコンバータで一般的に用いられるパルス周波数変調信号を出力する周波数制御手段を備えた簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することができる。
【００７４】
また、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段を備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出し、上記同期制御手段は、上記スイッチ制御手段により上記スイッチ手段をオフからオンに切り換える指示信号が送出された上記遅延パルス信号におけるエッジの当該遅延パルス信号における次のエッジに同期して、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記周波数制御手段は、上記スイッチ手段をオフからオンに切り換える上記遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間が上記スイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号を出力するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、パルス周波数変調信号を遅延するだけの簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを確実に回避できる。
【００７５】
また、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段と、上記共振用コンデンサの両端に発生するコンデンサ電圧と所定電圧値とを比較し、上記スイッチ手段のオンにより増大したコンデンサ電圧が低下して上記所定電圧値以下になった時点に検出信号を出力する比較手段とを備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記比較手段により出力される上記検出信号に同期して上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定され、上記所定電圧値は、上記比較手段により上記検出信号が出力される時点が、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されると、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することができる。
【００７６】
この構成において、所定電圧値として０Ｖ、すなわちアースレベルを採用すると、回路構成を簡易なものとすることができるが、上記所定電圧値として正の電圧値を生成する電圧生成手段を備え、上記比較手段は、上記電圧生成手段により生成される正の電圧値と上記コンデンサ電圧とを比較するものであるとすると、所定電圧値がアースレベルの場合に比べて検出信号の出力時点が早くなるので、半導体スイッチ素子のオン時間が長くなることから、回路損失をさらに低下することができ、これによって回路の効率をさらに一層向上することができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図３】図２の各部(１)〜(５)の信号を示すタイミングチャートである。
【図４】本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図５】図４の各部(１)〜(７)の信号を示すタイミングチャートである。
【図６】従来のＤＣ−ＤＣコンバータ回路を示す回路図である。
【符号の説明】
１ コンバータ回路部
２ 駆動回路（第１駆動手段）
３ 駆動回路（第２駆動手段）
４ 制御回路（制御手段）
１２ 電圧周波数制御回路（周波数制御手段）
１４ 遅延回路（遅延手段）
１９ 合成回路（スイッチ制御手段）
２０，２３ 合成回路（同期制御手段）
２１ 比較回路（比較手段）
Ｑ１ トランジスタ（スイッチ手段）
Ｑ２ 電界効果トランジスタ（半導体スイッチ素子）
Ｃ１ 共振用コンデンサ
Ｄ２ 還流用ダイオード
Ｌ１ 共振用リアクトル
Ｌ２ 平滑用リアクトル
【発明の属する技術分野】
本発明は、共振型ＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチ素子などからなるスイッチ手段のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するので、そのスイッチング損失を低減するために、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することが多い。
【０００３】
図６は従来のＤＣ−ＤＣコンバータ回路の回路図で、同図では全波形ゼロ電流スイッチング方式の降圧形コンバータを示している。
【０００４】
この回路は、入力電圧をチョッピングする電界効果トランジスタＱ１１と、電流を逆方向に流すべくトランジスタＱ１１と逆並列に接続されたダイオードＤ１１と、トランジスタＱ１１に直列に接続された共振用リアクトルＬ１１と、共振用コンデンサＣ１１と、リアクトルＬ１２およびコンデンサＣ１２からなる低域通過フィルタを備えており、この低域通過フィルタにより、チョッピングによって得られる出力電圧の脈動が抑制されて平滑される。還流用ダイオードＤ１２は、トランジスタＱ１１がオフしたときに、リアクトルＬ１２に蓄積されているエネルギーを放出して電圧出力を継続させるためのものである。
【０００５】
【発明が解決しようとする課題】
ダイオードの損失は、その順方向電圧に比例するが、ダイオードの順方向電圧は、一般に、例えば0.8Ｖと比較的高い。一方、上記従来のＤＣ−ＤＣコンバータ回路におけるトランジスタＱ１１の損失は、電流共振を利用しているために比較的小さい。従って、上記従来のＤＣ−ＤＣコンバータ回路において、還流用ダイオードＤ１２の損失が回路全体の損失に占める割合は、比較的大きいものとなっている。そこで、還流用ダイオードＤ１２の損失を低減することにより、ＤＣ−ＤＣコンバータ回路の回路全体の効率を向上することが望まれている。
【０００６】
なお、順方向電圧の低い（すなわち損失の小さい）ダイオードとして、ショットキ・バリア・ダイオードが知られている（例えば0.4Ｖ前後）。しかし、このショットキ・バリア・ダイオードは、耐電圧が比較的低く、リーク電流が比較的大きいために、耐久性や発熱などを考慮するとＤＣ−ＤＣコンバータ回路の回路部品として採用するのは困難である。
【０００７】
本発明は、上記課題を解決するもので、ＤＣ−ＤＣコンバータ回路の還流用ダイオードにおける損失を低減することにより回路全体の効率を向上したＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、一対の入力端子間への入力電圧をオンオフするスイッチ手段と、共振用リアクトルおよび共振用コンデンサからなる共振回路と、出力電圧を平滑するための平滑用リアクトルと、上記入力端子間において上記スイッチ手段に直列に接続され、上記スイッチ手段がオフのときに上記平滑用リアクトルに蓄積されたエネルギーを放出するための還流用ダイオードと、上記スイッチ手段をオンオフする第１駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、上記還流用ダイオードに並列接続され、オン抵抗が当該還流用ダイオードより低い半導体スイッチ素子と、この半導体スイッチ素子をオンオフする第２駆動手段と、上記第１駆動手段および第２駆動手段に制御信号を送出して、上記半導体スイッチ素子のオン期間が上記スイッチ手段のオフ期間に含まれるように上記スイッチ手段および上記半導体スイッチ素子のオンオフを制御する制御手段と、出力電圧を検出し、検出された出力電圧と設定値との電圧差に応じた周波数のパルス周波数変調信号を出力する周波数制御手段を備え、上記制御手段は、上記第１駆動手段に制御信号を送出して上記スイッチ手段を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記スイッチ手段をオフからオンに切り換える指示信号を送出し、その後、上記スイッチ手段に共振電流が流れていないときに当該スイッチ手段をオンからオフに切り換える指示信号を送出するスイッチ制御手段と、上記第２駆動手段に制御信号を送出して上記半導体スイッチ素子を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記パルス周波数変調信号のエッジに基づき上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出する同期制御手段とを備えたもので、上記スイッチ制御手段は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、上記スイッチ手段をオフからオンに切り換える指示信号を送出するものであることを特徴とする（請求項１）。
【０００９】
この構成によれば、駆動手段によりスイッチ手段がオンオフされると直流入力電圧がチョッピングされ、平滑用リアクトルにより平滑された直流出力電圧が得られる。
【００１０】
ここで、スイッチ手段がオフのときには、平滑用リアクトルに蓄積されたエネルギーは、還流用ダイオードを介して放出されるが、当該スイッチ手段のオフ期間中で、還流用ダイオードに並列接続された半導体スイッチ素子がオンのときは、還流用ダイオードに比べてオン抵抗が低い半導体スイッチ素子を介して放出されて、直流出力電圧が継続して得られる。
【００１１】
共振用リアクトルおよび共振用コンデンサからなる共振回路による共振によりスイッチ手段の損失は低くなっているが、還流用ダイオードに代えて半導体スイッチ素子を介してエネルギーを放出することにより回路損失がさらに低下し、これによって回路の効率が向上することとなる。
【００１２】
また、還流用ダイオードに並列接続された半導体スイッチ素子は、還流用ダイオードが入力端子間においてスイッチ手段に直列に接続されているので、スイッチ手段と入力端子間において直列に接続されることになるが、半導体スイッチ素子のオン期間がスイッチ手段のオフ期間に含まれるように制御されるので、両者が同時にオンになることによる入力端子間での短絡状態は回避される。
【００１３】
特に、パルス周波数変調信号のエッジに基づき半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、スイッチ手段をオフからオンに切り換える指示信号が送出され、さらに、スイッチ手段をオンからオフに切り換える指示信号が送出された後、半導体スイッチ素子をオフからオンに切り換える指示信号が送出されるので、共振型ＤＣ−ＤＣコンバータで一般的に用いられるパルス周波数変調信号を出力する周波数制御手段を備えた簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することが可能になる。
【００１４】
なお、還流用ダイオードに比べてオン抵抗が低い半導体スイッチ素子として、例えば電界効果トランジスタ、バイポーラトランジスタ、ＩＧＢＴなどを採用することができる。
【００１５】
また、請求項１記載の構成において、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段を備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出し、上記同期制御手段は、上記スイッチ制御手段により上記スイッチ手段をオフからオンに切り換える指示信号が送出された上記遅延パルス信号におけるエッジの当該遅延パルス信号における次のエッジに同期して、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記周波数制御手段は、上記スイッチ手段をオフからオンに切り換える上記遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間が上記スイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号を出力するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているとしてもよい（請求項２）。
【００１６】
この構成によれば、パルス周波数変調信号におけるエッジに同期して半導体スイッチ素子をオンからオフに切り換える指示信号が送出され、当該エッジの所定時間後の遅延パルス信号におけるエッジに同期してスイッチ手段をオフからオンに切り換える指示信号が送出されるが、所定時間は、半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、スイッチ手段がオンに切り換えられる時点では、半導体スイッチ素子は既にオフ状態に移行しており、両者のオン状態が重なることはない。
【００１７】
さらに、遅延パルス信号のエッジに同期してスイッチ手段がオフからオンに切り換えられた後、共振電流が流れていないときにスイッチ手段をオンからオフに切り換える指示信号が送出される一方、そのエッジの次のエッジに同期して半導体スイッチ素子をオフからオンに切り換える指示信号が送出される。
【００１８】
ここで、スイッチ手段をオフからオンに切り換える遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間がスイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号が出力されているので、半導体スイッチ素子がオンに切り換えられる時点では、スイッチ手段は既にオフに切り換えられており、両者のオン状態が重なることはない。
【００１９】
従って、パルス周波数変調信号を遅延するだけの簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを確実に回避することが可能になる。
【００２０】
なお、このＤＣ−ＤＣコンバータ回路が入力電圧を降圧して出力する降圧形コンバータである場合には、スイッチ手段のオン時間はパルス周波数変調信号の半周期未満になるので、パルス周波数変調信号のデューティ比を例えば50％に設定しておけばよい。
【００２１】
また、請求項１記載の構成において、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段と、上記共振用コンデンサの両端に発生するコンデンサ電圧と所定電圧値とを比較し、上記スイッチ手段のオンにより増大したコンデンサ電圧が低下して上記所定電圧値以下になった時点に検出信号を出力する比較手段とを備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記比較手段により出力される上記検出信号に同期して上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されており、上記所定電圧値は、上記比較手段により上記検出信号が出力される時点が、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されているとしてもよい（請求項３）。
【００２２】
この構成によれば、パルス周波数変調信号におけるエッジに同期して半導体スイッチ素子をオンからオフに切り換える指示信号が送出され、当該エッジの所定時間後の遅延パルス信号におけるエッジに同期してスイッチ手段をオフからオンに切り換える指示信号が送出されるが、所定時間は、半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、スイッチ手段がオンに切り換えられる時点では、半導体スイッチ素子は既にオフ状態に移行しており、両者のオン状態が重なることはない。
【００２３】
さらに、遅延パルス信号のエッジに同期してスイッチ手段がオフからオンに切り換えられた後、共振電流が流れていないときにスイッチ手段をオンからオフに切り換える指示信号が送出される一方、スイッチ手段のオンにより増大したコンデンサ電圧が所定電圧値以下になった時点に同期して半導体スイッチ素子をオフからオンに切り換える指示信号が送出されるが、所定電圧値は、比較手段により検出信号が出力される時点が、スイッチ制御手段によりスイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されていることから、半導体スイッチ素子がオンに切り換えられる時点では、スイッチ手段は既にオフに切り換えられており、両者のオン状態が重なることはない。
【００２４】
従って、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することが可能になる。
【００２５】
この場合、所定電圧値として０Ｖ、すなわちアースレベルを採用すると、回路構成が簡易なものとなるが、請求項４記載の構成において、上記所定電圧値として正の電圧値を生成する電圧生成手段を備え、上記比較手段は、上記電圧生成手段により生成される正の電圧値と上記コンデンサ電圧とを比較するものであるとすると（請求項４）、所定電圧値がアースレベルの場合に比べて検出信号の出力時点が早くなるので、半導体スイッチ素子のオン時間が長くなることから、回路損失をさらに低下することが可能になり、これによって回路の効率をさらに一層向上することができる。
【００２６】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の基本構成（以下、これを「第１実施形態」と呼ぶものとする）を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２，３と、制御回路４とを備えている。
【００２７】
コンバータ回路部１は、入力端子５，６間に印加される直流入力電圧Ｖinより低い直流出力電圧Ｖotを生成して出力端子７，８間に接続される負荷９に印加するもので、公知の全波形ゼロ電流スイッチング方式の降圧形コンバータを構成している。
【００２８】
すなわち、このコンバータ回路部１は、ドレインが入力端子５に接続され、入力電圧Ｖinをチョッピング（オンオフ）する電界効果トランジスタ（スイッチ手段）Ｑ１と、電流を逆方向に流すべくトランジスタＱ１と逆並列に接続され（すなわちアノードがソースに接続され、カソードがドレインに接続され）たダイオードＤ１と、トランジスタＱ１に直列に接続された共振用リアクトルＬ１と、共振用コンデンサＣ１と、リアクトルＬ２およびコンデンサＣ２からなる平滑用の低域通過フィルタと、アノードがアースラインに接続され、カソードが共振用リアクトルＬ１とリアクトルＬ２との接続点に接続され、トランジスタＱ１がオフのときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ２とから構成されている。上記低域通過フィルタにより脈動が抑制されて平滑された出力電圧Ｖotが出力される。
【００２９】
コンバータ回路部１は、さらに、還流用ダイオードＤ２に並列接続された電界効果トランジスタ（半導体スイッチ素子）Ｑ２を備えている。
【００３０】
駆動回路２は、制御回路４からの制御信号に従ってトランジスタＱ１をオンオフするもので、駆動回路３は、制御回路４からの制御信号に従ってトランジスタＱ２をオンオフするものである。
【００３１】
制御回路４は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２，３にパルス信号からなる制御信号を送出してトランジスタＱ１，Ｑ２のオンオフを制御するもので、以下の機能(ａ)〜(ｄ)を有する。
【００３２】
(ａ)出力電圧Ｖotを検出する機能；
(ｂ)トランジスタＱ１をオンにした後、ｉ＜０のとき（すなわち共振電流ｉが反転してダイオードＤ１に流れているとき）に、トランジスタＱ１をオンからオフに切り換えるゼロ電流スイッチングを行う機能；
(ｃ)検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能；
(ｄ)上記(ｂ)，(ｃ)により決定されるトランジスタＱ１のオンオフに対して、トランジスタＱ１がオンのときに電界効果トランジスタＱ２が同時にオンにならないように、トランジスタＱ１のオフ期間中に電界効果トランジスタＱ２をオンにする機能。
【００３３】
この構成において、トランジスタＱ１がオンのときにトランジスタＱ２が同時にオンにならないように、トランジスタＱ１のオンからオフへの切換え後にトランジスタＱ２がオフからオンに切り換えられ、トランジスタＱ１がオフからオンに切り換えられる前に、トランジスタＱ２がオンからオフに切り換えられる。
【００３４】
従って、リアクトルＬ２に蓄積されたエネルギーは、トランジスタＱ１のオフ期間中において、トランジスタＱ２がオフのときは還流用ダイオードＤ２を介して放出され、トランジスタＱ２がオンのときはトランジスタＱ２を介して放出されて、電圧出力が継続されることとなる。
【００３５】
電界効果トランジスタのオン抵抗は低い（例えば0.004Ωのものを使用）ため、例えばドレイン電流が20Ａ時に、電界効果トランジスタのソース・ドレイン間の電圧降下は0.1Ｖ未満にすることができる。従って、還流用ダイオードＤ２に代えて電界効果トランジスタＱ２を介してリアクトルＬ２のエネルギーを放出することにより、回路損失を大幅に低減することができる。
【００３６】
このように、第１実施形態によれば、還流用ダイオードＤ２に並列に電界効果トランジスタＱ２を接続し、トランジスタＱ１がオフのときに、電界効果トランジスタＱ２をオンにするようにしているので、ダイオードに比べてオン抵抗の小さい電界効果トランジスタを介してリアクトルＬ２のエネルギーが放出されることから、回路損失を低減することができ、これによって、ＤＣ−ＤＣコンバータ回路の効率を向上することができる。
【００３７】
（第２実施形態）
図２は、以上説明した本発明の基本構成にかかる第１実施形態を踏まえた、本発明の実施形態に係るＤＣ−ＤＣコンバータ回路（以下、これを「第２実施形態」と呼ぶものとする）を示す回路ブロック図、図３は図２の各部( １ ) 〜 ( ５ )の信号を示すタイミングチャートである（なお、図２及び図３では、上記 ( １ ) 〜 ( ５ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１と同一物には同一符号を付している。
【００３８】
図２において、共振用リアクトルＬ１に直列に接続された電流検出回路１１は、例えばカレントトランスからなり、共振用リアクトルＬ１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１７に送出する。
【００３９】
電圧周波数（Ｖ／Ｆ）制御回路１２は、出力電圧Ｖotを検出し、検出された出力電圧Ｖotと設定値生成回路１３で生成される設定値とを比較し、その電圧差に応じて、出力電圧Ｖotが設定値に維持されるような周波数のパルス周波数変調信号を、遅延回路１４および合成回路２０に送出するものである。また、Ｖ／Ｆ制御回路１２は、計時のためのクロック同期信号を遅延回路１８に送出する。なお、本実施形態では、図３の(１)に示すように、Ｖ／Ｆ制御回路１２は、デューティ比50％のパルス周波数変調信号を出力している。
【００４０】
遅延回路１４は、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号を所定時間Ｔ１だけ遅延した遅延パルス信号を合成回路１９，２０に送出するものである。
【００４１】
保持回路１５は、電流検出回路１１により検出される共振電流ｉのピーク値ｉｐを保持するもので、分圧回路１６は、保持回路１５で保持されているピーク値の所定比（＜１）を閾値ｉthとして比較回路１７に送出するものである。なお、保持回路１５は、例えばコンデンサで構成され、図３の(５)に示すようにピーク値ｉｐは漸減することになるので、保持回路１５が保持するピーク値を１周期ごとにリセットする必要はない。
【００４２】
比較回路１７は、電流検出回路１１により検出される共振電流ｉと分圧回路１６から送られる閾値ｉthとを比較して、共振電流ｉが低下して閾値ｉth以下になる（ｉ≦ｉth）と、その旨の検出信号を遅延回路１８に送出するものである。
【００４３】
遅延回路１８は、Ｖ／Ｆ制御回路１２から送られてくるクロック同期信号に基づき比較回路１７による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ２が経過した時点でオフ信号を合成回路１９に送出するものである。
【００４４】
合成回路１９は、駆動回路２に制御信号を送出してトランジスタＱ１のオンオフを制御するもので、遅延回路１４からの遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１をオフからオンに切り換える指示信号を送出し、遅延回路１８からのオフ信号に同期してトランジスタＱ１をオンからオフに切り換える指示信号を送出する。
【００４５】
合成回路２０は、駆動回路３に制御信号を送出してトランジスタＱ２のオンオフを制御するもので、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換える指示信号を送出し、遅延回路１４からの遅延パルス信号の立下り（エッジ）に同期してトランジスタＱ２をオフからオンに切り換える指示信号を送出する。
【００４６】
このように構成された回路の作用について説明する。図３の(１)，(２)に示すように、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号から所定時間Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出力される。
【００４７】
この遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１がオフからオンに切り換えられる（図３の(４)）。
【００４８】
次いで、トランジスタＱ１のオンにより共振電流ｉが上昇を開始し、共振電流ｉのピーク値ｉｐが保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉthとされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオフにされる（図３の(４)，(５)）。ここで、所定時間Ｔ２はトランジスタＱ１がｉ＜０の間にオフになるように設定されているので、確実にゼロ電流スイッチングが行われる。
【００４９】
一方、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号の立下り（エッジ）に同期してトランジスタＱ２がオンからオフに切り換えられ（図３の(１)，(３)）、遅延回路１４から出力される遅延パルス信号の立下りに同期してトランジスタＱ２がオフからオンに切り換えられる（図３の(２)，(３)）。
【００５０】
従って、図３の(３)，(４)に示すように、トランジスタＱ２のオンからオフへの切換時点から所定時間Ｔ１経過後にトランジスタＱ１がオフからオンに切り換えられているので、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重なることはない。
【００５１】
また、図３の(３)，(４)に示すように、トランジスタＱ１のオンからオフへの切換時点から時間(Ｔ３−Ｔ４)経過後にトランジスタＱ２がオフからオンに切り換えられている。ここで、コンバータ回路部１は降圧形コンバータであるので、トランジスタＱ１のデューティ比が50％に達することはないことから、常にＴ３＞Ｔ４になる。従って、トランジスタＱ１がオフになる前にトランジスタＱ２がオンになることはない。
【００５２】
そして、トランジスタＱ２がオンの間は、還流用ダイオードＤ２に代えて、オン抵抗が低い（例えば0.05Ω未満）電界効果トランジスタＱ２を介してリアクトルＬ２に蓄積されたエネルギーが放出されることとなり、第１実施形態と同様の効果が得られる。
【００５３】
また、第２実施形態によれば、遅延回路１４からの遅延パルス信号の立上り（エッジ）に同期してトランジスタＱ１をオフからオンに切り換え、遅延回路１８からのオフ信号に同期してトランジスタＱ１をオンからオフに切り換えるとともに、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換え、遅延回路１４からの遅延パルス信号の立下り（エッジ）に同期してトランジスタＱ２をオフからオンに切り換えるようにしており、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ１，Ｑ２が同時にオンになって入力端子５，６間が短絡状態になるのを、簡易な回路構成で確実に回避することができる。
【００５４】
また、第２実施形態によれば、共振電流ｉのピーク値ｉｐの所定比を閾値ｉthとし、共振電流ｉが閾値ｉth以下になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオンからオフに切り換えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００５５】
また、第２実施形態によれば、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００５６】
（第３実施形態）
図４は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図５は図４の各部(１)〜(７)の信号を示すタイミングチャートである（なお、図４及び図５では、上記 ( １ ) 〜 ( ７ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２と同一物には同一符号を付し、説明を省略する。
【００５７】
比較回路２１は、共振用コンデンサＣ１のコンデンサ電圧ｖCを検出し、電圧閾値生成回路２２で生成される閾値（本実施形態では例えばアースレベル、すなわち０Ｖ）と検出したコンデンサ電圧ｖCとを比較して、合成回路２３に比較結果に応じた信号を送出するもので、ｖC＞０のときはオフ信号を送出し、トランジスタＱ１のオンにより増大したコンデンサ電圧ｖCが低下してｖC≦０になると、オフ信号からオン信号に切り換える立上りにより検出信号を送出するものである。
【００５８】
合成回路２３は、駆動回路３に制御信号を送出してトランジスタＱ２のオンオフを制御するもので、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立上り（エッジ）に同期してトランジスタＱ２をオンからオフに切り換える指示信号を送出し、比較回路２１からの検出信号（立上り）に同期してトランジスタＱ２をオフからオンに切り換える指示信号を送出する。
【００５９】
このように構成された回路の作用について説明する。図５の(１)，(２)に示すように、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号から所定時間Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出力される。
【００６０】
この遅延パルス信号の立上りに同期してトランジスタＱ１がオフからオンに切り換えられる（図５の(３)）。
【００６１】
そして、第２実施形態と同様にトランジスタＱ１がオンからオフに切り換えられて、確実にゼロ電流スイッチングが行われる（図５の(３)，(４)）。
【００６２】
一方、共振電流ｉが増大してそのレベルが出力電流Ｉot以上（ｉ≧Ｉot）になると、共振用コンデンサＣ１のコンデンサ電圧ｖCが上昇を開始して（図５の(５)）、ｖC＞０になると、比較回路２１の出力信号がオンからオフに切り換えられる（図５の(６)）。そして、増大したコンデンサ電圧ｖCが低下して０≦ｖCになると、比較回路２１の出力信号がオフからオンに切り換えられ、これに同期してトランジスタＱ２がオフからオンに切り換えられる（図５の(６)，(７)）。
【００６３】
従って、図５の(３)，(７)に示すように、トランジスタＱ２のオンからオフへの切換時点から所定時間Ｔ１経過後にトランジスタＱ１がオフからオンに切り換えられているので、第２実施形態と同様に、所定時間Ｔ１を、電界効果トランジスタＱ２がオン状態でオフへの切換指示信号を受けた時点から完全にオフ状態に移行するまでに要する時間より長い時間に設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重なることはない。
【００６４】
また、図５の(４)，(５)に示すように、コンデンサ電圧ｖCが０に戻るのは周期信号である共振電流ｉが０に戻った時点から時間Ｔ５の経過後であるので、所定時間Ｔ２があまり大きくならないように、例えばトランジスタＱ１のオフ時点がｉ＜０の期間のほぼ中央になるように、所定時間Ｔ２の大きさを設定しておくことにより、トランジスタＱ２のオンとトランジスタＱ１のオンとが重ならないようにすることができる。
【００６５】
そして、トランジスタＱ２がオンの間は、還流用ダイオードＤ２に代えて、オン抵抗が低い（例えば0.05Ω未満）電界効果トランジスタＱ２を介してリアクトルＬ２に蓄積されたエネルギーが放出される。これによって、第３実施形態によれば、第１、第２実施形態と同様の効果を得ることができる。
【００６６】
なお、上記第２、第３実施形態では、Ｖ／Ｆ制御回路１２から出力されるパルス周波数変調信号のデューティ比を50％としているので、Ｖ／Ｆ制御回路１２および遅延回路１４からの信号の立上りと立下りを入れ換えてもよい（すなわち動作を半周期ずらせてもよい）。例えば、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の立下りに同期してトランジスタＱ２をオンからオフに切り換え、遅延回路１４からの遅延パルス信号の立上りに同期してトランジスタＱ２をオフからオンに切り換えるようにしてもよい。
【００６７】
また、上記第２実施形態では、パルス周波数変調信号のデューティ比を50％としているが、これに限られず、図３の(３)，(４)において、(Ｔ３−Ｔ４)＞０になるようなデューティ比であればよい。この場合にも、トランジスタＱ１がオフになる前にトランジスタＱ２がオンになることはない。
【００６８】
また、上記第３実施形態では、電圧閾値生成回路２２で生成される閾値（所定電圧値）を０Ｖ、すなわちアースレベルとしているが、これに限られず、電圧閾値生成回路２２は、閾値として正の電圧値を生成するものとしてもよい。この形態によれば、トランジスタＱ２のオン時点が第３実施形態の場合に比べて早くなるので、トランジスタＱ２のオン時間を増大することができ、これによって回路の損失をさらに低減することができる。なお、正の電圧値のレベルは、トランジスタのオフ時点、すなわち所定時間Ｔ２の大きさなどを考慮して、トランジスタＱ１，Ｑ２が同時にオンにならないように設定しておけばよい。
【００６９】
また、上記第３実施形態において、トランジスタＱ１がオンである旨の信号を合成回路２３に入力するように構成するとともに、合成回路２３は、当該信号の入力中には、トランジスタＱ２のオンを禁止するように構成してもよい。これによって、トランジスタＱ１，Ｑ２が同時にオンになって入力端子５，６間が短絡状態になるのを、より確実に防止することができる。
【００７０】
また、上記第１〜第３実施形態では、還流用ダイオードＤ２に並列に電界効果トランジスタＱ２を接続しているが、これに限られず、電界効果トランジスタＱ２に代えて、ダイオードに比べてオン抵抗が低い半導体スイッチ素子、例えばバイポーラトランジスタ、ＩＧＢＴなどを採用してもよい。
【００７１】
なお、上記各実施形態では、コンバータ回路部１として、全波形ゼロ電流スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電流スイッチング方式などの他のＤＣ−ＤＣコンバータに適用することができる。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、スイッチ手段がオフのときに平滑用リアクトルに蓄積されたエネルギーを放出するための還流用ダイオードにオン抵抗のより低い半導体スイッチ素子を並列接続し、半導体スイッチのオン期間がスイッチ手段のオフ期間に含まれるように制御しているので、スイッチ手段がオフのときには、平滑用リアクトルに蓄積されたエネルギーは還流用ダイオードを介して放出されるが、半導体スイッチ素子がオンのときは、還流用ダイオードに比べてオン抵抗の低い半導体スイッチ素子を介して放出されるので、回路損失を低減することができ、これによって回路効率を向上することができる。
【００７３】
また、出力電圧を検出し、検出された出力電圧と設定値との電圧差に応じた周波数のパルス周波数変調信号を出力する周波数制御手段と、上記スイッチ手段をオフからオンに切り換える指示信号を送出し、その後、上記スイッチ手段に共振電流が流れていないときに当該スイッチ手段をオンからオフに切り換える指示信号を送出するスイッチ制御手段と、上記パルス周波数変調信号のエッジに基づき上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出する同期制御手段とを備え、上記スイッチ制御手段は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、上記スイッチ手段をオフからオンに切り換える指示信号を送出するようにしているので、共振型ＤＣ−ＤＣコンバータで一般的に用いられるパルス周波数変調信号を出力する周波数制御手段を備えた簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することができる。
【００７４】
また、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段を備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出し、上記同期制御手段は、上記スイッチ制御手段により上記スイッチ手段をオフからオンに切り換える指示信号が送出された上記遅延パルス信号におけるエッジの当該遅延パルス信号における次のエッジに同期して、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記周波数制御手段は、上記スイッチ手段をオフからオンに切り換える上記遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間が上記スイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号を出力するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されているので、パルス周波数変調信号を遅延するだけの簡易な構成で、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを確実に回避できる。
【００７５】
また、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段と、上記共振用コンデンサの両端に発生するコンデンサ電圧と所定電圧値とを比較し、上記スイッチ手段のオンにより増大したコンデンサ電圧が低下して上記所定電圧値以下になった時点に検出信号を出力する比較手段とを備え、上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記比較手段により出力される上記検出信号に同期して上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出するもので、上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定され、上記所定電圧値は、上記比較手段により上記検出信号が出力される時点が、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されると、スイッチ手段および半導体スイッチ素子が同時にオンになることにより入力端子間が短絡状態になるのを回避することができる。
【００７６】
この構成において、所定電圧値として０Ｖ、すなわちアースレベルを採用すると、回路構成を簡易なものとすることができるが、上記所定電圧値として正の電圧値を生成する電圧生成手段を備え、上記比較手段は、上記電圧生成手段により生成される正の電圧値と上記コンデンサ電圧とを比較するものであるとすると、所定電圧値がアースレベルの場合に比べて検出信号の出力時点が早くなるので、半導体スイッチ素子のオン時間が長くなることから、回路損失をさらに低下することができ、これによって回路の効率をさらに一層向上することができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図３】図２の各部(１)〜(５)の信号を示すタイミングチャートである。
【図４】本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図５】図４の各部(１)〜(７)の信号を示すタイミングチャートである。
【図６】従来のＤＣ−ＤＣコンバータ回路を示す回路図である。
【符号の説明】
１ コンバータ回路部
２ 駆動回路（第１駆動手段）
３ 駆動回路（第２駆動手段）
４ 制御回路（制御手段）
１２ 電圧周波数制御回路（周波数制御手段）
１４ 遅延回路（遅延手段）
１９ 合成回路（スイッチ制御手段）
２０，２３ 合成回路（同期制御手段）
２１ 比較回路（比較手段）
Ｑ１ トランジスタ（スイッチ手段）
Ｑ２ 電界効果トランジスタ（半導体スイッチ素子）
Ｃ１ 共振用コンデンサ
Ｄ２ 還流用ダイオード
Ｌ１ 共振用リアクトル
Ｌ２ 平滑用リアクトル
Claims (4)
- 一対の入力端子間への入力電圧をオンオフするスイッチ手段と、共振用リアクトルおよび共振用コンデンサからなる共振回路と、出力電圧を平滑するための平滑用リアクトルと、上記入力端子間において上記スイッチ手段に直列に接続され、上記スイッチ手段がオフのときに上記平滑用リアクトルに蓄積されたエネルギーを放出するための還流用ダイオードと、上記スイッチ手段をオンオフする第１駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
上記還流用ダイオードに並列接続され、オン抵抗が当該還流用ダイオードより低い半導体スイッチ素子と、
この半導体スイッチ素子をオンオフする第２駆動手段と、
上記第１駆動手段および第２駆動手段に制御信号を送出して、上記半導体スイッチ素子のオン期間が上記スイッチ手段のオフ期間に含まれるように上記スイッチ手段および上記半導体スイッチ素子のオンオフを制御する制御手段と、
出力電圧を検出し、検出された出力電圧と設定値との電圧差に応じた周波数のパルス周波数変調信号を出力する周波数制御手段を備え、
上記制御手段は、
上記第１駆動手段に制御信号を送出して上記スイッチ手段を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記スイッチ手段をオフからオンに切り換える指示信号を送出し、その後、上記スイッチ手段に共振電流が流れていないときに当該スイッチ手段をオンからオフに切り換える指示信号を送出するスイッチ制御手段と、
上記第２駆動手段に制御信号を送出して上記半導体スイッチ素子を上記パルス周波数変調信号と同一の周期でオンオフさせるものであって、上記パルス周波数変調信号のエッジに基づき上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出する同期制御手段とを備えたもので、
上記スイッチ制御手段は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された後、上記半導体スイッチ素子が完全にオフ状態に移行するまでに要する時間より長い時間に設定された所定時間Ｔ１の経過後に、上記スイッチ手段をオフからオンに切り換える指示信号を送出するものであることを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項１記載のＤＣ−ＤＣコンバータ回路において、上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段を備え、
上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、
上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出し、
上記同期制御手段は、上記スイッチ制御手段により上記スイッチ手段をオフからオンに切り換える指示信号が送出された上記遅延パルス信号におけるエッジの当該遅延パルス信号における次のエッジに同期して、上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、
上記周波数制御手段は、上記スイッチ手段をオフからオンに切り換える上記遅延パルス信号におけるエッジから当該遅延パルス信号における次のエッジまでの時間が上記スイッチ手段のオン時間より大きい値になるようなデューティ比のパルス周波数変調信号を出力するもので、
上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されていることを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項１記載のＤＣ−ＤＣコンバータ回路において、
上記周波数制御手段から出力されるパルス周波数変調信号を所定時間だけ遅延した遅延パルス信号を出力する遅延手段と、
上記共振用コンデンサの両端に発生するコンデンサ電圧と所定電圧値とを比較し、上記スイッチ手段のオンにより増大したコンデンサ電圧が低下して上記所定電圧値以下になった時点に検出信号を出力する比較手段とを備え、
上記同期制御手段は、上記パルス周波数変調信号におけるエッジに同期して上記半導体スイッチ素子をオンからオフに切り換える指示信号を送出し、上記比較手段により出力される上記検出信号に同期して上記半導体スイッチ素子をオフからオンに切り換える指示信号を送出するもので、
上記スイッチ制御手段は、当該エッジの所定時間後の上記遅延パルス信号におけるエッジに同期して上記スイッチ手段をオフからオンに切り換える指示信号を送出するもので、
上記所定時間は、上記同期制御手段により上記半導体スイッチ素子をオンからオフに切り換える指示信号が送出された時点から当該半導体スイッチ素子がオフ状態に移行するまでに要する時間より長い時間に設定されており、
上記所定電圧値は、上記比較手段により上記検出信号が出力される時点が、上記スイッチ制御手段により上記スイッチ手段をオンからオフに切り換える指示信号が送出される時点以降になるように設定されていることを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項３記載のＤＣ−ＤＣコンバータ回路において、上記所定電圧値として正の電圧値を生成する電圧生成手段を備え、上記比較手段は、上記電圧生成手段により生成される正の電圧値と上記コンデンサ電圧とを比較するものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001034823A JP3611794B2 (ja) | 2001-02-13 | 2001-02-13 | Ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001034823A JP3611794B2 (ja) | 2001-02-13 | 2001-02-13 | Ｄｃ−ｄｃコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002238247A JP2002238247A (ja) | 2002-08-23 |
| JP3611794B2 true JP3611794B2 (ja) | 2005-01-19 |
Family
ID=18898363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001034823A Expired - Fee Related JP3611794B2 (ja) | 2001-02-13 | 2001-02-13 | Ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611794B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028830A (ja) * | 2005-07-19 | 2007-02-01 | Mitsumi Electric Co Ltd | スイッチング電源およびその制御方法 |
| JP2007028829A (ja) * | 2005-07-19 | 2007-02-01 | Mitsumi Electric Co Ltd | 電流共振型ｄｃ／ｄｃコンバータおよびその共振電流制御方法 |
| JP4830467B2 (ja) * | 2005-11-29 | 2011-12-07 | ミツミ電機株式会社 | 共振形コンバータ |
| JP2008035691A (ja) * | 2006-06-29 | 2008-02-14 | Fujitsu Ten Ltd | ハーフブリッジ型のスイッチングレギュレータ、及び、電子機器 |
| JP5114906B2 (ja) * | 2006-09-25 | 2013-01-09 | パナソニック株式会社 | 系統連系インバータ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646863B2 (ja) * | 1988-02-26 | 1994-06-15 | 株式会社トーキン | スイッチング電源回路 |
| JP3185642B2 (ja) * | 1995-12-08 | 2001-07-11 | 松下電器産業株式会社 | スイッチング電源装置 |
| US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
| JP3511195B2 (ja) * | 1997-09-03 | 2004-03-29 | 株式会社ルネサステクノロジ | 電圧変換回路 |
| JP2000116120A (ja) * | 1998-10-07 | 2000-04-21 | Fuji Electric Co Ltd | 電力変換装置 |
-
2001
- 2001-02-13 JP JP2001034823A patent/JP3611794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002238247A (ja) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9906147B2 (en) | Adaptive dead time control apparatus and method for switching power converters | |
| US6535400B2 (en) | Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses | |
| CN108475992B (zh) | 用于控制谐振转换器的控制电路和方法以及功率逆变器 | |
| US7916506B2 (en) | Control device for use in a resonant direct current/direct current converter | |
| EP1148624A1 (en) | Method and apparatus to digitally control the turn-off time of synchronous rectifiers for switched mode power supplies with isolated topologies | |
| US20050110475A1 (en) | Adaptive delay control circuit for switched mode power supply | |
| US7508175B2 (en) | System and method for reducing body diode conduction | |
| CN109874375B (zh) | 电力变换装置 | |
| US10367413B2 (en) | Resonant system controller and cycle-by-cycle predictive soft switching | |
| WO2008022232A9 (en) | Clamp diode reset in a power converter and power outage detection in a switched mode power supply | |
| US20120294047A1 (en) | Resonant Converter | |
| JP3611794B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP6999387B2 (ja) | 電力変換装置 | |
| US11075582B2 (en) | Switching converter | |
| CN101207326A (zh) | 具有pwm信号用的延迟电路的逆变器 | |
| JP2006034069A (ja) | 昇降圧チョッパ回路 | |
| US20230077388A1 (en) | On-the-fly topology morphing for frequency-multiplier half-bridge operation | |
| US10523123B2 (en) | Method for actuating a multi-phase synchronous converter | |
| CN115912920A (zh) | 一种双向谐振型直流变换器的控制方法及控制电路 | |
| JP3755815B2 (ja) | スイッチング電源装置 | |
| JPH11341832A (ja) | 部分共振ｐｗｍインバータ | |
| JP7085054B1 (ja) | 同期整流制御装置 | |
| Ulrich | Multi-Level Flying Capacitor ZVS Clamp-Switch Boost Converter | |
| JP6191017B2 (ja) | ハーフブリッジ回路及びハーフブリッジ回路から構成されるフルブリッジ回路及び３相インバータ回路 | |
| US10574129B2 (en) | System and method for adaptively controlling a reconfigurable power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |