JP2002238247A - Ｄｃ−ｄｃコンバータ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＣ−ＤＣコンバータ回路の還流用ダイオー
ドにおける損失を低減することにより回路全体の効率を
向上する。 【解決手段】 コンバータ回路部１は、入力電圧Ｖinを
オンオフするトランジスタＱ１、リアクトルＬ２を備え
るとともに、アノードがアースラインに接続され、カソ
ードがリアクトルＬ１，Ｌ２の接続点に接続され、トラ
ンジスタＱ１がオフのときにリアクトルＬ２に蓄積され
たエネルギーを放出するための還流用ダイオードＤ２、
還流用ダイオードＤ２に並列接続された電界効果トラン
ジスタＱ２を備える。制御回路４は駆動回路３に制御信
号を送出し、トランジスタＱ１がオンのときに電界効果
トランジスタＱ２が同時にオンにならないように、トラ
ンジスタＱ１のオフ期間中に電界効果トランジスタＱ２
をオンにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共振型ＤＣ−ＤＣ
コンバータ回路に関するものである。

【０００２】

【従来の技術】従来、ＤＣ−ＤＣコンバータ回路とし
て、半導体スイッチ素子などからなるスイッチ手段のオ
ンオフを用いたスイッチモードコンバータが知られてい
る。このスイッチモードコンバータは、スイッチング周
波数が高くなるとスイッチング損失が増大するので、そ
のスイッチング損失を低減するために、共振用リアクト
ルおよび共振用コンデンサからなる共振回路を備え、電
圧共振を利用してゼロ電圧でスイッチングを行う方式
や、電流共振を利用してゼロ電流でスイッチングを行う
方式などを採用することが多い。

【０００３】図６は従来のＤＣ−ＤＣコンバータ回路の
回路図で、同図では全波形ゼロ電流スイッチング方式の
降圧形コンバータを示している。

【０００４】この回路は、入力電圧をチョッピングする
電界効果トランジスタＱ１１と、電流を逆方向に流すべ
くトランジスタＱ１１と逆並列に接続されたダイオード
Ｄ１１と、トランジスタＱ１１に直列に接続された共振
用リアクトルＬ１１と、共振用コンデンサＣ１１と、リ
アクトルＬ１２およびコンデンサＣ１２からなる低域通
過フィルタを備えており、この低域通過フィルタによ
り、チョッピングによって得られる出力電圧の脈動が抑
制されて平滑される。還流用ダイオードＤ１２は、トラ
ンジスタＱ１１がオフしたときに、リアクトルＬ１２に
蓄積されているエネルギーを放出して電圧出力を継続さ
せるためのものである。

【０００５】

【発明が解決しようとする課題】ダイオードの損失は、
その順方向電圧に比例するが、ダイオードの順方向電圧
は、一般に、例えば0.8Ｖと比較的高い。一方、上記従
来のＤＣ−ＤＣコンバータ回路におけるトランジスタＱ
１１の損失は、電流共振を利用しているために比較的小
さい。従って、上記従来のＤＣ−ＤＣコンバータ回路に
おいて、還流用ダイオードＤ１２の損失が回路全体の損
失に占める割合は、比較的大きいものとなっている。そ
こで、還流用ダイオードＤ１２の損失を低減することに
より、ＤＣ−ＤＣコンバータ回路の回路全体の効率を向
上することが望まれている。

【０００６】なお、順方向電圧の低い（すなわち損失の
小さい）ダイオードとして、ショットキ・バリア・ダイ
オードが知られている（例えば0.4Ｖ前後）。しかし、
このショットキ・バリア・ダイオードは、耐電圧が比較
的低く、リーク電流が比較的大きいために、耐久性や発
熱などを考慮するとＤＣ−ＤＣコンバータ回路の回路部
品として採用するのは困難である。

【０００７】本発明は、上記課題を解決するもので、Ｄ
Ｃ−ＤＣコンバータ回路の還流用ダイオードにおける損
失を低減することにより回路全体の効率を向上したＤＣ
−ＤＣコンバータ回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、一対の入力端
子間への入力電圧をオンオフするスイッチ手段と、共振
用リアクトルおよび共振用コンデンサからなる共振回路
と、出力電圧を平滑するための平滑用リアクトルと、上
記入力端子間において上記スイッチ手段に直列に接続さ
れ、上記スイッチ手段がオフのときに上記平滑用リアク
トルに蓄積されたエネルギーを放出するための還流用ダ
イオードと、上記スイッチ手段をオンオフする第１駆動
手段とを備えたスイッチング方式のＤＣ−ＤＣコンバー
タ回路において、上記還流用ダイオードに並列接続さ
れ、オン抵抗が当該還流用ダイオードより低い半導体ス
イッチ素子と、この半導体スイッチ素子をオンオフする
第２駆動手段と、上記第１駆動手段および第２駆動手段
に制御信号を送出して、上記半導体スイッチ素子のオン
期間が上記スイッチ手段のオフ期間に含まれるように上
記スイッチ手段および上記半導体スイッチ素子のオンオ
フを制御する制御手段とを備えたものである（請求項
１）。

【０００９】この構成によれば、駆動手段によりスイッ
チ手段がオンオフされると直流入力電圧がチョッピング
され、平滑用リアクトルにより平滑された直流出力電圧
が得られる。ここで、スイッチ手段がオフのときには、
平滑用リアクトルに蓄積されたエネルギーは、還流用ダ
イオードを介して放出されるが、当該スイッチ手段のオ
フ期間中で、還流用ダイオードに並列接続された半導体
スイッチ素子がオンのときは、還流用ダイオードに比べ
てオン抵抗が低い半導体スイッチ素子を介して放出され
て、直流出力電圧が継続して得られる。

【００１０】共振用リアクトルおよび共振用コンデンサ
からなる共振回路による共振によりスイッチ手段の損失
は低くなっているが、還流用ダイオードに代えて半導体
スイッチ素子を介してエネルギーを放出することにより
回路損失がさらに低下し、これによって回路の効率が向
上することとなる。

【００１１】また、還流用ダイオードに並列接続された
半導体スイッチ素子は、還流用ダイオードが入力端子間
においてスイッチ手段に直列に接続されているので、ス
イッチ手段と入力端子間において直列に接続されること
になるが、半導体スイッチ素子のオン期間がスイッチ手
段のオフ期間に含まれるように制御されるので、両者が
同時にオンになることによる入力端子間での短絡状態は
回避される。

【００１２】なお、還流用ダイオードに比べてオン抵抗
が低い半導体スイッチ素子として、例えば電界効果トラ
ンジスタ、バイポーラトランジスタ、ＩＧＢＴなどを採
用することができる。

【００１３】また、請求項１記載の構成において、出力
電圧を検出し、検出された出力電圧と設定値との電圧差
に応じた周波数のパルス周波数変調信号を出力する周波
数制御手段を備え、上記制御手段は、上記第１駆動手段
に制御信号を送出して上記スイッチ手段を上記パルス周
波数変調信号と同一の周期でオンオフさせるものであっ
て、上記スイッチ手段をオフからオンに切り換える指示
信号を送出し、その後、上記スイッチ手段に共振電流が
流れていないときに当該スイッチ手段をオンからオフに
切り換える指示信号を送出するスイッチ制御手段と、上
記第２駆動手段に制御信号を送出して上記半導体スイッ
チ素子を上記パルス周波数変調信号と同一の周期でオン
オフさせるものであって、上記パルス周波数変調信号の
エッジに基づき上記半導体スイッチ素子をオンからオフ
に切り換える指示信号を送出し、上記スイッチ制御手段
により上記スイッチ手段をオンからオフに切り換える指
示信号が送出された後、上記半導体スイッチ素子をオフ
からオンに切り換える指示信号を送出する同期制御手段
とを備えたもので、上記スイッチ制御手段は、上記同期
制御手段により上記半導体スイッチ素子をオンからオフ
に切り換える指示信号が送出された後、上記スイッチ手
段をオフからオンに切り換える指示信号を送出するもの
であるとしてもよい（請求項２）。

【００１４】この構成によれば、パルス周波数変調信号
のエッジに基づき半導体スイッチ素子をオンからオフに
切り換える指示信号が送出された後、スイッチ手段をオ
フからオンに切り換える指示信号が送出され、さらに、
スイッチ手段をオンからオフに切り換える指示信号が送
出された後、半導体スイッチ素子をオフからオンに切り
換える指示信号が送出されるので、共振型ＤＣ−ＤＣコ
ンバータで一般的に用いられるパルス周波数変調信号を
出力する周波数制御手段を備えた簡易な構成で、スイッ
チ手段および半導体スイッチ素子が同時にオンになるこ
とにより入力端子間が短絡状態になるのを回避すること
が可能になる。

【００１５】また、請求項２記載の構成において、上記
周波数制御手段から出力されるパルス周波数変調信号を
所定時間だけ遅延した遅延パルス信号を出力する遅延手
段を備え、上記同期制御手段は、上記パルス周波数変調
信号におけるエッジに同期して上記半導体スイッチ素子
をオンからオフに切り換える指示信号を送出し、上記ス
イッチ制御手段は、当該エッジの所定時間後の上記遅延
パルス信号におけるエッジに同期して上記スイッチ手段
をオフからオンに切り換える指示信号を送出し、上記同
期制御手段は、上記スイッチ制御手段により上記スイッ
チ手段をオフからオンに切り換える指示信号が送出され
た上記遅延パルス信号におけるエッジの当該遅延パルス
信号における次のエッジに同期して、上記半導体スイッ
チ素子をオフからオンに切り換える指示信号を送出する
もので、上記周波数制御手段は、上記スイッチ手段をオ
フからオンに切り換える上記遅延パルス信号におけるエ
ッジから当該遅延パルス信号における次のエッジまでの
時間が上記スイッチ手段のオン時間より大きい値になる
ようなデューティ比のパルス周波数変調信号を出力する
もので、上記所定時間は、上記同期制御手段により上記
半導体スイッチ素子をオンからオフに切り換える指示信
号が送出された時点から当該半導体スイッチ素子がオフ
状態に移行するまでに要する時間より長い時間に設定さ
れているとしてもよい（請求項３）。

【００１６】この構成によれば、パルス周波数変調信号
におけるエッジに同期して半導体スイッチ素子をオンか
らオフに切り換える指示信号が送出され、当該エッジの
所定時間後の遅延パルス信号におけるエッジに同期して
スイッチ手段をオフからオンに切り換える指示信号が送
出されるが、所定時間は、半導体スイッチ素子をオンか
らオフに切り換える指示信号が送出された時点から当該
半導体スイッチ素子がオフ状態に移行するまでに要する
時間より長い時間に設定されているので、スイッチ手段
がオンに切り換えられる時点では、半導体スイッチ素子
は既にオフ状態に移行しており、両者のオン状態が重な
ることはない。

【００１７】さらに、遅延パルス信号のエッジに同期し
てスイッチ手段がオフからオンに切り換えられた後、共
振電流が流れていないときにスイッチ手段をオンからオ
フに切り換える指示信号が送出される一方、そのエッジ
の次のエッジに同期して半導体スイッチ素子をオフから
オンに切り換える指示信号が送出される。

【００１８】ここで、スイッチ手段をオフからオンに切
り換える遅延パルス信号におけるエッジから当該遅延パ
ルス信号における次のエッジまでの時間がスイッチ手段
のオン時間より大きい値になるようなデューティ比のパ
ルス周波数変調信号が出力されているので、半導体スイ
ッチ素子がオンに切り換えられる時点では、スイッチ手
段は既にオフに切り換えられており、両者のオン状態が
重なることはない。

【００１９】従って、パルス周波数変調信号を遅延する
だけの簡易な構成で、スイッチ手段および半導体スイッ
チ素子が同時にオンになることにより入力端子間が短絡
状態になるのを確実に回避することが可能になる。

【００２０】なお、このＤＣ−ＤＣコンバータ回路が入
力電圧を降圧して出力する降圧形コンバータである場合
には、スイッチ手段のオン時間はパルス周波数変調信号
の半周期未満になるので、パルス周波数変調信号のデュ
ーティ比を例えば50％に設定しておけばよい。

【００２１】また、請求項２記載の構成において、上記
周波数制御手段から出力されるパルス周波数変調信号を
所定時間だけ遅延した遅延パルス信号を出力する遅延手
段と、上記共振用コンデンサの両端に発生するコンデン
サ電圧と所定電圧値とを比較し、上記スイッチ手段のオ
ンにより増大したコンデンサ電圧が低下して上記所定電
圧値以下になった時点に検出信号を出力する比較手段と
を備え、上記同期制御手段は、上記パルス周波数変調信
号におけるエッジに同期して上記半導体スイッチ素子を
オンからオフに切り換える指示信号を送出し、上記比較
手段により出力される上記検出信号に同期して上記半導
体スイッチ素子をオフからオンに切り換える指示信号を
送出するもので、上記スイッチ制御手段は、当該エッジ
の所定時間後の上記遅延パルス信号におけるエッジに同
期して上記スイッチ手段をオフからオンに切り換える指
示信号を送出するもので、上記所定時間は、上記同期制
御手段により上記半導体スイッチ素子をオンからオフに
切り換える指示信号が送出された時点から当該半導体ス
イッチ素子がオフ状態に移行するまでに要する時間より
長い時間に設定されており、上記所定電圧値は、上記比
較手段により上記検出信号が出力される時点が、上記ス
イッチ制御手段により上記スイッチ手段をオンからオフ
に切り換える指示信号が送出される時点以降になるよう
に設定されているとしてもよい（請求項４）。

【００２２】この構成によれば、パルス周波数変調信号
におけるエッジに同期して半導体スイッチ素子をオンか
らオフに切り換える指示信号が送出され、当該エッジの
所定時間後の遅延パルス信号におけるエッジに同期して
スイッチ手段をオフからオンに切り換える指示信号が送
出されるが、所定時間は、半導体スイッチ素子をオンか
らオフに切り換える指示信号が送出された時点から当該
半導体スイッチ素子がオフ状態に移行するまでに要する
時間より長い時間に設定されているので、スイッチ手段
がオンに切り換えられる時点では、半導体スイッチ素子
は既にオフ状態に移行しており、両者のオン状態が重な
ることはない。

【００２３】さらに、遅延パルス信号のエッジに同期し
てスイッチ手段がオフからオンに切り換えられた後、共
振電流が流れていないときにスイッチ手段をオンからオ
フに切り換える指示信号が送出される一方、スイッチ手
段のオンにより増大したコンデンサ電圧が所定電圧値以
下になった時点に同期して半導体スイッチ素子をオフか
らオンに切り換える指示信号が送出されるが、所定電圧
値は、比較手段により検出信号が出力される時点が、ス
イッチ制御手段によりスイッチ手段をオンからオフに切
り換える指示信号が送出される時点以降になるように設
定されていることから、半導体スイッチ素子がオンに切
り換えられる時点では、スイッチ手段は既にオフに切り
換えられており、両者のオン状態が重なることはない。

【００２４】従って、スイッチ手段および半導体スイッ
チ素子が同時にオンになることにより入力端子間が短絡
状態になるのを回避することが可能になる。

【００２５】この場合、所定電圧値として０Ｖ、すなわ
ちアースレベルを採用すると、回路構成が簡易なものと
なるが、請求項４記載の構成において、上記所定電圧値
として正の電圧値を生成する電圧生成手段を備え、上記
比較手段は、上記電圧生成手段により生成される正の電
圧値と上記コンデンサ電圧とを比較するものであるとす
ると（請求項５）、所定電圧値がアースレベルの場合に
比べて検出信号の出力時点が早くなるので、半導体スイ
ッチ素子のオン時間が長くなることから、回路損失をさ
らに低下することが可能になり、これによって回路の効
率をさらに一層向上することができる。

【００２６】

【発明の実施の形態】（第１実施形態）図１は本発明に
係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回
路ブロック図である。この回路は、コンバータ回路部１
と、駆動回路２，３と、制御回路４とを備えている。

【００２７】コンバータ回路部１は、入力端子５，６間
に印加される直流入力電圧Ｖinより低い直流出力電圧Ｖ
otを生成して出力端子７，８間に接続される負荷９に印
加するもので、公知の全波形ゼロ電流スイッチング方式
の降圧形コンバータを構成している。

【００２８】すなわち、このコンバータ回路部１は、ド
レインが入力端子５に接続され、入力電圧Ｖinをチョッ
ピング（オンオフ）する電界効果トランジスタ（スイッ
チ手段）Ｑ１と、電流を逆方向に流すべくトランジスタ
Ｑ１と逆並列に接続され（すなわちアノードがソースに
接続され、カソードがドレインに接続され）たダイオー
ドＤ１と、トランジスタＱ１に直列に接続された共振用
リアクトルＬ１と、共振用コンデンサＣ１と、リアクト
ルＬ２およびコンデンサＣ２からなる平滑用の低域通過
フィルタと、アノードがアースラインに接続され、カソ
ードが共振用リアクトルＬ１とリアクトルＬ２との接続
点に接続され、トランジスタＱ１がオフのときにリアク
トルＬ２に蓄積されたエネルギーを放出するための還流
用ダイオードＤ２とから構成されている。上記低域通過
フィルタにより脈動が抑制されて平滑された出力電圧Ｖ
otが出力される。

【００２９】コンバータ回路部１は、さらに、還流用ダ
イオードＤ２に並列接続された電界効果トランジスタ
（半導体スイッチ素子）Ｑ２を備えている。

【００３０】駆動回路２は、制御回路４からの制御信号
に従ってトランジスタＱ１をオンオフするもので、駆動
回路３は、制御回路４からの制御信号に従ってトランジ
スタＱ２をオンオフするものである。

【００３１】制御回路４は、ＣＰＵ、メモリやＡ／Ｄ変
換器などからなり、駆動回路２，３にパルス信号からな
る制御信号を送出してトランジスタＱ１，Ｑ２のオンオ
フを制御するもので、以下の機能〜を有する。

【００３２】出力電圧Ｖotを検出する機能； トランジスタＱ１をオンにした後、ｉ＜０のとき（す
なわち共振電流ｉが反転してダイオードＤ１に流れてい
るとき）に、トランジスタＱ１をオンからオフに切り換
えるゼロ電流スイッチングを行う機能； 検出した出力電圧Ｖotが予め設定された値に一致する
ように、トランジスタＱ１のスイッチング周波数を制御
する機能； 上記，により決定されるトランジスタＱ１のオン
オフに対して、トランジスタＱ１がオンのときに電界効
果トランジスタＱ２が同時にオンにならないように、ト
ランジスタＱ１のオフ期間中に電界効果トランジスタＱ
２をオンにする機能。

【００３３】この構成において、トランジスタＱ１がオ
ンのときにトランジスタＱ２が同時にオンにならないよ
うに、トランジスタＱ１のオンからオフへの切換え後に
トランジスタＱ２がオフからオンに切り換えられ、トラ
ンジスタＱ１がオフからオンに切り換えられる前に、ト
ランジスタＱ２がオンからオフに切り換えられる。

【００３４】従って、リアクトルＬ２に蓄積されたエネ
ルギーは、トランジスタＱ１のオフ期間中において、ト
ランジスタＱ２がオフのときは還流用ダイオードＤ２を
介して放出され、トランジスタＱ２がオンのときはトラ
ンジスタＱ２を介して放出されて、電圧出力が継続され
ることとなる。

【００３５】電界効果トランジスタのオン抵抗は低い
（例えば0.004Ωのものを使用）ため、例えばドレイン
電流が20Ａ時に、電界効果トランジスタのソース・ドレ
イン間の電圧降下は0.1Ｖ未満にすることができる。従
って、還流用ダイオードＤ２に代えて電界効果トランジ
スタＱ２を介してリアクトルＬ２のエネルギーを放出す
ることにより、回路損失を大幅に低減することができ
る。

【００３６】このように、第１実施形態によれば、還流
用ダイオードＤ２に並列に電界効果トランジスタＱ２を
接続し、トランジスタＱ１がオフのときに、電界効果ト
ランジスタＱ２をオンにするようにしているので、ダイ
オードに比べてオン抵抗の小さい電界効果トランジスタ
を介してリアクトルＬ２のエネルギーが放出されること
から、回路損失を低減することができ、これによって、
ＤＣ−ＤＣコンバータ回路の効率を向上することができ
る。

【００３７】（第２実施形態）図２は本発明に係るＤＣ
−ＤＣコンバータ回路の第２実施形態を示す回路ブロッ
ク図、図３は図２の各部〜の信号を示すタイミング
チャートである。なお、図１と同一物には同一符号を付
している。

【００３８】図２において、共振用リアクトルＬ１に直
列に接続された電流検出回路１１は、例えばカレントト
ランスからなり、共振用リアクトルＬ１に流れる共振電
流ｉを検出するもので、共振電流ｉに比例する検出値を
比較回路１７に送出する。

【００３９】電圧周波数（Ｖ／Ｆ）制御回路１２は、出
力電圧Ｖotを検出し、検出された出力電圧Ｖotと設定値
生成回路１３で生成される設定値とを比較し、その電圧
差に応じて、出力電圧Ｖotが設定値に維持されるような
周波数のパルス周波数変調信号を、遅延回路１４および
合成回路２０に送出するものである。また、Ｖ／Ｆ制御
回路１２は、計時のためのクロック同期信号を遅延回路
１８に送出する。なお、本実施形態では、図３のに示
すように、Ｖ／Ｆ制御回路１２は、デューティ比50％の
パルス周波数変調信号を出力している。

【００４０】遅延回路１４は、Ｖ／Ｆ制御回路１２から
のパルス周波数変調信号を所定時間Ｔ１だけ遅延した遅
延パルス信号を合成回路１９，２０に送出するものであ
る。

【００４１】保持回路１５は、電流検出回路１１により
検出される共振電流ｉのピーク値ｉｐを保持するもの
で、分圧回路１６は、保持回路１５で保持されているピ
ーク値の所定比（＜１）を閾値ｉthとして比較回路１７
に送出するものである。なお、保持回路１５は、例えば
コンデンサで構成され、図３のに示すようにピーク値
ｉｐは漸減することになるので、保持回路１５が保持す
るピーク値を１周期ごとにリセットする必要はない。

【００４２】比較回路１７は、電流検出回路１１により
検出される共振電流ｉと分圧回路１６から送られる閾値
ｉthとを比較して、共振電流ｉが低下して閾値ｉth以下
になる（ｉ≦ｉth）と、その旨の検出信号を遅延回路１
８に送出するものである。

【００４３】遅延回路１８は、Ｖ／Ｆ制御回路１２から
送られてくるクロック同期信号に基づき比較回路１７に
よる検出信号の送出時点からの経過時間をカウントし、
所定時間Ｔ２が経過した時点でオフ信号を合成回路１９
に送出するものである。

【００４４】合成回路１９は、駆動回路２に制御信号を
送出してトランジスタＱ１のオンオフを制御するもの
で、遅延回路１４からの遅延パルス信号の立上り（エッ
ジ）に同期してトランジスタＱ１をオフからオンに切り
換える指示信号を送出し、遅延回路１８からのオフ信号
に同期してトランジスタＱ１をオンからオフに切り換え
る指示信号を送出する。

【００４５】合成回路２０は、駆動回路３に制御信号を
送出してトランジスタＱ２のオンオフを制御するもの
で、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の
立上り（エッジ）に同期してトランジスタＱ２をオンか
らオフに切り換える指示信号を送出し、遅延回路１４か
らの遅延パルス信号の立下り（エッジ）に同期してトラ
ンジスタＱ２をオフからオンに切り換える指示信号を送
出する。

【００４６】このように構成された回路の作用について
説明する。図３の，に示すように、Ｖ／Ｆ制御回路
１２から出力されるパルス周波数変調信号から所定時間
Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出
力される。

【００４７】この遅延パルス信号の立上り（エッジ）に
同期してトランジスタＱ１がオフからオンに切り換えら
れる（図３の）。

【００４８】次いで、トランジスタＱ１のオンにより共
振電流ｉが上昇を開始し、共振電流ｉのピーク値ｉｐが
保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉ
thとされ、共振電流ｉが低下してｉ≦ｉthになった時点
から所定時間Ｔ２が経過すると、トランジスタＱ１がオ
フにされる（図３の，）。ここで、所定時間Ｔ２は
トランジスタＱ１がｉ＜０の間にオフになるように設定
されているので、確実にゼロ電流スイッチングが行われ
る。

【００４９】一方、Ｖ／Ｆ制御回路１２から出力される
パルス周波数変調信号の立下り（エッジ）に同期してト
ランジスタＱ２がオンからオフに切り換えられ（図３の
，）、遅延回路１４から出力される遅延パルス信号
の立下りに同期してトランジスタＱ２がオフからオンに
切り換えられる（図３の，）。

【００５０】従って、図３の，に示すように、トラ
ンジスタＱ２のオンからオフへの切換時点から所定時間
Ｔ１経過後にトランジスタＱ１がオフからオンに切り換
えられているので、所定時間Ｔ１を、電界効果トランジ
スタＱ２がオン状態でオフへの切換指示信号を受けた時
点から完全にオフ状態に移行するまでに要する時間より
長い時間に設定しておくことにより、トランジスタＱ２
のオンとトランジスタＱ１のオンとが重なることはな
い。

【００５１】また、図３の，に示すように、トラン
ジスタＱ１のオンからオフへの切換時点から時間(Ｔ３
−Ｔ４)経過後にトランジスタＱ２がオフからオンに切
り換えられている。ここで、コンバータ回路部１は降圧
形コンバータであるので、トランジスタＱ１のデューテ
ィ比が50％に達することはないことから、常にＴ３＞Ｔ
４になる。従って、トランジスタＱ１がオフになる前に
トランジスタＱ２がオンになることはない。

【００５２】そして、トランジスタＱ２がオンの間は、
還流用ダイオードＤ２に代えて、オン抵抗が低い（例え
ば0.05Ω未満）電界効果トランジスタＱ２を介してリア
クトルＬ２に蓄積されたエネルギーが放出されることと
なり、第１実施形態と同様の効果が得られる。

【００５３】また、第２実施形態によれば、遅延回路１
４からの遅延パルス信号の立上り（エッジ）に同期して
トランジスタＱ１をオフからオンに切り換え、遅延回路
１８からのオフ信号に同期してトランジスタＱ１をオン
からオフに切り換えるとともに、Ｖ／Ｆ制御回路１２か
らのパルス周波数変調信号の立上り（エッジ）に同期し
てトランジスタＱ２をオンからオフに切り換え、遅延回
路１４からの遅延パルス信号の立下り（エッジ）に同期
してトランジスタＱ２をオフからオンに切り換えるよう
にしており、所定時間Ｔ１を、電界効果トランジスタＱ
２がオン状態でオフへの切換指示信号を受けた時点から
完全にオフ状態に移行するまでに要する時間より長い時
間に設定しておくことにより、トランジスタＱ１，Ｑ２
が同時にオンになって入力端子５，６間が短絡状態にな
るのを、簡易な回路構成で確実に回避することができ
る。

【００５４】また、第２実施形態によれば、共振電流ｉ
のピーク値ｉｐの所定比を閾値ｉthとし、共振電流ｉが
閾値ｉth以下になった時点から所定時間Ｔ２の経過後に
トランジスタＱ１をオンからオフに切り換えるようにし
ているので、確実にゼロ電流スイッチングを行うことが
でき、スイッチング損失の増大を未然に防止することが
できる。

【００５５】また、第２実施形態によれば、動作環境の
変化や経年劣化などにより、共振電流ｉの大きさや波形
が変化すると、その変化に応じて閾値ｉthが変化するこ
とになるので、動作環境などの変化によりｉ＝０になる
タイミングが変化した場合でも、確実にゼロ電流スイッ
チングを行うことができる。

【００５６】（第３実施形態）図４は本発明に係るＤＣ
−ＤＣコンバータ回路の第３実施形態を示す回路ブロッ
ク図、図５は図４の各部〜の信号を示すタイミング
チャートである。なお、図２と同一物には同一符号を付
し、説明を省略する。

【００５７】比較回路２１は、共振用コンデンサＣ１の
コンデンサ電圧ｖ_Cを検出し、電圧閾値生成回路２２で
生成される閾値（本実施形態では例えばアースレベル、
すなわち０Ｖ）と検出したコンデンサ電圧ｖ_Cとを比較
して、合成回路２３に比較結果に応じた信号を送出する
もので、ｖ_C＞０のときはオフ信号を送出し、トランジ
スタＱ１のオンにより増大したコンデンサ電圧ｖ_Cが低
下してｖ_C≦０になると、オフ信号からオン信号に切り
換える立上りにより検出信号を送出するものである。

【００５８】合成回路２３は、駆動回路３に制御信号を
送出してトランジスタＱ２のオンオフを制御するもの
で、Ｖ／Ｆ制御回路１２からのパルス周波数変調信号の
立上り（エッジ）に同期してトランジスタＱ２をオンか
らオフに切り換える指示信号を送出し、比較回路２１か
らの検出信号（立上り）に同期してトランジスタＱ２を
オフからオンに切り換える指示信号を送出する。

【００５９】このように構成された回路の作用について
説明する。図５の，に示すように、Ｖ／Ｆ制御回路
１２から出力されるパルス周波数変調信号から所定時間
Ｔ１だけ遅延した遅延パルス信号が遅延回路１４から出
力される。

【００６０】この遅延パルス信号の立上りに同期してト
ランジスタＱ１がオフからオンに切り換えられる（図５
の）。

【００６１】そして、第２実施形態と同様にトランジス
タＱ１がオンからオフに切り換えられて、確実にゼロ電
流スイッチングが行われる（図５の，）。

【００６２】一方、共振電流ｉが増大してそのレベルが
出力電流Ｉot以上（ｉ≧Ｉot）になると、共振用コンデ
ンサＣ１のコンデンサ電圧ｖ_Cが上昇を開始して（図５
の）、ｖ_C＞０になると、比較回路２１の出力信号が
オンからオフに切り換えられる（図５の）。そして、
増大したコンデンサ電圧ｖ_Cが低下して０≦ｖ_Cになる
と、比較回路２１の出力信号がオフからオンに切り換え
られ、これに同期してトランジスタＱ２がオフからオン
に切り換えられる（図５の，）。

【００６３】従って、図５の，に示すように、トラ
ンジスタＱ２のオンからオフへの切換時点から所定時間
Ｔ１経過後にトランジスタＱ１がオフからオンに切り換
えられているので、第２実施形態と同様に、所定時間Ｔ
１を、電界効果トランジスタＱ２がオン状態でオフへの
切換指示信号を受けた時点から完全にオフ状態に移行す
るまでに要する時間より長い時間に設定しておくことに
より、トランジスタＱ２のオンとトランジスタＱ１のオ
ンとが重なることはない。

【００６４】また、図５の，に示すように、コンデ
ンサ電圧ｖ_Cが０に戻るのは周期信号である共振電流ｉ
が０に戻った時点から時間Ｔ５の経過後であるので、所
定時間Ｔ２があまり大きくならないように、例えばトラ
ンジスタＱ１のオフ時点がｉ＜０の期間のほぼ中央にな
るように、所定時間Ｔ２の大きさを設定しておくことに
より、トランジスタＱ２のオンとトランジスタＱ１のオ
ンとが重ならないようにすることができる。

【００６５】そして、トランジスタＱ２がオンの間は、
還流用ダイオードＤ２に代えて、オン抵抗が低い（例え
ば0.05Ω未満）電界効果トランジスタＱ２を介してリア
クトルＬ２に蓄積されたエネルギーが放出される。これ
によって、第３実施形態によれば、第１、第２実施形態
と同様の効果を得ることができる。

【００６６】なお、上記第２、第３実施形態では、Ｖ／
Ｆ制御回路１２から出力されるパルス周波数変調信号の
デューティ比を50％としているので、Ｖ／Ｆ制御回路１
２および遅延回路１４からの信号の立上りと立下りを入
れ換えてもよい（すなわち動作を半周期ずらせてもよ
い）。例えば、Ｖ／Ｆ制御回路１２からのパルス周波数
変調信号の立下りに同期してトランジスタＱ２をオンか
らオフに切り換え、遅延回路１４からの遅延パルス信号
の立上りに同期してトランジスタＱ２をオフからオンに
切り換えるようにしてもよい。

【００６７】また、上記第２実施形態では、パルス周波
数変調信号のデューティ比を50％としているが、これに
限られず、図３の，において、(Ｔ３−Ｔ４)＞０に
なるようなデューティ比であればよい。この場合にも、
トランジスタＱ１がオフになる前にトランジスタＱ２が
オンになることはない。

【００６８】また、上記第３実施形態では、電圧閾値生
成回路２２で生成される閾値（所定電圧値）を０Ｖ、す
なわちアースレベルとしているが、これに限られず、電
圧閾値生成回路２２は、閾値として正の電圧値を生成す
るものとしてもよい。この形態によれば、トランジスタ
Ｑ２のオン時点が第３実施形態の場合に比べて早くなる
ので、トランジスタＱ２のオン時間を増大することがで
き、これによって回路の損失をさらに低減することがで
きる。なお、正の電圧値のレベルは、トランジスタのオ
フ時点、すなわち所定時間Ｔ２の大きさなどを考慮し
て、トランジスタＱ１，Ｑ２が同時にオンにならないよ
うに設定しておけばよい。

【００６９】また、上記第３実施形態において、トラン
ジスタＱ１がオンである旨の信号を合成回路２３に入力
するように構成するとともに、合成回路２３は、当該信
号の入力中には、トランジスタＱ２のオンを禁止するよ
うに構成してもよい。これによって、トランジスタＱ
１，Ｑ２が同時にオンになって入力端子５，６間が短絡
状態になるのを、より確実に防止することができる。

【００７０】また、上記第１〜第３実施形態では、還流
用ダイオードＤ２に並列に電界効果トランジスタＱ２を
接続しているが、これに限られず、電界効果トランジス
タＱ２に代えて、ダイオードに比べてオン抵抗が低い半
導体スイッチ素子、例えばバイポーラトランジスタ、Ｉ
ＧＢＴなどを採用してもよい。

【００７１】なお、上記各実施形態では、コンバータ回
路部１として、全波形ゼロ電流スイッチング方式の降圧
形コンバータを用いて説明しているが、これに限られ
ず、例えば半波形ゼロ電流スイッチング方式などの他の
ＤＣ−ＤＣコンバータに適用することができる。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
スイッチ手段がオフのときに平滑用リアクトルに蓄積さ
れたエネルギーを放出するための還流用ダイオードにオ
ン抵抗のより低い半導体スイッチ素子を並列接続し、半
導体スイッチのオン期間がスイッチ手段のオフ期間に含
まれるように制御しているので、スイッチ手段がオフの
ときには、平滑用リアクトルに蓄積されたエネルギーは
還流用ダイオードを介して放出されるが、半導体スイッ
チ素子がオンのときは、還流用ダイオードに比べてオン
抵抗の低い半導体スイッチ素子を介して放出されるの
で、回路損失を低減することができ、これによって回路
効率を向上することができる。

【００７３】また、出力電圧を検出し、検出された出力
電圧と設定値との電圧差に応じた周波数のパルス周波数
変調信号を出力する周波数制御手段と、上記スイッチ手
段をオフからオンに切り換える指示信号を送出し、その
後、上記スイッチ手段に共振電流が流れていないときに
当該スイッチ手段をオンからオフに切り換える指示信号
を送出するスイッチ制御手段と、上記パルス周波数変調
信号のエッジに基づき上記半導体スイッチ素子をオンか
らオフに切り換える指示信号を送出し、上記スイッチ制
御手段により上記スイッチ手段をオンからオフに切り換
える指示信号が送出された後、上記半導体スイッチ素子
をオフからオンに切り換える指示信号を送出する同期制
御手段とを備え、上記スイッチ制御手段は、上記同期制
御手段により上記半導体スイッチ素子をオンからオフに
切り換える指示信号が送出された後、上記スイッチ手段
をオフからオンに切り換える指示信号を送出するように
しているので、共振型ＤＣ−ＤＣコンバータで一般的に
用いられるパルス周波数変調信号を出力する周波数制御
手段を備えた簡易な構成で、スイッチ手段および半導体
スイッチ素子が同時にオンになることにより入力端子間
が短絡状態になるのを回避することができる。

【００７４】また、上記周波数制御手段から出力される
パルス周波数変調信号を所定時間だけ遅延した遅延パル
ス信号を出力する遅延手段を備え、上記同期制御手段
は、上記パルス周波数変調信号におけるエッジに同期し
て上記半導体スイッチ素子をオンからオフに切り換える
指示信号を送出し、上記スイッチ制御手段は、当該エッ
ジの所定時間後の上記遅延パルス信号におけるエッジに
同期して上記スイッチ手段をオフからオンに切り換える
指示信号を送出し、上記同期制御手段は、上記スイッチ
制御手段により上記スイッチ手段をオフからオンに切り
換える指示信号が送出された上記遅延パルス信号におけ
るエッジの当該遅延パルス信号における次のエッジに同
期して、上記半導体スイッチ素子をオフからオンに切り
換える指示信号を送出するもので、上記周波数制御手段
は、上記スイッチ手段をオフからオンに切り換える上記
遅延パルス信号におけるエッジから当該遅延パルス信号
における次のエッジまでの時間が上記スイッチ手段のオ
ン時間より大きい値になるようなデューティ比のパルス
周波数変調信号を出力するもので、上記所定時間は、上
記同期制御手段により上記半導体スイッチ素子をオンか
らオフに切り換える指示信号が送出された時点から当該
半導体スイッチ素子がオフ状態に移行するまでに要する
時間より長い時間に設定されているので、パルス周波数
変調信号を遅延するだけの簡易な構成で、スイッチ手段
および半導体スイッチ素子が同時にオンになることによ
り入力端子間が短絡状態になるのを確実に回避できる。

【００７５】また、上記周波数制御手段から出力される
パルス周波数変調信号を所定時間だけ遅延した遅延パル
ス信号を出力する遅延手段と、上記共振用コンデンサの
両端に発生するコンデンサ電圧と所定電圧値とを比較
し、上記スイッチ手段のオンにより増大したコンデンサ
電圧が低下して上記所定電圧値以下になった時点に検出
信号を出力する比較手段とを備え、上記同期制御手段
は、上記パルス周波数変調信号におけるエッジに同期し
て上記半導体スイッチ素子をオンからオフに切り換える
指示信号を送出し、上記比較手段により出力される上記
検出信号に同期して上記半導体スイッチ素子をオフから
オンに切り換える指示信号を送出するもので、上記スイ
ッチ制御手段は、当該エッジの所定時間後の上記遅延パ
ルス信号におけるエッジに同期して上記スイッチ手段を
オフからオンに切り換える指示信号を送出するもので、
上記所定時間は、上記同期制御手段により上記半導体ス
イッチ素子をオンからオフに切り換える指示信号が送出
された時点から当該半導体スイッチ素子がオフ状態に移
行するまでに要する時間より長い時間に設定され、上記
所定電圧値は、上記比較手段により上記検出信号が出力
される時点が、上記スイッチ制御手段により上記スイッ
チ手段をオンからオフに切り換える指示信号が送出され
る時点以降になるように設定されると、スイッチ手段お
よび半導体スイッチ素子が同時にオンになることにより
入力端子間が短絡状態になるのを回避することができ
る。

【００７６】この構成において、所定電圧値として０
Ｖ、すなわちアースレベルを採用すると、回路構成を簡
易なものとすることができるが、上記所定電圧値として
正の電圧値を生成する電圧生成手段を備え、上記比較手
段は、上記電圧生成手段により生成される正の電圧値と
上記コンデンサ電圧とを比較するものであるとすると、
所定電圧値がアースレベルの場合に比べて検出信号の出
力時点が早くなるので、半導体スイッチ素子のオン時間
が長くなることから、回路損失をさらに低下することが
でき、これによって回路の効率をさらに一層向上するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係るＤＣ−ＤＣコンバータ回路の第１
実施形態を示す回路ブロック図である。

【図２】本発明に係るＤＣ−ＤＣコンバータ回路の第２
実施形態を示す回路ブロック図である。

【図３】図２の各部〜の信号を示すタイミングチャ
ートである。

【図４】本発明に係るＤＣ−ＤＣコンバータ回路の第３
実施形態を示す回路ブロック図である。

【図５】図４の各部〜の信号を示すタイミングチャ
ートである。

【図６】従来のＤＣ−ＤＣコンバータ回路を示す回路図
である。

【符号の説明】

１ コンバータ回路部 ２ 駆動回路（第１駆動手段） ３ 駆動回路（第２駆動手段） ４ 制御回路（制御手段） １２ 電圧周波数制御回路（周波数制御手段） １４ 遅延回路（遅延手段） １９ 合成回路（スイッチ制御手段） ２０，２３ 合成回路（同期制御手段） ２１ 比較回路（比較手段） Ｑ１ トランジスタ（スイッチ手段） Ｑ２ 電界効果トランジスタ（半導体スイッチ素子） Ｃ１ 共振用コンデンサ Ｄ２ 還流用ダイオード Ｌ１ 共振用リアクトル Ｌ２ 平滑用リアクトル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 陳 登 愛知県名古屋市南区菊住１丁目７番10号 株式会社オートネットワーク技術研究所内 (72)発明者 ▲高▼阪 光昭 愛知県名古屋市南区菊住１丁目７番10号 株式会社オートネットワーク技術研究所内 (72)発明者 一色 功雄 愛知県名古屋市南区菊住１丁目７番10号 株式会社オートネットワーク技術研究所内 Ｆターム(参考） 5H730 AA14 AS01 AS05 BB13 BB63 DD04 DD26 EE10 FD03 FD51 FG07

Claims (5)

【特許請求の範囲】
1. 【請求項１】 一対の入力端子間への入力電圧をオンオ
   フするスイッチ手段と、共振用リアクトルおよび共振用
   コンデンサからなる共振回路と、出力電圧を平滑するた
   めの平滑用リアクトルと、上記入力端子間において上記
   スイッチ手段に直列に接続され、上記スイッチ手段がオ
   フのときに上記平滑用リアクトルに蓄積されたエネルギ
   ーを放出するための還流用ダイオードと、上記スイッチ
   手段をオンオフする第１駆動手段とを備えたスイッチン
   グ方式のＤＣ−ＤＣコンバータ回路において、 上記還流用ダイオードに並列接続され、オン抵抗が当該
   還流用ダイオードより低い半導体スイッチ素子と、 この半導体スイッチ素子をオンオフする第２駆動手段
   と、 上記第１駆動手段および第２駆動手段に制御信号を送出
   して、上記半導体スイッチ素子のオン期間が上記スイッ
   チ手段のオフ期間に含まれるように上記スイッチ手段お
   よび上記半導体スイッチ素子のオンオフを制御する制御
   手段とを備えたことを特徴とするＤＣ−ＤＣコンバータ
   回路。
2. 【請求項２】 請求項１記載のＤＣ−ＤＣコンバータ回
   路において、出力電圧を検出し、検出された出力電圧と
   設定値との電圧差に応じた周波数のパルス周波数変調信
   号を出力する周波数制御手段を備え、 上記制御手段は、 上記第１駆動手段に制御信号を送出して上記スイッチ手
   段を上記パルス周波数変調信号と同一の周期でオンオフ
   させるものであって、上記スイッチ手段をオフからオン
   に切り換える指示信号を送出し、その後、上記スイッチ
   手段に共振電流が流れていないときに当該スイッチ手段
   をオンからオフに切り換える指示信号を送出するスイッ
   チ制御手段と、 上記第２駆動手段に制御信号を送出して上記半導体スイ
   ッチ素子を上記パルス周波数変調信号と同一の周期でオ
   ンオフさせるものであって、上記パルス周波数変調信号
   のエッジに基づき上記半導体スイッチ素子をオンからオ
   フに切り換える指示信号を送出し、上記スイッチ制御手
   段により上記スイッチ手段をオンからオフに切り換える
   指示信号が送出された後、上記半導体スイッチ素子をオ
   フからオンに切り換える指示信号を送出する同期制御手
   段とを備えたもので、 上記スイッチ制御手段は、上記同期制御手段により上記
   半導体スイッチ素子をオンからオフに切り換える指示信
   号が送出された後、上記スイッチ手段をオフからオンに
   切り換える指示信号を送出するものであることを特徴と
   するＤＣ−ＤＣコンバータ回路。
3. 【請求項３】 請求項２記載のＤＣ−ＤＣコンバータ回
   路において、上記周波数制御手段から出力されるパルス
   周波数変調信号を所定時間だけ遅延した遅延パルス信号
   を出力する遅延手段を備え、 上記同期制御手段は、上記パルス周波数変調信号におけ
   るエッジに同期して上記半導体スイッチ素子をオンから
   オフに切り換える指示信号を送出し、 上記スイッチ制御手段は、当該エッジの所定時間後の上
   記遅延パルス信号におけるエッジに同期して上記スイッ
   チ手段をオフからオンに切り換える指示信号を送出し、 上記同期制御手段は、上記スイッチ制御手段により上記
   スイッチ手段をオフからオンに切り換える指示信号が送
   出された上記遅延パルス信号におけるエッジの当該遅延
   パルス信号における次のエッジに同期して、上記半導体
   スイッチ素子をオフからオンに切り換える指示信号を送
   出するもので、 上記周波数制御手段は、上記スイッチ手段をオフからオ
   ンに切り換える上記遅延パルス信号におけるエッジから
   当該遅延パルス信号における次のエッジまでの時間が上
   記スイッチ手段のオン時間より大きい値になるようなデ
   ューティ比のパルス周波数変調信号を出力するもので、 上記所定時間は、上記同期制御手段により上記半導体ス
   イッチ素子をオンからオフに切り換える指示信号が送出
   された時点から当該半導体スイッチ素子がオフ状態に移
   行するまでに要する時間より長い時間に設定されている
   ことを特徴とするＤＣ−ＤＣコンバータ回路。
4. 【請求項４】 請求項２記載のＤＣ−ＤＣコンバータ回
   路において、 上記周波数制御手段から出力されるパルス周波数変調信
   号を所定時間だけ遅延した遅延パルス信号を出力する遅
   延手段と、 上記共振用コンデンサの両端に発生するコンデンサ電圧
   と所定電圧値とを比較し、上記スイッチ手段のオンによ
   り増大したコンデンサ電圧が低下して上記所定電圧値以
   下になった時点に検出信号を出力する比較手段とを備
   え、 上記同期制御手段は、上記パルス周波数変調信号におけ
   るエッジに同期して上記半導体スイッチ素子をオンから
   オフに切り換える指示信号を送出し、上記比較手段によ
   り出力される上記検出信号に同期して上記半導体スイッ
   チ素子をオフからオンに切り換える指示信号を送出する
   もので、 上記スイッチ制御手段は、当該エッジの所定時間後の上
   記遅延パルス信号におけるエッジに同期して上記スイッ
   チ手段をオフからオンに切り換える指示信号を送出する
   もので、 上記所定時間は、上記同期制御手段により上記半導体ス
   イッチ素子をオンからオフに切り換える指示信号が送出
   された時点から当該半導体スイッチ素子がオフ状態に移
   行するまでに要する時間より長い時間に設定されてお
   り、 上記所定電圧値は、上記比較手段により上記検出信号が
   出力される時点が、上記スイッチ制御手段により上記ス
   イッチ手段をオンからオフに切り換える指示信号が送出
   される時点以降になるように設定されていることを特徴
   とするＤＣ−ＤＣコンバータ回路。
5. 【請求項５】 請求項４記載のＤＣ−ＤＣコンバータ回
   路において、上記所定電圧値として正の電圧値を生成す
   る電圧生成手段を備え、上記比較手段は、上記電圧生成
   手段により生成される正の電圧値と上記コンデンサ電圧
   とを比較するものであることを特徴とするＤＣ−ＤＣコ
   ンバータ回路。