JP3610888B2 - 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 Download PDF

Info

Publication number
JP3610888B2
JP3610888B2 JP2000204016A JP2000204016A JP3610888B2 JP 3610888 B2 JP3610888 B2 JP 3610888B2 JP 2000204016 A JP2000204016 A JP 2000204016A JP 2000204016 A JP2000204016 A JP 2000204016A JP 3610888 B2 JP3610888 B2 JP 3610888B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive tape
semiconductor device
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000204016A
Other languages
English (en)
Other versions
JP2002026038A (ja
Inventor
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000204016A priority Critical patent/JP3610888B2/ja
Publication of JP2002026038A publication Critical patent/JP2002026038A/ja
Application granted granted Critical
Publication of JP3610888B2 publication Critical patent/JP3610888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
高密度の半導体装置を実現するため、近年、半導体チップの薄型化が進んでいる。これによって、製造時において半導体チップの取り扱いが従来にも増して難しくなっている。
【０００３】
例えば、接着テープ上において個片に切断された半導体チップを、その後、基板上に搭載するまでの間の取り扱いにおいて、半導体チップに直接的に加えられるストレスで、半導体チップが割れてしまう場合があった。
【０００４】
本発明はこの問題点を解決するためのものであり、その目的は、半導体チップの取り扱いに優れる半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器に関する。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、
電極を有する半導体チップが一方の面に貼り付けられた接着テープを、その他方の面でステージに吸着させる工程を含み、
前記ステージの前記接着テープを吸着する支持面には、砥粒材で削られることによって形成された複数の突起が２次元的に広がっており、
前記接着テープを前記ステージに吸着させる工程で、前記接着テープを、前記複数の突起で支持して、突起間において前記半導体チップから剥がす。
【０００６】
本発明によれば、半導体チップを、例えば接着テープ越しにピンによって突き上げることなく、接着テープから剥離できる。これによって、突き上げピンによる調整及び管理等の手間をなくすことができる。また、ピンで突き上げることによる半導体チップへの直接的なストレスをなくすことができる。したがって、例えば、薄く割れやすい半導体チップであっても、容易に半導体装置を製造できる。
【０００７】
（２）この半導体装置の製造方法において、前記突起は、前記ステージの前記支持面が砥粒材で削られることによって形成されてもよい。
【０００８】
これによれば、例えば、一様に複数の突起が細かく並んだ支持面で接着テープを吸着できるので、バランス良く接着テープを吸着できる。これによって、接着テープをステージに吸着させたときに半導体チップが傾くことを妨げ、かつ、効果的に半導体チップを接着テープから剥がすことができる。
【０００９】
（３）この半導体装置の製造方法において、前記接着テープは、所定のエネルギーを加えることでその接着力が弱められる性質を有し、
前記接着テープを前記ステージに吸着させる工程を終える前に、前記接着テープに前記エネルギーを加えて、前記接着テープと前記半導体チップとの接着力を弱める工程をさらに含んでもよい。
【００１０】
これによって、より容易に接着テープを半導体チップから剥がすことができる。
【００１１】
（４）この半導体装置の製造方法において、前記接着テープは、紫外線を照射することでその接着力が弱められる性質を有し、
前記接着力を弱める工程は、前記接着テープに紫外線を照射して、前記接着テープと前記半導体チップとの接着力を弱める工程であってもよい。
【００１２】
これによって、より容易に接着テープを半導体チップから剥がすことができる。
【００１３】
（５）この半導体装置の製造方法において、前記接着テープを前記ステージに吸着させる工程の後に、
前記半導体チップを前記接着テープとは反対側で吸着して、前記半導体チップを前記接着テープから分離する工程をさらに含んでもよい。
【００１４】
これによれば、ステージの支持面は、その吸着時に半導体チップが傾くことを妨げるようになっているので、半導体チップを傷つけることなく容易に接着テープとは反対側で吸着できる。
【００１５】
（６）この半導体装置の製造方法において、前記半導体チップを前記接着テープから分離する工程の後に、
前記半導体チップを、吸着した状態で所定の搭載領域に搬送し、その吸着を解除するとともに気体の圧縮によって押圧して前記搭載領域に搭載する工程をさらに含んでもよい。
【００１６】
これによれば、気体の圧縮によって半導体チップを押圧するので、直接的に半導体チップの面をツールで押圧する必要がない。これによって、半導体チップを傷つけることなく搭載できる。また、気体の圧縮によって押圧するので、半導体チップに搭載に必要な応力をほぼ均一に加えることができる。したがって、例えば、半導体チップを搭載領域との間に気泡残すことなく確実に搭載できる。
【００１７】
（７）この半導体装置の製造方法において、前記半導体チップは、前記電極が形成された側とは反対側の面において前記接着テープが貼り付けられ、
前記半導体チップを分離及び搬送する工程で、前記半導体チップを前記電極が形成された側の面から吸着し、
前記半導体チップを搭載する工程で、気体の圧縮によって、前記半導体チップの前記電極が形成された側の面を押圧して、前記半導体チップの前記電極が形成された側とは反対側の面を前記搭載領域に対向させて搭載してもよい。
【００１８】
これによって、半導体チップの電極が形成された側の面を傷つけることなく半導体チップを搭載できる。
【００１９】
（８）この半導体装置の製造方法において、前記半導体チップの前記電極が形成された側の面の内側を避けて外周において、ツールを接触させることによって、前記ツールと前記半導体チップにおける前記電極が形成された側の面との間に空間が設けられ、前記空間に強制的に気体を出し入れさせて、前記半導体チップを吸着又は押圧してもよい。
【００２０】
これによれば、ツールと半導体チップの面との空間に、気体を出し入れさせるだけで、半導体チップを吸着又は押圧できる。これによって、１つのツールでこれらの工程を行うことができる。したがって、一連の工程として素早く半導体チップを搬送及び搭載できる。また、ツールは半導体チップの面の外周に接触するので、半導体チップの面を傷つけることなく搬送及び搭載できる。
【００２７】
（９）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
【００２８】
（１０）本発明に係る回路基板は、上記半導体装置が搭載されている。
【００２９】
（１１）本発明に係る電子機器は、上記半導体装置を有する。
【００３０】
（１２）本発明に係る半導体装置の製造装置は、
半導体チップが一方の面に貼り付けられた接着テープを、他方の面で吸着するステージを含み、
前記ステージは、接着テープを支える支持面と、前記支持面に接着テープを吸着させる吸引孔と、を有し、
前記ステージの前記支持面には、砥粒材で削られることによって形成された複数の突起が２次元的に広がっている。
【００３１】
本発明によれば、接着テープを半導体チップから剥離するときに、半導体チップを、例えば接着テープ越しにピンによって突き上げることなく、接着テープから剥離できる。これによって、突き上げピンによる調整及び管理等の手間をなくすことができる。また、ピンで突き上げることによる半導体チップへの直接的なストレスをなくすことができる。したがって、例えば、薄く割れやすい半導体チップであっても、容易に半導体装置を製造できる装置を提供できる。
【００３２】
（１３）この半導体装置の製造装置において、前記突起は、前記ステージの前記支持面が砥粒材で削られることによって形成されてもよい。
【００３３】
これによれば、接着テープを半導体チップから剥離するときに、例えば、一様に複数の突起が細かく並んだ支持面で接着テープを吸着できるので、バランス良く接着テープを吸着できる。これによって、接着テープをステージに吸着させたときに半導体チップが傾くことを妨げ、かつ、効果的に半導体チップを接着テープから剥がすことができる。
【００３４】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３５】
図１〜図３は、本実施の形態に係る半導体装置の製造方法及びその製造装置を示す図である。また、図４は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００３６】
本実施の形態では、半導体チップ１０を用意する。半導体チップ１０は、図示しない半導体ウェーハが個片に切断されることで形成されてもよい。半導体チップ１０の外形は、矩形をなすことが多いがこれに限定されない。半導体チップ１０は、複数の電極１２を有する。電極１２は、半導体チップ１０の内部に形成された集積回路の電極となる。電極１２は、半導体チップ１０の集積回路を有する側の面（能動面）に形成されてもよい。電極１２は、半導体チップ１０の面の端部に並んでいても、中央部に並んでいてもよい。電極１２は、例えばアルミニウムなどで形成される。なお、半導体チップ１０には、電極１２が形成された側の面に、パッシベーション膜（図示しない）が形成されてもよい。
【００３７】
図１に示すように、半導体チップ１０は、接着テープ２０に貼り付けられている。例えば、接着テープ２０は、半導体ウェーハの切断時に使用されたものであってもよい。詳しくは、接着テープ２０は、半導体ウェーハの面に、切断する側とは反対側に貼り付けられ、切断後の複数の半導体チップ１０にそのまま貼り付けられたものであってもよい。半導体ウェーハは電極１２を有する側の面が切断面となることが多く、この場合には図１に示すように、接着テープ２０は、半導体チップ１０の電極１２が形成された側の面とは反対側の面に貼り付けられる。なお、この場合の接着テープ２０は、ダイシングテープと称してもよい。
【００３８】
あるいは、接着テープ２０は、半導体チップ１０の電極１２が形成された側の面に貼り付けられていてもよい。なお、本実施の形態では、接着テープ２０は、例えば半導体ウェーハを切断した後の半導体チップ１０に改めて貼り付けられてもよい。
【００３９】
接着テープ２０は、例えば、半導体ウェーハの切断によって個片となった半導体チップ１０を確実に接着し、かつ、後の工程で、半導体チップ１０を容易に剥離できるものであることが好ましい。接着テープ２０は、所定のエネルギーを加えることでその接着力が弱められる性質を有するものであってもよい。例えば、接着テープ２０は、紫外線を照射することでその接着力が弱められる、いわゆる紫外線硬化性を有してもよい。あるいは、接着テープ２０は、熱硬化性又は熱可塑性など性質を有するものであってもよく、これらに限定されない。
【００４０】
図１及び図２に示すように、半導体チップ１０が一方の面に貼り付けられた接着テープ２０を、ステージ３０上に載置して、接着テープ２０の他方の面でステージ３０に吸着させる。ここで、ステージ３０は、接着テープ２０を支える支持面３２と、支持面３２に接着テープ２０を吸着させる吸引孔３４と、を有する。
【００４１】
ステージ３０の支持面３２は、接着テープ２０における半導体チップ１０を向く側とは反対側の面を支持する。支持面３２は、接着テープ２０に貼り付けられた１つ又は複数の半導体チップ１０を載置する領域を有する。例えば、複数の半導体チップ１０を、接着テープ２０を介して同時にステージ３０上に載置した場合は、複数の半導体チップ１０に対して後述する工程をまとめて行うことができる。
【００４２】
図１に示すように、支持面３２は荒れた面となっている。詳しくは、支持面３２には複数の突起３６が形成されている。複数の突起３６は、支持面３２において２次元的に広がって形成されている。詳しくは、複数の突起３６は、接着テープ２０を支持面３２に吸着したときに、半導体チップ１０が傾くことを妨げる程度の小さな間隔で２次元的に広がって形成されている。この場合に、複数の突起３６は、突起間の距離がほぼ同一周期で２次元的に広がって形成されてもよい。ほぼ同一周期で形成されていれば、バランス良く接着テープ２０を吸着できるので、半導体チップ１０が傾くことを妨げることができる。
【００４３】
このように形成された複数の突起３６によれば、接着テープ２０を支持面３２に吸着させたときに、例えば、半導体チップ１０を、一対の突起３６の間にその端部が入り込まないようにして、接着テープ２０上に平坦に保持できる（図２参照）。
【００４４】
複数の突起３６は、その上端部が接着テープ２０を突き破らない形状であることが好ましい。また、一対の突起３６の間における深さは限定されない。例えば、図２に示すように、支持面３２の突起間は、接着テープ２０を吸着させたときに、接着テープ２０が支持面３２の突起間に吸い付く程度に浅く形成されてもよい。
【００４５】
複数の突起３６は、支持面３２が砥粒材で削られることによって形成されてもよい。例えば、複数の突起３６は、支持面３２の表面に砥粒材が吹きつけられて形成されてもよい。複数の突起３６は、ブラスト処理によって形成されてもよい。これによれば、例えば、一様に細かく複数の突起３６が並んだ支持面３２を形成できるので、バランス良く接着テープ２０を吸着できる。したがって、接着テープ２０をステージ３０に吸着させたときに半導体チップ１０が傾くことを妨げることができる。
【００４６】
吸引孔３４は、支持面３２に１つ又は複数形成されている。吸引孔３４は、接着テープ２０と支持面３２との間を真空（大気圧より小さい圧力）にして、接着テープ２０を支持面３２に吸着させるための孔である。吸引孔３４の孔の大きさは限定されない。また、支持面３２の平面視おける吸引孔３４の配置は限定されない。
【００４７】
図１に示すように、接着テープ２０をステージ３０に吸着させる工程を終える前に、所定のエネルギーを加えて、接着テープ２０と半導体チップ１０との接着力を弱めてもよい。この工程は、接着テープ２０をステージ３０に載置する前に別ステージで行ってもよい。所定のエネルギーとして、例えば、接着テープ２０に紫外線２２を照射して両者の接着力を弱めてもよい。この工程によれば、接着テープ２０を、半導体チップ１０との接着力を弱めて、ステージ３０の支持面３２に容易に吸着させることができる。すなわち、後述する工程において、半導体チップ１０に加えられるストレスをより小さく抑えて、より容易に半導体チップ１０を接着テープ２０から剥離できる。
【００４８】
図２に示すように、接着テープ２０をステージ３０の支持面３２に吸着させる。接着テープ２０と支持面３２との間を、吸引孔３４で気体を吸い込むことで真空にして、接着テープ２０を支持面３２に吸着させる。詳しく説明すると、まず、吸引孔３４によって気体を吸い込む前は、図１に示すように、接着テープ２０は支持面３２の複数の突起３６によって支持される。その後、図２に示すように、気体を吸い込むことで、接着テープ２０を、複数の突起３６で支持しつつ、突起間において半導体チップ１０から剥がす。すなわち、複数の突起３６を作用点として、突起間において接着テープ２０を半導体チップ１０から剥がす。例えば、複数の突起が低く形成され突起間の深さが浅い場合には、図２に示すように、接着テープ２０は支持面３２の表面の凹凸形状に合わせて吸着される。
【００４９】
こうして、接着テープ２０は、半導体チップ１０から部分的に剥がされて、半導体チップ１０に対する保持力が極めて小さくなる。その後、半導体チップ１０を接着テープ２０から分離する。
【００５０】
例えば、図３に示すように、半導体チップ１０を、接着テープ２０とは反対側で吸着し、接着テープ２０とは反対方向に持ち上げることによって分離してもよい。この場合に、ツール４０を使用して、半導体チップ１０を接着テープ２０から分離してもよい。図３に示す例では、ツール４０を、半導体チップ１０の面の内側を避けて外周に接触させる。この場合のツール４０は、角錐コレットであってもよい。これによれば、特に、半導体チップ１０の接着テープ２０とは反対側の面が電極１２を有する面である場合に、その面を傷つけずにツール４０を半導体チップ１０に接触させることができるので効果的である。あるいは、半導体チップ１０の面のうち、少なくとも一部（面の全部又は一部）にツールを接触させてもよい。
【００５１】
図３に示すように、半導体チップ１０にツール４０を接触させることによって、ツール４０と半導体チップ１０の面との間に空間４２が設けられ、空間４２の気体を吸い込むことで半導体チップ１０を吸着する。この場合に、空間４２に連通するツール４０の穴４４を介して、気体を吸い込んでもよい。接着テープ２０はステージ３０に吸着されて部分的に半導体チップ１０から剥がされているので、ツール４０によって半導体チップ１０を接着テープ２０から容易に分離できる。また、接着テープ２０の接着力が所定のエネルギーによって既に弱められている場合には、半導体チップ１０にさらにストレスを加えることなく分離できる。また、接着テープ２０を吸着する支持面３２は、半導体チップ１０が傾くことを妨げるようになっているので、半導体チップ１０を水平に保った状態で分離できる。したがって、半導体チップ１０を傷つけることなく、確実に吸着できる。なお、半導体チップ１０を接着テープ２０から分離するときに、継続してステージ３０によって接着テープ２０を吸着させ続けていてもよい。
【００５２】
これまでの工程によれば、半導体チップ１０を、例えば接着テープ２０越しにピンによって突き上げることなく、接着テープ２０から剥離することができる。これによって、突き上げピンによる調整及び管理等の手間をなくすことができる。また、ピンで突き上げることによる半導体チップ１０への直接的なストレスをなくすことができる。したがって、例えば、薄く割れやすい半導体チップであっても、容易に半導体装置を製造できる。
【００５３】
図４は、半導体チップ１０を所定の搭載領域に搭載する方法を示す図である。以下に示す工程では、半導体チップ１０を所定の搭載領域に搬送し、半導体チップ１０を搭載する。
【００５４】
半導体チップ１０を搬送する工程は、上述の工程に引き続いて行ってもよい。すなわち、図３に示すように、ツール４０によって、半導体チップ１０を吸着して接着テープ２０から分離し、そのまま所定の搭載領域に搬送してもよい。あるいは、本工程は、上述の工程に続くものでなく、改めて半導体チップ１０を吸着して所定の搭載領域に搬送する工程であってもよい。
【００５５】
図４に示すように、半導体チップ１０を所定の搭載領域に搭載する。所定の搭載領域は、例えば基板５０であってもよい。ここで、基板５０は、有機系又は無機系のいずれの材料によって形成されてもよい。基板５０の一例として、例えばポリイミド樹脂からなるフレキシブル基板であってもよく、又はセラミック、ガラスもしくはガラスエポキシなどのものであってもよい。また、基板５０として、多層基板やビルドアップ型基板を用いてもよい。なお、基板５０には配線パターン５２が形成されている。
【００５６】
図４に示すように、台６０上に用意した基板５０に、半導体チップ１０を搭載する。半導体チップ１０の搭載は、少なくとも半導体チップ１０を基板５０に向けて押圧することで行う。本実施の形態では、半導体チップ１０の搭載は、気体の圧縮によって、半導体チップ１０の面を押圧して行う。
【００５７】
詳しく説明すると、まず、ツール４０に吸着させた状態で半導体チップ１０を基板５０上に載せる。その後、半導体チップ１０の吸着を解除し、逆に半導体チップ１０を気体の圧縮によって押圧する。気体の圧縮で押圧するときには、ツール４０によって、半導体チップ１０を基板５０の所定の搭載領域からずれない程度の微小な力で押圧してもよい。言い換えると、ツール４０は、半導体チップ１０との間の空間４２に、安定して気体を送り込むことができる程度の最低限の力で、半導体チップ１０を押圧してもよい。
【００５８】
半導体チップ１０の吸着又は押圧は、ツール４０と半導体チップ１０の面との間の空間４２に、気体を強制的に出し入れさせて行う。詳しくは、吸着時は、空間４２に連通するツール４０の穴４４を介して気体を吸い込んで、半導体チップ１０を吸着する。吸着から押圧への切り替えは、半導体チップ１０を基板５０に載せた後に、気体の吸い込みを止めて、逆に穴４４を介して空間４２に気体を送り込み、空間４２において真空状態から真空破壊を起こさせる。その後、さらに継続して空間４２に気体を送り込んで、空間４２において気体を圧縮させて半導体チップ１０の面を押圧する。吸着及び押圧は、気体の出し入れを制御すればよいので、１つのツール４０によってこれらの工程を行うことができる。したがって、一連の工程として素早く半導体チップ１０を搬送及び搭載できる。
【００５９】
空間４２に対して気体を出し入れする機構として、ツール４０の穴４４に接続されたパイプ（図示しない）を使用して気体の出し入れを制御してもよい。例えば、気体を吸い込むためのパイプと、気体を送り込むためのパイプと、を穴４４に接続する前に合流させて、合流させた１つのパイプによって空間４２に気体を出し入れさせてもよい。この場合に、気体とともにゴミを空間４２に送り込まないように、双方のパイプが合流する前の地点で各パイプにフィルターを取り付けることが好ましい。これによって、気体を吸い込むことでパイプ内に入ったゴミを、逆流して空間４２に送り込むことを妨げることができる。したがって、半導体チップ１０がゴミの吹きつけによって傷つけられることを防止できる。
【００６０】
半導体チップ１０を気体の圧縮によって押圧することで、半導体チップ１０の面を、部分的に偏ることなくほぼ均一に押圧できる。さらに、例えば、ツール４０を、バネ４６などの弾性力を有する機構によって半導体チップ１０に対して一定の力で押圧させたときには、気体の圧縮による押圧力に左右されずに、半導体チップ１０をほぼ一定の荷重で押圧できる。詳しくは、気体の圧縮による押圧力が一定以上になっても、半導体チップ１０に働く反作用によって、バネ４６における半導体チップ１０を押圧する力が小さくなり、全体として初期の設定値を変化させることなく半導体チップ１０をほぼ一定の荷重で押圧できる。したがって、押圧時の気体の供給量等を多少ばらつかせても、一定の荷重で半導体チップ１０を搭載できる。これによって、一定以上のストレスを加えることによって半導体チップ１０を割ってしまうことがない。したがって、これによれば半導体チップ１０が薄くて割れやすい場合に特に有効である。
【００６１】
なお、半導体チップ１０の搭載時において、半導体チップ１０を押圧するとともに例えば熱をさらに加えてもよい。また、半導体チップ１０を押圧する気体は、例えば空気又はガスであってもよく、これらに限定されない。
【００６２】
図４に示すように、半導体チップ１０の吸着又は押圧は、半導体チップ１０の電極１２が形成された側の面に対して行ってもよい。言い換えると、半導体チップ１０を電極１２が形成された側の面から吸着して搬送し、半導体チップ１０の電極１２が形成された側の面を気体の圧縮で押圧して、それとは反対側の面を基板５０に対向させて搭載してもよい。これによれば、その信頼性に最も影響する半導体チップ１０における電極１２が形成された面に、直接的にストレスを加えることなく、半導体チップ１０を搭載できる。
【００６３】
また、半導体チップ１０を、接着剤５４を介して基板５０に搭載してもよい。例えば、接着剤５４は、予め半導体チップ１０の搭載面に設けておいてもよい。あるいは、基板５０上に設けておいてもよい。なお、接着剤５４は、ペースト状、あるいはシート状のものを使用することができる。
【００６４】
これまでの工程によれば、気体の圧縮によって半導体チップ１０を押圧するので、直接的に半導体チップ１０の面をツールで押圧する必要がない。これによって、半導体チップ１０を傷つけることなく搭載できる。また、気体の圧縮によって押圧するので、半導体チップ１０に搭載に必要な応力をほぼ均一に加えることができる。したがって、例えば、半導体チップ１０を搭載領域との間に気泡残さずに確実に搭載できる。
【００６５】
図５は、本実施の形態における製造方法によって製造された半導体装置の一例を示す図である。半導体装置１は、半導体チップ１０と、基板５０と、外部端子８０と、を含む。
【００６６】
半導体チップ１０は、電極１２を有する側とは反対側の面が基板５０に対向して搭載されている。複数の電極１２は、ワイヤ１４によって配線パターン５２に電気的に接続されている。図５に示す半導体装置１は、ワイヤボンディング型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）又はＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）などのパッケージに分類できる。
【００６７】
半導体チップ１０は、樹脂７０によって封止されている。樹脂７０は、図示しない金型を使用して成型してもよい。
【００６８】
半導体装置１は外部端子８０を有する。図５に示す例では、外部端子８０としてボール状のバンプが形成されている。外部端子８０は、例えばハンダボールであってもよい。半導体チップ１０と電気的に接続する配線パターン５２を所定の配置に引き回すことで、外部端子８０を基板５０における２次元的に広がる領域に設けることができる。すなわち、半導体装置の外部端子８０のピッチを変換して、例えば回路基板（マザーボード）への搭載を容易に行うことができる。
【００６９】
外部端子５０のその他の形態として、基板５０の配線パターン５２の一部を延出し、そこから外部接続を図るようにしてもよい。配線パターン５２の一部をコネクタのリードとしたり、コネクタを基板５０上に実装してもよい。さらに、積極的に外部端子８０を形成せず回路基板への実装時に回路基板側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
【００７０】
本実施の形態における半導体装置によれば、その製造工程において半導体チップ１０に加えられるストレスを抑えることができるので、信頼性の高い半導体装置を提供できる。
【００７１】
本実施の形態における半導体装置の製造装置は、図１〜図３に示すように、半導体チップ１０が一方の面に貼り付けられた接着テープ２０を他方の面で吸着するステージ３０を含む。ステージ３０は、接着テープ２０を支える支持面３２と、支持面３２に接着テープ２０を吸着させる吸引孔３４と、を有する。支持面３２及び吸引孔３４の説明は上述の通りである。なお、本実施の形態における半導体装置の製造装置の効果は、製造方法において説明した通りである。
【００７２】
図６には、本実施の形態に係る半導体装置１を実装した回路基板９０が示されている。回路基板９０には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板９０には例えば銅などからなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１の外部端子８０とを機械的に接続することでそれらの電気的導通を図る。
【００７３】
そして、本発明を適用した半導体装置を有する電子機器として、図７にはノート型パーソナルコンピュータ１００、図８には携帯電話１１０が示されている。
【図面の簡単な説明】
【図１】図１は、本実施の形態に係る半導体装置の製造方法及びその製造装置を示す図である。
【図２】図２は、本実施の形態に係る半導体装置の製造方法及びその製造装置を示す図である。
【図３】図３は、本実施の形態に係る半導体装置の製造方法及びその製造装置を示す図である。
【図４】図４は、本実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本実施の形態に係る製造方法によって製造された半導体装置を示す図である。
【図６】図６は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図７】図７は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図８】図８は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１２ 電極
２０ 接着テープ
２２ 紫外線
３０ ステージ
３２ 支持面
３６ 突起
４０ ツール
４２ 空間

Claims (11)

  1. 電極を有する半導体チップが一方の面に貼り付けられた接着テープを、その他方の面でステージに吸着させる工程を含み、
    前記ステージの前記接着テープを吸着する支持面には、砥粒材で削られることによって形成された複数の突起が２次元的に広がっており、
    前記接着テープを前記ステージに吸着させる工程で、前記接着テープを、前記複数の突起で支持して、突起間において前記半導体チップから剥がす半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記接着テープは、所定のエネルギーを加えることでその接着力が弱められる性質を有し、
    前記接着テープを前記ステージに吸着させる工程を終える前に、前記接着テープに前記エネルギーを加えて、前記接着テープと前記半導体チップとの接着力を弱める工程をさらに含む半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記接着テープは、紫外線を照射することでその接着力が弱められる性質を有し、
    前記接着力を弱める工程は、前記接着テープに紫外線を照射して、前記接着テープと前記半導体チップとの接着力を弱める工程である半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記接着テープを前記ステージに吸着させる工程の後に、
    前記半導体チップを前記接着テープとは反対側で吸着して、前記半導体チップを前記接着テープから分離する工程をさらに含む半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記半導体チップを前記接着テープから分離する工程の後に、
    前記半導体チップを、吸着した状態で所定の搭載領域に搬送し、その吸着を解除するとともに気体の圧縮によって押圧して前記搭載領域に搭載する工程をさらに含む半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記半導体チップは、前記電極が形成された側とは反対側の面において前記接着テープが貼り付けられ、
    前記半導体チップを分離及び搬送する工程で、前記半導体チップを前記電極が形成された側の面から吸着し、
    前記半導体チップを搭載する工程で、気体の圧縮によって、前記半導体チップの前記電極が形成された側の面を押圧して、前記半導体チップの前記電極が形成された側とは反対側の面を前記搭載領域に対向させて搭載する半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記半導体チップの前記電極が形成された側の面の内側を避けて外周において、ツールを接触させることによって、前記ツールと前記半導体チップにおける前記電極が形成された側の面との間に空間が設けられ、前記空間に強制的に気体を出し入れさせて、前記半導体チップを吸着又は押圧する半導体装置の製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体装置の製造方法によって製造されてなる半導体装置。
  9. 請求項８記載の半導体装置が搭載された回路基板。
  10. 請求項８記載の半導体装置を有する電子機器。
  11. 半導体チップが一方の面に貼り付けられた接着テープを、他方の面で吸着するステージを含み、
    前記ステージは、接着テープを支える支持面と、前記支持面に接着テープを吸着させる吸引孔と、を有し、
    前記ステージの前記支持面には、砥粒材で削られることによって形成された複数の突起が２次元的に広がっている半導体装置の製造装置。
JP2000204016A 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 Expired - Fee Related JP3610888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204016A JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204016A JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2002026038A JP2002026038A (ja) 2002-01-25
JP3610888B2 true JP3610888B2 (ja) 2005-01-19

Family

ID=18701345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204016A Expired - Fee Related JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP3610888B2 (ja)

Also Published As

Publication number Publication date
JP2002026038A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
US5447886A (en) Method for mounting semiconductor chip on circuit board
KR102592226B1 (ko) 반도체 패키지 본딩헤드 및 본딩방법
JP3429953B2 (ja) 微細金属バンプの製造方法および製造装置
JP2002289635A (ja) ボール転写装置およびボール整列装置
JP2002076096A (ja) 半導体素子のピックアップ方法
JP2009289959A (ja) ボンディング装置およびボンディング方法
US20080142969A1 (en) Microball mounting method and mounting device
US20050196901A1 (en) Device mounting method and device transport apparatus
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
US6821813B2 (en) Process for bonding solder bumps to a substrate
JP3610888B2 (ja) 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP4057875B2 (ja) 半導体装置の製造方法
US6867065B2 (en) Method of making a microelectronic assembly
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
JP3733777B2 (ja) Ｉｃチップ実装システムおよびｉｃチップ実装方法
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置
JP2001135660A (ja) ボール転写装置及びボール転写方法
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법
JP3964515B2 (ja) 半導体装置の切断分離方法
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP2001127496A (ja) 半導体装置の実装方法
US7235429B2 (en) Conductive block mounting process for electrical connection
KR101081735B1 (ko) 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지
JP2002270629A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees