JP2002026038A - 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Info

Publication number
JP2002026038A
JP2002026038A JP2000204016A JP2000204016A JP2002026038A JP 2002026038 A JP2002026038 A JP 2002026038A JP 2000204016 A JP2000204016 A JP 2000204016A JP 2000204016 A JP2000204016 A JP 2000204016A JP 2002026038 A JP2002026038 A JP 2002026038A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
adhesive tape
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000204016A
Other languages
English (en)
Other versions
JP3610888B2 (ja
Inventor
Yoshiharu Ogata
義春 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000204016A priority Critical patent/JP3610888B2/ja
Publication of JP2002026038A publication Critical patent/JP2002026038A/ja
Application granted granted Critical
Publication of JP3610888B2 publication Critical patent/JP3610888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの取り扱いに優れる半導体装置
及びその製造方法、半導体装置の製造装置、回路基板並
びに電子機器に関する。 【解決手段】 半導体装置の製造方法は、電極12を有
する半導体チップ10が一方の面に貼り付けられた接着
テープ20を、その他方の面でステージ30に吸着させ
る工程を含み、ステージ30の接着テープ20を吸着す
る支持面32には、吸着時に半導体チップ10が傾くこ
とを妨げるような小さな間隔で複数の突起36が2次元
的に広がって形成され、接着テープ20をステージ30
に吸着させる工程で、接着テープ20を、複数の突起3
6で支持して、突起間において半導体チップ10から剥
がす。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、半導体装置の製造装置、回路基板並びに電
子機器に関する。
【0002】
【発明の背景】高密度の半導体装置を実現するため、近
年、半導体チップの薄型化が進んでいる。これによっ
て、製造時において半導体チップの取り扱いが従来にも
増して難しくなっている。
【0003】例えば、接着テープ上において個片に切断
された半導体チップを、その後、基板上に搭載するまで
の間の取り扱いにおいて、半導体チップに直接的に加え
られるストレスで、半導体チップが割れてしまう場合が
あった。
【0004】本発明はこの問題点を解決するためのもの
であり、その目的は、半導体チップの取り扱いに優れる
半導体装置及びその製造方法、半導体装置の製造装置、
回路基板並びに電子機器に関する。
【0005】
【課題を解決するための手段】(1)本発明に係る半導
体装置の製造方法は、電極を有する半導体チップが一方
の面に貼り付けられた接着テープを、その他方の面でス
テージに吸着させる工程を含み、前記ステージの前記接
着テープを吸着する支持面には、吸着時に前記半導体チ
ップが傾くことを妨げるような小さな間隔で複数の突起
が2次元的に広がって形成され、前記接着テープを前記
ステージに吸着させる工程で、前記接着テープを、前記
複数の突起で支持して、突起間において前記半導体チッ
プから剥がす。
【0006】本発明によれば、半導体チップを、例えば
接着テープ越しにピンによって突き上げることなく、接
着テープから剥離できる。これによって、突き上げピン
による調整及び管理等の手間をなくすことができる。ま
た、ピンで突き上げることによる半導体チップへの直接
的なストレスをなくすことができる。したがって、例え
ば、薄く割れやすい半導体チップであっても、容易に半
導体装置を製造できる。
【0007】(2)この半導体装置の製造方法におい
て、前記突起は、前記ステージの前記支持面が砥粒材で
削られることによって形成されてもよい。
【0008】これによれば、例えば、一様に複数の突起
が細かく並んだ支持面で接着テープを吸着できるので、
バランス良く接着テープを吸着できる。これによって、
接着テープをステージに吸着させたときに半導体チップ
が傾くことを妨げ、かつ、効果的に半導体チップを接着
テープから剥がすことができる。
【0009】(3)この半導体装置の製造方法におい
て、前記接着テープは、所定のエネルギーを加えること
でその接着力が弱められる性質を有し、前記接着テープ
を前記ステージに吸着させる工程を終える前に、前記接
着テープに前記エネルギーを加えて、前記接着テープと
前記半導体チップとの接着力を弱める工程をさらに含ん
でもよい。
【0010】これによって、より容易に接着テープを半
導体チップから剥がすことができる。
【0011】(4)この半導体装置の製造方法におい
て、前記接着テープは、紫外線を照射することでその接
着力が弱められる性質を有し、前記接着力を弱める工程
は、前記接着テープに紫外線を照射して、前記接着テー
プと前記半導体チップとの接着力を弱める工程であって
もよい。
【0012】これによって、より容易に接着テープを半
導体チップから剥がすことができる。
【0013】(5)この半導体装置の製造方法におい
て、前記接着テープを前記ステージに吸着させる工程の
後に、前記半導体チップを前記接着テープとは反対側で
吸着して、前記半導体チップを前記接着テープから分離
する工程をさらに含んでもよい。
【0014】これによれば、ステージの支持面は、その
吸着時に半導体チップが傾くことを妨げるようになって
いるので、半導体チップを傷つけることなく容易に接着
テープとは反対側で吸着できる。
【0015】(6)この半導体装置の製造方法におい
て、前記半導体チップを前記接着テープから分離する工
程の後に、前記半導体チップを、吸着した状態で所定の
搭載領域に搬送し、その吸着を解除するとともに気体の
圧縮によって押圧して前記搭載領域に搭載する工程をさ
らに含んでもよい。
【0016】これによれば、気体の圧縮によって半導体
チップを押圧するので、直接的に半導体チップの面をツ
ールで押圧する必要がない。これによって、半導体チッ
プを傷つけることなく搭載できる。また、気体の圧縮に
よって押圧するので、半導体チップに搭載に必要な応力
をほぼ均一に加えることができる。したがって、例え
ば、半導体チップを搭載領域との間に気泡残すことなく
確実に搭載できる。
【0017】(7)この半導体装置の製造方法におい
て、前記半導体チップは、前記電極が形成された側とは
反対側の面において前記接着テープが貼り付けられ、前
記半導体チップを分離及び搬送する工程で、前記半導体
チップを前記電極が形成された側の面から吸着し、前記
半導体チップを搭載する工程で、気体の圧縮によって、
前記半導体チップの前記電極が形成された側の面を押圧
して、前記半導体チップの前記電極が形成された側とは
反対側の面を前記搭載領域に対向させて搭載してもよ
い。
【0018】これによって、半導体チップの電極が形成
された側の面を傷つけることなく半導体チップを搭載で
きる。
【0019】(8)この半導体装置の製造方法におい
て、前記半導体チップの前記電極が形成された側の面の
内側を避けて外周において、ツールを接触させることに
よって、前記ツールと前記半導体チップにおける前記電
極が形成された側の面との間に空間が設けられ、前記空
間に強制的に気体を出し入れさせて、前記半導体チップ
を吸着又は押圧してもよい。
【0020】これによれば、ツールと半導体チップの面
との空間に、気体を出し入れさせるだけで、半導体チッ
プを吸着又は押圧できる。これによって、1つのツール
でこれらの工程を行うことができる。したがって、一連
の工程として素早く半導体チップを搬送及び搭載でき
る。また、ツールは半導体チップの面の外周に接触する
ので、半導体チップの面を傷つけることなく搬送及び搭
載できる。
【0021】(9)本発明に係る半導体装置の製造方法
は、電極を有する半導体チップを吸着して所定の搭載領
域に搬送し、前記半導体チップを、その吸着を解除する
とともに気体の圧縮によって押圧して前記搭載領域に搭
載する工程を含む。
【0022】本発明によれば、気体の圧縮によって半導
体チップを押圧するので、直接的に半導体チップの面を
ツールで押圧する必要がない。これによって、半導体チ
ップを傷つけることなく搭載できる。また、気体の圧縮
によって押圧するので、半導体チップに搭載に必要な応
力をほぼ均一に加えることができる。したがって、例え
ば、半導体チップを搭載領域との間に気泡残さずに確実
に搭載できる。
【0023】(10)この半導体装置の製造方法におい
て、前記半導体チップを搬送する工程で、前記半導体チ
ップを前記電極が形成された側の面から吸着し、前記半
導体チップを搭載する工程で、気体の圧縮によって、前
記半導体チップの前記電極が形成された側の面を押圧し
て、前記半導体チップの前記電極が形成された側とは反
対側の面を前記搭載領域に対向させて搭載してもよい。
【0024】これによって、半導体チップの電極が形成
された側の面を傷つけることなく半導体チップを搭載で
きる。
【0025】(11)この半導体装置の製造方法におい
て、前記半導体チップの前記電極が形成された側の面の
内側を避けて外周において、ツールを接触させることに
よって、前記ツールと前記半導体チップにおける前記電
極が形成された側の面との間に空間が設けられ、前記空
間に強制的に気体を出し入れさせて、前記半導体チップ
を吸着又は押圧してもよい。
【0026】これによれば、ツールと半導体チップの面
との空間に、気体を出し入れさせるだけで、半導体チッ
プを吸着又は押圧できる。これによって、1つのツール
でこれらの工程を行うことができる。したがって、一連
の工程として素早く半導体チップを搬送及び搭載でき
る。また、ツールは半導体チップの面の外周に接触する
ので、半導体チップの面を傷つけることなく搬送及び搭
載できる。
【0027】(12)本発明に係る半導体装置は、上記
半導体装置の製造方法によって製造されてなる。
【0028】(13)本発明に係る回路基板は、上記半
導体装置が搭載されている。
【0029】(14)本発明に係る電子機器は、上記半
導体装置を有する。
【0030】(15)本発明に係る半導体装置の製造装
置は、半導体チップが一方の面に貼り付けられた接着テ
ープを、他方の面で吸着するステージを含み、前記ステ
ージは、接着テープを支える支持面と、前記支持面に接
着テープを吸着させる吸引孔と、を有し、前記ステージ
の前記支持面には、接着テープの吸着時に前記半導体チ
ップが傾くことを妨げるような小さな間隔で複数の突起
が2次元的に広がって形成されてなる。
【0031】本発明によれば、接着テープを半導体チッ
プから剥離するときに、半導体チップを、例えば接着テ
ープ越しにピンによって突き上げることなく、接着テー
プから剥離できる。これによって、突き上げピンによる
調整及び管理等の手間をなくすことができる。また、ピ
ンで突き上げることによる半導体チップへの直接的なス
トレスをなくすことができる。したがって、例えば、薄
く割れやすい半導体チップであっても、容易に半導体装
置を製造できる装置を提供できる。
【0032】(16)この半導体装置の製造装置におい
て、前記突起は、前記ステージの前記支持面が砥粒材で
削られることによって形成されてもよい。
【0033】これによれば、接着テープを半導体チップ
から剥離するときに、例えば、一様に複数の突起が細か
く並んだ支持面で接着テープを吸着できるので、バラン
ス良く接着テープを吸着できる。これによって、接着テ
ープをステージに吸着させたときに半導体チップが傾く
ことを妨げ、かつ、効果的に半導体チップを接着テープ
から剥がすことができる。
【0034】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【0035】図1〜図3は、本実施の形態に係る半導体
装置の製造方法及びその製造装置を示す図である。ま
た、図4は、本実施の形態に係る半導体装置の製造方法
を示す図である。
【0036】本実施の形態では、半導体チップ10を用
意する。半導体チップ10は、図示しない半導体ウェー
ハが個片に切断されることで形成されてもよい。半導体
チップ10の外形は、矩形をなすことが多いがこれに限
定されない。半導体チップ10は、複数の電極12を有
する。電極12は、半導体チップ10の内部に形成され
た集積回路の電極となる。電極12は、半導体チップ1
0の集積回路を有する側の面(能動面)に形成されても
よい。電極12は、半導体チップ10の面の端部に並ん
でいても、中央部に並んでいてもよい。電極12は、例
えばアルミニウムなどで形成される。なお、半導体チッ
プ10には、電極12が形成された側の面に、パッシベ
ーション膜(図示しない)が形成されてもよい。
【0037】図1に示すように、半導体チップ10は、
接着テープ20に貼り付けられている。例えば、接着テ
ープ20は、半導体ウェーハの切断時に使用されたもの
であってもよい。詳しくは、接着テープ20は、半導体
ウェーハの面に、切断する側とは反対側に貼り付けら
れ、切断後の複数の半導体チップ10にそのまま貼り付
けられたものであってもよい。半導体ウェーハは電極1
2を有する側の面が切断面となることが多く、この場合
には図1に示すように、接着テープ20は、半導体チッ
プ10の電極12が形成された側の面とは反対側の面に
貼り付けられる。なお、この場合の接着テープ20は、
ダイシングテープと称してもよい。
【0038】あるいは、接着テープ20は、半導体チッ
プ10の電極12が形成された側の面に貼り付けられて
いてもよい。なお、本実施の形態では、接着テープ20
は、例えば半導体ウェーハを切断した後の半導体チップ
10に改めて貼り付けられてもよい。
【0039】接着テープ20は、例えば、半導体ウェー
ハの切断によって個片となった半導体チップ10を確実
に接着し、かつ、後の工程で、半導体チップ10を容易
に剥離できるものであることが好ましい。接着テープ2
0は、所定のエネルギーを加えることでその接着力が弱
められる性質を有するものであってもよい。例えば、接
着テープ20は、紫外線を照射することでその接着力が
弱められる、いわゆる紫外線硬化性を有してもよい。あ
るいは、接着テープ20は、熱硬化性又は熱可塑性など
性質を有するものであってもよく、これらに限定されな
い。
【0040】図1及び図2に示すように、半導体チップ
10が一方の面に貼り付けられた接着テープ20を、ス
テージ30上に載置して、接着テープ20の他方の面で
ステージ30に吸着させる。ここで、ステージ30は、
接着テープ20を支える支持面32と、支持面32に接
着テープ20を吸着させる吸引孔34と、を有する。
【0041】ステージ30の支持面32は、接着テープ
20における半導体チップ10を向く側とは反対側の面
を支持する。支持面32は、接着テープ20に貼り付け
られた1つ又は複数の半導体チップ10を載置する領域
を有する。例えば、複数の半導体チップ10を、接着テ
ープ20を介して同時にステージ30上に載置した場合
は、複数の半導体チップ10に対して後述する工程をま
とめて行うことができる。
【0042】図1に示すように、支持面32は荒れた面
となっている。詳しくは、支持面32には複数の突起3
6が形成されている。複数の突起36は、支持面32に
おいて2次元的に広がって形成されている。詳しくは、
複数の突起36は、接着テープ20を支持面32に吸着
したときに、半導体チップ10が傾くことを妨げる程度
の小さな間隔で2次元的に広がって形成されている。こ
の場合に、複数の突起36は、突起間の距離がほぼ同一
周期で2次元的に広がって形成されてもよい。ほぼ同一
周期で形成されていれば、バランス良く接着テープ20
を吸着できるので、半導体チップ10が傾くことを妨げ
ることができる。
【0043】このように形成された複数の突起36によ
れば、接着テープ20を支持面32に吸着させたとき
に、例えば、半導体チップ10を、一対の突起36の間
にその端部が入り込まないようにして、接着テープ20
上に平坦に保持できる(図2参照)。
【0044】複数の突起36は、その上端部が接着テー
プ20を突き破らない形状であることが好ましい。ま
た、一対の突起36の間における深さは限定されない。
例えば、図2に示すように、支持面32の突起間は、接
着テープ20を吸着させたときに、接着テープ20が支
持面32の突起間に吸い付く程度に浅く形成されてもよ
い。
【0045】複数の突起36は、支持面32が砥粒材で
削られることによって形成されてもよい。例えば、複数
の突起36は、支持面32の表面に砥粒材が吹きつけら
れて形成されてもよい。複数の突起36は、ブラスト処
理によって形成されてもよい。これによれば、例えば、
一様に細かく複数の突起36が並んだ支持面32を形成
できるので、バランス良く接着テープ20を吸着でき
る。したがって、接着テープ20をステージ30に吸着
させたときに半導体チップ10が傾くことを妨げること
ができる。
【0046】吸引孔34は、支持面32に1つ又は複数
形成されている。吸引孔34は、接着テープ20と支持
面32との間を真空(大気圧より小さい圧力)にして、
接着テープ20を支持面32に吸着させるための孔であ
る。吸引孔34の孔の大きさは限定されない。また、支
持面32の平面視おける吸引孔34の配置は限定されな
い。
【0047】図1に示すように、接着テープ20をステ
ージ30に吸着させる工程を終える前に、所定のエネル
ギーを加えて、接着テープ20と半導体チップ10との
接着力を弱めてもよい。この工程は、接着テープ20を
ステージ30に載置する前に別ステージで行ってもよ
い。所定のエネルギーとして、例えば、接着テープ20
に紫外線22を照射して両者の接着力を弱めてもよい。
この工程によれば、接着テープ20を、半導体チップ1
0との接着力を弱めて、ステージ30の支持面32に容
易に吸着させることができる。すなわち、後述する工程
において、半導体チップ10に加えられるストレスをよ
り小さく抑えて、より容易に半導体チップ10を接着テ
ープ20から剥離できる。
【0048】図2に示すように、接着テープ20をステ
ージ30の支持面32に吸着させる。接着テープ20と
支持面32との間を、吸引孔34で気体を吸い込むこと
で真空にして、接着テープ20を支持面32に吸着させ
る。詳しく説明すると、まず、吸引孔34によって気体
を吸い込む前は、図1に示すように、接着テープ20は
支持面32の複数の突起36によって支持される。その
後、図2に示すように、気体を吸い込むことで、接着テ
ープ20を、複数の突起36で支持しつつ、突起間にお
いて半導体チップ10から剥がす。すなわち、複数の突
起36を作用点として、突起間において接着テープ20
を半導体チップ10から剥がす。例えば、複数の突起が
低く形成され突起間の深さが浅い場合には、図2に示す
ように、接着テープ20は支持面32の表面の凹凸形状
に合わせて吸着される。
【0049】こうして、接着テープ20は、半導体チッ
プ10から部分的に剥がされて、半導体チップ10に対
する保持力が極めて小さくなる。その後、半導体チップ
10を接着テープ20から分離する。
【0050】例えば、図3に示すように、半導体チップ
10を、接着テープ20とは反対側で吸着し、接着テー
プ20とは反対方向に持ち上げることによって分離して
もよい。この場合に、ツール40を使用して、半導体チ
ップ10を接着テープ20から分離してもよい。図3に
示す例では、ツール40を、半導体チップ10の面の内
側を避けて外周に接触させる。この場合のツール40
は、角錐コレットであってもよい。これによれば、特
に、半導体チップ10の接着テープ20とは反対側の面
が電極12を有する面である場合に、その面を傷つけず
にツール40を半導体チップ10に接触させることがで
きるので効果的である。あるいは、半導体チップ10の
面のうち、少なくとも一部(面の全部又は一部)にツー
ルを接触させてもよい。
【0051】図3に示すように、半導体チップ10にツ
ール40を接触させることによって、ツール40と半導
体チップ10の面との間に空間42が設けられ、空間4
2の気体を吸い込むことで半導体チップ10を吸着す
る。この場合に、空間42に連通するツール40の穴4
4を介して、気体を吸い込んでもよい。接着テープ20
はステージ30に吸着されて部分的に半導体チップ10
から剥がされているので、ツール40によって半導体チ
ップ10を接着テープ20から容易に分離できる。ま
た、接着テープ20の接着力が所定のエネルギーによっ
て既に弱められている場合には、半導体チップ10にさ
らにストレスを加えることなく分離できる。また、接着
テープ20を吸着する支持面32は、半導体チップ10
が傾くことを妨げるようになっているので、半導体チッ
プ10を水平に保った状態で分離できる。したがって、
半導体チップ10を傷つけることなく、確実に吸着でき
る。なお、半導体チップ10を接着テープ20から分離
するときに、継続してステージ30によって接着テープ
20を吸着させ続けていてもよい。
【0052】これまでの工程によれば、半導体チップ1
0を、例えば接着テープ20越しにピンによって突き上
げることなく、接着テープ20から剥離することができ
る。これによって、突き上げピンによる調整及び管理等
の手間をなくすことができる。また、ピンで突き上げる
ことによる半導体チップ10への直接的なストレスをな
くすことができる。したがって、例えば、薄く割れやす
い半導体チップであっても、容易に半導体装置を製造で
きる。
【0053】図4は、半導体チップ10を所定の搭載領
域に搭載する方法を示す図である。以下に示す工程で
は、半導体チップ10を所定の搭載領域に搬送し、半導
体チップ10を搭載する。
【0054】半導体チップ10を搬送する工程は、上述
の工程に引き続いて行ってもよい。すなわち、図3に示
すように、ツール40によって、半導体チップ10を吸
着して接着テープ20から分離し、そのまま所定の搭載
領域に搬送してもよい。あるいは、本工程は、上述の工
程に続くものでなく、改めて半導体チップ10を吸着し
て所定の搭載領域に搬送する工程であってもよい。
【0055】図4に示すように、半導体チップ10を所
定の搭載領域に搭載する。所定の搭載領域は、例えば基
板50であってもよい。ここで、基板50は、有機系又
は無機系のいずれの材料によって形成されてもよい。基
板50の一例として、例えばポリイミド樹脂からなるフ
レキシブル基板であってもよく、又はセラミック、ガラ
スもしくはガラスエポキシなどのものであってもよい。
また、基板50として、多層基板やビルドアップ型基板
を用いてもよい。なお、基板50には配線パターン52
が形成されている。
【0056】図4に示すように、台60上に用意した基
板50に、半導体チップ10を搭載する。半導体チップ
10の搭載は、少なくとも半導体チップ10を基板50
に向けて押圧することで行う。本実施の形態では、半導
体チップ10の搭載は、気体の圧縮によって、半導体チ
ップ10の面を押圧して行う。
【0057】詳しく説明すると、まず、ツール40に吸
着させた状態で半導体チップ10を基板50上に載せ
る。その後、半導体チップ10の吸着を解除し、逆に半
導体チップ10を気体の圧縮によって押圧する。気体の
圧縮で押圧するときには、ツール40によって、半導体
チップ10を基板50の所定の搭載領域からずれない程
度の微小な力で押圧してもよい。言い換えると、ツール
40は、半導体チップ10との間の空間42に、安定し
て気体を送り込むことができる程度の最低限の力で、半
導体チップ10を押圧してもよい。
【0058】半導体チップ10の吸着又は押圧は、ツー
ル40と半導体チップ10の面との間の空間42に、気
体を強制的に出し入れさせて行う。詳しくは、吸着時
は、空間42に連通するツール40の穴44を介して気
体を吸い込んで、半導体チップ10を吸着する。吸着か
ら押圧への切り替えは、半導体チップ10を基板50に
載せた後に、気体の吸い込みを止めて、逆に穴44を介
して空間42に気体を送り込み、空間42において真空
状態から真空破壊を起こさせる。その後、さらに継続し
て空間42に気体を送り込んで、空間42において気体
を圧縮させて半導体チップ10の面を押圧する。吸着及
び押圧は、気体の出し入れを制御すればよいので、1つ
のツール40によってこれらの工程を行うことができ
る。したがって、一連の工程として素早く半導体チップ
10を搬送及び搭載できる。
【0059】空間42に対して気体を出し入れする機構
として、ツール40の穴44に接続されたパイプ(図示
しない)を使用して気体の出し入れを制御してもよい。
例えば、気体を吸い込むためのパイプと、気体を送り込
むためのパイプと、を穴44に接続する前に合流させ
て、合流させた1つのパイプによって空間42に気体を
出し入れさせてもよい。この場合に、気体とともにゴミ
を空間42に送り込まないように、双方のパイプが合流
する前の地点で各パイプにフィルターを取り付けること
が好ましい。これによって、気体を吸い込むことでパイ
プ内に入ったゴミを、逆流して空間42に送り込むこと
を妨げることができる。したがって、半導体チップ10
がゴミの吹きつけによって傷つけられることを防止でき
る。
【0060】半導体チップ10を気体の圧縮によって押
圧することで、半導体チップ10の面を、部分的に偏る
ことなくほぼ均一に押圧できる。さらに、例えば、ツー
ル40を、バネ46などの弾性力を有する機構によって
半導体チップ10に対して一定の力で押圧させたときに
は、気体の圧縮による押圧力に左右されずに、半導体チ
ップ10をほぼ一定の荷重で押圧できる。詳しくは、気
体の圧縮による押圧力が一定以上になっても、半導体チ
ップ10に働く反作用によって、バネ46における半導
体チップ10を押圧する力が小さくなり、全体として初
期の設定値を変化させることなく半導体チップ10をほ
ぼ一定の荷重で押圧できる。したがって、押圧時の気体
の供給量等を多少ばらつかせても、一定の荷重で半導体
チップ10を搭載できる。これによって、一定以上のス
トレスを加えることによって半導体チップ10を割って
しまうことがない。したがって、これによれば半導体チ
ップ10が薄くて割れやすい場合に特に有効である。
【0061】なお、半導体チップ10の搭載時におい
て、半導体チップ10を押圧するとともに例えば熱をさ
らに加えてもよい。また、半導体チップ10を押圧する
気体は、例えば空気又はガスであってもよく、これらに
限定されない。
【0062】図4に示すように、半導体チップ10の吸
着又は押圧は、半導体チップ10の電極12が形成され
た側の面に対して行ってもよい。言い換えると、半導体
チップ10を電極12が形成された側の面から吸着して
搬送し、半導体チップ10の電極12が形成された側の
面を気体の圧縮で押圧して、それとは反対側の面を基板
50に対向させて搭載してもよい。これによれば、その
信頼性に最も影響する半導体チップ10における電極1
2が形成された面に、直接的にストレスを加えることな
く、半導体チップ10を搭載できる。
【0063】また、半導体チップ10を、接着剤54を
介して基板50に搭載してもよい。例えば、接着剤54
は、予め半導体チップ10の搭載面に設けておいてもよ
い。あるいは、基板50上に設けておいてもよい。な
お、接着剤54は、ペースト状、あるいはシート状のも
のを使用することができる。
【0064】これまでの工程によれば、気体の圧縮によ
って半導体チップ10を押圧するので、直接的に半導体
チップ10の面をツールで押圧する必要がない。これに
よって、半導体チップ10を傷つけることなく搭載でき
る。また、気体の圧縮によって押圧するので、半導体チ
ップ10に搭載に必要な応力をほぼ均一に加えることが
できる。したがって、例えば、半導体チップ10を搭載
領域との間に気泡残さずに確実に搭載できる。
【0065】図5は、本実施の形態における製造方法に
よって製造された半導体装置の一例を示す図である。半
導体装置1は、半導体チップ10と、基板50と、外部
端子80と、を含む。
【0066】半導体チップ10は、電極12を有する側
とは反対側の面が基板50に対向して搭載されている。
複数の電極12は、ワイヤ14によって配線パターン5
2に電気的に接続されている。図5に示す半導体装置1
は、ワイヤボンディング型のBGA(Ball Grid Arra
y)又はCSP(Chip Scale/Size Package)などのパッ
ケージに分類できる。
【0067】半導体チップ10は、樹脂70によって封
止されている。樹脂70は、図示しない金型を使用して
成型してもよい。
【0068】半導体装置1は外部端子80を有する。図
5に示す例では、外部端子80としてボール状のバンプ
が形成されている。外部端子80は、例えばハンダボー
ルであってもよい。半導体チップ10と電気的に接続す
る配線パターン52を所定の配置に引き回すことで、外
部端子80を基板50における2次元的に広がる領域に
設けることができる。すなわち、半導体装置の外部端子
80のピッチを変換して、例えば回路基板(マザーボー
ド)への搭載を容易に行うことができる。
【0069】外部端子50のその他の形態として、基板
50の配線パターン52の一部を延出し、そこから外部
接続を図るようにしてもよい。配線パターン52の一部
をコネクタのリードとしたり、コネクタを基板50上に
実装してもよい。さらに、積極的に外部端子80を形成
せず回路基板への実装時に回路基板側に塗布されるハン
ダクリームを利用し、その溶融時の表面張力で結果的に
外部端子を形成してもよい。その半導体装置は、いわゆ
るランドグリッドアレイ型の半導体装置である。
【0070】本実施の形態における半導体装置によれ
ば、その製造工程において半導体チップ10に加えられ
るストレスを抑えることができるので、信頼性の高い半
導体装置を提供できる。
【0071】本実施の形態における半導体装置の製造装
置は、図1〜図3に示すように、半導体チップ10が一
方の面に貼り付けられた接着テープ20を他方の面で吸
着するステージ30を含む。ステージ30は、接着テー
プ20を支える支持面32と、支持面32に接着テープ
20を吸着させる吸引孔34と、を有する。支持面32
及び吸引孔34の説明は上述の通りである。なお、本実
施の形態における半導体装置の製造装置の効果は、製造
方法において説明した通りである。
【0072】図6には、本実施の形態に係る半導体装置
1を実装した回路基板90が示されている。回路基板9
0には例えばガラスエポキシ基板等の有機系基板を用い
ることが一般的である。回路基板90には例えば銅など
からなる配線パターンが所望の回路となるように形成さ
れていて、それらの配線パターンと半導体装置1の外部
端子80とを機械的に接続することでそれらの電気的導
通を図る。
【0073】そして、本発明を適用した半導体装置を有
する電子機器として、図7にはノート型パーソナルコン
ピュータ100、図8には携帯電話110が示されてい
る。
【図面の簡単な説明】
【図1】図1は、本実施の形態に係る半導体装置の製造
方法及びその製造装置を示す図である。
【図2】図2は、本実施の形態に係る半導体装置の製造
方法及びその製造装置を示す図である。
【図3】図3は、本実施の形態に係る半導体装置の製造
方法及びその製造装置を示す図である。
【図4】図4は、本実施の形態に係る半導体装置の製造
方法を示す図である。
【図5】図5は、本実施の形態に係る製造方法によって
製造された半導体装置を示す図である。
【図6】図6は、本実施の形態に係る半導体装置が実装
された回路基板を示す図である。
【図7】図7は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
【図8】図8は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
【符号の説明】
10 半導体チップ 12 電極 20 接着テープ 22 紫外線 30 ステージ 32 支持面 36 突起 40 ツール 42 空間

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 電極を有する半導体チップが一方の面に
    貼り付けられた接着テープを、その他方の面でステージ
    に吸着させる工程を含み、 前記ステージの前記接着テープを吸着する支持面には、
    吸着時に前記半導体チップが傾くことを妨げるような小
    さな間隔で複数の突起が2次元的に広がって形成され、 前記接着テープを前記ステージに吸着させる工程で、前
    記接着テープを、前記複数の突起で支持して、突起間に
    おいて前記半導体チップから剥がす半導体装置の製造方
    法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記突起は、前記ステージの前記支持面が砥粒材で削ら
    れることによって形成されてなる半導体装置の製造方
    法。
  3. 【請求項3】 請求項1又は請求項2記載の半導体装置
    の製造方法において、 前記接着テープは、所定のエネルギーを加えることでそ
    の接着力が弱められる性質を有し、 前記接着テープを前記ステージに吸着させる工程を終え
    る前に、前記接着テープに前記エネルギーを加えて、前
    記接着テープと前記半導体チップとの接着力を弱める工
    程をさらに含む半導体装置の製造方法。
  4. 【請求項4】 請求項3記載の半導体装置の製造方法に
    おいて、 前記接着テープは、紫外線を照射することでその接着力
    が弱められる性質を有し、 前記接着力を弱める工程は、前記接着テープに紫外線を
    照射して、前記接着テープと前記半導体チップとの接着
    力を弱める工程である半導体装置の製造方法。
  5. 【請求項5】 請求項1から請求項4のいずれかに記載
    の半導体装置の製造方法において、 前記接着テープを前記ステージに吸着させる工程の後
    に、 前記半導体チップを前記接着テープとは反対側で吸着し
    て、前記半導体チップを前記接着テープから分離する工
    程をさらに含む半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 前記半導体チップを前記接着テープから分離する工程の
    後に、 前記半導体チップを、吸着した状態で所定の搭載領域に
    搬送し、その吸着を解除するとともに気体の圧縮によっ
    て押圧して前記搭載領域に搭載する工程をさらに含む半
    導体装置の製造方法。
  7. 【請求項7】 請求項6記載の半導体装置の製造方法に
    おいて、 前記半導体チップは、前記電極が形成された側とは反対
    側の面において前記接着テープが貼り付けられ、 前記半導体チップを分離及び搬送する工程で、前記半導
    体チップを前記電極が形成された側の面から吸着し、 前記半導体チップを搭載する工程で、気体の圧縮によっ
    て、前記半導体チップの前記電極が形成された側の面を
    押圧して、前記半導体チップの前記電極が形成された側
    とは反対側の面を前記搭載領域に対向させて搭載する半
    導体装置の製造方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法に
    おいて、 前記半導体チップの前記電極が形成された側の面の内側
    を避けて外周において、ツールを接触させることによっ
    て、前記ツールと前記半導体チップにおける前記電極が
    形成された側の面との間に空間が設けられ、前記空間に
    強制的に気体を出し入れさせて、前記半導体チップを吸
    着又は押圧する半導体装置の製造方法。
  9. 【請求項9】 電極を有する半導体チップを吸着して所
    定の搭載領域に搬送し、前記半導体チップを、その吸着
    を解除するとともに気体の圧縮によって押圧して前記搭
    載領域に搭載する工程を含む半導体装置の製造方法。
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 前記半導体チップを搬送する工程で、前記半導体チップ
    を前記電極が形成された側の面から吸着し、 前記半導体チップを搭載する工程で、気体の圧縮によっ
    て、前記半導体チップの前記電極が形成された側の面を
    押圧して、前記半導体チップの前記電極が形成された側
    とは反対側の面を前記搭載領域に対向させて搭載する半
    導体装置の製造方法。
  11. 【請求項11】 請求項10記載の半導体装置の製造方
    法において、 前記半導体チップの前記電極が形成された側の面の内側
    を避けて外周において、ツールを接触させることによっ
    て、前記ツールと前記半導体チップにおける前記電極が
    形成された側の面との間に空間が設けられ、前記空間に
    強制的に気体を出し入れさせて、前記半導体チップを吸
    着又は押圧する半導体装置の製造方法。
  12. 【請求項12】 請求項1から請求項11のいずれかに
    記載の半導体装置の製造方法によって製造されてなる半
    導体装置。
  13. 【請求項13】 請求項12記載の半導体装置が搭載さ
    れた回路基板。
  14. 【請求項14】 請求項12記載の半導体装置を有する
    電子機器。
  15. 【請求項15】 半導体チップが一方の面に貼り付けら
    れた接着テープを、他方の面で吸着するステージを含
    み、 前記ステージは、接着テープを支える支持面と、前記支
    持面に接着テープを吸着させる吸引孔と、を有し、 前記ステージの前記支持面には、接着テープの吸着時に
    前記半導体チップが傾くことを妨げるような小さな間隔
    で複数の突起が2次元的に広がって形成されてなる半導
    体装置の製造装置。
  16. 【請求項16】 請求項15記載の半導体装置の製造装
    置において、 前記突起は、前記ステージの前記支持面が砥粒材で削ら
    れることによって形成されてなる半導体装置の製造装
    置。
JP2000204016A 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 Expired - Fee Related JP3610888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204016A JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204016A JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2002026038A true JP2002026038A (ja) 2002-01-25
JP3610888B2 JP3610888B2 (ja) 2005-01-19

Family

ID=18701345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204016A Expired - Fee Related JP3610888B2 (ja) 2000-07-05 2000-07-05 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP3610888B2 (ja)

Also Published As

Publication number Publication date
JP3610888B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
US5447886A (en) Method for mounting semiconductor chip on circuit board
KR102592226B1 (ko) 반도체 패키지 본딩헤드 및 본딩방법
US7060528B2 (en) Method for mounting a semiconductor element to an interposer by compression bonding
KR20030028391A (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR20010082698A (ko) 범프 부품 실장체의 제조방법 및 그 제조장치
WO2008007454A1 (fr) Plaque de maintien, dispositif de transfert, dispositif de pelage et procédé de pelage
US20090186451A1 (en) Manufacturing method of semiconductor device
JP2002076096A (ja) 半導体素子のピックアップ方法
JP2005322815A (ja) 半導体製造装置および半導体装置の製造方法
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP2008153324A (ja) マイクロボール搭載方法および搭載装置
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
US20050196901A1 (en) Device mounting method and device transport apparatus
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JP3610888B2 (ja) 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004128339A (ja) 半導体装置の製造方法
JP2764532B2 (ja) バンプの接合方法および接合装置
JP2001308510A (ja) バンプ部品実装体の製造方法及びその製造装置
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置
JP3964515B2 (ja) 半導体装置の切断分離方法
JP2001135660A (ja) ボール転写装置及びボール転写方法
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP4184993B2 (ja) 部品実装方法及びその装置
JP2001127496A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041011

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees