JP3599243B2 - 音声出力装置 - Google Patents
音声出力装置 Download PDFInfo
- Publication number
- JP3599243B2 JP3599243B2 JP2001371426A JP2001371426A JP3599243B2 JP 3599243 B2 JP3599243 B2 JP 3599243B2 JP 2001371426 A JP2001371426 A JP 2001371426A JP 2001371426 A JP2001371426 A JP 2001371426A JP 3599243 B2 JP3599243 B2 JP 3599243B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- noise
- digital
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、ノイズを低減した音声出力装置に関する。
【0002】
【従来の技術】
図11は、PCMコーディックに用いられる音声出力装置の構成を示すブロック図である。図11において、音声出力装置は、入力されたデジタルデータの補間データを演算により作成し、作成した補間データをデジタルデータに挿入するデジタルフィルタ1と、量子化雑音に微分特性を持たせ、信号帯域内のノイズを低下させるノイズシェーパ2と、ノイズシェーパ2のデジタル信号出力をアナログ信号に変換する1bitDAC(デジタル/アナログコンバータ)3と、1bitDAC3の出力の高域ノイズ成分を除去するためのポストフィルタ4と、ポストフィルタ4の信号を増幅して外部スピーカ7に出力する出力アンプ5と、信号の無音区間を検出してその無音区間において出力アンプ5の利得を下げる無音区間検出回路6と、で構成される。
【0003】
上記構成の音声出力装置において、無音区間検出回路6が信号振幅情報から無音区間を検知して、その無音区間において出力アンプ5の利得を下げることで、無音時のノイズが外部スピーカ7から再生されないようにしている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の音声出力装置においては、無音時に出力アンプ5の利得を下げることでノイズを低減することができるが、以下に述べるような問題がある。すなわち、信号振幅が小さいときにもノイズの絶対レベルは信号振幅が大きい時と変わらないので、信号振幅が大きい時と比べてイヤホンやスピーカから出力されるノイズ音が際立って聞こえてしまう。なお、この場合、出力アンプ5の利得を下げることでノイズ音は小さくなるが、主信号音も下がってしまう。また、無音時に出力アンプ5の利得を下げる場合、利得の切り替えの際に切り替えスイッチングノイズが主信号に載ってしまい、イヤホンやスピーカからこのスイッチングノイズが再生されてしまい不快感を感じる。
【0005】
本発明はこれらの問題を解決するもので、ノイズレベルの低い音声出力装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の音声出力装置は、入力信号を増幅する増幅手段(出力アンプ5)と、前記入力信号の信号振幅を検知する振幅検知手段(振幅検知回路10)と、前記振幅検知手段にて検知された信号振幅より無信号時又は小信号振幅時に前記増幅手段に流すバイアス電流の値を増加させるバイアス電流設定手段(バイアス電流設定回路11)と、を具備することを特徴とする。
【0007】
この構成によれば、無信号時や小信号振幅時に増幅手段に流れるバイアス電流を増加させることで、当該手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0008】
本発明の音声出力装置は、デジタル入力信号をアナログ変換するD/A変換手段(DAC3)と、前記D/A変換手段のアナログ出力信号を増幅する増幅手段(出力アンプ5)と、前記デジタル入力信号の信号振幅を検知する振幅検知手段(振幅検知回路12)と、前記振幅検知手段にて検知された信号振幅より無信号時又は小信号振幅時に前記増幅手段に流すバイアス電流の値を増加させるバイアス電流設定手段(バイアス電流設定回路11)と、を具備することを特徴とする。
【0009】
この構成によれば、無信号時や小信号振幅時に増幅手段に流れるバイアス電流を増加させることで、当該手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0010】
本発明の音声出力装置は、入力信号を増幅する増幅手段(出力アンプ5)と、前記増幅手段の出力信号の信号振幅を検知する振幅検知手段(振幅検知回路13)と、前記振幅検知手段にて検知された信号振幅より無信号時又は小信号振幅時に前記増幅手段に流すバイアス電流の値を増加させるバイアス電流設定手段(バイアス電流設定回路11)と、を具備することを特徴とする。
【0011】
この構成によれば、無信号時や小信号振幅時に増幅手段に流れるバイアス電流を増加させることで、当該手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0012】
本発明の音声出力装置は、デジタル入力信号の補間データを演算により作成し、作成した補間データを前記デジタル入力信号に挿入するデジタルフィルタ(デジタルフィルタ1)と、前記デジタルフィルタから出力された信号の量子化雑音に微分特性を持たせ、信号帯域内のノイズを低下させるノイズシェーパ(ノイズシェーパ2)と、前記デジタル入力信号の信号振幅を検知する振幅検知手段(振幅検知回路14)と、前記振幅検知手段にて検知された信号振幅より無信号時又は小信号振幅時に前記ノイズシェーパのクロック周波数と前記デジタルフィルタの補間データ数を増加させるサンプリング周波数設定手段(サンプリング周波数設定回路15)と、を具備することを特徴とする。
【0013】
この構成によれば、無信号時又は小信号振幅時にノイズシェーパのクロック周波数とデジタルフィルタの補間データ数を増加させることにより量子化ノイズのピークがより高周波へ移動するので、信号帯域のノイズフロアを減少させることができ、無信号時や小信号振幅時にノイズを低減させることができる。また、通常動作時は、遅いクロック周波数で動作しており、無音時にのみ内部回路のクロック周波数を上げるので、常に無音時に相当するクロック周波数で動作させる場合に比べて、回路の低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0014】
本発明の音声出力装置は、ハイパス・フィルタ機能と増幅機能とを有し、入力信号を増幅する増幅手段(出力アンプ17)と、前記入力信号の信号振幅を検知し、検知した信号振幅より無信号時又は小信号振幅時に前記増幅手段をハイパス・フィルタに切り替える振幅検知手段(振幅検知回路16)と、を具備することを特徴とする。
【0015】
この構成によれば、無信号時や小信号振幅時に増幅手段をハイパス・フィルタに切り替えることによって、可聴帯域のゲインを下げ、可聴帯域のノイズを低減させることができる。さらに、ハイパス・フィルタを、容量を用いた回路にすることで、回路の切り替えに伴うスイッチングノイズの大きさを、単に増幅手段のゲインを変化させる場合に比べて低減させることができる。これは、回路中に容量があれば、その容量に電荷をチャージするのに時間がかかるので、スイッチングノイズのような瞬間的に発生するノイズの大きさを緩和することができるからである。
【0016】
本発明の音声出力装置は、請求項2に係る発明の音声出力装置において、デジタル信号をアナログ変換するD/A変換手段(DAC3)を具備し、前記増幅手段が、前記D/A変換手段の出力信号を増幅し、前記振幅検知手段が、無信号時又は小信号振幅時に前記増幅手段をハイパス・フィルタに切り替えるとともに前記D/A変換手段に入力される前記デジタル信号に前記ハイパスフィルタの逆の特性を持たせることを特徴とする。
【0017】
この構成によれば、無信号時や小信号振幅時に増幅手段をハイパス・フィルタに切り替え、同時にD/A変換手段に入力されるデジタルデータにハイパス・フィルタの逆の特性を持たせることにより、D/A変換手段に入力される信号を一度増幅し、D/A変換後でハイパス・フィルタによって減衰するので、信号振幅を入力信号と同等に保ったまま、D/A変換手段以降のアナログ回路で発生するノイズをハイパス・フィルタによって減衰させることができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係る音声出力装置の構成を示すブロック図である。なお、図1において、先の図11に示した従来の音声出力装置と同一の構成を有する部分については同一の参照符号を付けている。
【0019】
図1において、本実施の形態の音声出力装置は、入力信号Siを増幅する出力アンプ5と、入力信号Siの振幅情報を検知する振幅検知回路10と、振幅検知回路10から出力される信号振幅の大きさの情報によって出力アンプ5のバイアス電流量を制御するバイアス電流設定回路11と、で構成される。
【0020】
振幅検知回路10は、出力アンプ5の入力信号Siを例えば信号振幅に比例した直流電圧に変換してバイアス電流設定回路11に入力する。バイアス電流設定回路11は、振幅検知回路10より入力された直流電圧値によって出力アンプ5のバイアス電流を制御する。特に無信号時や小信号振幅時にバイアス電流を増やすようにする。
【0021】
ここで、出力アンプ5に使用されるオペアンプ(演算増幅器)のサーマルノイズは一般的に以下の通りとなる。すなわち、
【0022】
(VnT)2=(8kT/3gm)*(fmax−fmin) …(1)
但し、(VnT)2はノイズの電力、kはボルツマン定数、Tは絶対温度、gmはMOSトランジスタのトランスコンダクタンスであり、トランジスタを流れる電流のルート(根)に比例する。また、fmax−fminは使用する帯域幅を示している。
【0023】
この式から分かるように、オペアンプに流すバイアス電流を増加させることで、サーマルノイズを低下させることが可能となる。
【0024】
このように本実施の形態によれば、無信号時や小信号振幅時に出力アンプ5に流すバイアス電流を増加させるようにしたので、出力アンプ5のサーマルノイズを減少させることができる。これによって無信号時や小信号振幅時のノイズの低減が可能となる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみバイアス電流を増加させるので、システム全体として低消費電力化を図ることができる。このことは、携帯電話など小型の電子機器に搭載するシステムとして有効である。
【0025】
(実施の形態2)
図2は、本発明の実施の形態2に係る音声出力装置の構成を示すブロック図である。なお、図2において、先の図11に示した従来の音声出力装置及び図1に示した実施の形態1の音声出力装置と同一の構成を有する部分については同一の参照符号を付けている。
【0026】
図2において、本実施の形態の音声出力装置は、デジタル入力信号Sdiの補間データを演算により作成し、作成した補間データをデジタル入力信号Sdiに挿入し出力するデジタルフィルタ1と、デジタルフィルタ1より出力された信号の量子化雑音に微分特性をもたせ、信号帯域内のノイズを低下させるノイズシェーパ2と、ノイズシェーパ2の出力をアナログ信号に変換する例えば1bitDAC(デジタル/アナログ・コンバータ)3と、1bitDAC3の出力信号の帯域を制限するポストフィルタ4と、ポストフィルタ4の出力信号を増幅する出力アンプ5と、デジタル入力信号Sdiの振幅情報を演算し出力する振幅検知回路12と、振幅検知回路12から出力される信号振幅の大きさを示す情報によって出力アンプ5のバイアス電流量を制御するバイアス電流設定回路11と、で構成される。
【0027】
本実施の形態では、入力信号としてディジタル信号を扱うことから、振幅検知回路12はデジタル回路で構成されることになる。振幅検知回路12で検知されたデジタル入力信号Sdiの信号振幅値により、バイアス電流設定回路11が出力アンプ5のバイアス電流を制御する。特に無信号時や小信号振幅時にバイアス電流を増やすことで、出力アンプ5のサーマルノイズを低下させることができる。
【0028】
このように本実施の形態によれば、振幅検知回路12に入力されるデジタル入力信号Sdiの信号振幅の大きさにより、出力アンプ5のバイアス電流を変更するようにした。特に無信号時や小信号振幅時にバイアス電流を増やすので、出力アンプ5のサーマルノイズを低下させることができる。
【0029】
なお、本実施の形態において、振幅検知回路12に入力する信号はデジタルフィルタ1の出力やノイズシェーパ2の出力でも構わない。
【0030】
(実施の形態3)
図3は、本発明の実施の形態3に係る音声出力装置の構成を示すブロック図である。なお、図3において、先の図11に示した従来の音声出力装置及び図1に示した実施の形態1の音声出力装置と同一の構成を有する部分については同一の参照符号を付けている。
【0031】
本実施の形態の音声出力装置は、振幅検知回路13で出力アンプ5の出力信号を例えば信号振幅に比例した直流電圧に変換し、その直流電圧値でバイアス電流設定回路11が出力アンプ5のバイアス電流を制御する構成としたものである。特に振幅検知回路13は、出力アンプ5の出力が無信号時や小信号振幅時にバイアス電流を増やす。なお、振幅検知回路13は出力アンプ5の出力信号を扱うことから、アナログ回路で構成されることになる。
【0032】
このように本実施の形態によれば、出力アンプ5のアナログ出力信号を振幅検知回路13に入力し、そのアナログ出力信号の振幅の大きさにより、出力アンプ5のバイアス電流を変更するようにした。特に無信号時や小信号振幅時にバイアス電流を増やすので、出力アンプ5のサーマルノイズを低下させることができる。
【0033】
なお、本実施の形態において、振幅検知回路13に入力する信号は、ポストフィルタ4の出力信号や1bitDAC3の出力信号であっても構わない。
また、本実施の形態において、ポストフィルタ4より出力側にある回路即ち出力アンプ5、振幅検知回路13及びバイアス電流設定回路11を取り出して音声出力装置を構成してもよい。
【0034】
(実施の形態4)
図4は、本発明の実施の形態4に係る音声出力装置の構成を示すブロック図である。なお、図2に示した実施の形態2と同一の構成を有する部分については同一の参照符号を付けている。
【0035】
図4に示すように、本実施の形態の音声出力装置は、振幅検知回路14からの信号振幅情報よりサンプリング周波数設定回路15がノイズシェーパ2のクロック周波数、及びデジタルフィルタ1のデータ補間の数を制御する。入力されるデジタル信号の信号振幅が小さくなると、サンプリング周波数設定回路15は、ノイズシェーパ2のクロック周波数を例えば2倍に設定し、また同時にデジタルフィルタ1にてデータ補間処理を実行させて、サンプリング周波数が2倍のデータをノイズシェーパ2に入力させる。
【0036】
ここで、図5に上記動作によるノイズ特性の変化を示す。この図において、aは信号成分であり、A〜Bは信号帯域である。
まず、通常信号振幅が大きな場合は、ノイズシェーパ2のクロック周波数を例えば2倍オーバーサンプリングに対応するfsに設定する。また、デジタルフィルタ1については、デジタル入力信号Sdiのデータの間に補間データを1つずつ挿入し、サンプリング周波数が2倍となるようにする。このとき、ノイズシェーパ2の出力信号のノイズ成分は図中のbで示す曲線のような微分特性となる。
【0037】
デジタル入力信号Sdiの信号振幅が小さくなったとき、ノイズシェーパ2のクロック周波数を例えば8倍オーバーサンプリングに対応するfs’に設定し、同時にデジタルフィルタ1については、デジタル入力信号Sdiのデータ間に演算によって得られた補間データを7個挿入し、サンプリング周波数を8倍に増加させる。このとき、ノイズシェーパ2の出力信号のノイズ成分は図中のb’で示す曲線のようになり、信号帯域であるA〜Bの周波数帯域ではノイズ成分は低下していることが分かる。
【0038】
このように本実施の形態によれば、デジタル入力信号Sdiの信号振幅が小さくなると、ノイズシェーパ2のクロック周波数とデジタルフィルタ1の補間データ数を増加させるようにした。したがって、無信号時や小信号振幅時にノイズシェーパ2のクロック周波数とデジタルフィルタ1の補間データ数を増加させることにより、量子化ノイズのピークがより高周波へ移動するので、信号帯域のノイズフロアを減少させることができる。これにより、無信号時や小信号振幅時にノイズを低減させることができる。また、通常動作時は、遅いクロック周波数で動作しており、無音時にのみ内部回路のクロック周波数を上げるので、常に無音時に相当するクロック周波数で動作させる場合に比べて、回路の低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0039】
なお、実施の形態2又は実施の形態3を組み合わせて構成するこもできることは言うまでもない。
【0040】
(実施の形態5)
図6は、本発明の実施の形態5に係る音声出力装置の構成図を示すブロック図である。ここで、先の図1に示した実施の形態1の音声出力装置と図2に示した実施の形態2の音声出力装置と同一の構成を有する部分については同一の参照符号を付けている。
【0041】
図6に示すように、本実施の形態の音声出力装置は、振幅検知回路16がデジタル入力信号Sdiの無音区間を検知し、無音時に出力アンプ17の内部回路がハイパス・フィルタとして働くように内部の回路を切り替えるようにしたものである。
【0042】
ここで、図7に出力アンプ17に対応する回路の一例を示す。図7において、通常動作中(無音時でないとき)は、切替えスイッチS1及びS2はa側に切り替えられている。また、スイッチS3は開いた状態となる。このような状態のとき、この回路は、抵抗R3、抵抗R4とオペアンプ18で構成された増幅率がR2/R3の反転増幅器となる。
【0043】
これに対して、無音時は、切替えスイッチS1及びS2はb側に切り替えられる。また、スイッチS3は閉じた状態となる。このような状態のとき、この回路は、容量C1、C2、C3と抵抗R1、R2とオペアンプ18を用いた多重帰還型ハイパス・フィルタ回路となる。このハイパス・フィルタのカットオフ周波数は、1/2π√(R1・R2・C2・C3)で表すことができる。抵抗R1、R2の抵抗値と容量C2、C3の容量値については、カットオフ周波数が可聴帯域のゲインを十分に下げられるような値になるように選ぶ。
【0044】
次に、図8に切替えスイッチS1、S2、S3の切り替えタイミングを示す。(1)は反転増幅器から多重帰還型ハイパス・フィルタ回路に切り替える場合の各スイッチの切り替えタイミングを示しており、(2)は、多重帰還型ハイパス・フィルタから反転増幅器に切り替える場合の各スイッチの切り替えタイミングを示している。無音時、または、小信号振幅時に反転増幅器から多重帰還型ハイパス・フィルタ回路に切り替える場合は、まず、スイッチS3を時間Aで閉じる。このとき、スイッチの切り替えによって発生する瞬間的なノイズは、オペンプ18の出力に接続される容量C3によって緩和される。
【0045】
次いで、時間Bで切替えスイッチS1、S2をb側に切り替える。このときスイッチの切り替えによって発生する瞬間的なノイズは容量C1、C2、C3によって緩和される。逆に、信号振幅が大きくなり、多重帰還型ハイパス・フィルタ回路から反転増幅器に切り替える場合は、まず、切替えスイッチS1、S2を時間Cでa側に接続する。このとき、スイッチの切り替えに伴って発生するノイズは信号経路に接続されている容量C3により緩和される。
【0046】
次いで、時間Dで切替えスイッチS3を開く。このとき、信号経路に接続される容量は無くなるので、切替えスイッチS3の切り替えに伴うノイズは容量によっては緩和されない。しかし、切替えスイッチS3をオープンに切り替える時間Dは、すでに経路の信号振幅が比較的大きくなっているときであり、スイッチの切り替えに伴うノイズは、ある程度は信号に埋もれて気にならなくなる。
【0047】
このように、無音時に出力アンプ17をハイパス・フィルタに切り替えるので、無音時の可聴帯域のノイズを低減することができ、さらに切替えスイッチのタイミングを工夫することによって、切替えスイッチの切り替え時に発生するノイズを緩和できることが分かる。
【0048】
このように本実施の形態によれば、無信号時や小信号振幅時に出力アンプ17をハイパス・フィルタに切り替えるので、可聴帯域のゲインを下げて可聴帯域のノイズを低減させることができる。さらに、ハイパス・フィルタを、容量を用いた回路にすることで、回路の切り替えに伴うスイッチングノイズの大きさを、単に出力アンプのゲインを変化させる方法に比べて低減させることができる。これは、回路中に容量があれば、その容量に電荷をチャージするのに時間がかかるので、スイッチングノイズのような瞬間的に発生するノイズの大きさを緩和することができることによる。
【0049】
なお、上述した実施の形態2から実施の形態4のいずれか1つと組み合わせて構成することも可能であることは言うまでもない。
【0050】
(実施の形態6)
図9は、本発明の実施の形態6に係る音声出力装置の構成を示すブロック図である。なお、図9において、先の図6に示した実施の形態5の音声出力装置と同一の構成を有する部分については同一の参照符号を付けている。
【0051】
本実施の形態の音声出力装置は、振幅検知回路19からの情報により、無信号時や小信号振幅時に出力アンプ17がハイパス・フィルタとして働くように出力アンプ17の内部の回路を切り替えるとともに、デジタルフィルタ1にハイパス・フィルタの逆特性を持たせるようにしたものである。
【0052】
ここで、図10に、出力アンプ17がハイパス・フィルタに切り替わったときのゲインの周波数特性と、このハイパス・フィルタの逆の特性を持たせたデジタルフィルタ1のゲインの周波数特性を示す。(1)は、出力アンプ17がハイパス・フィルタに切り替わったときの周波数特性である。A〜Bが可聴帯域であり、この範囲のゲインが十分に下げられるようにカットオフ周波数fcを決定する。
【0053】
(2)は、デジタルフィルタ1の特性であり、(1)に示したハイパス・フィルタの逆の特性を持たせている。こうすることで音声出力装置全体としては、(3)に示すように、入力信号と同じゲインの信号が出力されることとなる。入力信号が小さいときはデジタルフィルタ1によって可聴帯域の周波数のゲインを上げておき、ノイズシェーパ2、1bitDAC3、ポストフィルタ4を経た後、内部回路の切り替えによってハイパス・フィルタになっている出力アンプ17でゲインを下げるように動作させる。
【0054】
このような構成により、デジタルフィルタ1からポストフィルタ4までの経路で発生する可聴帯域のノイズは、出力アンプ17のハイパス・フィルタで減衰させることができ、信号のゲインは入力と出力とで変わらないことが分かる。
【0055】
このように本実施の形態の音声出力装置は、無信号時や小信号振幅時に出力アンプ17をハイパス・フィルタに切り替えるとともに、デジタルフィルタ1にハイパス・フィルタの逆特性を持たせるようにした。
【0056】
したがって、無信号時や小信号振幅時に出力アンプ17をハイパス・フィルタに切り替え、同時にD/Aコンバータ3に入力されるデジタルデータにハイパス・フィルタの逆の特性を持たせることにより、D/Aコンバータ3に入力される信号を一度増幅し、D/A変換後でハイパス・フィルタによって減衰するので、信号振幅を入力信号と同等に保ったまま、D/Aコンバータ3以降のアナログ回路で発生するノイズをハイパス・フィルタによって減衰させることができる。
【0057】
なお、上述した実施の形態2から実施の形態5のいずれか1つと組み合わせて構成することも可能であることは言うまでもない。
【0058】
【発明の効果】
以上説明したように、請求項1に係る発明の音声出力装置によれば、入力信号の信号振幅より無信号時又は小信号振幅時に増幅手段に流すバイアス電流の値を増加させるようにしたので、増幅手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0059】
請求項2に係る発明の音声出力装置によれば、デジタル入力信号の信号振幅より無信号時又は小信号振幅時に増幅手段に流すバイアス電流の値を増加させるようにしたので、増幅手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0060】
請求項3に係る発明の音声出力装置によれば、増幅手段の出力信号の信号振幅より無信号時又は小信号振幅時に増幅手段に流すバイアス電流の値を増加させるようにしたので、増幅手段のサーマルノイズを削減することができ、無信号時や小信号振幅時のノイズを低減させることができる。また、通常動作時は電流を絞り、無信号時や信号振幅が小さいときにのみ電流を増加させるので、システム全体としては、低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0061】
請求項4に係る発明の音声出力装置によれば、デジタル入力信号の信号振幅より無信号時又は小信号振幅時にノイズシェーパのクロック周波数とデジタルフィルタの補間データ数を増加させるようにしたので、量子化ノイズのピークがより高周波へ移動することから、信号帯域のノイズフロアを減少させることができ、無信号時や小信号振幅時にノイズを低減させることができる。また、通常動作時は、遅いクロック周波数で動作しており、無音時にのみ内部回路のクロック周波数を上げるので、常に無音時に相当するクロック周波数で動作させる場合に比べて、回路の低消費電力化を図ることができ、携帯電話などに搭載するシステムとして有効である。
【0062】
請求項5に係る発明の音声出力装置によれば、入力信号の信号振幅より無信号時又は小信号振幅時に増幅手段をハイパス・フィルタに切り替えるようにしたので、可聴帯域のゲインを下げて可聴帯域のノイズを低減させることができる。さらに、ハイパス・フィルタを、容量を用いた回路にすることで、回路の切り替えに伴うスイッチングノイズの大きさを、単にゲインアンプのゲインを変化させる方法に比べて低減させることができる。これは、回路中に容量があれば、その容量に電荷をチャージするのに時間がかかるので、スイッチングノイズのような瞬間的に発生するノイズの大きさを緩和することができることによる。
【0063】
請求項6に係る発明の音声出力装置によれば、無信号時又は小信号振幅時に増幅手段をハイパス・フィルタに切り替えるとともにD/A変換手段に入力されるデジタル信号にハイパスフィルタの逆の特性を持たせるようにしたので、D/A変換手段に入力される信号を一度増幅し、D/A変換後でハイパス・フィルタによって減衰することから、信号振幅を入力信号と同等に保ったままD/A変換手段以降のアナログ回路で発生するノイズをハイパス・フィルタによって減衰させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る音声出力装置の構成を示すブロック図。
【図2】本発明の実施の形態2に係る音声出力装置の構成を示すブロック図。
【図3】本発明の実施の形態3に係る音声出力装置の構成を示すブロック図。
【図4】本発明の実施の形態4に係る音声出力装置の構成を示すブロック図。
【図5】本発明の実施の形態4に係る音声出力装置のノイズシェーパのノイズ特性を説明するための図。
【図6】本発明の実施の形態5に係る音声出力装置の構成を示すブロック図。
【図7】本発明の実施の形態5に係る音声出力装置の出力アンプの回路を説明するための図。
【図8】本発明の実施の形態5に係る音声出力装置の出力アンプの切替えスイッチの切り替えタイミングを説明するための図。
【図9】本発明の実施の形態6に係る音声出力装置の構成を示すブロック図。
【図10】本発明の実施の形態6に係る音声出力装置の内部回路をハイパス・フィルタに切り替えた出力アンプの周波数特性と、デジタルフィルタの周波数特性と、経路全体の周波数特性を説明するための図。
【図11】従来の音声出力装置(特にPCMコーディックとして用いた場合)の構成を示すブロック図。
【符号の説明】
1 デジタルフィルタ
2 ノイズシェーパ
3 1bitDAC
4 ポストフィルタ
5、17 出力アンプ
10、12、13、14、16、19 振幅検知回路
11 バイアス電流設定回路
15 サンプリング周波数設定回路
18 オペアンプ
R1〜R3 抵抗
C1〜C3 コンデンサ
S1〜S3 切替えスイッチ
Claims (3)
- デジタル入力信号の補間データを演算により作成し、作成した補間データを前記デジタル入力信号に挿入するデジタルフィルタと、前記デジタルフィルタから出力された信号の量子化雑音に微分特性を持たせ、信号帯域内のノイズを低下させるノイズシェーパと、前記デジタル入力信号の信号振幅を検知する振幅検知手段と、前記振幅検知手段にて検知された信号振幅より無信号時又は小信号振幅時に前記ノイズシェーパのクロック周波数と前記デジタルフィルタの補間データ数を増加させるサンプリング周波数設定手段と、を具備することを特徴とする音声出力装置。
- ハイパス・フィルタ機能と増幅機能とを有し、入力信号を増幅する増幅手段と、前記入力信号の信号振幅を検知し、検知した信号振幅より無信号時又は小信号振幅時に前記増幅手段をハイパス・フィルタに切り替える振幅検知手段と、を具備することを特徴とする音声出力装置。
- デジタル信号をアナログ変換するD/A変換手段を具備し、前記増幅手段が、前記D/A変換手段の出力信号を増幅し、前記振幅検知手段が、無信号時又は小信号振幅時に前記増幅手段をハイパス・フィルタに切り替えるとともに前記D/A変換手段に入力される前記デジタル信号に前記ハイパスフィルタの逆の特性を持たせることを特徴とする請求項2記載の音声出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371426A JP3599243B2 (ja) | 2001-12-05 | 2001-12-05 | 音声出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001371426A JP3599243B2 (ja) | 2001-12-05 | 2001-12-05 | 音声出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174331A JP2003174331A (ja) | 2003-06-20 |
JP3599243B2 true JP3599243B2 (ja) | 2004-12-08 |
Family
ID=19180470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371426A Expired - Fee Related JP3599243B2 (ja) | 2001-12-05 | 2001-12-05 | 音声出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599243B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4211840B2 (ja) * | 2006-11-10 | 2009-01-21 | セイコーエプソン株式会社 | 検出装置、センサ及び電子機器 |
JP4449972B2 (ja) | 2006-11-10 | 2010-04-14 | セイコーエプソン株式会社 | 検出装置、センサ及び電子機器 |
JP2008125134A (ja) * | 2008-02-12 | 2008-05-29 | Seiko Epson Corp | 半導体装置 |
JP4810711B2 (ja) | 2010-01-14 | 2011-11-09 | オンキヨー株式会社 | 増幅装置 |
JP5686696B2 (ja) * | 2011-07-28 | 2015-03-18 | 新日本無線株式会社 | 増幅器 |
-
2001
- 2001-12-05 JP JP2001371426A patent/JP3599243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174331A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592941B2 (en) | Signal processing apparatus and signal processing method | |
KR101345680B1 (ko) | 잡음 폴드 오버를 감소시키기 위한 클래스 d 증폭기 시스템에서의 디지털 필터링을 위한 방법, 장치 및 컴퓨터 판독가능 매체 | |
CN108694959A (zh) | 语音能量检测 | |
US7692568B2 (en) | Low power sigma delta modulator with successive approximation converter | |
JP4568572B2 (ja) | 音声信号出力回路、および音声出力を発生する電子機器 | |
US20110051954A1 (en) | Signal conditioner with suppression of interfering signals | |
JP4748534B2 (ja) | 平衡増幅器及び電子回路 | |
US9204215B2 (en) | One-bit digital-to-analog converter offset cancellation | |
JP3599243B2 (ja) | 音声出力装置 | |
US20240107231A1 (en) | Filters and filter chains | |
JP2005223667A (ja) | オーディオ信号増幅方法および装置 | |
JP2006173819A (ja) | スイッチングアンプ | |
JP2006229891A (ja) | 信号増幅回路およびそれを用いた電子機器 | |
JP2014171035A (ja) | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 | |
JP3885911B2 (ja) | D/a変換器 | |
JP3145860B2 (ja) | Da変換器 | |
JP3344546B2 (ja) | デルタシグマ変調回路 | |
JP2011101247A (ja) | Δς型アナログデジタル変換器およびそれを用いた電子機器 | |
JP2003198373A (ja) | Pwm変換回路、d/a変換器およびpwm変換方法 | |
JP2003273740A (ja) | D/a変換装置 | |
Forzley | Analysis and design of a scalable digital input Class D audio amplifier topology | |
JPH09162743A (ja) | デルタシグマ変調型アナログ/デジタル変換回路 | |
Madsen et al. | A High Performance 8x150W Digital Audio System | |
JPH07297717A (ja) | Da変換器 | |
JP2002261616A (ja) | D/a変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |