JP3594139B2 - 半導体テスタ装置 - Google Patents
半導体テスタ装置 Download PDFInfo
- Publication number
- JP3594139B2 JP3594139B2 JP2002087983A JP2002087983A JP3594139B2 JP 3594139 B2 JP3594139 B2 JP 3594139B2 JP 2002087983 A JP2002087983 A JP 2002087983A JP 2002087983 A JP2002087983 A JP 2002087983A JP 3594139 B2 JP3594139 B2 JP 3594139B2
- Authority
- JP
- Japan
- Prior art keywords
- test head
- contact probe
- probe block
- positioning
- floating support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、小型化が図れ、安価な半導体テスタ装置に関するものである。
【0002】
【従来の技術】
半導体テスタ装置は、IC、LSI等の被検査ICに試験信号を与え、被検査ICからの出力により、良否の判定を行うものである。
従来、このようなICテスタには検査ICとテストヘッド間で信号のやり取りを行うためのパフォーマンスボードが搭載され、そのパフォーマンスボードをテストヘッドに取付け電気的導通を確保するためにクランプ機構が採用される。
【0003】
図12は、従来より一般に使用されている従来例の構成説明図である。
図13は図12の平面図、図14はテストヘッド本体の平面図、図15は図14の側断面図、図16は図12の全体説明図である。
【0004】
図において、テストヘッド本体1は被検査IC(図示せず)の各端子にテスト信号を送るピンエレクトロニクス回路ユニット2が収容され、その回路の信号入出力の端子となる弾性を有したコンタクトピン3が上向きに配置されている。
【0005】
パフォーマンスボード4は下面に電極パッドが形成されており、テストヘッド本体1の上からその電極パッドが上記のコンタクトピン3と接触するように配置される。
【0006】
ボード押さえ部5は連結穴(図示せず)を有し、パフォーマンスボード4の上からその連結穴とテストヘッド本体1の引き込みピン(図示せず)により連結される。
【0007】
引き込みピン(図示せず)にはテストヘッド本体1から引き込み力が加わりパフォーマンスボード4をテストヘッド本体1に引き付ける。
これによりパフォーマンスボード4は弾性を有したコンタクトピン3に押付けられ、コンタクトピン3の反発力を伴い電気的導通が確保される。
【0008】
【発明が解決しようとする課題】
しかしながら、このような装置においては、図14に示す如く、ピンエレクトロニクス回路ユニット2は、テストヘッド本体1の上面に密集して多数配置され、僅かに残された面7の下面には、例えば、図15に示す如く、ピンエレクトロニクス回路ユニット2を冷却する空気流Aの排気ダクトB等が配置されている。
【0009】
従って、ピンエレクトロニクス回路ユニット2を増設するには、パフォーマンスボード4等を大型化しなければならず、小型化が困難で有る。
また、ピンエレクトロニクス回路ユニット2の使用数に対応して、段階的ではあっても、数種のパフォーマンスボード4を準備しておかなければならず、異なるサイズのパフォーマンスボード4が増えることになる。
【0010】
従って、製造、修理に備えて、常に、数種のパフォーマンスボード4の在庫を確保して置かなければならず、在庫管理等が複雑となり、在庫コストが掛ることになる。
なお、ピンエレクトロニクス回路ユニット2は、この場合は、2個のプリント板より構成されている。
【0011】
本発明の目的は、上記の課題を解決するもので、本発明は、小型化が図れ、安価な半導体テスタ装置を提供することにある。
【0012】
【課題を解決するための手段】
このような目的を達成するために、本発明では、請求項1においては、
テストヘッド本体に対向して配置されたパフォーマンスボードと、このパフォーマンスボードに対向してコンタクトピンが配置され前記テストヘッド本体に取付けられた複数のピンエレクトロニクス回路ユニットと、前記テストヘッド本体の中央部分に鉛直方向に設けられた排気ダクト、この排気ダクトの上端開口部を覆う面とを具備する半導体テスタ装置において、
前記テストヘッド本体の前記パフォーマンスボードに対向する面の前記排気ダクトの上端開口部を覆う面に配置され前記テストヘッド本体外に設けられたピンエレクトロニクス回路ユニットとケーブル接続され前記パフォーマンスボードと電気的にコンタクトする新たに別に新設追加されたコンタクトプローブブロックを具備した事を特徴とする。
【0013】
本発明の請求項2においては、請求項1記載の半導体テスタ装置において、
前記コンタクトプローブブロックを前記テストヘッド本体にフローティング支持するフローティング支持手段と、前記コンタクトプローブブロックを前記テストヘッド本体におおよそ位置決めする概略位置決め手段と、前記コンタクトプローブブロックを前記パフォーマンスボードに位置決めする位置決め手段とを具備したことを特徴する。
【0014】
本発明の請求項3においては、請求項2記載の半導体テスタ装置において、
前記フローティング支持手段として、前記テストヘッド本体に取付けられたフローティング支持ガイドピンと、前記コンタクトプローブブロックに設けられ前記フローティング支持ガイドピンが挿入され前記フローティング支持ガイドピンと隙間を有するフローティング支持ガイド孔とを具備したことを特徴とする。
【0015】
本発明の請求項4においては、請求項2又は請求項3記載の半導体テスタ装置において、
前記概略位置決め手段として、前記コンタクトプローブブロックに設けられたテーパ溝と、前記テストヘッド本体に設けられたボールプランジャ孔と、このボールプランジャ孔に設けられたボールと、前記ボールプランジャ孔に設けられ前記ボールを前記テーパ溝に押圧し前記コンタクトプローブブロックの概略の位置決めをするプランジャばねとを具備したことを特徴とする。
【0016】
本発明の請求項5においては、請求項3記載の半導体テスタ装置において、
前記位置決め手段として、前記コンタクトプローブブロックに取付けられた位置決めピンと、前記パフォーマンスボードに実質的に設けられ前記位置決めピンが挿入される位置決め孔とを具備したことを特徴とする。
【0017】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。
図1は本発明の一実施例の要部構成説明図、図2は図1の平面図、図3はテストヘッド本体の平面図、図4は図3の側断面図、図5はコンタクトプローブブロックの要部構成説明図、図6は図5の側面図、図7は図5のA−A断面図、図8は図7の要部詳細説明図、図9は図7の要部詳細説明図、図10は図7の要部詳細説明図、図11は図1動作説明図である。
【0018】
図において、図12と同一記号の構成は同一機能を表す。
以下、図12と相違部分のみ説明する。
【0019】
図において、21は、テストヘッド本体1に取付けられ、増設されたピンエレクトロニクス回路ユニット2が配置される増設ケースである。
【0020】
31は、テストヘッド本体1のパフォーマンスボード4に対向する面の排気ダクトBの上端開口部を覆う面7に配置され、テストヘッド本体1外に設けられたピンエレクトロニクス回路ユニット2とケーブル32接続され、パフォーマンスボード4と電気的にコンタクトする新たに別に新設追加されたコンタクトプローブブロックである。
【0021】
この場合は、テストヘッド本体1の外に設けられたピンエレクトロニクス回路ユニット2と、ケーブル32接続されている。
41は、図8に示す如く、コンタクトプローブブロック31を、テストヘッド本体1にフローティング支持するフローティング支持手段である。
【0022】
この場合は、フローティング支持手段41として、テストヘッド本体1に取付けられたフローティング支持ガイドピン411と、コンタクトプローブブロック31に設けられ、フローティング支持ガイドピン411が挿入され、フローティング支持ガイドピン411と隙間を有するフローティング支持ガイド孔412とを有する。
【0023】
42は、図9に示す如く、コンタクトプローブブロック31をテストヘッド本体1におおよそ、位置決めする概略位置決め手段である。
【0024】
この場合は、概略位置決め手段42として、コンタクトプローブブロック31に設けられたテーパ溝421と、テストヘッド本体1に設けられたボールプランジャ孔422と、ボールプランジャ孔422に設けられたボール423と、ボールプランジャ孔422に設けられ、ボール423をテーパ溝421に押圧し、コンタクトプローブブロック31の概略の位置決めをするプランジャばね424とを有する。
【0025】
43は、図10に示す如く、コンタクトプローブブロック31をパフォーマンスボード4に位置決めする位置決め手段である。
この場合は、位置決め手段43として、コンタクトプローブブロック31に取付けられた位置決めピン431と、パフォーマンスボード4に実質的に設けられ、位置決めピン431が挿入される位置決め孔432とを有する。
【0026】
この場合は、図10に示す如く、位置決めピン431は、位置決めプレートCに設けられた位置決め孔432に挿入され、位置決めプレートCに設けられた第2の位置決めピンDが、パフォーマンスボード4に設けられた第2の位置決め孔Eに挿入されている。
【0027】
これは、コンタクトプローブブロック31の周囲に多数の配線パターンが設けることが出来るように、口径の大なる第2の位置決めピンDと第2の位置決め孔Fを、コンタクトプローブブロック31の周囲から離して配置出来るようにしたもので、位置決め孔432は、実質的に、パフォーマンスボード4に設けられていることになる。
【0028】
即ち、位置決めプレートC、第2の位置決めピンDと第2の位置決め孔Eは、省略されて、パフォーマンスボード4に直接に位置決め孔432が設けられても良いことは勿論である。
【0029】
以上の構成において、コンタクトプローブブロック31は、テストヘッド本体1の外に設けられた所定のピンエレクトロニクス回路ユニット2とケーブル32接続される。
【0030】
コンタクトプローブブロック31は、テストヘッド本体1に取付けられたフローティング支持ガイドピン411と、コンタクトプローブブロック31に設けられ、フローティング支持ガイドピン411が挿入され、フローティング支持ガイドピン411と隙間を有するフローティング支持ガイド孔412とによりフローティング支持される。
【0031】
次に、コンタクトプローブブロック31は、コンタクトプローブブロック31に設けられたテーパ溝421と、テストヘッド本体1に設けられたボールプランジャ孔422と、ボールプランジャ孔422に設けられたボール423と、ボールプランジャ孔422に設けられ、ボール423をテーパ溝421に押圧し、コンタクトプローブブロック31の概略の位置決めをするプランジャばね424とにより概略の位置決めがされる。
【0032】
更に、コンタクトプローブブロック31は、コンタクトプローブブロック31に取付けられた位置決めピン431と、パフォーマンスボード4に実質的に設けられ、位置決めピン431が挿入される位置決め孔432とにより位置決めさる。
【0033】
そして、コンタクトプローブブロック31のピンは、パフォーマンスボード4の正確な位置に接触する。
【0034】
この結果、
(1)コンタクトプローブブロック31を利用して、ピンエレクトロニクス回路ユニット2が容易に増設出来、パフォーマンスボード4等を大型化する必要はなく、小型化が容易に図れる半導体テスタ装置が得られる。
【0035】
(2)ピンエレクトロニクス回路ユニット2の使用数に対応して、パフォーマンスボード4等の準備して置く種類が少なくて済み、在庫管理等が容易となり、在庫コストが低減出来、安価な半導体テスタ装置が得られる。
【0036】
(3)コンタクトプローブブロック31を、テストヘッド本体1にフローティング支持するフローティング支持手段41と、コンタクトプローブブロックをテストヘッド本体1におおよそ位置決めする概略位置決め手段42と、コンタクトプローブブロック31をパフォーマンスボード4に位置決めする位置決め手段43とが設けられた。
【0037】
従って、コンタクトプローブブロック31の位置決めが容易で、構成部品の位置精度を高くする必要はなく、コンタクトプローブブロック31の位置決めが容易で、安価な半導体テスタ装置が得られる。
【0038】
(4)フローティング支持手段41として、テストヘッド本体1に取付けられたフローティング支持ガイドピン411と、コンタクトプローブブロック31に設けられフローティング支持ガイドピン411が挿入されフローティング支持ガイドピン411と隙間を有するフローティング支持ガイド孔412とが設けられたので、安価なフローティング支持手段41が得られ、安価な半導体テスタ装置が得られる。
【0039】
(5)概略位置決め手段42として、コンタクトプローブブロック31に設けられたテーパ溝421と、テストヘッド本体1に設けられたボールプランジャ孔422と、ボールプランジャ孔422に設けられたボール423と、422ボールプランジャ孔に設けられボール423をテーパ溝421に押圧しコンタクトプローブブロック31の概略の位置決めをするプランジャばね424とが設けられたので、安価な概略位置決め手段が得られ、安価な半導体テスタ装置が得られる。
【0040】
(6)位置決め手段43として、コンタクトプローブブロック31に取付けられた位置決めピン431と、パフォーマンスボード4に実質的に設けられ位置決めピン431が挿入される位置決め孔432とが設けられたので、安価な位置決め手段43が得られ、安価な半導体テスタ装置が得られる。
【0041】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【0042】
【発明の効果】
以上説明したように、本発明の請求項1によれば、次のような効果がある。
テストヘッド本体に対向して配置されたパフォーマンスボードと、このパフォーマンスボードに対向してピンコネクタが配置され前記テストヘッド本体に取付けられた複数のピンエレクトロニクス回路ユニットとを具備する半導体テスタ装置において、
前記テストヘッド本体の前記パフォーマンスボードに対向する面の前記ピンコネクタが配置されていない個所に配置され前記テストヘッド本体あるいは前記テストヘッド本体外に設けられたピンエレクトロニクス回路ユニットとケーブル接続され前記パフォーマンスボードとコンタクトするコンタクトプローブブロックを具備した事を特徴とする半導体テスタ装置を構成した。
【0043】
従って、
(1)コンタクトプローブブロックを利用して、ピンエレクトロニクス回路ユニットが容易に増設出来、パフォーマンスボード等を大型化する必要はなく、小型化が容易に図れる半導体テスタ装置が得られる。
【0044】
(2)、ピンエレクトロニクス回路ユニットの使用数に対応して、パフォーマンスボード等のを準備して置く種類が少なくて済み、在庫管理等が容易となり、在庫コストが低減出来、安価な半導体テスタ装置が得られる。
【0045】
本発明の請求項2によれば、次のような効果がある。
コンタクトプローブブロックを、テストヘッド本体にフローティング支持するフローティング支持手段と、コンタクトプローブブロックをテストヘッド本体におおよそ位置決めする概略位置決め手段と、コンタクトプローブブロックをパフォーマンスボードに位置決めする位置決め手段とが具備された。
【0046】
従って、コンタクトプローブブロックの位置決めが容易で、構成部品の位置精度を高くする必要はなく、コンタクトプローブブロックの位置決めが容易で、安価な半導体テスタ装置が得られる。
【0047】
本発明の請求項3によれば、次のような効果がある。
フローティング支持手段として、テストヘッド本体に取付けられたフローティング支持ガイドピンと、コンタクトプローブブロックに設けられフローティング支持ガイドピンが挿入されフローティング支持ガイドピンと隙間を有するフローティング支持ガイド孔とが設けられたので、安価なフローティング支持手段が得られ、安価な半導体テスタ装置が得られる。
【0048】
本発明の請求項4によれば、次のような効果がある。
概略位置決め手段として、コンタクトプローブブロックに設けられたテーパ溝と、テストヘッド本体に設けられたボールプランジャ孔と、ボールプランジャ孔に設けられたボールと、ボールプランジャ孔に設けられボールをテーパ溝に押圧しコンタクトプローブブロックの概略の位置決めをするプランジャばねとが設けられたので、安価な概略位置決め手段が得られ、安価な半導体テスタ装置が得られる。
【0049】
本発明の請求項5によれば、次のような効果がある。
位置決め手段として、コンタクトプローブブロックに取付けられた位置決めピンと、パフォーマンスボードに実質的に設けられ位置決めピンが挿入される位置決め孔とが設けられたので、安価な位置決め手段が得られ、安価な半導体テスタ装置が得られる。
【0050】
従って、本発明によれば、小型化が図れ、安価な半導体テスタ装置を実現することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例の要部構成説明図である。
【図2】図1の平面図である。
【図3】テストヘッド本体の平面図である。
【図4】図3の側断面図である。
【図5】コンタクトプローブブロックの要部構成説明図である。
【図6】図5の側面図である。
【図7】図5のA−A断面図である。
【図8】図7の要部詳細説明図である。
【図9】図7の要部詳細説明図である。
【図10】図7の要部詳細説明図である。
【図11】図1動作説明図である。
【図12】従来より一般に使用されている従来例の要部構成説明図である。
【図13】図12の平面図である。
【図14】テストヘッド本体の平面図である。
【図15】図14の側断面図である。
【図16】図12の全体説明図である。
【符号の説明】
1 テストヘッド本体
2 ピンエレクトロニクス回路ユニット
3 コンタクトピン
4 パフォーマンスボード
5 ボード押さえ部
7 面
21 増設ケース
31 コンタクトプローブブロック
32 ケーブル
41 フローティング支持手段
411 フローティング支持ガイドピン
412 フローティング支持ガイド孔
42 概略位置決め手段
421 テーパ溝
422 ボールプランジャ孔
423 ボール
424 プランジャばね
43 位置決め手段
431 位置決めピン
432 位置決め孔
A 空気流
B 排気ダクト
C 位置決めプレート
D 第2の位置決めピン
E 第2の位置決め孔
Claims (5)
- テストヘッド本体に対向して配置されたパフォーマンスボードと、
このパフォーマンスボードに対向してコンタクトピンが配置され前記テストヘッド本体に取付けられた複数のピンエレクトロニクス回路ユニットと、
前記テストヘッド本体の中央部分に鉛直方向に設けられた排気ダクト、
この排気ダクトの上端開口部を覆う面と
を具備する半導体テスタ装置において、
前記テストヘッド本体の前記パフォーマンスボードに対向する面の前記排気ダクトの上端開口部を覆う面に配置され前記テストヘッド本体外に設けられたピンエレクトロニクス回路ユニットとケーブル接続され前記パフォーマンスボードと電気的にコンタクトする新たに別に新設追加されたコンタクトプローブブロック
を具備した事を特徴とする半導体テスタ装置。 - 前記コンタクトプローブブロックを前記テストヘッド本体にフローティング支持するフローティング支持手段と、
前記コンタクトプローブブロックを前記テストヘッド本体におおよそ位置決めする概略位置決め手段と、
前記コンタクトプローブブロックを前記パフォーマンスボードに位置決めする位置決め手段と
を具備したことを特徴とする請求項1記載の半導体テスタ装置。 - 前記フローティング支持手段として、
前記テストヘッド本体に取付けられたフローティング支持ガイドピンと、
前記コンタクトプローブブロックに設けられ前記フローティング支持ガイドピンが挿入され前記フローティング支持ガイドピンと隙間を有するフローティング支持ガイド孔と
を具備したことを特徴とする請求項2記載の半導体テスタ装置。 - 前記概略位置決め手段として、
前記コンタクトプローブブロックに設けられたテーパ溝と、
前記テストヘッド本体に設けられたボールプランジャ孔と、
このボールプランジャ孔に設けられたボールと、
前記ボールプランジャ孔に設けられ前記ボールを前記テーパ溝に押圧し前記コンタクトプローブブロックの概略の位置決めをするプランジャばねと
を具備したことを特徴とする請求項2又は請求項3記載の半導体テスタ装置。 - 前記位置決め手段として、
前記コンタクトプローブブロックに取付けられた位置決めピンと、
前記パフォーマンスボードに実質的に設けられ前記位置決めピンが挿入される位置決め孔と
を具備したことを特徴とする請求項2乃至請求項4の何れかに記載の半導体テスタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087983A JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087983A JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003287562A JP2003287562A (ja) | 2003-10-10 |
JP3594139B2 true JP3594139B2 (ja) | 2004-11-24 |
Family
ID=29233990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087983A Expired - Fee Related JP3594139B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体テスタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3594139B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108672595A (zh) * | 2018-04-04 | 2018-10-19 | 东莞市必德电子科技有限公司 | 一种三脚电感成型测试一体机 |
CN113267717B (zh) * | 2021-06-11 | 2022-08-23 | 珠海市精实测控技术有限公司 | 一种电路板测试平台 |
-
2002
- 2002-03-27 JP JP2002087983A patent/JP3594139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003287562A (ja) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407563B2 (en) | Semiconductor device test apparatus | |
US6707311B2 (en) | Contact structure with flexible cable and probe contact assembly using same | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
JPH04230866A (ja) | Icアダプタ | |
US20040051541A1 (en) | Contact structure with flexible cable and probe contact assembly using same | |
JPH10185947A (ja) | プローブ・アダプタ | |
US20060125501A1 (en) | Modularized probe head | |
EP1751557B1 (en) | Flexible microcircuit space transformer assembly | |
WO2021137527A1 (ko) | 테스트 소켓 조립체 | |
JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
US8248090B2 (en) | ZIF connectors and semiconductor testing device and system using the same | |
JPH0955273A (ja) | Bgaパッケージic用icソケット | |
JP3594139B2 (ja) | 半導体テスタ装置 | |
KR20040090164A (ko) | 전기 부품 테스트장치 | |
WO2016167412A1 (ko) | 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법 | |
JP2004178951A (ja) | 電気部品用ソケット | |
JP3316095B2 (ja) | 集積回路ダイ試験システム | |
JPS612338A (ja) | 検査装置 | |
JP2005019343A (ja) | 接続端子配列部材及びそれを用いたicソケット | |
WO2023027395A1 (ko) | 반도체 패키지의 테스트 장치 | |
JPH1038924A (ja) | プローブカード | |
JPH11126671A (ja) | Ic検査用コネクタ | |
JP2000208187A (ja) | クリップ式中継コネクタ | |
US6605952B2 (en) | Zero connection for on-chip testing | |
KR100320022B1 (ko) | 반도체 칩 테스트 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |