JP3591242B2 - Thin film transistor, pixel matrix and liquid crystal display device - Google Patents
Thin film transistor, pixel matrix and liquid crystal display device Download PDFInfo
- Publication number
- JP3591242B2 JP3591242B2 JP27213297A JP27213297A JP3591242B2 JP 3591242 B2 JP3591242 B2 JP 3591242B2 JP 27213297 A JP27213297 A JP 27213297A JP 27213297 A JP27213297 A JP 27213297A JP 3591242 B2 JP3591242 B2 JP 3591242B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- channel
- region
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、特性の劣化が防止される薄膜トランジスタ、画素マトリクス及び液晶表示装置に関する。
【0002】
【発明の背景】
多結晶シリコンを用いた薄膜トランジスタ(TFT)は、液晶表示装置などで使用されているが、その信頼性が大きな問題となっている。例えば、薄膜トランジスタを動作させると、図9に示すように、しきい値電圧が変化するという劣化が生じる場合がある。
【0003】
そこで、本願発明者等は、しきい値電圧の変化(特性の劣化)が何に起因するかを研究した。
【0004】
動作時の薄膜トランジスタを赤外線温度計で観察すると、かなり温度が上昇しているのが確認された。これは、薄膜トランジスタがガラス基板上に形成され、また周囲が熱伝導率の低いシリコン酸化膜で囲まれているためである。また、薄膜トランジスタにゲート電圧(Vg)及びドレイン電圧(Vd)を印加し、10秒間動作させた後、しきい値電圧の変化を調べた。この時ゲート電圧(Vg)及びドレイン電圧(Vd)を各々パラメータとした。動作時に流れたドレイン電流をIdとすると、Id×Vdを横軸に、しきい値電圧の変化を縦軸にとったのが図10である。同図に示すように、ゲート電圧(Vg)の値にかかわらず、ドレイン電流Id×ドレイン電圧Vdの値が大きいほど、特性の劣化が大きくなることが分かった。ここで、Id×Vdは薄膜トランジスタの発熱量に比例する。
【0005】
また、薄膜トランジスタを加熱してそのしきい値電圧の変化を測定したところ、図11に示すように、上記の劣化と同様な特性変化が確認された。従って特性の劣化は熱に起因すると考えられる。即ち、薄膜トランジスタが動作時に発する自分自身の熱により、チャネルのポリシリコン膜中のダングリングボンドをターミネイトしていた水素が脱離し、これによりTFT特性が変化したものと予想される。
【0006】
チャネル幅W及びチャネル長Lについて、W/Lが一定ならば、ドレイン電流Id が一定になることが知られているが、図12に示すように、W/Lが一定ならば、W,Lの絶対的な値が小さいほど、特性の劣化が大きくなることが実験により分かった。その理由は、チャネル幅Wが小さくなると、単位長さ当たりに大きなドレイン電流(Id )が流れるため、発熱量が多いからであると考えられる。これは、今後素子の微細化が進む程、この劣化が深刻な問題になることを意味する。
【0007】
また、チャネル長Lが一定ならば、チャネル幅Wが大きいほど特性の劣化が大きくなることが実験により分かった。従って、例えばドライバー内蔵(点順次ドライバ)型LCDにおけるアナログスイッチなど、電流供給能力が必要とされ、結果的にチャネル幅Wが大きく設計されている薄膜トランジスタで特に顕著に上記の劣化が生じやすくなる。
【0008】
なお、ドレイン電圧(Vd)が交流電圧のとき、その周波数が大きいほど、しきい値電圧の変化が小さく、ドレイン電圧(Vd)が直流電圧のときに最もしきい値電圧の変化が大きいことも実験から分かった。これは、薄膜トランジスタに電圧が印加されてから、温度が上りきるまでに数m〜数十msecを要するからである。
【0009】
本発明は、薄膜トランジスタの特性の劣化という問題に鑑みてなされたものであり、その目的は、特性が劣化しにくい薄膜トランジスタ、画素マトリクス及び液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】
(1)本発明に係る薄膜トランジスタは、下地絶縁膜上であって一つのゲート電極の下に形成される複数のチャネル領域と、前記複数のチャネル領域を相互に絶縁する絶縁膜と、各チャネル領域を挟むソース領域及びドレイン領域と、を有し、
各ソース領域は相互に接続され、各ドレイン領域は相互に接続され、
各チャネル領域のチャネル幅Wと、各チャネル領域同士の間隔Sは、W≦Sの関係を有する。
【0011】
本発明によれば、複数のチャネル領域を有するが、各チャネル領域には一つのゲート電極から電圧が印加される。また、各ソース領域は相互に接続され、各ドレイン領域は相互に接続されている。要するに、この薄膜トランジスタは、MOS形トランジスタのチャネル領域を複数に分割して構成されたものである。したがって、各チャネル領域のチャネル幅Wを小さくすることができるので、ドレイン電流Id を小さくすることができる。こうして、発熱を抑えて特性の劣化を防ぐことができる。ただし、複数のチャネル領域のそれぞれをドレイン電流Id が流れるので、ドレイン電流Id の合計値は維持される。
【0012】
(2)本発明は、前記ゲート電極は屈曲し、前記チャネル領域が一直線に沿って並ぶことを避ける構成とする。
【0013】
これによれば、屈曲したゲート電極に対応して、複数のチャネル領域が一直線に沿って並ばないようになっている。したがって、各チャネル領域同士の間隔を広くすることができ、各チャネル領域で生じた熱が発散されやすくなっている。
【0014】
(3)前記ゲート電極は、複数列をなすように形成されてもよい。
【0015】
これによれば、複数列をなすように複数のチャネル領域を配置することができ、熱が発散されやすくなる。
【0016】
(4)前記チャネル領域は、互い違いに配置されてもよい。
【0017】
これによれば、互い違いに配置されることで、チャネル領域同士の間隔を広くとることができ、各チャネル領域で生じた熱が発散されやすくなっている。
【0018】
(5)前記ソース領域、前記ドレイン領域及び前記チャネル領域のうち少なくとも一つは多結晶シリコン薄膜により形成されてもよい。
(6)本発明に係る画素マトリクスは、マトリクス状に配列されてなる複数の画素を有し、それぞれの前記画素には、上記薄膜トランジスタが画素トランジスタとして設けられてなる。
(7)本発明に係る液晶表示装置は、上記薄膜トランジスタが、直流電圧のスイッチとして形成されたものである。
【0019】
本発明によれば、熱が発散されやすい薄膜トランジスタが用いられるので、スイッチとしての信頼性が向上する。
【0020】
(8)上記液晶表示装置において、前記スイッチは、ソース線への電圧の印加を最終段で制御するものであってもよい。
【0021】
このように、ソース線への電圧を印加する最終段で制御するスイッチには、比較的大きな電流を流す必要があるので、熱が発散されやすい薄膜トランジスタを使用することは効果的である。
【0024】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。
【0025】
(第1の実施の形態)
図1は、第1の実施の形態に係る薄膜トランジスタの平面図である。この薄膜トランジスタ10は、例えば液晶ディスプレイのアナログスイッチとして用いられるMOS形トランジスタである。
【0026】
図1に示すように、薄膜トランジスタ10は、複数(4つ)の多結晶シリコン薄膜12が一つのゲート電極14にそれぞれ交差するように形成されている。また、各多結晶シリコン薄膜12には、ゲート電極14下にチャネル領域16が形成されるとともに、これを挟むN型不純物拡散領域であるソース領域18及びドレイン領域20が形成されている(図2(A)参照)。そして、各多結晶シリコン薄膜12のソース領域18及びドレイン領域20にコンタクトホール22が形成され、ソース領域18同士、ドレイン領域20同士が共通のソース電極24、ドレイン電極26にそれぞれ接続されている。
【0027】
図2(A)は、図1のA−A線断面図であり、図2(B)は、図1のB−B線断面図である。これらの図に示すように、ガラス基板28上に、シリコン酸化膜からなる下地絶縁膜30、ソース領域18、ドレイン領域20およびチャネル領域16となる多結晶シリコン薄膜12が順次形成されている。そして、その上にゲート絶縁膜32を介してタンタル膜からなるゲート電極14が形成されている。また、その上にシリコン酸化膜からなる層間絶縁膜34が形成されるとともに、層間絶縁膜34を貫通してソース領域18、ドレイン領域20に通じるコンタクトホール22が開口され、ソース電極24、ドレイン電極260が形成されている。
【0028】
本実施の形態では、4つの多結晶シリコン薄膜12のそれぞれに、チャネル領域16、ソース領域18及びドレイン領域20が形成されている。このことにより薄膜トランジスタ10は、4つのMOS形トランジスタに分割されてなる。各MOS形トランジスタのチャネル長はL、チャネル幅はWである。また、4つのMOS形トランジスタは、同じゲート電極14、ソース電極24及びドレイン電極26によって駆動される。
【0029】
したがって、薄膜トランジスタ10は、チャネル長がLでチャネル幅が4Wの一つのMOS形トランジスタを、チャネル幅において複数分割(4分割)したトランジスタになっている。こうすることで、薄膜トランジスタ10の特性の劣化を抑えることができる。
【0030】
すなわち、MOS形トランジスタが複数に分割されることで、チャネル長Lが一定で、チャネル幅Wが小さい複数のMOS形トランジスタとなる。そして、各MOS形トランジスタにおいて発熱が少なくなって、特性の劣化が小さくなる。
【0031】
また、本実施形態では、チャネル幅Wと、隣り同士のチャネル領域16の間隔Sとが、W≦Sの関係になっている。こうすることで、チャネル領域16に生じた熱が、隣りのチャネル領域16に生じた熱の影響を受けにくくなって、発散しやすくなる。そして、熱による特性の劣化が小さくなる。
【0032】
なお、チャネル領域16に生じる熱は、ドレイン電流Id の大きさに起因すると考えられる。ドレイン電流Id は、W/Lに比例して大きくなる。したがって、W/Lが小さいほどドレイン電流Id が小さくなる。このことから、MOS形トランジスタは、チャネル幅Wにおいて多数に分割されるほど、ドレイン電流Id が小さくなる。
【0033】
次に、上記構成の薄膜トランジスタ10の製造方法を図3(A)〜図4(C)を用いて説明する。以下に述べる製造方法は、例えばゲート絶縁膜の形成に熱酸化法ではなくCVD法を用いるものであって、プロセス全体を通して450℃以下の低いプロセス温度で製造するものである。これにより、基板の材料としてガラスを用いることができる。
【0034】
まず、図3(A)に示すように、ガラス基板28上の全面に、CVD法を用いて膜厚100〜500nm程度のシリコン酸化膜を形成して下地絶縁膜30とする。次に、下地絶縁膜30上の全面に、ジシラン(Si2H6)あるいはモノシラン(SiH4 )を原料としたCVD法を用いて膜厚50nm程度のアモルファスシリコン薄膜を形成した後、XeCl等のエキシマレーザーアニールを行なうことによって多結晶化する。そして、周知のフォトリソグラフィー・エッチング技術を用いて、4つの多結晶シリコン薄膜12(図1参照)のパターニングを行なう。
【0035】
次に、図3(B)に示すように、ECR−CVD(Electron Cyclotron Resonance Chemical Vapor Deposition)法等を用いて膜厚120nm程度のシリコン酸化膜からなるゲート絶縁膜32を形成する。
【0036】
次に、スパッタ法により膜厚600〜800nm程度のタンタル膜を全面に堆積させ、図3(C)に示すように、これをパターニングすることによりゲート電極14を形成する。ついで、図4(A)に示すように、このゲート電極14をマスクとしてPH3/H2を用いたイオンドーピングを行なうことにより、N型不純物拡散領域であるソース領域18、ドレイン領域20を形成する。また、イオンドーピング時のドーズ量は1〜10×1015atoms/cm2 程度でよい。ついで、300℃、2時間のN2 アニールを行なう。
【0037】
そして、図4(B)に示すように、CVD法により膜厚500〜1000nm程度のシリコン酸化膜からなる層間絶縁膜34を形成する。最後に、図4(C)に示すように、層間絶縁膜34を貫通して多結晶シリコン薄膜12上のソース領域18、ドレイン領域20に通じるコンタクトホール18を開口した後、全面にAl−Si−Cu膜を堆積させ、これをパターニングすることにより、ソース電極24、ドレイン電極26を形成する。
【0038】
以上の工程によって、薄膜トランジスタ10が製造される。
【0039】
(第2の実施の形態)
図5は、第2の実施の形態に係る薄膜トランジスタの平面図である。この薄膜トランジスタ40は、ソース電極42と、このソース電極42の三辺を取り囲むゲート電極44と、このゲート電極44を取り囲むドレイン電極46と、を有する。ここで、ゲート電極44は、2列に並ぶ配線の一方の端部が接続されてコ字状をなし、ドレイン電極46も同様である。
【0040】
また、ソース電極42、ゲート電極44及びドレイン電極46の下には、4箇所において、多結晶シリコン薄膜48が形成されている。各多結晶シリコン薄膜48は、ソース電極42の下ではソース領域42aとなり、ゲート電極44の下ではチャネル領域44aとなり、ドレイン電極46の下ではドレイン領域46aとなる。つまり、各多結晶シリコン薄膜48は、MOS形トランジスタとなる。薄膜トランジスタ40は、ゲート幅の方向で4つに分割されたMOS形トランジスタである。
【0041】
本実施形態によれば、複数列(2列)をなすように形成されたゲート電極44に対応して、複数列(2列)の多結晶シリコン薄膜48が形成されている。すなわち、全てのチャネル領域44aが一直線に沿って並ぶことが避けられている。したがって、1列に並べられた多結晶シリコン薄膜と比べて、チャネル領域44aで生じた熱が放散しやすくなっている。
【0042】
(第3の実施の形態)
図6は、第3の実施の形態に係る薄膜トランジスタの平面図である。この薄膜トランジスタ50は、ソース電極52と、このソース電極52の三辺を取り囲むゲート電極54と、このゲート電極54を取り囲むドレイン電極56と、を有する。ここで、ゲート電極54は、2列に並ぶ配線の一方の端部が接続されてコ字状をなしている。また、ソース電極52、ゲート電極54及びドレイン電極56は、図5に示すソース電極42、ゲート電極44及びドレイン電極46よりも長く形成されている。
【0043】
ゲート54の一部となる2列に並ぶ配線のうち、一方(図において左側)には3つの多結晶シリコン薄膜58が形成されており、他方(図において右側)には2つの多結晶シリコン薄膜58が形成されている。
【0044】
そして、本実施形態では、多結晶シリコン薄膜58が互い違いに形成されて千鳥状をなしている。こうすることで、一方の列に並ぶ多結晶シリコン薄膜58のチャネル領域58aが、他方の列に並ぶ多結晶シリコン薄膜58のチャネル領域58aに生じる熱の影響を受けにくく、熱を発散しやすくなっている。
【0045】
(第4の実施の形態)
図7は、第4の実施の形態に係る薄膜トランジスタの平面図である。この薄膜トランジスタ60は、蛇行するように屈曲するゲート電極64と、このゲート電極64の両側で並ぶソース電極62及びドレイン電極66と、を有する。
【0046】
本実施形態によれば、ゲート電極64、ソース電極62及びドレイン電極66が蛇行するように屈曲しているので、複数の多結晶シリコン薄膜68を、一層離して形成することができる。こうすることで、一層熱の発散が容易になる。
【0047】
(第5の実施の形態)
図8は、第5の実施の形態に係る液晶表示装置の回路を示す図である。同図に示すように、この液晶表示装置70は、ソース線ドライバー回路72と、ゲート線ドライバー回路74と、画素マトリクス76とを有する。
【0048】
ソース線ドライバー回路72は、シフトレジスタ78、ビデオ信号バス80a、80b、80c、アナログスイッチ81a、81b、81cを有する。また、ゲート線ドライバー回路74は、シフトレジスタ82及びバッファ83を有する。
【0049】
これらソース線ドライバー回路72及びゲート線ドライバー回路74を構成するトランジスタ(図示略)の構成はともにCMOS型である。
【0050】
画素マトリクス76は各画素84がマトリクス状に配列されたものである。各画素84に対応して、画素トランジスタ85、液晶セル86及び対向電極87が設けられている。
【0051】
ソース線ドライバー回路72からは、ソース線88a、88b、88cが形成され、各画素84に信号を入力するようになっている。ゲート線ドライバー回路74からは、ゲート線89a、89bが形成されて、画素マトリクス76の各画素トランジスタ85のゲートに接続されている。
【0052】
この液晶表示装置においては、ソース線ドライバー回路、ゲート線ドライバー回路等の回路部、アナログスイッチ、画素トランジスタの各部分あるいは一部分に本発明の薄膜トランジスタが適用されている。この構成により、回路の誤動作等の発生が少なく、良好な画質を有する液晶表示装置を実現することができる。
【0053】
特に、アナログスイッチ81a、81b、81cは、ソース線88a、88b、88cに接続される最終段のスイッチであるため、比較的大きな電流が流されるので、特性の劣化が少ない本発明を適用することが効果的である。また、アナログスイッチ81a、81b、81cは、直流電圧のスイッチとして使用されるので、特性の劣化が小さい。
【0054】
さらに、上記実施の形態では、NチャネルTFTの例について説明したが、本発明をPチャネルTFTに適用することもできる。また、チャネル領域やソース、ドレイン領域を形成するシリコン薄膜としては、多結晶シリコン薄膜に限らず、非晶質シリコン薄膜を用いてもよい。
【0055】
そして、液晶表示装置において、本発明の薄膜トランジスタを画素トランジスタやアナログスイッチに限らず、種々の回路構成要素に適用することができる。さらに、上記実施の形態ではトップゲート型薄膜トランジスタの例を挙げたが、本発明をボトムゲート型薄膜トランジスタに適用することも可能である。
【0056】
【図面の簡単な説明】
【図1】第1の実施の形態に係る薄膜トランジスタの平面図である。
【図2】図2(A)は、図1のA−A線断面図であり、図2(B)は、図1のB−B線断面図である。
【図3】図3(A)〜図3(C)は、第1の実施の形態に係る薄膜トランジスタの製造方法を説明する図である。
【図4】図4(A)〜図4(C)は、第1の実施の形態に係る薄膜トランジスタの製造方法を説明する図である。
【図5】第2の実施の形態に係る薄膜トランジスタの平面図である。
【図6】第3の実施の形態に係る薄膜トランジスタの平面図である。
【図7】第4の実施の形態に係る薄膜トランジスタの平面図である。
【図8】第5の実施の形態に係る液晶表示装置の回路を示す図である。
【図9】しきい値電圧の変化が何に起因するかについての研究結果を示す図である。
【図10】しきい値電圧の変化が何に起因するかについての研究結果を示す図である。
【図11】しきい値電圧の変化が何に起因するかについての研究結果を示す図である。
【図12】
しきい値電圧の変化が何に起因するかについての研究結果を示す図である。
【符号の説明】
10 薄膜トランジスタ
14 ゲート電極
16 チャネル領域
18 ソース領域
20 ドレイン領域
24 ソース電極
26 ドレイン電極
70 液晶表示装置
W チャネル幅
S チャネル領域間隔[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a thin film transistor , a pixel matrix, and a liquid crystal display device whose characteristics are prevented from being deteriorated.
[0002]
BACKGROUND OF THE INVENTION
Thin film transistors (TFTs) using polycrystalline silicon are used in liquid crystal display devices and the like, but their reliability is a major problem. For example, when a thin film transistor is operated, deterioration such as a change in threshold voltage may occur as shown in FIG.
[0003]
Therefore, the inventors of the present application have studied what causes a change in threshold voltage (deterioration of characteristics).
[0004]
Observation of the thin film transistor during operation with an infrared thermometer confirmed that the temperature had risen considerably. This is because the thin film transistor is formed on a glass substrate, and its periphery is surrounded by a silicon oxide film having low thermal conductivity. Further, a gate voltage (Vg) and a drain voltage (Vd) were applied to the thin film transistor, and after operating for 10 seconds, a change in threshold voltage was examined. At this time, the gate voltage (Vg) and the drain voltage (Vd) were used as parameters. Assuming that the drain current flowing during the operation is Id, FIG. 10 shows Id × Vd on the horizontal axis and changes in threshold voltage on the vertical axis. As shown in the figure, regardless of the value of the gate voltage (Vg), it was found that the larger the value of the drain current Id × the drain voltage Vd, the greater the deterioration of the characteristics. Here, Id × Vd is proportional to the calorific value of the thin film transistor.
[0005]
When the change in the threshold voltage of the thin film transistor was measured by heating the thin film transistor, as shown in FIG. 11, the same characteristic change as the above-mentioned deterioration was confirmed. Therefore, it is considered that the deterioration of the characteristics is caused by heat. In other words, it is expected that the hydrogen that terminates the dangling bond in the channel polysilicon film is desorbed by the heat generated by the thin film transistor itself during operation, thereby changing the TFT characteristics.
[0006]
With respect to the channel width W and the channel length L, it is known that if W / L is constant, the drain current Id becomes constant. However, as shown in FIG. 12, if W / L is constant, W, L It has been found through experiments that the smaller the absolute value of is, the greater the deterioration of the characteristics is. It is considered that the reason is that when the channel width W is reduced, a large amount of heat is generated because a large drain current (Id) flows per unit length. This means that as the element becomes finer in the future, this deterioration becomes a serious problem.
[0007]
Further, it has been found by experiments that if the channel length L is constant, the larger the channel width W, the greater the deterioration of the characteristics. Therefore, for example, a current supply capability such as an analog switch in a built-in driver (dot-sequential driver) type LCD is required, and as a result, the above-described deterioration is particularly likely to occur particularly in a thin film transistor designed to have a large channel width W.
[0008]
When the drain voltage (Vd) is an AC voltage, the change in the threshold voltage is smaller as the frequency is higher, and the change in the threshold voltage is largest when the drain voltage (Vd) is a DC voltage. I learned from experiments. This is because it takes several m to several tens of msec after the voltage is applied to the thin film transistor until the temperature rises.
[0009]
The present invention has been made in view of the problem of deterioration of characteristics of a thin film transistor, and an object of the present invention is to provide a thin film transistor , a pixel matrix, and a liquid crystal display device whose characteristics are hardly deteriorated.
[0010]
[Means for Solving the Problems]
(1) A thin film transistor according to the present invention includes: a plurality of channel regions formed over a base insulating film and below one gate electrode; an insulating film that insulates the plurality of channel regions from each other; And a source region and a drain region sandwiching the
Each source region is connected to each other, each drain region is connected to each other,
The channel width W of each channel region and the interval S between the channel regions have a relationship of W ≦ S.
[0011]
According to the present invention, a plurality of channel regions are provided, and a voltage is applied to each channel region from one gate electrode. Each source region is connected to each other, and each drain region is connected to each other. In short, the thin film transistor is configured by dividing the channel region of the MOS transistor into a plurality. Therefore, the channel width W of each channel region can be reduced, so that the drain current Id can be reduced. In this manner, heat generation can be suppressed and deterioration of characteristics can be prevented. However, since the drain current Id flows through each of the plurality of channel regions, the total value of the drain current Id is maintained.
[0012]
(2) The present invention, the gate electrode is bent, the channel region is configured to avoid arranged along the straight line.
[0013]
According to this, the plurality of channel regions are not arranged along a straight line corresponding to the bent gate electrode. Therefore, the distance between the channel regions can be increased, and the heat generated in each channel region is easily radiated.
[0014]
(3) The gate electrodes may be formed in a plurality of rows.
[0015]
According to this, a plurality of channel regions can be arranged in a plurality of rows, and heat is easily dissipated.
[0016]
(4) The channel regions may be arranged alternately.
[0017]
According to this, by alternately arranging, the interval between the channel regions can be widened, and the heat generated in each channel region is easily dissipated.
[0018]
(5) At least one of the source region, the drain region, and the channel region may be formed of a polycrystalline silicon thin film.
(6) The pixel matrix according to the present invention includes a plurality of pixels arranged in a matrix, and each of the pixels is provided with the thin film transistor as a pixel transistor.
( 8 ) In the liquid crystal display device according to the present invention, the thin film transistor is formed as a DC voltage switch.
[0019]
According to the present invention, since a thin film transistor from which heat is easily radiated is used, the reliability as a switch is improved.
[0020]
( 8 ) In the liquid crystal display device, the switch may control application of a voltage to a source line in a final stage.
[0021]
As described above, since a relatively large current needs to flow through the switch controlled in the final stage of applying a voltage to the source line, it is effective to use a thin film transistor from which heat is easily dissipated.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0025]
(First Embodiment)
FIG. 1 is a plan view of the thin film transistor according to the first embodiment. The
[0026]
As shown in FIG. 1, the
[0027]
2A is a cross-sectional view taken along line AA of FIG. 1, and FIG. 2B is a cross-sectional view taken along line BB of FIG. As shown in these figures, a
[0028]
In the present embodiment, a
[0029]
Therefore, the
[0030]
That is, by dividing the MOS transistor into a plurality, the MOS transistor has a constant channel length L and a small channel width W. Further, heat generation in each MOS transistor is reduced, and deterioration of characteristics is reduced.
[0031]
Further, in the present embodiment, the relationship between the channel width W and the interval S between the
[0032]
The heat generated in the
[0033]
Next, a method for manufacturing the
[0034]
First, as shown in FIG. 3A, a silicon oxide film having a thickness of about 100 to 500 nm is formed on the entire surface of the
[0035]
Next, as shown in FIG. 3B, a
[0036]
Next, a tantalum film having a thickness of about 600 to 800 nm is deposited on the entire surface by a sputtering method, and as shown in FIG. 3C, the
[0037]
Then, as shown in FIG. 4B, an
[0038]
Through the above steps, the
[0039]
(Second embodiment)
FIG. 5 is a plan view of the thin film transistor according to the second embodiment. The
[0040]
Under the
[0041]
According to the present embodiment, a plurality of rows (two rows) of polycrystalline silicon
[0042]
(Third embodiment)
FIG. 6 is a plan view of a thin film transistor according to the third embodiment. The
[0043]
Of the two rows of lines forming part of the
[0044]
In the present embodiment, the polycrystalline silicon
[0045]
(Fourth embodiment)
FIG. 7 is a plan view of the thin film transistor according to the fourth embodiment. The
[0046]
According to this embodiment, since the
[0047]
(Fifth embodiment)
FIG. 8 is a diagram illustrating a circuit of the liquid crystal display device according to the fifth embodiment. As shown in the figure, the liquid
[0048]
The source
[0049]
The transistors (not shown) forming the source
[0050]
The
[0051]
[0052]
In this liquid crystal display device, the thin film transistor of the present invention is applied to each or a part of a circuit portion such as a source line driver circuit and a gate line driver circuit, an analog switch, and a pixel transistor. With this configuration, it is possible to realize a liquid crystal display device having good image quality with less occurrence of a circuit malfunction or the like.
[0053]
In particular, since the analog switches 81a, 81b, and 81c are the last-stage switches connected to the
[0054]
Further, in the above embodiment, an example of an N-channel TFT has been described, but the present invention can be applied to a P-channel TFT. The silicon thin film forming the channel region, the source, and the drain region is not limited to the polycrystalline silicon thin film, but may be an amorphous silicon thin film.
[0055]
In a liquid crystal display device, the thin film transistor of the present invention is not limited to a pixel transistor and an analog switch, but can be applied to various circuit components. Further, although an example of a top gate thin film transistor is described in the above embodiment, the present invention can be applied to a bottom gate thin film transistor.
[0056]
[Brief description of the drawings]
FIG. 1 is a plan view of a thin film transistor according to a first embodiment.
2A is a sectional view taken along line AA of FIG. 1, and FIG. 2B is a sectional view taken along line BB of FIG.
FIGS. 3A to 3C are diagrams illustrating a method for manufacturing a thin film transistor according to the first embodiment.
FIGS. 4A to 4C are diagrams illustrating a method for manufacturing a thin film transistor according to the first embodiment.
FIG. 5 is a plan view of a thin film transistor according to a second embodiment.
FIG. 6 is a plan view of a thin film transistor according to a third embodiment.
FIG. 7 is a plan view of a thin film transistor according to a fourth embodiment.
FIG. 8 is a diagram illustrating a circuit of a liquid crystal display device according to a fifth embodiment.
FIG. 9 is a diagram showing the results of research on what causes a change in threshold voltage.
FIG. 10 is a diagram showing the results of research on what causes a change in threshold voltage.
FIG. 11 is a diagram showing the results of research on what causes a change in threshold voltage.
FIG.
FIG. 9 is a diagram showing the results of research on what causes a change in threshold voltage.
[Explanation of symbols]
Claims (7)
各ソース領域は相互に接続され、各ドレイン領域は相互に接続され、
各チャネル領域のチャネル幅Wと、各チャネル領域同士の間隔Sは、W≦Sの関係を有し、
前記ゲート電極は屈曲し、前記チャネル領域が一直線に沿って並ぶことを避ける薄膜トランジスタ。A plurality of channel regions formed over the base insulating film and below one gate electrode; an insulating film insulating the plurality of channel regions from each other; and a source region and a drain region sandwiching each channel region. Have
Each source region is connected to each other, each drain region is connected to each other,
The channel width W of each channel region, the spacing S between each channel region, we have a relation of W ≦ S,
The thin film transistor , wherein the gate electrode is bent to prevent the channel region from being aligned along a straight line .
前記ゲート電極は、複数列をなすように形成される薄膜トランジスタ。The thin film transistor according to claim 1 ,
The thin film transistor in which the gate electrodes are formed in a plurality of rows.
前記チャネル領域は、互い違いに配置される薄膜トランジスタ。The thin film transistor according to claim 1 or 2 ,
The thin film transistors in which the channel regions are alternately arranged.
前記ソース領域、前記ドレイン領域及び前記チャネル領域のうち少なくとも一つは多結晶シリコン薄膜により形成されていることを特徴とする薄膜トランジスタ。The thin film transistor according to any one of claims 1 to 3 ,
A thin film transistor, wherein at least one of the source region, the drain region, and the channel region is formed of a polycrystalline silicon thin film.
前記スイッチは、ソース線への電圧の印加を最終段で制御する液晶表示装置。The liquid crystal display device according to claim 6 ,
The liquid crystal display device, wherein the switch controls application of a voltage to a source line in a final stage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27213297A JP3591242B2 (en) | 1997-09-18 | 1997-09-18 | Thin film transistor, pixel matrix and liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27213297A JP3591242B2 (en) | 1997-09-18 | 1997-09-18 | Thin film transistor, pixel matrix and liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197701A JPH1197701A (en) | 1999-04-09 |
JP3591242B2 true JP3591242B2 (en) | 2004-11-17 |
Family
ID=17509546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27213297A Expired - Lifetime JP3591242B2 (en) | 1997-09-18 | 1997-09-18 | Thin film transistor, pixel matrix and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591242B2 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
US7122835B1 (en) * | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
US6515648B1 (en) * | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
KR20010056980A (en) * | 1999-12-17 | 2001-07-04 | 이인환 | Reducing the Polysilicon TFT Nonuniformity by Transister Slicing |
JP4925528B2 (en) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | Display device |
TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP2003332578A (en) | 2002-05-09 | 2003-11-21 | Sharp Corp | Thin film transistor, its manufacturing method, and liquid crystal display device using it |
KR100711001B1 (en) | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | Organic Electro luminescence Device |
KR100622227B1 (en) | 2004-10-13 | 2006-09-19 | 삼성에스디아이 주식회사 | Transistor for driving organic light emitting diode and pixel circuit and display device using the same |
TWI299213B (en) * | 2006-05-05 | 2008-07-21 | Prime View Int Co Ltd | Muti-channel thin film transistor |
WO2010089981A1 (en) * | 2009-02-04 | 2010-08-12 | シャープ株式会社 | Semiconductor device |
WO2012008079A1 (en) * | 2010-07-16 | 2012-01-19 | シャープ株式会社 | Thin film transistor and shift register |
KR102182880B1 (en) * | 2013-12-27 | 2020-11-25 | 엘지디스플레이 주식회사 | Display device and panel having repair structure |
KR102195180B1 (en) * | 2013-12-27 | 2020-12-28 | 엘지디스플레이 주식회사 | Display device with redundancy transistor structure |
KR102230301B1 (en) | 2014-01-06 | 2021-03-22 | 삼성디스플레이 주식회사 | Thin film transistor and manufacturing method thereof |
KR102324614B1 (en) * | 2014-05-07 | 2021-11-12 | 엘지디스플레이 주식회사 | Display device |
-
1997
- 1997-09-18 JP JP27213297A patent/JP3591242B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1197701A (en) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3591242B2 (en) | Thin film transistor, pixel matrix and liquid crystal display device | |
JP2666103B2 (en) | Thin film semiconductor device | |
US6888182B2 (en) | Thin film transistor, method for manufacturing same, and liquid crystal display device using same | |
JP2010003910A (en) | Display element | |
US7709904B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
US8174053B2 (en) | Semiconductor device, production method thereof, and electronic device | |
JP5363009B2 (en) | Display device and manufacturing method thereof | |
JP3548237B2 (en) | Thin film transistor | |
US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
CN110993697B (en) | Thin film transistor, manufacturing method thereof and display panel | |
JPH0982969A (en) | Thin-film transistor and liquid-crystal display | |
JPH0722627A (en) | Thin film semiconductor device and active matrix liquid crystal display device | |
JP3602279B2 (en) | Active matrix type display circuit and manufacturing method thereof | |
JPH04360583A (en) | Thin film transistor | |
JP2722890B2 (en) | Thin film transistor and method of manufacturing the same | |
JP2002134751A (en) | Active matrix display device and manufacturing method therefor | |
JPH06169086A (en) | Polycrystalline silicon thin film transistor | |
KR0155306B1 (en) | Thin film transistor with double gate and method thereof | |
JP3603968B2 (en) | Thin film transistor and method for manufacturing the same | |
KR20050070240A (en) | Poly silicon thin film transistor and the fabrication method thereof | |
JP4467901B2 (en) | Method for manufacturing thin film transistor device | |
JP3788021B2 (en) | Thin film transistor and manufacturing method thereof | |
JP3265073B2 (en) | Display device and manufacturing method thereof | |
JPH09107107A (en) | Thin film transistor, this film transistor array and liquid crystal display device | |
JP3788022B2 (en) | Thin film transistor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |