JP3588711B2 - コンスタレーションパターン生成器 - Google Patents
コンスタレーションパターン生成器 Download PDFInfo
- Publication number
- JP3588711B2 JP3588711B2 JP07909699A JP7909699A JP3588711B2 JP 3588711 B2 JP3588711 B2 JP 3588711B2 JP 07909699 A JP07909699 A JP 07909699A JP 7909699 A JP7909699 A JP 7909699A JP 3588711 B2 JP3588711 B2 JP 3588711B2
- Authority
- JP
- Japan
- Prior art keywords
- constellation
- demodulation
- constellation pattern
- modulation
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、システムのメインCPUにてモデム処理を行うソフトウェアモデム等にける変復調速度に応じたコンスタレーションパターンを送出するコンスタレーションパターン生成器またはそれを備えた通信端末装置に関する。
【0002】
【従来の技術】
QAM(Quadrature Amplitude Modulation)に代表される高速モデムの変調処理は、キャリアと呼ばれる一定周波数の搬送波の振幅と位相を、送信データに従って変化させて行われる。この変調の単位をシンボルといい、コンスタレーションパターンはシンボル毎の位相差と振幅を信号空間ダイヤグラムとして表示したものである。受信側モデムの復調処理は、受信された信号波形から、いかに忠実にシンボルを抽出するかが鍵であり、復調処理過程で生成されるシンボルをコンスタレーションパターンで観測することにより復調能力を評価することができる。
【0003】
図1に復調処理のブロック図を示す。1は受信された波形データのレベルを正規化し一定に安定させるAGC(Auto Gain Control)、2は波形データから同相成分と直交成分を分離する複素化処理部、3は電話回線の伝送路の影響による歪を除去する自動等化器、4は位相のズレを補正する位相同期、5はシンボルの判定を行う判定器、6は理想シンボルポイントと受信シンボル位置との誤差を計算し自動等化器3と位相同期4にその情報をフィードバックする誤差計算器、7は同期化のためにスクランブルされたデータを復号するディスクランブラである。観測すべきコンスタレーションパターンは図1の過程において判定器5の前段で生成される。
【0004】
図2にV.29の16点コンスタレーションパターンの例を示す。受信信号は伝送路から白色雑音、位相ジッタ、振幅ジッタ、回線歪などの影響を受ける。そのため、図1の複素化処理器2におけるコンスタレーションパターンは図2のようなそれぞれ収束したポイントとはならず分散したものとなる。これを、自動等化器3と位相同期4により、いかに図2のような収束したポイントに補正し誤りなく判定できるかが復調能力の鍵となり、モデム性能評価においては、コンスタレーションパターンによる評価は重要なポイントである。
【0005】
従来、システムにモデム機能を組込むためには、モデム専用デバイスが不可欠であった。しかし、近年のCPU性能の向上に伴い、システムのメインCPUでモデム処理を行うソフトウェアモデムが注目されている。ソフトウェアモデム化することによりシステムのダウンサイズ化、低消費電力化、コスト削減、モデム機能のアップグレードの容易化などのメリットがある。
【0006】
モデム信号のA/D、D/A変換のサンプリングレートは、通常では変復調速度の整数倍(3倍以上)に設定されるが、従来のモデム専用デバイスにおいては、A/D、D/A変換のサンプリング毎に処理を行うため、内部的に変復調タイミングを生成することができ、容易にコンスタレーションパターンを送出することが可能であった。
【0007】
【発明が解決しようとする課題】
本発明の主眼であるソフトウェアモデムによるコンスタレーションパターン送出に関する従来技術の問題点を以下に説明する。
【0008】
図3にソフトウェアモデムを実現するために必要な構成要素例を示す。8はシステムのメインCPU、9はAFE(Analog Front End)10とメインCPU8とのインタフェース機能をもつAFEインタフェース、10はモデム信号のA/D、D/A変換を行うAFE、11はオフフックやリンギング検出等の電話回線を制御するDAA(Data Access Arrangement)部、12はソフトウェアモデムを含めたシステムのプログラムやデータを格納するメモリである。
【0009】
ここで、メインCPU8はモデム処理中においても他のアプリケーションソフトウェアを動作させなければならない。これを実現するために、通常システムはリアルタイムOSを搭載し、ソフトウェアモデムは1つのタスクとして動作させる。AFEインタフェース9は、AFEからサンプリングタイミング毎に授受される送信および受信のサンプリングデータのバッファリングを行いデータ授受の割り込み間隔を緩和させる。これにより、モデム処理中にも他のアプリケーションをコンカレントに動作させることを可能としている。
【0010】
このため、CPUにはサンプリング間隔にバッファリングしたサイズを掛けたタイミングが割込みとして通知される。例えば、9600Hzのサンプリングレートで48ワードのバッファリングを行った場合、5mSEC間隔で割込みが発生する。このようなソフトウェアモデムの構造上、2400Hzなどの変復調タイミングをソフトウェアで生成することは困難であった。
【0011】
そのため、ソフトウェアモデムにおいてコンスタレーションパターンを評価するためには、(1)生成されたコンスタレーションデータをあらかじめファイル化して格納しておき、後にPC等へ転送してコンスタレーションパターンを表示させるか、(2)タイマ割込みにて変復調タイミングを生成して出力するという手段が必要であった。
【0012】
すなわち従来のソフトウェアモデムにおいては、上記(1)により▲1▼コンスタレーションパターンデータを、PCに転送して評価するなどの手間やツールが必要となる、▲2▼回線障害を適時付加しながらのモデム性能評価をリアルタイムでは行えないなどの不具合があった。また、上記(2)により▲3▼タイマ割込みによるソフトウェア負荷がかかるといった不具合があった。
【0013】
本発明は、変復調タイミングをリアルタイムで生成することが困難なソフトウェアモデムの構造において、上記のような従来技術での不具合を解決し、モデム評価に必要なコンスタレーションパターンを、リアルタイムにかつソフトウェアに負荷なく効率的に生成することを目的としてなされたものである。
【0014】
【課題を解決するための手段】
本発明のコンスタレーションパターン生成器は、変復調速度に対応したクロックを生成するコンスタレーション送出タイミング生成手段と、1バッファサイズの受信サンプリングデータより生成されたコンスタレーションデータをストアし上記コンスタレーション送出タイミングにより出力するFIFO(First In First Out)手段を有することを特徴とする。
【0015】
【発明の実施の形態】
(実施例1)
図4は、サンプリングクロックを分周して生成する分周器によって、本発明のコンスタレーション送出タイミング生成器を実現した例を示す。
【0016】
図4において13は受信データのサンプリングクロックを分周してコンスタレーションパターン送出タイミングを生成するコンスタレーションパターン送出タイミング生成器、14は図2に示したコンスタレーションパターンの内、各シンボルの同相成分(X方向)を示すデータをCPU8からの書込みにより適宜格納し、コンスタレーションパターン送出タイミング生成器13から出力されるタイミングで送出するFIFOバッファ、15は14と同様に図2に示したコンスタレーションパターンの内、各シンボルの直交成分(Y方向)用のFIFOバッファ、16はコンスタレーションパターン送出タイミング生成器13から出力されるタイミングでX成分FIFO14から出力されるディジタルデータをアナログデータに変換するD/A変換器、17は16と同様にY成分FIFO15からのデジタルデータをアナログデータに変換するD/A変換器である。
【0017】
前述したように、モデム信号のA/D、D/A変換のサンプリングクロックは、通常において変復調速度の整数倍(3倍以上)に設定される。例えば、変復調速度がサンプリングレートの3倍である場合、コンスタレーションパターン送出タイミング生成器13からの入出力は図5のようになり、これは、1/3分周器と数個のゲートで簡単に実現できる。例えば、7200Hzのサンプリングレートから2400Hzの変復調タイミングが生成できる。
【0018】
コンスタレーションパターン評価目的においては、16および17のD/A変換器の解像度は8ビットで十分であり、そのためFIFO14および15は8ビット構成である。図4の実施例であれば、CPU8から16ビットでアクセス可能な場合、上位バイトにX成分データを、下位バイトにY成分データを配置することによって、1シンボルにつき1アクセスで書込むことができる。
【0019】
変復調速度がサンプリングレートの3倍である場合、FIFO14および15のサイズは、AFEインタフェース9内の送受信サンプリングデータバッファサイズの1/3以上であればよく、例えば送受信サンプリングデータバッファが48ワードであった場合、14および15のFIFOのサイズはそれぞれ16バイト以上であればよい。
【0020】
図6に図4の構成におけるコンスタレーションパターン送出シーケンスを示す。CPU8はAFEインタフェース9から受信サンプリングデータバッファフルの割込みを受けて、48サンプルデータ分の復調処理を行う。CPU8は、この復調処理過程で生成された16個のシンボルデータのX成分、Y成分をそれぞれFIFO14および15に適時に書込む。このように格納されたコンスタレーションデータは、コンスタレーションパターン送出タイミング生成器13より生成される図5記載のような等間隔タイミングでD/A変換器16および17に送出される。D/A変換器16および17においてアナログ変換された信号は、オシロスコープ等の直交表示可能な機器により図2に示したようなコンスタレーションを表示させることができる。
【0021】
このように、本発明によれば、変復調タイミング生成が困難であるソフトウェアモデムの構造においても、変復調タイミングに応じて等間隔、かつリアルタイムにコンスタレーションパターンを送出することができる。
【0022】
(実施例2)
図7は本発明の他の実施例の構成を示す。本実施例では、使用する各種の変復調速度の公倍数のクロックをソースクロックにもち、1つのクロックから各種変復調速度のクロックを生成可能なプログラマブル分周器を具備し、コンスタレーション送出タイミング生成が上記分周器によってなされる。
【0023】
図において18はCPU8からの変復調タイミングに応じた分周の指定語を格納する分周選択レジスタ、19は分周選択レジスタに応じてソースクロックを分周し、所望の変復調タイミングを生成するプログラマブル分周器である。
【0024】
従来の技術の項で述べたように、通常モデム信号のA/D、D/A変換のサンプリングクロックは変復調速度の整数倍(3倍以上)に設定されるが、モデムによっては、モデム処理内でマルチレート変換等を利用し、1つのサンプリングレートにおいて複数の変復調速度をサポートすることがある。この場合、サンプリングレートから整数分周のみで変復調速度を生成することができない。
【0025】
本実施例では、これを解決するために、使用する個々の変復調速度の公倍数のクロックをソースクロックにもち、プログラマブルに分周することにより、上記単一サンプリングによるモデムに対しても、複数の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる。
プログラマブル分周器19に入力されるソースクロックは、通常においてモデム信号のA/D、D/A変換を行うAFEのソースクロックが使用され得る。ここでは、ソースクロックを36.864MHzとし、ITU−T規格V.34の変復調速度を生成する場合を例に説明する。ITU−T規格V.34では、2400Hz、2743Hz(オプション)、2800Hz(オプション)、3000Hz、3200Hzおよび3429Hz(オプション)の6種類の変復調速度で通信可能である。このうち、2400Hz、2743Hz、3000Hz、3200Hzおよび3429Hzの5種類の変復調速度に対応する場合、それぞれ、15360、13440、12288、11520および10750の分周値を用意すればよい。
【0026】
ここで、CPU8から分周選択レジスタ18を介して3429Hz(正確には3428.571429Hz)が選択された場合、プログラマブル分周器19によって、36.864MHzのソースクロックを10750で分周し、所望の3428.571429Hzを生成することができる。
【0027】
このように、本実施例のコンスタレーションパターン送出タイミング生成器によれば、単一サンプリングによるモデムに対しても、通信の各種の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる。
【0028】
【発明の効果】
本発明によれば、変復調タイミング生成が困難であるソフトウェアモデムの構造においても、▲1▼タイマ割込みを利用して、変復調タイミングをソフトで生成するなどのソフトウェア負荷がかからない、▲2▼コンスタレーションパターンデータをPCに転送して評価するなどの手間やツールが不要である、▲3▼回線障害を適時付加しながらのモデム性能評価をリアルタイムに行える、▲4▼単一サンプリングによるモデムに対しても、通信の各種の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる、などの効果が得られる。
【図面の簡単な説明】
【図1】モデムの受信処理過程を示すブロック図。
【図2】コンスタレーションパターンの一例を示す散布図。
【図3】ソフトウェアモデムにおけるハードウェア構成を示すブロック図。
【図4】本発明の一実施例のコンスタレーション送出回路のブロック図。
【図5】コンスタレーションパターン送出のタイミング図。
【図6】本発明の一実施例におけるコンスタレーションパターン送出のシーケンス図。
【図7】本発明の一実施例のコンスタレーションパターン送出タイミング生成器のブロック図。
【符号の説明】
1…AGC(Auto Gain Control)器、2…複素化処理器、3…自動等化器、4…位相同期器、5…判定器、6…誤差計算器、7…ディスクランブラ器、8…CPU、9…AFEインタフェース、10…AFE、11…DAA、12…メモリ、13…コンスタレーションパターン送出タイミング生成器、14…Xパターン用FIFO、15…Yパターン用FIFO、16…Xパターン用D/A変換器、17…Yパターン用D/A変換器、18…分周選択レジスタ、19…プログラマブル分周器。
Claims (5)
- 送信および受信のモデム信号のサンプリングデータのバッファリング機能を有し、システムのメインCPUにてモデム処理を行うソフトウェアモデムにおいて、
変復調速度に対応したクロックを生成するコンスタレーション送出タイミング生成器と、1バッファサイズの受信サンプリングデータより生成されたコンスタレーションデータをストアし上記コンスタレーション送出タイミングにより出力するFIFO(First In First Out)とを具備し、変復調速度に応じて上記FIFOからコンスタレーションパターンを送出することを特徴とするコンスタレーションパターン生成器。 - 請求項1記載のコンスタレーションパターン生成器において、コンスタレーション送出タイミング生成がサンプリングクロックを分周して生成する分周器によってなされることを特徴とするコンスタレーションパターン生成器。
- 請求項1記載のコンスタレーションパターン生成器において、使用する各種の変復調速度の公倍数のクロックをソースクロックにもち、1つのクロックから各種変復調速度のクロックを生成可能なプログラマブル分周器を具備し、コンスタレーション送出タイミング生成が上記分周器によりなされることを特徴とするコンスタレーションパターン生成器。
- 請求項1ないし3のいずれか記載のコンスタレーションパターン生成器を有するコンスタレーションパターン生成装置。
- 請求項1ないし3のいずれか記載のコンスタレーションパターン生成器を具備したことを特徴とするソフトウェアモデム装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07909699A JP3588711B2 (ja) | 1999-03-24 | 1999-03-24 | コンスタレーションパターン生成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07909699A JP3588711B2 (ja) | 1999-03-24 | 1999-03-24 | コンスタレーションパターン生成器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000278333A JP2000278333A (ja) | 2000-10-06 |
JP3588711B2 true JP3588711B2 (ja) | 2004-11-17 |
Family
ID=13680359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07909699A Expired - Fee Related JP3588711B2 (ja) | 1999-03-24 | 1999-03-24 | コンスタレーションパターン生成器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588711B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002325114A (ja) * | 2001-04-26 | 2002-11-08 | Matsushita Graphic Communication Systems Inc | ソフトウェアモデム及びその通信速度設定方法 |
JP4690576B2 (ja) * | 2001-04-26 | 2011-06-01 | パナソニックシステムネットワークス株式会社 | ソフトウェアモデム及びそれを備えた通信端末装置 |
-
1999
- 1999-03-24 JP JP07909699A patent/JP3588711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000278333A (ja) | 2000-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0762655B1 (en) | Host signal processing communication system that compensates for missed execution by signal maintenance procedures | |
Bose et al. | Virtual radios | |
US6865241B1 (en) | Method and apparatus for sampling digital data at a virtually constant rate, and transferring that data into a non-constant sampling rate device | |
EP0407673A1 (en) | Process of synchronizing a receiving modem after a training on data | |
US6868118B2 (en) | Discrete multi-tone processor in asymmetric digital subscriber line modem | |
JPS63119348A (ja) | デジタル信号処理装置を備えたモデム | |
JPH11317710A (ja) | 信号発生器 | |
JP3588711B2 (ja) | コンスタレーションパターン生成器 | |
US4868864A (en) | Autocorrelating 2400 bps handshake sequence detector | |
US6504879B1 (en) | Digital modulation apparatus | |
JPH04502540A (ja) | 非整数ビット間隔に対処するデジタルgmsk変調器 | |
US8154431B2 (en) | Data generator providing large amounts of data of arbitrary word length | |
US20030179834A1 (en) | Signal processor and method for the system-independent digital evaluation of mobile communications reception signals of various mobile phone standards | |
JP3177569B2 (ja) | 無線装置 | |
JPH0779211A (ja) | マルチプレクサのための制御回路 | |
US5245632A (en) | Synchronous FSK detection | |
KR101920073B1 (ko) | 대역폭 가변 데이터 송수신을 위한 신호 변환 장치 | |
JP3582180B2 (ja) | 周波数分割多重信号生成装置 | |
KR100310779B1 (ko) | 멀티 캐리어 시스템의 톤-정렬 장치 및 톤 재 정렬장치 | |
EP0470505B1 (en) | Synchronous FSK detection | |
CA1311281C (en) | Modem with improved digital signal processor | |
JP2735513B2 (ja) | 多重化変復調装置 | |
NL194631C (nl) | Abonnee-eenheid voor het verwerken van communicatiesignalen in een draadloos telecommunicatiesysteem. | |
JP3357454B2 (ja) | ロールオフフィルタ及びこれに適する方法 | |
KR100345600B1 (ko) | 에이디에스엘 디엠티 모뎀의 디맵퍼 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |