JP3581935B2 - 高能率符号化装置 - Google Patents
高能率符号化装置 Download PDFInfo
- Publication number
- JP3581935B2 JP3581935B2 JP09260294A JP9260294A JP3581935B2 JP 3581935 B2 JP3581935 B2 JP 3581935B2 JP 09260294 A JP09260294 A JP 09260294A JP 9260294 A JP9260294 A JP 9260294A JP 3581935 B2 JP3581935 B2 JP 3581935B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- block
- value
- quantization step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、テレビジョン信号などのディジタル映像信号をその情報量を圧縮して可変長符号化する高能率符号化装置に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
民生用ディジタルＶＴＲの基本構成を図示すると図３３のようになる。図３３において、２００ は例えばテレビジョン信号のようなアナログ映像信号を入力する入力端子であり、入力端子２００ からのアナログ信号はＡ／Ｄ変換器２０１ にてディジタル信号に変換されて、高能率符号化部２０２ に入力される。高能率符号化部２０２ は、ディジタル信号をその情報量を減少させるべく圧縮して符号化し、その符号化データを誤り訂正符号化部２０３ へ出力する。誤り訂正符号化部２０３ は、再生時に誤り訂正が行えるように誤り訂正符号を入力符号化データに付加して記録変調部２０４ へ出力する。記録変調部２０４ は、入力データを記録に適した符号化データに変調し、変調されたデータは記録アンプ２０５ にて増幅された後に記録媒体としての磁気記録テープ２０６ に記録される。磁気記録テープ２０６ から再生された再生信号はヘッドアンプ２０７ にて増幅されて再生復調部２０８ に入力される。再生復調部２０８ は再生信号を復調して誤り訂正復号化部２０９ へ出力する。誤り訂正復号化部２０９ は、誤り訂正符号を使って再生復調された信号を誤り訂正して高能率復号化部２１０ へ出力する。高能率復号化部２１０ は、圧縮されているデータを元の形に復元する。復元されたディジタル信号はＤ／Ａ変換器２１１ にてアナログ信号に変換されて出力端子２１２ を介して出力される。
【０００３】
ディジタルＶＴＲでは、特殊再生または編集、テープ上の記録フォーマット等の関係から、データ量の制御が非常に重要となる。例えば、図３４に示すような、シンクブロックを記録の最小単位として、データ量制御が行われる。ここで、シンクブロックのデータは、ＳＹＮＣ部Ａとビデオデータ部Ｂと検査符号部Ｃとに分離されて記録されている。これらのＳＹＮＣ部Ａ，ビデオデータ部Ｂ，検査符号部Ｃはそれぞれに、ある固定サイズの領域を有しており、ＳＹＮＣ部Ａには同期パターンが記録され、ビデオデータ部Ｂには高能率符号化部２０２ にて圧縮されたディジタル信号が記録され、検査符号部Ｃには誤り訂正符号化部２０３ で生成された誤り訂正符号が記録される。一般的に、ディジタル信号をｍ画素×ｎライン（ｍ，ｎは整数）のブロックに分割し、このブロックを複数個まとめたものを制御の単位として、ビデオデータ部Ｂに記録される。
【０００４】
上述したようなディジタルＶＴＲに見られるように、映像信号を記録したり伝送したりする場合には、そのデータ量を削減するための高能率符号化装置が必要であり、直交変換を利用して圧縮することが広く行われているが、この際、画質の劣化を極力抑えるために適応量子化を行うことが普通である。このような高能率符号化装置の幾つかの従来例について、以下に説明する。
【０００５】
図３５は、従来の高能率符号化装置（図３３の高能率符号化部２０３ の相当）の一例の構成を示すブロック図である。図３５において、３０１ はディジタル映像信号がｍ画素×ｎラインずつのブロック単位で入力される直交変換回路であり、直交変換回路３０１ は、入力されるｍ画素×ｎラインの画素ブロック毎に例えば離散コサイン変換（ＤＣＴ：Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）のような直交変換を施して、その直交変換係数（ＤＣＴの場合はＤＣＴ係数）をスキャンニング回路３０２ へ出力する。スキャンニング回路３０２ は、直交変換回路３０１ からの出力を所定の順序に並べ換えを行った後に、その並べ換えた直交変換係数を量子化器３０３ 及び量子化ステップ決定回路３０５ へ出力する。量子化ステップ決定回路３０５ はスキャンニング回路３０２ からの出力に基づいて適当な量子化ステップを決定する。量子化器３０３ はこの量子化ステップに従って、入力された直交変換係数を量子化し、量子化後の直交変換係数を可変長符号化器３０４ へ出力する。可変長符号化器３０４ は、入力された直交変換係数を可変長符号化する。
【０００６】
次に、図３５に示す構成の高能率符号化装置の動作について説明する。直交変換回路３０１ に入力されたディジタル映像信号（例えば８画素×８ラインの大きさのブロック）は、直交変換を施され、直交変換係数からなる直交変換ブロックに変換される。直交変換係数は入力されたディジタル映像信号の平均値とみなすことができる直流成分とディジタル映像信号のブロック内での変化を示す交流成分とからなっている。
【０００７】
直交変換ブロックの各直交変換係数はスキャンニング回路３０２ に入力され、可変長符号化器３０４ での符号化効率を高くするための順序に並べ換えが行われ、この順序で出力される。例えば、図３６に示すようなスキャンニング順序（ジグザグスキャンニング）でＤＣ（直流成分）を先頭にして残り６３個の交流成分が出力される。これは直流成分を含めて交流成分の低域成分が視覚に対する影響が大きいため、低域成分ほど重要な成分として取り扱うために低域成分のデータから順に符号化を行う。
【０００８】
スキャンニング回路３０２ で並べ換えられた直交変換係数は量子化器３０３ と量子化ステップ決定回路３０５ とに入力される。まず、量子化ステップ決定回路３０５ では、入力されたそれぞれの直交変換係数を量子化，可変長符号化した後のデータ量が複数ブロック内で一定になるような量子化ステップを決定する。一般に直交変換係数の低域成分は、視覚的に与える影響が大きいので量子化ステップを小さくし、反対に高域成分は量子化ステップを大きくする。
【０００９】
量子化器３０３ では、スキャンニング回路３０２ からの直交変換係数が量子化ステップ決定回路３０５ で決定された量子化ステップでそれぞれ量子化され、直流成分，交流成分がそれぞれ所定のビット数に丸められて、可変長符号化器３０４ に出力される。この量子化直交変換係数は可変長符号化器３０４ において可変長符号化され、可変長符号化されたデータが出力される。
【００１０】
図３５の構成を有する従来の高能率符号化装置は、映像の局部的な性質を考慮せずに、どのようなブロックでも全く同じ方法で量子化ステップを決定しているので、エッジ部のようなブロックの画質を劣化させているという問題点がある。
【００１１】
また、図３７は例えば特開平５−９５５３９ 号公報に示された従来の他の高能率符号化装置の構成を示すブロック図である。図３７において、３１１ はｍ画素×ｎラインの単位のディジタル映像信号が入力される直交変換回路であり、直交変換回路３１１ はＤＣＴ等の直交変換を入力映像信号に施し、得られた直交変換係数を並べ換え回路３１２ 及びパターン検出回路３１３ へ出力する。並べ換え回路３１２ は、入力した変換係数を並べ換えた後に量子化器３１４ 及び量子化ステップ選択回路３１５ へ出力する。パターン検出回路３１３ は、入力した変換係数に基づいて画質劣化が分かりやすい特定のパターンを検出してパターン信号を量子化ステップ選択回路３１５ へ出力する。量子化ステップ選択回路３１５ は、並べ換え回路３１２ 及びパターン検出回路３１３ の出力に基づいて、量子化時における量子化ステップを選択する。量子化器３１４ は、この量子化ステップに従って変換係数を量子化して可変長符号化器３１６ へ出力する。可変長符号化器３１６ は、この量子化後の変換係数を可変長符号化する。
【００１２】
次に、図３７に示す構成を有する従来の高能率符号化装置の動作について説明する。ディジタル映像信号が直交変換回路３１１ に入力され、例えば４画素×４ラインの計１６画素のブロック単位でＤＣＴ等の直交変換が施される。直交変換回路３１１ から直交変換係数が並べ換え回路３１２ に入力され、所定の順番、例えば低周波側から高周波側に到る順番に並べ換えられた後、量子化器３１４ 及び量子化ステップ選択回路３１５ へ出力される。直交変換回路３１１ から直交変換係数は、パターン検出回路３１３ にも入力され、直交変換係数の特定のパターン、画質劣化が分かりやすい特定のパターンが検出された場合には、パターン信号が量子化ステップ選択回路３１５ に出力される。
【００１３】
並べ換え回路３１２ から出力された変換係数が、量子化ステップ選択回路３１５ で選択された量子化ステップに従って量子化器３１４ にて量子化される。量子化された変換係数は可変長符号化器３１６ にて可変長符号化されて出力される。この量子化の際に、高周波側の変換係数ほど大きい量子化ステップで量子化を施すことでデータ量の削減を行うとともに、ブロックの圧縮率を高くする場合は変換係数全体についてより大きい量子化ステップを、ブロックの圧縮率を小さくする場合はより小さい量子化ステップを選択することで、発生する符号量の制御を行う。また、パターン検出回路３１３ がパターン信号を出力した場合には、これを入力した量子化ステップ選択回路３１５ は量子化ステップを小さくすることで該ブロックの量子化誤差に起因する歪を低減し画質を改善する。
【００１４】
パターン検出回路３１３ が特定のパターンを検出する方法について説明する。図３８はパターン検出回路３１３ におけるエッジ検出の方法を示す図であり、直交変換係数の絶対値を各々低域から高域に並べており、途中のある変換係数を境に低域と高域との２つの領域に分ける。この低域領域内の絶対値の最大値をＬｍａｘ，高域領域内の絶対値の最大値をＨｍａｘ とする。この最大値Ｌｍａｘ に応じて所定の閾値によって分けられた４つのクラスの中の１つのクラスを選択し、同様にこの最大値Ｈｍａｘ に応じて所定の閾値によって分けられた４つのクラスの中の１つのクラスを選択する。低域と高域とのクラス各４種の組合せにより、４×４すなわち１６種類のパターンを判別する。パターン検出回路３１３ において、この１６種類のパターンに対応したテーブルを用意し、画像の劣化が分かりやすいパターンについてのみ検出を表すコードを記録しておく。パターン検出回路３１３ は、入力した直交変換係数から最大値Ｌｍａｘ ，Ｈｍａｘ を決定してクラスを判別するとともに、用意したテーブルを参照することによって特定のパターンの検出を行う。
【００１５】
図３７に示す構成の従来の高能率符号化装置は、例えばエッジなどの画像の歪が分かりやすい特定のパターンを検出する際に、１０ビット前後の直交変換係数を４種のクラスに判別しているため２ビット相当に丸めたことになり、このクラス情報からパターンを判別するので検出の精度が不十分な場合がある。この結果、エッジを検出することができない場合、関係が無いパターンを検出する場合があり、このため画質が劣化したり符号量が無用に増大することがある。更に、垂直，水平，斜めエッジの全てをエッジと見なしてしまうので、視覚的に劣化の目立たない複雑なブロックをエッジと見なし、多くのビットを割り振ることになり、効率的にビットをブロックに割り振ることができないという問題がある。
【００１６】
また、画像の劣化が分かりやすい特定のパターンを検出する他の従来の方法として、所定の周波数領域の直交変換係数について絶対値が所定のスレッショルド以上の変換係数の数をカウントし、このカウント値をもとに特定のパターンを検出する方法がある。ところが、この従来例では、直交変換係数の絶対値を所定のスレッショルドと比較することで２値化するので、個々の直交変換係数が持っている振幅情報がパターンの検出に反映されない欠点がある。また、直交変換を行う前の画素値から特定のパターンを検出する方法などもある。
【００１７】
また、図３９は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図３９において、３２１ はシリアルに入力した所定数のディジタル信号を同時化するブロック化回路であり、ブロック化回路３２１ はブロック化したデータを直交変換回路３２２ へ出力する。直交変換回路３２２ は、入力データにＤＣＴ等の直交変換を施し、得られた直交変換係数をクラス分け回路３２３ へ出力する。クラス分け回路３２３ は、ブロックごとの直交変換係数の値から該ブロックのクラス分けを行い、クラス分けした直交変換係数を量子化器３２４ 及び量子化ステップ選択回路３２８ へ出力する。量子化ステップ選択回路３２８ は、クラス分け回路３２３ からのクラス情報と符号量制御回路３２７ からの量子化ステップ制御信号とに基づいて量子化ステップを選択してその選択信号を量子化器３２４ へ出力する。量子化器３２４ は、この選択された量子化ステップに従って直交変換係数を量子化し、量子化した直交変換係数を可変長符号化器３２５ へ出力する。可変長符号化器３２５ は、量子化後の直交変換係数を可変長符号化してバッファメモリ３２６ へ出力する。バッファメモリ３２６ は、所定のレートで可変長符号化データを出力する。符号量制御回路３２７ は、この可変長符号化データを入力して、バッファメモリ３２６ の内部のデータ量が所定の範囲に入るように制御を行うべく、量子化ステップ制御信号を量子化ステップ選択回路３２８ へ出力する。
【００１８】
次に、図３９に示す構成を有する従来の高能率符号化装置の動作について説明する。映像信号のディジタルデータがブロック化回路３２１ に入力され、例えば８画素×８ラインの合計６４個のデータを同時化して直交変換回路３２２ へ出力する。直交変換回路３２２ にて入力したデータにＤＣＴが施されて、６４個の変換係数がクラス分け回路３２３ に出力される。クラス分け回路３２３ は、例えば変換係数の分散の大きさによって分散が大きいブロックには多くの符号量を、分散が小さいブロックには少ない符号量を割り当てるようにクラス分けを行う。図４０は、クラス分け回路３２３ のクラス分けの例を示したものであり、クラス番号と後述する量子化テーブルの番号への加算値とを表している。ここで分散が小さなブロックには大きなクラス番号を対応させ、大きい番号の量子化テーブルは大きい量子化ステップ幅を持つので、これらの対応付けにより分散が小さなブロックはより大きな量子化ステップで量子化することになり、この結果、分散が小さなブロックにはより少ない符号量を割り当てる。
【００１９】
クラス分けを行った変換係数は量子化器３２４ にて量子化される。ここで、変換係数は図４１に示すように６４個あるが、このうち直流係数（ＤＣ）以外の６３個の交流係数について、これらを低い周波数に対応するエリア１から高い周波数に対応するエリア４まで４つのエリアに分類し、各々異なる量子化ステップで量子化を行う。画像データのＤＣＴ係数は低い周波数で大きな値をもち、高い周波数では小さい値をもつ性質がある。また、高い周波数の成分の劣化は視覚特性から比較的検知しにくい。これらの性質から図４１の各エリアの量子化ステップは高い周波数成分ほど大きな値とすることが可能である。
【００２０】
図４２は、量子化器３２４ が有する８種の量子化テーブルについて、各々のエリアごとに量子化ステップを示したものである。ここで大きい番号の量子化テーブルほど大きい量子化ステップを割り当てることで、前述したクラス分けに対応して発生する符号量が少なくなる。量子化器３２４ の特性は、入力をｘとすると、量子化ステップ幅ｑ及びセンターデッドゾーン幅ｐをパラメータとする関数Ｑ（ｘ）で規定できる。図４３は、Ｑ（ｘ）の例を示したものであって、横軸は入力値ｘを示し、縦軸は出力値Ｑ（ｘ）を示し、図中の黒丸はその点を含み、白丸はその点を含まない。センターデッドゾーンの上限値， 下限値はそれぞれ（３／４）・ｑ，−（３／４）・ｑであり、デッドゾーン幅ｐは入力する映像信号の性質及び必要とする画像の品質に応じて任意に設定可能であるが、通常は所定の値であり、この例ではｐ＝（３／２）・ｑである。例えば図４３において、パラメータｑが４である場合は、入力値ｘが３ないし５の場合にのみＱ（ｘ）は正の単位値Ｄをとる。
【００２１】
量子化器３２４ にて量子化された変換係数は可変長符号化器３２５ にてゼロランレングスコーディング後ハフマン符号化される。可変長符号化器３２５ は、ハフマン符号化したデータをバッファメモリ３２６ に出力し、これを随時入力したバッファメモリ３２６ は所定のレートで出力する。符号量制御回路３２７ はバッファメモリ３２６ の書き込みアドレスと読み出しアドレスとから内部のデータ量を求め、これが所定の範囲内に入るように、符号量が多い場合は量子化ステップを大きくし、逆に符号量が少ない場合には量子化ステップを小さくするように量子化ステップ制御信号を量子化ステップ選択回路３２８ に出力する。量子化ステップ選択回路３２８ は、クラス分け回路３２３ からのブロックのクラス分け信号とこの量子化ステップ制御信号とに基づき、量子化テーブル選択信号を量子化器３２４ へ出力する。量子化器３２４ は入力した量子化テーブル選択信号によって指定された量子化テーブルでブロックデータを量子化する。
【００２２】
符号量の制御はブロック単位，複数のブロック単位，画面単位等で行う。複数のブロックを制御単位とする場合には、制御単位内部での各ブロックへのデータ量の配分はクラス番号をもとに決める。クラスが大きいブロックは大きい量子化幅のテーブルで量子化する。以下ではブロック単位で符号量の制御を行う場合を例に説明する。図４４は、量子化器３２４ の量子化テーブルを切り換えた場合に、可変長符号化器３２５ で発生する１ブロック当たりの符号のデータ量の変化を示したものである。横軸はソース画像信号の情報量またはデータの分散を表し、縦軸は発生する符号化データ量を表し、水平方向の破線はデータ量を制御する際の目標値を表している。また、直線Ｅ，Ｆ，Ｇはそれぞれ量子化テーブル番号が５番，６番，７番であるときに発生するデータ量を表している。
【００２３】
ソース画像の情報量はブロックごとに変化するものであるが、ここであるブロックが点ａの情報量をもっている場合を考える。このブロックを５番の量子化テーブル（ラインＥ）で量子化すると発生する符号のデータ量は点ｂになる。この値はデータ量の目標値を越えているので、符号量制御回路３２７ は量子化ステップ幅を大きくするように量子化ステップ制御信号を発生する。これを入力した量子化ステップ選択回路３２８ からの量子化テーブル選択信号によって、量子化器３２４ における量子化テーブルを６番（ラインＦ）に変更する。この結果発生するデータ量は点ｃまで減少してデータ量の目標値以下となる。符号化データは目標のデータ量の範囲に入ったものを用いる。
【００２４】
ここで、量子化テーブルを変更することで発生する符号のデータ量が変化することを説明する。図４５（ａ）は５番の量子化テーブル、図４５（ｂ）は６番の量子化テーブルを示したものである。量子化ステップは２進数の除算が容易なことから２のべき乗とし、量子化テーブルを５番から６番に変更するとエリア１及びエリア３の量子化ステップがそれぞれ２倍になる。この結果、主としてエリア３において量子化後のデータが０になるものの数が増加し、これを可変長符号化器３２５ がゼロランレングスコーディング後ハフマン符号化することで発生するデータ量が低減する。
【００２５】
符号化したデータを伝送または記録する場合は、そのデータレートの上限が規定されていることが多く、発生するデータ量の制御を行う場合は、制御単位内部でのデータの配分は自由度があるが、制御単位の最後でのトータルのデータ量は所定の値以内になる必要がある。ブロック単位で制御する場合は、図４４のラインＥ，Ｆ，Ｇのうちのそれぞれ領域ｅ，ｆ，ｇの区間で示されるデータ量で実際の符号化が行われる。このため領域Ｈ及び領域Ｉに示すように所定値までデータの量に余裕があるにもかかわらず有効に使えないデータが発生し、例えば点ａの情報量のブロックは符号化データが点ｃとなり、破線の示す制御目標のデータ量よりも大幅に小さくなる。
【００２６】
図３９に示す構成の従来の高能率符号化装置では、発生するデータの量を制御するために量子化テーブルを切り換えると、データ量が必要以上に変化する場合がある。このため、発生するデータ量が所定の値以下になるように制御を行う場合では、ある量子化ステップ幅ではこの所定の値よりもわずかに多いデータ量であるにもかかわらず、量子化ステップ幅を大きくするとデータ量が大幅に減少して所定値よりもはるかに少なくなり、このため有効に活用できないデータが発生するという問題がある。また、量子化ステップを変更することに伴うデータ量の変化を少なくするために、量子化ステップを２のべき乗以外の数値にした場合は、２進化データの量子化を行うハードウェアの規模が大きくなるという問題がある。また、量子化テーブルを変更することに伴うデータ量の変化を少なくするために、複数エリアのうち一つづつ量子化ステップを変更した場合は、ステップを変更したエリアによってデータ量の変化にばらつきが大きくなることが問題であり、また、特定の周波数の信号の量子化歪だけが変化するので不自然に見える場合があることも問題である。
【００２７】
図４６は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図４６において、３３１ は入力されるディジタル映像信号を複数の画素毎にブロックに分割するブロック化回路であり、ブロック化回路３３１ はブロックデータをＤＣＴ回路３３２ へ出力する。ＤＣＴ回路３３２ は、このブロックデータにＤＣＴを施し、得られたＤＣＴ係数を、アクティビティ決定回路３３３ とＱナンバー決定回路３３４ と量子化器３３５ とに出力する。アクティビティ決定回路３３３ は、各ブロック毎に、圧縮率に係わるパラメータとしてのアクティビティを決定し、そのアクティビティをＱナンバー決定回路３３４ と量子化器３３５ とマルチプレクサ回路３３７ とへ出力する。Ｑナンバー決定回路３３４ は、所定量の中で最大となるＱナンバー（量子化ステップを代表する番号）を決定し、そのＱナンバーを量子化器３３５ 及びマルチプレクサ回路３３７ へ出力する。量子化器３３５ は、ＤＣＴ変換回路３３２ からのＤＣＴ係数を量子化して可変長符号化器３３６ へ出力する。可変長符号化器３３６ は、量子化後のＤＣＴ係数を可変長符号化して、符号化データをマルチプレクサ回路３３７ へ出力する。マルチプレクサ回路３３７ は、アクティビティ決定回路３３３ ，Ｑナンバー決定回路３３４ 及び可変長符号化器３３６ の出力を多重化して出力する。
【００２８】
次に、図４６に示す構成の従来の高能率符号化装置の動作について説明する。ブロック化回路３３１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路３３２ にてブロック単位でＤＣＴが施される。ＤＣＴ回路３３２ で変換されたＤＣＴ係数ブロックは、発生するデータ量を減少させるために量子化されるが、その際、ＤＣＴ係数の交流係数は複数個ごとに区切られ、複数のエリアに分割される。そして、それぞれのエリアごとに決められた量子化ステップと後述するアクティビティから決まる重みとの積によって量子化される。このエリアごとに決められた量子化ステップを代表する番号をＱナンバーとする。エリア分割の例を図４７に、エリア番号毎のＱナンバーと量子化ステップとの例を図４８に示す。
【００２９】
ＤＣＴ回路３３２ により変換されたＤＣＴ係数ブロックは、アクティビティ決定回路３３３ に入力され、各ブロックごとにアクティビティが決定される。アクティビティは圧縮率に係わるパラメータであり、量子化ステップに対する重みを決める。例えば、アクティビティが大きいと量子化ステップに対する重みが大きくなり、アクティビティが小さいと量子化ステップに対する重みが小さくなるものとすると、図４８の例では、Ｑナンバーが小さく、アクティビティが大きいブロックほど圧縮率は高くなる。ＤＣＴ係数ブロックと各ブロックに対応するアクティビティとは、複数個ごとを制御単位としてまとめられ、Ｑナンバー決定回路３３４ に入力される。
【００３０】
Ｑナンバー決定回路３３４ では、制御単位分のＤＣＴ係数ブロックに対して、各Ｑナンバーにおけるデータ量の試算を行い、トータルのデータ量がビデオデータ部Ｂ（図３４参照）のサイズを越えないものの中で最大となるＱナンバーを決定し、量子化器３３５ に出力する。量子化器３３５ はアクティビティ決定回路３３３ から供給されるアクティビティとＱナンバー決定回路３３４ から供給されるＱナンバーとから量子化のためのパラメータを求め、このパラメータに従ってＤＣＴ係数ブロックを量子化する。可変長符号化器３３６ は量子化器３３５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器３３６ から供給される可変長符号と、アクティビティ決定回路３３３ から供給されるアクティビティと、Ｑナンバー決定回路３３４ から供給されるＱナンバーとは、マルチプレクサ回路３３７ で多重化されて出力される。
【００３１】
図４６に示す構成の従来の画像符号化装置では、制御単位で発生するデータ量がビデオデータ部のサイズ以下になるようにＱナンバーを決定し、Ｑナンバーが決定した後に、データ量を微調整をする手段がないために、場合によっては、実際に発生するデータ量とビデオデータ部のサイズとの差が大きくなり、ビデオデータ部に多くの空き領域が生じるという問題点がある。
【００３２】
図４９は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図４９において、３４１ は入力されたディジタル映像信号をブロック化し、シャフリングを行うブロッキング・シャフリング回路であり、そのブロック化データをＤＣＴ回路３４２ へ出力する。ＤＣＴ回路３４２ は、各ブロックにＤＣＴを施し、得られたＤＣＴ係数を符号量制御回路３４３ 及び量子化器３４４ へ出力する。符号量制御回路３４３ は、１フレーム分の符号量が所定の範囲内に収まるように量子化ステップの決定を行い、量子化器３４４ は、符号量制御回路３４３ によって決定された量子化ステップを用いてＤＣＴ係数を量子化する。可変長符号化器３４５ は、量子化器３４４ から出力される量子化係数からハフマン符号等の可変長符号を生成してパッキング回路３４６ へ出力する。パッキング回路３４６ は、以下に説明するように、可変長符号化器３４５ からの符号データの詰め込みを行う。
【００３３】
パッキング回路３４６ について説明する。図５０にパッキング回路３４６ の構成例を示す。３５０ は可変長符号化器３４５ で生成された符号データの入力端子であり、入力端子３５０ を介して入力された符号データは、第１のメモリ３５１，第２のメモリ３５２，第３のメモリ３５３，…， 第ｎのメモリ３５４ に記録される。メモリ制御部３５５ は、入力される符号データをカウントして、どのメモリに符号データを書き込むかを切り換える。第１のメモリ３５１ に記録された符号データは出力端子３５６ を介して読み出される。第１のメモリ３５１ は、後述するパッキング方法において、符号データをパッキングするメモリとして使われ、それ以外のメモリは、固定領域からあふれた符号データを一時的に記録しておくオーバーフローバッファとして使われる。
【００３４】
ディジタルＶＴＲでは、前述したように、特殊再生， 編集の関係などから符号量の制御が非常に重要となる。図５１はテープ上の記録フォーマットを模式的に示す図である。ここで、４００ は１トラックの記録信号を表わしており、記録信号４００ の構成を図示すると、図５２のようになる。さらに、１トラックの記録信号は複数のＳｙｎｃブロックから構成されており、符号量制御は、このＳｙｎｃブロック（以後、ＤＣＴブロックのデータのみを考えマクロブロックと呼ぶ）を単位として行う。
【００３５】
以下に、マクロブロックを制御単位とした場合の符号データの詰め方（パッキング方法）について説明する。図５３はマクロブロックを摸式的に示す図である。まず、１個のＤＣＴブロック分のＤＣＴ係数を入力として、可変長符号化器３４５ で生成された符号データを、そのＤＣＴブロックに割り当てられた固定領域（第１のメモリ３５１ を仮想的に分割した得られた１つの領域）に先頭から記録していく。固定領域に記録しきれなかった符号データについては、オーバーフローバッファＭＲ（例えば、第２のメモリ３５２ を用いる）に記録する。この処理を、１マクロブロック内のすべてのＤＣＴブロックについてＹ１からＹ２，Ｙ３，Ｙ４，ＣＲ，ＣＢの順に行い、それぞれの固定領域に記録しきれなかった符号データは、オーバーフローバッファＭＲに、前のＤＣＴブロックで記録しきれなかった符号データに続ける形で順に記録していく。すべてのＤＣＴブロックを処理し終えた段階で、オーバーフローバッファＭＲにデータが存在する場合、そのマクロブロックに対して割り当てられた固定領域内、つまり、それぞれのＤＣＴブロックに対して割り当てられた固定領域を１まとめにした領域内で、まだデータが記録されていない領域を探し、空き領域が存在する場合、空き領域がなくなるまでオーバーフローバッファＭＲに記録された符号データを記録する。
【００３６】
以上、１マクロブロックを制御単位として、符号量を制御する場合のパッキング方法について説明したが、マクロブロックを複数個まとめて制御の単位とすることも可能である。この場合、１マクロブロック内で記録しきれなかった符号データについては、さらに他のマクロブロック内で空いている領域を探し、その領域に記録していく。
【００３７】
図４９に示す構成の従来の高能率符号化装置における符号データのパッキング法によれば、１制御単位内でオーバーフローが生じない場合には、復号化側で１個のＤＣＴブロック内のすべての係数データが復号されるが、オーバーフローが生じた場合には、復号化側で、係数データの欠落が生じる。多くの場合、色差信号ＣＢはＤＣＴと量子化を行った後、ほとんどの交流係数が０となるために、ＤＣＴブロック単位でオーバーフローすることは少ない。そのため、１制御単位内でオーバーフローが生じた場合、ＤＣＴ係数の欠落は、色差信号ＣＲに発生し易くなる。また、色差信号ＣＢの劣化は復号画像では目につきにくいが、色差信号ＣＲの劣化は復号画像で非常に目につき易く、復号画像の主観的評価に大きな影響を与えるという問題がある。
【００３８】
本発明は斯かる事情に鑑みてなされたものであり、画像を圧縮して符号化した場合に歪が分かりにくく、例えばエッジ部分を従来よりも正確に検出して画質の改善を最適に行うことができる高能率符号化装置を提供することを目的とする。
【００４０】
本発明の他の目的は、直交変換手段と組み合わせて用いるのに好適なハードウェア規模が小さい映像パターンの検出手段を有する高能率符号化装置を提供することにある。
【００４６】
【課題を解決するための手段】
本願の第１発明に係る高能率符号化装置は、映像信号をブロック化する手段と、ブロック化した映像信号を直交変換する手段と、直交変換係数を適応的に量子化する手段と、量子化した直交変換係数を可変長符号化する手段とを備えた高能率符号化装置において、前記ブロックの直交変換係数から低域係数の絶対値の最大値ａ及び高域係数の絶対値の最大値ｂを選択する係数選択手段と、前記選択した係数ａと係数ｂとに基づいて評価値をｒ＝ｂ／ａにより求める評価値算出手段と、前記評価値ｒが所定値ＴＬとＴＨとの範囲内である場合にエッジが存在するブロックとして検出するエッジ検出手段と、前記検出したブロックの量子化ステップを決定する量子化ステップ決定手段とを備えたものである。
【００５０】
本願の第２発明に係る高能率符号化装置は、第１発明において、ｍ，ｎを自然数（但しｍ＜ｎ）として、ＴＬ＝（１／２）m 、ＴＬ＝（１／２）m −（１／２）n 、または、ＴＬ＝（１／２）m ＋（１／２）n としたものである。
【００５１】
本願の第３発明に係る高能率符号化装置は、第１発明において、ｊを自然数、ｋを正整数として、ＴＨ＝２j 、ＴＨ＝２j −（１／２）k 、または、ＴＨ＝２j ＋（１／２）k としたものである。
【００６１】
【作用】
第１発明にあっては、入力した映像信号をブロック化した後、ブロック単位で直交変換し、直交変換係数を適応的に量子化し、量子化した直交変換係数を可変長符号化する際に、直交変換係数の中から低域係数の絶対値の最大値及び高域係数の絶対値の最大値を選択し、これらの最大値をもとに評価値を求め、その評価値をもとに特定のパターンのブロックを検出し、検出したブロックについて量子化する際の量子化ステップを適応的に切り換えるので、直交変換係数自体が有する一般に10ビット前後のデータをもとに評価値を求めることにより精度が高いパターン検出を行うことができる。このため従来行われていた、例えば直交変換係数をその絶対値から４つのクラスに分類することで２ビット相当に丸めたデータをもとにパターン検出を行う場合と比較すると、第１発明では映像ブロックの性質を忠実に反映した適応処理が可能となる利点があり、具体的には画像の歪が目だち易いために適応処理によって細かい量子化ステップを選択する必要がある映像ブロックを精度よく選択できる。さらに評価値に応じて量子化ステップの幅を細かく切り換えることもできる。このため、画像の歪が目だち易いブロックの画質を必要なだけ正確に改善できるので、例えば符号量が一定の条件で映像信号を符号化した場合には、従来より画像の劣化がわかり難い、即ち画質が良い高能率符号化装置を得ることができる。
【００６４】
また、他の方法、例えば全部の直交変換係数をもとに評価値を求める場合には評価式の演算回数が大幅に多くなり、このため回路で構成する際には回路規模が大きい、処理速度が遅くなる問題がある。また、直交変換を行う前のブロックの画素値を用いて評価値を求める場合には、少ない画素値から評価値を求めるときにブロック全体の画像の性質が評価値に反映されにくい欠点があり、全部の画素値から評価値を求める場合には回路規模が大きい、処理速度が遅くなる欠点があった。第１発明の方法は、直交変換係数の低域係数及び高域係数の絶対値の最大値だけから評価値を求めるものであり、個々の直交変換係数には全ての画素値が反映されているのでブロック全体の画像の性質を評価するのに好適であり、この中から低域係数及び高域係数の絶対値の最大値を選択し、これを少ないビット数に丸めることなく画像の性質の評価に用いるので、少ない回路規模で精度が高い評価値を求めることが可能であり、これにより安価で性能が良い装置を得ることができる。
【００６５】
具体的に、第１発明において、直交変換係数のうち交流係数を低い周波数の第１領域と高い周波数の第２領域とに分割し、第１領域の直交変換係数の絶対値の最大値ａを求め、第２領域の直交変換係数の絶対値の最大値ｂを求める。ここでａが所定の範囲である条件により、振幅が小さい平坦な画像、及びコントラストが非常に強い画像を除去する。さらに評価式ｒ＝ｂ／ａにより評価値ｒを求め、これが所定の範囲内である場合にエッジと判定する。判別には２つの閾値、上限ＴＨ及び下限ＴＬを用いる。この結果、正確なパターン検出が可能であり、検出したブロックを適応量子化することで画質が改善される。
【００６６】
ここで評価値ｒが所定の範囲内にある場合をエッジと判定することの根拠を説明する。一般に時間波形を周波数解析した場合、インパルスは平坦な周波数成分をもち、ステップは高周波側で単調減少する周波数成分をもつ。直交変換の基底関数はそれらのスぺクトラムが周波数順に並んでいるので、画像がエッジつまりステップ波形である場合は、その直交変換係数の絶対値は概ね低い周波数から高い周波数に単調に減少する傾向を持つので、ｒが所定の範囲内の値をとる。また画像がパルス波形を有する場合、複雑な波形である場合、またはランダムな波形である場合は、高域係数が低域係数と同程度の値をとるので、評価値ｒは比較的大きい値になる。また画像がなめらかな波形の場合は直交変換係数の高域成分は小さい値をとるので評価値ｒも小さい値となる。以上のことから、評価値ｒが所定の範囲内にあることを検出することで画像のエッジを検出できる。
【００６７】
第２発明にあっては、第１発明において、評価値ｒからエッジを検出するための閾値ＴＬを１／２のべき乗、１／２のべき乗の和、または１／２のべき乗の差としたので、エッジを検出する条件はｂ／ａ≧ＴＬ、即ちｂ≧ＴＬ×ａであるので、ａを２進数で表した場合、ａを表す２進数を下位ビット側にシフトした数、及び複数のそれらの和または差を求め、これをｂと比較することで下限の判定が行える。このためｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路とによる簡単な構成で正確な判別ができる。
【００６８】
第３発明にあっては、第１発明において、評価値ｒからエッジを検出するための閾値ＴＨを２のべき乗、２のべき乗と１／２のべき乗との和、または２のべき乗と１／２のべき乗との差としたので、エッジを検出する条件はｂ／ａ≦ＴＨ、即ちｂ≦ＴＨ×ａであるので、ａを２進数で表した場合、ａを表す２進数を上位ビット側にシフトした数、及びａを表す２進数を上位ビット側にシフトした数とａを表す２進数を下位ビット側にシフトした数との和または差を求め、これとｂを比較することで上限の判定が行える。このためｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路による簡単な構成で正確な判別が行える。
【００７８】
【実施例】
以下、本発明をその実施例を示す図面に基づいて具体的に説明する。
【００７９】
実施例１．
図１は本発明の実施例１による高能率符号化装置の構成を示すブロック図である。図１において、１はディジタル映像信号がｍ画素×ｎラインずつのブロック単位で入力される直交変換回路であり、直交変換回路１は、入力されるｍ画素×ｎラインの画素ブロック毎に例えばＤＣＴのような直交変換を施して、その直交変換係数（ＤＣＴの場合はＤＣＴ係数）をスキャンニング回路２へ出力する。スキャンニング回路２は、直交変換回路１からの出力を所定の順序に並べ換えを行った後に、その並べ換えた直交変換係数を特徴検出回路３，量子化ステップ決定回路４及び量子化器５へ出力する。特徴検出回路３は、ブロック毎に特徴を抽出してこの特徴に応じた量子化ステップ調整信号を量子化ステップ決定回路４へ出力する。量子化ステップ決定回路４は、この量子化ステップ調整信号とスキャンニング回路２からの出力とに基づいて適当な量子化ステップを決定する。量子化器５は決定されたこの量子化ステップに従って、入力された直交変換係数を量子化し、量子化後の直交変換係数を可変長符号化器６へ出力する。可変長符号化器６は、入力された直交変換係数を可変長符号化する。
【００８０】
次に、図１に示す構成の高能率符号化装置の動作について説明する。直交変換回路１に入力されたディジタル映像信号（例えば８画素×８ラインの大きさのブロック）は、直交変換を施され、直交変換係数からなる直交変換ブロックに変換される。直交変換係数は、入力されたディジタル映像信号の平均値とみなすことができる直流成分とディジタル映像信号のブロック内での変化を示す交流成分とからなっている。直交変換ブロックの各直交変換係数はスキャンニング回路２に入力され、可変長符号化器６での符号化効率を高くするための順序、例えば、図３６に示すようなスキャンニング順序に並べ換えが行われ、この順序で出力される。スキャンニング回路２で並べ換えられた直交変換係数は特徴抽出回路３と量子化ステップ決定回路４と量子化器５とに入力される。
【００８１】
特徴抽出回路３では、そのブロック内に水平方向のエッジがあるか否か、垂直方向のエッジがあるか否か、及び、斜めエッジがあるか否かを検出し、それぞれの結果からこのブロックの特徴を抽出する。そして、例えば、単独で水平，垂直，斜めのエッジが存在するブロックである場合は、今まで用いていた量子化ステップより小さくなるように、水平，垂直，斜めの全てにエッジが存在するブロックの場合は、複雑なブロックであり視覚的に劣化が検知されにくいとして今まで用いていた量子化ステップより大きくなるように、個々のブロックに対して量子化ステップ決定回路４が制御される。
【００８２】
特徴抽出回路３についてさらに詳しく説明する。直交変換係数を所定の順序で入力した特徴抽出回路３は、図２に示すように交流成分の領域を４つに分割し、交流成分の水平垂直周波数低域部，交流成分の水平高域垂直低域部，交流成分の水平低域垂直高域部，交流成分の水平垂直周波数高域部からそれぞれ直交変換係数の絶対値の最大値を抽出する。水平垂直周波数低域部での最大値をＬｍａｘ 、水平高域垂直低域部での最大値をＨｈｍａｘ 、水平低域垂直高域部での最大値をＨｖｍａｘ 、水平垂直周波数高域部での最大値をＨｄｍａｘ とする。
【００８３】
エッジをもったブロックに直交変換を施した場合、その直交変換係数は高域にまで広がり、エッジをもたないブロックに直交変換を施した場合と異なることはよく知られている。Ｈｈｍａｘ ，Ｈｖｍａｘ ，Ｈｄｍａｘ とＬｍａｘ とのそれぞれの比を求め、下記に示すような評価関数よりエッジの有無を検出する。
Ｔｈｍｉｎ ＜Ｈｈｍａｘ ／Ｌｍａｘ ＜Ｔｈｍａｘ 水平方向
Ｔｖｍｉｎ ＜Ｈｖｍａｘ ／Ｌｍａｘ ＜Ｔｖｍａｘ 垂直方向
Ｔｄｍｉｎ ＜Ｈｄｍａｘ ／Ｌｍａｘ ＜Ｔｄｍａｘ 斜め方向
但し、Ｔｈｍｉｎ ，Ｔｈｍａｘ ，Ｔｖｍｉｎ ，Ｔｖｍａｘ ，Ｔｄｍｉｎ ，Ｔｄｍａｘ
は評価関数における閾値
【００８４】
評価関数を上記のように定めた理由は、一般に時間方向波形を周波数解析した場合、インパルス波形は平坦な周波数成分をもち、ステップ波形は周波数増加方向に対し単調減少する周波数成分をもっていることが知られている。直交変換の基底関数は、それらのスペクトルが周波数順に並んでいるので、画像がエッジつまりステップ波形である場合には、その直交変換係数の絶対値は概ね低い周波数から高い周波数に単調に減少する傾向を持つことになり、上記の比の値はある範囲内の値をとることになる。すなわち上記の比の値は、交流成分の水平垂直周波数低域部の絶対値の最大値と同ブロック内での交流成分の高域部の絶対値の最大値との増加率に相当するものを示しており、その値はある範囲内に収まる。
【００８５】
一方、パルス波形または複雑な波形を有するブロックの場合、直交変換係数は、図３（ａ）に示すように（なお、図３（ａ）では簡単のため８点１次元ＤＣＴの場合を示している。）ブロック内の直交変換係数の交流成分の高域部での絶対値の最大値が、同ブロックの水平垂直周波数低域部での絶対値の最大値に比べて大きな値になり、どの様なパルス波形または複雑な波形を有するブロックを検出するかは、前述の不等式の上側の閾値の設定によって決定される。
【００８６】
また、滑らかなエッジを有するブロックの直交変換係数は、図３（ｂ）に示すように（なお、図３（ｂ）では簡単のため８点１次元ＤＣＴの場合を示している。）ブロック内の直交変換係数の交流成分の高域部での絶対値の最大値が、同ブロックの水平垂直周波数低域部での絶対値の最大値に比べて小さな値になり、どの様な滑らかなブロックを検出するかは、前述の不等式の下側の閾値の設定によって決定される。
【００８７】
前述の不等式をそれぞれ満たせば、それぞれの方向にエッジがあると判断する。それぞれの組合せから量子化ステップを変更する方向の一例を図４に示す。なお、前述の不等式におけるＴｈｍｉｎ ，Ｔｈｍａｘ ，Ｔｖｍｉｎ ，Ｔｖｍａｘ ，Ｔｄｍｉｎ ，Ｔｄｍａｘ は所定の閾値であり、任意に設定することができるものとする。
【００８８】
図５は図１における特徴抽出回路３の内部構成を示すブロック図である。図５において、１０は直交変換係数がスキャンニング回路２から上述のスキャンニング順序で入力される入力端子であり、入力端子１０を介して直交変換係数が、全領域ＭＡＸ値検出回路１１と低域部ＭＡＸ値検出回路１２と水平高域部ＭＡＸ値検出回路１３と垂直高域部ＭＡＸ値検出回路１４と斜め高域部ＭＡＸ値検出回路１５とに入力される。全領域ＭＡＸ値検出回路１１は、１直交変換ブロック内の直交変換係数の交流成分の全ての中から絶対値の最大値を検出して、それを比較器１７へ出力する。低域部ＭＡＸ値検出回路１２は、例えば図２に示したような水平垂直周波数低域部の中で交流成分の絶対値の最大値を検出して、それを水平評価回路２３， 垂直評価回路２６， 斜め評価回路２９及び比較器１９へ出力する。水平高域部ＭＡＸ値検出回路１３は、例えば図２に示したような水平高域垂直低域部の中で交流成分の絶対値の最大値を検出して、それを水平評価回路２３へ出力する。垂直高域部ＭＡＸ値検出回路１４は、例えば図２に示したような水平低域垂直高域部の中で交流成分の絶対値の最大値を検出して、それを垂直評価回路２６へ出力する。斜め高域部ＭＡＸ値検出回路１５は、例えば図２に示したような水平垂直周波数高域部（斜め高域部）の中で交流成分の絶対値の最大値を検出して、それを斜め評価回路２９へ出力する。
【００８９】
比較器１７は、入力端子１６からの閾値と全領域ＭＡＸ値検出回路１１の出力とを比較し比較結果をＡＮＤゲート２０へ出力する。また、比較器１９は、入力端子１８からの閾値と低域部ＭＡＸ値検出回路１２の出力とを比較し比較結果をＡＮＤゲート２０へ出力する。ＡＮＤゲート２０は、比較器１７， １８の比較結果の積をとってＡＮＤゲート３０， ３１， ３２へそれぞれ出力する。水平評価回路２３は、入力端子２１からの閾値Ｔｈｍｉｎ ， 入力端子２２からの閾値Ｔｈｍａｘ と、低域部ＭＡＸ値検出回路１２， 水平高域部ＭＡＸ値検出回路１３からの最大値Ｌｍａｘ ，Ｈｈｍａｘ とに基づいて水平高域垂直低域部に対する評価結果を求めそれをＡＮＤゲート３０へ出力する。垂直評価回路２６は、入力端子２４からの閾値Ｔｖｍｉｎ ， 入力端子２５からの閾値Ｔｖｍａｘ と、低域部ＭＡＸ値検出回路１２， 垂直高域部ＭＡＸ値検出回路１４からの最大値Ｌｍａｘ ，Ｈｖｍａｘ とに基づいて水平低域垂直高域部に対する評価結果を求めそれをＡＮＤゲート３１へ出力する。斜め評価回路２９は、入力端子２７からの閾値Ｔｄｍｉｎ ， 入力端子２８からの閾値Ｔｄｍａｘ と、低域部ＭＡＸ値検出回路１２， 斜め高域部ＭＡＸ値検出回路１５からの最大値Ｌｍａｘ ，Ｈｄｍａｘ とに基づいて斜め高域部に対する評価結果を求めそれをＡＮＤゲート３２へ出力する。
【００９０】
ＡＮＤゲート３０は、ＡＮＤゲート２０の出力と水平評価回路２３の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。また、ＡＮＤゲート３１は、ＡＮＤゲート２０の出力と垂直評価回路２６の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。更に、ＡＮＤゲート３２は、ＡＮＤゲート２０の出力と斜め評価回路２９の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。量子化ステップ調整信号発生回路３３は、各ＡＮＤゲート３０， ３１， ３２の出力を受けて量子化ステップ調整信号を発生し、出力端子３４を介してそれを出力する。
【００９１】
次に、図５に基づいて特徴抽出回路３の動作について説明する。入力端子１０から入力された直交変換係数から全領域ＭＡＸ値検出回路１１で１直交変換ブロック内の交流成分の絶対値の最大値が検出される。また、低域部ＭＡＸ値検出回路１２では図２に示したような１直交変換ブロック内の水平垂直周波数低域部における交流成分の絶対値の最大値が検出される。そして、水平高域部ＭＡＸ値検出回路１３では図２に示したような１直交変換ブロック内の水平高域垂直低域部における交流成分の絶対値の最大値が検出され、垂直高域部ＭＡＸ値検出回路１４では図２に示したような１直交変換ブロック内の水平低域垂直高域部における交流成分の絶対値の最大値が検出され、斜め高域部ＭＡＸ値検出回路１５では図２に示したような１直交変換ブロック内の斜め高域部における交流成分の絶対値の最大値が検出される。
【００９２】
全領域ＭＡＸ値検出回路１１の検出値は入力端子１６から入力される閾値と比較器１７で比較され、全領域ＭＡＸ値検出回路１１の検出値がこの閾値よりも大きければ比較器１７の出力はＬＯＷ になり、反対の場合ＨＩＧＨになるとする。これは直交変換ブロック内に閾値よりも十分大きな直交変換係数の交流成分の絶対値の最大値が存在した場合には、エッジ検出に関わらず、量子化ステップの調整を実施しないようにするためである。すなわち直交変換ブロック内に閾値よりも十分大きな直交変換係数の交流成分の絶対値の最大値が存在した場合、そのブロックの可変長符号化後のデータ量は多くなることがよく知られている。このようなブロックの量子化ステップを小さくするとますます可変長符号化後のデータ量が多くなり、他のブロックにビットを割り振ることができなくなってしまう。
【００９３】
低域部ＭＡＸ値検出回路１２の検出値は入力端子１８から入力される閾値と比較器１９で比較され、低域部ＭＡＸ値検出回路１２の検出値がこの閾値よりも大きければ比較器１９の出力はＨＩＧＨになり、反対の場合ＬＯＷ になる。これは前述したように、直交変換係数の低域成分は画質に対する影響が大きく、ほとんどのブロックで低域部の直交変換係数は存在している。よって低域部に於ける直交変換係数の絶対値の最大値が十分に小さい場合は、量子化ステップを小さくする必要はほとんど無いと考えられるためである。比較器１７及び比較器１９の出力は、ＡＮＤゲート２０でその積がとられる。
【００９４】
水平高域部ＭＡＸ値検出回路１３の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２１， 入力端子２２から入力される閾値Ｔｈｍｉｎ ， Ｔｈｍａｘ と共に水平評価回路２３で評価される。評価式は前述したものであり、水平評価回路２３は、水平高域部ＭＡＸ値検出回路１３の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２１， ２２から入力されたＴｈｍｉｎ ， Ｔｈｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９５】
垂直高域部ＭＡＸ値検出回路１４の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２４， 入力端子２５から入力される閾値Ｔｖｍｉｎ ， Ｔｖｍａｘ と共に垂直評価回路２６で評価される。評価式は前述したものであり、垂直評価回路２６は、垂直高域部ＭＡＸ値検出回路１４の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２４， ２５から入力されたＴｖｍｉｎ ， Ｔｖｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９６】
斜め高域部ＭＡＸ値検出回路１５の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２７， 入力端子２８から入力される閾値Ｔｄｍｉｎ ， Ｔｄｍａｘ と共に斜め評価回路２９で評価される。評価式は前述したものであり、斜め評価回路２９は、斜め高域部ＭＡＸ値検出回路１５の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２７， ２８から入力されたＴｄｍｉｎ ， Ｔｄｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９７】
ＡＮＤゲート３０で、水平評価回路２３の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、水平評価回路２３の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、水平評価回路２３の出力に関わらず、ＬＯＷ が出力される。ＡＮＤゲート３１で、垂直評価回路２６の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、垂直評価回路２６の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、垂直評価回路２６の出力に関わらず、ＬＯＷ が出力される。ＡＮＤゲート３２で、斜め評価回路２９の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、斜め評価回路２９の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、斜め評価回路２９の出力に関わらず、ＬＯＷ が出力される。
【００９８】
各ＡＮＤゲート３０， ３１， ３２の出力は量子化ステップ調整信号発生回路３３に入力される。量子化ステップ調整信号発生回路３３は、各ＡＮＤゲート３０， ３１， ３２の出力に基づいて、図６に示すような２ビットの量子化ステップ調整信号を発生する。なお図６は、図４を書き換えたものであり、同じ内容を表している。図４，図６に示したものは一例であり、量子化ステップ調整信号の形態または量子化ステップの調整方向はこれに限るものでない。
【００９９】
このようにして決定された量子化ステップ調整信号は、量子化ステップ決定回路４に出力される。量子化ステップ決定回路４では、まず、入力されたそれぞれの直交変換係数を量子化，可変長符号化した後のデータ量が複数ブロック内で一定になるような量子化ステップを選択し、その選択した量子化ステップに対し、量子化ステップ調整信号を考慮して量子化ステップを決定する。量子化器５では、スキャンニング回路２からの直交変換係数が量子化ステップ決定回路４で決定された量子化ステップに従って所定のビット数に量子化されて、可変長符号化器６に出力される。この量子化直交変換係数は可変長符号化器６において可変長符号化され、可変長符号化されたデータが出力される。
【０１００】
なお、上述の実施例１では、スキャンニング後の直交変換係数を直接入力する全領域ＭＡＸ値検出回路を有したが、これにこだわるものではなく、各分割された領域毎に求めた最大値から、全領域の最大値を検出してもよい。また、各領域の評価に異なる閾値を用いたが、これにこだわるものではなく、下側の閾値，上側の閾値をそれぞれの領域で同じにしてもよい。また使用した領域は、図２に示した分割方法にこだわるものではなく、水平，垂直，斜めの特徴が抽出できる分割方法であればよい。
【０１０１】
以上説明したように、本実施例１によれば、特徴抽出回路３で視覚的に劣化が目立つであろうブロックのみを検出する事が可能であり、加えてエッジを多く含むような、符号化の劣化が視覚的に目立ちにくいブロックを除去することも可能であり、ブロック単位で量子化ステップを制御することにより画質を改善することができる。
【０１０２】
実施例２．
図７は本発明の実施例２による高能率符号化装置の構成を示すブロック図である。図７において、４１はディジタル映像信号を入力して所定数の画素からなるブロックを構成するブロック化回路であり、ブロック化回路４１はブロックデータを直交変換回路４２へ出力する。直交変換回路４２は、ブロックデータにＤＣＴ等の直交変換を施し、得られた直交変換係数をスキャンニング回路４３へ出力する。スキャンニング回路４３は、入力された直交変換係数を所定の順序に並べ換えた後にこれらの直交変換係数を順番に係数選択回路４４及び量子化器４８へ出力する。係数選択回路４４は、直交変換係数のうちの高域係数の絶対値の最大値及び低域係数の絶対値の最大値を選択して評価値算出回路４５へ出力する。評価値算出回路４５は、係数選択回路４４からの入力に基づいて評価値を算出して検出回路４６及び量子化ステップ決定回路４７へ出力する。検出回路４６は、評価値算出回路４５における評価値がある条件を満足した場合にエッジ検出信号を量子化ステップ決定回路４７へ出力する。量子化ステップ決定回路４７は、評価値算出回路４５及び検出回路４６からの入力に基づいて量子化器４８における量子化ステップを決定しそれを示す信号を量子化器４８へ出力する。量子化器４８は、この量子化ステップに従って直交変換係数を量子化して可変長符号化器４９へ出力する。可変長符号化器４９は、この量子化後の変換係数を可変長符号化する。
【０１０３】
また、図８は図７における係数選択回路４４及び評価値算出回路４５の内部構成を示すブロック図である。係数選択回路４４は、入力変換係数の絶対値を求める絶対値器５１と、絶対値器５１の出力と最大値保持器５３の出力とを比較する比較器５２と、変換係数の絶対値の最大値を保持する最大値保持器５３と、高域係数及び低域係数の領域を選択する領域選択器５４とを有する。また、評価値算出回路４５は、入力データを所定ビットだけシフトするビットシフタ５５と、係数選択回路４４からの出力とビットシフタ５５の出力とを加算する加算器５６と、係数選択回路４４からの出力からビットシフタ５５の出力を減算する減算器５７と、係数選択回路４４からの出力と加算器５６の出力とを比較するＴＨ比較器５８と、係数選択回路４４からの出力と減算器５７の出力とを比較するＴＬ比較器５９と、係数選択回路４４からの出力のレベルを判別するレベル判別器６０とを有する。
【０１０４】
次に、図７，図８の構成を有する実施例２の高能率符号化装置の動作について説明する。ディジタル映像信号がブロック化回路４１に入力され、例えば水平８画素×垂直８ラインのブロックに分割される。ブロックデータが入力された直交変換回路４２では、これにＤＣＴが施されて６４個の変換係数がスキャンニング回路４３に出力される。スキャンニング回路４３は、１個の直流係数を出力した後、例えば図９に示す順番で６３個の交流係数を順番に出力する。但し、図中左上は直流係数または水平及び垂直低域の交流係数、右側が水平方向高域の交流係数、下側が垂直方向高域の交流係数を表し、番号は交流係数を出力する順番である。交流係数を出力する順番は概ね低域から高域にいたる順番であればよく図９に限定するものではない。
【０１０５】
スキャンニング回路４３が順番に出力した直交変換係数は、量子化器４８及び係数選択回路４４に入力される。係数選択回路４４は直交変換係数の交流係数のうち図９に示したスキャン順の１番から５番までを低域係数、６番から６３番までを高域係数とし、低域係数及び高域係数の中から各々絶対値の最大値ａ及びｂを選択する。
【０１０６】
係数選択回路４４に入力した係数はその内部において、絶対値器５１で絶対値が求められて比較器５２に入力される。比較器５２は、最大値保持器５３が出力する値と入力した係数の絶対値とを比較し大きい方を最大値保持器５３に出力する。最大値保持器５３は、比較器５２から入力がある場合にこれを新たな最大値として保持するとともに、この値を比較器５２に出力する。領域選択器５４は、１番の係数が入力した時点で最大値保持器５３をリセットし、５番の係数が入力した後の最大値保持器５３の保持値を低域の最大値ａとして出力させる。同様に、６番の係数が入力した時点で最大値保持器５３をリセットし、６３番の係数が入力した後の最大値保持器５３の保持値を高域の最大値ｂとして出力させる。
【０１０７】
評価値算出回路４５は、低域の最大値ａ及び高域の最大値ｂを入力し次式の判別演算を行う。
ａ×（１−（１／２） ２ ）≦ｂ （式１）
ｂ≦ａ×（１＋（１／２） ２ ） （式２）
ＡＬ≦ａ≦ＡＨ （式３）
【０１０８】
ここで、ＡＬ， ＡＨは定数とする。式１及び式２は書き換えると、評価式ｒ＝ｂ／ａの値ｒが条件式０．７５≦ｒ≦１．２５を満足することと等価であり、これよりこの映像ブロックがステップ波形、即ちエッジであるか判定する。但し、ａについての式３の条件により、振幅が非常に小さいブロックまたは非常に大きいブロックは除外する。式１ないし式３の両辺は何れも１０ビット前後の精度を有する数値である。これら各式の係数， 定数を適宜設定することで、歪が目だち易い中程度の振幅をもつエッジ及び幅が広いパルスを高い精度で選別できる。
【０１０９】
評価値算出回路４５に入力された低域の最大値ａはその内部において、ビットシフタ５５により２ビット下位側にシフトすることでａ×（１／２）２ つまり０．２５×ａを得る。この値とａとを加算器５６にて加算した１．２５×ａをＴＨ比較器５８に出力する。同様にａからこの値０．２５×ａを減算器５７にて減算した０．７５×ａをＴＬ比較器５９に出力する。続いて評価値算出回路４５に高域の最大値ｂが入力され、これを入力したＴＨ比較器５８及びＴＬ比較器５９における比較結果において、式２を満足する場合にＴＨ比較器５８が、式１を満足する場合にＴＬ比較器５９が検出出力を発生して検出回路４６へ送る。レベル判別器６０は、入力したａが式３の条件を満足する場合に検出出力を発生して検出回路４６へ送る。以上のような評価値算出回路４５では、評価値ｒ＝ｂ／ａの評価を除算器を用いることなくビットシフタを用いて等価に行うものであり、小さな回路規模で実現できる。
【０１１０】
式１ないし式３についての判別結果を入力した検出回路４６は、これらの３式とも満足された場合にのみエッジの検出信号を量子化ステップ決定回路４７へ出力する。量子化ステップ決定回路４７は、量子化器４８における量子化ステップを決定するが、このとき量子化時の量子化幅を切り換えることにより、量子化器４８の後段の可変長符号化器４９で発生する符号の量を所定値に制御する。エッジと検出したブロックについては検出しないブロックの量子化幅よりも小さく量子化する。この結果、エッジを含むブロックの量子化歪を低減できる。
【０１１１】
実施例３．
本発明の実施例３による高能率符号化装置の構成は、上述した実施例２の高能率符号化装置の構成と比べて、評価値算出回路４５の内部構成のみが異なっており、他は同一である。図１０は本実施例３における評価値算出回路４５の内部構成を示すブロック図である。図１０において、図８と同一部分に同一番号を付して説明を省略する。また、６１は、入力データを３ビットだけ下位側にシフトするビットシフタである。
【０１１２】
本実施例３の評価値算出回路４５は、低域の最大値ａ及び高域の最大値ｂを係数選択回路４４から入力して次式の判別演算を行う。
ａ×（１／２）３ ≦ｂ （式４）
ｂ≦ａ （式５）
ＡＬ≦ａ≦ＡＨ （式３）
【０１１３】
ここで、ＡＬ，ＡＨは定数とする。式４及び式５は書き換えると、評価式ｒ＝ｂ／ａの値ｒが条件式 ０．１２５≦ｒ≦１を満足することと等価である。この式の両辺の定数はどのような画像をエッジと判定するか、及び入力する画像の性質を考慮して決められるものである。本実施例３では、実施例２の場合よりもｒの値が小さい範囲でエッジと判別している。
【０１１４】
図１０において、評価値算出回路４５に入力された低域の最大値ａはその内部において、レベル判別器６０とＴＨ比較器５８とビットシフタ６１とに入力する。ビットシフタ６１は、入力したａを３ビット下位側にシフトすることでａ×（１／２）３ を求め、これをＴＬ比較器５９へ出力する。続いて評価値算出回路４５に高域の最大値ｂが入力され、これを入力したＴＨ比較器５８及びＴＬ比較器５９が比較を行い、式５を満足する場合にＴＨ比較器５８が、式４を満足する場合にＴＬ比較器５９が検出出力を発生して検出回路４６へ出力する。レベル判別器６１は、入力したａが式３の条件を満足する場合に検出出力を発生して検出回路４６へ出力する。式４及び式５の条件でエッジが検出できる場合は図１０に示すように図８よりも評価値算出回路４５の回路規模を小さくできる利点がある。
【０１１５】
本実施例３の条件式でエッジ検出を行った場合を図面を参照して説明する。図１１は、ブロック化回路４１に入力されるディジタル映像信号を画面表示した図である。図１１（ａ）において、７０は円形の物体７１が表示されている画面である。また、７２は縦８画素， 横８画素からなるブロック、７３は物体７１の近傍の任意のブロック群である。このブロック群７３を拡大したものを図１１（ｂ）に示す。図１１（ｂ）において、７４は各ブロック７２内の各画素、７２ａ， ７２ｂは物体７１のエッジを含むブロック、７２ｃ はエッジを含まないブロックである。ここで、各ブロック７２のサイズは縦８画素、横８画素に限るものではなく、また、物体７１は任意の形状でよい。図１１（ｂ）において上側より水平に順次走査されて入力する映像信号を入力したブロック化回路４１は、８画素×８ラインの単位でまとめてブロック化し、直交変換回路４２に出力する。
【０１１６】
直交変換の入力データとして、各画素７４の値が物体７１の外部で値０、内部で値 １００とし、全画素に物体７１との振幅比で−４０ｄＢに相当する最大振幅値１ｐ−ｐのランダムな雑音を付加したうえで、数値計算により直交変換を行い、出力の係数から評価値ｒを求めた結果、図１２の値となった。図中、各矩形は図１１（ｂ）に示される１６個のブロックに相当し、数字は各ブロックの評価値ｒの値である。これをもとに式３ないし式５でエッジを判別した結果を図１３に示す。図１３において、横線を表示したブロックをエッジと検出する。但し、式３における定数ＡＬは２としＡＨの条件は用いていない。図１３に示されるように、物体７１の斜めのエッジも含めてエッジを含むブロック７２ａ 及び７２ｂ を正確に検出している。また、ブロック７２ｃ は式４及び式５を満足するが低域係数の絶対値の最大値ａの値が０．５８であり式３の一方の条件２≦ａを満足しないのでエッジと判別されない。この例では式３の他方の条件ａ≦ＡＨを用いていないが、振幅が非常に高い文字信号またはコントラストが高いので劣化がわかりにくいブロックなどについては、式３の定数ＡＨを設定することでエッジ検出から除外することができる。
【０１１７】
実施例４．
図１４は、本発明の実施例４による高能率符号化装置の構成を表すブロック図である。図１４において、８１はシリアルに入力した所定数のディジタル信号を同時化するブロック化回路であり、ブロック化回路８１はブロック化したデータを直交変換回路８２へ出力する。直交変換回路８２は入力データにＤＣＴ等の直交変換を施し、得られた直交変換係数をクラス分け回路８３へ出力する。クラス分け回路８３は、ブロックごとの直交変換係数の値から該ブロックのクラス分けを行い、クラス分けした直交変換係数を量子化器８４及び量子化ステップ幅選択回路８７へ出力する。量子化ステップ幅選択回路８７は、クラス分け回路８３からのクラス情報とデッドゾーン切り換え回路８８からの制御信号と符号量制御回路８９からの量子化ステップ制御信号とに基づいて量子化ステップ幅を選択してその選択信号を量子化器８４へ出力する。量子化器８４は、デッドゾーン切り換え回路８８からの制御信号と量子化ステップ幅選択回路８７からの選択信号とに基づいた量子化ステップに従って直交変換係数を量子化し、量子化した直交変換係数を可変長符号化器８５へ出力する。可変長符号化器８５は、量子化後の直交変換係数を可変長符号化してバッファメモリ８６へ出力する。バッファメモリ８６は、所定のレートで可変長符号化データを出力する。符号量制御回路８９は、この可変長符号化データを入力して、バッファメモリ８６の内部のデータ量が所定の範囲に入るように制御を行うべく、デッドゾーン切り換え制御信号をデッドゾーン切り換え回路８８へ出力すると共に量子化ステップ制御信号を量子化ステップ幅選択回路８７へ出力する。デッドゾーン切り換え回路８８は、制御信号を量子化器８４及び量子化ステップ幅選択回路８７へ出力する。
【０１１８】
また、図１５は、量子化器８４において切り換え可能な２種類の量子化ステップ特性を、量子化器８４への入力をｘとして、量子化ステップ幅ｑ及びセンターデッドゾーン幅ｐをパラメータとした関数Ｑ（ｘ）にて表している。図１５にあって、横軸は入力値ｘを示し、縦軸は出力値Ｑ（ｘ）を示し、図中の黒丸はその点を含み、白丸はその点を含まない。
【０１１９】
次に、図１４に示す構成を有する実施例４の高能率符号化装置の動作について説明する。映像信号のディジタルデータがブロック化回路８１に入力され、例えば８画素×８ラインの合計６４個のデータを同時化して直交変換回路８２へ出力する。直交変換回路８２にて、入力したデータに例えばＤＣＴが施されて６４個の変換係数がクラス分け回路８３に出力される。クラス分け回路８３は、図３９に示す従来例と同様に、例えば変換係数の分散の大きさによって分散が大きいブロックには多くの符号量を、分散が小さいブロックには少ない符号量を割り当てるようにクラス分けを行う（図４０参照）。クラス分けを行った変換係数は量子化器８４にて量子化される。ここで、変換係数は６４個あるが（図４１参照）、このうち直流係数（ＤＣ）以外の６３個の交流係数について、これらを低い周波数に対応するエリア１から高い周波数に対応するエリア４まで４つのエリアに分類し、各々異なる量子化ステップで量子化を行う。
【０１２０】
量子化器８４にて量子化された変換係数は可変長符号化器８５にてゼロランレングスコーディング後ハフマン符号化される。可変長符号化器８５は、ハフマン符号化したデータをバッファメモリ８６に出力し、これを随時入力したバッファメモリ８６は所定のレートで出力する。符号量制御回路８９はバッファメモリ８６の書き込みアドレスと読み出しアドレスとから内部のデータ量を求め、これが所定の範囲内に入るよう符号量が多い場合は量子化ステップを大きくするよう、逆に符号量が少ない場合には量子化ステップを小さくするように、量子化ステップ制御信号を量子化ステップ幅選択回路８７に出力すると共に、デッドゾーン切り換え制御信号をデッドゾーン切り換え回路８８へ出力する。デッドゾーン切り換え回路８８は、量子化器８４における量子化ステップ特性を切り換え、量子化ステップ幅選択回路８７は、量子化器８４における量子化ステップ幅を変更する。
【０１２１】
次に、本実施例４の特徴部分である、符号データ量に基づく量子化ステップの決定動作について説明する。入力した映像信号を符号化した結果、発生したデータ量が符号化データ量の制御目標値よりも多い場合を想定すると、これを検知した符号量制御回路８９がデッドゾーン切り換え制御信号を出力し、これを入力したデッドゾーン切り換え回路８８が量子化器８４の量子化ステップ特性を切り換える。ここで量子化器８４の量子化特性は図１５（ａ）または（ｂ）の何れかの特性になっているので、現在が図１５（ａ）の特性であれば、図１５（ｂ）の特性に切り換える。但し、図１５（ａ）と図１５（ｂ）とはデッドゾーン幅ｐだけが異なる。同時に、符号量制御回路７９は量子化ステップ制御信号を量子化ステップ幅選択回路８７に出力し、これを入力した量子化ステップ幅選択回路８７は、現在の量子化ステップ特性が図１５（ｂ）である場合のみ量子化器８４での量子化ステップ幅ｑを２倍に変更する。
【０１２２】
量子化器８４において現在の量子化テーブルが図４５（ａ）であり、かつ量子化ステップが図１５（ａ）の場合に、データ量を減少するためには、まずエリア１及びエリア３における量子化ステップ特性を図１５（ａ）から図１５（ｂ）に変更する。この結果デッドゾーン幅ｐが（３／２）・ｑから２・ｑに広がるのでゼロに量子化されるデータが多くなり、これを可変長符号化することでデータ量が減少する。現在の量子化テーブルが図４５（ａ）であり、かつエリア１及びエリア３の量子化ステップが図１５（ｂ）の場合に、データ量を減少するためには、量子化ステップ特性を図１５（ｂ）から図１５（ａ）に変更すると同時に、量子化テーブルを図４５（ｂ）に変更する。図４５（ｂ）は図４５（ａ）のエリア１及びエリア３の量子化ステップ幅ｑが２倍になったものである。量子化ステップ幅ｑが２倍になるにつれてデッドゾーン幅ｐも２倍になる。以上説明した順番で符号量を減少する場合はデッドゾーン幅ｐが広くなる。
【０１２３】
図１６はデッドゾーン幅の切り換え例を示したものであり、図４５（ａ）の量子化テーブルにおいて、エリア３の量子化ステップ特性が図１５（ａ）の場合は量子化ステップ幅ｑは４であるのでデッドゾーンは図１６（ａ）に示す範囲である。次に量子化ステップ特性を図１５（ｂ）に変更するとデッドゾーンは４／３倍となり図１６（ｂ）となる。さらに量子化ステップを図１５（ａ）に変更すると共に、量子化テーブルを図４５（ｂ）に変更することで量子化ステップ幅ｑを２倍の８にするとデッドゾーンは３／２倍となり図１６（ｃ）となる。
【０１２４】
従来デッドゾーン幅ｐは量子化ステップ幅ｑに比例して変化させていたので図１６において、図１６（ａ）と（ｃ）、または図１６（ｂ）と（ｄ）の幅しかとれなっかったものが、本実施例４では４通りに切り換えることができる。デッゾゾーン幅ｐはゼロに量子化されるデータの数を決定し、ゼロに量子化されるデータの数は可変長符号化する際に発生するデータの量に強い相関関係をもっている。従って、デッドゾーン幅を細かく制御することで、データ量の制御をきめ細かく行うことが可能となる。
【０１２５】
図１７は本実施例４の装置において可変長符号化器８５で発生する符号化データ量を表したものであり、従来例の場合を表す図４４と同一符号は同一の部分を示す。図中の点ａの情報量をもつブロックを符号化する際、量子化テーブルが図４５（ａ）、量子化ステップ特性が図１５（ａ）の場合はラインＥから点ｂのデータが発生する。これを減少する場合には、量子化ステップ特性を図１５（ｂ）に変更する。この結果、ラインＪ上の点ｈで示されるデータが発生し、データ量は制御目標値以下になる。
【０１２６】
図１７においてハッチングを付した領域Ｋ及び領域Ｍは、従来例を示す図４４において有効に使えなかったデータの領域Ｈ及び領域Ｉのうち、本実施例４において符号化に用いることができるデータ量を表す。すなわち、従来では点ｃのデータ量となっていたものが本実施例では点ｈにおけるデータ量で符号化できる。ラインＪを概ねラインＥとラインＦとの中間に設定することで、有効に使えないデータの量が多数のブロックを平均すると半減する。ラインＪの位置はデッドゾーン幅ｐの切り換え量で決定される。
【０１２７】
実施例５．
図１８は本発明の実施例５による高能率符号化装置及び復号化装置の全体構成示すブロック図である。図１８において９１は実施例４の図１４に示した高能率符号化装置であり、９２は符号化データの記録媒体（または伝送系）、９３は符号化データを元のディジタル映像信号に復号する復号化装置である。
【０１２８】
また、図１９は図１８に示す復号化装置９３の内部構成を示すブロック図である。復号化装置９３は、符号化データを復号する可変長復号化器９４と、入力データを逆量子する逆量子化器９５と、逆量子化器９２における逆量子化ステップ幅を制御する量子化テーブル判別回路９６と、入力データに逆ＤＣＴなどの逆直交変換を施す逆直交変換回路９７と、入力されたブロックデータをシリアル化するシリアル化回路９８とを有する。
【０１２９】
次に、本実施例５の動作について説明する。高能率符号化装置９１では、前述の実施例４で説明したように、内部の量子化器の量子化ステップ幅ｑ及びデッドゾーン幅ｐを切り換えて発生する符号量を制御する。その際、量子化ステップ幅ｑを表す付加コードのみを符号化データに加える。記録媒体（または伝送系）９２を経た符号化データは復号化装置９３に入力される。可変長復号化器９４は入力データの復号をおこない、このデータを入力した量子化テーブル判別回路９６が量子化ステップ幅ｑを表すデータを読み取り、これをもとに逆量子化器９５の逆量子化ステップ幅を制御する。逆量子化されたデータが逆直交変換回路９７にて逆直交変換され、その出力のブロックデータがシリアル化回路９８にてシリアル化されて、元の映像信号が出力される。ここで、逆量子化器９５は、同一の量子化ステップ幅ｑであるが異なるデッドゾーン幅ｐで高能率符号化装置９１において量子化されたデータを相互に区別することなく、同一の特性で逆量子化する。
【０１３０】
実施例６．
図２０は、本発明の実施例６による高能率符号化装置の構成を示すブロック図である。図２０において、１０１ は入力されるディジタル映像信号を複数の画素毎にブロックに分割するブロック化回路であり、ブロック化回路１０１ はブロックデータをＤＣＴ回路１０２ へ出力する。ＤＣＴ回路１０２ は、このブロックデータにＤＣＴを施し、得られたＤＣＴ係数を、アクティビティ決定回路１０３ とＱナンバー決定回路１０４ と量子化器１０５ とに出力する。アクティビティ決定回路１０３ は、各ブロック毎に、圧縮率に係わるパラメータとしてのアクティビティを決定し、そのアクティビティをＱナンバー決定回路１０４ と処理順序決定回路１０８ とへ出力する。Ｑナンバー決定回路１０４ は、所定量の中で最大となるＱナンバーを決定し、そのＱナンバーを量子化器１０５ とマルチプレクサ回路１０７ と処理順序決定回路１０８ とアクティビティ修正回路１０９ とへ出力する。処理順序決定回路１０８ は、アクティビティ決定回路１０３ からのアクティビティとＱナンバー決定回路１０４ からのＱナンバーとに基づいてアクティビティを修正する際の順序を決定し、その順序を示す信号をアクティビティ修正回路１０９ へ出力する。アクティビティ修正回路１０９ は、Ｑナンバー決定回路１０４ からのＱナンバーと処理順序決定回路１０８ にて決定された修正順序とに基づいてアクティビティを修正し、修正したアクティビティを量子化器１０５ 及びマルチプレクサ回路１０７ へ出力する。量子化器１０５ は、ＤＣＴ回路１０２ からのＤＣＴ係数を量子化して可変長符号化器１０６ へ出力する。可変長符号化器１０６ は、量子化後のＤＣＴ係数を可変長符号化して、符号化データをマルチプレクサ回路１０７ へ出力する。マルチプレクサ回路１０７ は、Ｑナンバー決定回路１０４ ，アクティビティ修正回路１０９ 及び可変長符号化器１０６ の出力を多重化して出力する。
【０１３１】
次に、図２０の構成をなす実施例６の高能率符号化装置の動作について説明する。ブロック化回路１０１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路１０２ に供給される。ＤＣＴ回路１０２ では、ブロック化回路１０１ から出力されるディジタル信号ブロックに対して、ＤＣＴが施される。ＤＣＴ回路１０２ により変換されたＤＣＴ係数は、アクティビティ決定回路１０３ に入力され、各ブロックごとに、アクティビティが決定される。例えば、アクティビティが大きいと量子化ステップに対する重みが大きくなるものとする。さらに、制御単位分のＤＣＴ係数ブロックと、それぞれのブロックに対応して決定されたアクティビティとは、Ｑナンバー決定回路１０４ に入力される。Ｑナンバー決定回路１０４ では、各Ｑナンバーに対して、制御単位分のＤＣＴ係数ブロックから、発生するデータ量の試算を行い、ビデオデータ部Ｂ（図３４参照）のサイズを上回らないものの中で、発生するデータ量が最大となるＱナンバーを決定する。Ｑナンバーと量子化ステップとの例を図４８に示す。
【０１３２】
処理順序決定回路１０８ では、Ｑナンバー決定回路１０４ から供給されるＱナンバーと、アクティビティ決定回路１０３ から供給される一制御単位分のアクティビティとから、後述する評価式に従って評価値が算出され、この評価値からアクティビティ修正回路１０９ でアクティビティを修正する際の順序が決定される。具体的には、アクティビティが大きいブロック、つまり、圧縮率が高いブロックから修正するように順序を決定する。アクティビティ修正回路１０９ は、処理順序決定回路１０８ で決定された順序で、制御単位内のＤＣＴ係数ブロックに対する圧縮率が下がるようにアクティビティを一ブロックづつ変更して、制御単位で発生するデータ量の試算を行い、ビデオデータ部Ｂ（図３４参照）のサイズと比較する。
【０１３３】
発生するデータ量がビデオデータ部Ｂのサイズを下回る場合は、変更後のアクティビティを量子化器１０５ に送るアクティビティとして決定し、上回る場合には、変更前のアクティビティを量子化器１０５ に送るアクティビティとして決定する。このような処理は、制御単位内のすべてのブロックについて、アクティビティの変更が可能であるかの判定をし終えるか、発生するデータ量がビデオデータ部Ｂのサイズと一致するまで行う。すべてのブロックの判定を終える前に、データ量がビデオデータ部Ｂのサイズと一致した場合は、それ以後のブロックのアクティビティは、アクティビティ決定回路１０３ によって決定されたものをそのブロックに対するアクティビティとする。
【０１３４】
量子化器１０５ では、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ で決定されたＱナンバーとから量子化のための係数を求め、量子化が行われる。可変長符号化器１０６ は、量子化器１０５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器１０６ から供給される可変長符号と、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ から供給されるＱナンバーとは、マルチプレクサ回路１０７ で多重化されて出力される。
【０１３５】
以上、複数ブロックを単位として、データ量の制御を行う例を示したが、複数ブロックを小グループとし、この小グループをさらに複数個集めた大グループを単位としてデータ量の制御を行う場合でも、上述の方法は適応可能である。この場合には、データ量制御の関係から、小グループごとにＱナンバーが異なることが生じる。そこで、この場合には、アクティビティとＱナンバーとから、ある評価式に従って評価値を算出し、この評価値から、アクティビティの修正を行う順序を決める。この大グループ単位でデータ量制御を行う場合の評価式としては、次の式６のような式が考えられる。
評価値＝（Ｑナンバー）−（２×アクティビティ） （式６）
【０１３６】
この例では、圧縮率が高い場合、つまり、Ｑナンバーが小さいか、アクティビティが大きい場合に、上式から算出される評価値が小さくなるので、圧縮率が高いブロックから、アクティビティを修正しようとする場合は、評価値が小さいブロックから、アクティビティが修正されるように順序づけを行う。なお、評価式の例として、式６を示したが、これ以外の式を評価式として用いることも可能である。
【０１３７】
実施例７．
以下、本発明の実施例７について説明する。実施例７による高能率符号化装置の構成は、上述の実施例６の構成（図２０参照）と同じである。
【０１３８】
次に、実施例７の高能率符号化装置の動作について説明する。ブロック化回路１０１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路１０２ に供給される。ＤＣＴ回路１０２ では、ブロック化回路１０１ から出力されるディジタル信号ブロックに対して、ＤＣＴが施される。ＤＣＴ回路１０２ により変換されたＤＣＴ係数は、アクティビティ決定回路１０３ に入力され、各ブロックごとに、アクティビティが決定される。さらに、制御単位分のＤＣＴ係数ブロックと、それぞれのブロックに対応して決定されたアクティビティとは、Ｑナンバー決定回路１０４ に入力される。Ｑナンバー決定回路１０４ では、各Ｑナンバーに対して、制御単位分のＤＣＴ係数ブロックから、発生するデータ量の試算を行い、ビデオデータ部Ｂのサイズよりも所定の値だけ小さな値を目標値として、この目標値を上回らないものの中で、発生するデータ量が最大となるＱナンバーを決定する。
【０１３９】
処理順序決定回路１０８ は、制御単位分のアクティビティから、アクティビティ修正回路１０９ でアクティビティを修正する際の順序を決定する。具体的には、アクティビティが大きいブロック、つまり、圧縮率が高いブロックから修正するように順序を決定する。アクティビティ修正回路１０９ は、処理順序決定回路１０８ で決定された順序で、制御単位内のＤＣＴ係数ブロックに対する圧縮率が下がるようにアクティビティを一ブロックづつ変更して、制御単位で発生するデータ量の試算を行い、ビデオデータ部Ｂのサイズと比較する。
【０１４０】
発生するデータ量がビデオデータ部Ｂのサイズを下回る場合は、変更後のアクティビティを量子化器１０５ に送るアクティビティとして決定し、上回る場合には、変更前のアクティビティを量子化器１０５ に送るアクティビティとして決定する。このような処理は、制御単位内のすべてのブロックについて、アクティビティを決定するか、発生するデータ量がビデオデータ部Ｂのサイズと一致するまで行う。すべてのブロックのアクティビティを決定する前に、データ量がビデオデータ部Ｂのサイズと一致した場合は、それ以後のブロックのアクティビティは、アクティビティ決定回路１０３ によって決定されたものをそのブロックに対するアクティビティとする。
【０１４１】
量子化器１０５ では、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ で決定されたＱナンバーとから量子化のための係数を求め、量子化が行われる。可変長符号化器１０６ は、量子化器１０５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器１０６ から供給される可変長符号と、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ から供給されるＱナンバーとは、マルチプレクサ回路１０７ で多重化されて出力される。
【０１４２】
以上、複数ブロックを単位として、データ量の制御を行う例を示したが、実施例６と同様に、複数ブロックを小グループとし、この小グループを複数個集めて大グループを単位としてデータ量制御を行う場合にも、上述の方法は適応可能である。
【０１４３】
実施例８．
図２１は、本発明の実施例８による高能率符号化装置の構成を示すブロック図である。図２１において、１１１ は入力されたディジタル映像信号をブロック化し、シャフリングを行うブロッキング・シャフリング回路であり、そのブロック化データをＤＣＴ回路１１２ へ出力する。ＤＣＴ回路１１２ は、各ブロックにＤＣＴを施し、得られたＤＣＴ係数を符号量制御回路１１３ 及び量子化器１１４ へ出力する。符号量制御回路１１３ は、１フレーム分の符号量が所定の範囲内に収まるように量子化ステップの決定を行い、量子化器１１４ は、符号量制御回路１１３ によって決定された量子化ステップを用いてＤＣＴ係数を量子化する。可変長符号化器１１５ は、量子化器１１４ から出力される量子化係数からハフマン符号等の可変長符号を生成してパッキング回路１１６ へ出力する。パッキング回路１１６ は、以下に説明するように、可変長符号化器１１５ からの符号データの詰め込みを行う。以上のような構成は、前述した従来例（図４９参照）と同じであり、パッキング回路１１６ の内部構成も図５０に示す従来例と同じである。
【０１４４】
次に、本発明の実施例８の高能率符号化装置の動作について説明する。なお、本実施例８の装置の基本動作は図４９に示す構成をなす従来例の基本動作と同じであるので、従来例とは異なるパッキング回路１１６ におけるパッキング法についてのみ詳述する。図２２， 図２３， 図２４は実施例８におけるパッキング法の手順を示すフローチャートである。
【０１４５】
本実施例８におけるマクロブロックの構成は、前述の図５３に従うものとする。まず、１マクロブロック内のすべてのＤＣＴブロックに対して、一度、量子化と可変長符号化とを行い、１マクロブロック内で何ビットの符号量が発生するかを計算し、その総和が１マクロブロックに割り当てられた符号量（各ＤＣＴブロックに割当てられた符号量の総和）を下回るか、上回る（オーバーフローする）かの判定を行う（ステップＳ１）。
【０１４６】
オーバーフローが生じない場合には、図２４のステップＳ２１に処理が進んで、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ２２）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ２３）、記録できた場合にはそのままステップＳ２４に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でオーバーフローバッファＭＲに記録した後（ステップＳ２５）、ステップＳ２４に進む。なお。オーバーフローバッファＭＲは図２１のパッキング回路１１６ を構成するメモリ（図５０参照）の中で、第１のメモリ３５１ 以外のものを用いる。ステップＳ２４では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ２６に進み、終了していない場合にはステップＳ２２に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１４７】
ステップＳ２６では、オーバーフローバッファＭＲ内に符号データが存在するか否かが判定され、存在しない場合には処理は終了し、存在する場合には１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ２７）。そして、記録されていない領域があるか否かが判定され（ステップＳ２８）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＭＲ内のデータを記録した後（ステップＳ２９）、ステップＳ２６に戻って上述の処理が繰り返される。
【０１４８】
一方、１マクロブロック内で、オーバーフローが生じた場合には（ステップＳ１：ＹＥＳ）、まず、図２２のステップＳ２に処理が進んで、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ３）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ４）、記録できた場合にはそのままステップＳ５に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でそれぞれのＤＣＴブロックについて別々のオーバーフローバッファＭＲ（ｎ）（ｎ＝０，…，５）に記録した後（ステップＳ６）、ステップＳ５に進む。Ｙ１，Ｙ２，Ｙ３，Ｙ４，ＣＲ，ＣＢに対するオーバーフローバッファをそれぞれＭＲ（０），ＭＲ（１），ＭＲ（２），ＭＲ（３），ＭＲ（４），ＭＲ（５）とする。ステップＳ５では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ７に進み、終了していない場合にはステップＳ３に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１４９】
ステップＳ７でｎをまず０に設定した後、オーバーフローバッファＭＲ（ｎ）内に符号データが存在するか否かが判定される（ステップＳ８）。符号データが存在しない場合には、ｎ＝５であるか否かが判定され（ステップＳ１４）、ｎ＝５であれば処理は終了し、ｎ＝５でないときはｎの値を１だけインクリメントした後（ステップＳ１５）、ステップＳ８に戻る。一方、ステップＳ８で符号データが存在する場合には、１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ９）。そして、記録されていない領域があるか否かが判定され（ステップＳ１０）。そのような領域がない場合には処理は終了し、ある場合には、オーバーフローバッファＭＲ（ｎ）内から１符号語を取り出してその領域に記録する（ステップＳ１１）。取り出した１符号語すべてを記録できたか否かが判定され（ステップＳ１２）、記録できない場合には処理は終了し、記録できた場合にはｎ＝５であるか否かが判定される（ステップＳ１３）。ｎ＝５であればステップＳ７に戻って上述の処理が繰り返され、ｎ＝５でないときはｎの値を１だけインクリメントした後（ステップＳ１６）、ステップＳ８に戻る。
【０１５０】
以上のように、オーバーフローバッファに符号データが記録されているかどうかを調べ、データが記録されている場合は、１マクロブロックに対して割り当てられた領域内でデータが記録されていない領域を探し、もし、空き領域が存在すれば、オーバーフローバッファから１符号語分のデータまたは１符号語のデータの一部を取り出し、空き領域に記録する処理を輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，色差信号ＣＲ，ＣＢの順で行い、色差信号ＣＢについての処理が終了した段階で、まだ、空き領域があれば、再び輝度信号Ｙ１に戻って同様の処理を行う。以下、空き領域が存在する限り、上記の処理を繰り返す。
【０１５１】
実施例９．
図２５は、本発明の実施例８による高能率符号化装置の構成を示すブロック図である。図２５において、図２１と同一部分には同一番号を付して説明を省略する。なお、１１７ は画面上の同じ位置にある色差信号ＣＲ，ＣＢのブロックのデータを入力とし、そのブロックが赤色を多く含んでいるかどうかを検出し、その結果を出力する赤検出回路である。
【０１５２】
次に、本発明の実施例９の高能率符号化装置の動作（パッキング法）について説明する。図２６， 図２７は実施例９におけるパッキング法の手順を示すフローチャートである。
【０１５３】
本実施例９におけるマクロブロックの構成は、前述の図５３に従うものとする。まず、実施例８と同様に、１マクロブロック内のすべてのＤＣＴブロックに対して、一度、量子化と可変長符号化とを行い、１マクロブロック内で何ビットの符号量が発生するかを計算し、その総和が１マクロブロックに割り当てられた符号量を下回るか、上回るかの判定を行う（ステップＳ３１）。オーバーフローが生じない場合には、図２４のステップＳ２１に処理が進む。以後の処理は実施例８と同様であるので説明を省略する。オーバーフローが生じる場合には、赤検出回路１１７ からの出力に従って、現在処理を行っているマクロブロックが赤色として検出されているか否かが判定され（ステップＳ３２）、赤色として検出されない場合には図２４のステップＳ２１に処理が進み、オーバーフローが生じない場合と同様の処理が行われる。
【０１５４】
一方、赤色として検出された場合には、色差信号ＣＲ，輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＢの順に符号データを並べた後に（ステップＳ３３）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ３４）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ３５）、記録できた場合にはそのままステップＳ３６に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でオーバーフローバッファＭＲに記録した後（ステップＳ３７）、ステップＳ３６に進む。ステップＳ３６では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ３８に進み、終了していない場合にはステップＳ３４に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１５５】
次に、オーバーフローバッファＭＲ内に符号データが存在するか否かが判定され（ステップＳ３８）、存在しない場合には処理は終了し、存在する場合には１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ３９）。そして、記録されていない領域があるか否かが判定され（ステップＳ４０）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＭＲ内のデータを記録した後（ステップＳ４１）、ステップＳ３８に戻って上述の処理が繰り返される。
【０１５６】
実施例１０．
以下、本発明の実施例１０について説明する。本実施例１０における高能率符号化装置の構成は、実施例９（図２５）と同様である。また、マクロブロックの構成も図５３に従う。図２８， 図２９は、本実施例１０におけるパッキング手順を示すフローチャートである。図２８， 図２９において、前述の図２６， 図２７のフローチャートと処理内容が同じ部分には、同一のステップ番号を付して説明を省略する。
【０１５７】
１マクロブロック内で、オーバーフローが生じ、赤検出回路１１７ の出力に従って、現在処理を行っているマクロブロックが赤色と判定された場合には、色差信号ＣＲに対して割り当てる所定領域の大きさを増やし、逆に、輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＢに割り当てる所定領域の大きさを減らす（ステップＳ４２）。なお、ＣＲブロックが赤色と検出されていない場合には、固定領域の大きさは変更しない。輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に（ステップＳ４３）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ４４）。以下の動作手順は実施例９と同じである。但し、本実施例１０では、いずれの場合も各ＤＣＴブロックの符号データを所定領域に記録する順序は輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順である。
【０１５８】
実施例１１．
以下、本発明の実施例１１について説明する。本実施例１１における高能率符号化装置の構成は、実施例８（図２１）と同様である。図３０， 図３１は、本実施例１１におけるパッキング手順を示すフローチャートである。本実施例１１での制御単位の一例を図３２に示す。ここでは、５つのマクロブロックをまとめて一つの制御単位としている。
【０１５９】
まず、マクロブロックの番号を示すｎの値を１とし（ステップＳ５１）、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に（ステップＳ５２）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ５３）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ５４）、記録できた場合にはそのままステップＳ５５に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でそれぞれのＤＣＴブロックについて別々のオーバーフローバッファＭＲ（ｎ）に記録した後（ステップＳ５６）、ステップＳ５５に進む。ステップＳ５５では、ｎ番目のマクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ５７に進み、終了していない場合にはステップＳ５３に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１６０】
ステップＳ５７では、オーバーフローバッファＭＲ（ｎ）内に符号データが存在するか否かが判定され、存在する場合には、オーバーフローバッファＭＲ（ｎ）内の符号データを色差信号ＣＢ，ＣＲ，輝度信号Ｙ４， Ｙ３，Ｙ２，Ｙ１の順に並べ換えた後に（ステップＳ５８）、ｎ番目のマクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ５９）。そして、記録されていない領域があるか否かが判定される（ステップＳ６０）。このような領域がある場合には、その領域にオーバーフローバッファＭＲ（ｎ）内のデータを記録した後（ステップＳ６１）、ステップＳ５８に戻って上述の処理が繰り返される。
【０１６１】
なお、ステップＳ５７において符号データが存在しない場合、及び、ステップＳ６０において領域がない場合には、処理はステップＳ６２に進む。ステップＳ６２では、ｎ＝５であるか否かが判定され、ｎ＝５でない場合には、オーバーフローバッファＭＲ（ｎ）内のデータであってまだ固定領域に記録されていない固定データをオーバーフローバッファＶＲに記録した後（ステップＳ６３）、ｎを１だけインクリメントして（ステップＳ６４）、ステップＳ５２に戻る。
【０１６２】
一方、ステップＳ６２でｎ＝５である場合には、オーバーフローバッファＶＲ内に符号データが存在するか否かが判定される（ステップＳ６５）。符号データが存在しない場合には処理は終了し、符号データが存在する場合には制御単位に対する固定領域内でまだデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ６６）。そして、記録されていない領域があるか否かが判定される（ステップＳ６７）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＶＲ内のデータを記録した後（ステップＳ６８）、ステップＳ６５に戻って上述の処理が繰り返される。
【０１６３】
以上のようなフローチャートの処理をまとめると、本実施例１１のパッキング方法は次のようになる。マクロブロック（ｎ番目とする）のＤＣＴブロックの符号データを輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，色差信号ＣＲ，ＣＢの順で、固定領域に記録する。このとき、ＤＣＴブロック単位で固定領域に記録しきれなかった符号データは、マクロブロック用のオーバーフローバッファＭＲ（ｎ）に色差信号ＣＢ，ＣＲ，輝度信号Ｙ４、Ｙ３，Ｙ２，Ｙ１の順で記録する。この処理をマクロブロック１から順に５まで行う。つぎに、オーバーフローバッファＭＲ（ｎ）の内容をｎ＝１から順に調べ、符号データが記録されている場合は、そのマクロブロックに割り当てられた領域内で、まだデータが記録されていない領域を探し、もし存在すれば、オーバーフローバッファの符号データを記録し、領域が存在しないか、オーバーフローバッファ内のすべてのデータを記録し終える前に空き領域がなくなってしまった場合は、オーバーフローバッファＭＲ（ｎ）内のデータでまだ記録されていないものを別のオーバフローバッファＶＲに移す。この処理をマクロブロック１から順に５まで行い、オーバーフローバッファＭＲ（ｎ）に残ったデータは、すべて、オーバーフローバッファＶＲに移す。最後に、オーバーフローバッファＶＲの内容を調べ、符号データが記録されている場合には、制御単位内で、まだデータが記録されていない領域を探し、もし存在すれば、オーバーフローバッファＶＲの符号データを空き領域がなくなるまで記録する。
【０１６４】
なお、実施例１１においてオーバーフローバッファに記録する順序は、上記のものに限らず、他の順序でもよい。
【０１６５】
【発明の効果】
以上のように、第１発明では、画像の歪が目だち易いために適応処理によって細かい量子化ステップを選択する必要がある映像ブロックを精度よく選択できる。また、従来よりも正確にエッジの検出を行うことができると共に、検出したブロックを適応量子化することで画質を改善できる。
【０１６９】
第２発明では、ｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路とによる簡単な構成で正確な判別を行える。
【０１７０】
第３発明では、ビットシフタと加減算回路とによる簡単な構成でエッジを検出する際の上限の判別を正確に行えるので、安価で高性能な装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１による高能率符号化装置の構成を示すブロック図である。
【図２】実施例１において直交変換を施した１ブロック内を直流成分を除いて４つに分割した場合の領域を示す図である。
【図３】実施例１における閾値の設定を説明するための図である。
【図４】実施例１において各パラメータの組合せから量子化ステップを調整する方向を示す図である。
【図５】図１における特徴抽出回路の内部構成を示すブロック図である。
【図６】図５における量子化ステップ調整信号発生回路の入力，出力の関係を示す図である。
【図７】本発明の実施例２，３による高能率符号化装置の構成を示すブロック図である。
【図８】実施例２の高能率符号化装置における係数選択回路及び評価値算出回路の内部構成を示すブロック図である。
【図９】スキャンニング回路からの直交変換係数の読み出し順序を示す図である。
【図１０】実施例３の高能率符号化装置における評価値算出回路の内部構成を示すブロック図である。
【図１１】入力映像信号を画面表示した例を示す図である。
【図１２】実施例３において、図１１の画像のブロックに対して評価値を求めた結果を示す図である。
【図１３】実施例３において、評価値からエッジ検出を行った結果を示す図である。
【図１４】本発明の実施例４による高能率符号化装置の構成を示すブロック図である。
【図１５】図１４における量子化器の複数の量子化ステップ特性を示す図である。
【図１６】図１４における量子化器の量子化ステップ特性のうちセンターデッドゾーン幅の変化例を示す図である。
【図１７】図１４における可変長符号化器が出力するデータ量と入力映像信号の情報量との関係を表す図である。
【図１８】本発明の実施例５による高能率符号化装置及び復号化装置の構成を示すブロック図である。
【図１９】図１８における復号化装置の内部構成を示すブロック図である。
【図２０】本発明の実施例６，７による高能率符号化装置の構成を示すブロック図である。
【図２１】本発明の実施例８，１１による高能率符号化装置の構成を示すブロック図である。
【図２２】実施例８におけるパッキング方法の手順を示すフローチャートである。
【図２３】実施例８におけるパッキング方法の手順を示すフローチャートである。
【図２４】実施例８，９，１０におけるパッキング方法の手順の一部を示すフローチャートである。
【図２５】本発明の実施例９，１０による高能率符号化装置の構成を示すブロック図である。
【図２６】実施例９におけるパッキング方法の手順を示すフローチャートである。
【図２７】実施例９におけるパッキング方法の手順を示すフローチャートである。
【図２８】実施例１０におけるパッキング方法の手順を示すフローチャートである。
【図２９】実施例１０におけるパッキング方法の手順を示すフローチャートである。
【図３０】実施例１１におけるパッキング方法の手順を示すフローチャートである。
【図３１】実施例１１におけるパッキング方法の手順を示すフローチャートである。
【図３２】実施例１１における符号量制御の単位の一例を示す図である。
【図３３】民生用ディジタルＶＴＲの基本構成を示すブロック図である。
【図３４】シンクブロックのデータの配置を示す図である。
【図３５】従来の高能率符号化装置の構成を示すブロック図である。
【図３６】直交変換係数をスキャンニングする順序を示す図である。
【図３７】従来の他の高能率符号化装置の構成を示すブロック図である。
【図３８】図３７に示す高能率符号化装置におけるエッジ検出の方法を示す図である。
【図３９】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図４０】図３９のクラス分け回路におけるクラス分けを表す図である。
【図４１】図３９の量子化器においてそれぞれ一括して量子化ステップ切り換える直交変換係数の領域を表す図である。
【図４２】図３９の量子化器で使う量子化テーブルの番号と量子化ステップとを表す図である。
【図４３】図３９の量子化器の量子化ステップ特性を表す図である。
【図４４】図３９の可変長符号化器が出力するデータ量と入力映像信号の情報量との関係を表す図である。
【図４５】図４２の８個の量子化テーブルのうちの２個を示す図である。
【図４６】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図４７】エリア分割の例を示す図である。
【図４８】Ｑナンバーと量子化ステップとの例を示す図である。
【図４９】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図５０】パッキング回路の内部構成を示すブロック図である。
【図５１】テープ上の記録フォーマットを模式的に示す図である。
【図５２】記録信号の構成を模式的に示す図である。
【図５３】マクロブロックの構成を模式的に示す図である。
【符号の説明】
１ 直交変換回路、３ 特徴抽出回路、４ 量子化ステップ決定回路、５ 量子化器、６ 可変長符号化器、１１ 全領域ＭＡＸ値検出回路、１２ 低域部ＭＡＸ値検出回路、１３ 水平高域部ＭＡＸ値検出回路、１４ 垂直高域部ＭＡＸ値検出回路、１５ 斜め高域部ＭＡＸ値検出回路、２３ 水平評価回路、２６ 垂直評価回路、２９ 斜め評価回路、３３ 量子化ステップ調整信号発生回路、４１ ブロック化回路、４２ 直交変換回路、４４ 係数選択回路、４５ 評価値算出回路、４６ 検出回路、４７ 量子化ステップ決定回路、４８ 量子化器、４９ 可変長符号化器、８１ ブロック化回路、８２ 直交変換回路、８３ クラス分け回路、８４ 量子化器、８５ 可変長符号化器、８７ 量子化ステップ幅選択回路、８８ デッドゾーン切り換え回路、８９ 符号量制御回路、９１ 高能率符号化装置、９３ 復号化装置、９４ 可変長復号化器、９５ 逆量子化器、９６ 量子化テーブル判別回路、９７ 逆直交変換回路、１０１ ブロック化回路、１０２ ＤＣＴ回路、１０３ アクティビティ決定回路、１０４ Ｑナンバー決定回路、１０５ 量子化器、１０６ 可変長符号化器、１０８ 処理順序決定回路、１０９ アクティビティ修正回路、１１１ ブロッキング・シャフリング回路、１１２ ＤＣＴ回路、１１３ 符号量制御回路、１１４ 量子化器、１１５ 可変長符号化器、１１６ パッキング回路、１１７ 赤検出回路。
【産業上の利用分野】
本発明は、テレビジョン信号などのディジタル映像信号をその情報量を圧縮して可変長符号化する高能率符号化装置に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
民生用ディジタルＶＴＲの基本構成を図示すると図３３のようになる。図３３において、２００ は例えばテレビジョン信号のようなアナログ映像信号を入力する入力端子であり、入力端子２００ からのアナログ信号はＡ／Ｄ変換器２０１ にてディジタル信号に変換されて、高能率符号化部２０２ に入力される。高能率符号化部２０２ は、ディジタル信号をその情報量を減少させるべく圧縮して符号化し、その符号化データを誤り訂正符号化部２０３ へ出力する。誤り訂正符号化部２０３ は、再生時に誤り訂正が行えるように誤り訂正符号を入力符号化データに付加して記録変調部２０４ へ出力する。記録変調部２０４ は、入力データを記録に適した符号化データに変調し、変調されたデータは記録アンプ２０５ にて増幅された後に記録媒体としての磁気記録テープ２０６ に記録される。磁気記録テープ２０６ から再生された再生信号はヘッドアンプ２０７ にて増幅されて再生復調部２０８ に入力される。再生復調部２０８ は再生信号を復調して誤り訂正復号化部２０９ へ出力する。誤り訂正復号化部２０９ は、誤り訂正符号を使って再生復調された信号を誤り訂正して高能率復号化部２１０ へ出力する。高能率復号化部２１０ は、圧縮されているデータを元の形に復元する。復元されたディジタル信号はＤ／Ａ変換器２１１ にてアナログ信号に変換されて出力端子２１２ を介して出力される。
【０００３】
ディジタルＶＴＲでは、特殊再生または編集、テープ上の記録フォーマット等の関係から、データ量の制御が非常に重要となる。例えば、図３４に示すような、シンクブロックを記録の最小単位として、データ量制御が行われる。ここで、シンクブロックのデータは、ＳＹＮＣ部Ａとビデオデータ部Ｂと検査符号部Ｃとに分離されて記録されている。これらのＳＹＮＣ部Ａ，ビデオデータ部Ｂ，検査符号部Ｃはそれぞれに、ある固定サイズの領域を有しており、ＳＹＮＣ部Ａには同期パターンが記録され、ビデオデータ部Ｂには高能率符号化部２０２ にて圧縮されたディジタル信号が記録され、検査符号部Ｃには誤り訂正符号化部２０３ で生成された誤り訂正符号が記録される。一般的に、ディジタル信号をｍ画素×ｎライン（ｍ，ｎは整数）のブロックに分割し、このブロックを複数個まとめたものを制御の単位として、ビデオデータ部Ｂに記録される。
【０００４】
上述したようなディジタルＶＴＲに見られるように、映像信号を記録したり伝送したりする場合には、そのデータ量を削減するための高能率符号化装置が必要であり、直交変換を利用して圧縮することが広く行われているが、この際、画質の劣化を極力抑えるために適応量子化を行うことが普通である。このような高能率符号化装置の幾つかの従来例について、以下に説明する。
【０００５】
図３５は、従来の高能率符号化装置（図３３の高能率符号化部２０３ の相当）の一例の構成を示すブロック図である。図３５において、３０１ はディジタル映像信号がｍ画素×ｎラインずつのブロック単位で入力される直交変換回路であり、直交変換回路３０１ は、入力されるｍ画素×ｎラインの画素ブロック毎に例えば離散コサイン変換（ＤＣＴ：Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）のような直交変換を施して、その直交変換係数（ＤＣＴの場合はＤＣＴ係数）をスキャンニング回路３０２ へ出力する。スキャンニング回路３０２ は、直交変換回路３０１ からの出力を所定の順序に並べ換えを行った後に、その並べ換えた直交変換係数を量子化器３０３ 及び量子化ステップ決定回路３０５ へ出力する。量子化ステップ決定回路３０５ はスキャンニング回路３０２ からの出力に基づいて適当な量子化ステップを決定する。量子化器３０３ はこの量子化ステップに従って、入力された直交変換係数を量子化し、量子化後の直交変換係数を可変長符号化器３０４ へ出力する。可変長符号化器３０４ は、入力された直交変換係数を可変長符号化する。
【０００６】
次に、図３５に示す構成の高能率符号化装置の動作について説明する。直交変換回路３０１ に入力されたディジタル映像信号（例えば８画素×８ラインの大きさのブロック）は、直交変換を施され、直交変換係数からなる直交変換ブロックに変換される。直交変換係数は入力されたディジタル映像信号の平均値とみなすことができる直流成分とディジタル映像信号のブロック内での変化を示す交流成分とからなっている。
【０００７】
直交変換ブロックの各直交変換係数はスキャンニング回路３０２ に入力され、可変長符号化器３０４ での符号化効率を高くするための順序に並べ換えが行われ、この順序で出力される。例えば、図３６に示すようなスキャンニング順序（ジグザグスキャンニング）でＤＣ（直流成分）を先頭にして残り６３個の交流成分が出力される。これは直流成分を含めて交流成分の低域成分が視覚に対する影響が大きいため、低域成分ほど重要な成分として取り扱うために低域成分のデータから順に符号化を行う。
【０００８】
スキャンニング回路３０２ で並べ換えられた直交変換係数は量子化器３０３ と量子化ステップ決定回路３０５ とに入力される。まず、量子化ステップ決定回路３０５ では、入力されたそれぞれの直交変換係数を量子化，可変長符号化した後のデータ量が複数ブロック内で一定になるような量子化ステップを決定する。一般に直交変換係数の低域成分は、視覚的に与える影響が大きいので量子化ステップを小さくし、反対に高域成分は量子化ステップを大きくする。
【０００９】
量子化器３０３ では、スキャンニング回路３０２ からの直交変換係数が量子化ステップ決定回路３０５ で決定された量子化ステップでそれぞれ量子化され、直流成分，交流成分がそれぞれ所定のビット数に丸められて、可変長符号化器３０４ に出力される。この量子化直交変換係数は可変長符号化器３０４ において可変長符号化され、可変長符号化されたデータが出力される。
【００１０】
図３５の構成を有する従来の高能率符号化装置は、映像の局部的な性質を考慮せずに、どのようなブロックでも全く同じ方法で量子化ステップを決定しているので、エッジ部のようなブロックの画質を劣化させているという問題点がある。
【００１１】
また、図３７は例えば特開平５−９５５３９ 号公報に示された従来の他の高能率符号化装置の構成を示すブロック図である。図３７において、３１１ はｍ画素×ｎラインの単位のディジタル映像信号が入力される直交変換回路であり、直交変換回路３１１ はＤＣＴ等の直交変換を入力映像信号に施し、得られた直交変換係数を並べ換え回路３１２ 及びパターン検出回路３１３ へ出力する。並べ換え回路３１２ は、入力した変換係数を並べ換えた後に量子化器３１４ 及び量子化ステップ選択回路３１５ へ出力する。パターン検出回路３１３ は、入力した変換係数に基づいて画質劣化が分かりやすい特定のパターンを検出してパターン信号を量子化ステップ選択回路３１５ へ出力する。量子化ステップ選択回路３１５ は、並べ換え回路３１２ 及びパターン検出回路３１３ の出力に基づいて、量子化時における量子化ステップを選択する。量子化器３１４ は、この量子化ステップに従って変換係数を量子化して可変長符号化器３１６ へ出力する。可変長符号化器３１６ は、この量子化後の変換係数を可変長符号化する。
【００１２】
次に、図３７に示す構成を有する従来の高能率符号化装置の動作について説明する。ディジタル映像信号が直交変換回路３１１ に入力され、例えば４画素×４ラインの計１６画素のブロック単位でＤＣＴ等の直交変換が施される。直交変換回路３１１ から直交変換係数が並べ換え回路３１２ に入力され、所定の順番、例えば低周波側から高周波側に到る順番に並べ換えられた後、量子化器３１４ 及び量子化ステップ選択回路３１５ へ出力される。直交変換回路３１１ から直交変換係数は、パターン検出回路３１３ にも入力され、直交変換係数の特定のパターン、画質劣化が分かりやすい特定のパターンが検出された場合には、パターン信号が量子化ステップ選択回路３１５ に出力される。
【００１３】
並べ換え回路３１２ から出力された変換係数が、量子化ステップ選択回路３１５ で選択された量子化ステップに従って量子化器３１４ にて量子化される。量子化された変換係数は可変長符号化器３１６ にて可変長符号化されて出力される。この量子化の際に、高周波側の変換係数ほど大きい量子化ステップで量子化を施すことでデータ量の削減を行うとともに、ブロックの圧縮率を高くする場合は変換係数全体についてより大きい量子化ステップを、ブロックの圧縮率を小さくする場合はより小さい量子化ステップを選択することで、発生する符号量の制御を行う。また、パターン検出回路３１３ がパターン信号を出力した場合には、これを入力した量子化ステップ選択回路３１５ は量子化ステップを小さくすることで該ブロックの量子化誤差に起因する歪を低減し画質を改善する。
【００１４】
パターン検出回路３１３ が特定のパターンを検出する方法について説明する。図３８はパターン検出回路３１３ におけるエッジ検出の方法を示す図であり、直交変換係数の絶対値を各々低域から高域に並べており、途中のある変換係数を境に低域と高域との２つの領域に分ける。この低域領域内の絶対値の最大値をＬｍａｘ，高域領域内の絶対値の最大値をＨｍａｘ とする。この最大値Ｌｍａｘ に応じて所定の閾値によって分けられた４つのクラスの中の１つのクラスを選択し、同様にこの最大値Ｈｍａｘ に応じて所定の閾値によって分けられた４つのクラスの中の１つのクラスを選択する。低域と高域とのクラス各４種の組合せにより、４×４すなわち１６種類のパターンを判別する。パターン検出回路３１３ において、この１６種類のパターンに対応したテーブルを用意し、画像の劣化が分かりやすいパターンについてのみ検出を表すコードを記録しておく。パターン検出回路３１３ は、入力した直交変換係数から最大値Ｌｍａｘ ，Ｈｍａｘ を決定してクラスを判別するとともに、用意したテーブルを参照することによって特定のパターンの検出を行う。
【００１５】
図３７に示す構成の従来の高能率符号化装置は、例えばエッジなどの画像の歪が分かりやすい特定のパターンを検出する際に、１０ビット前後の直交変換係数を４種のクラスに判別しているため２ビット相当に丸めたことになり、このクラス情報からパターンを判別するので検出の精度が不十分な場合がある。この結果、エッジを検出することができない場合、関係が無いパターンを検出する場合があり、このため画質が劣化したり符号量が無用に増大することがある。更に、垂直，水平，斜めエッジの全てをエッジと見なしてしまうので、視覚的に劣化の目立たない複雑なブロックをエッジと見なし、多くのビットを割り振ることになり、効率的にビットをブロックに割り振ることができないという問題がある。
【００１６】
また、画像の劣化が分かりやすい特定のパターンを検出する他の従来の方法として、所定の周波数領域の直交変換係数について絶対値が所定のスレッショルド以上の変換係数の数をカウントし、このカウント値をもとに特定のパターンを検出する方法がある。ところが、この従来例では、直交変換係数の絶対値を所定のスレッショルドと比較することで２値化するので、個々の直交変換係数が持っている振幅情報がパターンの検出に反映されない欠点がある。また、直交変換を行う前の画素値から特定のパターンを検出する方法などもある。
【００１７】
また、図３９は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図３９において、３２１ はシリアルに入力した所定数のディジタル信号を同時化するブロック化回路であり、ブロック化回路３２１ はブロック化したデータを直交変換回路３２２ へ出力する。直交変換回路３２２ は、入力データにＤＣＴ等の直交変換を施し、得られた直交変換係数をクラス分け回路３２３ へ出力する。クラス分け回路３２３ は、ブロックごとの直交変換係数の値から該ブロックのクラス分けを行い、クラス分けした直交変換係数を量子化器３２４ 及び量子化ステップ選択回路３２８ へ出力する。量子化ステップ選択回路３２８ は、クラス分け回路３２３ からのクラス情報と符号量制御回路３２７ からの量子化ステップ制御信号とに基づいて量子化ステップを選択してその選択信号を量子化器３２４ へ出力する。量子化器３２４ は、この選択された量子化ステップに従って直交変換係数を量子化し、量子化した直交変換係数を可変長符号化器３２５ へ出力する。可変長符号化器３２５ は、量子化後の直交変換係数を可変長符号化してバッファメモリ３２６ へ出力する。バッファメモリ３２６ は、所定のレートで可変長符号化データを出力する。符号量制御回路３２７ は、この可変長符号化データを入力して、バッファメモリ３２６ の内部のデータ量が所定の範囲に入るように制御を行うべく、量子化ステップ制御信号を量子化ステップ選択回路３２８ へ出力する。
【００１８】
次に、図３９に示す構成を有する従来の高能率符号化装置の動作について説明する。映像信号のディジタルデータがブロック化回路３２１ に入力され、例えば８画素×８ラインの合計６４個のデータを同時化して直交変換回路３２２ へ出力する。直交変換回路３２２ にて入力したデータにＤＣＴが施されて、６４個の変換係数がクラス分け回路３２３ に出力される。クラス分け回路３２３ は、例えば変換係数の分散の大きさによって分散が大きいブロックには多くの符号量を、分散が小さいブロックには少ない符号量を割り当てるようにクラス分けを行う。図４０は、クラス分け回路３２３ のクラス分けの例を示したものであり、クラス番号と後述する量子化テーブルの番号への加算値とを表している。ここで分散が小さなブロックには大きなクラス番号を対応させ、大きい番号の量子化テーブルは大きい量子化ステップ幅を持つので、これらの対応付けにより分散が小さなブロックはより大きな量子化ステップで量子化することになり、この結果、分散が小さなブロックにはより少ない符号量を割り当てる。
【００１９】
クラス分けを行った変換係数は量子化器３２４ にて量子化される。ここで、変換係数は図４１に示すように６４個あるが、このうち直流係数（ＤＣ）以外の６３個の交流係数について、これらを低い周波数に対応するエリア１から高い周波数に対応するエリア４まで４つのエリアに分類し、各々異なる量子化ステップで量子化を行う。画像データのＤＣＴ係数は低い周波数で大きな値をもち、高い周波数では小さい値をもつ性質がある。また、高い周波数の成分の劣化は視覚特性から比較的検知しにくい。これらの性質から図４１の各エリアの量子化ステップは高い周波数成分ほど大きな値とすることが可能である。
【００２０】
図４２は、量子化器３２４ が有する８種の量子化テーブルについて、各々のエリアごとに量子化ステップを示したものである。ここで大きい番号の量子化テーブルほど大きい量子化ステップを割り当てることで、前述したクラス分けに対応して発生する符号量が少なくなる。量子化器３２４ の特性は、入力をｘとすると、量子化ステップ幅ｑ及びセンターデッドゾーン幅ｐをパラメータとする関数Ｑ（ｘ）で規定できる。図４３は、Ｑ（ｘ）の例を示したものであって、横軸は入力値ｘを示し、縦軸は出力値Ｑ（ｘ）を示し、図中の黒丸はその点を含み、白丸はその点を含まない。センターデッドゾーンの上限値， 下限値はそれぞれ（３／４）・ｑ，−（３／４）・ｑであり、デッドゾーン幅ｐは入力する映像信号の性質及び必要とする画像の品質に応じて任意に設定可能であるが、通常は所定の値であり、この例ではｐ＝（３／２）・ｑである。例えば図４３において、パラメータｑが４である場合は、入力値ｘが３ないし５の場合にのみＱ（ｘ）は正の単位値Ｄをとる。
【００２１】
量子化器３２４ にて量子化された変換係数は可変長符号化器３２５ にてゼロランレングスコーディング後ハフマン符号化される。可変長符号化器３２５ は、ハフマン符号化したデータをバッファメモリ３２６ に出力し、これを随時入力したバッファメモリ３２６ は所定のレートで出力する。符号量制御回路３２７ はバッファメモリ３２６ の書き込みアドレスと読み出しアドレスとから内部のデータ量を求め、これが所定の範囲内に入るように、符号量が多い場合は量子化ステップを大きくし、逆に符号量が少ない場合には量子化ステップを小さくするように量子化ステップ制御信号を量子化ステップ選択回路３２８ に出力する。量子化ステップ選択回路３２８ は、クラス分け回路３２３ からのブロックのクラス分け信号とこの量子化ステップ制御信号とに基づき、量子化テーブル選択信号を量子化器３２４ へ出力する。量子化器３２４ は入力した量子化テーブル選択信号によって指定された量子化テーブルでブロックデータを量子化する。
【００２２】
符号量の制御はブロック単位，複数のブロック単位，画面単位等で行う。複数のブロックを制御単位とする場合には、制御単位内部での各ブロックへのデータ量の配分はクラス番号をもとに決める。クラスが大きいブロックは大きい量子化幅のテーブルで量子化する。以下ではブロック単位で符号量の制御を行う場合を例に説明する。図４４は、量子化器３２４ の量子化テーブルを切り換えた場合に、可変長符号化器３２５ で発生する１ブロック当たりの符号のデータ量の変化を示したものである。横軸はソース画像信号の情報量またはデータの分散を表し、縦軸は発生する符号化データ量を表し、水平方向の破線はデータ量を制御する際の目標値を表している。また、直線Ｅ，Ｆ，Ｇはそれぞれ量子化テーブル番号が５番，６番，７番であるときに発生するデータ量を表している。
【００２３】
ソース画像の情報量はブロックごとに変化するものであるが、ここであるブロックが点ａの情報量をもっている場合を考える。このブロックを５番の量子化テーブル（ラインＥ）で量子化すると発生する符号のデータ量は点ｂになる。この値はデータ量の目標値を越えているので、符号量制御回路３２７ は量子化ステップ幅を大きくするように量子化ステップ制御信号を発生する。これを入力した量子化ステップ選択回路３２８ からの量子化テーブル選択信号によって、量子化器３２４ における量子化テーブルを６番（ラインＦ）に変更する。この結果発生するデータ量は点ｃまで減少してデータ量の目標値以下となる。符号化データは目標のデータ量の範囲に入ったものを用いる。
【００２４】
ここで、量子化テーブルを変更することで発生する符号のデータ量が変化することを説明する。図４５（ａ）は５番の量子化テーブル、図４５（ｂ）は６番の量子化テーブルを示したものである。量子化ステップは２進数の除算が容易なことから２のべき乗とし、量子化テーブルを５番から６番に変更するとエリア１及びエリア３の量子化ステップがそれぞれ２倍になる。この結果、主としてエリア３において量子化後のデータが０になるものの数が増加し、これを可変長符号化器３２５ がゼロランレングスコーディング後ハフマン符号化することで発生するデータ量が低減する。
【００２５】
符号化したデータを伝送または記録する場合は、そのデータレートの上限が規定されていることが多く、発生するデータ量の制御を行う場合は、制御単位内部でのデータの配分は自由度があるが、制御単位の最後でのトータルのデータ量は所定の値以内になる必要がある。ブロック単位で制御する場合は、図４４のラインＥ，Ｆ，Ｇのうちのそれぞれ領域ｅ，ｆ，ｇの区間で示されるデータ量で実際の符号化が行われる。このため領域Ｈ及び領域Ｉに示すように所定値までデータの量に余裕があるにもかかわらず有効に使えないデータが発生し、例えば点ａの情報量のブロックは符号化データが点ｃとなり、破線の示す制御目標のデータ量よりも大幅に小さくなる。
【００２６】
図３９に示す構成の従来の高能率符号化装置では、発生するデータの量を制御するために量子化テーブルを切り換えると、データ量が必要以上に変化する場合がある。このため、発生するデータ量が所定の値以下になるように制御を行う場合では、ある量子化ステップ幅ではこの所定の値よりもわずかに多いデータ量であるにもかかわらず、量子化ステップ幅を大きくするとデータ量が大幅に減少して所定値よりもはるかに少なくなり、このため有効に活用できないデータが発生するという問題がある。また、量子化ステップを変更することに伴うデータ量の変化を少なくするために、量子化ステップを２のべき乗以外の数値にした場合は、２進化データの量子化を行うハードウェアの規模が大きくなるという問題がある。また、量子化テーブルを変更することに伴うデータ量の変化を少なくするために、複数エリアのうち一つづつ量子化ステップを変更した場合は、ステップを変更したエリアによってデータ量の変化にばらつきが大きくなることが問題であり、また、特定の周波数の信号の量子化歪だけが変化するので不自然に見える場合があることも問題である。
【００２７】
図４６は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図４６において、３３１ は入力されるディジタル映像信号を複数の画素毎にブロックに分割するブロック化回路であり、ブロック化回路３３１ はブロックデータをＤＣＴ回路３３２ へ出力する。ＤＣＴ回路３３２ は、このブロックデータにＤＣＴを施し、得られたＤＣＴ係数を、アクティビティ決定回路３３３ とＱナンバー決定回路３３４ と量子化器３３５ とに出力する。アクティビティ決定回路３３３ は、各ブロック毎に、圧縮率に係わるパラメータとしてのアクティビティを決定し、そのアクティビティをＱナンバー決定回路３３４ と量子化器３３５ とマルチプレクサ回路３３７ とへ出力する。Ｑナンバー決定回路３３４ は、所定量の中で最大となるＱナンバー（量子化ステップを代表する番号）を決定し、そのＱナンバーを量子化器３３５ 及びマルチプレクサ回路３３７ へ出力する。量子化器３３５ は、ＤＣＴ変換回路３３２ からのＤＣＴ係数を量子化して可変長符号化器３３６ へ出力する。可変長符号化器３３６ は、量子化後のＤＣＴ係数を可変長符号化して、符号化データをマルチプレクサ回路３３７ へ出力する。マルチプレクサ回路３３７ は、アクティビティ決定回路３３３ ，Ｑナンバー決定回路３３４ 及び可変長符号化器３３６ の出力を多重化して出力する。
【００２８】
次に、図４６に示す構成の従来の高能率符号化装置の動作について説明する。ブロック化回路３３１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路３３２ にてブロック単位でＤＣＴが施される。ＤＣＴ回路３３２ で変換されたＤＣＴ係数ブロックは、発生するデータ量を減少させるために量子化されるが、その際、ＤＣＴ係数の交流係数は複数個ごとに区切られ、複数のエリアに分割される。そして、それぞれのエリアごとに決められた量子化ステップと後述するアクティビティから決まる重みとの積によって量子化される。このエリアごとに決められた量子化ステップを代表する番号をＱナンバーとする。エリア分割の例を図４７に、エリア番号毎のＱナンバーと量子化ステップとの例を図４８に示す。
【００２９】
ＤＣＴ回路３３２ により変換されたＤＣＴ係数ブロックは、アクティビティ決定回路３３３ に入力され、各ブロックごとにアクティビティが決定される。アクティビティは圧縮率に係わるパラメータであり、量子化ステップに対する重みを決める。例えば、アクティビティが大きいと量子化ステップに対する重みが大きくなり、アクティビティが小さいと量子化ステップに対する重みが小さくなるものとすると、図４８の例では、Ｑナンバーが小さく、アクティビティが大きいブロックほど圧縮率は高くなる。ＤＣＴ係数ブロックと各ブロックに対応するアクティビティとは、複数個ごとを制御単位としてまとめられ、Ｑナンバー決定回路３３４ に入力される。
【００３０】
Ｑナンバー決定回路３３４ では、制御単位分のＤＣＴ係数ブロックに対して、各Ｑナンバーにおけるデータ量の試算を行い、トータルのデータ量がビデオデータ部Ｂ（図３４参照）のサイズを越えないものの中で最大となるＱナンバーを決定し、量子化器３３５ に出力する。量子化器３３５ はアクティビティ決定回路３３３ から供給されるアクティビティとＱナンバー決定回路３３４ から供給されるＱナンバーとから量子化のためのパラメータを求め、このパラメータに従ってＤＣＴ係数ブロックを量子化する。可変長符号化器３３６ は量子化器３３５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器３３６ から供給される可変長符号と、アクティビティ決定回路３３３ から供給されるアクティビティと、Ｑナンバー決定回路３３４ から供給されるＱナンバーとは、マルチプレクサ回路３３７ で多重化されて出力される。
【００３１】
図４６に示す構成の従来の画像符号化装置では、制御単位で発生するデータ量がビデオデータ部のサイズ以下になるようにＱナンバーを決定し、Ｑナンバーが決定した後に、データ量を微調整をする手段がないために、場合によっては、実際に発生するデータ量とビデオデータ部のサイズとの差が大きくなり、ビデオデータ部に多くの空き領域が生じるという問題点がある。
【００３２】
図４９は、従来の更に他の高能率符号化装置の構成を示すブロック図であり、図４９において、３４１ は入力されたディジタル映像信号をブロック化し、シャフリングを行うブロッキング・シャフリング回路であり、そのブロック化データをＤＣＴ回路３４２ へ出力する。ＤＣＴ回路３４２ は、各ブロックにＤＣＴを施し、得られたＤＣＴ係数を符号量制御回路３４３ 及び量子化器３４４ へ出力する。符号量制御回路３４３ は、１フレーム分の符号量が所定の範囲内に収まるように量子化ステップの決定を行い、量子化器３４４ は、符号量制御回路３４３ によって決定された量子化ステップを用いてＤＣＴ係数を量子化する。可変長符号化器３４５ は、量子化器３４４ から出力される量子化係数からハフマン符号等の可変長符号を生成してパッキング回路３４６ へ出力する。パッキング回路３４６ は、以下に説明するように、可変長符号化器３４５ からの符号データの詰め込みを行う。
【００３３】
パッキング回路３４６ について説明する。図５０にパッキング回路３４６ の構成例を示す。３５０ は可変長符号化器３４５ で生成された符号データの入力端子であり、入力端子３５０ を介して入力された符号データは、第１のメモリ３５１，第２のメモリ３５２，第３のメモリ３５３，…， 第ｎのメモリ３５４ に記録される。メモリ制御部３５５ は、入力される符号データをカウントして、どのメモリに符号データを書き込むかを切り換える。第１のメモリ３５１ に記録された符号データは出力端子３５６ を介して読み出される。第１のメモリ３５１ は、後述するパッキング方法において、符号データをパッキングするメモリとして使われ、それ以外のメモリは、固定領域からあふれた符号データを一時的に記録しておくオーバーフローバッファとして使われる。
【００３４】
ディジタルＶＴＲでは、前述したように、特殊再生， 編集の関係などから符号量の制御が非常に重要となる。図５１はテープ上の記録フォーマットを模式的に示す図である。ここで、４００ は１トラックの記録信号を表わしており、記録信号４００ の構成を図示すると、図５２のようになる。さらに、１トラックの記録信号は複数のＳｙｎｃブロックから構成されており、符号量制御は、このＳｙｎｃブロック（以後、ＤＣＴブロックのデータのみを考えマクロブロックと呼ぶ）を単位として行う。
【００３５】
以下に、マクロブロックを制御単位とした場合の符号データの詰め方（パッキング方法）について説明する。図５３はマクロブロックを摸式的に示す図である。まず、１個のＤＣＴブロック分のＤＣＴ係数を入力として、可変長符号化器３４５ で生成された符号データを、そのＤＣＴブロックに割り当てられた固定領域（第１のメモリ３５１ を仮想的に分割した得られた１つの領域）に先頭から記録していく。固定領域に記録しきれなかった符号データについては、オーバーフローバッファＭＲ（例えば、第２のメモリ３５２ を用いる）に記録する。この処理を、１マクロブロック内のすべてのＤＣＴブロックについてＹ１からＹ２，Ｙ３，Ｙ４，ＣＲ，ＣＢの順に行い、それぞれの固定領域に記録しきれなかった符号データは、オーバーフローバッファＭＲに、前のＤＣＴブロックで記録しきれなかった符号データに続ける形で順に記録していく。すべてのＤＣＴブロックを処理し終えた段階で、オーバーフローバッファＭＲにデータが存在する場合、そのマクロブロックに対して割り当てられた固定領域内、つまり、それぞれのＤＣＴブロックに対して割り当てられた固定領域を１まとめにした領域内で、まだデータが記録されていない領域を探し、空き領域が存在する場合、空き領域がなくなるまでオーバーフローバッファＭＲに記録された符号データを記録する。
【００３６】
以上、１マクロブロックを制御単位として、符号量を制御する場合のパッキング方法について説明したが、マクロブロックを複数個まとめて制御の単位とすることも可能である。この場合、１マクロブロック内で記録しきれなかった符号データについては、さらに他のマクロブロック内で空いている領域を探し、その領域に記録していく。
【００３７】
図４９に示す構成の従来の高能率符号化装置における符号データのパッキング法によれば、１制御単位内でオーバーフローが生じない場合には、復号化側で１個のＤＣＴブロック内のすべての係数データが復号されるが、オーバーフローが生じた場合には、復号化側で、係数データの欠落が生じる。多くの場合、色差信号ＣＢはＤＣＴと量子化を行った後、ほとんどの交流係数が０となるために、ＤＣＴブロック単位でオーバーフローすることは少ない。そのため、１制御単位内でオーバーフローが生じた場合、ＤＣＴ係数の欠落は、色差信号ＣＲに発生し易くなる。また、色差信号ＣＢの劣化は復号画像では目につきにくいが、色差信号ＣＲの劣化は復号画像で非常に目につき易く、復号画像の主観的評価に大きな影響を与えるという問題がある。
【００３８】
本発明は斯かる事情に鑑みてなされたものであり、画像を圧縮して符号化した場合に歪が分かりにくく、例えばエッジ部分を従来よりも正確に検出して画質の改善を最適に行うことができる高能率符号化装置を提供することを目的とする。
【００４０】
本発明の他の目的は、直交変換手段と組み合わせて用いるのに好適なハードウェア規模が小さい映像パターンの検出手段を有する高能率符号化装置を提供することにある。
【００４６】
【課題を解決するための手段】
本願の第１発明に係る高能率符号化装置は、映像信号をブロック化する手段と、ブロック化した映像信号を直交変換する手段と、直交変換係数を適応的に量子化する手段と、量子化した直交変換係数を可変長符号化する手段とを備えた高能率符号化装置において、前記ブロックの直交変換係数から低域係数の絶対値の最大値ａ及び高域係数の絶対値の最大値ｂを選択する係数選択手段と、前記選択した係数ａと係数ｂとに基づいて評価値をｒ＝ｂ／ａにより求める評価値算出手段と、前記評価値ｒが所定値ＴＬとＴＨとの範囲内である場合にエッジが存在するブロックとして検出するエッジ検出手段と、前記検出したブロックの量子化ステップを決定する量子化ステップ決定手段とを備えたものである。
【００５０】
本願の第２発明に係る高能率符号化装置は、第１発明において、ｍ，ｎを自然数（但しｍ＜ｎ）として、ＴＬ＝（１／２）m 、ＴＬ＝（１／２）m −（１／２）n 、または、ＴＬ＝（１／２）m ＋（１／２）n としたものである。
【００５１】
本願の第３発明に係る高能率符号化装置は、第１発明において、ｊを自然数、ｋを正整数として、ＴＨ＝２j 、ＴＨ＝２j −（１／２）k 、または、ＴＨ＝２j ＋（１／２）k としたものである。
【００６１】
【作用】
第１発明にあっては、入力した映像信号をブロック化した後、ブロック単位で直交変換し、直交変換係数を適応的に量子化し、量子化した直交変換係数を可変長符号化する際に、直交変換係数の中から低域係数の絶対値の最大値及び高域係数の絶対値の最大値を選択し、これらの最大値をもとに評価値を求め、その評価値をもとに特定のパターンのブロックを検出し、検出したブロックについて量子化する際の量子化ステップを適応的に切り換えるので、直交変換係数自体が有する一般に10ビット前後のデータをもとに評価値を求めることにより精度が高いパターン検出を行うことができる。このため従来行われていた、例えば直交変換係数をその絶対値から４つのクラスに分類することで２ビット相当に丸めたデータをもとにパターン検出を行う場合と比較すると、第１発明では映像ブロックの性質を忠実に反映した適応処理が可能となる利点があり、具体的には画像の歪が目だち易いために適応処理によって細かい量子化ステップを選択する必要がある映像ブロックを精度よく選択できる。さらに評価値に応じて量子化ステップの幅を細かく切り換えることもできる。このため、画像の歪が目だち易いブロックの画質を必要なだけ正確に改善できるので、例えば符号量が一定の条件で映像信号を符号化した場合には、従来より画像の劣化がわかり難い、即ち画質が良い高能率符号化装置を得ることができる。
【００６４】
また、他の方法、例えば全部の直交変換係数をもとに評価値を求める場合には評価式の演算回数が大幅に多くなり、このため回路で構成する際には回路規模が大きい、処理速度が遅くなる問題がある。また、直交変換を行う前のブロックの画素値を用いて評価値を求める場合には、少ない画素値から評価値を求めるときにブロック全体の画像の性質が評価値に反映されにくい欠点があり、全部の画素値から評価値を求める場合には回路規模が大きい、処理速度が遅くなる欠点があった。第１発明の方法は、直交変換係数の低域係数及び高域係数の絶対値の最大値だけから評価値を求めるものであり、個々の直交変換係数には全ての画素値が反映されているのでブロック全体の画像の性質を評価するのに好適であり、この中から低域係数及び高域係数の絶対値の最大値を選択し、これを少ないビット数に丸めることなく画像の性質の評価に用いるので、少ない回路規模で精度が高い評価値を求めることが可能であり、これにより安価で性能が良い装置を得ることができる。
【００６５】
具体的に、第１発明において、直交変換係数のうち交流係数を低い周波数の第１領域と高い周波数の第２領域とに分割し、第１領域の直交変換係数の絶対値の最大値ａを求め、第２領域の直交変換係数の絶対値の最大値ｂを求める。ここでａが所定の範囲である条件により、振幅が小さい平坦な画像、及びコントラストが非常に強い画像を除去する。さらに評価式ｒ＝ｂ／ａにより評価値ｒを求め、これが所定の範囲内である場合にエッジと判定する。判別には２つの閾値、上限ＴＨ及び下限ＴＬを用いる。この結果、正確なパターン検出が可能であり、検出したブロックを適応量子化することで画質が改善される。
【００６６】
ここで評価値ｒが所定の範囲内にある場合をエッジと判定することの根拠を説明する。一般に時間波形を周波数解析した場合、インパルスは平坦な周波数成分をもち、ステップは高周波側で単調減少する周波数成分をもつ。直交変換の基底関数はそれらのスぺクトラムが周波数順に並んでいるので、画像がエッジつまりステップ波形である場合は、その直交変換係数の絶対値は概ね低い周波数から高い周波数に単調に減少する傾向を持つので、ｒが所定の範囲内の値をとる。また画像がパルス波形を有する場合、複雑な波形である場合、またはランダムな波形である場合は、高域係数が低域係数と同程度の値をとるので、評価値ｒは比較的大きい値になる。また画像がなめらかな波形の場合は直交変換係数の高域成分は小さい値をとるので評価値ｒも小さい値となる。以上のことから、評価値ｒが所定の範囲内にあることを検出することで画像のエッジを検出できる。
【００６７】
第２発明にあっては、第１発明において、評価値ｒからエッジを検出するための閾値ＴＬを１／２のべき乗、１／２のべき乗の和、または１／２のべき乗の差としたので、エッジを検出する条件はｂ／ａ≧ＴＬ、即ちｂ≧ＴＬ×ａであるので、ａを２進数で表した場合、ａを表す２進数を下位ビット側にシフトした数、及び複数のそれらの和または差を求め、これをｂと比較することで下限の判定が行える。このためｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路とによる簡単な構成で正確な判別ができる。
【００６８】
第３発明にあっては、第１発明において、評価値ｒからエッジを検出するための閾値ＴＨを２のべき乗、２のべき乗と１／２のべき乗との和、または２のべき乗と１／２のべき乗との差としたので、エッジを検出する条件はｂ／ａ≦ＴＨ、即ちｂ≦ＴＨ×ａであるので、ａを２進数で表した場合、ａを表す２進数を上位ビット側にシフトした数、及びａを表す２進数を上位ビット側にシフトした数とａを表す２進数を下位ビット側にシフトした数との和または差を求め、これとｂを比較することで上限の判定が行える。このためｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路による簡単な構成で正確な判別が行える。
【００７８】
【実施例】
以下、本発明をその実施例を示す図面に基づいて具体的に説明する。
【００７９】
実施例１．
図１は本発明の実施例１による高能率符号化装置の構成を示すブロック図である。図１において、１はディジタル映像信号がｍ画素×ｎラインずつのブロック単位で入力される直交変換回路であり、直交変換回路１は、入力されるｍ画素×ｎラインの画素ブロック毎に例えばＤＣＴのような直交変換を施して、その直交変換係数（ＤＣＴの場合はＤＣＴ係数）をスキャンニング回路２へ出力する。スキャンニング回路２は、直交変換回路１からの出力を所定の順序に並べ換えを行った後に、その並べ換えた直交変換係数を特徴検出回路３，量子化ステップ決定回路４及び量子化器５へ出力する。特徴検出回路３は、ブロック毎に特徴を抽出してこの特徴に応じた量子化ステップ調整信号を量子化ステップ決定回路４へ出力する。量子化ステップ決定回路４は、この量子化ステップ調整信号とスキャンニング回路２からの出力とに基づいて適当な量子化ステップを決定する。量子化器５は決定されたこの量子化ステップに従って、入力された直交変換係数を量子化し、量子化後の直交変換係数を可変長符号化器６へ出力する。可変長符号化器６は、入力された直交変換係数を可変長符号化する。
【００８０】
次に、図１に示す構成の高能率符号化装置の動作について説明する。直交変換回路１に入力されたディジタル映像信号（例えば８画素×８ラインの大きさのブロック）は、直交変換を施され、直交変換係数からなる直交変換ブロックに変換される。直交変換係数は、入力されたディジタル映像信号の平均値とみなすことができる直流成分とディジタル映像信号のブロック内での変化を示す交流成分とからなっている。直交変換ブロックの各直交変換係数はスキャンニング回路２に入力され、可変長符号化器６での符号化効率を高くするための順序、例えば、図３６に示すようなスキャンニング順序に並べ換えが行われ、この順序で出力される。スキャンニング回路２で並べ換えられた直交変換係数は特徴抽出回路３と量子化ステップ決定回路４と量子化器５とに入力される。
【００８１】
特徴抽出回路３では、そのブロック内に水平方向のエッジがあるか否か、垂直方向のエッジがあるか否か、及び、斜めエッジがあるか否かを検出し、それぞれの結果からこのブロックの特徴を抽出する。そして、例えば、単独で水平，垂直，斜めのエッジが存在するブロックである場合は、今まで用いていた量子化ステップより小さくなるように、水平，垂直，斜めの全てにエッジが存在するブロックの場合は、複雑なブロックであり視覚的に劣化が検知されにくいとして今まで用いていた量子化ステップより大きくなるように、個々のブロックに対して量子化ステップ決定回路４が制御される。
【００８２】
特徴抽出回路３についてさらに詳しく説明する。直交変換係数を所定の順序で入力した特徴抽出回路３は、図２に示すように交流成分の領域を４つに分割し、交流成分の水平垂直周波数低域部，交流成分の水平高域垂直低域部，交流成分の水平低域垂直高域部，交流成分の水平垂直周波数高域部からそれぞれ直交変換係数の絶対値の最大値を抽出する。水平垂直周波数低域部での最大値をＬｍａｘ 、水平高域垂直低域部での最大値をＨｈｍａｘ 、水平低域垂直高域部での最大値をＨｖｍａｘ 、水平垂直周波数高域部での最大値をＨｄｍａｘ とする。
【００８３】
エッジをもったブロックに直交変換を施した場合、その直交変換係数は高域にまで広がり、エッジをもたないブロックに直交変換を施した場合と異なることはよく知られている。Ｈｈｍａｘ ，Ｈｖｍａｘ ，Ｈｄｍａｘ とＬｍａｘ とのそれぞれの比を求め、下記に示すような評価関数よりエッジの有無を検出する。
Ｔｈｍｉｎ ＜Ｈｈｍａｘ ／Ｌｍａｘ ＜Ｔｈｍａｘ 水平方向
Ｔｖｍｉｎ ＜Ｈｖｍａｘ ／Ｌｍａｘ ＜Ｔｖｍａｘ 垂直方向
Ｔｄｍｉｎ ＜Ｈｄｍａｘ ／Ｌｍａｘ ＜Ｔｄｍａｘ 斜め方向
但し、Ｔｈｍｉｎ ，Ｔｈｍａｘ ，Ｔｖｍｉｎ ，Ｔｖｍａｘ ，Ｔｄｍｉｎ ，Ｔｄｍａｘ
は評価関数における閾値
【００８４】
評価関数を上記のように定めた理由は、一般に時間方向波形を周波数解析した場合、インパルス波形は平坦な周波数成分をもち、ステップ波形は周波数増加方向に対し単調減少する周波数成分をもっていることが知られている。直交変換の基底関数は、それらのスペクトルが周波数順に並んでいるので、画像がエッジつまりステップ波形である場合には、その直交変換係数の絶対値は概ね低い周波数から高い周波数に単調に減少する傾向を持つことになり、上記の比の値はある範囲内の値をとることになる。すなわち上記の比の値は、交流成分の水平垂直周波数低域部の絶対値の最大値と同ブロック内での交流成分の高域部の絶対値の最大値との増加率に相当するものを示しており、その値はある範囲内に収まる。
【００８５】
一方、パルス波形または複雑な波形を有するブロックの場合、直交変換係数は、図３（ａ）に示すように（なお、図３（ａ）では簡単のため８点１次元ＤＣＴの場合を示している。）ブロック内の直交変換係数の交流成分の高域部での絶対値の最大値が、同ブロックの水平垂直周波数低域部での絶対値の最大値に比べて大きな値になり、どの様なパルス波形または複雑な波形を有するブロックを検出するかは、前述の不等式の上側の閾値の設定によって決定される。
【００８６】
また、滑らかなエッジを有するブロックの直交変換係数は、図３（ｂ）に示すように（なお、図３（ｂ）では簡単のため８点１次元ＤＣＴの場合を示している。）ブロック内の直交変換係数の交流成分の高域部での絶対値の最大値が、同ブロックの水平垂直周波数低域部での絶対値の最大値に比べて小さな値になり、どの様な滑らかなブロックを検出するかは、前述の不等式の下側の閾値の設定によって決定される。
【００８７】
前述の不等式をそれぞれ満たせば、それぞれの方向にエッジがあると判断する。それぞれの組合せから量子化ステップを変更する方向の一例を図４に示す。なお、前述の不等式におけるＴｈｍｉｎ ，Ｔｈｍａｘ ，Ｔｖｍｉｎ ，Ｔｖｍａｘ ，Ｔｄｍｉｎ ，Ｔｄｍａｘ は所定の閾値であり、任意に設定することができるものとする。
【００８８】
図５は図１における特徴抽出回路３の内部構成を示すブロック図である。図５において、１０は直交変換係数がスキャンニング回路２から上述のスキャンニング順序で入力される入力端子であり、入力端子１０を介して直交変換係数が、全領域ＭＡＸ値検出回路１１と低域部ＭＡＸ値検出回路１２と水平高域部ＭＡＸ値検出回路１３と垂直高域部ＭＡＸ値検出回路１４と斜め高域部ＭＡＸ値検出回路１５とに入力される。全領域ＭＡＸ値検出回路１１は、１直交変換ブロック内の直交変換係数の交流成分の全ての中から絶対値の最大値を検出して、それを比較器１７へ出力する。低域部ＭＡＸ値検出回路１２は、例えば図２に示したような水平垂直周波数低域部の中で交流成分の絶対値の最大値を検出して、それを水平評価回路２３， 垂直評価回路２６， 斜め評価回路２９及び比較器１９へ出力する。水平高域部ＭＡＸ値検出回路１３は、例えば図２に示したような水平高域垂直低域部の中で交流成分の絶対値の最大値を検出して、それを水平評価回路２３へ出力する。垂直高域部ＭＡＸ値検出回路１４は、例えば図２に示したような水平低域垂直高域部の中で交流成分の絶対値の最大値を検出して、それを垂直評価回路２６へ出力する。斜め高域部ＭＡＸ値検出回路１５は、例えば図２に示したような水平垂直周波数高域部（斜め高域部）の中で交流成分の絶対値の最大値を検出して、それを斜め評価回路２９へ出力する。
【００８９】
比較器１７は、入力端子１６からの閾値と全領域ＭＡＸ値検出回路１１の出力とを比較し比較結果をＡＮＤゲート２０へ出力する。また、比較器１９は、入力端子１８からの閾値と低域部ＭＡＸ値検出回路１２の出力とを比較し比較結果をＡＮＤゲート２０へ出力する。ＡＮＤゲート２０は、比較器１７， １８の比較結果の積をとってＡＮＤゲート３０， ３１， ３２へそれぞれ出力する。水平評価回路２３は、入力端子２１からの閾値Ｔｈｍｉｎ ， 入力端子２２からの閾値Ｔｈｍａｘ と、低域部ＭＡＸ値検出回路１２， 水平高域部ＭＡＸ値検出回路１３からの最大値Ｌｍａｘ ，Ｈｈｍａｘ とに基づいて水平高域垂直低域部に対する評価結果を求めそれをＡＮＤゲート３０へ出力する。垂直評価回路２６は、入力端子２４からの閾値Ｔｖｍｉｎ ， 入力端子２５からの閾値Ｔｖｍａｘ と、低域部ＭＡＸ値検出回路１２， 垂直高域部ＭＡＸ値検出回路１４からの最大値Ｌｍａｘ ，Ｈｖｍａｘ とに基づいて水平低域垂直高域部に対する評価結果を求めそれをＡＮＤゲート３１へ出力する。斜め評価回路２９は、入力端子２７からの閾値Ｔｄｍｉｎ ， 入力端子２８からの閾値Ｔｄｍａｘ と、低域部ＭＡＸ値検出回路１２， 斜め高域部ＭＡＸ値検出回路１５からの最大値Ｌｍａｘ ，Ｈｄｍａｘ とに基づいて斜め高域部に対する評価結果を求めそれをＡＮＤゲート３２へ出力する。
【００９０】
ＡＮＤゲート３０は、ＡＮＤゲート２０の出力と水平評価回路２３の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。また、ＡＮＤゲート３１は、ＡＮＤゲート２０の出力と垂直評価回路２６の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。更に、ＡＮＤゲート３２は、ＡＮＤゲート２０の出力と斜め評価回路２９の出力との積をとって量子化ステップ調整信号発生回路３３へ出力する。量子化ステップ調整信号発生回路３３は、各ＡＮＤゲート３０， ３１， ３２の出力を受けて量子化ステップ調整信号を発生し、出力端子３４を介してそれを出力する。
【００９１】
次に、図５に基づいて特徴抽出回路３の動作について説明する。入力端子１０から入力された直交変換係数から全領域ＭＡＸ値検出回路１１で１直交変換ブロック内の交流成分の絶対値の最大値が検出される。また、低域部ＭＡＸ値検出回路１２では図２に示したような１直交変換ブロック内の水平垂直周波数低域部における交流成分の絶対値の最大値が検出される。そして、水平高域部ＭＡＸ値検出回路１３では図２に示したような１直交変換ブロック内の水平高域垂直低域部における交流成分の絶対値の最大値が検出され、垂直高域部ＭＡＸ値検出回路１４では図２に示したような１直交変換ブロック内の水平低域垂直高域部における交流成分の絶対値の最大値が検出され、斜め高域部ＭＡＸ値検出回路１５では図２に示したような１直交変換ブロック内の斜め高域部における交流成分の絶対値の最大値が検出される。
【００９２】
全領域ＭＡＸ値検出回路１１の検出値は入力端子１６から入力される閾値と比較器１７で比較され、全領域ＭＡＸ値検出回路１１の検出値がこの閾値よりも大きければ比較器１７の出力はＬＯＷ になり、反対の場合ＨＩＧＨになるとする。これは直交変換ブロック内に閾値よりも十分大きな直交変換係数の交流成分の絶対値の最大値が存在した場合には、エッジ検出に関わらず、量子化ステップの調整を実施しないようにするためである。すなわち直交変換ブロック内に閾値よりも十分大きな直交変換係数の交流成分の絶対値の最大値が存在した場合、そのブロックの可変長符号化後のデータ量は多くなることがよく知られている。このようなブロックの量子化ステップを小さくするとますます可変長符号化後のデータ量が多くなり、他のブロックにビットを割り振ることができなくなってしまう。
【００９３】
低域部ＭＡＸ値検出回路１２の検出値は入力端子１８から入力される閾値と比較器１９で比較され、低域部ＭＡＸ値検出回路１２の検出値がこの閾値よりも大きければ比較器１９の出力はＨＩＧＨになり、反対の場合ＬＯＷ になる。これは前述したように、直交変換係数の低域成分は画質に対する影響が大きく、ほとんどのブロックで低域部の直交変換係数は存在している。よって低域部に於ける直交変換係数の絶対値の最大値が十分に小さい場合は、量子化ステップを小さくする必要はほとんど無いと考えられるためである。比較器１７及び比較器１９の出力は、ＡＮＤゲート２０でその積がとられる。
【００９４】
水平高域部ＭＡＸ値検出回路１３の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２１， 入力端子２２から入力される閾値Ｔｈｍｉｎ ， Ｔｈｍａｘ と共に水平評価回路２３で評価される。評価式は前述したものであり、水平評価回路２３は、水平高域部ＭＡＸ値検出回路１３の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２１， ２２から入力されたＴｈｍｉｎ ， Ｔｈｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９５】
垂直高域部ＭＡＸ値検出回路１４の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２４， 入力端子２５から入力される閾値Ｔｖｍｉｎ ， Ｔｖｍａｘ と共に垂直評価回路２６で評価される。評価式は前述したものであり、垂直評価回路２６は、垂直高域部ＭＡＸ値検出回路１４の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２４， ２５から入力されたＴｖｍｉｎ ， Ｔｖｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９６】
斜め高域部ＭＡＸ値検出回路１５の検出値は、低域部ＭＡＸ値検出回路１２の出力、入力端子２７， 入力端子２８から入力される閾値Ｔｄｍｉｎ ， Ｔｄｍａｘ と共に斜め評価回路２９で評価される。評価式は前述したものであり、斜め評価回路２９は、斜め高域部ＭＡＸ値検出回路１５の出力と低域部ＭＡＸ値検出回路１２の出力との比を入力端子２７， ２８から入力されたＴｄｍｉｎ ， Ｔｄｍａｘ とそれぞれ比較し、前記の条件を満たせば出力信号としてＨＩＧＨを、満たさなければＬＯＷ を出力する。
【００９７】
ＡＮＤゲート３０で、水平評価回路２３の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、水平評価回路２３の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、水平評価回路２３の出力に関わらず、ＬＯＷ が出力される。ＡＮＤゲート３１で、垂直評価回路２６の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、垂直評価回路２６の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、垂直評価回路２６の出力に関わらず、ＬＯＷ が出力される。ＡＮＤゲート３２で、斜め評価回路２９の出力とＡＮＤゲート２０の出力との積がとられる。すなわち、ＡＮＤゲート２０の出力がＨＩＧＨであれば、斜め評価回路２９の出力がそのまま出力され、ＡＮＤゲート２０の出力がＬＯＷ であれば、斜め評価回路２９の出力に関わらず、ＬＯＷ が出力される。
【００９８】
各ＡＮＤゲート３０， ３１， ３２の出力は量子化ステップ調整信号発生回路３３に入力される。量子化ステップ調整信号発生回路３３は、各ＡＮＤゲート３０， ３１， ３２の出力に基づいて、図６に示すような２ビットの量子化ステップ調整信号を発生する。なお図６は、図４を書き換えたものであり、同じ内容を表している。図４，図６に示したものは一例であり、量子化ステップ調整信号の形態または量子化ステップの調整方向はこれに限るものでない。
【００９９】
このようにして決定された量子化ステップ調整信号は、量子化ステップ決定回路４に出力される。量子化ステップ決定回路４では、まず、入力されたそれぞれの直交変換係数を量子化，可変長符号化した後のデータ量が複数ブロック内で一定になるような量子化ステップを選択し、その選択した量子化ステップに対し、量子化ステップ調整信号を考慮して量子化ステップを決定する。量子化器５では、スキャンニング回路２からの直交変換係数が量子化ステップ決定回路４で決定された量子化ステップに従って所定のビット数に量子化されて、可変長符号化器６に出力される。この量子化直交変換係数は可変長符号化器６において可変長符号化され、可変長符号化されたデータが出力される。
【０１００】
なお、上述の実施例１では、スキャンニング後の直交変換係数を直接入力する全領域ＭＡＸ値検出回路を有したが、これにこだわるものではなく、各分割された領域毎に求めた最大値から、全領域の最大値を検出してもよい。また、各領域の評価に異なる閾値を用いたが、これにこだわるものではなく、下側の閾値，上側の閾値をそれぞれの領域で同じにしてもよい。また使用した領域は、図２に示した分割方法にこだわるものではなく、水平，垂直，斜めの特徴が抽出できる分割方法であればよい。
【０１０１】
以上説明したように、本実施例１によれば、特徴抽出回路３で視覚的に劣化が目立つであろうブロックのみを検出する事が可能であり、加えてエッジを多く含むような、符号化の劣化が視覚的に目立ちにくいブロックを除去することも可能であり、ブロック単位で量子化ステップを制御することにより画質を改善することができる。
【０１０２】
実施例２．
図７は本発明の実施例２による高能率符号化装置の構成を示すブロック図である。図７において、４１はディジタル映像信号を入力して所定数の画素からなるブロックを構成するブロック化回路であり、ブロック化回路４１はブロックデータを直交変換回路４２へ出力する。直交変換回路４２は、ブロックデータにＤＣＴ等の直交変換を施し、得られた直交変換係数をスキャンニング回路４３へ出力する。スキャンニング回路４３は、入力された直交変換係数を所定の順序に並べ換えた後にこれらの直交変換係数を順番に係数選択回路４４及び量子化器４８へ出力する。係数選択回路４４は、直交変換係数のうちの高域係数の絶対値の最大値及び低域係数の絶対値の最大値を選択して評価値算出回路４５へ出力する。評価値算出回路４５は、係数選択回路４４からの入力に基づいて評価値を算出して検出回路４６及び量子化ステップ決定回路４７へ出力する。検出回路４６は、評価値算出回路４５における評価値がある条件を満足した場合にエッジ検出信号を量子化ステップ決定回路４７へ出力する。量子化ステップ決定回路４７は、評価値算出回路４５及び検出回路４６からの入力に基づいて量子化器４８における量子化ステップを決定しそれを示す信号を量子化器４８へ出力する。量子化器４８は、この量子化ステップに従って直交変換係数を量子化して可変長符号化器４９へ出力する。可変長符号化器４９は、この量子化後の変換係数を可変長符号化する。
【０１０３】
また、図８は図７における係数選択回路４４及び評価値算出回路４５の内部構成を示すブロック図である。係数選択回路４４は、入力変換係数の絶対値を求める絶対値器５１と、絶対値器５１の出力と最大値保持器５３の出力とを比較する比較器５２と、変換係数の絶対値の最大値を保持する最大値保持器５３と、高域係数及び低域係数の領域を選択する領域選択器５４とを有する。また、評価値算出回路４５は、入力データを所定ビットだけシフトするビットシフタ５５と、係数選択回路４４からの出力とビットシフタ５５の出力とを加算する加算器５６と、係数選択回路４４からの出力からビットシフタ５５の出力を減算する減算器５７と、係数選択回路４４からの出力と加算器５６の出力とを比較するＴＨ比較器５８と、係数選択回路４４からの出力と減算器５７の出力とを比較するＴＬ比較器５９と、係数選択回路４４からの出力のレベルを判別するレベル判別器６０とを有する。
【０１０４】
次に、図７，図８の構成を有する実施例２の高能率符号化装置の動作について説明する。ディジタル映像信号がブロック化回路４１に入力され、例えば水平８画素×垂直８ラインのブロックに分割される。ブロックデータが入力された直交変換回路４２では、これにＤＣＴが施されて６４個の変換係数がスキャンニング回路４３に出力される。スキャンニング回路４３は、１個の直流係数を出力した後、例えば図９に示す順番で６３個の交流係数を順番に出力する。但し、図中左上は直流係数または水平及び垂直低域の交流係数、右側が水平方向高域の交流係数、下側が垂直方向高域の交流係数を表し、番号は交流係数を出力する順番である。交流係数を出力する順番は概ね低域から高域にいたる順番であればよく図９に限定するものではない。
【０１０５】
スキャンニング回路４３が順番に出力した直交変換係数は、量子化器４８及び係数選択回路４４に入力される。係数選択回路４４は直交変換係数の交流係数のうち図９に示したスキャン順の１番から５番までを低域係数、６番から６３番までを高域係数とし、低域係数及び高域係数の中から各々絶対値の最大値ａ及びｂを選択する。
【０１０６】
係数選択回路４４に入力した係数はその内部において、絶対値器５１で絶対値が求められて比較器５２に入力される。比較器５２は、最大値保持器５３が出力する値と入力した係数の絶対値とを比較し大きい方を最大値保持器５３に出力する。最大値保持器５３は、比較器５２から入力がある場合にこれを新たな最大値として保持するとともに、この値を比較器５２に出力する。領域選択器５４は、１番の係数が入力した時点で最大値保持器５３をリセットし、５番の係数が入力した後の最大値保持器５３の保持値を低域の最大値ａとして出力させる。同様に、６番の係数が入力した時点で最大値保持器５３をリセットし、６３番の係数が入力した後の最大値保持器５３の保持値を高域の最大値ｂとして出力させる。
【０１０７】
評価値算出回路４５は、低域の最大値ａ及び高域の最大値ｂを入力し次式の判別演算を行う。
ａ×（１−（１／２） ２ ）≦ｂ （式１）
ｂ≦ａ×（１＋（１／２） ２ ） （式２）
ＡＬ≦ａ≦ＡＨ （式３）
【０１０８】
ここで、ＡＬ， ＡＨは定数とする。式１及び式２は書き換えると、評価式ｒ＝ｂ／ａの値ｒが条件式０．７５≦ｒ≦１．２５を満足することと等価であり、これよりこの映像ブロックがステップ波形、即ちエッジであるか判定する。但し、ａについての式３の条件により、振幅が非常に小さいブロックまたは非常に大きいブロックは除外する。式１ないし式３の両辺は何れも１０ビット前後の精度を有する数値である。これら各式の係数， 定数を適宜設定することで、歪が目だち易い中程度の振幅をもつエッジ及び幅が広いパルスを高い精度で選別できる。
【０１０９】
評価値算出回路４５に入力された低域の最大値ａはその内部において、ビットシフタ５５により２ビット下位側にシフトすることでａ×（１／２）２ つまり０．２５×ａを得る。この値とａとを加算器５６にて加算した１．２５×ａをＴＨ比較器５８に出力する。同様にａからこの値０．２５×ａを減算器５７にて減算した０．７５×ａをＴＬ比較器５９に出力する。続いて評価値算出回路４５に高域の最大値ｂが入力され、これを入力したＴＨ比較器５８及びＴＬ比較器５９における比較結果において、式２を満足する場合にＴＨ比較器５８が、式１を満足する場合にＴＬ比較器５９が検出出力を発生して検出回路４６へ送る。レベル判別器６０は、入力したａが式３の条件を満足する場合に検出出力を発生して検出回路４６へ送る。以上のような評価値算出回路４５では、評価値ｒ＝ｂ／ａの評価を除算器を用いることなくビットシフタを用いて等価に行うものであり、小さな回路規模で実現できる。
【０１１０】
式１ないし式３についての判別結果を入力した検出回路４６は、これらの３式とも満足された場合にのみエッジの検出信号を量子化ステップ決定回路４７へ出力する。量子化ステップ決定回路４７は、量子化器４８における量子化ステップを決定するが、このとき量子化時の量子化幅を切り換えることにより、量子化器４８の後段の可変長符号化器４９で発生する符号の量を所定値に制御する。エッジと検出したブロックについては検出しないブロックの量子化幅よりも小さく量子化する。この結果、エッジを含むブロックの量子化歪を低減できる。
【０１１１】
実施例３．
本発明の実施例３による高能率符号化装置の構成は、上述した実施例２の高能率符号化装置の構成と比べて、評価値算出回路４５の内部構成のみが異なっており、他は同一である。図１０は本実施例３における評価値算出回路４５の内部構成を示すブロック図である。図１０において、図８と同一部分に同一番号を付して説明を省略する。また、６１は、入力データを３ビットだけ下位側にシフトするビットシフタである。
【０１１２】
本実施例３の評価値算出回路４５は、低域の最大値ａ及び高域の最大値ｂを係数選択回路４４から入力して次式の判別演算を行う。
ａ×（１／２）３ ≦ｂ （式４）
ｂ≦ａ （式５）
ＡＬ≦ａ≦ＡＨ （式３）
【０１１３】
ここで、ＡＬ，ＡＨは定数とする。式４及び式５は書き換えると、評価式ｒ＝ｂ／ａの値ｒが条件式 ０．１２５≦ｒ≦１を満足することと等価である。この式の両辺の定数はどのような画像をエッジと判定するか、及び入力する画像の性質を考慮して決められるものである。本実施例３では、実施例２の場合よりもｒの値が小さい範囲でエッジと判別している。
【０１１４】
図１０において、評価値算出回路４５に入力された低域の最大値ａはその内部において、レベル判別器６０とＴＨ比較器５８とビットシフタ６１とに入力する。ビットシフタ６１は、入力したａを３ビット下位側にシフトすることでａ×（１／２）３ を求め、これをＴＬ比較器５９へ出力する。続いて評価値算出回路４５に高域の最大値ｂが入力され、これを入力したＴＨ比較器５８及びＴＬ比較器５９が比較を行い、式５を満足する場合にＴＨ比較器５８が、式４を満足する場合にＴＬ比較器５９が検出出力を発生して検出回路４６へ出力する。レベル判別器６１は、入力したａが式３の条件を満足する場合に検出出力を発生して検出回路４６へ出力する。式４及び式５の条件でエッジが検出できる場合は図１０に示すように図８よりも評価値算出回路４５の回路規模を小さくできる利点がある。
【０１１５】
本実施例３の条件式でエッジ検出を行った場合を図面を参照して説明する。図１１は、ブロック化回路４１に入力されるディジタル映像信号を画面表示した図である。図１１（ａ）において、７０は円形の物体７１が表示されている画面である。また、７２は縦８画素， 横８画素からなるブロック、７３は物体７１の近傍の任意のブロック群である。このブロック群７３を拡大したものを図１１（ｂ）に示す。図１１（ｂ）において、７４は各ブロック７２内の各画素、７２ａ， ７２ｂは物体７１のエッジを含むブロック、７２ｃ はエッジを含まないブロックである。ここで、各ブロック７２のサイズは縦８画素、横８画素に限るものではなく、また、物体７１は任意の形状でよい。図１１（ｂ）において上側より水平に順次走査されて入力する映像信号を入力したブロック化回路４１は、８画素×８ラインの単位でまとめてブロック化し、直交変換回路４２に出力する。
【０１１６】
直交変換の入力データとして、各画素７４の値が物体７１の外部で値０、内部で値 １００とし、全画素に物体７１との振幅比で−４０ｄＢに相当する最大振幅値１ｐ−ｐのランダムな雑音を付加したうえで、数値計算により直交変換を行い、出力の係数から評価値ｒを求めた結果、図１２の値となった。図中、各矩形は図１１（ｂ）に示される１６個のブロックに相当し、数字は各ブロックの評価値ｒの値である。これをもとに式３ないし式５でエッジを判別した結果を図１３に示す。図１３において、横線を表示したブロックをエッジと検出する。但し、式３における定数ＡＬは２としＡＨの条件は用いていない。図１３に示されるように、物体７１の斜めのエッジも含めてエッジを含むブロック７２ａ 及び７２ｂ を正確に検出している。また、ブロック７２ｃ は式４及び式５を満足するが低域係数の絶対値の最大値ａの値が０．５８であり式３の一方の条件２≦ａを満足しないのでエッジと判別されない。この例では式３の他方の条件ａ≦ＡＨを用いていないが、振幅が非常に高い文字信号またはコントラストが高いので劣化がわかりにくいブロックなどについては、式３の定数ＡＨを設定することでエッジ検出から除外することができる。
【０１１７】
実施例４．
図１４は、本発明の実施例４による高能率符号化装置の構成を表すブロック図である。図１４において、８１はシリアルに入力した所定数のディジタル信号を同時化するブロック化回路であり、ブロック化回路８１はブロック化したデータを直交変換回路８２へ出力する。直交変換回路８２は入力データにＤＣＴ等の直交変換を施し、得られた直交変換係数をクラス分け回路８３へ出力する。クラス分け回路８３は、ブロックごとの直交変換係数の値から該ブロックのクラス分けを行い、クラス分けした直交変換係数を量子化器８４及び量子化ステップ幅選択回路８７へ出力する。量子化ステップ幅選択回路８７は、クラス分け回路８３からのクラス情報とデッドゾーン切り換え回路８８からの制御信号と符号量制御回路８９からの量子化ステップ制御信号とに基づいて量子化ステップ幅を選択してその選択信号を量子化器８４へ出力する。量子化器８４は、デッドゾーン切り換え回路８８からの制御信号と量子化ステップ幅選択回路８７からの選択信号とに基づいた量子化ステップに従って直交変換係数を量子化し、量子化した直交変換係数を可変長符号化器８５へ出力する。可変長符号化器８５は、量子化後の直交変換係数を可変長符号化してバッファメモリ８６へ出力する。バッファメモリ８６は、所定のレートで可変長符号化データを出力する。符号量制御回路８９は、この可変長符号化データを入力して、バッファメモリ８６の内部のデータ量が所定の範囲に入るように制御を行うべく、デッドゾーン切り換え制御信号をデッドゾーン切り換え回路８８へ出力すると共に量子化ステップ制御信号を量子化ステップ幅選択回路８７へ出力する。デッドゾーン切り換え回路８８は、制御信号を量子化器８４及び量子化ステップ幅選択回路８７へ出力する。
【０１１８】
また、図１５は、量子化器８４において切り換え可能な２種類の量子化ステップ特性を、量子化器８４への入力をｘとして、量子化ステップ幅ｑ及びセンターデッドゾーン幅ｐをパラメータとした関数Ｑ（ｘ）にて表している。図１５にあって、横軸は入力値ｘを示し、縦軸は出力値Ｑ（ｘ）を示し、図中の黒丸はその点を含み、白丸はその点を含まない。
【０１１９】
次に、図１４に示す構成を有する実施例４の高能率符号化装置の動作について説明する。映像信号のディジタルデータがブロック化回路８１に入力され、例えば８画素×８ラインの合計６４個のデータを同時化して直交変換回路８２へ出力する。直交変換回路８２にて、入力したデータに例えばＤＣＴが施されて６４個の変換係数がクラス分け回路８３に出力される。クラス分け回路８３は、図３９に示す従来例と同様に、例えば変換係数の分散の大きさによって分散が大きいブロックには多くの符号量を、分散が小さいブロックには少ない符号量を割り当てるようにクラス分けを行う（図４０参照）。クラス分けを行った変換係数は量子化器８４にて量子化される。ここで、変換係数は６４個あるが（図４１参照）、このうち直流係数（ＤＣ）以外の６３個の交流係数について、これらを低い周波数に対応するエリア１から高い周波数に対応するエリア４まで４つのエリアに分類し、各々異なる量子化ステップで量子化を行う。
【０１２０】
量子化器８４にて量子化された変換係数は可変長符号化器８５にてゼロランレングスコーディング後ハフマン符号化される。可変長符号化器８５は、ハフマン符号化したデータをバッファメモリ８６に出力し、これを随時入力したバッファメモリ８６は所定のレートで出力する。符号量制御回路８９はバッファメモリ８６の書き込みアドレスと読み出しアドレスとから内部のデータ量を求め、これが所定の範囲内に入るよう符号量が多い場合は量子化ステップを大きくするよう、逆に符号量が少ない場合には量子化ステップを小さくするように、量子化ステップ制御信号を量子化ステップ幅選択回路８７に出力すると共に、デッドゾーン切り換え制御信号をデッドゾーン切り換え回路８８へ出力する。デッドゾーン切り換え回路８８は、量子化器８４における量子化ステップ特性を切り換え、量子化ステップ幅選択回路８７は、量子化器８４における量子化ステップ幅を変更する。
【０１２１】
次に、本実施例４の特徴部分である、符号データ量に基づく量子化ステップの決定動作について説明する。入力した映像信号を符号化した結果、発生したデータ量が符号化データ量の制御目標値よりも多い場合を想定すると、これを検知した符号量制御回路８９がデッドゾーン切り換え制御信号を出力し、これを入力したデッドゾーン切り換え回路８８が量子化器８４の量子化ステップ特性を切り換える。ここで量子化器８４の量子化特性は図１５（ａ）または（ｂ）の何れかの特性になっているので、現在が図１５（ａ）の特性であれば、図１５（ｂ）の特性に切り換える。但し、図１５（ａ）と図１５（ｂ）とはデッドゾーン幅ｐだけが異なる。同時に、符号量制御回路７９は量子化ステップ制御信号を量子化ステップ幅選択回路８７に出力し、これを入力した量子化ステップ幅選択回路８７は、現在の量子化ステップ特性が図１５（ｂ）である場合のみ量子化器８４での量子化ステップ幅ｑを２倍に変更する。
【０１２２】
量子化器８４において現在の量子化テーブルが図４５（ａ）であり、かつ量子化ステップが図１５（ａ）の場合に、データ量を減少するためには、まずエリア１及びエリア３における量子化ステップ特性を図１５（ａ）から図１５（ｂ）に変更する。この結果デッドゾーン幅ｐが（３／２）・ｑから２・ｑに広がるのでゼロに量子化されるデータが多くなり、これを可変長符号化することでデータ量が減少する。現在の量子化テーブルが図４５（ａ）であり、かつエリア１及びエリア３の量子化ステップが図１５（ｂ）の場合に、データ量を減少するためには、量子化ステップ特性を図１５（ｂ）から図１５（ａ）に変更すると同時に、量子化テーブルを図４５（ｂ）に変更する。図４５（ｂ）は図４５（ａ）のエリア１及びエリア３の量子化ステップ幅ｑが２倍になったものである。量子化ステップ幅ｑが２倍になるにつれてデッドゾーン幅ｐも２倍になる。以上説明した順番で符号量を減少する場合はデッドゾーン幅ｐが広くなる。
【０１２３】
図１６はデッドゾーン幅の切り換え例を示したものであり、図４５（ａ）の量子化テーブルにおいて、エリア３の量子化ステップ特性が図１５（ａ）の場合は量子化ステップ幅ｑは４であるのでデッドゾーンは図１６（ａ）に示す範囲である。次に量子化ステップ特性を図１５（ｂ）に変更するとデッドゾーンは４／３倍となり図１６（ｂ）となる。さらに量子化ステップを図１５（ａ）に変更すると共に、量子化テーブルを図４５（ｂ）に変更することで量子化ステップ幅ｑを２倍の８にするとデッドゾーンは３／２倍となり図１６（ｃ）となる。
【０１２４】
従来デッドゾーン幅ｐは量子化ステップ幅ｑに比例して変化させていたので図１６において、図１６（ａ）と（ｃ）、または図１６（ｂ）と（ｄ）の幅しかとれなっかったものが、本実施例４では４通りに切り換えることができる。デッゾゾーン幅ｐはゼロに量子化されるデータの数を決定し、ゼロに量子化されるデータの数は可変長符号化する際に発生するデータの量に強い相関関係をもっている。従って、デッドゾーン幅を細かく制御することで、データ量の制御をきめ細かく行うことが可能となる。
【０１２５】
図１７は本実施例４の装置において可変長符号化器８５で発生する符号化データ量を表したものであり、従来例の場合を表す図４４と同一符号は同一の部分を示す。図中の点ａの情報量をもつブロックを符号化する際、量子化テーブルが図４５（ａ）、量子化ステップ特性が図１５（ａ）の場合はラインＥから点ｂのデータが発生する。これを減少する場合には、量子化ステップ特性を図１５（ｂ）に変更する。この結果、ラインＪ上の点ｈで示されるデータが発生し、データ量は制御目標値以下になる。
【０１２６】
図１７においてハッチングを付した領域Ｋ及び領域Ｍは、従来例を示す図４４において有効に使えなかったデータの領域Ｈ及び領域Ｉのうち、本実施例４において符号化に用いることができるデータ量を表す。すなわち、従来では点ｃのデータ量となっていたものが本実施例では点ｈにおけるデータ量で符号化できる。ラインＪを概ねラインＥとラインＦとの中間に設定することで、有効に使えないデータの量が多数のブロックを平均すると半減する。ラインＪの位置はデッドゾーン幅ｐの切り換え量で決定される。
【０１２７】
実施例５．
図１８は本発明の実施例５による高能率符号化装置及び復号化装置の全体構成示すブロック図である。図１８において９１は実施例４の図１４に示した高能率符号化装置であり、９２は符号化データの記録媒体（または伝送系）、９３は符号化データを元のディジタル映像信号に復号する復号化装置である。
【０１２８】
また、図１９は図１８に示す復号化装置９３の内部構成を示すブロック図である。復号化装置９３は、符号化データを復号する可変長復号化器９４と、入力データを逆量子する逆量子化器９５と、逆量子化器９２における逆量子化ステップ幅を制御する量子化テーブル判別回路９６と、入力データに逆ＤＣＴなどの逆直交変換を施す逆直交変換回路９７と、入力されたブロックデータをシリアル化するシリアル化回路９８とを有する。
【０１２９】
次に、本実施例５の動作について説明する。高能率符号化装置９１では、前述の実施例４で説明したように、内部の量子化器の量子化ステップ幅ｑ及びデッドゾーン幅ｐを切り換えて発生する符号量を制御する。その際、量子化ステップ幅ｑを表す付加コードのみを符号化データに加える。記録媒体（または伝送系）９２を経た符号化データは復号化装置９３に入力される。可変長復号化器９４は入力データの復号をおこない、このデータを入力した量子化テーブル判別回路９６が量子化ステップ幅ｑを表すデータを読み取り、これをもとに逆量子化器９５の逆量子化ステップ幅を制御する。逆量子化されたデータが逆直交変換回路９７にて逆直交変換され、その出力のブロックデータがシリアル化回路９８にてシリアル化されて、元の映像信号が出力される。ここで、逆量子化器９５は、同一の量子化ステップ幅ｑであるが異なるデッドゾーン幅ｐで高能率符号化装置９１において量子化されたデータを相互に区別することなく、同一の特性で逆量子化する。
【０１３０】
実施例６．
図２０は、本発明の実施例６による高能率符号化装置の構成を示すブロック図である。図２０において、１０１ は入力されるディジタル映像信号を複数の画素毎にブロックに分割するブロック化回路であり、ブロック化回路１０１ はブロックデータをＤＣＴ回路１０２ へ出力する。ＤＣＴ回路１０２ は、このブロックデータにＤＣＴを施し、得られたＤＣＴ係数を、アクティビティ決定回路１０３ とＱナンバー決定回路１０４ と量子化器１０５ とに出力する。アクティビティ決定回路１０３ は、各ブロック毎に、圧縮率に係わるパラメータとしてのアクティビティを決定し、そのアクティビティをＱナンバー決定回路１０４ と処理順序決定回路１０８ とへ出力する。Ｑナンバー決定回路１０４ は、所定量の中で最大となるＱナンバーを決定し、そのＱナンバーを量子化器１０５ とマルチプレクサ回路１０７ と処理順序決定回路１０８ とアクティビティ修正回路１０９ とへ出力する。処理順序決定回路１０８ は、アクティビティ決定回路１０３ からのアクティビティとＱナンバー決定回路１０４ からのＱナンバーとに基づいてアクティビティを修正する際の順序を決定し、その順序を示す信号をアクティビティ修正回路１０９ へ出力する。アクティビティ修正回路１０９ は、Ｑナンバー決定回路１０４ からのＱナンバーと処理順序決定回路１０８ にて決定された修正順序とに基づいてアクティビティを修正し、修正したアクティビティを量子化器１０５ 及びマルチプレクサ回路１０７ へ出力する。量子化器１０５ は、ＤＣＴ回路１０２ からのＤＣＴ係数を量子化して可変長符号化器１０６ へ出力する。可変長符号化器１０６ は、量子化後のＤＣＴ係数を可変長符号化して、符号化データをマルチプレクサ回路１０７ へ出力する。マルチプレクサ回路１０７ は、Ｑナンバー決定回路１０４ ，アクティビティ修正回路１０９ 及び可変長符号化器１０６ の出力を多重化して出力する。
【０１３１】
次に、図２０の構成をなす実施例６の高能率符号化装置の動作について説明する。ブロック化回路１０１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路１０２ に供給される。ＤＣＴ回路１０２ では、ブロック化回路１０１ から出力されるディジタル信号ブロックに対して、ＤＣＴが施される。ＤＣＴ回路１０２ により変換されたＤＣＴ係数は、アクティビティ決定回路１０３ に入力され、各ブロックごとに、アクティビティが決定される。例えば、アクティビティが大きいと量子化ステップに対する重みが大きくなるものとする。さらに、制御単位分のＤＣＴ係数ブロックと、それぞれのブロックに対応して決定されたアクティビティとは、Ｑナンバー決定回路１０４ に入力される。Ｑナンバー決定回路１０４ では、各Ｑナンバーに対して、制御単位分のＤＣＴ係数ブロックから、発生するデータ量の試算を行い、ビデオデータ部Ｂ（図３４参照）のサイズを上回らないものの中で、発生するデータ量が最大となるＱナンバーを決定する。Ｑナンバーと量子化ステップとの例を図４８に示す。
【０１３２】
処理順序決定回路１０８ では、Ｑナンバー決定回路１０４ から供給されるＱナンバーと、アクティビティ決定回路１０３ から供給される一制御単位分のアクティビティとから、後述する評価式に従って評価値が算出され、この評価値からアクティビティ修正回路１０９ でアクティビティを修正する際の順序が決定される。具体的には、アクティビティが大きいブロック、つまり、圧縮率が高いブロックから修正するように順序を決定する。アクティビティ修正回路１０９ は、処理順序決定回路１０８ で決定された順序で、制御単位内のＤＣＴ係数ブロックに対する圧縮率が下がるようにアクティビティを一ブロックづつ変更して、制御単位で発生するデータ量の試算を行い、ビデオデータ部Ｂ（図３４参照）のサイズと比較する。
【０１３３】
発生するデータ量がビデオデータ部Ｂのサイズを下回る場合は、変更後のアクティビティを量子化器１０５ に送るアクティビティとして決定し、上回る場合には、変更前のアクティビティを量子化器１０５ に送るアクティビティとして決定する。このような処理は、制御単位内のすべてのブロックについて、アクティビティの変更が可能であるかの判定をし終えるか、発生するデータ量がビデオデータ部Ｂのサイズと一致するまで行う。すべてのブロックの判定を終える前に、データ量がビデオデータ部Ｂのサイズと一致した場合は、それ以後のブロックのアクティビティは、アクティビティ決定回路１０３ によって決定されたものをそのブロックに対するアクティビティとする。
【０１３４】
量子化器１０５ では、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ で決定されたＱナンバーとから量子化のための係数を求め、量子化が行われる。可変長符号化器１０６ は、量子化器１０５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器１０６ から供給される可変長符号と、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ から供給されるＱナンバーとは、マルチプレクサ回路１０７ で多重化されて出力される。
【０１３５】
以上、複数ブロックを単位として、データ量の制御を行う例を示したが、複数ブロックを小グループとし、この小グループをさらに複数個集めた大グループを単位としてデータ量の制御を行う場合でも、上述の方法は適応可能である。この場合には、データ量制御の関係から、小グループごとにＱナンバーが異なることが生じる。そこで、この場合には、アクティビティとＱナンバーとから、ある評価式に従って評価値を算出し、この評価値から、アクティビティの修正を行う順序を決める。この大グループ単位でデータ量制御を行う場合の評価式としては、次の式６のような式が考えられる。
評価値＝（Ｑナンバー）−（２×アクティビティ） （式６）
【０１３６】
この例では、圧縮率が高い場合、つまり、Ｑナンバーが小さいか、アクティビティが大きい場合に、上式から算出される評価値が小さくなるので、圧縮率が高いブロックから、アクティビティを修正しようとする場合は、評価値が小さいブロックから、アクティビティが修正されるように順序づけを行う。なお、評価式の例として、式６を示したが、これ以外の式を評価式として用いることも可能である。
【０１３７】
実施例７．
以下、本発明の実施例７について説明する。実施例７による高能率符号化装置の構成は、上述の実施例６の構成（図２０参照）と同じである。
【０１３８】
次に、実施例７の高能率符号化装置の動作について説明する。ブロック化回路１０１ に入力されたディジタル信号は、固定サイズに分割され、ＤＣＴ回路１０２ に供給される。ＤＣＴ回路１０２ では、ブロック化回路１０１ から出力されるディジタル信号ブロックに対して、ＤＣＴが施される。ＤＣＴ回路１０２ により変換されたＤＣＴ係数は、アクティビティ決定回路１０３ に入力され、各ブロックごとに、アクティビティが決定される。さらに、制御単位分のＤＣＴ係数ブロックと、それぞれのブロックに対応して決定されたアクティビティとは、Ｑナンバー決定回路１０４ に入力される。Ｑナンバー決定回路１０４ では、各Ｑナンバーに対して、制御単位分のＤＣＴ係数ブロックから、発生するデータ量の試算を行い、ビデオデータ部Ｂのサイズよりも所定の値だけ小さな値を目標値として、この目標値を上回らないものの中で、発生するデータ量が最大となるＱナンバーを決定する。
【０１３９】
処理順序決定回路１０８ は、制御単位分のアクティビティから、アクティビティ修正回路１０９ でアクティビティを修正する際の順序を決定する。具体的には、アクティビティが大きいブロック、つまり、圧縮率が高いブロックから修正するように順序を決定する。アクティビティ修正回路１０９ は、処理順序決定回路１０８ で決定された順序で、制御単位内のＤＣＴ係数ブロックに対する圧縮率が下がるようにアクティビティを一ブロックづつ変更して、制御単位で発生するデータ量の試算を行い、ビデオデータ部Ｂのサイズと比較する。
【０１４０】
発生するデータ量がビデオデータ部Ｂのサイズを下回る場合は、変更後のアクティビティを量子化器１０５ に送るアクティビティとして決定し、上回る場合には、変更前のアクティビティを量子化器１０５ に送るアクティビティとして決定する。このような処理は、制御単位内のすべてのブロックについて、アクティビティを決定するか、発生するデータ量がビデオデータ部Ｂのサイズと一致するまで行う。すべてのブロックのアクティビティを決定する前に、データ量がビデオデータ部Ｂのサイズと一致した場合は、それ以後のブロックのアクティビティは、アクティビティ決定回路１０３ によって決定されたものをそのブロックに対するアクティビティとする。
【０１４１】
量子化器１０５ では、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ で決定されたＱナンバーとから量子化のための係数を求め、量子化が行われる。可変長符号化器１０６ は、量子化器１０５ から供給される量子化係数からハフマン符号等の可変長符号を発生する。可変長符号化器１０６ から供給される可変長符号と、アクティビティ修正回路１０９ から供給されるアクティビティと、Ｑナンバー決定回路１０４ から供給されるＱナンバーとは、マルチプレクサ回路１０７ で多重化されて出力される。
【０１４２】
以上、複数ブロックを単位として、データ量の制御を行う例を示したが、実施例６と同様に、複数ブロックを小グループとし、この小グループを複数個集めて大グループを単位としてデータ量制御を行う場合にも、上述の方法は適応可能である。
【０１４３】
実施例８．
図２１は、本発明の実施例８による高能率符号化装置の構成を示すブロック図である。図２１において、１１１ は入力されたディジタル映像信号をブロック化し、シャフリングを行うブロッキング・シャフリング回路であり、そのブロック化データをＤＣＴ回路１１２ へ出力する。ＤＣＴ回路１１２ は、各ブロックにＤＣＴを施し、得られたＤＣＴ係数を符号量制御回路１１３ 及び量子化器１１４ へ出力する。符号量制御回路１１３ は、１フレーム分の符号量が所定の範囲内に収まるように量子化ステップの決定を行い、量子化器１１４ は、符号量制御回路１１３ によって決定された量子化ステップを用いてＤＣＴ係数を量子化する。可変長符号化器１１５ は、量子化器１１４ から出力される量子化係数からハフマン符号等の可変長符号を生成してパッキング回路１１６ へ出力する。パッキング回路１１６ は、以下に説明するように、可変長符号化器１１５ からの符号データの詰め込みを行う。以上のような構成は、前述した従来例（図４９参照）と同じであり、パッキング回路１１６ の内部構成も図５０に示す従来例と同じである。
【０１４４】
次に、本発明の実施例８の高能率符号化装置の動作について説明する。なお、本実施例８の装置の基本動作は図４９に示す構成をなす従来例の基本動作と同じであるので、従来例とは異なるパッキング回路１１６ におけるパッキング法についてのみ詳述する。図２２， 図２３， 図２４は実施例８におけるパッキング法の手順を示すフローチャートである。
【０１４５】
本実施例８におけるマクロブロックの構成は、前述の図５３に従うものとする。まず、１マクロブロック内のすべてのＤＣＴブロックに対して、一度、量子化と可変長符号化とを行い、１マクロブロック内で何ビットの符号量が発生するかを計算し、その総和が１マクロブロックに割り当てられた符号量（各ＤＣＴブロックに割当てられた符号量の総和）を下回るか、上回る（オーバーフローする）かの判定を行う（ステップＳ１）。
【０１４６】
オーバーフローが生じない場合には、図２４のステップＳ２１に処理が進んで、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ２２）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ２３）、記録できた場合にはそのままステップＳ２４に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でオーバーフローバッファＭＲに記録した後（ステップＳ２５）、ステップＳ２４に進む。なお。オーバーフローバッファＭＲは図２１のパッキング回路１１６ を構成するメモリ（図５０参照）の中で、第１のメモリ３５１ 以外のものを用いる。ステップＳ２４では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ２６に進み、終了していない場合にはステップＳ２２に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１４７】
ステップＳ２６では、オーバーフローバッファＭＲ内に符号データが存在するか否かが判定され、存在しない場合には処理は終了し、存在する場合には１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ２７）。そして、記録されていない領域があるか否かが判定され（ステップＳ２８）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＭＲ内のデータを記録した後（ステップＳ２９）、ステップＳ２６に戻って上述の処理が繰り返される。
【０１４８】
一方、１マクロブロック内で、オーバーフローが生じた場合には（ステップＳ１：ＹＥＳ）、まず、図２２のステップＳ２に処理が進んで、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ３）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ４）、記録できた場合にはそのままステップＳ５に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でそれぞれのＤＣＴブロックについて別々のオーバーフローバッファＭＲ（ｎ）（ｎ＝０，…，５）に記録した後（ステップＳ６）、ステップＳ５に進む。Ｙ１，Ｙ２，Ｙ３，Ｙ４，ＣＲ，ＣＢに対するオーバーフローバッファをそれぞれＭＲ（０），ＭＲ（１），ＭＲ（２），ＭＲ（３），ＭＲ（４），ＭＲ（５）とする。ステップＳ５では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ７に進み、終了していない場合にはステップＳ３に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１４９】
ステップＳ７でｎをまず０に設定した後、オーバーフローバッファＭＲ（ｎ）内に符号データが存在するか否かが判定される（ステップＳ８）。符号データが存在しない場合には、ｎ＝５であるか否かが判定され（ステップＳ１４）、ｎ＝５であれば処理は終了し、ｎ＝５でないときはｎの値を１だけインクリメントした後（ステップＳ１５）、ステップＳ８に戻る。一方、ステップＳ８で符号データが存在する場合には、１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ９）。そして、記録されていない領域があるか否かが判定され（ステップＳ１０）。そのような領域がない場合には処理は終了し、ある場合には、オーバーフローバッファＭＲ（ｎ）内から１符号語を取り出してその領域に記録する（ステップＳ１１）。取り出した１符号語すべてを記録できたか否かが判定され（ステップＳ１２）、記録できない場合には処理は終了し、記録できた場合にはｎ＝５であるか否かが判定される（ステップＳ１３）。ｎ＝５であればステップＳ７に戻って上述の処理が繰り返され、ｎ＝５でないときはｎの値を１だけインクリメントした後（ステップＳ１６）、ステップＳ８に戻る。
【０１５０】
以上のように、オーバーフローバッファに符号データが記録されているかどうかを調べ、データが記録されている場合は、１マクロブロックに対して割り当てられた領域内でデータが記録されていない領域を探し、もし、空き領域が存在すれば、オーバーフローバッファから１符号語分のデータまたは１符号語のデータの一部を取り出し、空き領域に記録する処理を輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，色差信号ＣＲ，ＣＢの順で行い、色差信号ＣＢについての処理が終了した段階で、まだ、空き領域があれば、再び輝度信号Ｙ１に戻って同様の処理を行う。以下、空き領域が存在する限り、上記の処理を繰り返す。
【０１５１】
実施例９．
図２５は、本発明の実施例８による高能率符号化装置の構成を示すブロック図である。図２５において、図２１と同一部分には同一番号を付して説明を省略する。なお、１１７ は画面上の同じ位置にある色差信号ＣＲ，ＣＢのブロックのデータを入力とし、そのブロックが赤色を多く含んでいるかどうかを検出し、その結果を出力する赤検出回路である。
【０１５２】
次に、本発明の実施例９の高能率符号化装置の動作（パッキング法）について説明する。図２６， 図２７は実施例９におけるパッキング法の手順を示すフローチャートである。
【０１５３】
本実施例９におけるマクロブロックの構成は、前述の図５３に従うものとする。まず、実施例８と同様に、１マクロブロック内のすべてのＤＣＴブロックに対して、一度、量子化と可変長符号化とを行い、１マクロブロック内で何ビットの符号量が発生するかを計算し、その総和が１マクロブロックに割り当てられた符号量を下回るか、上回るかの判定を行う（ステップＳ３１）。オーバーフローが生じない場合には、図２４のステップＳ２１に処理が進む。以後の処理は実施例８と同様であるので説明を省略する。オーバーフローが生じる場合には、赤検出回路１１７ からの出力に従って、現在処理を行っているマクロブロックが赤色として検出されているか否かが判定され（ステップＳ３２）、赤色として検出されない場合には図２４のステップＳ２１に処理が進み、オーバーフローが生じない場合と同様の処理が行われる。
【０１５４】
一方、赤色として検出された場合には、色差信号ＣＲ，輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＢの順に符号データを並べた後に（ステップＳ３３）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ３４）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ３５）、記録できた場合にはそのままステップＳ３６に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でオーバーフローバッファＭＲに記録した後（ステップＳ３７）、ステップＳ３６に進む。ステップＳ３６では、１マクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ３８に進み、終了していない場合にはステップＳ３４に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１５５】
次に、オーバーフローバッファＭＲ内に符号データが存在するか否かが判定され（ステップＳ３８）、存在しない場合には処理は終了し、存在する場合には１マクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ３９）。そして、記録されていない領域があるか否かが判定され（ステップＳ４０）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＭＲ内のデータを記録した後（ステップＳ４１）、ステップＳ３８に戻って上述の処理が繰り返される。
【０１５６】
実施例１０．
以下、本発明の実施例１０について説明する。本実施例１０における高能率符号化装置の構成は、実施例９（図２５）と同様である。また、マクロブロックの構成も図５３に従う。図２８， 図２９は、本実施例１０におけるパッキング手順を示すフローチャートである。図２８， 図２９において、前述の図２６， 図２７のフローチャートと処理内容が同じ部分には、同一のステップ番号を付して説明を省略する。
【０１５７】
１マクロブロック内で、オーバーフローが生じ、赤検出回路１１７ の出力に従って、現在処理を行っているマクロブロックが赤色と判定された場合には、色差信号ＣＲに対して割り当てる所定領域の大きさを増やし、逆に、輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＢに割り当てる所定領域の大きさを減らす（ステップＳ４２）。なお、ＣＲブロックが赤色と検出されていない場合には、固定領域の大きさは変更しない。輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に（ステップＳ４３）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ４４）。以下の動作手順は実施例９と同じである。但し、本実施例１０では、いずれの場合も各ＤＣＴブロックの符号データを所定領域に記録する順序は輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順である。
【０１５８】
実施例１１．
以下、本発明の実施例１１について説明する。本実施例１１における高能率符号化装置の構成は、実施例８（図２１）と同様である。図３０， 図３１は、本実施例１１におけるパッキング手順を示すフローチャートである。本実施例１１での制御単位の一例を図３２に示す。ここでは、５つのマクロブロックをまとめて一つの制御単位としている。
【０１５９】
まず、マクロブロックの番号を示すｎの値を１とし（ステップＳ５１）、輝度信号Ｙ１， Ｙ２，Ｙ３，Ｙ４， 色差信号ＣＲ，ＣＢの順に符号データを並べた後に（ステップＳ５２）、各信号のＤＣＴブロックの符号データをこの順序で固定領域に記録する（ステップＳ５３）。各信号における１ブロック分のすべての符号データを固定領域に記録できたかを判定し（ステップＳ５４）、記録できた場合にはそのままステップＳ５５に進み、ＤＣＴブロック単位で固定領域に記録しきれなかった場合にはその記録できなかった符号データを上記の順序でそれぞれのＤＣＴブロックについて別々のオーバーフローバッファＭＲ（ｎ）に記録した後（ステップＳ５６）、ステップＳ５５に進む。ステップＳ５５では、ｎ番目のマクロブロック内のすべてのＤＣＴブロックの処理が終了したか否かが判定され、終了した場合にはステップＳ５７に進み、終了していない場合にはステップＳ５３に戻って次のブロック分の符号データに対して上述の処理が繰り返される。
【０１６０】
ステップＳ５７では、オーバーフローバッファＭＲ（ｎ）内に符号データが存在するか否かが判定され、存在する場合には、オーバーフローバッファＭＲ（ｎ）内の符号データを色差信号ＣＢ，ＣＲ，輝度信号Ｙ４， Ｙ３，Ｙ２，Ｙ１の順に並べ換えた後に（ステップＳ５８）、ｎ番目のマクロブロック内でデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ５９）。そして、記録されていない領域があるか否かが判定される（ステップＳ６０）。このような領域がある場合には、その領域にオーバーフローバッファＭＲ（ｎ）内のデータを記録した後（ステップＳ６１）、ステップＳ５８に戻って上述の処理が繰り返される。
【０１６１】
なお、ステップＳ５７において符号データが存在しない場合、及び、ステップＳ６０において領域がない場合には、処理はステップＳ６２に進む。ステップＳ６２では、ｎ＝５であるか否かが判定され、ｎ＝５でない場合には、オーバーフローバッファＭＲ（ｎ）内のデータであってまだ固定領域に記録されていない固定データをオーバーフローバッファＶＲに記録した後（ステップＳ６３）、ｎを１だけインクリメントして（ステップＳ６４）、ステップＳ５２に戻る。
【０１６２】
一方、ステップＳ６２でｎ＝５である場合には、オーバーフローバッファＶＲ内に符号データが存在するか否かが判定される（ステップＳ６５）。符号データが存在しない場合には処理は終了し、符号データが存在する場合には制御単位に対する固定領域内でまだデータが記録されていない領域があるかどうかを先頭から調べる（ステップＳ６６）。そして、記録されていない領域があるか否かが判定される（ステップＳ６７）。そのような領域がない場合には処理は終了し、ある場合には、その領域にオーバーフローバッファＶＲ内のデータを記録した後（ステップＳ６８）、ステップＳ６５に戻って上述の処理が繰り返される。
【０１６３】
以上のようなフローチャートの処理をまとめると、本実施例１１のパッキング方法は次のようになる。マクロブロック（ｎ番目とする）のＤＣＴブロックの符号データを輝度信号Ｙ１，Ｙ２，Ｙ３，Ｙ４，色差信号ＣＲ，ＣＢの順で、固定領域に記録する。このとき、ＤＣＴブロック単位で固定領域に記録しきれなかった符号データは、マクロブロック用のオーバーフローバッファＭＲ（ｎ）に色差信号ＣＢ，ＣＲ，輝度信号Ｙ４、Ｙ３，Ｙ２，Ｙ１の順で記録する。この処理をマクロブロック１から順に５まで行う。つぎに、オーバーフローバッファＭＲ（ｎ）の内容をｎ＝１から順に調べ、符号データが記録されている場合は、そのマクロブロックに割り当てられた領域内で、まだデータが記録されていない領域を探し、もし存在すれば、オーバーフローバッファの符号データを記録し、領域が存在しないか、オーバーフローバッファ内のすべてのデータを記録し終える前に空き領域がなくなってしまった場合は、オーバーフローバッファＭＲ（ｎ）内のデータでまだ記録されていないものを別のオーバフローバッファＶＲに移す。この処理をマクロブロック１から順に５まで行い、オーバーフローバッファＭＲ（ｎ）に残ったデータは、すべて、オーバーフローバッファＶＲに移す。最後に、オーバーフローバッファＶＲの内容を調べ、符号データが記録されている場合には、制御単位内で、まだデータが記録されていない領域を探し、もし存在すれば、オーバーフローバッファＶＲの符号データを空き領域がなくなるまで記録する。
【０１６４】
なお、実施例１１においてオーバーフローバッファに記録する順序は、上記のものに限らず、他の順序でもよい。
【０１６５】
【発明の効果】
以上のように、第１発明では、画像の歪が目だち易いために適応処理によって細かい量子化ステップを選択する必要がある映像ブロックを精度よく選択できる。また、従来よりも正確にエッジの検出を行うことができると共に、検出したブロックを適応量子化することで画質を改善できる。
【０１６９】
第２発明では、ｂ／ａを求めるための除算回路を用いる必要がなく、ビットシフタと加減算回路とによる簡単な構成で正確な判別を行える。
【０１７０】
第３発明では、ビットシフタと加減算回路とによる簡単な構成でエッジを検出する際の上限の判別を正確に行えるので、安価で高性能な装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１による高能率符号化装置の構成を示すブロック図である。
【図２】実施例１において直交変換を施した１ブロック内を直流成分を除いて４つに分割した場合の領域を示す図である。
【図３】実施例１における閾値の設定を説明するための図である。
【図４】実施例１において各パラメータの組合せから量子化ステップを調整する方向を示す図である。
【図５】図１における特徴抽出回路の内部構成を示すブロック図である。
【図６】図５における量子化ステップ調整信号発生回路の入力，出力の関係を示す図である。
【図７】本発明の実施例２，３による高能率符号化装置の構成を示すブロック図である。
【図８】実施例２の高能率符号化装置における係数選択回路及び評価値算出回路の内部構成を示すブロック図である。
【図９】スキャンニング回路からの直交変換係数の読み出し順序を示す図である。
【図１０】実施例３の高能率符号化装置における評価値算出回路の内部構成を示すブロック図である。
【図１１】入力映像信号を画面表示した例を示す図である。
【図１２】実施例３において、図１１の画像のブロックに対して評価値を求めた結果を示す図である。
【図１３】実施例３において、評価値からエッジ検出を行った結果を示す図である。
【図１４】本発明の実施例４による高能率符号化装置の構成を示すブロック図である。
【図１５】図１４における量子化器の複数の量子化ステップ特性を示す図である。
【図１６】図１４における量子化器の量子化ステップ特性のうちセンターデッドゾーン幅の変化例を示す図である。
【図１７】図１４における可変長符号化器が出力するデータ量と入力映像信号の情報量との関係を表す図である。
【図１８】本発明の実施例５による高能率符号化装置及び復号化装置の構成を示すブロック図である。
【図１９】図１８における復号化装置の内部構成を示すブロック図である。
【図２０】本発明の実施例６，７による高能率符号化装置の構成を示すブロック図である。
【図２１】本発明の実施例８，１１による高能率符号化装置の構成を示すブロック図である。
【図２２】実施例８におけるパッキング方法の手順を示すフローチャートである。
【図２３】実施例８におけるパッキング方法の手順を示すフローチャートである。
【図２４】実施例８，９，１０におけるパッキング方法の手順の一部を示すフローチャートである。
【図２５】本発明の実施例９，１０による高能率符号化装置の構成を示すブロック図である。
【図２６】実施例９におけるパッキング方法の手順を示すフローチャートである。
【図２７】実施例９におけるパッキング方法の手順を示すフローチャートである。
【図２８】実施例１０におけるパッキング方法の手順を示すフローチャートである。
【図２９】実施例１０におけるパッキング方法の手順を示すフローチャートである。
【図３０】実施例１１におけるパッキング方法の手順を示すフローチャートである。
【図３１】実施例１１におけるパッキング方法の手順を示すフローチャートである。
【図３２】実施例１１における符号量制御の単位の一例を示す図である。
【図３３】民生用ディジタルＶＴＲの基本構成を示すブロック図である。
【図３４】シンクブロックのデータの配置を示す図である。
【図３５】従来の高能率符号化装置の構成を示すブロック図である。
【図３６】直交変換係数をスキャンニングする順序を示す図である。
【図３７】従来の他の高能率符号化装置の構成を示すブロック図である。
【図３８】図３７に示す高能率符号化装置におけるエッジ検出の方法を示す図である。
【図３９】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図４０】図３９のクラス分け回路におけるクラス分けを表す図である。
【図４１】図３９の量子化器においてそれぞれ一括して量子化ステップ切り換える直交変換係数の領域を表す図である。
【図４２】図３９の量子化器で使う量子化テーブルの番号と量子化ステップとを表す図である。
【図４３】図３９の量子化器の量子化ステップ特性を表す図である。
【図４４】図３９の可変長符号化器が出力するデータ量と入力映像信号の情報量との関係を表す図である。
【図４５】図４２の８個の量子化テーブルのうちの２個を示す図である。
【図４６】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図４７】エリア分割の例を示す図である。
【図４８】Ｑナンバーと量子化ステップとの例を示す図である。
【図４９】従来の更に他の高能率符号化装置の構成を示すブロック図である。
【図５０】パッキング回路の内部構成を示すブロック図である。
【図５１】テープ上の記録フォーマットを模式的に示す図である。
【図５２】記録信号の構成を模式的に示す図である。
【図５３】マクロブロックの構成を模式的に示す図である。
【符号の説明】
１ 直交変換回路、３ 特徴抽出回路、４ 量子化ステップ決定回路、５ 量子化器、６ 可変長符号化器、１１ 全領域ＭＡＸ値検出回路、１２ 低域部ＭＡＸ値検出回路、１３ 水平高域部ＭＡＸ値検出回路、１４ 垂直高域部ＭＡＸ値検出回路、１５ 斜め高域部ＭＡＸ値検出回路、２３ 水平評価回路、２６ 垂直評価回路、２９ 斜め評価回路、３３ 量子化ステップ調整信号発生回路、４１ ブロック化回路、４２ 直交変換回路、４４ 係数選択回路、４５ 評価値算出回路、４６ 検出回路、４７ 量子化ステップ決定回路、４８ 量子化器、４９ 可変長符号化器、８１ ブロック化回路、８２ 直交変換回路、８３ クラス分け回路、８４ 量子化器、８５ 可変長符号化器、８７ 量子化ステップ幅選択回路、８８ デッドゾーン切り換え回路、８９ 符号量制御回路、９１ 高能率符号化装置、９３ 復号化装置、９４ 可変長復号化器、９５ 逆量子化器、９６ 量子化テーブル判別回路、９７ 逆直交変換回路、１０１ ブロック化回路、１０２ ＤＣＴ回路、１０３ アクティビティ決定回路、１０４ Ｑナンバー決定回路、１０５ 量子化器、１０６ 可変長符号化器、１０８ 処理順序決定回路、１０９ アクティビティ修正回路、１１１ ブロッキング・シャフリング回路、１１２ ＤＣＴ回路、１１３ 符号量制御回路、１１４ 量子化器、１１５ 可変長符号化器、１１６ パッキング回路、１１７ 赤検出回路。
Claims (3)
- 映像信号をブロック化する手段と、ブロック化した映像信号を直交変換する手段と、直交変換係数を適応的に量子化する手段と、量子化した直交変換係数を可変長符号化する手段とを備えた高能率符号化装置において、
前記ブロックの直交変換係数から低域係数の絶対値の最大値ａ及び高域係数の絶対値の最大値ｂを選択する係数選択手段と、
前記選択した係数ａと係数ｂとに基づいて評価値をｒ＝ｂ／ａにより求める評価値算出手段と、
前記評価値ｒが所定値ＴＬとＴＨとの範囲内である場合にエッジが存在するブロックとして検出するエッジ検出手段と、
前記検出したブロックの量子化ステップを決定する量子化ステップ決定手段と
を備えることを特徴とする高能率符号化装置。 - ｍ，ｎを自然数（但しｍ＜ｎ）として、ＴＬ＝（１／２） m 、ＴＬ＝（１／２） m −（１／２） n 、または、ＴＬ＝（１／２） m ＋（１／２） n であることを特徴とする請求項１記載の高能率符号化装置。
- ｊを自然数、ｋを正整数として、ＴＨ＝２ j 、ＴＨ＝２ j −（１／２） k 、または、ＴＨ＝２ j ＋（１／２） k であることを特徴とする請求項１記載の高能率符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09260294A JP3581935B2 (ja) | 1993-10-18 | 1994-04-28 | 高能率符号化装置 |
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28430993 | 1993-10-18 | ||
| JP5-284308 | 1993-10-18 | ||
| JP28430893 | 1993-10-18 | ||
| JP5-284309 | 1993-10-18 | ||
| JP34995493 | 1993-12-27 | ||
| JP5-349953 | 1993-12-27 | ||
| JP34995093 | 1993-12-27 | ||
| JP5-349954 | 1993-12-27 | ||
| JP34995393 | 1993-12-27 | ||
| JP5-349950 | 1993-12-27 | ||
| JP09260294A JP3581935B2 (ja) | 1993-10-18 | 1994-04-28 | 高能率符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07236142A JPH07236142A (ja) | 1995-09-05 |
| JP3581935B2 true JP3581935B2 (ja) | 2004-10-27 |
Family
ID=27551877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09260294A Expired - Fee Related JP3581935B2 (ja) | 1993-10-18 | 1994-04-28 | 高能率符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3581935B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3928605B2 (ja) | 2003-08-06 | 2007-06-13 | ソニー株式会社 | 雑音除去装置、雑音除去方法及びプログラム |
| EP1564997A1 (en) * | 2004-02-12 | 2005-08-17 | Matsushita Electric Industrial Co., Ltd. | Encoding and decoding of video images based on a quantization with an adaptive dead-zone size |
| KR100860147B1 (ko) * | 2004-02-20 | 2008-09-24 | 닛본 덴끼 가부시끼가이샤 | 화상 부호화 방법, 그 장치 및 제어 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 |
| JP4736598B2 (ja) * | 2005-07-27 | 2011-07-27 | ソニー株式会社 | ノイズ除去回路及びノイズ除去方法 |
| JP5031419B2 (ja) * | 2007-03-26 | 2012-09-19 | 三菱電機株式会社 | 符号化装置 |
| US8531321B1 (en) * | 2011-07-21 | 2013-09-10 | Luca Rossato | Signal processing and inheritance in a tiered signal quality hierarchy |
| JP6486120B2 (ja) * | 2015-01-29 | 2019-03-20 | キヤノン株式会社 | 符号化装置、符号化装置の制御方法、及びプログラム |
-
1994
- 1994-04-28 JP JP09260294A patent/JP3581935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07236142A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5724097A (en) | Adaptive quantization of video based on edge detection | |
| EP0582819B1 (en) | Digital image signal processing apparatus and method | |
| EP0558016B1 (en) | Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner | |
| US5144426A (en) | Motion compensated prediction interframe coding system | |
| EP0349847B1 (en) | Method of and apparatus for compressing image data | |
| US5337087A (en) | Video signal encoding apparatus | |
| US5038389A (en) | Encoding of a picture signal in consideration of contrast in each picture and decoding corresponding to the encoding | |
| US5475502A (en) | Variable length-adaptive image data compression method and apparatus | |
| US6912318B2 (en) | Method and system for compressing motion image information | |
| JP3097665B2 (ja) | 異常検出機能を備えたタイムラプスレコーダ | |
| JPH0583696A (ja) | 画像符号化装置 | |
| US6668021B2 (en) | Encoding apparatus | |
| JPH0563996A (ja) | 画像処理装置 | |
| JPH05219385A (ja) | 画像圧縮・伸張方法および装置 | |
| JP3581935B2 (ja) | 高能率符号化装置 | |
| JP3569963B2 (ja) | 画像圧縮装置 | |
| JPH06153172A (ja) | 符号量制御方式 | |
| JP3190164B2 (ja) | 符号量見積り装置 | |
| JPH05168001A (ja) | 画像符号化装置 | |
| JP3127629B2 (ja) | ディジタル画像信号のエラー修整装置 | |
| JP3958033B2 (ja) | 動画像情報の圧縮方法およびそのシステム | |
| JP3262114B2 (ja) | 映像信号符号化装置、および映像信号符号化方法 | |
| JP3218744B2 (ja) | ディジタル画像信号の伝送装置 | |
| EP1170956A2 (en) | Method and system for compressing motion image information | |
| JPH07288809A (ja) | ディジタル画像信号の符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |