JP3576323B2 - Heat treatment method for compound semiconductor - Google Patents
Heat treatment method for compound semiconductor Download PDFInfo
- Publication number
- JP3576323B2 JP3576323B2 JP21429896A JP21429896A JP3576323B2 JP 3576323 B2 JP3576323 B2 JP 3576323B2 JP 21429896 A JP21429896 A JP 21429896A JP 21429896 A JP21429896 A JP 21429896A JP 3576323 B2 JP3576323 B2 JP 3576323B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- heat treatment
- film
- gallium
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、化合物半導体基板及びエピタキシャル薄膜等の熱処理方法に関し、特にイオン注入後の活性化アニール等の高温の熱処理方法に関する。
【0002】
【従来の技術】
ガリウム砒素、アルミニウムガリウム砒素など砒素を構成元素とする3−5族化合物半導体基板にイオン注入法により不純物を添加し、導電キャリアとして利用する場合、注入時に発生する結晶欠陥の復元や、添加した不純物原子を所望の格子位置に移動させるため、活性化と呼ばれる熱処理を必要とする。一般にこの熱処理温度は砒素の蒸発温度より高い。そのため、半導体基板表面から砒素分子が蒸発し、砒素空孔が発生し、キャリアの活性化率の低下や、半導体基板表面の平坦性の劣化、さらに半導体基板表面に残留するガリウムが原因となって、電子デバイスの特性が変動するという問題があった。
【0003】
砒素の蒸発が原因となる上記問題を解決する方法として、雰囲気制御アニール法やキャップアニール法が提案されている。このうち雰囲気制御アニール法は、熱処理装置の雰囲気中に過剰の砒素圧を加えながら加熱する方法で、一般に砒素圧源としてアルシンが用いられている。このアルシンは、非常に毒性が強く、安全性の面で大きな問題があった。また、アルシンを使用しない方法もいくつか提案されているが、熱処理装置の構造が非常に複雑になったり、十分な砒素圧が得られないという欠点があった。さらに、砒素圧源の純度が低いため半導体基板を汚染するという欠点があった。
【0004】
これに対しキャップアニール法は、半導体基板表面を熱的に安定な保護膜で覆い熱処理する方法で、簡便な方法として広く採用されている。特に、短時間に急熱急冷を行うことができる赤外線ランプを加熱源としたランプアニール法により熱処理する際、半導体基板上に形成する保護膜について、多くの研究がなされている。
【0005】
例えば、熱処理する半導体基板をガリウム砒素とした場合、表面に保護膜として酸化シリコン膜を形成し熱処理を行うと、ガリウムが酸化シリコン膜中に拡散し、保護膜としては適当でないという結果が得られている。また、窒化シリコン膜を保護膜とする場合、窒化シリコンとガリウム砒素の熱膨張率が異なり、保護膜が剥離したり亀裂が生じ、保護膜として機能しない場合があった。図2に、ガリウム砒素基板上に直接、窒化シリコン膜を1500オングストローム堆積させ、850℃、25秒間ランプアニールした後の窒化シリコン膜の表面状態を示す。表面に亀裂や剥離が見られ、保護膜として機能しないことは明らかである。
【0006】
このような欠点を解消した保護膜として、酸化シリコン膜と窒化シリコン膜を交互に積層したり、これらの複合膜を使用する方法が提案されている。しかし、酸化シリコン膜と窒化シリコン膜を交互に形成する場合、それぞれの膜をCVD法で形成するにはそれぞれの膜の形成のためのガス組成が異なり、同一反応炉内で形成したとしても、一方の膜を形成した後、反応ガスを取り去り、改めて別の膜を形成するためのガスを導入するという工程を経なければならず、製造工程が複雑になるという欠点があった。また、酸化シリコンと窒化シリコンの複合膜である窒化珪素酸膜を形成する場合、窒素と酸素の組成を制御することが困難であったり、窒化シリコン膜に比べて砒素の蒸発を阻止する能力が低いという欠点があった。
【0007】
【発明が解決しようとする課題】
本発明は、従来提案されている保護膜とは異なり、簡便な製造方法で形成することができる新たな保護膜を使用する化合物半導体の熱処理方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は上記目的を達成するため、3−5族化合物半導体の熱処理方法において、3−5族化合物半導体基板表面を窒化し、該半導体基板を組成する元素の窒化物を形成した後、該窒化物上に窒化シリコンからなる膜を連続的に形成して、前記3−5族化合物半導体基板表面を被覆し、熱処理することを特徴とするものである。特に、前記窒化物は、少なくともヒドラジン、ジメチルヒドラジンあるいはアンモニアのいずれかを含むガスのプラズマを前記3−5族化合物半導体表面に接触させて形成することにより、複雑な製造工程を経ることなく、本発明の熱処理方法を実現する保護膜を形成することができるように構成している。
【0009】
【発明の実施の形態】
以下、本発明の第1の実施の形態について、ガリウム砒素基板上に保護膜として窒化ガリウムを介して窒化シリコンを形成する場合を例に取り、説明する。まず、通常のプラズマCVD法に使用するチャンバー内にガリウム砒素基板をセットする。チャンバー内を、一旦排気した後、所定の濃度となるようにアンモニアを導入する。ここで、ガリウム砒素基板は、300〜500℃程度に加熱しておく。所定の真空度で安定したところで、高周波電圧を印加し、プラズマを発生させる。ガリウム砒素基板表面は、高温に加熱されるほど、その表面から砒素が蒸発し、ガリウムリッチな表面となっている。このような表面に、アンモニアプラズマが接触すると、表面のガリウムが窒化され、表面に窒化ガリウムが生成する。
【0010】
その後、ガリウム砒素基板温度を300℃程度とし、チャンバー内にモノシランを所定の流量で導入する。チャンバー内には、アンモニア及び窒素が導入されており、チャンバー内のモノシランの分圧が高くなり、所定の分圧に達したところで、窒化ガリウム上に窒化シリコンが堆積しはじめる。
【0011】
一旦、高周波電圧の印加を停止し、モノシラン、アンモニア及び窒素のそれぞれの分圧を所定の値に設定し、所定の厚さの窒化シリコンを堆積させる。
【0012】
図1に保護膜の形成方法を模式的に示す。ガリウム砒素(GaAs)基板表面のガリウム原子1及び砒素原子2は、高温に加熱されると、砒素原子2が蒸発し、基板表面は、ガリウムリッチな状態となる(図1A)。このような表面にアンモニアプラズマが接触すると、窒素原子3がガリウム原子1と結合し、基板表面に窒化ガリウム(GaN)が生成すると考えられる(図1B)。更に、通常の方法でモノシランプラズマ及びアンモニアプラズマに接触させることで、窒素原子3とシリコン原子が堆積し、窒化シリコン膜が形成されることになる。このように形成した窒化ガリウム膜は、ガリウム砒素基板上に連続的に形成され、ガリウム砒素と窒化シリコン間に存在する応力を緩和する構造となる。
【0013】
ガリウム砒素基板にシリコンイオンを注入した後の活性化アニールに、保護膜として使用した結果、剥離や亀裂が生成せず、保護膜として有効であることがわかった。尚、半導体装置を形成する際には、窒化シリコン及び窒化ガリウムは除去されるから、露出する表面は、ガリウムと砒素が化学量論的な割合で存在し、清浄な表面上に半導体装置を形成することができる。
【0014】
次に本発明の第2の実施の形態について説明する。第1の実施の形態では、ガリウム砒素基板を500℃程度に加熱し、アンモニアプラズマと接触させるのに対し、第2の実施の形態では、ガリウム砒素基板は、300℃程度までの加熱にとどめる。この温度では、アンモニアプラズマとガリウム砒素基板を接触させても、窒化ガリウムの生成が少ないため、チャンバー内に導入するガスを変更するのが好ましい。
【0015】
まず、チャンバー内にガリウム砒素基板をセットする。チャンバー内を、一旦排気した後、所定の濃度となるようにヒドラジンあるいはジメチルヒドラジンをキャリアガスである窒素ガスとともに導入する。ここで、ガリウム砒素基板は、300℃程度の加熱で十分である。所定の真空度で安定したところで、高周波電圧を印加し、プラズマを発生させる。ガリウム砒素基板表面は、300℃程度の加熱にとどまるため、その表面からの砒素の蒸発は少なく、ほぼ化学量論的な組成の表面となっている。このような表面に、ヒドラジンプラズマあるいはジメチルヒドラジンプラズマが接触すると、表面に窒化ガリウムが生成する。
【0016】
その後、第1の実施の形態同様、窒化ガリウム上に窒化シリコン膜を形成し保護膜とする。このように形成した保護膜を活性化アニールに使用した結果、第1の実施の形態同様、剥離や亀裂の発生が抑えられ、良好な結果が得られた。
【0017】
上述の実施の形態のほか、プラズマCVD法の代わりに熱CVD法やスパッタ法により、ガリウム砒素基板上に窒化ガリウムを形成することも可能である。また、窒化シリコン膜を窒化珪素酸膜や酸化シリコン膜と組み合わせた多層膜としても良い。
【0018】
更に別の実施の形態として、ガリウム砒素基板上にエピタキシャル成長層を形成し、保護膜として使用することも可能である。ガリウム砒素基板表面に窒化ガリウムをエピタキシャル成長させる方法としては、通常のMBE法やMOCVD法等を採用することができる。窒化ガリウム上に形成する窒化シリコン膜も、エピタキシャル成長法により形成することが可能である。また、窒化ガリウムをエピタキシャル成長させた後、CVD法等により窒化シリコン膜を形成する方法を採用しても良い。更に、窒化シリコン膜を窒化珪素酸膜や酸化シリコン膜と組み合わせた多層膜とすることも可能である。
【0019】
このようにエピタキシャル成長法により形成した膜を、ガリウム砒素基板にシリコンイオンを注入した後の活性化アニールの保護膜として使用した場合も、剥離や亀裂が生成せず、保護膜として有効であることがわかった。
【0020】
以上3−5族化合物半導体のうち、ガリウム砒素基板を例に説明を行ってきたが、異なる蒸発温度を有する元素からなる他の化合物半導体、例えばアルミニウムガリウム砒素、インジウム燐、ガリウム燐等においても、本発明が効果的であることはいうまでもない。
【0021】
具体的には、アルミニウムガリウム砒素の場合は、上述のガリウム砒素とほぼ同一の方法で可能である。インジウム燐の場合は、インジウム燐基板表面をアンモニア等のプラズマに接触させ、あるいはエピタキシャル成長法により、インジウム燐基板表面に、窒化インジウムを形成し、更にその上に窒化シリコン膜を形成する。同様にガリウム燐の場合は、ガリウム燐基板上に窒化ガリウムを形成し、更にその上に窒化シリコン膜を形成すればよい。これらの場合も、化合物半導体基板と窒化シリコン膜との熱膨張率の差によって生じる窒化シリコン膜の剥離、亀裂の生成が、基板と保護膜間に形成した窒化物が、応力の緩和層として作用することのよって抑制することが可能となる。
【0022】
更に本発明の熱処理方法は、急速加熱、急速冷却を行うランプアニール法に限らず、抵抗加熱等砒素の蒸発が問題となるプロセスを行う際の保護膜として使用しても、効果的である。
【0023】
【発明の効果】
以上説明したように本発明によれば、化合物半導体と保護膜の熱膨張率の差によって生ずる保護膜の剥離、亀裂の生成を、化合物半導体を組成する元素の窒化物を介在させることにより抑制することができた。この保護膜は、簡便な方法で提供することが可能である。このような保護膜を形成した化合物半導体基板を熱処理し、半導体装置を形成すれば、化合物半導体基板表面は、化学量論的な割合で構成元素が存在する清浄な表面となり、良好な特性の半導体装置を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明する説明図である。
【図2】従来方法によるランプアニール後の窒化シリコン膜の表面状態を示す。
【符号の説明】
1 ガリウム原子
2 砒素原子
3 窒素原子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a heat treatment method for a compound semiconductor substrate and an epitaxial thin film, and more particularly to a high-temperature heat treatment method such as activation annealing after ion implantation.
[0002]
[Prior art]
When an impurity is added to a Group III-V compound semiconductor substrate containing arsenic such as gallium arsenide or aluminum gallium arsenide by ion implantation and used as a conductive carrier, crystal defects generated at the time of implantation are restored or the added impurity is removed. In order to move atoms to a desired lattice position, a heat treatment called activation is required. Generally, this heat treatment temperature is higher than the arsenic evaporation temperature. As a result, arsenic molecules evaporate from the surface of the semiconductor substrate, arsenic vacancies are generated, and the activation rate of carriers is reduced, the flatness of the semiconductor substrate surface is deteriorated, and gallium remaining on the semiconductor substrate surface is a cause. There has been a problem that the characteristics of the electronic device fluctuate.
[0003]
As a method for solving the above-mentioned problem caused by arsenic evaporation, an atmosphere control annealing method and a cap annealing method have been proposed. Among them, the atmosphere control annealing method is a method of heating while applying an excessive arsenic pressure in the atmosphere of a heat treatment apparatus, and generally uses arsine as an arsenic pressure source. This arsine is very toxic and has a major safety problem. Some methods that do not use arsine have also been proposed, but have the disadvantage that the structure of the heat treatment apparatus becomes very complicated and that a sufficient arsenic pressure cannot be obtained. Further, there is a drawback that the semiconductor substrate is contaminated because the purity of the arsenic pressure source is low.
[0004]
On the other hand, the cap annealing method is a method of covering the surface of a semiconductor substrate with a thermally stable protective film and performing heat treatment, and is widely adopted as a simple method. In particular, many studies have been made on a protective film formed on a semiconductor substrate when heat treatment is performed by a lamp annealing method using an infrared lamp capable of performing rapid thermal quenching in a short time as a heating source.
[0005]
For example, if the semiconductor substrate to be heat-treated is gallium arsenide, if a silicon oxide film is formed as a protective film on the surface and heat treatment is performed, the result is that gallium diffuses into the silicon oxide film and is not suitable as a protective film. ing. Further, when a silicon nitride film is used as a protective film, the thermal expansion coefficients of silicon nitride and gallium arsenide are different, and the protective film may be peeled or cracked, and may not function as a protective film. FIG. 2 shows the surface state of the silicon nitride film after depositing a 1500 angstrom silicon nitride film directly on the gallium arsenide substrate and performing lamp annealing at 850 ° C. for 25 seconds. It is clear that cracks and peeling are seen on the surface and do not function as a protective film.
[0006]
As a protective film that solves such a defect, a method of alternately stacking a silicon oxide film and a silicon nitride film or using a composite film of these has been proposed. However, when the silicon oxide film and the silicon nitride film are formed alternately, the gas composition for forming each film is different when forming each film by the CVD method, and even if they are formed in the same reaction furnace, After the formation of one film, the reaction gas must be removed, and a step of introducing a gas for forming another film must be performed, which has a drawback that the manufacturing process is complicated. When a silicon nitride oxide film, which is a composite film of silicon oxide and silicon nitride, is formed, it is difficult to control the composition of nitrogen and oxygen, and the ability to prevent arsenic evaporation is higher than that of a silicon nitride film. There was a disadvantage of being low.
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a heat treatment method for a compound semiconductor using a new protective film that can be formed by a simple manufacturing method, unlike the conventionally proposed protective film.
[0008]
[Means for Solving the Problems]
Since the present invention is to achieve the above object, in a heat treatment method of the group III-V compound semiconductor, and nitride III-V group compound semiconductor substrate surface, after forming a nitride of an element composition of the semiconductor substrate, nitride a film made of nitrided silicon Butsujo formed successively, covering the 3-5 group compound semiconductor substrate surface, it is characterized in that the heat treatment. In particular, the nitride is at least hydrazine, by Rukoto to form a plasma of the gas is brought into contact with the group III-V compound semiconductor surface containing either dimethyl hydrazine, or ammonia, without a complicated manufacturing process, It is configured such that a protective film for realizing the heat treatment method of the present invention can be formed.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the first embodiment of the present invention will be described with reference to an example in which silicon nitride is formed on a gallium arsenide substrate via gallium nitride as a protective film. First, a gallium arsenide substrate is set in a chamber used for a normal plasma CVD method. After the chamber is once evacuated, ammonia is introduced so as to have a predetermined concentration. Here, the gallium arsenide substrate is heated to about 300 to 500 ° C. When it is stabilized at a predetermined degree of vacuum, a high frequency voltage is applied to generate plasma. As the surface of the gallium arsenide substrate is heated to a higher temperature, arsenic evaporates from the surface, resulting in a gallium-rich surface. When ammonia plasma comes into contact with such a surface, gallium on the surface is nitrided and gallium nitride is generated on the surface.
[0010]
Thereafter, the temperature of the gallium arsenide substrate is set to about 300 ° C., and monosilane is introduced into the chamber at a predetermined flow rate. Ammonia and nitrogen are introduced into the chamber, and the partial pressure of monosilane in the chamber increases. When a predetermined partial pressure is reached, silicon nitride starts to be deposited on gallium nitride.
[0011]
Once the application of the high-frequency voltage is stopped, the partial pressure of each of monosilane, ammonia and nitrogen is set to a predetermined value, and silicon nitride having a predetermined thickness is deposited.
[0012]
FIG. 1 schematically shows a method of forming a protective film. When the
[0013]
When used as a protective film in activation annealing after silicon ions were implanted into a gallium arsenide substrate, no peeling or cracking was generated, indicating that the film was effective as a protective film. Since silicon nitride and gallium nitride are removed when a semiconductor device is formed, gallium and arsenic are present at a stoichiometric ratio on the exposed surface, and the semiconductor device is formed on a clean surface. can do.
[0014]
Next, a second embodiment of the present invention will be described. In the first embodiment, the gallium arsenide substrate is heated to about 500 ° C. and brought into contact with the ammonia plasma, whereas in the second embodiment, the gallium arsenide substrate is heated only to about 300 ° C. At this temperature, even if the gallium arsenide substrate is brought into contact with the ammonia plasma, the amount of gallium nitride generated is small. Therefore, it is preferable to change the gas introduced into the chamber.
[0015]
First, a gallium arsenide substrate is set in a chamber. After the chamber is once evacuated, hydrazine or dimethylhydrazine is introduced together with nitrogen gas as a carrier gas so as to have a predetermined concentration. Here, heating the gallium arsenide substrate at about 300 ° C. is sufficient. When it is stabilized at a predetermined degree of vacuum, a high frequency voltage is applied to generate plasma. Since the surface of the gallium arsenide substrate is heated only at about 300 ° C., evaporation of arsenic from the surface is small, and the surface has a substantially stoichiometric composition. When hydrazine plasma or dimethylhydrazine plasma contacts such a surface, gallium nitride is generated on the surface.
[0016]
Then, as in the first embodiment, a silicon nitride film is formed on gallium nitride to form a protective film. As a result of using the protective film thus formed for activation annealing, as in the first embodiment, the occurrence of peeling and cracking was suppressed, and good results were obtained.
[0017]
In addition to the above-described embodiment, gallium nitride can be formed on a gallium arsenide substrate by a thermal CVD method or a sputtering method instead of the plasma CVD method. Further, a multilayer film in which a silicon nitride film is combined with a silicon nitride oxide film or a silicon oxide film may be used.
[0018]
As still another embodiment, it is possible to form an epitaxial growth layer on a gallium arsenide substrate and use it as a protective film. As a method for epitaxially growing gallium nitride on the surface of the gallium arsenide substrate, an ordinary MBE method, MOCVD method, or the like can be employed. A silicon nitride film formed over gallium nitride can also be formed by an epitaxial growth method. Further, a method of forming a silicon nitride film by a CVD method or the like after epitaxially growing gallium nitride may be employed. Further, it is possible to form a multilayer film in which the silicon nitride film is combined with a silicon nitride oxide film or a silicon oxide film.
[0019]
Even when the film formed by the epitaxial growth method is used as a protective film for activation annealing after silicon ions are implanted into a gallium arsenide substrate, it is effective as a protective film without peeling or cracking. all right.
[0020]
Although the gallium arsenide substrate has been described as an example among the group III-V compound semiconductors, other compound semiconductors composed of elements having different evaporation temperatures, for example, aluminum gallium arsenide, indium phosphorus, gallium phosphorus, etc. It goes without saying that the present invention is effective.
[0021]
Specifically, in the case of aluminum gallium arsenide, it is possible to use almost the same method as the above gallium arsenide. In the case of indium phosphide, the surface of the indium phosphide substrate is contacted with plasma such as ammonia, or indium nitride is formed on the surface of the indium phosphide substrate by an epitaxial growth method, and a silicon nitride film is further formed thereon. Similarly, in the case of gallium phosphide, gallium nitride may be formed on a gallium phosphide substrate, and a silicon nitride film may be further formed thereon. Also in these cases, the separation and cracking of the silicon nitride film caused by the difference in the coefficient of thermal expansion between the compound semiconductor substrate and the silicon nitride film cause the nitride formed between the substrate and the protective film to act as a stress relaxation layer. By doing so, it is possible to suppress it.
[0022]
Furthermore, the heat treatment method of the present invention is not limited to the lamp annealing method of performing rapid heating and rapid cooling, and is effective even when used as a protective film in performing a process in which arsenic evaporation is a problem, such as resistance heating.
[0023]
【The invention's effect】
As described above, according to the present invention, peeling of the protective film and generation of cracks caused by a difference in the coefficient of thermal expansion between the compound semiconductor and the protective film are suppressed by interposing a nitride of an element constituting the compound semiconductor. I was able to. This protective film can be provided by a simple method. If the compound semiconductor substrate on which such a protective film is formed is heat-treated to form a semiconductor device, the surface of the compound semiconductor substrate becomes a clean surface on which constituent elements are present in a stoichiometric ratio, and a semiconductor having good characteristics. A device can be formed.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating an embodiment of the present invention.
FIG. 2 shows a surface state of a silicon nitride film after lamp annealing according to a conventional method.
[Explanation of symbols]
1
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21429896A JP3576323B2 (en) | 1996-07-25 | 1996-07-25 | Heat treatment method for compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21429896A JP3576323B2 (en) | 1996-07-25 | 1996-07-25 | Heat treatment method for compound semiconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1041312A JPH1041312A (en) | 1998-02-13 |
JP3576323B2 true JP3576323B2 (en) | 2004-10-13 |
Family
ID=16653425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21429896A Expired - Fee Related JP3576323B2 (en) | 1996-07-25 | 1996-07-25 | Heat treatment method for compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576323B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007235000A (en) * | 2006-03-03 | 2007-09-13 | Eudyna Devices Inc | Method for processing semiconductor, semiconductor device, and its manufacturing method |
KR101397021B1 (en) | 2007-11-27 | 2014-05-21 | 삼성에스디아이 주식회사 | Cathode active material, method of preparing the same, and cathode and lithium battery containing the material |
JP5318920B2 (en) * | 2011-07-06 | 2013-10-16 | クラリオン株式会社 | Information terminal and cruise control device for electric vehicles |
US10490475B2 (en) * | 2015-06-03 | 2019-11-26 | Asm Ip Holding B.V. | Methods for semiconductor passivation by nitridation after oxide removal |
-
1996
- 1996-07-25 JP JP21429896A patent/JP3576323B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1041312A (en) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07235692A (en) | Compound semiconductor device and forming method thereof | |
JP3576323B2 (en) | Heat treatment method for compound semiconductor | |
KR100243623B1 (en) | Epitaxial wafer and fabricating method thereof | |
JP5314233B2 (en) | Semiconductor material having controlled conductivity and method for manufacturing semiconductor device | |
Friedrich et al. | Oxide degradation during selective epitaxial growth of silicon | |
JPH0236059B2 (en) | KAGOBUTSU HANDOTAINOSEICHOHOHO | |
JPH01270593A (en) | Method for forming compound semiconductor layer | |
JPH04233277A (en) | Transistor provided with layer of cubic boron nitride | |
JPS63303062A (en) | Apparatus for producing semiconductor integrated circuit | |
Jang et al. | Growth of epitaxial Si 1-x Ge x layers at 750° C by VLPCVD | |
JPS6315442A (en) | Semiconductor substrate | |
JPH049760B2 (en) | ||
Murota | Epitaxial growth techniques: low-temperature epitaxy | |
JPH10308389A (en) | Manufacture of semiconductor device | |
US7691725B2 (en) | Method for manufacturing semiconductor device | |
JPS63158836A (en) | Manufacture of semiconductor element | |
JPH10242055A (en) | Nitride semiconductor film forming method | |
KR0167239B1 (en) | Method of isolation film on a semiconductor device | |
JPH0194662A (en) | Manufacture of mis type semiconductor using gallium arsenide | |
JPH01243513A (en) | Compound semiconductor substrate | |
JPH057358B2 (en) | ||
JPH06291052A (en) | Compound semiconductor substrate, semiconductor device using it, and manufacture of semiconductor substrate | |
JPH0243720A (en) | Molecular beam epitaxial growth method | |
JPH02175690A (en) | Production of substrate of compound semiconductor | |
JPS63193533A (en) | Manufacture of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |