JPH01270593A - Method for forming compound semiconductor layer - Google Patents

Method for forming compound semiconductor layer

Info

Publication number
JPH01270593A
JPH01270593A JP9875988A JP9875988A JPH01270593A JP H01270593 A JPH01270593 A JP H01270593A JP 9875988 A JP9875988 A JP 9875988A JP 9875988 A JP9875988 A JP 9875988A JP H01270593 A JPH01270593 A JP H01270593A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
single crystal
semiconductor layer
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9875988A
Other languages
Japanese (ja)
Inventor
Kuninori Kitahara
邦紀 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9875988A priority Critical patent/JPH01270593A/en
Publication of JPH01270593A publication Critical patent/JPH01270593A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PURPOSE:To form a compound semiconductor layer having flat surface and prescribed thickness exclusively in a prescribed region by forming a silicon single crystal substrate covered with an insulation layer having an opening at a prescribed position and carrying out selective epitaxial growth of a compound semiconductor layer on the substrate surface exposed in the above opening using an ALE process. CONSTITUTION:A silicon single crystal substrate 1 has a surface covered with an insulation layer 2 (e.g., SiO2 layer) having an opening 8 at a prescribed position. The substrate is placed in a vapor growth apparatus and heated at a prescribed temperature. Raw material gases containing individual elements for constructing the desired compound semiconductor layer are introduced into the vapor growth apparatus staggering the introduction time. The above compound semiconductor layer 6 can be selectively deposited by epitaxial growth on the surface of the silicon single crystal substrate 1 exposed in the opening 8. A single crystal layer having a thickness of about 3mum which is required to form a semiconductor device can be produced by selectively depositing a single crystal layer 7 on the above semiconductor layer 6 by a vapor growth process which gives a high-purity single crystal at high rate of growth.

Description

【発明の詳細な説明】 〔概 要〕 シリコン単結晶基板上に化合物半導体層を形成する方法
に関し。
[Detailed Description of the Invention] [Summary] This invention relates to a method for forming a compound semiconductor layer on a silicon single crystal substrate.

シリコン単結晶基板上の所定領域にのみ平坦かつ半導体
装置を形成するに必要な厚さを有する化合物半導体層を
選択的に形成することを目的とし。
The purpose of this method is to selectively form a compound semiconductor layer that is flat and has the thickness necessary to form a semiconductor device only in a predetermined region on a silicon single crystal substrate.

所定位置に設けられた開口を有する絶縁層が形成された
1表面を有するシリコン単結晶基板を気相成長装置内に
設置し、所望の化合物半導体層を構成する元素を個々に
含有する原料ガスを異なる時間に該気相成長装置内に導
入することによって該開口内に露出する該シリコン単結
晶基板表面に該化合物半導体層を選択的に成長させるこ
とから構成される。
A silicon single crystal substrate having one surface on which an insulating layer with openings provided at predetermined positions is formed is placed in a vapor phase growth apparatus, and a source gas containing individual elements constituting a desired compound semiconductor layer is supplied. The compound semiconductor layer is selectively grown on the surface of the silicon single crystal substrate exposed in the opening by introducing the compound semiconductor layer into the vapor phase growth apparatus at different times.

〔産業上の利用分野〕[Industrial application field]

本発明は、化合物半導体層のエピタキシャル成長方法に
係り、とくに、シリコン単結晶基板上にガリウム砒素等
の化合物半導体の単結晶層を形成する方法に関する。
The present invention relates to a method for epitaxially growing a compound semiconductor layer, and particularly to a method for forming a single crystal layer of a compound semiconductor such as gallium arsenide on a silicon single crystal substrate.

〔従来の技術〕[Conventional technology]

ガリウム砒素(GaAs)やインジュウム燐(InP)
あるいはその他の混晶化合物半導体単結晶を用いた半導
体装置の高性能化、高集積化、量産性の向上環の要求に
応じるために、シリコン基板上にこれら化合物半導体の
単結晶層を形成する試みが行われている。このようなシ
リコン基板と化合物半導体単結晶層から成る複合基板は
Gallium arsenide (GaAs) and indium phosphide (InP)
Or attempts to form single crystal layers of these compound semiconductors on silicon substrates in order to meet the demands for higher performance, higher integration, and improved mass productivity of semiconductor devices using single crystal mixed compound semiconductors. is being carried out. This is a composite substrate consisting of a silicon substrate and a compound semiconductor single crystal layer.

(a)シリコン基板は比較的大口径のウェハが入手でき
るため、従来、化合物半導体基板を用いて製造されてい
る半導体装置の量産性を向上できる(blシリコン基板
は化合物半導体層に比べ熱伝導がよいため、上記のよう
な複合基板上の化合物半導体単結晶層に形成された半導
体装置に対する熱放散の制約を緩和できる (C)シリコン基板と化合物半導体単結晶層のそれぞれ
に適した半導体装置を形成することにより。
(a) Silicon substrates can be obtained in relatively large-diameter wafers, which can improve the mass productivity of semiconductor devices conventionally manufactured using compound semiconductor substrates (bl Silicon substrates have poor thermal conductivity compared to compound semiconductor layers. (C) Formation of semiconductor devices suitable for each of the silicon substrate and the compound semiconductor single crystal layer. By doing.

異種の半導体装置を組合せた複合モノリシック集積回路
5例えばシリコントランジスタと発光ダイオードを1つ
の半導体基板に搭載した0BIC(光電集積回路)を形
成できる 等の長所を有する。
It has the advantage that it is possible to form a composite monolithic integrated circuit 5 in which different types of semiconductor devices are combined, such as an OBIC (photoelectric integrated circuit) in which a silicon transistor and a light emitting diode are mounted on one semiconductor substrate.

一般に化合物半導体単結晶層の熱膨張係数はシリコン基
板の熱膨張率より大きいため、化合物半導体単結晶層が
全面に形成されたシリコン基板を室温に冷却したとき、
基板には化合物半導体単結晶層を内側にして反りが生じ
、甚だしい場合には。
Generally, the thermal expansion coefficient of a compound semiconductor single crystal layer is larger than that of a silicon substrate, so when a silicon substrate with a compound semiconductor single crystal layer formed on its entire surface is cooled to room temperature,
Warpage may occur in the substrate with the compound semiconductor single crystal layer on the inside, and in severe cases.

化合物半導体単結晶層にひび割れが生しる。これを防く
方法として、化合物半導体単結晶層を島状に形成するこ
とが有効である。島状に形成された化合物半導体単結晶
層を有するシリコン基板は。
Cracks appear in the compound semiconductor single crystal layer. As a method for preventing this, it is effective to form a compound semiconductor single crystal layer in an island shape. A silicon substrate has a compound semiconductor single crystal layer formed into an island shape.

上記のような複合モノリシック集積回路においても有利
である。
It is also advantageous in complex monolithic integrated circuits such as those described above.

すなわち、あらかしめシリコン基板に所望の半導体装置
を形成しておき、この上の所定領域に化合物半導体単結
晶層を島状に選択成長させ、この化合物半導体単結晶層
中に所望の半導体装置を形成する。
That is, a desired semiconductor device is formed on a silicon substrate in advance, a compound semiconductor single crystal layer is selectively grown in an island shape in a predetermined region on the silicon substrate, and a desired semiconductor device is formed in this compound semiconductor single crystal layer. do.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

シリコン基板上にGaAs等の化合物半導体単結晶層を
成長させる方法としては2分子線エビクキシ(MBE)
法または有機金属気相成長(MOCVD)法が従来は用
いられていた(上田孝 他、昭和60年春期応用物理学
会予稿P、689等)。
A method for growing a single crystal layer of a compound semiconductor such as GaAs on a silicon substrate is bimolecular beam electron beam extraction (MBE).
Conventionally, a metal organic chemical vapor deposition (MOCVD) method has been used (Takashi Ueda et al., 1985 Spring Proceedings of the Japan Society of Applied Physics P, 689, etc.).

例えば、第2図に示すように、シリコン基板1の上にS
iO□(2酸化シリコン)層2を形成し、フォI・リソ
グラフィにより、シリコン基板10所定位置上の5i0
2層2を選択的に除去して開口(窓)を設け、この窓内
に露出しているシリコン基板1上にGaAs層3をエピ
タキシャル成長させる。同時に、 SiO□層2上には
多結晶GaAs層4が生成する。
For example, as shown in FIG.
An iO□ (silicon dioxide) layer 2 is formed, and a 5i0
Two layers 2 are selectively removed to form an opening (window), and a GaAs layer 3 is epitaxially grown on the silicon substrate 1 exposed within the window. At the same time, a polycrystalline GaAs layer 4 is formed on the SiO□ layer 2.

上記のようにして成長したGaAs層3には、 SiO
□層2の近傍には隆起部分5が生じており、これは多結
晶GaAs層4をリフトオフ等によって除去したのちに
も残っている。このため、島状に形成されたGaAs層
3の表面は平坦でない。
The GaAs layer 3 grown as described above contains SiO
A raised portion 5 is generated near the layer 2, and this portion remains even after the polycrystalline GaAs layer 4 is removed by lift-off or the like. Therefore, the surface of the island-shaped GaAs layer 3 is not flat.

上記のような平坦でない島状のGaAs層3に半導体装
置を形成しようとすると、露光工程においてGaAs層
3に投影される光学パターンの焦点が合わせ難い、ある
いはGaAs層3の厚さが均一でないために形成される
半導体装置の特性にバラツキを生じる5等の問題があっ
た。
When attempting to form a semiconductor device on the uneven island-shaped GaAs layer 3 as described above, it is difficult to focus the optical pattern projected onto the GaAs layer 3 during the exposure process, or the thickness of the GaAs layer 3 is not uniform. There have been problems such as No. 5 that cause variations in the characteristics of semiconductor devices formed.

本発明は、平坦な表面と所定の厚さを有する化金物半導
体層を、シリコン基板上の所定領域にのみ選択的に形成
可能とすることを目的とする。
An object of the present invention is to enable selective formation of a metal compound semiconductor layer having a flat surface and a predetermined thickness only in a predetermined region on a silicon substrate.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、所定位置に設けられた開口を有する絶縁層
が形成された1表面を有するシリコン単結晶基板を気相
成長装置内に設置し、所望の化合物半導体層を構成する
元素を個々に含有する原料ガスを異なる時間に該気相成
長装置内に導入することによって該開口内に露出する該
シリコン単結晶基板表面に該化合物半導体層を選択的に
成長させること、ならびに、上記に続き、化合物半導体
層構成元素を個々に含有し少なくとも一方が該構成元素
の塩化物または水素化物から成る原料ガスを同時に該気
相成長装置内に導入し、前記開口内に成長した該化合物
半導体層上に、より大きな厚さを有する化合物半導体単
結晶層を付加的に成長させることを特徴とする本発明に
係る化合物半導体層形成方法によって達成される。
The above purpose is to install a silicon single crystal substrate having one surface on which an insulating layer with openings provided at predetermined positions is formed in a vapor phase growth apparatus, and to individually contain elements constituting a desired compound semiconductor layer. selectively growing the compound semiconductor layer on the silicon single crystal substrate surface exposed in the opening by introducing raw material gases at different times into the vapor phase growth apparatus; A raw material gas containing each of the semiconductor layer constituent elements and at least one of which is a chloride or hydride of the constituent element is simultaneously introduced into the vapor phase growth apparatus, and on the compound semiconductor layer grown in the opening, This is achieved by the compound semiconductor layer forming method according to the present invention, which is characterized in that a compound semiconductor single crystal layer having a larger thickness is additionally grown.

〔作 用〕[For production]

シリコン単結晶基板表面において化合物半導体単結晶層
を形成しない部分をSiO2等の絶縁層により覆ってお
き、化合物半導体単結晶層構成元素を個々に含む原料ガ
スを時間をずらして導入する原子層エピタキシ(ALE
)法を用いて、化合物半導体単結晶層をエピタキシャル
成長させることにより。
Atomic layer epitaxy (atomic layer epitaxy) in which the surface of a silicon single crystal substrate where a compound semiconductor single crystal layer is not formed is covered with an insulating layer such as SiO2, and source gases containing individual elements constituting the compound semiconductor single crystal layer are introduced at different times. ALE
) method to epitaxially grow a compound semiconductor single crystal layer.

絶縁層に覆われていないシリコン基板1表面のみに化合
物半導体単結晶層を選択成長させ、絶縁層上には化合物
半導体層は生成させないでおくことができる。次いで、
化合物半導体層構成元素の少なくとも一つの塩化物また
は水素化物から成る原料ガスを用い、これらの原料ガス
を同時に導入する気相成長法により、上記ALE法によ
り選択成長した化合物半導体層上に、より高い成長速度
でより厚い化合物半導体単結晶層を選択成長させること
ができる。
A compound semiconductor single crystal layer can be selectively grown only on the surface of the silicon substrate 1 that is not covered with an insulating layer, and no compound semiconductor layer can be formed on the insulating layer. Then,
A vapor phase growth method using a raw material gas consisting of at least one chloride or hydride of the elements constituting the compound semiconductor layer and simultaneously introducing these raw material gases allows the compound semiconductor layer selectively grown by the above ALE method to have a higher A thicker compound semiconductor single crystal layer can be selectively grown at a faster growth rate.

〔実施例〕〔Example〕

以下本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

以下の図面Gこおいて、既掲の図面におけるのと同じ部
分には同一符号を付しである。
In the following drawing G, the same parts as in the previous drawings are given the same reference numerals.

第1図は本発明の詳細な説明するための要部断面図であ
って、シリコン基板1上には、所定位置に開口が設げら
れたSin2層2が設げられており。
FIG. 1 is a cross-sectional view of a main part for explaining the present invention in detail. On a silicon substrate 1, a Sin2 layer 2 with openings provided at predetermined positions is provided.

前記開口内に露出しているシリコン基板1上には。On the silicon substrate 1 exposed in the opening.

ALE 法によって選択的にエピタキシャル成長した厚
さ0.1 μm程度のGaAs層6が形成されており。
A GaAs layer 6 with a thickness of about 0.1 μm is formed by selective epitaxial growth using the ALE method.

さらにGaAs層6」二にば、 ASCI:l(3塩化
砒素)を原料ガスとして用い1通常の気相成長法により
エピタキシャル成長した厚さ3μM程度のGaAs 7
が選択的に形成されている。
Furthermore, a GaAs layer 6" is formed by epitaxially growing a GaAs layer 6 with a thickness of about 3 μM using ASCI:1 (arsenic trichloride) as a raw material gas by a normal vapor phase growth method.
are selectively formed.

ALE法の詳細については、 0zeki らによる報
告(Ozeki et al、、 Abstract 
of the 19th Confer−ence o
n 5olid 5tate Devices and
 Materials。
For details of the ALE method, see the report by Ozeki et al.
of the 19th Conference
n 5solid 5tate Devices and
Materials.

Tokyo、 1987.PP、475)を参照された
い。ここで。
Tokyo, 1987. PP, 475). here.

概要のみを述べると1通常のMOCVD法と同様の原料
ガスと類似の成長装置が用いられる。MOCVD法にお
いては1例えばGaAsを成長させる場合、構成元素で
あるGaとAsを個々に含有する原料ガスが同時に供給
されるのに対して、 ALE法においては。
To give only an overview: 1. The same raw material gas and similar growth equipment as in the normal MOCVD method are used. In the MOCVD method, for example, when growing GaAs, raw material gases containing the constituent elements Ga and As are supplied simultaneously, whereas in the ALE method.

Gaと眞のそれぞれの原料ガスを時間をずらせて交互に
供給する点がMOCVD法と異なる。MOCVD法およ
びALE法のいずれによっても、シリコン基板上に直接
GaAsをエピタキシャル成長させることができる。
This differs from the MOCVD method in that Ga and true raw material gases are alternately supplied at different times. GaAs can be epitaxially grown directly on a silicon substrate by both the MOCVD method and the ALE method.

しかしながら、 MOCVD法によれば、前記のように
SiO□表面にもGaAsが生成されるのに対し、 A
LE法によれば、 SiO□表面にばGaAsが生成せ
ず、しかも、 SiO□マスク層の開口内に選択成長し
たGaAs層の周辺部分には隆起部分が生しないことを
本発明者は見出した。本発明はこの現象を応用すること
を基本的な構成としている。
However, according to the MOCVD method, GaAs is also generated on the SiO□ surface as described above, whereas A
The inventors have discovered that according to the LE method, GaAs is not generated on the SiO□ surface, and furthermore, no raised portions are formed around the GaAs layer selectively grown within the openings of the SiO□ mask layer. . The basic structure of the present invention is to apply this phenomenon.

したがって9本発明の方法によれば、 Sin、層2が
有する開口内に平坦性のすぐれたGaAs層6を選択成
長することができる。しかしながら、 ALE法による
単結晶層の平均成長速度は0.1 μm/時程度と小さ
く、半導体装置を形成するに必要とされる3μm程度の
厚さを有する単結晶層を成長させるために長時間を要す
る。また、現状では成長した単結晶層の純度の点でやや
問題がある。このため。
Therefore, according to the method of the present invention, it is possible to selectively grow the GaAs layer 6 with excellent flatness within the opening of the Sin layer 2. However, the average growth rate of a single crystal layer by the ALE method is as low as about 0.1 μm/hour, and it takes a long time to grow a single crystal layer with a thickness of about 3 μm, which is necessary for forming a semiconductor device. It takes. Additionally, there is currently a slight problem with the purity of the grown single crystal layer. For this reason.

本発明は、上記ΔLE法によって選択成長したエピタキ
シャル層上に、成長速度が大きくかつ高純度の単結晶層
を得ることが可能な気相成長法を用いて、所望の層厚を
有する単結晶層を選択成長させることを構成要素として
含む。
The present invention provides a single crystal layer having a desired layer thickness on an epitaxial layer selectively grown by the ΔLE method, using a vapor phase growth method that allows a high growth rate and a high purity single crystal layer to be obtained. As a component, it includes selectively growing.

」二記のような成長速度が大きくかつ高純度の単結晶層
を成長させることが可能な気相成長法の1つとして、塩
化物系の原ネ」ガスを用いる気相成長法がある(J、 
Komeno et al、、 J、 Electro
chem。
One of the vapor phase epitaxy methods that can grow a high-purity single crystal layer with a high growth rate as described in Section 2 is a vapor phase epitaxy method that uses chloride-based raw gas ( J.
Komeno et al., J. Electro
chem.

Soc、 124(1977) pp、1440)。Soc, 124 (1977) pp, 1440).

塩化物系気相成長法によれば、」二記のような半導体装
置の形成に必要な3μm程度の厚さを有する高純度の化
合物半導体単結晶層を1時間以下の短時間で成長させる
ことができる。しかしながら。
According to the chloride-based vapor phase growth method, it is possible to grow a high-purity compound semiconductor single crystal layer having a thickness of about 3 μm, which is necessary for forming semiconductor devices such as those described in Section 2, in a short time of one hour or less. I can do it. however.

GaAs等の単結晶層をシリコン基板上に直接成長させ
るごとばできない。これは次の理由によるものと考えら
れている。
It is not possible to grow a single crystal layer such as GaAs directly on a silicon substrate. This is thought to be due to the following reasons.

すなわち5原訓ガスに含まれる酸素、あるいは。In other words, the oxygen contained in the 5 basic gases, or.

気相成長装置の石英性がIICI(塩化水素)と反応し
て生成する酸素がシリコン基板表面を酸化し5表面を酸
化膜で覆ってしまう。上記のHCIば、 Asl13(
3塩化砒素)のような塩化物系の原料ガスとキャリヤガ
スである水素とが高温で反応して生しる。
The quartz material of the vapor phase growth apparatus reacts with IICI (hydrogen chloride), and the oxygen generated oxidizes the silicon substrate surface, covering the surface with an oxide film. For the above HCI, Asl13 (
It is produced when a chloride-based raw material gas such as arsenic trichloride (arsenic trichloride) and hydrogen, which is a carrier gas, react at high temperatures.

上記HCIは生成したGaAsをエツチングするが、そ
の速度は5i02層に対するGaAs層の生成速度より
高い。したがって、塩化物系気相成長法によれば。
The HCI etches the formed GaAs, but at a higher rate than the rate of formation of the GaAs layer relative to the 5i02 layer. Therefore, according to the chloride-based vapor phase growth method.

シリコン基板上には、 GaAsの単結晶層も多結晶層
も成長しない。
Neither single crystal nor polycrystalline layers of GaAs are grown on the silicon substrate.

本発明は、この性質を」二記ALE法により選択的に形
成された化合物半導体のエピタキシャル成長層上に厚い
化合物半導体単結晶層を選択成長させる方法として応用
することを構成要素として含む。
The present invention includes, as a component, the application of this property to a method for selectively growing a thick compound semiconductor single crystal layer on a compound semiconductor epitaxial growth layer selectively formed by the ALE method.

すなわち、 SiO□層の開口部に露出するシリコン基
板表面に、上記ALE法によりGaAs層を形成してお
けば、このGaAs層上には塩化物系気相成長法によっ
てGaAs層がエピタキシャル成長し1周囲のSiO□
層上にはGaAs層が生成しないことを利用する。
That is, if a GaAs layer is formed by the ALE method described above on the surface of the silicon substrate exposed in the opening of the SiO□ layer, a GaAs layer is epitaxially grown on this GaAs layer by a chloride-based vapor phase epitaxy method. of SiO□
The fact that no GaAs layer is formed on the layer is utilized.

第3図は本発明の1実施例を説明するための要部断面図
であって、シリコン基板におけるGaAs層の選択的エ
ピタキシャル成長の工程を示す。
FIG. 3 is a cross-sectional view of a main part for explaining one embodiment of the present invention, showing the process of selective epitaxial growth of a GaAs layer on a silicon substrate.

GaAs層の成長に先立ち、第3図(alに示すように
Prior to the growth of the GaAs layer, as shown in Figure 3 (al).

シリコン基板1−1−にマスクとなるSiO□層2を次
のようにして形成する。
A SiO□ layer 2 serving as a mask is formed on a silicon substrate 1-1- in the following manner.

■シリコン基板1を脱脂洗浄し1次いで10%肛(弗酸
)溶液中に浸漬して表面の自然酸化膜を除去する ■シリコン基板1」二に周知のCVD技術または熱酸化
法を用いて、厚さ約0.2 μmのSiO□層2を形成
する ■通常のフォI・リソグラフ技術により、 5iO7層
2の所定位置に開口(窓)8を設け、窓8内にシリコン
基板1表面を露出させる なお1例えばシリコン基板にMOSFET (Si−M
OSFET)を、また、 GaAs層にMESFET 
(GaAs−MESFET)を。
■ The silicon substrate 1 is degreased and cleaned, and then the natural oxide film on the surface is removed by immersing it in a 10% hydrofluoric acid solution. Forming a SiO□ layer 2 with a thickness of about 0.2 μm ■ Using normal photo-I lithography technology, an opening (window) 8 is provided at a predetermined position in the 5iO7 layer 2, and the surface of the silicon substrate 1 is exposed within the window 8. For example, if a MOSFET (Si-M
OSFET), and MESFET in the GaAs layer.
(GaAs-MESFET).

それぞれ形成することにより複合集積回路を構成する場
合には、上記工程(a)と(111との間で、シリコン
基板1にあらかじめ51−MOSFETを形成しておく
When forming a composite integrated circuit by forming each of them, a 51-MOSFET is formed in advance on the silicon substrate 1 between the above steps (a) and (111).

ただし、金属電極あるいはコンタクト孔の形成はGaA
s層の生成後に行う。
However, the metal electrode or contact hole is formed using GaA.
This is done after the s-layer is generated.

上記のようにして1 シリコン基板1」二にマスクとな
るSiO□層2が形成されたのち、すみやかにシリコン
基板1を気相成長装置内に設置し、 ALE法により、
窓8内に露出しているシリコン基板1表面にGaAs層
6を選択的にエピタキシャル成長させる。
After the SiO□ layer 2 serving as a mask is formed on the silicon substrate 1 in the above manner, the silicon substrate 1 is immediately placed in a vapor phase growth apparatus, and is grown using the ALE method.
A GaAs layer 6 is selectively epitaxially grown on the surface of the silicon substrate 1 exposed within the window 8.

AI、E法によりガリウム砒素(GaAs)単結晶層を
成長さゼる場合には1例えばGa原料ガスとしてトリメ
チルガリウム(T)IG)を、また、 As原料ガスと
しては水素で10%に希釈したアルシン(Asl13)
を用いる。上記のマスクSiO□層2が形成されたシリ
コン基板1をALE法を実施可能な気相成長装置内に設
置し、以下の処理を約20Torrの減圧下で行う。
When growing a gallium arsenide (GaAs) single crystal layer by the AI or E method, for example, trimethyl gallium (T) IG) is used as the Ga source gas, and hydrogen is diluted to 10% as the As source gas. Arsine (Asl13)
Use. The silicon substrate 1 on which the mask SiO□ layer 2 is formed is placed in a vapor phase growth apparatus capable of performing the ALE method, and the following processing is performed under reduced pressure of about 20 Torr.

成長装置内にアルシンを導入し、高周波誘導加熱法を用
いて、シリコン基板1を900〜1000°Cで10〜
30分間ヘーキングする。この工程において。
Arsine is introduced into the growth apparatus, and the silicon substrate 1 is heated at 900 to 1000°C for 10 to 10 minutes using a high frequency induction heating method.
Haze for 30 minutes. In this process.

シリコン基板1表面の自然酸化膜が除去される。The natural oxide film on the surface of silicon substrate 1 is removed.

次いで、温度を300〜500℃に下げる。温度が安定
したのち水素−TMG−水素−アルシンを1サイクルと
する原料ガスの供給を繰り返して行う。上記の工程によ
り、第3図(blに示すように、窓8に露出するシリコ
ン基板1表面上に厚さ約0.1 μmのGaAs層6が
成長したら原料ガスの供給を停止する。
The temperature is then lowered to 300-500°C. After the temperature stabilizes, supply of the raw material gas is repeated in one cycle of hydrogen-TMG-hydrogen-arsine. Through the above steps, as shown in FIG. 3 (bl), when a GaAs layer 6 with a thickness of about 0.1 μm is grown on the surface of the silicon substrate 1 exposed in the window 8, the supply of the raw material gas is stopped.

上記ALE成長を行った気相成長装置からシリコン基板
1を取り出し、すみやかに塩化物系気相成長を行うため
の装置内に収容したのら1次のようにして塩化物系気相
成長を行う。
The silicon substrate 1 is taken out from the vapor phase growth apparatus in which the above ALE growth was performed, and immediately placed in an apparatus for chloride-based vapor phase growth, and then chloride-based vapor phase growth is performed as follows. .

すなわち、 ASC13が充填されたバブラーを所定温
度に加熱しておき、これに水素ガスを送入して。
That is, a bubbler filled with ASC13 is heated to a predetermined temperature, and hydrogen gas is introduced into it.

上記気相成長装置にASC13を導入する。気相成長装
置内の高温部分でASC13と水素が反応しI As4
とHCIを生じる。気相成長装置の」二流部には、あら
かしめAs4で飽和されたガリウム(Ga)が設置され
ている。このGaがHCI と反応して生じたGaCl
5(3塩化ガリウム)とAs4がキャリヤガスによって
輸送され、 Si基板1近傍で反応する。その結果。
ASC13 is introduced into the vapor phase growth apparatus. ASC13 and hydrogen react in the high temperature part of the vapor phase growth apparatus to form IAs4.
and HCI. Gallium (Ga) saturated with As4 is installed in the second flow section of the vapor phase growth apparatus. GaCl generated when this Ga reacts with HCl
5 (gallium trichloride) and As4 are transported by the carrier gas and react near the Si substrate 1. the result.

GaAs層6をシードとして、単結晶GaAs層7が成
長する。なお、 SiO□層2上にはGaAs層が生成
しないことは前述の通りである。
A single crystal GaAs layer 7 is grown using the GaAs layer 6 as a seed. Note that, as described above, no GaAs layer is formed on the SiO□ layer 2.

上記により、第3図TCIに示すように、 GaAs層
7が所定の厚さ(例えば3μm)に達したら原料ガスの
供給を停止し、シリコン基板1を冷却し、気相成長装置
から取り出す。GaAs層7が形成されたシリコン基板
1における5iOz層2を、■溶液を用いる通常のエツ
チング方法により除去し、第3図(diに示す構造を得
る。以後、 GaAs層7層の所定領域に対する不純物
イオンの注入、金属電極あるいは配線の形成等の通常の
工程にしたがい、 MESFET等の所望の半導体装置
を形成する。
As shown in FIG. 3 TCI, when the GaAs layer 7 reaches a predetermined thickness (for example, 3 μm), the supply of source gas is stopped, the silicon substrate 1 is cooled, and the silicon substrate 1 is taken out from the vapor phase growth apparatus. The 5iOz layer 2 on the silicon substrate 1 on which the GaAs layer 7 is formed is removed by a normal etching method using a solution to obtain the structure shown in FIG. A desired semiconductor device such as a MESFET is formed according to normal processes such as ion implantation and formation of metal electrodes or wiring.

なお、必要に応じて、−1−記AsC1,の導入と同時
に、 GaAs層7にドープすべき不純物元素を含有す
る不純物原料ガスを導入し、 GaAs層7に所定のキ
ャリヤ濃度を与えることができる。
Note that, if necessary, at the same time as the introduction of AsC1 described in -1-, an impurity raw material gas containing an impurity element to be doped into the GaAs layer 7 can be introduced to give a predetermined carrier concentration to the GaAs layer 7. .

第4図は、第1図に示す構造からSin、層2を選択除
去したのちの断面形状を触針方式の表面段差測定装置(
ターリ−ステップ)を用いて観測して得たグラフである
。縦軸はシリコン基板1表面からの高さ、横軸は表面方
向の距離を示す。図示のように、シリコン基板1表面か
らのGaAs層7表面の高さは約3μmであり、横軸方
向に幅約40μmを有する。図示のように、 GaAs
層7表面には従来のGaAs層3における隆起部分5 
(第2図参照)は君恩められない。
Figure 4 shows the cross-sectional shape of the structure shown in Figure 1 after selectively removing the Sin and layer 2 using a stylus-type surface step measuring device.
This is a graph obtained by observation using the Terly Step. The vertical axis shows the height from the surface of the silicon substrate 1, and the horizontal axis shows the distance in the surface direction. As shown in the figure, the height of the surface of the GaAs layer 7 from the surface of the silicon substrate 1 is about 3 μm, and the width in the horizontal axis direction is about 40 μm. As shown, GaAs
The surface of the layer 7 has a raised portion 5 of the conventional GaAs layer 3.
(See Figure 2)

」1記の実施例においては、 GaAs層7を成長させ
うための原料カスの一方にAsCIaのような塩化物を
用いた。SiO□層2上にGaAs層が生成されないの
は。
In Example 1, a chloride such as AsCIa was used as one of the raw material scraps for growing the GaAs layer 7. The reason why a GaAs layer is not formed on the SiO□ layer 2 is because of this.

8102層−1−ではGaAsの堆積速度よりIIcI
によるエソヂング速度の方が高いためである。この1(
CIは。
In the 8102 layer-1-, IIcI due to the GaAs deposition rate.
This is because the etching speed is higher due to This 1 (
CI is.

ASCI3 とキャリヤガスの水素との反応によって生
じたものであることは前述の通りである。したがって、
原料ガスとして有機金属化合物を用い1反応系にllC
lガスを導入しても同様にGaAs層7の選択成長が可
能である。
As mentioned above, this is generated by the reaction between ASCI3 and hydrogen as a carrier gas. therefore,
IIC in one reaction system using an organometallic compound as a raw material gas
Even if l gas is introduced, the GaAs layer 7 can be selectively grown in the same way.

上記実施例におけるΔs C+ 、、の代わりに砒素の
水素化物であるA s If 3を用いても、 GaA
s層6上にのみGaAs層7を選択的に成長させること
ができる。
Even if A s If 3, which is a hydride of arsenic, is used instead of Δs C+ , , in the above example, GaA
GaAs layer 7 can be selectively grown only on s-layer 6.

また、上記実施例において、 ALIE法によりシリコ
ン基板1にGaAs層6を選択成長後、 Sin2層2
を除去してからGaAs層7を成長させた方が良質の単
結晶層を得られる場合がある。これば、マスクであるS
iO□層2からの汚染がなくなるためである。
Further, in the above embodiment, after selectively growing the GaAs layer 6 on the silicon substrate 1 by the ALIE method, the Sin2 layer 2 is grown.
In some cases, a single crystal layer of better quality can be obtained by growing the GaAs layer 7 after removing the . This is a mask S
This is because contamination from the iO□ layer 2 is eliminated.

Sin2層2の除去は、上記実施例と同様に、 10%
IIF溶液中にシリコン基板1を浸漬することにより行
う。Sin2層2を除去後、 1hsO4(硫酸)とH
2O2(過酸化水素)の混合水溶液を用いてGaAs層
6の表面を50nm程度エノチンクしてから、シリコン
基板1を塩化物系気相成長装置内に設置し、上記実施例
と同様にして、 GaAs層 61にG詳S層7の選択
成長させる。
The removal of the Sin2 layer 2 is 10% as in the above example.
This is carried out by immersing the silicon substrate 1 in an IIF solution. After removing the Sin2 layer 2, 1hsO4 (sulfuric acid) and H
After etching the surface of the GaAs layer 6 by about 50 nm using a mixed aqueous solution of 2O2 (hydrogen peroxide), the silicon substrate 1 was placed in a chloride-based vapor phase growth apparatus, and GaAs was grown in the same manner as in the above embodiment. The G-detailed S layer 7 is selectively grown on the layer 61.

上記のようにしてSin2層2が除去されて表出された
シリコン基板1には、第5図(a)に示すように。
The exposed silicon substrate 1 after the removal of the Sin2 layer 2 as described above has a structure as shown in FIG. 5(a).

1、nm程度の厚さの自然酸化膜9が生成している。A natural oxide film 9 with a thickness of about 1.0 nm is formed.

塩化物系気相成長においては、このよ・うに薄い自然酸
化膜9であっても、この]−にはG a A sが生成
せず、 GaAs層6−、)uにのみG a rl s
層7が選択的に成長する。
In chloride-based vapor phase growth, even with such a thin natural oxide film 9, GaAs is not generated in this layer 6-, and GaAs is generated only in the GaAs layer 6-, )u.
Layer 7 is selectively grown.

本発明はGaAs以外の化合物半導体1例えばインジウ
ム燐(InP)、インジウム・ガリウJ、R(InGa
P) 。
The present invention relates to compound semiconductors other than GaAs such as indium phosphide (InP), indium galliu J,R (InGa
P).

アルミニウム・ガリウム砒素(AIGaAs)、ガリウ
J、燐(GaP)等の単結晶層の選択成長も同様に可能
であることは言うまでもない。
It goes without saying that selective growth of single crystal layers such as aluminum gallium arsenide (AIGaAs), Galium J, phosphorus (GaP), etc. is also possible.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、シリコン基板表面の所定領域に、平坦
性が良好であり、かつ、半導体装置の形成に必要な厚さ
を有する化合物半導体単結晶層を選択的に成長させるこ
とができ、 Ga/Is on Si構造の複合基板を
用いる半導体装置の実用化を促進する効果が大である。
According to the present invention, a compound semiconductor single crystal layer having good flatness and a thickness necessary for forming a semiconductor device can be selectively grown in a predetermined region of a silicon substrate surface, and Ga This has a great effect in promoting the practical application of semiconductor devices using composite substrates with /Is on Si structure.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の詳細な説明するための要部断面図。 第2図は従来の方法によるGaAs on Si構造の
複合基板の要部断面図。 第3図は本発明の1実施例の工程における要部断面図。 第4図は本発明の方法により形成されたGaAson 
Si構造の複合基板の断面形状を示すグラフ。 第5図は本発明の他の実施例の工程を説明するだめの要
部断面図 である。 図において。 1はシリコン基板。 2はSiO□層。 3と6と7はGaAs層。 4は多結晶GaAs層。 5は隆起部分。 8は窓。 9は自然酸化膜 である。 寵 \\7 舟
FIG. 1 is a sectional view of a main part for explaining the present invention in detail. FIG. 2 is a cross-sectional view of a main part of a composite substrate with a GaAs on Si structure made by a conventional method. FIG. 3 is a sectional view of a main part in a process of an embodiment of the present invention. FIG. 4 shows GaAson formed by the method of the present invention.
A graph showing a cross-sectional shape of a composite substrate having a Si structure. FIG. 5 is a sectional view of a main part for explaining the process of another embodiment of the present invention. In fig. 1 is a silicon substrate. 2 is a SiO□ layer. 3, 6 and 7 are GaAs layers. 4 is a polycrystalline GaAs layer. 5 is the raised part. 8 is a window. 9 is a natural oxide film. Love\\7 Boat

Claims (3)

【特許請求の範囲】[Claims] (1)所定位置に設けられた開口を有する絶縁層が形成
された1表面を有するシリコン単結晶基板を気相成長装
置内に設置するとともに所定温度に加熱しておき、所望
の化合物半導体層を構成する元素を個々に含有する原料
ガスを異なる時間に該気相成長装置内に導入することに
よって該開口内に露出する該シリコン単結晶基板表面に
該化合物半導体層を選択的にエピタキシャル成長させる
ことを特徴とする化合物半導体層形成方法。
(1) A silicon single crystal substrate having one surface on which an insulating layer with openings provided at predetermined positions is formed is placed in a vapor phase growth apparatus and heated to a predetermined temperature to form a desired compound semiconductor layer. The compound semiconductor layer is selectively epitaxially grown on the surface of the silicon single crystal substrate exposed in the opening by introducing source gases containing individual constituent elements into the vapor phase growth apparatus at different times. Characteristic compound semiconductor layer formation method.
(2)所定位置に設けられた開口を有する絶縁層が形成
された1表面を有するシリコン単結晶基板を気相成長装
置内に設置するとともに所定温度に加熱する工程と、 所望の化合物半導体層を構成する元素を個々に含有する
原料ガスを異なる時間に該気相成長装置内に導入する工
程と、 該気相成長装置内に該化合物半導体層構成元素を個々に
含有する原料ガスであって、少なくとも一方が非有機化
合物である原料ガスを同時に導入する工程 を順次行うことを特徴とする化合物半導体層形成方法。
(2) A step of placing a silicon single crystal substrate having one surface on which an insulating layer with openings provided at predetermined positions is formed in a vapor phase growth apparatus and heating it to a predetermined temperature, and forming a desired compound semiconductor layer. A step of introducing raw material gases containing individual constituent elements into the vapor phase growth apparatus at different times; and a raw material gas containing individual constituent elements of the compound semiconductor layer into the vapor phase growth apparatus, 1. A method for forming a compound semiconductor layer, comprising sequentially performing steps of simultaneously introducing source gases, at least one of which is a non-organic compound.
(3)該非有機化合物原料ガスの導入の直前に該絶縁層
を選択的に除去する工程と、 該絶縁層が除去された該シリコン単結晶基板を酸化性雰
囲気に曝す工程 とを含むことを特徴とする請求項2の化合物半導体層形
成方法。
(3) The method includes the steps of selectively removing the insulating layer immediately before introducing the inorganic compound raw material gas, and exposing the silicon single crystal substrate from which the insulating layer has been removed to an oxidizing atmosphere. 3. The method for forming a compound semiconductor layer according to claim 2.
JP9875988A 1988-04-21 1988-04-21 Method for forming compound semiconductor layer Pending JPH01270593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9875988A JPH01270593A (en) 1988-04-21 1988-04-21 Method for forming compound semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9875988A JPH01270593A (en) 1988-04-21 1988-04-21 Method for forming compound semiconductor layer

Publications (1)

Publication Number Publication Date
JPH01270593A true JPH01270593A (en) 1989-10-27

Family

ID=14228352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9875988A Pending JPH01270593A (en) 1988-04-21 1988-04-21 Method for forming compound semiconductor layer

Country Status (1)

Country Link
JP (1) JPH01270593A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7253085B2 (en) * 2004-01-09 2007-08-07 Micron Technology, Inc. Deposition methods
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US8387557B2 (en) 2005-06-21 2013-03-05 Applied Materials Method for forming silicon-containing materials during a photoexcitation deposition process
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7439142B2 (en) 2003-10-10 2008-10-21 Applied Materials, Inc. Methods to fabricate MOSFET devices using a selective deposition process
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7253085B2 (en) * 2004-01-09 2007-08-07 Micron Technology, Inc. Deposition methods
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7611976B2 (en) 2004-02-23 2009-11-03 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing
US8387557B2 (en) 2005-06-21 2013-03-05 Applied Materials Method for forming silicon-containing materials during a photoexcitation deposition process

Similar Documents

Publication Publication Date Title
JP3093904B2 (en) Method for growing compound semiconductor crystal
EP0380815B1 (en) Integration of GaAs on Si substrate
JPH03215934A (en) Semiconductor device
JPH01270593A (en) Method for forming compound semiconductor layer
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
JP3602443B2 (en) Semiconductor element manufacturing method
US3661636A (en) Process for forming uniform and smooth surfaces
US3966513A (en) Method of growing by epitaxy from the vapor phase a material on substrate of a material which is not stable in air
JPH03132016A (en) Method of forming crystal
JPS61188927A (en) Compound semiconductor device
US6451711B1 (en) Epitaxial wafer apparatus
CN113053731B (en) Gallium metal film manufacturing method and gallium nitride substrate protection method
JP2000281499A (en) Preparation of gallium nitride single crystal
EP0407233A1 (en) Method for fabricating a semiconductor substrate
JPH06104193A (en) System and method for vapor growth of compound semiconductor crystal
JPS6235539A (en) Manufacture of semiconductor device
JPH04199507A (en) Solid phase diffusion of n-type impurity to iii-v compound semiconductor
JP2898320B2 (en) Method for manufacturing semiconductor device
JPS63248796A (en) Molecular beam epitaxy and its device
JPH09213635A (en) Formation of heteroepitaxial semiconductor substrate, compound semiconductor device having the substrate and its manufacture
JPS6398120A (en) Crystal growth method
JPH09266175A (en) Semiconductor wafer manufacturing method and semiconductor wafer
JPH0536895A (en) Manufacture of semiconductor device
JP2897107B2 (en) Crystal growth method
JP2819556B2 (en) Manufacturing method of semiconductor laser