JP3570801B2 - ビデオ信号のエラー検出装置 - Google Patents
ビデオ信号のエラー検出装置 Download PDFInfo
- Publication number
- JP3570801B2 JP3570801B2 JP28617795A JP28617795A JP3570801B2 JP 3570801 B2 JP3570801 B2 JP 3570801B2 JP 28617795 A JP28617795 A JP 28617795A JP 28617795 A JP28617795 A JP 28617795A JP 3570801 B2 JP3570801 B2 JP 3570801B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- data
- video signal
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の技術分野】
本発明は、ビデオ信号中の周期的な信号の振幅及び時間(位相)のエラー(誤り)を検出して、ビデオ信号のエラーを検出するための検出装置に関する。
【0002】
【従来の技術】
ビデオ信号を複数のビデオ機器の間でシリアルまたはパラレル形態でデジタル伝送する場合に、該ビデオ信号中に含まれる水平及び垂直同期信号にエラーがあると映像が乱れてしまい、重大な障害を生じてしまうので、同期信号のエラーを検出してそれに対処することが、非常に重要なことである。また、ビデオ信号中の映像信号期間にエラーがある場合も、意図した映像が得られないので、このようなエラーを検出することも、重要なことである。
そのため、デジタル・ビデオ信号を伝送する場合、その伝送途中に検出装置を接続してビデオ信号を監視すれば、そのエラーを検出することができ、ビデオ信号の伝送が正常に行われなかったことを警告することができる。また、ビデオ機器の出力端子に検出装置を接続すれば、該ビデオ機器からのビデオ信号が正常か異常か、ひいては該ビデオ機器に障害が生じていないか否かを確認することができる。
【0003】
このようなビデオ信号のエラーを検出するための従来例の検出装置として、ビデオ信号がデジタル信号である場合に、以下のような装置が提案されている。
(a)ビデオ機器のパラレル出力にロジック・アナライザを接続して、ビデオ信号の振幅と時間とを監視する。そして、オペレータが、得られた振幅及び時間(タイミング)のデータを基準値を比較して、エラーが生じているか否かを判定する。
(b)ビデオ機器のパラレル出力をD/Aコンバータを介してオシロスコープに接続することにより、アナログ信号としてビデオ信号の振幅と時間を測定する。そして、オペレータが、測定された振幅と時間とを基準値と比較することにより、エラーが生じているか否かを判定する。
(c)ビデオ機器用のプロトコル・アナライザを用いて、CRCを利用した誤り検出を行い、かつエラー・レートを測定して、所定の頻度で誤りが生じた場合は、ビデオ機器に障害が生じたものとする判定を行う。
【0004】
【発明が解決しようとする課題】
上記した従来例(a)の検出装置においては、ビデオ信号を一旦ロジック・アナライザに取り込まなければならず、かつ、ロジック・アナライザで得られたビデオ信号の振幅及び時間のデータを、オペレータが基準値と比較して判定しなければならないので、リアルタイムでエラー検出をすることができないとともに、無人のエラー検出が不可能である。
また、上記した従来例(b)の検出装置においても、オペレータがエラー判定しているので、無人のエラー検出ができない。
さらに、上記従来例(c)の検出装置においては、現存するプロトコル・アナライザが、SMPTE RP165(EDH)に準拠したフィールド単位のCRCによるエラー検出方法を採用しているため、エラー発生位置の特定ができず、またEDHが伝送上で生じたエラーを検出する方法であるため、伝送前のビデオ信号にエラーがあるか否かを検出することができない。
【0005】
【課題を解決するための手段】
本発明は上記問題点を解決するためになされたものであり、本発明のデジタル・ビデオ信号に含まれる周期的信号のエラーを検出する検出装置においては、
ビデオ信号の1フレーム内に存在する周期的信号に対応している基準信号のデータを予め記憶しており、アドレス信号によって該基準信号のデータが読み出される基準信号発生手段と、
入力されたビデオ信号に含まれるフレーム同期信号に同期して、フレーム・リセット信号を出力するフレーム・リセット信号発生回路と、
上記フレーム・リセット信号発生手段からの上記フレーム・リセット信号によりリセットされ、該フレーム・リセット信号に同期した周期で、上記基準信号発生手段にアドレス信号を反復出力してするアドレス発生手段と、
上記基準信号発生手段からの上記基準信号のデータと入力されたビデオ信号に含まれる上記周期的信号のデータとを比較し、該周期的信号のエラーを検出してエラー検出情報を出力するための比較手段と、
上記比較手段から出力されたエラー検出情報を可視情報または可聴情報として出力する出力手段と、
上記検出装置全体の制御を行うための制御手段と
を備えていることを特徴としている。
本発明はこのような構成を有して、入力されるビデオ信号に含まれるフレーム・サイクルと同一サイクルで基準信号を発生することができるので、ビデオ信号の1フレーム内に存在する周期的信号部分のエラーを検出でき、しかもリアルタイムで検出することができる。
【0006】
本発明の好適な実施例においては、検出装置はさらに、アドレス発生手段によってアドレス指定されて、入力されたビデオ信号に含まれる周期的信号のデータを記憶するためのメモリ手段を備えており、該メモリ手段は、制御手段の制御により、比較手段がエラー検出情報を出力した場合には、エラーが発生した位置に対応するアドレスにデータ修正信号が記憶されるよう構成されている。なお、データ修正信号を記憶しないで、エラーが生じたままの状態でのデータを記憶するようにすることもできる。
このようなメモリ手段を備えた検出装置において、出力手段はディスプレイ手段を含むことができ、制御手段が、比較手段がエラー検出情報を出力した場合には、それ以降のエラー検出動作を停止させ、かつ、ディスプレイ手段に、メモリ手段に記憶されたデータを表示させるよう制御することができる。
また、メモリ手段を備えた検出装置において、出力手段が比較手段が出力したエラー検出情報の履歴を記憶する記憶手段を含み、制御手段が、該記憶手段中のエラー検出情報の履歴に基づいて、同一位置に一回あるいは複数回(例えば、2回)のエラーが生じた場合に、該エラーが発生した位置に対応するメモリ手段のアドレスに、データ修正信号を記憶させるよう制御することができる。
さらに、上記のようなメモリ手段及び記憶手段を備えた検出装置において、出力手段がさらに、警報を出力するアラーム出力手段及び印字出力を提供するプリンタ手段を含むことができる。また、検出装置
【0007】
本発明は、入力されるビデオ信号自身が1フレームまたは2フレーム単位で周期的信号である場合に適用でき、この場合、基準信号発生回路から発生される基準信号は、入力されるビデオ信号の1フレーム分に対応する基準ビデオ信号となる。
また、ビデオ信号に含まれる水平及び垂直同期信号はどのようなビデオ信号でも周期的信号であるので、本発明においては、これらの同期信号のエラーを検出することもでき、この場合、基準信号発生回路から発生される基準信号は、入力されるビデオ信号の1フレーム分の水平及び垂直同期信号に対応する基準同期信号となる。
【0008】
【実施の態様】
図1は、本発明の一実施例である、デジタル・ビデオ信号のエラーを検出するための検出装置のブロック図を示している。この実施例においては、入力されるビデオ信号自体が、周期的信号である場合に適用可能である。
図1において、1は検出装置全体の動作を制御する制御回路(CPU)であり、IN及びOUTは、ビデオ信号VINが入力及び出力される入力端子及び出力端子である。なお、入力されるビデオ信号がシリアル形態である場合には、シリアル/パラレル変換回路(不図示)を介して入力端子INに供給され、かつパラレル/シリアル変換回路(不図示)を介して出力端子OUTから出力される。一方、ビデオ信号がパラレル形態である場合には、ビデオ信号は直接入力端子INに供給され、かつ直接出力端子OUTから出力される。また、ビデオ信号がアナログ信号である場合には、A/D変換器(不図示)を介して入力し、D/A変換器を介して出力すればよいことは、言うまでもない。
【0009】
入力されたビデオ信号VINは、同期分離回路2に供給されて該ビデオ信号VIN中の同期信号が分離され、そして、分離された同期信号中のフレーム同期信号と同期するフレーム・リセット信号SFRがフレーム・リセット信号発生回路3によって発生される。発生されたフレーム・リセット信号SFRは、アドレス発生回路4に供給されて該アドレス発生回路4をリセットする。アドレス発生回路4は、水平カウンタと垂直カウンタとを含み、水平カウンタは、リング・カウンタで構成され、クロック発生回路5からのワード・クロックCLKをカウントして、例えば0〜909のカウント値のワード・アドレス信号(下位アドレス信号)ADDWをサイクリックに出力し、一方、垂直カウンタは、水平カウンタの出力を分周して、例えば0〜524カウント値のライン・アドレス信号(上位アドレス信号)ADDLを出力する。したがって、アドレス発生回路4は、ワード・アドレス信号とライン・アドレス信号との組み合わせからなる、通常910×525のアドレス信号ADD(=ADDL+ADDW)を出力する。アドレス発生回路4中の水平及び垂直カウンタは、フレーム・リセット信号SFRが出力された時点でゼロ・リセットされる。
【0010】
アドレス発生回路4によって発生されたアドレス信号ADDは、CPU1に供給されるとともに、ROM等のメモリで構成されている基準信号発生回路6に供給される。基準信号発生回路6は、特定パターンの基準ビデオ信号を予め記憶しており、アドレス信号ADDによって順次アドレス指定されて、基準ビデオ信号VREFを比較回路7に供給する。比較回路7には入力されたビデオ信号VINも供給されており、該比較回路7において、入力ビデオ信号VINと基準信号発生回路6からの基準ビデオ信号VREFとが比較され、エラーが生じている場合には、エラー検出信号SERRORをCPU1に供給する。
なお、アドレス発生回路4に含まれる水平カウンタが、クロック発生回路5から出力されるワード・クロックCLKをカウントしているため、アドレス信号ADD(=ADDL+ADDW)は、該ワード・クロックCLKに同期して発生される。
【0011】
CPU1は、比較回路7からのエラー検出信号SERROR、及びその時点で供給されたアドレス信号ADD、すなわち、エラーが発生した位置に対応しているアドレスを表すエラー発生アドレス信号ADDERRORを、RAM等で構成されるメモリ8、プリンタ9に供給するとともに、エラー発生信号をアラーム発生回路10に供給して警報を発生させる。さらにCPU1は、エラー発生アドレス信号ADDERROR及びデータ属性信号SAを、アドレス切換回路(MPXADD)11及びデータ切換回路(MPXDATA)12を介して、RAM等で構成されるメモリ13に供給する。なお、メモリ13は、データ信号を記憶するとともに、エラー情報を含むデータの属性を表すデータ属性信号を記憶するよう構成されており、CPU1からのデータ属性信号を、対応するデータ信号と同一のアドレスに記憶する。また、メモリ8には、基準信号発生回路6と同一の基準信号データがあらかじめ記憶されている。
データ切換回路14は、入力ビデオ信号VIN及びメモリ13に記憶されたビデオ信号VMのいずれを、ディスプレイ15に供給して表示するかを選択するためのものである。
また、アドレス切換回路11及びデータ切換回路12は、CPU1からの制御信号によって同時に切り換えられ、データ切換回路14は、CPU1からの別の制御信号によって切り換えられるが、CPU1からの制御線は省略してある。
【0012】
アドレス発生回路4から出力されたアドレス信号ADDはまた、アドレス切換回路11を介してメモリ13に供給され、それにより、入力ビデオ信号VINが、データ切換回路12を介してメモリ13の対応するアドレスに記憶される。
なお、ビデオ信号がコンポーネント信号(例えば、NTSC方式のSMTE125M等に準拠した信号)である場合には、1フレームで1画面を構成しているので、メモリは1フレーム分の記憶容量を有していればよく、かつ1フレーム分のアドレスを出力するアドレス信号ADDをそのままメモリ13に供給すればよい。
一方、ビデオ信号がコンポジット信号(例えば、SMPTE170Mまたは244Mに準拠した信号)である場合には、2フレーム(A及びBフレーム)で1画面を表している。したがって、メモリ13は2フレーム分のデータを記憶する容量を有している必要があり、したがって、この場合、メモリ13には2フレーム分のアドレス信号を供給する必要がある。このため、図1に示すように、スイッチ17及び記憶領域切換回路18を設けて、コンポジット信号である場合には、CPU1からの制御信号によりスイッチ17をオンし、かつフレーム・リセット信号SFRが発生される毎にメモリ13に対して記憶領域切換信号SRSWを出力することにより、Aフレーム中のデータとBフレームのデータとをメモリ13の別の記憶領域に記憶する。
【0013】
比較回路7は、基準信号発生回路6で発生された基準ビデオ信号VREFのデータを受け取ると、ビデオ信号の規格値に許容範囲がある場合(例えば、NTSC方式のSMPTE170Mに準拠したコンポジット信号)には、同期信号とバースト信号中のサブキャリアとの位相関係がライン毎に位相反転することを考慮して、そのタイミングで入力されるビデオ信号VINのデータが、
[VREF−α,VREF+α]または[−VREF−α,−VREF+α]
の範囲内であるかどうかを判定する。ただし、αは許容誤差(例えば1IRE)である。そして、範囲外であると判定すると、エラー検出信号SERRORをCPU1に供給する。
また、ビデオ信号が、その規格値に許容誤差がない(例えば、NTSC方式のSMPTE244Mに準拠したコンポジット信号)の場合は、比較回路7は、ビデオ信号VINのデータが、VREFまたは−VREFに一致しているか否かを判定し、いずれにも一致していない場合に、エラー検出信号SERRORをCPU1に出力する。比較回路での比較タイミングは、CPU1からの制御信号に基づいて制御される。
【0014】
CPU1は、比較回路7からエラー検出信号SERRORが供給されない限り、アドレス切換回路11、データ切換回路12及び14を図示の接続状態に保持し、また、メモリ13に対して書込(W)信号を供給する。これにより、メモリ13にデータ切換回路12を介して入力ビデオ信号VINが供給され、かつアドレス発生回路4からアドレス信号ADDがアドレス切換回路11を介して供給されるので、入力ビデオ信号VINがメモリ13に記憶される。このとき、データ切換回路14を介して入力ビデオ信号VINがディスプレイ15に供給され、その信号波形が表示される。
一方、比較回路7からエラー検出信号SERRORが出力されると、CPU1は、アドレス切換回路11及びデータ切換回路12を図示の状態とは逆の接続状態に切り換え、かつ、エラー発生アドレス信号ADDERROR及びデータ属性信号SAを発生し、アドレス切換回路11及びデータ切換回路12を介して、メモリ13に供給する。これにより、メモリ13の、エラーが発生したピクセルに対応するアドレスに、データ属性信号SAが書き込まれる。
【0015】
CPU1から発生されるデータ属性信号SAは、ディスプレイ15上において、該当するピクセルの表示を変更させるため等に使用され、例えば、該ピクセルを赤色等に表示したり、輝度を変更したりすることにより、エラーが生じたピクセルをオペレータに対して際立たせることができるようにするものである。
なお、エラーの発生がバースト的に生じたものである場合には、エラー表示を行ったりアラームを発生したりしてオペレータに知らせる必要がないこともあるので、CPU1は、メモリ8にエラー発生の履歴を記憶し、そしてその履歴を監視して、同一ピクセルにエラーが一度でも生じた場合、あるいは連続して複数回(例えば、2回以上)または所定時間以内に複数回生じた場合に、エラー発生アドレス信号ADDERROR及びデータ属性信号SAを発生し、かつアラーム発生回路10から警報を発生するように、制御することが好ましい。
【0016】
CPU1は、メモリ13へのデータ属性信号SAの書き込みが終了すると、アラーム発生回路10から警報を発生すると同時に、あるいは一定時間経た後に、メモリ13への書込(W)制御信号を停止して書き込み動作を停止させる。そして、警報が発生されたことを知ったオペレータが、ビデオ信号中のどのピクセルにエラーが生じたかを知るために、操作パネル16を操作すると、CPU1の制御により、データ切換回路14が図示の状態とは逆の接続状態に切り換えられる。さらにCPU1は、メモリ13に対して読出(R)制御信号を供給して読み出し動作モードに切り換え、メモリ13に記憶されたビデオ信号の連続する複数ライン(例えば、5ライン)分を読み出して、そのライン番号と共に、データ切換回路14を介してディスプレイ15に供給し表示する。ディスプレイ15の表示は、オペレータが操作パネル16を操作することによりスクロールされる。
【0017】
なお、エラーが生じたピクセルを含んだライン、すなわち、エラー発生アドレスADDERRORを含んでいるラインの番号(エラー発生ライン番号)が分かっているので、該ラインを最初に表示する複数ラインの中に含ませるよう制御することが好ましい。また、オペレータの操作が無くても、CPU1の制御により自動的に、ディスプレイ15にメモリ13の内容を表示するようにしてもよい。
さらに、エラー発生ライン中の複数のピクセル(例えば、10個のピクセル)のデータとアドレスとを対応付けて、デイスプレイ15に表示できるようにすることもできる。
このように、エラーの発生がディスプレイ15に表示されると、オペレータの操作パネル16の操作により、CPU1は、エラー発生位置に対応するメモリ8のアドレスに記憶されている基準信号データを読み出し、修正データSMとしてエラー発生アドレス信号ADDERRORとともに出力し、メモリ13中の該アドレスに記憶されたデータを適正なデータに修正する。または、オペレータの入力により、任意のデータに修正することもできる。そして、該修正されたデータを含んだ信号を、必要に応じてメモリ13から読み出して、ディスプレイ15に表示しかつ出力端子OUTから外部に出力するよう制御する。
【0018】
上記説明においては、入力ビデオ信号VIN全体の波形が1フレームまたは1フレーム単位で周期的である場合に、該ビデオ信号の全体を基準ビデオ信号VREFとリアルタイムで比較して、エラー検出をしている。しかしながら、入力ビデオ信号中の水平同期信号及び垂直同期信号は必ず周期的信号であるので、本発明によれば、これらの同期信号のみを基準のものと比較して、同期エラーが生じているか否かを検出することもできる。
図2は、水平及び垂直同期信号のみの同期エラーを検出するための検出装置であり、図1の検出装置と以下の点で相違している。図2においては、アドレス発生回路4′がライン・アドレス信号ADDLのみを供給し、基準信号発生回路6′には水平及び垂直同期信号のみに対応する基準水平/垂直同期信号H/VREFが予め記憶されており、かつメモリ13′には2フレーム分の水平及び垂直同期信号のデータのみが記憶される。
図2の検出装置は図1の検出装置と比べて、メモリ8及び13′の必要メモリ容量を極めて少なくすることでき、しかも、ビデオ信号がフレーム毎に相違していても、水平、垂直同期信号のエラーを確実に検出することができる。
【0019】
図3は、図2に示したエラー検出装置の主要部の出力波形を表している。(A)はフレーム・リセット信号発生回路3から出力されるフレーム・リセット信号SFR、(B)は基準信号発生回路6′から発生される基準水平/垂直同期信号H/VREFを表している。また、(C)及び(D)は正常な入力ビデオ信号VIN及びそれに対応して比較回路7から出力されるエラー検出信号SERRORを表し、(E)及び(F)は水平同期信号にエラーが存在する場合の入力ビデオ信号VIN及びそれに対応して比較回路7から出力されるエラー検出信号SERRORを表している。
図3からも明らかなように、実際に入力されたビデオ信号VINのフレーム同期信号に同期して基準水平/垂直同期信号H/VREFが発生されるので、1フレーム中のビデオ信号に含まれる同期信号の時間のズレが検出でき、また時間が一致している場合でも、その振幅のエラーが検出できる。
【0020】
【発明の効果】
本発明は以上のように構成されているので、入力されるビデオ信号に含まれる周期的信号が、該ビデオ信号中のフレーム同期信号を基準として、振幅及び時間に関してエラー検出でき、しかもリアルタイムでエラー検出できる。また、オペレータがデイスプレイ等を常に監視していなくても、エラー発生を即座に検出して警報を発生することができ、したがって、その後にオペレータがデータの解析等を行うことにより、ビデオ機器または伝送路等の故障箇所を検出修理することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のビデオ信号のエラーを検出するための検出装置のブロック図である。
【図2】本発明の他の実施例のビデオ信号に含まれる同期信号のエラーを検出するための検出装置のブロック図である。
【図3】図2に示された検出装置の主要部の信号波形を示した波形図である。
Claims (7)
- デジタル・ビデオ信号に含まれる周期的信号のエラーを検出する検出装置において、
上記周期的信号の1フレーム分に対応している基準信号のデータを予め記憶しており、アドレス信号によって該基準信号のデータが読み出される基準信号発生手段と、
入力されたビデオ信号に含まれるフレーム同期信号に同期して、フレーム・リセット信号を出力するフレーム・リセット信号発生回路と、
上記フレーム・リセット信号発生手段からの上記フレーム・リセット信号によりリセットされ、該フレーム・リセット信号に同期した周期で、上記基準信号発生手段にアドレス信号を反復出力するアドレス発生手段と、
上記基準信号発生手段からの上記基準信号のデータと入力されたビデオ信号に含まれる上記周期的信号のデータとを比較して、該周期的信号のエラーを検出してエラー検出情報を出力するための比較手段と、
上記比較手段から出力されたエラー検出情報を可視情報または可聴情報として出力する出力手段と、
上記比較手段から出力されたエラー検出情報の履歴を記憶する第1の記憶手段と、
上記アドレス発生手段によってアドレス指定されて、入力されたビデオ信号に含まれる周期的信号のデータ及びエラー情報を含むデータの属性を表すデータ属性信号を記憶するための第2の記憶手段と、
上記検出装置全体の制御を行うための制御手段であって、上記第1の記憶手段中のエラー検出情報の履歴に基づいて、同一位置に連続して又は所定時間以内に複数回のエラーが生じた場合に、該エラーが発生した位置に対応する上記第2の記憶手段のアドレスに、データ属性信号を記憶させ、かつ上記出力手段から警報を発生させる制御手段と
を備えていることを特徴とする検出装置。 - 請求項1記載の検出装置において、
上記出力手段はディスプレイ手段を含んでおり、
上記制御手段は、上記比較手段がエラー検出情報を出力した場合には、ディスプレイ手段に、上記第2の記憶手段に記憶されたデータを表示させるよう制御する
ことを特徴とする検出装置。 - 請求項1又は2記載の検出装置において、上記出力手段はさらに、警報を出力するアラーム出力手段及び印字出力を提供するプリンタ手段を含んでいることを特徴とする検出装置。
- 請求項1〜3いずれかに記載の検出装置において、上記基準信号発生回路から発生される基準信号が、入力されるビデオ信号の1フレーム分に対応する基準ビデオ信号であることを特徴とする検出装置。
- 請求項1〜3いずれかに記載の検出装置において、上記基準信号発生回路から発生される基準信号は、入力されるビデオ信号の1フレーム分の水平及び垂直同期信号に対応する基準同期信号であることを特徴とする検出装置。
- 請求項4記載の検出装置において、上記比較手段は、
入力されたビデオ信号の規格値に許容幅を有している場合は、基準ビデオ信号をVREFとし、許容誤差をαとするとき、入力されたビデオ信号が[VREF−α,VREF+α]または[−VREF−α,−VREF+α]の範囲内か否かを判定し、いずれの範囲にも属さない場合にエラー検出信号を出力し、
入力されたビデオ信号の規格値に許容幅がない場合は、入力されたビデオ信号がVREFまたは−VREFと一致しているか否かを判定し、いずれにも一致していない場合にエラー検出信号を出力する
ことを特徴とする検出装置。 - 請求項2記載の検出装置において、
上記第1の記憶手段は、上記基準信号発生手段と同一の基準信号データを記憶しており、
上記制御手段は、エラーが発生した位置に対応する上記第2の記憶手段のアドレスに、上記第1の記憶手段に記憶された基準信号データを読み出して、修正データ信号として記憶させることにより、エラーを有するデータを修正し、
上記検出装置はさらに、上記第2の記憶手段に記憶されたデータを再生して、上記ディスプレイ手段または検出装置の外部に供給する手段を備えている
ことを特徴とする検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28617795A JP3570801B2 (ja) | 1995-11-02 | 1995-11-02 | ビデオ信号のエラー検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28617795A JP3570801B2 (ja) | 1995-11-02 | 1995-11-02 | ビデオ信号のエラー検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09130830A JPH09130830A (ja) | 1997-05-16 |
JP3570801B2 true JP3570801B2 (ja) | 2004-09-29 |
Family
ID=17700949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28617795A Expired - Lifetime JP3570801B2 (ja) | 1995-11-02 | 1995-11-02 | ビデオ信号のエラー検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3570801B2 (ja) |
-
1995
- 1995-11-02 JP JP28617795A patent/JP3570801B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09130830A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0264947B1 (en) | Diagnostic system for a digital signal processor | |
JP3867296B2 (ja) | 画像再生装置、プロジェクタ、画像再生システム及び情報記憶媒体 | |
JPH04137886A (ja) | 四画面分割表示装置 | |
JP3570801B2 (ja) | ビデオ信号のエラー検出装置 | |
JP2692636B2 (ja) | 状態表示回路 | |
JP2537181B2 (ja) | 映像信号補正装置 | |
EP0344299A1 (en) | SYNCHRONIZATION CONTROL FOR VIEWING SYSTEM. | |
JP2001188524A (ja) | マルチスクリーンディスプレイ装置 | |
JP3655159B2 (ja) | 表示装置 | |
JP4277377B2 (ja) | 映像切替装置 | |
JPH10150609A (ja) | オンスクリーン表示装置 | |
JP2601117B2 (ja) | 画像監視システム | |
KR100232605B1 (ko) | Lcd 모니터의 색신호 동기조정장치 | |
JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
JP3136565B2 (ja) | 映像信号処理装置 | |
JP2957852B2 (ja) | 画像記録装置 | |
JP3491300B2 (ja) | インタフェース | |
JPH0937234A (ja) | 文字信号重畳装置 | |
JPH0744125A (ja) | 液晶表示装置 | |
JPS631589B2 (ja) | ||
JP3237650B2 (ja) | 映像入力信号位相監視方法および映像入力信号位相監視装置 | |
JP2001078172A (ja) | 監視装置 | |
JP2809070B2 (ja) | 電子機器 | |
JPH1116228A (ja) | 磁気録画再生装置 | |
JPH11298852A (ja) | 画像記憶装置における同期信号補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |