JP3565184B2 - 誘電体導波路、集積回路、および送受信装置 - Google Patents
誘電体導波路、集積回路、および送受信装置 Download PDFInfo
- Publication number
- JP3565184B2 JP3565184B2 JP2001160544A JP2001160544A JP3565184B2 JP 3565184 B2 JP3565184 B2 JP 3565184B2 JP 2001160544 A JP2001160544 A JP 2001160544A JP 2001160544 A JP2001160544 A JP 2001160544A JP 3565184 B2 JP3565184 B2 JP 3565184B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- dielectric substrate
- waveguide
- substrate
- raised portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguides (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、誘電体基板に構成した伝送線路、その誘電体基板を備えた集積回路および、その集積回路を含んで構成されるレーダ装置や通信装置などの送受信装置に関するものである。
【０００２】
【従来の技術】
従来、誘電体基板に導波管型の伝送線路を構成し、誘電体基板との一体化を図ったものとして、▲１▼特開平６−５３７１１および▲２▼特開平１０−７５１０８が開示されている。
【０００３】
▲１▼の導波管線路は、２層以上の導体層を有する誘電体基板に導体層間を結ぶ複数個の導通孔（スルーホール）を２列設けて、この２層の導体層および導通孔の２列の間を導波管（誘電体充填導波管）として作用させるものである。▲２▼の誘電体導波管線路および配線基板は、上記の構成に加えて、２つの主導体層の間で、かつバイアホール（導通孔）の両外側に、バイアホールと電気的に接続された副導体層を形成したものである。
【０００４】
【発明が解決しようとする課題】
ところが、▲１▼▲２▼共に、導波管の垂直方向（誘電体基板の面に対して垂直な方向）に沿った面における壁として作用する電流経路は、スルーホールまたはバイアホールのみであるため、スルーホールまたはバイアホール部分に電流が集中し、導体損が増大するという問題があった。また、誘電体基板の面に対して垂直方向に形成されたスルーホールまたはバイアホールにより、誘電体基板の面に対して垂直方向にしか電流が流れず、斜め方向には電流が流れないため、一般的な導波管または誘電体充填導波管に比べて良好な伝送特性が得られないという問題があった。
【０００５】
また、これらの伝送線路は誘電体の誘電率を高くすることにより小型化することができる。しかし、面状の導体壁を用いておらず、スルーホールまたはバイアホールで等価的に導体壁を構成しているため、この部分から放射する平行平板モード等の不要モードを抑制するには、スルーホールまたはバイアホールの伝送方向の間隔を狭くしなければならない。このことにより、スルーホールまたはバイアホールの数が増え、誘電体基板に多くの穴を設けることとなり、誘電体基板の強度が劣化してしまう。
【０００６】
この発明の目的は、誘電体基板に導波管型の伝送線路を構成することによる、生産性の向上効果および配線基板との一体化による集積効果を備え、且つ伝送特性の向上を図った小型の伝送線路、それを備えた集積回路および送受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成して誘電体導波路を構成する。
【０００８】
また、この発明は、隆起部と誘電体基板の隆起部が形成されている部分とを、誘電体基板のスルーホール形成位置を含む他の部分よりも高い誘電率の誘電体で別体形成して、これらを接合させることにより誘電体導波路を構成する。
【０００９】
また、この発明は、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して、集積回路を構成する。
【００１０】
また、この発明は、前記誘電体導波路、もしくは、前記集積回路を備えて送受信装置を構成する。
【００１１】
【発明の実施の形態】
第１の実施形態に係る誘電体導波路の構成について、図１および図２を参照して説明する。
図１の（ａ）は誘電体導波路の外観斜視図であり、（ｂ）は隆起部が連続する方向に垂直な面の断面図である。
また、図２は誘電体導波路の製造段階別の断面形状を示した図である。
図１、図２において、１は誘電体基板、２は上面電極、３は下面電極、４はスルーホール、１０は誘電体隆起部、１０１，１１０は誘電体シート、１０４は貫通孔である。
図１に示すように、誘電体基板１の一部に、断面凸形状で、その断面に垂直方向に連続する隆起部１０が形成されている。この誘電体基板１の隆起部１０が形成されている面には、隆起部１０の外面（側面および上面）を含めて上面電極２が形成されており、これに対向する面には略全面に下面電極３が形成されている。また、隆起部１０の延びる方向に沿って、その隆起部１０の両脇に、誘電体基板１の両面に形成された上面電極２と下面電極３とを導通させる、複数のスルーホール４が配列形成されている。また、隆起部１０は誘電体基板１の誘電率よりも高い誘電率の誘電体で形成されている。
【００１２】
ここで、隆起部１０の幅は使用周波数における誘電体中での波長の１／２以下であり、誘電体基板１の下面から隆起部１０の上面までの高さは、使用周波数における誘電体中での波長の１／２以上である。
【００１３】
この構造により、配列された複数のスルーホール４が等価的に導波路の壁面を構成するため、隆起部１０の互いに対向する二つの側面をＨ面、隆起部１０の上面および誘電体基板１の下面をＥ面とするＴＥ１０モードに準じたモードで電磁波が伝搬する。
【００１４】
また、隆起部１０を形成する誘電体の誘電率が、誘電体基板１の誘電率よりも高いことから、隆起部１０を誘電体基板１と同じ誘電率の誘電体を用いた場合よりも、低背化することができる。また、電界および磁界が隆起部１０に集中するため、誘電体基板１のスルーホール４からの放射が低減できる。よって、低損失に小型の誘電体導波路を構成することができる。
【００１５】
また、スルーホール４は誘電体基板１に形成されているが、誘電体基板１の誘電率は隆起部１０の誘電率よりも低いため、全体が隆起部１０と同じ誘電率である誘電体で形成されている場合よりも、スルーホールの間隔を広くとることができる。よって、高信頼性で小型の誘電体導波路を構成することができる。
【００１６】
次に、この誘電体導波路の製造方法の一例について、図２を参照して説明する。
図２の（ａ）に示すように、先ず、複数の誘電体シート１０１，１１０を積層する。ここで、誘電体シート１１０は、誘電体シート１０１よりも誘電率が高いもので形成されている。この誘電体材料の組み合わせは、少なくとも前記誘電率の関係を保つことができればよい。
【００１７】
この状態で全体を所定の温度で焼成し、各誘電体シート間を固着させ、一枚の誘電体基板として形成する。
【００１８】
次に、サンドブラスト法等を用い、誘電率が高い側の誘電体シート１１０のみを所定の幅となるように削除して、図２の（ｂ）に示すような、断面凸形状の連続した隆起部１０を形成する。
【００１９】
次に、図２の（ｃ）に示すように、誘電体シート１１０からなる隆起部の両脇の位置に、積層された複数の誘電体シート１０１からなる誘電体基板１を貫通する複数の貫通孔１０４を、隆起部１０の連続する方向に平行に、所定の間隔で形成する。
【００２０】
そして、図２の（ｄ）に示すように、隆起部１０の両側面および上面を含み、誘電体基板１の片面に上面電極２を形成し、これに対向する面には下面電極３を形成する。また、貫通孔の内面に内面電極を設けて、上面電極２と下面電極３とを導通させるスルーホール４を形成する。
【００２１】
このように、誘電体基板の積層と切削加工、および電極形成のみで、誘電体導波路を構成する。よって、通常の積層基板を製造する工程のみで誘電体導波路を形成することができ、容易に作製することができる。
【００２２】
なお、製造工程については、必ずしも前述の順序である必要はなく、その順序を前後してもよい。
【００２３】
次に、第２の実施形態に係る誘電体導波路の構成について、図３を参照して説明する。
【００２４】
図３の（ａ）は誘電体導波路の外観斜視図であり、（ｂ）は隆起部が連続する方向に垂直な面の断面図である。
図３において、１は誘電体基板、２は上面電極、３は下面電極、４はスルーホール、１０は隆起部である。
図３に示した誘電体導波路は、隆起部１０および誘電体基板１の複数のスルーホール４に囲まれた領域の誘電率がそれ以外の位置での誘電率よりも大きい構造であり、他の構成については、図１に示した誘電体導波路と同じである。
【００２５】
この構造の誘電体導波路は、誘電率が異なる二種類の誘電体基板を接合させ、その接合部に沿って、複数のスルーホール４を設けることにより形成される。すなわち、隆起部１０および複数のスルーホール４に囲まれた誘電体基板１の領域となる高い誘電率の部分１０と、他の領域となる部分を前述の部分よりも低い誘電率の部分１とを、別体で形成し、接合した後に、接合部に沿って複数のスルーホール４を設けることにより、全体を構成する。
【００２６】
このような構成とすることにより、複数のスルーホール４に囲まれた領域の誘電率が他の領域よりも高くなるため、電磁界の分布が集中し、導体壁の近傍の電磁界密度が低くなり、導体壁による損失を低減することができる。
【００２７】
次に、集積回路およびそれを用いた送受信装置の例としてレーダ装置の構成を図４および図５を参照して説明する。
【００２８】
図４は誘電体基板を電子部品実装面側からみた外観斜視図であり、図５はその等価回路図である。
【００２９】
誘電体基板１にはその図における下面側に、断面凸形状で連続する隆起部を形成し、誘電体基板の両面に電極を形成するとともに、隆起部に沿って隆起部の両脇に複数のスルーホールを配列することによって伝送線路を構成している。また、隆起部は誘電体基板の誘電率よりも高い誘電率である誘電体により形成されている。
【００３０】
図４は、誘電体基板１における電子部品の実装面側を示しているので、隆起部は現れていないが、スルーホールの配列パターンによって、伝送線路の配置形状が判る。すなわち、大まかにＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５で示す５つの伝送線路を構成している。
【００３１】
誘電体基板１の図における上面には、コプレーナ線路に接続したＶＣＯ（電圧制御発振器）を設けている。上記コプレーナ線路はＧ１で示す伝送線路と結合する。伝送線路Ｇ１とＧ２との間には、上面に設けられたコプレーナ線路によって接続されたＦＥＴによる増幅回路を設けている。ＦＥＴにより増幅された信号はコプレーナ線路からＧ２に伝送される。また、伝送線路Ｇ３の先端部分には、スロットアンテナを形成していて、このスロットアンテナから送信信号が誘電体基板１に対し垂直方向に放射される。伝送線路Ｇ２とＧ５の近接している部分により方向性結合器を構成している。この方向性結合器で電力分配された信号は、ミキサー回路の一方のダイオードが接続されているコプレーナ線路にローカル信号として結合する。また、伝送線路Ｇ２，Ｇ３，Ｇ４のＹ型に分岐している中央部にはサーキュレータを構成している。このサーキュレータは、円板形状のフェライト板による共振器を配し、そのフェライト板に対し垂直方向に静磁界を印加する永久磁石を配置することによって構成しているが、図４ではそれらを省略している。このサーキュレータを介して、スロットアンテナからの受信信号は伝送線路Ｇ４を介し、ミキサー回路の他方のダイオードが接続されているコプレーナ線路に結合する。ミキサー回路の２つのダイオードは平衡型ミキサー回路として作用し、整合用受動部品を途中に有する平衡線路を介して外部回路へ出力される。
【００３２】
図５は、前記レーダ装置のブロック図である。図５において、ＶＣＯによる発振信号はＡＭＰにより増幅され、方向性結合器ＣＰＬおよびサーキュレータＣＩＲを経て、送信信号としてアンテナＡＮＴへ与えられる。サーキュレータＣＩＲからの受信信号と方向性結合器ＣＰＬからのローカル信号は、ミキサＭＩＸに与えられ、ミキサは中間周波信号ＩＦを出力する。
【００３３】
このように、優れた伝送特性を有する伝送線路を用いることによって、電力効率が高まり、低消費電力で且つ物標の探知能力の高いレーダ装置が得られる。
【００３４】
なお、上述の例では、レーダ装置を例に挙げたが、送信信号を相手側の通信装置へ送信し、相手側の通信装置からの送信信号を受信するようにすれば、同様にして通信装置を構成することができる。
【００３５】
【発明の効果】
この発明によれば、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成することにより、スルーホールからの放射による損失を低減でき、低損失で高信頼性を有する小型の誘電体導波路を容易に構成することができる。
【００３６】
また、この発明によれば、誘電体基板の複数のスルーホールで囲まれた領域についても、その誘電率を、他の領域の誘電率よりも高くすることにより、導波路部分の電磁界分布をさらに集中させ、低損失の誘電体導波路を構成することができる。
【００３７】
また、この発明によれば、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して集積回路を構成することにより、優れた伝送特性を備えた集積回路が得られる。
【００３８】
また、この発明によれば、前記誘電体導波路、または前記集積回路を備えて送受信装置を構成することにより、優れた伝送特性の送受信装置が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る誘電体導波路の外観斜視図および断面図
【図２】誘電体導波路の製造工程別に表した断面図
【図３】第２の実施形態に係る誘電体導波路の外観斜視図および断面図
【図４】複数の電子部品を搭載した誘電体基板からなる集積回路を電子部品実装面からみた外観斜視図
【図５】図４に示す集積回路の等価回路図
【符号の説明】
１−誘電体基板
２−上面電極
３−下面電極
４−スルーホール
１０−誘電体隆起部
１０１，１１０−誘電体シート
１０４−貫通孔
【発明の属する技術分野】
この発明は、誘電体基板に構成した伝送線路、その誘電体基板を備えた集積回路および、その集積回路を含んで構成されるレーダ装置や通信装置などの送受信装置に関するものである。
【０００２】
【従来の技術】
従来、誘電体基板に導波管型の伝送線路を構成し、誘電体基板との一体化を図ったものとして、▲１▼特開平６−５３７１１および▲２▼特開平１０−７５１０８が開示されている。
【０００３】
▲１▼の導波管線路は、２層以上の導体層を有する誘電体基板に導体層間を結ぶ複数個の導通孔（スルーホール）を２列設けて、この２層の導体層および導通孔の２列の間を導波管（誘電体充填導波管）として作用させるものである。▲２▼の誘電体導波管線路および配線基板は、上記の構成に加えて、２つの主導体層の間で、かつバイアホール（導通孔）の両外側に、バイアホールと電気的に接続された副導体層を形成したものである。
【０００４】
【発明が解決しようとする課題】
ところが、▲１▼▲２▼共に、導波管の垂直方向（誘電体基板の面に対して垂直な方向）に沿った面における壁として作用する電流経路は、スルーホールまたはバイアホールのみであるため、スルーホールまたはバイアホール部分に電流が集中し、導体損が増大するという問題があった。また、誘電体基板の面に対して垂直方向に形成されたスルーホールまたはバイアホールにより、誘電体基板の面に対して垂直方向にしか電流が流れず、斜め方向には電流が流れないため、一般的な導波管または誘電体充填導波管に比べて良好な伝送特性が得られないという問題があった。
【０００５】
また、これらの伝送線路は誘電体の誘電率を高くすることにより小型化することができる。しかし、面状の導体壁を用いておらず、スルーホールまたはバイアホールで等価的に導体壁を構成しているため、この部分から放射する平行平板モード等の不要モードを抑制するには、スルーホールまたはバイアホールの伝送方向の間隔を狭くしなければならない。このことにより、スルーホールまたはバイアホールの数が増え、誘電体基板に多くの穴を設けることとなり、誘電体基板の強度が劣化してしまう。
【０００６】
この発明の目的は、誘電体基板に導波管型の伝送線路を構成することによる、生産性の向上効果および配線基板との一体化による集積効果を備え、且つ伝送特性の向上を図った小型の伝送線路、それを備えた集積回路および送受信装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成して誘電体導波路を構成する。
【０００８】
また、この発明は、隆起部と誘電体基板の隆起部が形成されている部分とを、誘電体基板のスルーホール形成位置を含む他の部分よりも高い誘電率の誘電体で別体形成して、これらを接合させることにより誘電体導波路を構成する。
【０００９】
また、この発明は、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して、集積回路を構成する。
【００１０】
また、この発明は、前記誘電体導波路、もしくは、前記集積回路を備えて送受信装置を構成する。
【００１１】
【発明の実施の形態】
第１の実施形態に係る誘電体導波路の構成について、図１および図２を参照して説明する。
図１の（ａ）は誘電体導波路の外観斜視図であり、（ｂ）は隆起部が連続する方向に垂直な面の断面図である。
また、図２は誘電体導波路の製造段階別の断面形状を示した図である。
図１、図２において、１は誘電体基板、２は上面電極、３は下面電極、４はスルーホール、１０は誘電体隆起部、１０１，１１０は誘電体シート、１０４は貫通孔である。
図１に示すように、誘電体基板１の一部に、断面凸形状で、その断面に垂直方向に連続する隆起部１０が形成されている。この誘電体基板１の隆起部１０が形成されている面には、隆起部１０の外面（側面および上面）を含めて上面電極２が形成されており、これに対向する面には略全面に下面電極３が形成されている。また、隆起部１０の延びる方向に沿って、その隆起部１０の両脇に、誘電体基板１の両面に形成された上面電極２と下面電極３とを導通させる、複数のスルーホール４が配列形成されている。また、隆起部１０は誘電体基板１の誘電率よりも高い誘電率の誘電体で形成されている。
【００１２】
ここで、隆起部１０の幅は使用周波数における誘電体中での波長の１／２以下であり、誘電体基板１の下面から隆起部１０の上面までの高さは、使用周波数における誘電体中での波長の１／２以上である。
【００１３】
この構造により、配列された複数のスルーホール４が等価的に導波路の壁面を構成するため、隆起部１０の互いに対向する二つの側面をＨ面、隆起部１０の上面および誘電体基板１の下面をＥ面とするＴＥ１０モードに準じたモードで電磁波が伝搬する。
【００１４】
また、隆起部１０を形成する誘電体の誘電率が、誘電体基板１の誘電率よりも高いことから、隆起部１０を誘電体基板１と同じ誘電率の誘電体を用いた場合よりも、低背化することができる。また、電界および磁界が隆起部１０に集中するため、誘電体基板１のスルーホール４からの放射が低減できる。よって、低損失に小型の誘電体導波路を構成することができる。
【００１５】
また、スルーホール４は誘電体基板１に形成されているが、誘電体基板１の誘電率は隆起部１０の誘電率よりも低いため、全体が隆起部１０と同じ誘電率である誘電体で形成されている場合よりも、スルーホールの間隔を広くとることができる。よって、高信頼性で小型の誘電体導波路を構成することができる。
【００１６】
次に、この誘電体導波路の製造方法の一例について、図２を参照して説明する。
図２の（ａ）に示すように、先ず、複数の誘電体シート１０１，１１０を積層する。ここで、誘電体シート１１０は、誘電体シート１０１よりも誘電率が高いもので形成されている。この誘電体材料の組み合わせは、少なくとも前記誘電率の関係を保つことができればよい。
【００１７】
この状態で全体を所定の温度で焼成し、各誘電体シート間を固着させ、一枚の誘電体基板として形成する。
【００１８】
次に、サンドブラスト法等を用い、誘電率が高い側の誘電体シート１１０のみを所定の幅となるように削除して、図２の（ｂ）に示すような、断面凸形状の連続した隆起部１０を形成する。
【００１９】
次に、図２の（ｃ）に示すように、誘電体シート１１０からなる隆起部の両脇の位置に、積層された複数の誘電体シート１０１からなる誘電体基板１を貫通する複数の貫通孔１０４を、隆起部１０の連続する方向に平行に、所定の間隔で形成する。
【００２０】
そして、図２の（ｄ）に示すように、隆起部１０の両側面および上面を含み、誘電体基板１の片面に上面電極２を形成し、これに対向する面には下面電極３を形成する。また、貫通孔の内面に内面電極を設けて、上面電極２と下面電極３とを導通させるスルーホール４を形成する。
【００２１】
このように、誘電体基板の積層と切削加工、および電極形成のみで、誘電体導波路を構成する。よって、通常の積層基板を製造する工程のみで誘電体導波路を形成することができ、容易に作製することができる。
【００２２】
なお、製造工程については、必ずしも前述の順序である必要はなく、その順序を前後してもよい。
【００２３】
次に、第２の実施形態に係る誘電体導波路の構成について、図３を参照して説明する。
【００２４】
図３の（ａ）は誘電体導波路の外観斜視図であり、（ｂ）は隆起部が連続する方向に垂直な面の断面図である。
図３において、１は誘電体基板、２は上面電極、３は下面電極、４はスルーホール、１０は隆起部である。
図３に示した誘電体導波路は、隆起部１０および誘電体基板１の複数のスルーホール４に囲まれた領域の誘電率がそれ以外の位置での誘電率よりも大きい構造であり、他の構成については、図１に示した誘電体導波路と同じである。
【００２５】
この構造の誘電体導波路は、誘電率が異なる二種類の誘電体基板を接合させ、その接合部に沿って、複数のスルーホール４を設けることにより形成される。すなわち、隆起部１０および複数のスルーホール４に囲まれた誘電体基板１の領域となる高い誘電率の部分１０と、他の領域となる部分を前述の部分よりも低い誘電率の部分１とを、別体で形成し、接合した後に、接合部に沿って複数のスルーホール４を設けることにより、全体を構成する。
【００２６】
このような構成とすることにより、複数のスルーホール４に囲まれた領域の誘電率が他の領域よりも高くなるため、電磁界の分布が集中し、導体壁の近傍の電磁界密度が低くなり、導体壁による損失を低減することができる。
【００２７】
次に、集積回路およびそれを用いた送受信装置の例としてレーダ装置の構成を図４および図５を参照して説明する。
【００２８】
図４は誘電体基板を電子部品実装面側からみた外観斜視図であり、図５はその等価回路図である。
【００２９】
誘電体基板１にはその図における下面側に、断面凸形状で連続する隆起部を形成し、誘電体基板の両面に電極を形成するとともに、隆起部に沿って隆起部の両脇に複数のスルーホールを配列することによって伝送線路を構成している。また、隆起部は誘電体基板の誘電率よりも高い誘電率である誘電体により形成されている。
【００３０】
図４は、誘電体基板１における電子部品の実装面側を示しているので、隆起部は現れていないが、スルーホールの配列パターンによって、伝送線路の配置形状が判る。すなわち、大まかにＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５で示す５つの伝送線路を構成している。
【００３１】
誘電体基板１の図における上面には、コプレーナ線路に接続したＶＣＯ（電圧制御発振器）を設けている。上記コプレーナ線路はＧ１で示す伝送線路と結合する。伝送線路Ｇ１とＧ２との間には、上面に設けられたコプレーナ線路によって接続されたＦＥＴによる増幅回路を設けている。ＦＥＴにより増幅された信号はコプレーナ線路からＧ２に伝送される。また、伝送線路Ｇ３の先端部分には、スロットアンテナを形成していて、このスロットアンテナから送信信号が誘電体基板１に対し垂直方向に放射される。伝送線路Ｇ２とＧ５の近接している部分により方向性結合器を構成している。この方向性結合器で電力分配された信号は、ミキサー回路の一方のダイオードが接続されているコプレーナ線路にローカル信号として結合する。また、伝送線路Ｇ２，Ｇ３，Ｇ４のＹ型に分岐している中央部にはサーキュレータを構成している。このサーキュレータは、円板形状のフェライト板による共振器を配し、そのフェライト板に対し垂直方向に静磁界を印加する永久磁石を配置することによって構成しているが、図４ではそれらを省略している。このサーキュレータを介して、スロットアンテナからの受信信号は伝送線路Ｇ４を介し、ミキサー回路の他方のダイオードが接続されているコプレーナ線路に結合する。ミキサー回路の２つのダイオードは平衡型ミキサー回路として作用し、整合用受動部品を途中に有する平衡線路を介して外部回路へ出力される。
【００３２】
図５は、前記レーダ装置のブロック図である。図５において、ＶＣＯによる発振信号はＡＭＰにより増幅され、方向性結合器ＣＰＬおよびサーキュレータＣＩＲを経て、送信信号としてアンテナＡＮＴへ与えられる。サーキュレータＣＩＲからの受信信号と方向性結合器ＣＰＬからのローカル信号は、ミキサＭＩＸに与えられ、ミキサは中間周波信号ＩＦを出力する。
【００３３】
このように、優れた伝送特性を有する伝送線路を用いることによって、電力効率が高まり、低消費電力で且つ物標の探知能力の高いレーダ装置が得られる。
【００３４】
なお、上述の例では、レーダ装置を例に挙げたが、送信信号を相手側の通信装置へ送信し、相手側の通信装置からの送信信号を受信するようにすれば、同様にして通信装置を構成することができる。
【００３５】
【発明の効果】
この発明によれば、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成することにより、スルーホールからの放射による損失を低減でき、低損失で高信頼性を有する小型の誘電体導波路を容易に構成することができる。
【００３６】
また、この発明によれば、誘電体基板の複数のスルーホールで囲まれた領域についても、その誘電率を、他の領域の誘電率よりも高くすることにより、導波路部分の電磁界分布をさらに集中させ、低損失の誘電体導波路を構成することができる。
【００３７】
また、この発明によれば、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して集積回路を構成することにより、優れた伝送特性を備えた集積回路が得られる。
【００３８】
また、この発明によれば、前記誘電体導波路、または前記集積回路を備えて送受信装置を構成することにより、優れた伝送特性の送受信装置が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る誘電体導波路の外観斜視図および断面図
【図２】誘電体導波路の製造工程別に表した断面図
【図３】第２の実施形態に係る誘電体導波路の外観斜視図および断面図
【図４】複数の電子部品を搭載した誘電体基板からなる集積回路を電子部品実装面からみた外観斜視図
【図５】図４に示す集積回路の等価回路図
【符号の説明】
１−誘電体基板
２−上面電極
３−下面電極
４−スルーホール
１０−誘電体隆起部
１０１，１１０−誘電体シート
１０４−貫通孔
Claims (4)
- 誘電体基板の少なくとも一方の面に、断面凸形状で連続する隆起部を備え、該隆起部の外面を含めて、前記誘電体基板の両面に電極が形成され、前記隆起部の両脇に、前記誘電体基板の両面に形成された前記電極間をそれぞれ導通させる複数のスルーホールが配列形成された誘電体導波路であって、
前記隆起部が、前記誘電体基板の誘電率よりも高い誘電率である誘電体により形成された誘電体導波路。 - 前記隆起部と前記誘電体基板の隆起部が形成されている部分とは、前記誘電体基板のスルーホール形成位置を含む他の部分よりも高い誘電率の誘電体で別体形成されており、これらが接合されてなる請求項１に記載の誘電体導波路。
- 請求項１または請求項２に記載の誘電体導波路を備え、前記誘電体基板に複数の伝送線路を構成して成る、または電子部品を実装して成る集積回路。
- 請求項１もしくは請求項２に記載の伝送線路、または、請求項３に記載の集積回路を備えてなる送受信装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160544A JP3565184B2 (ja) | 2001-05-29 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
| DE60208244T DE60208244T2 (de) | 2001-01-12 | 2002-01-10 | Übertragungsleitunganordnung, integrierte Schaltung und Sender-Empfängergerät |
| EP02000596A EP1227536B1 (en) | 2001-01-12 | 2002-01-10 | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus |
| KR10-2002-0001487A KR100450376B1 (ko) | 2001-01-12 | 2002-01-10 | 전송 선로, 집적회로 및 송수신 장치 |
| CNB021018324A CN1193460C (zh) | 2001-01-12 | 2002-01-11 | 传输线路和集成电路以及收发信装置 |
| US10/045,787 US6788918B2 (en) | 2001-01-12 | 2002-01-14 | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus comprising a dielectric waveguide protuding for a dielectric plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160544A JP3565184B2 (ja) | 2001-05-29 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353709A JP2002353709A (ja) | 2002-12-06 |
| JP3565184B2 true JP3565184B2 (ja) | 2004-09-15 |
Family
ID=19003945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160544A Expired - Fee Related JP3565184B2 (ja) | 2001-01-12 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565184B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7239266B2 (en) * | 2004-08-26 | 2007-07-03 | Honeywell International Inc. | Radar altimeter |
| JP4345850B2 (ja) | 2006-09-11 | 2009-10-14 | ソニー株式会社 | 通信システム及び通信装置 |
| JP5156551B2 (ja) * | 2008-09-08 | 2013-03-06 | 新日本無線株式会社 | Ｆｍ−ｃｗレーダ |
| US8866667B2 (en) | 2012-02-22 | 2014-10-21 | Honeywell International Inc. | High sensitivity single antenna FMCW radar |
| US9297885B2 (en) | 2012-07-27 | 2016-03-29 | Honeywell International Inc. | Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems |
| US9660605B2 (en) | 2014-06-12 | 2017-05-23 | Honeywell International Inc. | Variable delay line using variable capacitors in a maximally flat time delay filter |
| US10018716B2 (en) | 2014-06-26 | 2018-07-10 | Honeywell International Inc. | Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation |
-
2001
- 2001-05-29 JP JP2001160544A patent/JP3565184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353709A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1227536B1 (en) | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus | |
| US5369379A (en) | Chip type directional coupler comprising a laminated structure | |
| EP0671777B1 (en) | Interconnection between layers of striplines or microstrip through cavity backed slot | |
| JP3891918B2 (ja) | 高周波モジュール | |
| JPH10341108A (ja) | アンテナ装置およびレーダモジュール | |
| EP0886335B1 (en) | Dielectric waveguide | |
| JP2001196817A (ja) | 誘電体共振器、誘電体フィルタ、誘電体デュプレクサおよび通信装置 | |
| JP3420474B2 (ja) | 積層型開口面アンテナ及びそれを具備する多層配線基板 | |
| EP1263078B1 (en) | Transmission line, integrated circuit and transmitter-receiver | |
| US6204739B1 (en) | Dielectric resonant apparatus | |
| JP2005051331A (ja) | マイクロストリップ線路と誘電体導波管との結合構造 | |
| JP3663898B2 (ja) | 高周波モジュール | |
| JP3565184B2 (ja) | 誘電体導波路、集積回路、および送受信装置 | |
| JP3678194B2 (ja) | 伝送線路および送受信装置 | |
| JPH10242717A (ja) | 平面誘電体集積回路 | |
| JPH11340701A (ja) | 高周波伝送線路の接続構造 | |
| JP2001028504A (ja) | サーキュレータ | |
| KR20050058477A (ko) | 선로 변환기, 고주파 모듈 및 통신 장치 | |
| JP3414383B2 (ja) | 伝送線路、集積回路および送受信装置 | |
| JP2000174515A (ja) | コプレーナウェーブガイド−導波管変換装置 | |
| US6882254B2 (en) | Transmission line with a dielectric protrusion having opposing longitudinal slot and transmitter-receiver | |
| JP2002237705A (ja) | 非放射性誘電体線路、高周波回路部品および高周波回路モジュール | |
| JP2003163502A (ja) | 伝送線路および送受信装置 | |
| JP2002176302A (ja) | 方向性結合器、高周波モジュールおよび通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |