JP3565184B2 - 誘電体導波路、集積回路、および送受信装置 - Google Patents
誘電体導波路、集積回路、および送受信装置 Download PDFInfo
- Publication number
- JP3565184B2 JP3565184B2 JP2001160544A JP2001160544A JP3565184B2 JP 3565184 B2 JP3565184 B2 JP 3565184B2 JP 2001160544 A JP2001160544 A JP 2001160544A JP 2001160544 A JP2001160544 A JP 2001160544A JP 3565184 B2 JP3565184 B2 JP 3565184B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- dielectric substrate
- waveguide
- substrate
- raised portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguides (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の属する技術分野】
この発明は、誘電体基板に構成した伝送線路、その誘電体基板を備えた集積回路および、その集積回路を含んで構成されるレーダ装置や通信装置などの送受信装置に関するものである。
【0002】
【従来の技術】
従来、誘電体基板に導波管型の伝送線路を構成し、誘電体基板との一体化を図ったものとして、▲1▼特開平6−53711および▲2▼特開平10−75108が開示されている。
【0003】
▲1▼の導波管線路は、2層以上の導体層を有する誘電体基板に導体層間を結ぶ複数個の導通孔(スルーホール)を2列設けて、この2層の導体層および導通孔の2列の間を導波管(誘電体充填導波管)として作用させるものである。▲2▼の誘電体導波管線路および配線基板は、上記の構成に加えて、2つの主導体層の間で、かつバイアホール(導通孔)の両外側に、バイアホールと電気的に接続された副導体層を形成したものである。
【0004】
【発明が解決しようとする課題】
ところが、▲1▼▲2▼共に、導波管の垂直方向(誘電体基板の面に対して垂直な方向)に沿った面における壁として作用する電流経路は、スルーホールまたはバイアホールのみであるため、スルーホールまたはバイアホール部分に電流が集中し、導体損が増大するという問題があった。また、誘電体基板の面に対して垂直方向に形成されたスルーホールまたはバイアホールにより、誘電体基板の面に対して垂直方向にしか電流が流れず、斜め方向には電流が流れないため、一般的な導波管または誘電体充填導波管に比べて良好な伝送特性が得られないという問題があった。
【0005】
また、これらの伝送線路は誘電体の誘電率を高くすることにより小型化することができる。しかし、面状の導体壁を用いておらず、スルーホールまたはバイアホールで等価的に導体壁を構成しているため、この部分から放射する平行平板モード等の不要モードを抑制するには、スルーホールまたはバイアホールの伝送方向の間隔を狭くしなければならない。このことにより、スルーホールまたはバイアホールの数が増え、誘電体基板に多くの穴を設けることとなり、誘電体基板の強度が劣化してしまう。
【0006】
この発明の目的は、誘電体基板に導波管型の伝送線路を構成することによる、生産性の向上効果および配線基板との一体化による集積効果を備え、且つ伝送特性の向上を図った小型の伝送線路、それを備えた集積回路および送受信装置を提供することにある。
【0007】
【課題を解決するための手段】
この発明は、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成して誘電体導波路を構成する。
【0008】
また、この発明は、隆起部と誘電体基板の隆起部が形成されている部分とを、誘電体基板のスルーホール形成位置を含む他の部分よりも高い誘電率の誘電体で別体形成して、これらを接合させることにより誘電体導波路を構成する。
【0009】
また、この発明は、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して、集積回路を構成する。
【0010】
また、この発明は、前記誘電体導波路、もしくは、前記集積回路を備えて送受信装置を構成する。
【0011】
【発明の実施の形態】
第1の実施形態に係る誘電体導波路の構成について、図1および図2を参照して説明する。
図1の(a)は誘電体導波路の外観斜視図であり、(b)は隆起部が連続する方向に垂直な面の断面図である。
また、図2は誘電体導波路の製造段階別の断面形状を示した図である。
図1、図2において、1は誘電体基板、2は上面電極、3は下面電極、4はスルーホール、10は誘電体隆起部、101,110は誘電体シート、104は貫通孔である。
図1に示すように、誘電体基板1の一部に、断面凸形状で、その断面に垂直方向に連続する隆起部10が形成されている。この誘電体基板1の隆起部10が形成されている面には、隆起部10の外面(側面および上面)を含めて上面電極2が形成されており、これに対向する面には略全面に下面電極3が形成されている。また、隆起部10の延びる方向に沿って、その隆起部10の両脇に、誘電体基板1の両面に形成された上面電極2と下面電極3とを導通させる、複数のスルーホール4が配列形成されている。また、隆起部10は誘電体基板1の誘電率よりも高い誘電率の誘電体で形成されている。
【0012】
ここで、隆起部10の幅は使用周波数における誘電体中での波長の1/2以下であり、誘電体基板1の下面から隆起部10の上面までの高さは、使用周波数における誘電体中での波長の1/2以上である。
【0013】
この構造により、配列された複数のスルーホール4が等価的に導波路の壁面を構成するため、隆起部10の互いに対向する二つの側面をH面、隆起部10の上面および誘電体基板1の下面をE面とするTE10モードに準じたモードで電磁波が伝搬する。
【0014】
また、隆起部10を形成する誘電体の誘電率が、誘電体基板1の誘電率よりも高いことから、隆起部10を誘電体基板1と同じ誘電率の誘電体を用いた場合よりも、低背化することができる。また、電界および磁界が隆起部10に集中するため、誘電体基板1のスルーホール4からの放射が低減できる。よって、低損失に小型の誘電体導波路を構成することができる。
【0015】
また、スルーホール4は誘電体基板1に形成されているが、誘電体基板1の誘電率は隆起部10の誘電率よりも低いため、全体が隆起部10と同じ誘電率である誘電体で形成されている場合よりも、スルーホールの間隔を広くとることができる。よって、高信頼性で小型の誘電体導波路を構成することができる。
【0016】
次に、この誘電体導波路の製造方法の一例について、図2を参照して説明する。
図2の(a)に示すように、先ず、複数の誘電体シート101,110を積層する。ここで、誘電体シート110は、誘電体シート101よりも誘電率が高いもので形成されている。この誘電体材料の組み合わせは、少なくとも前記誘電率の関係を保つことができればよい。
【0017】
この状態で全体を所定の温度で焼成し、各誘電体シート間を固着させ、一枚の誘電体基板として形成する。
【0018】
次に、サンドブラスト法等を用い、誘電率が高い側の誘電体シート110のみを所定の幅となるように削除して、図2の(b)に示すような、断面凸形状の連続した隆起部10を形成する。
【0019】
次に、図2の(c)に示すように、誘電体シート110からなる隆起部の両脇の位置に、積層された複数の誘電体シート101からなる誘電体基板1を貫通する複数の貫通孔104を、隆起部10の連続する方向に平行に、所定の間隔で形成する。
【0020】
そして、図2の(d)に示すように、隆起部10の両側面および上面を含み、誘電体基板1の片面に上面電極2を形成し、これに対向する面には下面電極3を形成する。また、貫通孔の内面に内面電極を設けて、上面電極2と下面電極3とを導通させるスルーホール4を形成する。
【0021】
このように、誘電体基板の積層と切削加工、および電極形成のみで、誘電体導波路を構成する。よって、通常の積層基板を製造する工程のみで誘電体導波路を形成することができ、容易に作製することができる。
【0022】
なお、製造工程については、必ずしも前述の順序である必要はなく、その順序を前後してもよい。
【0023】
次に、第2の実施形態に係る誘電体導波路の構成について、図3を参照して説明する。
【0024】
図3の(a)は誘電体導波路の外観斜視図であり、(b)は隆起部が連続する方向に垂直な面の断面図である。
図3において、1は誘電体基板、2は上面電極、3は下面電極、4はスルーホール、10は隆起部である。
図3に示した誘電体導波路は、隆起部10および誘電体基板1の複数のスルーホール4に囲まれた領域の誘電率がそれ以外の位置での誘電率よりも大きい構造であり、他の構成については、図1に示した誘電体導波路と同じである。
【0025】
この構造の誘電体導波路は、誘電率が異なる二種類の誘電体基板を接合させ、その接合部に沿って、複数のスルーホール4を設けることにより形成される。すなわち、隆起部10および複数のスルーホール4に囲まれた誘電体基板1の領域となる高い誘電率の部分10と、他の領域となる部分を前述の部分よりも低い誘電率の部分1とを、別体で形成し、接合した後に、接合部に沿って複数のスルーホール4を設けることにより、全体を構成する。
【0026】
このような構成とすることにより、複数のスルーホール4に囲まれた領域の誘電率が他の領域よりも高くなるため、電磁界の分布が集中し、導体壁の近傍の電磁界密度が低くなり、導体壁による損失を低減することができる。
【0027】
次に、集積回路およびそれを用いた送受信装置の例としてレーダ装置の構成を図4および図5を参照して説明する。
【0028】
図4は誘電体基板を電子部品実装面側からみた外観斜視図であり、図5はその等価回路図である。
【0029】
誘電体基板1にはその図における下面側に、断面凸形状で連続する隆起部を形成し、誘電体基板の両面に電極を形成するとともに、隆起部に沿って隆起部の両脇に複数のスルーホールを配列することによって伝送線路を構成している。また、隆起部は誘電体基板の誘電率よりも高い誘電率である誘電体により形成されている。
【0030】
図4は、誘電体基板1における電子部品の実装面側を示しているので、隆起部は現れていないが、スルーホールの配列パターンによって、伝送線路の配置形状が判る。すなわち、大まかにG1,G2,G3,G4,G5で示す5つの伝送線路を構成している。
【0031】
誘電体基板1の図における上面には、コプレーナ線路に接続したVCO(電圧制御発振器)を設けている。上記コプレーナ線路はG1で示す伝送線路と結合する。伝送線路G1とG2との間には、上面に設けられたコプレーナ線路によって接続されたFETによる増幅回路を設けている。FETにより増幅された信号はコプレーナ線路からG2に伝送される。また、伝送線路G3の先端部分には、スロットアンテナを形成していて、このスロットアンテナから送信信号が誘電体基板1に対し垂直方向に放射される。伝送線路G2とG5の近接している部分により方向性結合器を構成している。この方向性結合器で電力分配された信号は、ミキサー回路の一方のダイオードが接続されているコプレーナ線路にローカル信号として結合する。また、伝送線路G2,G3,G4のY型に分岐している中央部にはサーキュレータを構成している。このサーキュレータは、円板形状のフェライト板による共振器を配し、そのフェライト板に対し垂直方向に静磁界を印加する永久磁石を配置することによって構成しているが、図4ではそれらを省略している。このサーキュレータを介して、スロットアンテナからの受信信号は伝送線路G4を介し、ミキサー回路の他方のダイオードが接続されているコプレーナ線路に結合する。ミキサー回路の2つのダイオードは平衡型ミキサー回路として作用し、整合用受動部品を途中に有する平衡線路を介して外部回路へ出力される。
【0032】
図5は、前記レーダ装置のブロック図である。図5において、VCOによる発振信号はAMPにより増幅され、方向性結合器CPLおよびサーキュレータCIRを経て、送信信号としてアンテナANTへ与えられる。サーキュレータCIRからの受信信号と方向性結合器CPLからのローカル信号は、ミキサMIXに与えられ、ミキサは中間周波信号IFを出力する。
【0033】
このように、優れた伝送特性を有する伝送線路を用いることによって、電力効率が高まり、低消費電力で且つ物標の探知能力の高いレーダ装置が得られる。
【0034】
なお、上述の例では、レーダ装置を例に挙げたが、送信信号を相手側の通信装置へ送信し、相手側の通信装置からの送信信号を受信するようにすれば、同様にして通信装置を構成することができる。
【0035】
【発明の効果】
この発明によれば、誘電体基板に設けられた隆起部を誘電体基板の誘電率よりも高い誘電率である誘電体により形成することにより、スルーホールからの放射による損失を低減でき、低損失で高信頼性を有する小型の誘電体導波路を容易に構成することができる。
【0036】
また、この発明によれば、誘電体基板の複数のスルーホールで囲まれた領域についても、その誘電率を、他の領域の誘電率よりも高くすることにより、導波路部分の電磁界分布をさらに集中させ、低損失の誘電体導波路を構成することができる。
【0037】
また、この発明によれば、前記誘電体導波路を備え、誘電体基板に複数の伝送線路を構成して、または電子部品を実装して集積回路を構成することにより、優れた伝送特性を備えた集積回路が得られる。
【0038】
また、この発明によれば、前記誘電体導波路、または前記集積回路を備えて送受信装置を構成することにより、優れた伝送特性の送受信装置が得られる。
【図面の簡単な説明】
【図1】第1の実施形態に係る誘電体導波路の外観斜視図および断面図
【図2】誘電体導波路の製造工程別に表した断面図
【図3】第2の実施形態に係る誘電体導波路の外観斜視図および断面図
【図4】複数の電子部品を搭載した誘電体基板からなる集積回路を電子部品実装面からみた外観斜視図
【図5】図4に示す集積回路の等価回路図
【符号の説明】
1−誘電体基板
2−上面電極
3−下面電極
4−スルーホール
10−誘電体隆起部
101,110−誘電体シート
104−貫通孔
Claims (4)
- 誘電体基板の少なくとも一方の面に、断面凸形状で連続する隆起部を備え、該隆起部の外面を含めて、前記誘電体基板の両面に電極が形成され、前記隆起部の両脇に、前記誘電体基板の両面に形成された前記電極間をそれぞれ導通させる複数のスルーホールが配列形成された誘電体導波路であって、
前記隆起部が、前記誘電体基板の誘電率よりも高い誘電率である誘電体により形成された誘電体導波路。 - 前記隆起部と前記誘電体基板の隆起部が形成されている部分とは、前記誘電体基板のスルーホール形成位置を含む他の部分よりも高い誘電率の誘電体で別体形成されており、これらが接合されてなる請求項1に記載の誘電体導波路。
- 請求項1または請求項2に記載の誘電体導波路を備え、前記誘電体基板に複数の伝送線路を構成して成る、または電子部品を実装して成る集積回路。
- 請求項1もしくは請求項2に記載の伝送線路、または、請求項3に記載の集積回路を備えてなる送受信装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160544A JP3565184B2 (ja) | 2001-05-29 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
DE60208244T DE60208244T2 (de) | 2001-01-12 | 2002-01-10 | Übertragungsleitunganordnung, integrierte Schaltung und Sender-Empfängergerät |
EP02000596A EP1227536B1 (en) | 2001-01-12 | 2002-01-10 | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus |
KR10-2002-0001487A KR100450376B1 (ko) | 2001-01-12 | 2002-01-10 | 전송 선로, 집적회로 및 송수신 장치 |
CNB021018324A CN1193460C (zh) | 2001-01-12 | 2002-01-11 | 传输线路和集成电路以及收发信装置 |
US10/045,787 US6788918B2 (en) | 2001-01-12 | 2002-01-14 | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus comprising a dielectric waveguide protuding for a dielectric plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160544A JP3565184B2 (ja) | 2001-05-29 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353709A JP2002353709A (ja) | 2002-12-06 |
JP3565184B2 true JP3565184B2 (ja) | 2004-09-15 |
Family
ID=19003945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001160544A Expired - Fee Related JP3565184B2 (ja) | 2001-01-12 | 2001-05-29 | 誘電体導波路、集積回路、および送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3565184B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7239266B2 (en) * | 2004-08-26 | 2007-07-03 | Honeywell International Inc. | Radar altimeter |
JP4345850B2 (ja) | 2006-09-11 | 2009-10-14 | ソニー株式会社 | 通信システム及び通信装置 |
JP5156551B2 (ja) * | 2008-09-08 | 2013-03-06 | 新日本無線株式会社 | Fm−cwレーダ |
US8866667B2 (en) | 2012-02-22 | 2014-10-21 | Honeywell International Inc. | High sensitivity single antenna FMCW radar |
US9297885B2 (en) | 2012-07-27 | 2016-03-29 | Honeywell International Inc. | Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems |
US9660605B2 (en) | 2014-06-12 | 2017-05-23 | Honeywell International Inc. | Variable delay line using variable capacitors in a maximally flat time delay filter |
US10018716B2 (en) | 2014-06-26 | 2018-07-10 | Honeywell International Inc. | Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation |
-
2001
- 2001-05-29 JP JP2001160544A patent/JP3565184B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353709A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1227536B1 (en) | Transmission line assembly, integrated circuit, and transmitter-receiver apparatus | |
US5369379A (en) | Chip type directional coupler comprising a laminated structure | |
EP0671777B1 (en) | Interconnection between layers of striplines or microstrip through cavity backed slot | |
JP3891918B2 (ja) | 高周波モジュール | |
JPH10341108A (ja) | アンテナ装置およびレーダモジュール | |
EP0886335B1 (en) | Dielectric waveguide | |
JP2001196817A (ja) | 誘電体共振器、誘電体フィルタ、誘電体デュプレクサおよび通信装置 | |
JP3420474B2 (ja) | 積層型開口面アンテナ及びそれを具備する多層配線基板 | |
EP1263078B1 (en) | Transmission line, integrated circuit and transmitter-receiver | |
US6204739B1 (en) | Dielectric resonant apparatus | |
JP2005051331A (ja) | マイクロストリップ線路と誘電体導波管との結合構造 | |
JP3663898B2 (ja) | 高周波モジュール | |
JP3565184B2 (ja) | 誘電体導波路、集積回路、および送受信装置 | |
JP3678194B2 (ja) | 伝送線路および送受信装置 | |
JPH10242717A (ja) | 平面誘電体集積回路 | |
JPH11340701A (ja) | 高周波伝送線路の接続構造 | |
JP2001028504A (ja) | サーキュレータ | |
KR20050058477A (ko) | 선로 변환기, 고주파 모듈 및 통신 장치 | |
JP3414383B2 (ja) | 伝送線路、集積回路および送受信装置 | |
JP2000174515A (ja) | コプレーナウェーブガイド−導波管変換装置 | |
US6882254B2 (en) | Transmission line with a dielectric protrusion having opposing longitudinal slot and transmitter-receiver | |
JP2002237705A (ja) | 非放射性誘電体線路、高周波回路部品および高周波回路モジュール | |
JP2003163502A (ja) | 伝送線路および送受信装置 | |
JP2002176302A (ja) | 方向性結合器、高周波モジュールおよび通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |