JP3561613B2 - Power supply circuit - Google Patents

Power supply circuit Download PDF

Info

Publication number
JP3561613B2
JP3561613B2 JP26667397A JP26667397A JP3561613B2 JP 3561613 B2 JP3561613 B2 JP 3561613B2 JP 26667397 A JP26667397 A JP 26667397A JP 26667397 A JP26667397 A JP 26667397A JP 3561613 B2 JP3561613 B2 JP 3561613B2
Authority
JP
Japan
Prior art keywords
npn transistor
motor
power supply
emitter
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26667397A
Other languages
Japanese (ja)
Other versions
JPH11113247A (en
Inventor
克実 大川
保広 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26667397A priority Critical patent/JP3561613B2/en
Publication of JPH11113247A publication Critical patent/JPH11113247A/en
Application granted granted Critical
Publication of JP3561613B2 publication Critical patent/JP3561613B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)
  • Power Conversion In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電源回路に関し、さらに詳しくいえば、モータを駆動するインバータ電源におけるスパイク電流の抑止に関する。
【0002】
【従来の技術】
以下で、従来一般に用いられていた電源回路について図面を参照しながら説明する。
図3は、従来の一般的なインバータ駆動の電源回路の構成を示す図である。
この回路は、図3に示すように、NPN型のトランジスタQ1〜Q6と、ダイオードD1〜D6からなるインバータ1と、平滑用コンデンサC1とを有し、負荷となる3相のモータMを駆動する回路である。
【0003】
この回路には、直流電圧DCが入力され、平滑用コンデンサによって平滑化されたのちにインバータ1に出力される。インバータ1によって直流電圧DCは交流電圧に変換される。またインバータ1を構成するトランジスタQ1〜Q6にはそれぞれ所定の制御信号が入力されており、モータMの相切替や、回転速度,回転方向の調整などがこの制御信号によって制御され、その制御に従ってモータMが所定の回転をする。
【0004】
【発明が解決しようとする課題】
上記の電源回路の負荷である3相のモータMは、図4に示すように3本のコイルL1〜L3より構成されるが、このコイルL1〜L3の間には、相互に図4に示すような寄生容量C3〜C5が存在する。
モータMを構成するコイルL1〜L3に電流が流れるごとにこれらの寄生容量C3〜C5は充放電を繰り返す。従って、寄生容量C3〜C5に電荷が充放電する際に、流れる充放電電流が相電流に乗り、図5に示すようなスパイク状の波形の電流成分が相電流に流れ、これがノイズとなって飛んでしまうという問題が生じていた。
【0005】
【課題を解決するための手段】
本発明は、上記従来の欠点に鑑み成されたもので、直流電圧を交流に変換してモータに供給するインバータ電源回路であって、直流電圧を平滑化する平滑用コンデンサと、前記平滑化された直流電圧を交流に変換して前記モータに供給するインバータと、前記平滑用コンデンサと前記インバータとの間の電源ラインに設けられ、並列に接続されたダイオードとコイルとからなるスパイク電流低減回路とを有することを特徴とする電源回路や、
前記モータは、第1〜第3のコイルを有し、その各々に第1〜第3の端子が接続することで構成され、前記インバータは、第1〜第6のNPN型トランジスタを有し、前記第1のNPN型トランジスタのエミッタと前記第2のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第1の端子に接続し、前記第3のNPN型トランジスタのエミッタと前記第4のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第2の端子に接続し、前記第5のNPN型トランジスタのエミッタと前記第6のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第3の端子に接続し、前記第1のNPN型トランジスタのコレクタ,前記第3のNPN型トランジスタのコレクタ及び前記第5のNPN型トランジスタのコレクタが共通であって、かつ前記スパイク電流低減回路を介して前記平滑用コンデンサの正側端子に接続し、前記第2のNPN型トランジスタのエミッタ,前記第4のNPN型トランジスタのエミッタ及び前記第6のNPN型トランジスタのエミッタが共通であって、かつ前記平滑用コンデンサの負側端子に接続していることを特徴とする本発明に係る電源回路により、上記課題を解決するものである。
【0006】
【発明の実施の形態】
以下で、本発明の実施形態について図面を参照しながら説明する。
図1は、本発明の実施形態に係るインバータ駆動の電源回路の構成を示す図である。
この回路は、図1に示すように、NPN型のトランジスタQ11〜Q16と、ダイオードD11〜D16からなるインバータ11と、平滑用コンデンサC11と、インバータ11と平滑用コンデンサC11の間に設けられたスパイク電流低減回路12とを有し、直流電圧DCを交流変換し、負荷となる3相のモータMを駆動する回路である。
【0007】
インバータ11は、図1に示すように、第1〜第6のNPN型トランジスタQ11〜Q16を有し、第1のNPN型トランジスタQ11のエミッタと第2のNPN型トランジスタQ12のコレクタとが接続し、第3のNPN型トランジスタQ13のエミッタと第4のNPN型トランジスタQ14のコレクタとが接続している。
【0008】
また、第5のNPN型トランジスタQ15のエミッタと第6のNPN型トランジスタQ16のコレクタとが接続し、第1のNPN型トランジスタQ11のコレクタ,第3のNPN型トランジスタQ13のコレクタ及び第5のNPN型トランジスタQ15のコレクタが共通であって、スパイク電流低減回路12を介して平滑用コンデンサC11の正側端子に接続している。
【0009】
さらに、第2のNPN型トランジスタQ12のエミッタ,第4のNPN型トランジスタQ14のエミッタ及び第6のNPN型トランジスタQ16のエミッタが共通であって、平滑用コンデンサC11の負側端子に接続している。
スパイク電流低減回路12は、並列に接続されたコイルL21とダイオードD21とからなり、インバータ11と平滑用コンデンサC11との間に設けられている。
【0010】
本実施形態に係る電源回路には、直流電圧DCが入力され、平滑用コンデンサC11によって平滑化されたのちにスパイク電流低減回路12を介してインバータ11に出力される。インバータ11を構成するトランジスタQ11〜Q16にはそれぞれ所定の制御信号が入力されており、モータMの相切替や、回転速度,回転方向の調整などがこの制御信号によって制御され、その制御に従ってモータMが所定の回転をする。
【0011】
このモータMには、図5で説明したように寄生容量が存在しているが、本実施形態の回路ではインバータ11と平滑用コンデンサC11とを結ぶ電源ライン上に、スパイク電流低減回路12が設けられている。
このため、寄生容量の充放電によるスパイク電流を抑制し、図2に示すように相電流は平滑化され、図5に示す従来に比してスパイク電流を低減することが可能になる。
【0012】
よって、このスパイク電流成分が原因となるノイズの発生を極力抑止することが可能になる。
【0013】
【発明の効果】
以上説明したように、本発明によれば、インバータと平滑用コンデンサとを結ぶ電源ライン上に、スパイク電流低減回路が設けられている。
このため、モータに寄生容量が存在しても、相電流に乗るスパイク成分は抑制され、従来に比してスパイク電流によるノイズ等の悪影響を低減することが可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電源回路の構成を説明する図である。
【図2】本発明の実施形態に係る電源回路の動作を説明する図である。
【図3】従来の電源回路の構成を説明する図である。
【図4】3相モータに寄生する寄生容量を説明する図である。
【図5】従来の電源回路の問題点を説明する図である。
【符号の説明】
11 インバータ
12 スパイク電流低減回路
C11 平滑用コンデンサ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply circuit, and more particularly to suppression of spike current in an inverter power supply for driving a motor.
[0002]
[Prior art]
Hereinafter, a power supply circuit generally used conventionally will be described with reference to the drawings.
FIG. 3 is a diagram showing a configuration of a conventional general inverter-driven power supply circuit.
As shown in FIG. 3, the circuit includes NPN transistors Q1 to Q6, an inverter 1 including diodes D1 to D6, and a smoothing capacitor C1, and drives a three-phase motor M serving as a load. Circuit.
[0003]
A DC voltage DC is input to this circuit, and is output to the inverter 1 after being smoothed by a smoothing capacitor. DC voltage DC is converted to AC voltage by inverter 1. A predetermined control signal is inputted to each of the transistors Q1 to Q6 constituting the inverter 1, and the phase switching of the motor M, the adjustment of the rotation speed and the rotation direction, and the like are controlled by the control signal. M makes a predetermined rotation.
[0004]
[Problems to be solved by the invention]
The three-phase motor M, which is a load of the above power supply circuit, is composed of three coils L1 to L3 as shown in FIG. 4, and between the coils L1 to L3, mutually shown in FIG. Such parasitic capacitances C3 to C5 exist.
Each time a current flows through the coils L1 to L3 constituting the motor M, these parasitic capacitances C3 to C5 repeat charging and discharging. Therefore, when charge and discharge are performed on the parasitic capacitances C3 to C5, the flowing charge / discharge current rides on the phase current, and a current component having a spike-like waveform as shown in FIG. 5 flows in the phase current, which becomes noise. There was a problem of flying.
[0005]
[Means for Solving the Problems]
The present invention has been made in view of the above-mentioned conventional drawbacks, and is an inverter power supply circuit that converts a DC voltage into an AC and supplies the AC to a motor, and a smoothing capacitor that smoothes the DC voltage, An inverter for converting the DC voltage into AC and supplying the AC to the motor, a spike current reduction circuit provided on a power supply line between the smoothing capacitor and the inverter, and including a diode and a coil connected in parallel. A power supply circuit characterized by having
The motor has first to third coils, each of which is connected to first to third terminals, and the inverter has first to sixth NPN transistors, The emitter of the first NPN transistor is connected to the collector of the second NPN transistor, and this connection is connected to the first terminal of the motor, and the emitter is connected to the emitter of the third NPN transistor. The collector of the fourth NPN transistor is connected, and this connection is connected to the second terminal of the motor, and the emitter of the fifth NPN transistor and the collector of the sixth NPN transistor are connected to each other. Are connected to each other, and this connection is connected to the third terminal of the motor, and the collector of the first NPN transistor, the collector of the third NPN transistor, and the 5 is connected to the positive terminal of the smoothing capacitor via the spike current reducing circuit, and the emitter of the second NPN transistor and the fourth NPN transistor The above problem is solved by a power supply circuit according to the present invention, wherein the emitter of the transistor and the emitter of the sixth NPN transistor are common and are connected to the negative terminal of the smoothing capacitor. Is what you do.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a configuration of an inverter-driven power supply circuit according to an embodiment of the present invention.
As shown in FIG. 1, this circuit includes NPN transistors Q11 to Q16, an inverter 11 including diodes D11 to D16, a smoothing capacitor C11, and a spike provided between the inverter 11 and the smoothing capacitor C11. And a current reduction circuit 12 for converting a DC voltage DC to an AC and driving a three-phase motor M serving as a load.
[0007]
As shown in FIG. 1, the inverter 11 has first to sixth NPN transistors Q11 to Q16, and the emitter of the first NPN transistor Q11 is connected to the collector of the second NPN transistor Q12. The emitter of the third NPN transistor Q13 is connected to the collector of the fourth NPN transistor Q14.
[0008]
The emitter of the fifth NPN transistor Q15 is connected to the collector of the sixth NPN transistor Q16, and the collector of the first NPN transistor Q11, the collector of the third NPN transistor Q13, and the fifth NPN The collector of the type transistor Q15 is common, and is connected to the positive terminal of the smoothing capacitor C11 via the spike current reducing circuit 12.
[0009]
Further, the emitter of the second NPN transistor Q12, the emitter of the fourth NPN transistor Q14, and the emitter of the sixth NPN transistor Q16 are common and are connected to the negative terminal of the smoothing capacitor C11. .
The spike current reduction circuit 12 includes a coil L21 and a diode D21 connected in parallel, and is provided between the inverter 11 and the smoothing capacitor C11.
[0010]
The DC voltage DC is input to the power supply circuit according to the present embodiment, and after being smoothed by the smoothing capacitor C11, is output to the inverter 11 via the spike current reduction circuit 12. A predetermined control signal is input to each of the transistors Q11 to Q16 constituting the inverter 11, and phase switching of the motor M, adjustment of the rotation speed and rotation direction, and the like are controlled by the control signal. Makes a predetermined rotation.
[0011]
Although the motor M has a parasitic capacitance as described with reference to FIG. 5, in the circuit of the present embodiment, a spike current reduction circuit 12 is provided on a power supply line connecting the inverter 11 and the smoothing capacitor C11. Have been.
For this reason, the spike current due to the charging and discharging of the parasitic capacitance is suppressed, and the phase current is smoothed as shown in FIG. 2, and the spike current can be reduced as compared with the conventional example shown in FIG.
[0012]
Therefore, it is possible to suppress the generation of noise caused by the spike current component as much as possible.
[0013]
【The invention's effect】
As described above, according to the present invention, the spike current reduction circuit is provided on the power supply line connecting the inverter and the smoothing capacitor.
For this reason, even if a parasitic capacitance exists in the motor, a spike component riding on the phase current is suppressed, and it is possible to reduce adverse effects such as noise due to the spike current as compared with the related art.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a power supply circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an operation of the power supply circuit according to the embodiment of the present invention.
FIG. 3 is a diagram illustrating a configuration of a conventional power supply circuit.
FIG. 4 is a diagram illustrating a parasitic capacitance parasitic on a three-phase motor.
FIG. 5 is a diagram illustrating a problem of a conventional power supply circuit.
[Explanation of symbols]
11 Inverter 12 Spike current reduction circuit C11 Smoothing capacitor

Claims (2)

直流電圧を交流に変換してモータに供給するインバータ電源回路であって、
直流電圧を平滑化する平滑用コンデンサと、
前記平滑化された直流電圧を交流に変換して前記モータに供給するインバータと、
前記平滑用コンデンサと前記インバータとの間の電源ラインに設けられ、並列に接続されたダイオードとコイルとからなり、前記モータを構成するコイル間の寄生容量によるスパイク電流成分を低減するスパイク電流低減回路とを有することを特徴とする電源回路。
An inverter power supply circuit that converts a DC voltage to an AC and supplies it to a motor,
A smoothing capacitor for smoothing the DC voltage,
An inverter that converts the smoothed DC voltage into AC and supplies the AC to the motor;
A spike current reduction circuit that is provided on a power supply line between the smoothing capacitor and the inverter and that includes a diode and a coil connected in parallel, and that reduces a spike current component due to a parasitic capacitance between coils constituting the motor. A power supply circuit comprising:
前記モータは、第1〜第3のコイルを有し、その各々に第1〜第3の端子が接続することで構成され、
前記インバータは、第1〜第6のNPN型トランジスタを有し、
前記第1のNPN型トランジスタのエミッタと前記第2のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第1の端子に接続し、
前記第3のNPN型トランジスタのエミッタと前記第4のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第2の端子に接続し、
前記第5のNPN型トランジスタのエミッタと前記第6のNPN型トランジスタのコレクタとが接続し、この接続部が前記モータの前記第3の端子に接続し、
前記第1のNPN型トランジスタのコレクタ、前記第3のNPN型トランジスタのコレクタ及び前記第5のNPN型トランジスタのコレクタが共通であって、かつ前記モータを構成するコイル間の寄生容量によるスパイク電流成分を低減するスパイク電流低減回路を介して前記平滑用コンデンサの正側端子に接続し、
前記第2のNPN型トランジスタのエミッタ、前記第4のNPN型トランジスタのエミッタ及び前記第6のNPN型トランジスタのエミッタが共通であって、かつ前記平滑用コンデンサの負側端子に接続していることを特徴とする請求項1記載の電源回路。
The motor includes first to third coils, each of which is connected to first to third terminals,
The inverter has first to sixth NPN transistors,
An emitter of the first NPN transistor and a collector of the second NPN transistor are connected, and this connection is connected to the first terminal of the motor;
The emitter of the third NPN transistor is connected to the collector of the fourth NPN transistor, and this connection is connected to the second terminal of the motor;
An emitter of the fifth NPN transistor is connected to a collector of the sixth NPN transistor, and this connection is connected to the third terminal of the motor;
A collector of the first NPN transistor, a collector of the third NPN transistor, and a collector of the fifth NPN transistor are common, and a spike current component due to parasitic capacitance between coils constituting the motor. Connected to the positive terminal of the smoothing capacitor via a spike current reducing circuit for reducing
The emitter of the second NPN transistor, the emitter of the fourth NPN transistor, and the emitter of the sixth NPN transistor are common, and are connected to the negative terminal of the smoothing capacitor. The power supply circuit according to claim 1, wherein:
JP26667397A 1997-09-30 1997-09-30 Power supply circuit Expired - Fee Related JP3561613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26667397A JP3561613B2 (en) 1997-09-30 1997-09-30 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26667397A JP3561613B2 (en) 1997-09-30 1997-09-30 Power supply circuit

Publications (2)

Publication Number Publication Date
JPH11113247A JPH11113247A (en) 1999-04-23
JP3561613B2 true JP3561613B2 (en) 2004-09-02

Family

ID=17434112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26667397A Expired - Fee Related JP3561613B2 (en) 1997-09-30 1997-09-30 Power supply circuit

Country Status (1)

Country Link
JP (1) JP3561613B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091521B2 (en) * 2007-03-29 2012-12-05 三菱重工業株式会社 Integrated electric compressor

Also Published As

Publication number Publication date
JPH11113247A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
CN101595008B (en) Power control device and vehicle using the same
US4920475A (en) Integrated traction inverter and battery charger apparatus
US4894765A (en) Bi-directional d.c./d.c. converter compatible with an inverter bridge
WO1994006199A1 (en) Simplified ups system
JP4466798B2 (en) DC-DC converter
JP3561613B2 (en) Power supply circuit
US20090016089A1 (en) Electromechanical power transfer system with even phase number dynamoelectric machine and three level inverter
JP3609592B2 (en) Power circuit
JP3716702B2 (en) How to charge the bootstrap capacitor
JP3661737B2 (en) Voltage type inverter
JPH05308778A (en) Inverter for driving electric car
JP3614064B2 (en) Inverter device
JP3173677B2 (en) Inverter controlled generator
JPH05292759A (en) Engine generator
JPS6392272A (en) Inverter equipment
JP2005065460A (en) Vehicular dynamotor control device
JPH08196044A (en) Charger
JP3427891B2 (en) DC-DC converter
JP3468261B2 (en) Bridge type inverter device
JPH10146093A (en) Switched reluctance motor controller
JP3104733B2 (en) Bridge type inverter device
JP3314590B2 (en) High frequency inverter
JPS60187292A (en) Inverter device
JP2003116276A (en) Voltage converter
JP2004201400A (en) Reactor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees