JP3549801B2 - ビット位相同期局発光パルス列生成回路 - Google Patents
ビット位相同期局発光パルス列生成回路 Download PDFInfo
- Publication number
- JP3549801B2 JP3549801B2 JP2000011420A JP2000011420A JP3549801B2 JP 3549801 B2 JP3549801 B2 JP 3549801B2 JP 2000011420 A JP2000011420 A JP 2000011420A JP 2000011420 A JP2000011420 A JP 2000011420A JP 3549801 B2 JP3549801 B2 JP 3549801B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- output
- pulse train
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 214
- 230000001360 synchronised effect Effects 0.000 claims description 138
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 40
- 230000010355 oscillation Effects 0.000 description 37
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J14/00—Optical multiplex systems
- H04J14/08—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、伝送路から入力されたビットレートが１００Ｇｂｉｔ／ｓを超える超高速信号光パルス列に同期した局発光パルス列を発生させるビット位相同期局発光パルス列生成回路に関する。
【０００２】
上記ビット位相同期局発光パルス列生成回路は、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Ａｄｄ／Ｄｒｏｐ回路等の非線形光学効果を応用した超高速光−光制御回路全般において、入力信号光に同期している制御光の発生に用いることができる。
【０００３】
【従来の技術】
図１６は、従来のビット位相同期局発光パルス列生成回路ＰＧ５１の構成例を示す図である。
【０００４】
なお、ビット位相同期局発光パルス列生成回路ＰＧ５１における同期クロック発生部のみが、特開平１０−２０９９６２号広報に記載されている。
【０００５】
ビットレートＮｆａ（Ｎは自然数）の入力信号光１００１の一部が、光分岐器１１によって、光変調器２１に入力される。電圧制御発振器５１が出力した周波数ｆＶＣＯの電気信号を周波数逓倍器６１（逓倍数：ｋ）によってｋ逓倍した周波数ｋｆＶＣＯの電気信号によって、光変調器２１が駆動される。
【０００６】
光変調器２１が出力した光信号を、受光器３１が、周波数Ｎｆａ−ｎｋｆＶＣＯ（ｎは自然数）の電気信号に変換し、位相比較器４１に入力する。この周波数Ｎｆａ−ｎｋｆＶＣＯの電気信号と、電圧制御発振器５１が出力した周波数ｆＶＣＯの電気信号が周波数逓倍器６２（逓倍数：ｌ）によってｌ逓倍された周波数ｌｆＶＣＯの電気信号とを、位相比較器４１が位相比較し、得られた位相誤差信号を電圧制御発振器５１に帰還し、その出力周波数ｆＶＣＯを制御する。
【０００７】
この電圧制御発振器５１の出力電気信号は、入力信号光１００１に位相同期しており、局光パルス光源８１を駆動する。したがって、入力信号光１００１にビット位相同期した局発パルス列が局発光パルス光源８１から出力される。
【０００８】
【発明が解決しようとする課題】
従来のビット位相同期局発光パルス列生成回路ＰＧ１５において、局発パルス光源８１の内部で遅延揺らぎが発生し、この遅延揺らぎによって、出力パルス列に位相揺らぎが生じる。
【０００９】
電圧制御発振器５１が出力した電気信号は、位相比較器４１による位相同期ループ制御によって、入力信号光１００１と位相同期する筈であるが、位相同期ループの外に存在している局発パルス光源８１で生じた位相揺らぎによって、生成された局発光パルス列のビット位相が、入力信号光１００１と同期しないという問題がある。
【００１０】
図１７は、非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【００１１】
図１７（１）は、非線形光学効果を応用した典型的な光時分割分離回路の基本構成例を示す図である。
【００１２】
ここで、従来の局発パルス光源８１と同期クロック信号発生回路１４１とによって、制御光発生回路が構成されている。
【００１３】
同期クロック信号発生回路１４１は、図１６に示す光変調器２１、受光器３１、位相比較器４１、電圧制御発振器５１、周波数逓倍器６１、６２によって構成されている。
【００１４】
したがって、局発パルス光源（制御光源）８１中で生じる遅延揺らぎを補償することができない。
【００１５】
上記従来の光時分割分離回路（図１７（１）にしめすもののうちで伝送ファイバを除いた全体）では、繰り返しがＮＦａ（Ｎは自然数）の入力信号光パルス列１００１に対して、繰り返しが、自然数Ｎ分の一（Ｆａ）であり、しかも、ビット位相が同期した局発制御光パルス列１００５を発生させ、光合波器９１で両者を合波した入力信号光＋局発制御光１００６を、非線形光学媒質１３１に入射する。
【００１６】
非線形光学媒質１３１内では、相互位相変調、四光波混合等の非線形光学効果が、信号光と制御光との間で生じる。この非線形光学効果の結果、非線形光学媒質１３１から、直接または適当な光受動部品を通して、入力信号光パルス列１００１のうちで、制御光パルス列１００５と時間的に重なった光パルス列が分離され、図１７（２）に示すように、分離信号光パルス列１００７として出力される。
【００１７】
上記構成例から直ちに分かるように、もし信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれると、目的のチャネルを正しく分離することができなくなり、時分割分離回路の基本機能を満足できないという重大な障害になる。
【００１８】
図１８は、信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれた場合における影響を説明する図である。
【００１９】
制御光パルスによる非線形光学効果を利用する光スイッチにおいて、スイッチングウィンドウ（透過率）の時間形状は、制御光パルス強度の時間形状にほぼ近い形となる。すなわち、図１８に示すように、制御光パルス１００５のほぼ中央に合わせて合波する場合と、少し外れて、制御光パルス１００５の裾付近に合わせて合波する場合とでは、透過率（すなわち分離信号光の強度）が変化する。
【００２０】
したがって、制御光１００５と入力信号光１００１とのタイミングが揺らぐと、分離信号光１００７の強度（すなわち信号対雑音比）が揺らぐので、信号をうまく伝送できないという致命的な障害になるという問題がある。
【００２１】
また、揺らぎがさらに大きくなると、目的の信号光パルスをもはや分離することができず、隣のタイムスロットの信号光パルス（入力信号光１００１）が分離される等、さらに悪い状況を招くという問題がある。
【００２２】
局発パルス光源（制御光源）８１としては、たとえば、光ファイバ中のスーパーコンティニュアム光発生を利用したものがある（Ｅｌｅｃｔｒｏｎ． Ｌｅｔｔ．， ｖｏｌ．３４， ｐｐ． ５７５−５７６， １９９８）。スーパーコンティニュアム光発生用光ファイバは、一般にｋｍオーダーの長さを有し、しかも、その熱収縮係数は、５０ｐｓ／ｋｍ／°Ｃ程度であるので、光ファイバ長が１ｋｍであると仮定すると、１°Ｃの温度変化によって５０ｐｓの遅延揺らぎが生じる。この５０ｐｓの遅延揺らぎは、たとえばビットレート１００Ｇｂｉｔ／ｓの信号光における５タイムスロットに相当する時間であり、すなわち、信号光パルス列１００１と制御光パルス列１００５とのタイミングずれが、５タイムスロット分にも相当することを意味する。
【００２３】
本発明は、局発パルス光源の内部に遅延揺らぎが生じていても、入力信号光と確実にビット位相同期されている局発光パルス列を生成することができるビット位相同期局発光パルス列生成回路を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
本発明は、局発パルス光源自身を、位相同期ループ内に配置するものであり、これによって、局発パルス光源内の位相揺らぎをも補償し、入力信号光パルス列と確実に位相同期している局発光パルス列を生成することができる。
【００２５】
【発明の実施の形態および実施例】
（第１実施例）
図１は、本発明の第１の実施例であるビット位相同期局発光パルス列生成回路ＰＧ１を示す図である。
【００２６】
ビット位相同期局発光パルス列生成回路ＰＧ１は、ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路である。
【００２７】
また、ビット位相同期局発光パルス列生成回路ＰＧ１は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１と、局発パルス光源８１と、光合波器９１とを有する。
【００２８】
光分岐器１１は、上記入力信号光パルス列Ａを２分岐する第１の光分岐手段の例である。光変調器２１は、上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【００２９】
電圧制御発振器５１は、周波数ｆＶＣＯの電気信号を出力する電圧制御発振器の例である。局発パルス光源８１は、上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段の例である。
【００３０】
光分岐器１２は、上記局発光パルス列Ｂを２分岐する第２の光分岐手段の例である。受光器３１は、上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段の例である。電気分岐器７１は、デバイダと呼ばれるものであり、上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する電気分岐手段の例である。
【００３１】
逓倍器６１は、上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器の例である。逓倍器６２は、上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器の例である。
【００３２】
受光器３２は、上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段の例である。
【００３３】
位相比較器４１は、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段の例である。
【００３４】
光合波器９１は、上記第２の光分岐手段における他方の出力光を、上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段の例である。
【００３５】
次に、ビット位相同期局発光パルス列生成回路ＰＧ１の動作について説明する。
【００３６】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、局発パルス光源８１の出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、一方は逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００３７】
ここで、光変調器２１は、駆動電気信号に対して非線形に応答する特性を有するものを用いる。たとえば、光強度変調器、電界吸収型光変調器、光コムジェネレータ、光位相変調器、その他を用いることができる。なお、光変調器２１は、線形応答特性を有するものを用いてもよく、以下の各実施例においても同様である。
【００３８】
光変調器２１が出力した光信号は、受光器３２によって、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換され（ｎは自然数）、位相比較器４１に入力される。
【００３９】
電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍された後に、位相比較器４１に入力され、上記の周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号と位相比較される。位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由する局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００４０】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００４１】
次に、光変調器２１の機能について説明する。
【００４２】
図１４は、光変調器２１の機能を説明する図である。
【００４３】
図１４（１）は、繰り返し周波数ｆｏの光パルス列が、光変調器２１において、周波数ｆｍの電気信号によって変調を受けた場合における出力光周波数スペクトルを示す図である。
【００４４】
繰り返し周波数ｆｏの光パルス列は、光のキャリア周波数ｆｃに対して、両側に変調成分ｆｃ＋ｆｏと、ｆｃ−ｆｏとを有し、これが、光変調器２１において、周波数ｆｍの電気信号によって変調を受け、これによって、図１４（１）に示すように、キャリア成分ｆｃと、変調成分ｆｃ±ｆｏとに対して、それぞれ、周波数ｆｍによる多数の変調側波帯が新たに発生する。
【００４５】
これらを、受光器３２で電気信号に変換すると、その電力スペクトルは、図１４（２）に示すように、周波数ｆｏを中心とし、間隔ｆｍごとのビート信号（ｆｏ±ｎｆｍ、ｎは自然数）が現れる。周波数帯域に制限がある実際のフォトダイオードにおいても、低周波数領域のビート信号を検出することが可能である。
【００４６】
変調側波帯は、もとの信号の位相情報を保持しており、変調側波帯間のビートにも、その位相情報が反映される。したがって、このビート信号を用い、従来と同様の位相同期ループを形成することによって、繰り返し周波数が１００ＧＨｚを越える光パルスを、電気信号に同期させることが可能になる。
【００４７】
なお、逓倍器６１、６２の逓倍数は、光変調器２１内で生じるいくつかのビート信号のうちで、どの次数のビート信号を検出するかによって、様々の値（自然数）を取り、または、位相比較器４１において位相比較する周波数の選び方等によって、様々の値（自然数）を取り得る。逓倍器６１、６２の逓倍数はｌ（スモールエル）であるが、この逓倍数が１（イチ）であるときに、すなわち周波数逓倍数が１（イチ）であるときに、逓倍器６１，６２は、入力電気信号に対して、いかなる作用も及ぼさないので、逓倍器６１，６２を省略することができる。上記のように、逓倍器６１、６２として、周波数逓倍数が１（イチ）である逓倍器を省略することができる点は、以下の実施例でも同様であり、逓倍数が１（イチ）である逓倍器は、全て省略可能である。すなわち、周波数逓倍数が１（イチ）である逓倍器６１，６２は、動作的には、所定の伝送帯域を有する、単なる高周波伝送線路と同じであり、周波数逓倍数が１（イチ）である逓倍器６１，６２を、高周波伝送線路に置き換えることができ、特性的、コスト的には、周波数逓倍数が１（イチ）である逓倍器６１，６２を、高周波伝送線路に置き換えることが好ましい。
【００４８】
ここで所定の伝送帯域とは、それを通過する電気信号の周波数帯をカバーしていることを表す。たとえば、逓倍器６１は、その逓倍数が１のとき、周波数ＫｆＶＣＯを伝送可能帯域内に持つ高周波伝送線路で置き換えることができる。
【００４９】
したがって、本願明細書では、周波数逓倍数が１（イチ）である逓倍器と同じ作用を行う高周波伝送線も周波数逓倍器であると考える。つまり、本願明細書における周波数逓倍器とは、周波数逓倍数が２以上である周波数逓倍器と、周波数逓倍数が１（イチ）である逓倍器と同じ作用を行う高周波伝送線とを含むものであると定義する。周波数逓倍器６１，６２以外の周波数逓倍器についても、上記定義があてはまる。
【００５０】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ１は、電圧制御発振器５１の出力（ｆＶＣＯ）によって駆動される局発光パルス光源８１の出力光の一部を、電気信号に変換した後に、２分岐し、一方をｋ逓倍し、他方をｌ逓倍し、ｋ逓倍した電気信号（ｋｆＶＣＯ）で駆動される光変調器２１に、１００Ｇｂｉｔ／ｓを越える超高速信号光パルス列（Ｎｆａ）を入力し、光変調器２１から出力される光信号を周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換し、この変換された周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号と、ｌ逓倍した電気信号（ｌｆＶＣＯ）とを位相比較器４１で位相比較し、得られた位相誤差信号を電圧制御発振器５１に帰還して位相同期ループを構成する回路である。
【００５１】
これによって、入力される超高速信号光パルス列に位相同期した局発光パルス列Ｂを、局発光パルス光源８１の出力として生成することができる。
【００５２】
（第２実施例）
図２は、本発明の第２の実施例であるビット位相同期局発光パルス列生成回路ＰＧ２を示す回路図である。
【００５３】
ビット位相同期局発光パルス列生成回路ＰＧ２は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ１と同じであり、逓倍器６３、電気分岐器７２，ミキサ１０１が追加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ１とは異なる。
【００５４】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ２は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１〜６３と、電気分岐器７１、７２と、局発パルス光源８１と、光合波器９１と、ミキサ１０１とを有する。
【００５５】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器の例である。
【００５６】
電気分岐器７１は、上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する第１の電気分岐手段の例である。
【００５７】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力するミキサの例である。
【００５８】
次に、ビット位相同期局発光パルス列生成回路ＰＧ２の動作について説明する。
【００５９】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によって、その一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力する周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００６０】
電気分岐器７１によって分岐された他方の電気信号は、逓倍器６２によってｌ逓倍された後に、電気分岐器７２で分岐され、その一方は、逓倍器６３によってｍ逓倍され、他方は、位相比較器４１に入力される。
【００６１】
光変調器２１が出力した光信号は、受光器３２によって、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）に、逓倍器６３が出力する周波数ｌｍｆＶＣＯの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号が、位相比較器４１に入力され、電気分岐器７２で分岐された他方の周波数ｌｆＶＣＯの電気信号と位相比較される。
【００６２】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００６３】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００６４】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ２は、ビット位相同期局発光パルス列生成回路ＰＧ１において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号をさらにｍ逓倍して生成した電気信号（ｌｍｆＶＣＯ）で、受光回路の出力信号（Ｎｆａ−ｎ（ｋｆＶＣＯ））を周波数変換し、この周波数変換された電気信号と、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号（ｌｆＶＣＯ）とを位相比較器４１で位相比較する回路である。
【００６５】
（第３実施例）
図３は、本発明の第３の実施例であるビット位相同期局発光パルス列生成回路ＰＧ３を示すブロック図である。
【００６６】
ビット位相同期局発光パルス列生成回路ＰＧ３は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ２と同じであり、逓倍器６３の代わりに基準信号源１１１が設けられている点と、電気分岐器７２の代わりにミキサ１０２が設けられている点とのみが、ビット位相同期局発光パルス列生成回路ＰＧ２とは異なる。
【００６７】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ３は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１とを有する。
【００６８】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【００６９】
ミキサ１０２は、上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号とを乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号を出力する第２のミキサの例である。
【００７０】
次に、ビット位相同期局発光パルス列生成回路ＰＧ３の動作について説明する。
【００７１】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍されされた電気信号と、基準信号源１１１が出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換し、位相比較器４１に入力する。
【００７２】
光変調器２１が出力した光信号は、受光器３２によって周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）に、基準信号源１１１が出力する周波数ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｆ１の電気信号に変換され、位相比較器４１において、上記の周波数ｌｆＶＣＯ−ｆ１の電気信号と位相比較される。
【００７３】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００７４】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００７５】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ３は、ビット位相同期局発光パルス列生成回路ＰＧ１において、受光回路の出力信号と、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号とを、それぞれ基準信号源１１１の出力信号で周波数変換して位相比較器４１に入力する回路である。
【００７６】
（第４実施例）
図４は、本発明の第４の実施例であるビット位相同期局発光パルス列生成回路ＰＧ４を示すブロック図である。
【００７７】
ビット位相同期局発光パルス列生成回路ＰＧ４は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ３と同じであり、基準信号源１１１の代わりに、基準信号源１１１ａが設けられている点と、電気分岐器７２とが設けられている点とのみが、ビット位相同期局発光パルス列生成回路ＰＧ３と異なる点である。
【００７８】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ４は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１、７２と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１ａとを有する。
【００７９】
基準信号源１１１ａは、周波数ｆ１の電気信号を出力する基準信号源の例である。
【００８０】
電気分岐器７２は、上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する第２の電気分岐手段の例である。
【００８１】
次に、ビット位相同期局発光パルス列生成回路ＰＧ４の動作について説明する。
【００８２】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によって、その一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、ミキサ１０２において、基準信号源１１１が出力した周波数ｆ１の電気信号と乗算され、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換される。
【００８３】
光変調器２１が出力した光信号は、受光器３２によって周波Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）、ミキサ１０２が出力した周波数ｌｆＶＣＯ−ｆ１の電気信号と乗算され、周波Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｆＶＣＯ＋ｆ１の電気信号に変換され、これと、基準信号源１１１が出力した周波数ｆ１の電気信号とを、位相比較器４１が位相比較する。
【００８４】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、光分岐器１２が出力する局発パルス光源からの局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００８５】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００８６】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ４は、ビット位相同期局発光パルス列生成回路ＰＧ３において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号と、基準信号源１１１ａの出力信号とをミキシングした信号で受光回路の出力信号を周波数変換し、この周波数変換された電気信号と、基準信号源１１１ａの出力信号とを位相比較器に入力する回路である。
【００８７】
（第５実施例）
図５は、本発明の第５の実施例であるビット位相同期局発光パルス列生成回路ＰＧ５を示すブロック図である。
【００８８】
ビット位相同期局発光パルス列生成回路ＰＧ５は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ４と同じであり、電気分岐器７３と逓倍器６３とミキサ１０３とが付加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ４とは異なる。
【００８９】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ５は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１〜６３と、電気分岐器７１〜７３と、局発パルス光源８１と、光合波器９１と、ミキサ１０１〜１０３と、基準信号源１１１ａとを有する。
【００９０】
電気分岐器７３は、第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号を２分岐する第２の電気分岐手段の例である。
【００９１】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器の例である。
【００９２】
ミキサ１０３は、第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力する第１のミキサの例である。
【００９３】
次に、ビット位相同期局発光パルス列生成回路ＰＧ５の動作について説明する。
【００９４】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光は、その一部が光分岐器１２によって分岐され、受光器３１によって、電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、その一方は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００９５】
電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換する。
【００９６】
光変調器２１が出力した光信号を、受光器３２が、周波数ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換し（ｎは自然数）、この変換された電気信号と、逓倍器６３が出力した周波数ｌｍｆＶＣＯの電気信号とを、ミキサ１０３が乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号に変換する。そして、この変換された電気信号と、ミキサ１０２が出力した周波数ｌｆＶＣＯ−ｆ１の電気信号とを、ミキサ１０１が乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯ−ｌｆＶＣＯ＋ｆ１の電気信号に変換した後に、この変換された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、位相比較器４１が位相比較する。この位相によって得られた誤差信号を電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。
【００９７】
この結果、光分岐器１２が出力した局発パルス光源８１からの局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００９８】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００９９】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ５は、ビット位相同期局発光パルス列生成回路ＰＧ２において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍、ｍ逓倍した電気信号で、受光回路の出力信号を周波数変換し、この周波数変換信号を、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号と基準信号源の出力信号とをミキシングした信号で、さらに周波数変換し、この周波数変換された電気信号と基準信号源１１１ａの出力信号とを位相比較器４１に入力する回路である。
【０１００】
ところで、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、１つの位相同期ループでフィードバック制御する例である。
【０１０１】
また、ビット位相同期局発光パルス列生成回路ＰＧ２〜ＰＧ５は、ビット位相同期局発光パルス列生成回路ＰＧ１を基本とし、位相比較の対象となる電気信号の周波数を低くすることが目的である点で共通し、ミキサまたは基準信号源等を使用している部分が、互いに異なる。
【０１０２】
（第６実施例）
図６は、本発明の第６の実施例であるビット位相同期局発光パルス列生成回路ＰＧ６を示すブロック図である。
【０１０３】
なお、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、伝送路の遅延揺らぎと局発光パルス光源８１内の遅延揺らぎとを、互いに異なる位相同期ループによって、補償するものである。
【０１０４】
ビット位相同期局発光パルス列生成回路ＰＧ６は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４、６５と、局発パルス光源８１と、光合波器９１と、同期クロック信号発生回路１２１とを有する。
【０１０５】
ビット位相同期局発光パルス列生成回路ＰＧ６は、ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路である。
【０１０６】
電圧制御発振器５２は、周波数ｆＶＣＯの電気信号を出力する電圧制御発振器の例である。局発パルス光源８１は、上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段の例である。
【０１０７】
光分岐器１２は、上記局発光パルス列Ｂを２分岐する光分岐手段の例である。受光器３１は、上記光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する光電変換手段の例である。
【０１０８】
逓倍器６４は、上記光電変換手段から出力される上記周波数ｆＶＣＯの電気信号の周波数をｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を出力する第１の周波数逓倍器の例である。
【０１０９】
同期クロック信号発生回路１２１は、入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号を出力する回路である。
【０１１０】
逓倍器６５は、入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号の周波数をｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を出力する第２の周波数逓倍器の例である。
【０１１１】
位相比較器４２は、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【０１１２】
光合波器９１は、上記光分岐手段における他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段の例である。
【０１１３】
次に、ビット位相同期局発光パルス列生成回路ＰＧ６の動作について説明する。
【０１１４】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によってその一部が分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１は、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。
【０１１５】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光の一部を、光分岐器１２が分岐し、受光器３１が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１１６】
入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成し、この生成された周波数ｒｆＳＩＧの電気信号と、周波数ｑｆＶＣＯの電気信号とを、位相比較器４２が位相比較する。この位相によって得られた誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１１７】
この結果、光分岐器１２を経由し、局発パルス光源８１が出力した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１１８】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１１９】
（第７実施例）
図７は、本発明の第７の実施例であるビット位相同期局発光パルス列生成回路ＰＧ７を示すブロック図である。
【０１２０】
ビット位相同期局発光パルス列生成回路ＰＧ７は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ６と同じであり、逓倍器６６、６７と、ミキサ１０１、１０２と、基準信号源１１１とが付加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ６とは異なる。
【０１２１】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ７は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４〜６７と、局発パルス光源８１、光合波器９１、ミキサ１０１、１０２と、基準信号源１１１と、同期クロック信号発生回路１２１とを有する。
【０１２２】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１２３】
逓倍器６６は、上記基準信号源１１１が出力した周波数ｆ１の電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器の例である。
【０１２４】
逓倍器６７は、上記基準信号源１１１が出力した周波数ｆ１の電気信号の周波数をｔ逓倍し（ｔは自然数）、周波数ｔｆ１の電気信号を出力する第４の周波数逓倍器の例である。
【０１２５】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第２の周波数逓倍器から出力される周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｓｆ１の電気信号を出力する第１のミキサの例である。
【０１２６】
ミキサ１０２は、上記第４の周波数逓倍器が出力した周波数ｔｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｔｆ１の電気信号を出力する第２のミキサの例である。
【０１２７】
次に、ビット位相同期局発光パルス列生成回路ＰＧ７の動作について説明する。
【０１２８】
ビットレートＮｆａの入力信号光パルス列Ａの一部が、光分岐器１１によって分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１は、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成する。
【０１２９】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光の一部を、光分岐器１２が分岐し、受光器３２が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１３０】
基準信号源１１１が出力した周波数ｆ１の電気信号の一方を逓倍器６６がｓ逓倍し（ｓは自然数）、この逓倍された電気信号と、周波数ｒｆＳＩＧの電気信号とを、ミキサ１０１が乗算し、周波数ｒｆＳＩＧ−ｓｆ１の電気信号を生成する。基準信号源１１１が出力した周波数ｆ１の電気信号の他方を、逓倍器６７がｔ逓倍し（ｔは自然数）、この逓倍された電気信号と、周波数ｑｆＶＣＯの電気信号とを、ミキサ１０１が乗算し、周波数ｑｆＶＣＯ−ｔｆ１の電気信号を生成する。
【０１３１】
周波数ｒｆＳＩＧ−ｔｆ１の電気信号と、周波数ｑｆＶＣＯ−ｔｆ１の電気信号とを、位相比較器４２が位相比較し、この位相比較によって得られた誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１３２】
この結果、光分岐器１２を経由して、局発パルス光源８２が出力した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１３３】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１３４】
（第８実施例）
図８は、本発明の第８の実施例であるビット位相同期局発光パルス列生成回路ＰＧ８を示すブロック図である。
【０１３５】
ビット位相同期局発光パルス列生成回路ＰＧ８は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ６と同じであり、ミキサ１０１，１０２と、逓倍器６６、６７と、基準信号源１１１の代わりに、新たな逓倍器６６と、ミキサ１０１、１０２と、基準信号源１１１ａとが設けられている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ６とは異なる。
【０１３６】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ８は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４〜６６と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１ａと、同期クロック信号発生回路１２１とを有する。
【０１３７】
基準信号源１１１ａは、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１３８】
逓倍器６６は、上記基準信号源１１１ａが出力した電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器である。
【０１３９】
ミキサ１０２は、上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｓｆ１の電気信号を出力する第１のミキサの例である。
【０１４０】
ミキサ１０１は、上記第１のミキサが出力した周波数ｑｆＶＣＯ−ｓｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号を出力する第２のミキサの例である。
【０１４１】
次に、ビット位相同期局発光パルス列生成回路ＰＧ８の動作について説明する。
【０１４２】
ビットレートＮｆａの入力信号光パルス列Ａの一部が、光分岐器１１によって分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１が、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成する。
【０１４３】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光は、光分岐器１２によってその一部が分岐され、受光器３１が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１４４】
基準信号源１１１ａが出力した周波数ｆ１の電気信号の一方を、逓倍器６６がｓ逓倍し（ｓは自然数）、この逓倍された電気信号と、周波数ｑｆＶＣＯの電気信号とを、ミキサ１０２が乗算し、周波数ｑｆＶＣＯ−ｓｆ１の電気信号を生成し、この生成された電気信号と、周波数ｒｆＳＩＧの電気信号とを、ミキサ１０１が乗算し、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号を生成する。
【０１４５】
基準信号源１１１ａが出力した周波数ｆ１の電気信号と、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号とを、位相比較器４２が位相比較し、その結果得られる誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１４６】
この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１４７】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１４８】
ところで、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５では、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを同一の位相同期ループで補償している。
【０１４９】
これに対して、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８では、２つの電圧制御発振器５２、５３を使用し、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを、互いに異なる位相同期ループによって補償している。
【０１５０】
また、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８では、後述する同期クロック信号発生回路１２１−１〜１２１−５によって生成した入力信号光パルス列と同期した電気クロックと、電圧制御発振器５２によって駆動される局発光パルス光源で発生した光パルス列を光電変換して得られる電気クロックとを位相比較し、得られた誤差信号を電圧制御発振器５２にフィードバックすることによって、位相同期ループを構成し、これによって入力信号光パルス列と位相同期した局発光パルス列Ｂが得られる。
【０１５１】
さらに、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、本質的には互いに同じであるが、ビット位相同期局発光パルス列生成回路ＰＧ７、ＰＧ８では、位相比較される電気信号の繰り返しを低くする目的でミキシングダウン用の基準信号源が使用されている。
【０１５２】
（第９実施例）
図９は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第１の具体例である同期クロック信号発生回路１２１−１を示すブロック図である。
【０１５３】
同期クロック信号発生回路１２１−１は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１、７２とを有する。
【０１５４】
光変調器２１は、上記入力信号光パルス列Ａを２分岐する光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【０１５５】
電圧制御発振器５３は、周波数ｆＳＩＧの電気信号を出力する電圧制御発振器の例である。
【０１５６】
電気分岐器７１、７２は、上記電圧制御発振器が出力した上記周波数ｆＳＩＧの電気信号を２分岐する電気分岐手段の例である。
【０１５７】
逓倍器６１は、上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、周波数ｋｆＳＩＧの電気信号を出力し、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器の例である。
【０１５８】
逓倍器６２は、上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＳＩＧの電気信号を出力する第２の周波数逓倍器の例である。
【０１５９】
受光器３１は、上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）（ｎは自然数）の電気信号を出力する光電変換手段の例である。
【０１６０】
位相比較手段４３は、上記第２の周波数逓倍器が出力した周波数ｌｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【０１６１】
次に、同期クロック信号発生回路１２１−１の動作について説明する。
【０１６２】
ビットレートＮｆａの入力信号光の一部１００４が光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号を、電気分岐器７１が分岐し、その一方を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７２が分岐した他方の電気信号を、逓倍器６２がｌ逓倍し、周波数ｌｆＳＩＧの電気信号を生成する。
【０１６３】
光変調器２１が出力した光信号を、受光器３１が周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換し（ｎは自然数）、この変換された電気信号と、周波数ｌｆＳＩＧの電気信号とを、位相比較器４３が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７２が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１６４】
（第１０実施例）
図１０は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第２の具体例である同期クロック信号発生回路１２１−２を示すブロック図である。
【０１６５】
同期クロック信号発生回路１２１−２は、基本的には、同期クロック信号発生回路１２１−１と同じであり、電気分岐器７２と、逓倍器６３と、ミキサ１０１とが、付加されている点のみが、同期クロック信号発生回路１２１−１とは異なる。
【０１６６】
つまり、同期クロック信号発生回路１２１−２は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１〜６３と、電気分岐器７１〜７３と、ミキサ１０１とを有する。
【０１６７】
電気分岐器７２は、上記第２の周波数逓倍器から出力される周波数ｌｆＳＩＧの電気信号を２分岐する第２の電気分岐手段の例である。
【０１６８】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＳＩＧの電気信号を出力する第３の周波数逓倍器の例である。
【０１６９】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号を出力するミキサの例である。
【０１７０】
次に、同期クロック信号発生回路１２１−２の動作について説明する。
【０１７１】
ビットレートＮｆａの入力信号光の一部１００４が、光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１によって分岐され、その一方を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７２で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、周波数ｌｆＳＩＧの電気信号が生成される。
【０１７２】
周波数ｌｆＳＩＧの電気信号は、電気分岐器７２で分岐され、その一方は、逓倍器６３によってｍ逓倍され、他方は、位相比較器４３に入力される。
【０１７３】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、逓倍器６３が出力した周波数ｊｍｆＳＩＧの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号が生成される。
【０１７４】
この生成された電気信号と、電気分岐器７２で分岐された他方の周波数ｌｆＳＩＧの電気信号とを、位相比較器４３が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１７５】
（第１１実施例）
図１１は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第３の具体例である同期クロック信号発生回路１２１−３を示すブロック図である。
【０１７６】
同期クロック信号発生回路１２１−３は、基本的には、同期クロック信号発生回路１２１−２と同じであり、電気分岐器７２と逓倍器６３との代わりに、基準信号源１１１とミキサ１０２とが設けられている点のみが、同期クロック信号発生回路１２１−２とは異なる。
【０１７７】
つまり、同期クロック信号発生回路１２１−３は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１、７３と、ミキサ１０１、１０２とを有する。
【０１７８】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１７９】
ミキサ１０２は、上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＳＩＧの電気信号とを乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号を出力する第１のミキサの例である。
【０１８０】
次に、同期クロック信号発生回路１２１−３の動作について説明する。
【０１８１】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。
【０１８２】
一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１によって分岐され、その分岐された一方の電気信号を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号を、逓倍器６２がｌ逓倍し、このｌ逓倍された電気信号と、基準信号源１１１が出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号に変換し、位相比較器４３に入力される。
【０１８３】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、基準信号源１１１が出力した周波数ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｆ１の電気信号に変換され、上記の周波数ｌｆＳＩＧ−ｆ１の電気信号と、位相比較器４３によって位相比較される。位相比較の結果得られた誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３出力することができる。
【０１８４】
（第１２実施例）
図１２は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第４の具体例である同期クロック信号発生回路１２１−４を示すブロック図である。
【０１８５】
同期クロック信号発生回路１２１−４は、基本的には、同期クロック信号発生回路１２１−３と同じであり、基準信号源１１１の代わりに基準信号源１１１ａが設けられている点と、電気分岐器７２が付加されている点と、電気分岐器７２の出力信号が位相比較器４３の比較対象になっている点とのみが、同期クロック信号発生回路１２１−３とは異なる。
【０１８６】
つまり、同期クロック信号発生回路１２１−４は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１〜７３と、ミキサ１０１、１０２とを有する。
【０１８７】
次に、同期クロック信号発生回路１２１−４の動作について説明する。
【０１８８】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１で分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍され、光変調器２１を駆動する。電気分岐器７２で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号を出力する。
【０１８９】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、ミキサ１０２が出力した周波数ｌｆＳＩＧ−ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）＋ｆ１の電気信号に変換され、この変換された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、位相比較器４３が位相比較する。位相比較の続果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１９０】
（第１３実施例）
図１３は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第５の具体例である同期クロック信号発生回路１２１−５を示すブロック図である。
【０１９１】
同期クロック信号発生回路１２１−５は、基本的には、同期クロック信号発生回路１２１−４と同じであり、逓倍器６３とミキサ１０３と電気分岐器７４とが付加されている点のみが、同期クロック信号発生回路１２１−４とは異なる。
【０１９２】
つまり、同期クロック信号発生回路１２１−５は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１〜６３と、電気分岐器７１〜７４と、ミキサ１０１〜１０３とを有する。
【０１９３】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＳＩＧの電気信号を出力する第３の周波数逓倍器の例である。
【０１９４】
ミキサ１０３は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号を出力する第１のミキサの例である。
【０１９５】
次に、同期クロック信号発生回路１２１−５の動作について説明する。
【０１９６】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。一方、電圧制御発振器５３が出力する周波数ｆＳＩＧの電気信号は、電気分岐器７１で分岐され、その一方の電気信号は、逓倍器６１によってｋ逓倍され、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、基準信号源１１１が出力した周波数ｆ１の電気信号と、ミキサ１０２によって乗算され、周波数ｌｆＳＩＧ−ｆ１の電気信号に変換される。
【０１９７】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、逓倍器６３が出力した周波数ｌｍｆＳＩＧの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号に変換され、さらにミキサ１０２が出力した周波数ｌｆＳＩＧ−ｆ１の電気信号と、ミキサ１０１によって乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧ−ｌｆＳＩＧ＋ｆ１の電気信号に変換された後、基準信号源１１１が出力した周波数ｆ１の電気信号と、位相比較器４３によって、位相比較される。
【０１９８】
位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１９９】
同期クロック信号発生回路ＰＧ９〜ＰＧ１３は、基本的に、それぞれ、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５から、局発光パルス光源８１とそれに接続されている光電変換手段とを除いた構成に対応している。生成された電気クロックは、入力信号光パルス列と同期している。
【０２００】
上記実施例によれば、位相比較される電気信号の周波数を低くすることによって、安価で高性能なＰＬＬ−ＩＣを使用することが可能になる。
【０２０１】
また、ホールドレンジを拡大できる等、より高性能なディジタルＰＬＬ回路の動作周波数は、現状では高々８００ＭＨｚ程度であるので、この意味からも、電気信号の周波数を低くすることが必要である。
【０２０２】
また、上記電圧制御発振器５１、５３の代わりに、より発振周波数の低い電圧制御発信機と逓倍器との組み合わせを使用することができ、このようにすることによって、電圧制御発振器の発信周波数を低く設定することができる。これによって、安価で高性能な電圧制御発振器を利用することができる。または、位相比較器と電圧制御発振器とを集積化したＰＬＬ−ＩＣ等を使用して回路の集積化と、それに伴う安定化、高信頼化、低コスト化等を図ることができる。
【０２０３】
図１５は、ビット位相同期局発光パルス列生成回路ＰＧ１の変形例を示すブロック図である。
【０２０４】
図１５（１）は、ビット位相同期局発光パルス列生成回路ＰＧ１において、電圧制御発振器５１を、より低い発振周波数の電圧制御発振器５４と逓倍器６８とを組み合わせた構成に置き換えた例を示すブロック図である。
【０２０５】
ビット位相同期局発光パルス列生成回路ＰＧ１以外の実施例においても、上記と同様の置き換えによって、電圧制御発振器の発振周波数を低くすることができる。
【０２０６】
図１５（２）は、ビット位相同期局発光パルス列生成回路ＰＧ１において、ＰＬＬ−ＩＣを使用した例を示すブロック図である。
【０２０７】
一般的なＰＬＬ−ＩＣでは、電圧制御発振器と位相比較器とが１チップに集積化され、ビット位相同期局発光パルス列生成回路ＰＧ１において、電圧制御発振器５１と位相比較器４１とを、１つのＰＬＬ−ＩＣ１４１に置き換えることができる。ビット位相同期局発光パルス列生成回路ＰＧ１以外の実施例においても、上記と同様の置き換えによって、ＰＬＬ−ＩＣを使用することができる。
【０２０８】
一方、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、それぞれ別の位相同期ループでフィードバック制御する構成例である。この構成は、入力信号光パルス列に同期した電気クロック信号を外部に出力する必要がある場合に用いられる。たとえば、光時分割分離回路内で用いられ、その後段に分離された信号光パルス列のオン／オフを識別する識別回路用の電気クロック信号が必要な場合等である。上記と同様に、構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【０２０９】
また、電圧制御発振器の出力電気信号の周波数を、１／ｊ（ｊは自然数）とし、それをｊ逓倍する周波数逓倍器を有するようにしてもよく、このようにするのは、上記と同様に、電圧制御発振器の発信周波数を低くすることが目的であり、その効果も同様である。
【０２１０】
同期クロック信号発生回路１２１−１〜１２１−５は、入力信号光の遅延揺らぎと、局発光パルス列の遅延揺らぎとを独立に補償するビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において、入力信号光の遅延揺らぎを検出する回路（すなわち信号光同期クロック生成回路）の実施例である。これらにおける構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【０２１１】
上記各実施例は、入力信号光パルス列と位相同期した局発光パルス列Ｂを発生させる回路を提供するものであり、基本的には、光変調によって生じる変調サイドバンドを利用した位相検出技術と位相同期ループ技術とを用いている。局発パルス光源内での遅延揺らぎに起因した局発光パルス列の位相揺らぎが従来問題であったが、上記実施例では、局発パルス光源そのものを、位相同期ループ内に配置することによって、局発パルス光源内の位相揺らぎをも補償する。これによって、入力信号光パルス列と位相同期した局発光パルス列Ｂの生成が可能になる。
【０２１２】
ビット位相同期局発光パルス列生成回路は、入力信号光パルス列に対して、超低ジッタの制御光パルス列を発生することができるので、用いられる超高速光−光制御回路の安定動作に大きく寄与する。
【０２１３】
【発明の効果】
本発明によれば、光時分割多重（ＯＴＤＭ）等によって発生される１００Ｇｂｉｔ／ｓを超える超高繰り返しの信号光パルス列に対して、ビット位相が同期した局発光パルス列を安定に発生させることができるという効果を奏する。
【０２１４】
また、本発明によれば、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Ａｄｄ／Ｄｒｏｐ回路等の非線形光学効果を応用した、超高速光−光制御回路の全般に必須となる入力信号光に同期した制御光の発生に用いられ、入力信号光パルス列に対して安定してビット位相同期した制御光パルス列を発生することができるので、超高速光−光制御回路において、目的のチャネル選択状態を保持させることが可能になり、基本機能の実現に関わる動作の安定化に大きく寄与することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるビット位相同期局発光パルス列生成回路ＰＧ１を示す図である。
【図２】本発明の第２の実施例であるビット位相同期局発光パルス列生成回路ＰＧ２を示す回路図である。
【図３】本発明の第３の実施例であるビット位相同期局発光パルス列生成回路ＰＧ３を示すブロック図である。
【図４】本発明の第４の実施例であるビット位相同期局発光パルス列生成回路ＰＧ４を示すブロック図である。
【図５】本発明の第５の実施例であるビット位相同期局発光パルス列生成回路ＰＧ５を示すブロック図である。
【図６】本発明の第６の実施例であるビット位相同期局発光パルス列生成回路ＰＧ６を示すブロック図である。
【図７】本発明の第７の実施例であるビット位相同期局発光パルス列生成回路ＰＧ７を示すブロック図である。
【図８】本発明の第８の実施例であるビット位相同期局発光パルス列生成回路ＰＧ８を示すブロック図である。
【図９】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第１の具体例である同期クロック信号発生回路１２１−１を示すブロック図である。
【図１０】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第２の具体例である同期クロック信号発生回路１２１−２を示すブロック図である。
【図１１】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第３の具体例である同期クロック信号発生回路１２１−３を示すブロック図である。
【図１２】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第４の具体例である同期クロック信号発生回路１２１−４を示すブロック図である。
【図１３】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第５の具体例である同期クロック信号発生回路１２１−５を示すブロック図である。
【図１４】光変調器２１の機能を説明する図である。
【図１５】ビット位相同期局発光パルス列生成回路ＰＧ１の変形例を示すブロック図である。
【図１６】従来のビット位相同期局発光パルス列生成回路ＰＧ５１の構成例を示す図である。
【図１７】非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【図１８】信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれた場合における影響を説明する図である。
【符号の説明】
１１、１２…光分岐器、
２１…光変調器、
３１、３２…受光器、
４１〜４３…位相比較器、
５１〜５４…電圧制御発振器、
６１〜６８…逓倍器、
７１〜７３…電気分岐器、
８１…局発パルス光源、
９１…光合波器、
１０１〜１０３…ミキサ、
１１１、１１１ａ…基準信号源、
１２１…同期クロック信号発生回路、
１３１…非線形光学媒質、
１４１…ＰＬＬ−ＩＣ、
Ａ…入力信号光パルス列、
Ｂ…局発光パルス列
１００２…入力信号光＋局発パルス光、
１００３…同期クロック信号、
１００４…入力信号光の一部、
１００５…局発制御光、
１００６…入力信号光＋局発制御光、
１００７…分離信号光。
【発明の属する技術分野】
本発明は、伝送路から入力されたビットレートが１００Ｇｂｉｔ／ｓを超える超高速信号光パルス列に同期した局発光パルス列を発生させるビット位相同期局発光パルス列生成回路に関する。
【０００２】
上記ビット位相同期局発光パルス列生成回路は、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Ａｄｄ／Ｄｒｏｐ回路等の非線形光学効果を応用した超高速光−光制御回路全般において、入力信号光に同期している制御光の発生に用いることができる。
【０００３】
【従来の技術】
図１６は、従来のビット位相同期局発光パルス列生成回路ＰＧ５１の構成例を示す図である。
【０００４】
なお、ビット位相同期局発光パルス列生成回路ＰＧ５１における同期クロック発生部のみが、特開平１０−２０９９６２号広報に記載されている。
【０００５】
ビットレートＮｆａ（Ｎは自然数）の入力信号光１００１の一部が、光分岐器１１によって、光変調器２１に入力される。電圧制御発振器５１が出力した周波数ｆＶＣＯの電気信号を周波数逓倍器６１（逓倍数：ｋ）によってｋ逓倍した周波数ｋｆＶＣＯの電気信号によって、光変調器２１が駆動される。
【０００６】
光変調器２１が出力した光信号を、受光器３１が、周波数Ｎｆａ−ｎｋｆＶＣＯ（ｎは自然数）の電気信号に変換し、位相比較器４１に入力する。この周波数Ｎｆａ−ｎｋｆＶＣＯの電気信号と、電圧制御発振器５１が出力した周波数ｆＶＣＯの電気信号が周波数逓倍器６２（逓倍数：ｌ）によってｌ逓倍された周波数ｌｆＶＣＯの電気信号とを、位相比較器４１が位相比較し、得られた位相誤差信号を電圧制御発振器５１に帰還し、その出力周波数ｆＶＣＯを制御する。
【０００７】
この電圧制御発振器５１の出力電気信号は、入力信号光１００１に位相同期しており、局光パルス光源８１を駆動する。したがって、入力信号光１００１にビット位相同期した局発パルス列が局発光パルス光源８１から出力される。
【０００８】
【発明が解決しようとする課題】
従来のビット位相同期局発光パルス列生成回路ＰＧ１５において、局発パルス光源８１の内部で遅延揺らぎが発生し、この遅延揺らぎによって、出力パルス列に位相揺らぎが生じる。
【０００９】
電圧制御発振器５１が出力した電気信号は、位相比較器４１による位相同期ループ制御によって、入力信号光１００１と位相同期する筈であるが、位相同期ループの外に存在している局発パルス光源８１で生じた位相揺らぎによって、生成された局発光パルス列のビット位相が、入力信号光１００１と同期しないという問題がある。
【００１０】
図１７は、非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【００１１】
図１７（１）は、非線形光学効果を応用した典型的な光時分割分離回路の基本構成例を示す図である。
【００１２】
ここで、従来の局発パルス光源８１と同期クロック信号発生回路１４１とによって、制御光発生回路が構成されている。
【００１３】
同期クロック信号発生回路１４１は、図１６に示す光変調器２１、受光器３１、位相比較器４１、電圧制御発振器５１、周波数逓倍器６１、６２によって構成されている。
【００１４】
したがって、局発パルス光源（制御光源）８１中で生じる遅延揺らぎを補償することができない。
【００１５】
上記従来の光時分割分離回路（図１７（１）にしめすもののうちで伝送ファイバを除いた全体）では、繰り返しがＮＦａ（Ｎは自然数）の入力信号光パルス列１００１に対して、繰り返しが、自然数Ｎ分の一（Ｆａ）であり、しかも、ビット位相が同期した局発制御光パルス列１００５を発生させ、光合波器９１で両者を合波した入力信号光＋局発制御光１００６を、非線形光学媒質１３１に入射する。
【００１６】
非線形光学媒質１３１内では、相互位相変調、四光波混合等の非線形光学効果が、信号光と制御光との間で生じる。この非線形光学効果の結果、非線形光学媒質１３１から、直接または適当な光受動部品を通して、入力信号光パルス列１００１のうちで、制御光パルス列１００５と時間的に重なった光パルス列が分離され、図１７（２）に示すように、分離信号光パルス列１００７として出力される。
【００１７】
上記構成例から直ちに分かるように、もし信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれると、目的のチャネルを正しく分離することができなくなり、時分割分離回路の基本機能を満足できないという重大な障害になる。
【００１８】
図１８は、信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれた場合における影響を説明する図である。
【００１９】
制御光パルスによる非線形光学効果を利用する光スイッチにおいて、スイッチングウィンドウ（透過率）の時間形状は、制御光パルス強度の時間形状にほぼ近い形となる。すなわち、図１８に示すように、制御光パルス１００５のほぼ中央に合わせて合波する場合と、少し外れて、制御光パルス１００５の裾付近に合わせて合波する場合とでは、透過率（すなわち分離信号光の強度）が変化する。
【００２０】
したがって、制御光１００５と入力信号光１００１とのタイミングが揺らぐと、分離信号光１００７の強度（すなわち信号対雑音比）が揺らぐので、信号をうまく伝送できないという致命的な障害になるという問題がある。
【００２１】
また、揺らぎがさらに大きくなると、目的の信号光パルスをもはや分離することができず、隣のタイムスロットの信号光パルス（入力信号光１００１）が分離される等、さらに悪い状況を招くという問題がある。
【００２２】
局発パルス光源（制御光源）８１としては、たとえば、光ファイバ中のスーパーコンティニュアム光発生を利用したものがある（Ｅｌｅｃｔｒｏｎ． Ｌｅｔｔ．， ｖｏｌ．３４， ｐｐ． ５７５−５７６， １９９８）。スーパーコンティニュアム光発生用光ファイバは、一般にｋｍオーダーの長さを有し、しかも、その熱収縮係数は、５０ｐｓ／ｋｍ／°Ｃ程度であるので、光ファイバ長が１ｋｍであると仮定すると、１°Ｃの温度変化によって５０ｐｓの遅延揺らぎが生じる。この５０ｐｓの遅延揺らぎは、たとえばビットレート１００Ｇｂｉｔ／ｓの信号光における５タイムスロットに相当する時間であり、すなわち、信号光パルス列１００１と制御光パルス列１００５とのタイミングずれが、５タイムスロット分にも相当することを意味する。
【００２３】
本発明は、局発パルス光源の内部に遅延揺らぎが生じていても、入力信号光と確実にビット位相同期されている局発光パルス列を生成することができるビット位相同期局発光パルス列生成回路を提供することを目的とするものである。
【００２４】
【課題を解決するための手段】
本発明は、局発パルス光源自身を、位相同期ループ内に配置するものであり、これによって、局発パルス光源内の位相揺らぎをも補償し、入力信号光パルス列と確実に位相同期している局発光パルス列を生成することができる。
【００２５】
【発明の実施の形態および実施例】
（第１実施例）
図１は、本発明の第１の実施例であるビット位相同期局発光パルス列生成回路ＰＧ１を示す図である。
【００２６】
ビット位相同期局発光パルス列生成回路ＰＧ１は、ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路である。
【００２７】
また、ビット位相同期局発光パルス列生成回路ＰＧ１は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１と、局発パルス光源８１と、光合波器９１とを有する。
【００２８】
光分岐器１１は、上記入力信号光パルス列Ａを２分岐する第１の光分岐手段の例である。光変調器２１は、上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【００２９】
電圧制御発振器５１は、周波数ｆＶＣＯの電気信号を出力する電圧制御発振器の例である。局発パルス光源８１は、上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段の例である。
【００３０】
光分岐器１２は、上記局発光パルス列Ｂを２分岐する第２の光分岐手段の例である。受光器３１は、上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段の例である。電気分岐器７１は、デバイダと呼ばれるものであり、上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する電気分岐手段の例である。
【００３１】
逓倍器６１は、上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器の例である。逓倍器６２は、上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器の例である。
【００３２】
受光器３２は、上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段の例である。
【００３３】
位相比較器４１は、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段の例である。
【００３４】
光合波器９１は、上記第２の光分岐手段における他方の出力光を、上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段の例である。
【００３５】
次に、ビット位相同期局発光パルス列生成回路ＰＧ１の動作について説明する。
【００３６】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、局発パルス光源８１の出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、一方は逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００３７】
ここで、光変調器２１は、駆動電気信号に対して非線形に応答する特性を有するものを用いる。たとえば、光強度変調器、電界吸収型光変調器、光コムジェネレータ、光位相変調器、その他を用いることができる。なお、光変調器２１は、線形応答特性を有するものを用いてもよく、以下の各実施例においても同様である。
【００３８】
光変調器２１が出力した光信号は、受光器３２によって、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換され（ｎは自然数）、位相比較器４１に入力される。
【００３９】
電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍された後に、位相比較器４１に入力され、上記の周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号と位相比較される。位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由する局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００４０】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００４１】
次に、光変調器２１の機能について説明する。
【００４２】
図１４は、光変調器２１の機能を説明する図である。
【００４３】
図１４（１）は、繰り返し周波数ｆｏの光パルス列が、光変調器２１において、周波数ｆｍの電気信号によって変調を受けた場合における出力光周波数スペクトルを示す図である。
【００４４】
繰り返し周波数ｆｏの光パルス列は、光のキャリア周波数ｆｃに対して、両側に変調成分ｆｃ＋ｆｏと、ｆｃ−ｆｏとを有し、これが、光変調器２１において、周波数ｆｍの電気信号によって変調を受け、これによって、図１４（１）に示すように、キャリア成分ｆｃと、変調成分ｆｃ±ｆｏとに対して、それぞれ、周波数ｆｍによる多数の変調側波帯が新たに発生する。
【００４５】
これらを、受光器３２で電気信号に変換すると、その電力スペクトルは、図１４（２）に示すように、周波数ｆｏを中心とし、間隔ｆｍごとのビート信号（ｆｏ±ｎｆｍ、ｎは自然数）が現れる。周波数帯域に制限がある実際のフォトダイオードにおいても、低周波数領域のビート信号を検出することが可能である。
【００４６】
変調側波帯は、もとの信号の位相情報を保持しており、変調側波帯間のビートにも、その位相情報が反映される。したがって、このビート信号を用い、従来と同様の位相同期ループを形成することによって、繰り返し周波数が１００ＧＨｚを越える光パルスを、電気信号に同期させることが可能になる。
【００４７】
なお、逓倍器６１、６２の逓倍数は、光変調器２１内で生じるいくつかのビート信号のうちで、どの次数のビート信号を検出するかによって、様々の値（自然数）を取り、または、位相比較器４１において位相比較する周波数の選び方等によって、様々の値（自然数）を取り得る。逓倍器６１、６２の逓倍数はｌ（スモールエル）であるが、この逓倍数が１（イチ）であるときに、すなわち周波数逓倍数が１（イチ）であるときに、逓倍器６１，６２は、入力電気信号に対して、いかなる作用も及ぼさないので、逓倍器６１，６２を省略することができる。上記のように、逓倍器６１、６２として、周波数逓倍数が１（イチ）である逓倍器を省略することができる点は、以下の実施例でも同様であり、逓倍数が１（イチ）である逓倍器は、全て省略可能である。すなわち、周波数逓倍数が１（イチ）である逓倍器６１，６２は、動作的には、所定の伝送帯域を有する、単なる高周波伝送線路と同じであり、周波数逓倍数が１（イチ）である逓倍器６１，６２を、高周波伝送線路に置き換えることができ、特性的、コスト的には、周波数逓倍数が１（イチ）である逓倍器６１，６２を、高周波伝送線路に置き換えることが好ましい。
【００４８】
ここで所定の伝送帯域とは、それを通過する電気信号の周波数帯をカバーしていることを表す。たとえば、逓倍器６１は、その逓倍数が１のとき、周波数ＫｆＶＣＯを伝送可能帯域内に持つ高周波伝送線路で置き換えることができる。
【００４９】
したがって、本願明細書では、周波数逓倍数が１（イチ）である逓倍器と同じ作用を行う高周波伝送線も周波数逓倍器であると考える。つまり、本願明細書における周波数逓倍器とは、周波数逓倍数が２以上である周波数逓倍器と、周波数逓倍数が１（イチ）である逓倍器と同じ作用を行う高周波伝送線とを含むものであると定義する。周波数逓倍器６１，６２以外の周波数逓倍器についても、上記定義があてはまる。
【００５０】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ１は、電圧制御発振器５１の出力（ｆＶＣＯ）によって駆動される局発光パルス光源８１の出力光の一部を、電気信号に変換した後に、２分岐し、一方をｋ逓倍し、他方をｌ逓倍し、ｋ逓倍した電気信号（ｋｆＶＣＯ）で駆動される光変調器２１に、１００Ｇｂｉｔ／ｓを越える超高速信号光パルス列（Ｎｆａ）を入力し、光変調器２１から出力される光信号を周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換し、この変換された周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号と、ｌ逓倍した電気信号（ｌｆＶＣＯ）とを位相比較器４１で位相比較し、得られた位相誤差信号を電圧制御発振器５１に帰還して位相同期ループを構成する回路である。
【００５１】
これによって、入力される超高速信号光パルス列に位相同期した局発光パルス列Ｂを、局発光パルス光源８１の出力として生成することができる。
【００５２】
（第２実施例）
図２は、本発明の第２の実施例であるビット位相同期局発光パルス列生成回路ＰＧ２を示す回路図である。
【００５３】
ビット位相同期局発光パルス列生成回路ＰＧ２は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ１と同じであり、逓倍器６３、電気分岐器７２，ミキサ１０１が追加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ１とは異なる。
【００５４】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ２は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１〜６３と、電気分岐器７１、７２と、局発パルス光源８１と、光合波器９１と、ミキサ１０１とを有する。
【００５５】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器の例である。
【００５６】
電気分岐器７１は、上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する第１の電気分岐手段の例である。
【００５７】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力するミキサの例である。
【００５８】
次に、ビット位相同期局発光パルス列生成回路ＰＧ２の動作について説明する。
【００５９】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によって、その一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力する周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００６０】
電気分岐器７１によって分岐された他方の電気信号は、逓倍器６２によってｌ逓倍された後に、電気分岐器７２で分岐され、その一方は、逓倍器６３によってｍ逓倍され、他方は、位相比較器４１に入力される。
【００６１】
光変調器２１が出力した光信号は、受光器３２によって、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）に、逓倍器６３が出力する周波数ｌｍｆＶＣＯの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号が、位相比較器４１に入力され、電気分岐器７２で分岐された他方の周波数ｌｆＶＣＯの電気信号と位相比較される。
【００６２】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００６３】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００６４】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ２は、ビット位相同期局発光パルス列生成回路ＰＧ１において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号をさらにｍ逓倍して生成した電気信号（ｌｍｆＶＣＯ）で、受光回路の出力信号（Ｎｆａ−ｎ（ｋｆＶＣＯ））を周波数変換し、この周波数変換された電気信号と、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号（ｌｆＶＣＯ）とを位相比較器４１で位相比較する回路である。
【００６５】
（第３実施例）
図３は、本発明の第３の実施例であるビット位相同期局発光パルス列生成回路ＰＧ３を示すブロック図である。
【００６６】
ビット位相同期局発光パルス列生成回路ＰＧ３は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ２と同じであり、逓倍器６３の代わりに基準信号源１１１が設けられている点と、電気分岐器７２の代わりにミキサ１０２が設けられている点とのみが、ビット位相同期局発光パルス列生成回路ＰＧ２とは異なる。
【００６７】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ３は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１とを有する。
【００６８】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【００６９】
ミキサ１０２は、上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号とを乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号を出力する第２のミキサの例である。
【００７０】
次に、ビット位相同期局発光パルス列生成回路ＰＧ３の動作について説明する。
【００７１】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍されされた電気信号と、基準信号源１１１が出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換し、位相比較器４１に入力する。
【００７２】
光変調器２１が出力した光信号は、受光器３２によって周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）に、基準信号源１１１が出力する周波数ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｆ１の電気信号に変換され、位相比較器４１において、上記の周波数ｌｆＶＣＯ−ｆ１の電気信号と位相比較される。
【００７３】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００７４】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００７５】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ３は、ビット位相同期局発光パルス列生成回路ＰＧ１において、受光回路の出力信号と、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号とを、それぞれ基準信号源１１１の出力信号で周波数変換して位相比較器４１に入力する回路である。
【００７６】
（第４実施例）
図４は、本発明の第４の実施例であるビット位相同期局発光パルス列生成回路ＰＧ４を示すブロック図である。
【００７７】
ビット位相同期局発光パルス列生成回路ＰＧ４は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ３と同じであり、基準信号源１１１の代わりに、基準信号源１１１ａが設けられている点と、電気分岐器７２とが設けられている点とのみが、ビット位相同期局発光パルス列生成回路ＰＧ３と異なる点である。
【００７８】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ４は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１、６２と、電気分岐器７１、７２と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１ａとを有する。
【００７９】
基準信号源１１１ａは、周波数ｆ１の電気信号を出力する基準信号源の例である。
【００８０】
電気分岐器７２は、上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する第２の電気分岐手段の例である。
【００８１】
次に、ビット位相同期局発光パルス列生成回路ＰＧ４の動作について説明する。
【００８２】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によって、その一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光の一部が、光分岐器１２によって分岐され、受光器３１によって電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、ミキサ１０２において、基準信号源１１１が出力した周波数ｆ１の電気信号と乗算され、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換される。
【００８３】
光変調器２１が出力した光信号は、受光器３２によって周波Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換された後（ｎは自然数）、ミキサ１０２が出力した周波数ｌｆＶＣＯ−ｆ１の電気信号と乗算され、周波Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｆＶＣＯ＋ｆ１の電気信号に変換され、これと、基準信号源１１１が出力した周波数ｆ１の電気信号とを、位相比較器４１が位相比較する。
【００８４】
位相比較によって得られた誤差信号を、電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。この結果、光分岐器１２が出力する局発パルス光源からの局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００８５】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００８６】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ４は、ビット位相同期局発光パルス列生成回路ＰＧ３において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号と、基準信号源１１１ａの出力信号とをミキシングした信号で受光回路の出力信号を周波数変換し、この周波数変換された電気信号と、基準信号源１１１ａの出力信号とを位相比較器に入力する回路である。
【００８７】
（第５実施例）
図５は、本発明の第５の実施例であるビット位相同期局発光パルス列生成回路ＰＧ５を示すブロック図である。
【００８８】
ビット位相同期局発光パルス列生成回路ＰＧ５は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ４と同じであり、電気分岐器７３と逓倍器６３とミキサ１０３とが付加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ４とは異なる。
【００８９】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ５は、光分岐器１１、１２と、光変調器２１と、受光器３１、３２と、位相比較器４１と、電圧制御発振器５１と、逓倍器６１〜６３と、電気分岐器７１〜７３と、局発パルス光源８１と、光合波器９１と、ミキサ１０１〜１０３と、基準信号源１１１ａとを有する。
【００９０】
電気分岐器７３は、第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号を２分岐する第２の電気分岐手段の例である。
【００９１】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器の例である。
【００９２】
ミキサ１０３は、第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力する第１のミキサの例である。
【００９３】
次に、ビット位相同期局発光パルス列生成回路ＰＧ５の動作について説明する。
【００９４】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１でその一部が分岐され、光変調器２１に入力される。一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５１によって駆動され、その出力光は、その一部が光分岐器１２によって分岐され、受光器３１によって、電気信号に変換される。受光器３１が出力した周波数ｆＶＣＯの電気信号は、電気分岐器７１によって分岐され、その一方は、逓倍器６１によってｋ逓倍された後に、光変調器２１を駆動する。
【００９５】
電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号に変換する。
【００９６】
光変調器２１が出力した光信号を、受光器３２が、周波数ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号に変換し（ｎは自然数）、この変換された電気信号と、逓倍器６３が出力した周波数ｌｍｆＶＣＯの電気信号とを、ミキサ１０３が乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号に変換する。そして、この変換された電気信号と、ミキサ１０２が出力した周波数ｌｆＶＣＯ−ｆ１の電気信号とを、ミキサ１０１が乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯ−ｌｆＶＣＯ＋ｆ１の電気信号に変換した後に、この変換された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、位相比較器４１が位相比較する。この位相によって得られた誤差信号を電圧制御発振器５１に帰還し、その発振周波数ｆＶＣＯを制御する。
【００９７】
この結果、光分岐器１２が出力した局発パルス光源８１からの局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【００９８】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【００９９】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ５は、ビット位相同期局発光パルス列生成回路ＰＧ２において、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍、ｍ逓倍した電気信号で、受光回路の出力信号を周波数変換し、この周波数変換信号を、局発光パルス光源８１の出力光を光電変換した電気信号をｌ逓倍して生成した電気信号と基準信号源の出力信号とをミキシングした信号で、さらに周波数変換し、この周波数変換された電気信号と基準信号源１１１ａの出力信号とを位相比較器４１に入力する回路である。
【０１００】
ところで、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、１つの位相同期ループでフィードバック制御する例である。
【０１０１】
また、ビット位相同期局発光パルス列生成回路ＰＧ２〜ＰＧ５は、ビット位相同期局発光パルス列生成回路ＰＧ１を基本とし、位相比較の対象となる電気信号の周波数を低くすることが目的である点で共通し、ミキサまたは基準信号源等を使用している部分が、互いに異なる。
【０１０２】
（第６実施例）
図６は、本発明の第６の実施例であるビット位相同期局発光パルス列生成回路ＰＧ６を示すブロック図である。
【０１０３】
なお、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、伝送路の遅延揺らぎと局発光パルス光源８１内の遅延揺らぎとを、互いに異なる位相同期ループによって、補償するものである。
【０１０４】
ビット位相同期局発光パルス列生成回路ＰＧ６は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４、６５と、局発パルス光源８１と、光合波器９１と、同期クロック信号発生回路１２１とを有する。
【０１０５】
ビット位相同期局発光パルス列生成回路ＰＧ６は、ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路である。
【０１０６】
電圧制御発振器５２は、周波数ｆＶＣＯの電気信号を出力する電圧制御発振器の例である。局発パルス光源８１は、上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段の例である。
【０１０７】
光分岐器１２は、上記局発光パルス列Ｂを２分岐する光分岐手段の例である。受光器３１は、上記光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する光電変換手段の例である。
【０１０８】
逓倍器６４は、上記光電変換手段から出力される上記周波数ｆＶＣＯの電気信号の周波数をｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を出力する第１の周波数逓倍器の例である。
【０１０９】
同期クロック信号発生回路１２１は、入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号を出力する回路である。
【０１１０】
逓倍器６５は、入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号の周波数をｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を出力する第２の周波数逓倍器の例である。
【０１１１】
位相比較器４２は、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【０１１２】
光合波器９１は、上記光分岐手段における他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段の例である。
【０１１３】
次に、ビット位相同期局発光パルス列生成回路ＰＧ６の動作について説明する。
【０１１４】
ビットレートＮｆａの入力信号光パルス列Ａは、光分岐器１１によってその一部が分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１は、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。
【０１１５】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光の一部を、光分岐器１２が分岐し、受光器３１が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１１６】
入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成し、この生成された周波数ｒｆＳＩＧの電気信号と、周波数ｑｆＶＣＯの電気信号とを、位相比較器４２が位相比較する。この位相によって得られた誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１１７】
この結果、光分岐器１２を経由し、局発パルス光源８１が出力した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１１８】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１１９】
（第７実施例）
図７は、本発明の第７の実施例であるビット位相同期局発光パルス列生成回路ＰＧ７を示すブロック図である。
【０１２０】
ビット位相同期局発光パルス列生成回路ＰＧ７は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ６と同じであり、逓倍器６６、６７と、ミキサ１０１、１０２と、基準信号源１１１とが付加されている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ６とは異なる。
【０１２１】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ７は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４〜６７と、局発パルス光源８１、光合波器９１、ミキサ１０１、１０２と、基準信号源１１１と、同期クロック信号発生回路１２１とを有する。
【０１２２】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１２３】
逓倍器６６は、上記基準信号源１１１が出力した周波数ｆ１の電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器の例である。
【０１２４】
逓倍器６７は、上記基準信号源１１１が出力した周波数ｆ１の電気信号の周波数をｔ逓倍し（ｔは自然数）、周波数ｔｆ１の電気信号を出力する第４の周波数逓倍器の例である。
【０１２５】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第２の周波数逓倍器から出力される周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｓｆ１の電気信号を出力する第１のミキサの例である。
【０１２６】
ミキサ１０２は、上記第４の周波数逓倍器が出力した周波数ｔｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｔｆ１の電気信号を出力する第２のミキサの例である。
【０１２７】
次に、ビット位相同期局発光パルス列生成回路ＰＧ７の動作について説明する。
【０１２８】
ビットレートＮｆａの入力信号光パルス列Ａの一部が、光分岐器１１によって分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１は、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成する。
【０１２９】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光の一部を、光分岐器１２が分岐し、受光器３２が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１３０】
基準信号源１１１が出力した周波数ｆ１の電気信号の一方を逓倍器６６がｓ逓倍し（ｓは自然数）、この逓倍された電気信号と、周波数ｒｆＳＩＧの電気信号とを、ミキサ１０１が乗算し、周波数ｒｆＳＩＧ−ｓｆ１の電気信号を生成する。基準信号源１１１が出力した周波数ｆ１の電気信号の他方を、逓倍器６７がｔ逓倍し（ｔは自然数）、この逓倍された電気信号と、周波数ｑｆＶＣＯの電気信号とを、ミキサ１０１が乗算し、周波数ｑｆＶＣＯ−ｔｆ１の電気信号を生成する。
【０１３１】
周波数ｒｆＳＩＧ−ｔｆ１の電気信号と、周波数ｑｆＶＣＯ−ｔｆ１の電気信号とを、位相比較器４２が位相比較し、この位相比較によって得られた誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１３２】
この結果、光分岐器１２を経由して、局発パルス光源８２が出力した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１３３】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１３４】
（第８実施例）
図８は、本発明の第８の実施例であるビット位相同期局発光パルス列生成回路ＰＧ８を示すブロック図である。
【０１３５】
ビット位相同期局発光パルス列生成回路ＰＧ８は、基本的には、ビット位相同期局発光パルス列生成回路ＰＧ６と同じであり、ミキサ１０１，１０２と、逓倍器６６、６７と、基準信号源１１１の代わりに、新たな逓倍器６６と、ミキサ１０１、１０２と、基準信号源１１１ａとが設けられている点のみが、ビット位相同期局発光パルス列生成回路ＰＧ６とは異なる。
【０１３６】
つまり、ビット位相同期局発光パルス列生成回路ＰＧ８は、光分岐器１１、１２と、受光器３１と、位相比較器４２と、電圧制御発振器５２と、逓倍器６４〜６６と、局発パルス光源８１と、光合波器９１と、ミキサ１０１、１０２と、基準信号源１１１ａと、同期クロック信号発生回路１２１とを有する。
【０１３７】
基準信号源１１１ａは、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１３８】
逓倍器６６は、上記基準信号源１１１ａが出力した電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器である。
【０１３９】
ミキサ１０２は、上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｓｆ１の電気信号を出力する第１のミキサの例である。
【０１４０】
ミキサ１０１は、上記第１のミキサが出力した周波数ｑｆＶＣＯ−ｓｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号を出力する第２のミキサの例である。
【０１４１】
次に、ビット位相同期局発光パルス列生成回路ＰＧ８の動作について説明する。
【０１４２】
ビットレートＮｆａの入力信号光パルス列Ａの一部が、光分岐器１１によって分岐され、同期クロック信号発生回路１２１に入力される。同期クロック信号発生回路１２１が、入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を生成する。入力信号光パルス列Ａに同期した周波数ｆＳＩＧの電気信号を、逓倍器６５がｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を生成する。
【０１４３】
一方、局発パルス光源８１は、周波数ｆＶＣＯの電圧制御発振器５２によって駆動され、その出力光は、光分岐器１２によってその一部が分岐され、受光器３１が電気信号に変換する。受光器３１が出力した周波数ｆＶＣＯの電気信号を、逓倍器６４がｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を生成する。
【０１４４】
基準信号源１１１ａが出力した周波数ｆ１の電気信号の一方を、逓倍器６６がｓ逓倍し（ｓは自然数）、この逓倍された電気信号と、周波数ｑｆＶＣＯの電気信号とを、ミキサ１０２が乗算し、周波数ｑｆＶＣＯ−ｓｆ１の電気信号を生成し、この生成された電気信号と、周波数ｒｆＳＩＧの電気信号とを、ミキサ１０１が乗算し、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号を生成する。
【０１４５】
基準信号源１１１ａが出力した周波数ｆ１の電気信号と、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号とを、位相比較器４２が位相比較し、その結果得られる誤差信号を、電圧制御発振器５２に帰還し、その発振周波数ｆＶＣＯを制御する。
【０１４６】
この結果、局発パルス光源８１が出力し、光分岐器１２を経由した局発光パルス列Ｂは、入力信号光パルス列Ａとビット位相同期した局発光パルス列Ｂとして取り出される。
【０１４７】
なお、取り出された局発光パルス列Ｂは、後にどのような光−光制御回路が接続されるかによって異なるが、適当な光回路、たとえば光合波器９１等によって、入力信号光パルス列Ａと合波され、出力され、後段へ送られる。
【０１４８】
ところで、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５では、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを同一の位相同期ループで補償している。
【０１４９】
これに対して、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８では、２つの電圧制御発振器５２、５３を使用し、伝送路の遅延揺らぎと局発光パルス光源内の遅延揺らぎとを、互いに異なる位相同期ループによって補償している。
【０１５０】
また、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８では、後述する同期クロック信号発生回路１２１−１〜１２１−５によって生成した入力信号光パルス列と同期した電気クロックと、電圧制御発振器５２によって駆動される局発光パルス光源で発生した光パルス列を光電変換して得られる電気クロックとを位相比較し、得られた誤差信号を電圧制御発振器５２にフィードバックすることによって、位相同期ループを構成し、これによって入力信号光パルス列と位相同期した局発光パルス列Ｂが得られる。
【０１５１】
さらに、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、本質的には互いに同じであるが、ビット位相同期局発光パルス列生成回路ＰＧ７、ＰＧ８では、位相比較される電気信号の繰り返しを低くする目的でミキシングダウン用の基準信号源が使用されている。
【０１５２】
（第９実施例）
図９は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第１の具体例である同期クロック信号発生回路１２１−１を示すブロック図である。
【０１５３】
同期クロック信号発生回路１２１−１は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１、７２とを有する。
【０１５４】
光変調器２１は、上記入力信号光パルス列Ａを２分岐する光分岐手段における一方の出力光を光学的に変調する光変調手段の例である。
【０１５５】
電圧制御発振器５３は、周波数ｆＳＩＧの電気信号を出力する電圧制御発振器の例である。
【０１５６】
電気分岐器７１、７２は、上記電圧制御発振器が出力した上記周波数ｆＳＩＧの電気信号を２分岐する電気分岐手段の例である。
【０１５７】
逓倍器６１は、上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、周波数ｋｆＳＩＧの電気信号を出力し、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器の例である。
【０１５８】
逓倍器６２は、上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＳＩＧの電気信号を出力する第２の周波数逓倍器の例である。
【０１５９】
受光器３１は、上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）（ｎは自然数）の電気信号を出力する光電変換手段の例である。
【０１６０】
位相比較手段４３は、上記第２の周波数逓倍器が出力した周波数ｌｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段の例である。
【０１６１】
次に、同期クロック信号発生回路１２１−１の動作について説明する。
【０１６２】
ビットレートＮｆａの入力信号光の一部１００４が光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号を、電気分岐器７１が分岐し、その一方を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７２が分岐した他方の電気信号を、逓倍器６２がｌ逓倍し、周波数ｌｆＳＩＧの電気信号を生成する。
【０１６３】
光変調器２１が出力した光信号を、受光器３１が周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換し（ｎは自然数）、この変換された電気信号と、周波数ｌｆＳＩＧの電気信号とを、位相比較器４３が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７２が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１６４】
（第１０実施例）
図１０は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第２の具体例である同期クロック信号発生回路１２１−２を示すブロック図である。
【０１６５】
同期クロック信号発生回路１２１−２は、基本的には、同期クロック信号発生回路１２１−１と同じであり、電気分岐器７２と、逓倍器６３と、ミキサ１０１とが、付加されている点のみが、同期クロック信号発生回路１２１−１とは異なる。
【０１６６】
つまり、同期クロック信号発生回路１２１−２は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１〜６３と、電気分岐器７１〜７３と、ミキサ１０１とを有する。
【０１６７】
電気分岐器７２は、上記第２の周波数逓倍器から出力される周波数ｌｆＳＩＧの電気信号を２分岐する第２の電気分岐手段の例である。
【０１６８】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＳＩＧの電気信号を出力する第３の周波数逓倍器の例である。
【０１６９】
ミキサ１０１は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号を出力するミキサの例である。
【０１７０】
次に、同期クロック信号発生回路１２１−２の動作について説明する。
【０１７１】
ビットレートＮｆａの入力信号光の一部１００４が、光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１によって分岐され、その一方を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７２で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、周波数ｌｆＳＩＧの電気信号が生成される。
【０１７２】
周波数ｌｆＳＩＧの電気信号は、電気分岐器７２で分岐され、その一方は、逓倍器６３によってｍ逓倍され、他方は、位相比較器４３に入力される。
【０１７３】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、逓倍器６３が出力した周波数ｊｍｆＳＩＧの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号が生成される。
【０１７４】
この生成された電気信号と、電気分岐器７２で分岐された他方の周波数ｌｆＳＩＧの電気信号とを、位相比較器４３が位相比較する。位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１７５】
（第１１実施例）
図１１は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第３の具体例である同期クロック信号発生回路１２１−３を示すブロック図である。
【０１７６】
同期クロック信号発生回路１２１−３は、基本的には、同期クロック信号発生回路１２１−２と同じであり、電気分岐器７２と逓倍器６３との代わりに、基準信号源１１１とミキサ１０２とが設けられている点のみが、同期クロック信号発生回路１２１−２とは異なる。
【０１７７】
つまり、同期クロック信号発生回路１２１−３は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１、７３と、ミキサ１０１、１０２とを有する。
【０１７８】
基準信号源１１１は、周波数ｆ１の電気信号を出力する基準信号源の例である。
【０１７９】
ミキサ１０２は、上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＳＩＧの電気信号とを乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号を出力する第１のミキサの例である。
【０１８０】
次に、同期クロック信号発生回路１２１−３の動作について説明する。
【０１８１】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。
【０１８２】
一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１によって分岐され、その分岐された一方の電気信号を、逓倍器６１がｋ逓倍し、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号を、逓倍器６２がｌ逓倍し、このｌ逓倍された電気信号と、基準信号源１１１が出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号に変換し、位相比較器４３に入力される。
【０１８３】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、基準信号源１１１が出力した周波数ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｆ１の電気信号に変換され、上記の周波数ｌｆＳＩＧ−ｆ１の電気信号と、位相比較器４３によって位相比較される。位相比較の結果得られた誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３出力することができる。
【０１８４】
（第１２実施例）
図１２は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第４の具体例である同期クロック信号発生回路１２１−４を示すブロック図である。
【０１８５】
同期クロック信号発生回路１２１−４は、基本的には、同期クロック信号発生回路１２１−３と同じであり、基準信号源１１１の代わりに基準信号源１１１ａが設けられている点と、電気分岐器７２が付加されている点と、電気分岐器７２の出力信号が位相比較器４３の比較対象になっている点とのみが、同期クロック信号発生回路１２１−３とは異なる。
【０１８６】
つまり、同期クロック信号発生回路１２１−４は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１、６２と、電気分岐器７１〜７３と、ミキサ１０１、１０２とを有する。
【０１８７】
次に、同期クロック信号発生回路１２１−４の動作について説明する。
【０１８８】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。一方、周波数ｆＳＩＧの電圧制御発振器５３の出力電気信号は、電気分岐器７１で分岐され、この分岐された一方の電気信号は、逓倍器６１によってｋ逓倍され、光変調器２１を駆動する。電気分岐器７２で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、このｌ逓倍された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、ミキサ１０２が乗算し、周波数ｌｆＳＩＧ−ｆ１の電気信号を出力する。
【０１８９】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、ミキサ１０２が出力した周波数ｌｆＳＩＧ−ｆ１の電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）＋ｆ１の電気信号に変換され、この変換された電気信号と、基準信号源１１１ａが出力した周波数ｆ１の電気信号とを、位相比較器４３が位相比較する。位相比較の続果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１９０】
（第１３実施例）
図１３は、位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第５の具体例である同期クロック信号発生回路１２１−５を示すブロック図である。
【０１９１】
同期クロック信号発生回路１２１−５は、基本的には、同期クロック信号発生回路１２１−４と同じであり、逓倍器６３とミキサ１０３と電気分岐器７４とが付加されている点のみが、同期クロック信号発生回路１２１−４とは異なる。
【０１９２】
つまり、同期クロック信号発生回路１２１−５は、光変調器２１と、受光器３１と、位相比較器４３と、電圧制御発振器５３と、逓倍器６１〜６３と、電気分岐器７１〜７４と、ミキサ１０１〜１０３とを有する。
【０１９３】
逓倍器６３は、上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＳＩＧの電気信号を出力する第３の周波数逓倍器の例である。
【０１９４】
ミキサ１０３は、上記第３の周波数逓倍器が出力した周波数ｌｍｆＳＩＧの電気信号と、上記光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号を出力する第１のミキサの例である。
【０１９５】
次に、同期クロック信号発生回路１２１−５の動作について説明する。
【０１９６】
ビットレートＮｆａの入力信号光の一部１００４は、光変調器２１に入力される。一方、電圧制御発振器５３が出力する周波数ｆＳＩＧの電気信号は、電気分岐器７１で分岐され、その一方の電気信号は、逓倍器６１によってｋ逓倍され、光変調器２１を駆動する。電気分岐器７１で分岐された他方の電気信号は、逓倍器６２によってｌ逓倍され、基準信号源１１１が出力した周波数ｆ１の電気信号と、ミキサ１０２によって乗算され、周波数ｌｆＳＩＧ−ｆ１の電気信号に変換される。
【０１９７】
光変調器２１が出力した光信号は、受光器３１によって周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）の電気信号に変換された後（ｎは自然数）、逓倍器６３が出力した周波数ｌｍｆＳＩＧの電気信号と乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧの電気信号に変換され、さらにミキサ１０２が出力した周波数ｌｆＳＩＧ−ｆ１の電気信号と、ミキサ１０１によって乗算され、周波数Ｎｆａ−ｎ（ｋｆＳＩＧ）−ｌｍｆＳＩＧ−ｌｆＳＩＧ＋ｆ１の電気信号に変換された後、基準信号源１１１が出力した周波数ｆ１の電気信号と、位相比較器４３によって、位相比較される。
【０１９８】
位相比較の結果得られる誤差信号を、電圧制御発振器５３に帰還し、その発振周波数ｆＳＩＧを制御する。この結果、電気分岐器７３が、入力信号光と同期したクロック信号１００３を出力することができる。
【０１９９】
同期クロック信号発生回路ＰＧ９〜ＰＧ１３は、基本的に、それぞれ、ビット位相同期局発光パルス列生成回路ＰＧ１〜ＰＧ５から、局発光パルス光源８１とそれに接続されている光電変換手段とを除いた構成に対応している。生成された電気クロックは、入力信号光パルス列と同期している。
【０２００】
上記実施例によれば、位相比較される電気信号の周波数を低くすることによって、安価で高性能なＰＬＬ−ＩＣを使用することが可能になる。
【０２０１】
また、ホールドレンジを拡大できる等、より高性能なディジタルＰＬＬ回路の動作周波数は、現状では高々８００ＭＨｚ程度であるので、この意味からも、電気信号の周波数を低くすることが必要である。
【０２０２】
また、上記電圧制御発振器５１、５３の代わりに、より発振周波数の低い電圧制御発信機と逓倍器との組み合わせを使用することができ、このようにすることによって、電圧制御発振器の発信周波数を低く設定することができる。これによって、安価で高性能な電圧制御発振器を利用することができる。または、位相比較器と電圧制御発振器とを集積化したＰＬＬ−ＩＣ等を使用して回路の集積化と、それに伴う安定化、高信頼化、低コスト化等を図ることができる。
【０２０３】
図１５は、ビット位相同期局発光パルス列生成回路ＰＧ１の変形例を示すブロック図である。
【０２０４】
図１５（１）は、ビット位相同期局発光パルス列生成回路ＰＧ１において、電圧制御発振器５１を、より低い発振周波数の電圧制御発振器５４と逓倍器６８とを組み合わせた構成に置き換えた例を示すブロック図である。
【０２０５】
ビット位相同期局発光パルス列生成回路ＰＧ１以外の実施例においても、上記と同様の置き換えによって、電圧制御発振器の発振周波数を低くすることができる。
【０２０６】
図１５（２）は、ビット位相同期局発光パルス列生成回路ＰＧ１において、ＰＬＬ−ＩＣを使用した例を示すブロック図である。
【０２０７】
一般的なＰＬＬ−ＩＣでは、電圧制御発振器と位相比較器とが１チップに集積化され、ビット位相同期局発光パルス列生成回路ＰＧ１において、電圧制御発振器５１と位相比較器４１とを、１つのＰＬＬ−ＩＣ１４１に置き換えることができる。ビット位相同期局発光パルス列生成回路ＰＧ１以外の実施例においても、上記と同様の置き換えによって、ＰＬＬ−ＩＣを使用することができる。
【０２０８】
一方、ビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８は、伝送路の遅延揺らぎに起因する入力信号光パルス列の遅延揺らぎと、局発パルス光源内の遅延揺らぎに起因する局発光パルス列の遅延揺らぎとを、それぞれ別の位相同期ループでフィードバック制御する構成例である。この構成は、入力信号光パルス列に同期した電気クロック信号を外部に出力する必要がある場合に用いられる。たとえば、光時分割分離回路内で用いられ、その後段に分離された信号光パルス列のオン／オフを識別する識別回路用の電気クロック信号が必要な場合等である。上記と同様に、構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【０２０９】
また、電圧制御発振器の出力電気信号の周波数を、１／ｊ（ｊは自然数）とし、それをｊ逓倍する周波数逓倍器を有するようにしてもよく、このようにするのは、上記と同様に、電圧制御発振器の発信周波数を低くすることが目的であり、その効果も同様である。
【０２１０】
同期クロック信号発生回路１２１−１〜１２１−５は、入力信号光の遅延揺らぎと、局発光パルス列の遅延揺らぎとを独立に補償するビット位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において、入力信号光の遅延揺らぎを検出する回路（すなわち信号光同期クロック生成回路）の実施例である。これらにおける構成上の違いは、位相比較周波数を低く抑える手法の違いに由来する。
【０２１１】
上記各実施例は、入力信号光パルス列と位相同期した局発光パルス列Ｂを発生させる回路を提供するものであり、基本的には、光変調によって生じる変調サイドバンドを利用した位相検出技術と位相同期ループ技術とを用いている。局発パルス光源内での遅延揺らぎに起因した局発光パルス列の位相揺らぎが従来問題であったが、上記実施例では、局発パルス光源そのものを、位相同期ループ内に配置することによって、局発パルス光源内の位相揺らぎをも補償する。これによって、入力信号光パルス列と位相同期した局発光パルス列Ｂの生成が可能になる。
【０２１２】
ビット位相同期局発光パルス列生成回路は、入力信号光パルス列に対して、超低ジッタの制御光パルス列を発生することができるので、用いられる超高速光−光制御回路の安定動作に大きく寄与する。
【０２１３】
【発明の効果】
本発明によれば、光時分割多重（ＯＴＤＭ）等によって発生される１００Ｇｂｉｔ／ｓを超える超高繰り返しの信号光パルス列に対して、ビット位相が同期した局発光パルス列を安定に発生させることができるという効果を奏する。
【０２１４】
また、本発明によれば、全光時分割多重回路、全光時分割分離回路、全光波長変換回路、全光Ａｄｄ／Ｄｒｏｐ回路等の非線形光学効果を応用した、超高速光−光制御回路の全般に必須となる入力信号光に同期した制御光の発生に用いられ、入力信号光パルス列に対して安定してビット位相同期した制御光パルス列を発生することができるので、超高速光−光制御回路において、目的のチャネル選択状態を保持させることが可能になり、基本機能の実現に関わる動作の安定化に大きく寄与することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるビット位相同期局発光パルス列生成回路ＰＧ１を示す図である。
【図２】本発明の第２の実施例であるビット位相同期局発光パルス列生成回路ＰＧ２を示す回路図である。
【図３】本発明の第３の実施例であるビット位相同期局発光パルス列生成回路ＰＧ３を示すブロック図である。
【図４】本発明の第４の実施例であるビット位相同期局発光パルス列生成回路ＰＧ４を示すブロック図である。
【図５】本発明の第５の実施例であるビット位相同期局発光パルス列生成回路ＰＧ５を示すブロック図である。
【図６】本発明の第６の実施例であるビット位相同期局発光パルス列生成回路ＰＧ６を示すブロック図である。
【図７】本発明の第７の実施例であるビット位相同期局発光パルス列生成回路ＰＧ７を示すブロック図である。
【図８】本発明の第８の実施例であるビット位相同期局発光パルス列生成回路ＰＧ８を示すブロック図である。
【図９】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第１の具体例である同期クロック信号発生回路１２１−１を示すブロック図である。
【図１０】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第２の具体例である同期クロック信号発生回路１２１−２を示すブロック図である。
【図１１】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第３の具体例である同期クロック信号発生回路１２１−３を示すブロック図である。
【図１２】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第４の具体例である同期クロック信号発生回路１２１−４を示すブロック図である。
【図１３】位相同期局発光パルス列生成回路ＰＧ６〜ＰＧ８において使用されている同期クロック信号発生回路１２１の第５の具体例である同期クロック信号発生回路１２１−５を示すブロック図である。
【図１４】光変調器２１の機能を説明する図である。
【図１５】ビット位相同期局発光パルス列生成回路ＰＧ１の変形例を示すブロック図である。
【図１６】従来のビット位相同期局発光パルス列生成回路ＰＧ５１の構成例を示す図である。
【図１７】非線形光学効果を応用した典型的な光時分割分離回路の説明図である。
【図１８】信号光パルス列１００１と制御光パルス列１００５とのタイミングがずれた場合における影響を説明する図である。
【符号の説明】
１１、１２…光分岐器、
２１…光変調器、
３１、３２…受光器、
４１〜４３…位相比較器、
５１〜５４…電圧制御発振器、
６１〜６８…逓倍器、
７１〜７３…電気分岐器、
８１…局発パルス光源、
９１…光合波器、
１０１〜１０３…ミキサ、
１１１、１１１ａ…基準信号源、
１２１…同期クロック信号発生回路、
１３１…非線形光学媒質、
１４１…ＰＬＬ−ＩＣ、
Ａ…入力信号光パルス列、
Ｂ…局発光パルス列
１００２…入力信号光＋局発パルス光、
１００３…同期クロック信号、
１００４…入力信号光の一部、
１００５…局発制御光、
１００６…入力信号光＋局発制御光、
１００７…分離信号光。
Claims (11)
- ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Ａを２分岐する第１の光分岐手段と；
上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段と；
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する第２の光分岐手段と；
上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段と；
上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する電気分岐手段と；
上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器と；
上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器と；
上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段と；
上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と；
上記第２の光分岐手段における他方の出力光を、上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Ａを２分岐する第１の光分岐手段と；
上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段と；
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する第２の光分岐手段と；
上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段と；
上記第１の光電変換手段から出力された上記周波数ｆＶＣＯの電気信号を２分岐する第１の電気分岐手段と；
上記第１の電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器と；
上記第１の電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器と；
上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号を２分岐する第２の電気分岐手段と；
上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器と；
上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段と；
上記第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力するミキサと；
上記ミキサが出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号と、上記第２の電気分岐手段が出力した周波数ｌｆＶＣＯの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と；
上記第２の光分岐手段における他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Ａを２分岐する第１の光分岐手段と；
上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段と；
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する第２の光分岐手段と；
上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段と；
上記第１の光電変換手段から出力される上記周波数ｆＶＣＯの電気信号を２分岐する電気分岐手段と；
上記電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器と；
上記電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器と；
上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段と；
周波数ｆ１の電気信号を出力する基準信号源と；
上記基準信号源から出力される周波数ｆ１の電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｆ１の電気信号を出力する第１のミキサと；
上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号とを乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号を出力する第２のミキサと；
上記第１のミキサが出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｆ１の電気信号と、上記第２のミキサが出力した周波数ｌｆＶＣＯ−ｆ１の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と；
第２の光分岐手段の他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Ａを２分岐する第１の光分岐手段と；
上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段と；
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する第２の光分岐手段と；
上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段と；
上記第１の光電変換手段が出力した上記周波数ｆＶＣＯの電気信号を２分岐する第１の電気分岐手段と；
上記第１の電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器と；
上記第１の電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器と；
上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段と；
周波数ｆ１の電気信号を出力する基準信号源と；
上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する第２の電気分岐手段と；
上記第２の電気分岐手段の一方の端子が出力した周波数ｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号とを乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号を出力する第１のミキサと；
上記第１のミキサが出力した周波数ｌｆＶＣＯ−ｆ１の電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｆＶＣＯ＋ｆ１の電気信号を出力する第２のミキサと；
上記第２の電気分岐手段の他方の出力端子が出力した周波数ｆ１の電気信号と、上記第２のミキサが出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｆＶＣＯ＋ｆ１の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と；
第２の光分岐手段における他方の出力光を、上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する光合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
上記入力信号光パルス列Ａを２分岐する第１の光分岐手段と；
上記第１の光分岐手段における一方の出力光を光学的に変調する光変調手段と；
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する第２の光分岐手段と；
上記第２の光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する第１の光電変換手段と；
第１の光電変換手段が出力した上記周波数ｆＶＣＯの電気信号を２分岐する第１の電気分岐手段と；
上記第１の電気分岐手段における一方の出力電気信号の周波数をｋ逓倍し（ｋは自然数）、このｋ逓倍された周波数ｋｆＶＣＯの電気信号を上記光変調手段に出力する第１の周波数逓倍器と；
上記第１の電気分岐手段における他方の出力電気信号の周波数をｌ逓倍し（ｌは自然数）、周波数ｌｆＶＣＯの電気信号を出力する第２の周波数逓倍器と；
上記第２の周波数逓倍器が出力した周波数ｌｆＶＣＯの電気信号を２分岐する第２の電気分岐手段と；
上記第２の電気分岐手段における一方の出力電気信号の周波数をｍ逓倍し（ｍは自然数）、周波数ｌｍｆＶＣＯの電気信号を出力する第３の周波数逓倍器と；
上記光変調手段が出力した光信号を受光し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）（ｎは自然数）の電気信号を出力する第２の光電変換手段と；
上記第３の周波数逓倍器が出力した周波数ｌｍｆＶＣＯの電気信号と、上記第２の光電変換手段が出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）の電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号を出力する第１のミキサと；
周波数ｆ１の電気信号を出力する基準信号源と；
上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する第３の電気分岐手段と；
上記第３の電気分岐手段の一方の出力端子が出力した周波数ｆ１の電気信号と、上記第２の電気分岐手段の他方から出力される周波数ｌｆＶＣＯの電気信号とを乗算し、周波数ｌｆＶＣＯ−ｆ１の電気信号を出力する第２のミキサと；
上記第２のミキサが出力した周波数ｌｆＶＣＯ−ｆ１の電気信号と、上記第１のミキサが出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯの電気信号とを乗算し、周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯ−ｌｆＶＣＯ＋ｆ１の電気信号を出力する第３のミキサと；
上記第３のミキサが出力した周波数Ｎｆａ−ｎ（ｋｆＶＣＯ）−ｌｍｆＶＣＯ−ｌｆＶＣＯ＋ｆ１の電気信号と、上記第３の電気分岐手段における他方の出力端子が出力した周波数ｆ１の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と；
上記第２の光分岐手段における他方の出力光を、上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する光分岐手段と；
上記光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する光電変換手段と；
上記光電変換手段から出力される上記周波数ｆＶＣＯの電気信号の周波数をｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を出力する第１の周波数逓倍器と；
入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号の周波数をｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を出力する第２の周波数逓倍器と；
上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と；
上記光分岐手段における他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動される上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する光分岐手段と；
上記光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する光電変換手段と；
上記光電変換手段が出力した上記周波数ｆＶＣＯの電気信号の周波数をｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を出力する第１の周波数逓倍器と；
入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号の周波数をｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を出力する第２の周波数逓倍器と；
周波数ｆ１の電気信号を出力する基準信号源と；
上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する電気分岐手段と；
上記基準信号源が出力した周波数ｆ１の電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器と；
上記基準信号源が出力した周波数ｆ１の電気信号の周波数をｔ逓倍し（ｔは自然数）、周波数ｔｆ１の電気信号を出力する第４の周波数逓倍器と；
上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第２の周波数逓倍器から出力される周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｓｆ１の電気信号を出力する第１のミキサと；
上記第４の周波数逓倍器が出力した周波数ｔｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｔｆ１の電気信号を出力する第２のミキサと；
上記第１のミキサが出力した周波数ｒｆＳＩＧ−ｓｆ１の電気信号と、上記第２のミキサが出力した周波数ｑｆＶＣＯ−ｔｆ１の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還し、位相同期ループを構成する位相比較手段と；
上記光分岐手段の他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - ビットレートＮｆａ（Ｎは自然数）の入力信号光パルス列Ａとビット位相が同期している局発光パルス列Ｂを生成するビット位相同期局発光パルス列生成回路において、
周波数ｆＶＣＯの電気信号を出力する電圧制御発振器と；
上記周波数ｆＶＣＯの電気信号によって駆動され、上記局発光パルス列Ｂを発生する局発光パルス列Ｂ発生手段と；
上記局発光パルス列Ｂを２分岐する光分岐手段と；
上記光分岐手段における一方の出力光を受光し、上記周波数ｆＶＣＯの電気信号を出力する光電変換手段と；
上記光電変換手段が出力した上記周波数ｆＶＣＯの電気信号の周波数をｑ逓倍し（ｑは自然数）、周波数ｑｆＶＣＯの電気信号を出力する第１の周波数逓倍器と；
入力信号光パルス列Ａと同期している周波数ｆＳＩＧの電気信号の周波数をｒ逓倍し（ｒは自然数）、周波数ｒｆＳＩＧの電気信号を出力する第２の周波数逓倍器と；
周波数ｆ１の電気信号を出力する基準信号源と；
上記基準信号源が出力した周波数ｆ１の電気信号を２分岐する電気分岐手段と；
上記基準信号源が出力した周波数ｆ１の電気信号の周波数をｓ逓倍し（ｓは自然数）、周波数ｓｆ１の電気信号を出力する第３の周波数逓倍器と；
上記第３の周波数逓倍器が出力した周波数ｓｆ１の電気信号と、上記第１の周波数逓倍器が出力した周波数ｑｆＶＣＯの電気信号とを乗算し、周波数ｑｆＶＣＯ−ｓｆ１の電気信号を出力する第１のミキサと；
上記第１のミキサが出力した周波数ｑｆＶＣＯ−ｓｆ１の電気信号と、上記第２の周波数逓倍器が出力した周波数ｒｆＳＩＧの電気信号とを乗算し、周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号を出力する第２のミキサと；
上記基準信号源が出力した周波数ｆ１の電気信号と、上記第２のミキサが出力した周波数ｒｆＳＩＧ−ｑｆＶＣＯ＋ｓｆ１の電気信号とを位相比較し、得られた位相誤差信号を上記電圧制御発振器に帰還して位相同期ループを構成する位相比較手段と；
上記光分岐手段における他方の出力光を上記入力信号光パルス列Ａとビット位相が同期している上記局発光パルス列Ｂとして出力する合波手段と；
を有することを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項１〜請求項８のいずれか１項において、
上記周波数逓倍器の逓倍数が１（イチ）である場合、上記周波数逓倍器は、高周波伝送線路であることを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項１〜請求項８のいずれか１項に記載のビット位相同期局発光パルス列生成回路において、
上記電圧制御発振器の出力電気信号の周波数を、１／ｊ（ｊは自然数）とし、それをｊ逓倍する周波数逓倍器を有することを特徴とするビット位相同期局発光パルス列生成回路。 - 請求項３〜請求項５、請求項７、請求項８のいずれか１項において、
上記基準信号源の出力電気信号の周波数を、１／ｉ（ｉは自然数）とし、それをｉ逓倍する周波数逓倍器を有することを特徴とするビット位相同期局発光パルス列生成回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000011420A JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
| US09/761,715 US6560007B2 (en) | 2000-01-20 | 2001-01-18 | Bit-phase synchronized optical pulse stream local generator |
| DE60101102T DE60101102T2 (de) | 2000-01-20 | 2001-01-19 | Lokalsignalgenerator mit PLL zur Phasensynchronisation des Taktes mit Symbolen in einem optischen Datenstrom |
| EP01101293A EP1119119B1 (en) | 2000-01-20 | 2001-01-19 | Local generator with PLL for phase synchronization of clock signal with bits in optical pulse stream |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000011420A JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001201774A JP2001201774A (ja) | 2001-07-27 |
| JP3549801B2 true JP3549801B2 (ja) | 2004-08-04 |
Family
ID=18539283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000011420A Expired - Fee Related JP3549801B2 (ja) | 2000-01-20 | 2000-01-20 | ビット位相同期局発光パルス列生成回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6560007B2 (ja) |
| EP (1) | EP1119119B1 (ja) |
| JP (1) | JP3549801B2 (ja) |
| DE (1) | DE60101102T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3549801B2 (ja) * | 2000-01-20 | 2004-08-04 | 日本電信電話株式会社 | ビット位相同期局発光パルス列生成回路 |
| JP3743626B2 (ja) * | 2001-11-02 | 2006-02-08 | 日本電信電話株式会社 | 超高速クロック抽出回路 |
| JP3939541B2 (ja) * | 2001-12-04 | 2007-07-04 | 日本電信電話株式会社 | 光クロック位相同期ループ回路 |
| US7729453B1 (en) | 2002-04-26 | 2010-06-01 | Bing Li | System and method for fast dynamic adjustment of slicing level for burst mode optical receivers |
| US20040208643A1 (en) * | 2002-05-13 | 2004-10-21 | Ar Card | Coherent optical receivers |
| DE60207690T2 (de) | 2002-05-31 | 2006-06-22 | Alcatel | Zeitmultiplexer mit aktiver Stabilisierung |
| US20050018271A1 (en) * | 2003-03-26 | 2005-01-27 | Kddi R&D Laboratories Inc. | Apparatus for simultaneous OTDM demultiplexing, electrical clock recovery and optical clock generation, and optical clock recovery |
| ATE304244T1 (de) * | 2003-04-22 | 2005-09-15 | Cit Alcatel | Taktrückgewinnung von verzerrten optischen signalen |
| DE10340030A1 (de) * | 2003-08-28 | 2005-04-07 | Siemens Ag | Taktregenerator für hohe Datenraten |
| JP2007051960A (ja) * | 2005-08-19 | 2007-03-01 | National Institute Of Advanced Industrial & Technology | 光パルスのタイミング雑音計測装置 |
| US7403054B1 (en) | 2007-12-05 | 2008-07-22 | International Business Machines Corporation | Sub-picosecond multiphase clock generator |
| DE102008045359B3 (de) * | 2008-08-22 | 2010-05-20 | Deutsches Elektronen-Synchrotron Desy | Detektion von Veränderungen eines Zeitabstands optischer oder elektrischer Signale |
| JP5550040B2 (ja) * | 2009-10-30 | 2014-07-16 | 独立行政法人情報通信研究機構 | 光制御遅延器及び分光装置 |
| CN104618024B (zh) * | 2015-01-04 | 2017-01-11 | 西南交通大学 | 一种消除相干瑞利噪声的匿名微波信号远距离光纤稳相传输装置 |
| CN113630232B (zh) * | 2021-08-17 | 2023-09-01 | 哈尔滨工业大学 | 一种多频混合外差式干涉信号同步分离与同步测相系统及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813025B2 (ja) | 1993-04-09 | 1996-02-07 | 日本電気株式会社 | 光クロック抽出装置及び光時分割多重分離装置 |
| US5574588A (en) | 1994-02-23 | 1996-11-12 | Nippon Telegraph And Telephone Corporation | Phase lock loop circuit using optical correlation detection |
| CA2207504C (en) | 1994-12-23 | 2001-07-31 | British Telecommunications Public Limited Company | Node in optical tdm network |
| JP3296994B2 (ja) | 1996-11-21 | 2002-07-02 | 日本電信電話株式会社 | 超高速クロック抽出回路 |
| JP3549801B2 (ja) * | 2000-01-20 | 2004-08-04 | 日本電信電話株式会社 | ビット位相同期局発光パルス列生成回路 |
-
2000
- 2000-01-20 JP JP2000011420A patent/JP3549801B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-18 US US09/761,715 patent/US6560007B2/en not_active Expired - Fee Related
- 2001-01-19 EP EP01101293A patent/EP1119119B1/en not_active Expired - Lifetime
- 2001-01-19 DE DE60101102T patent/DE60101102T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1119119A1 (en) | 2001-07-25 |
| DE60101102T2 (de) | 2004-08-26 |
| DE60101102D1 (de) | 2003-12-11 |
| EP1119119B1 (en) | 2003-11-05 |
| JP2001201774A (ja) | 2001-07-27 |
| US20020027692A1 (en) | 2002-03-07 |
| US6560007B2 (en) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3549801B2 (ja) | ビット位相同期局発光パルス列生成回路 | |
| US5652669A (en) | Optical synchronization arrangement | |
| JP2985804B2 (ja) | 光ｐｌｌ回路 | |
| US7623792B2 (en) | Clock extracting method and apparatus thereof | |
| US7058312B2 (en) | Opto-electronic phase-locked loop with microwave mixing for clock recovery | |
| JP5786565B2 (ja) | 光多重装置および光ネットワークシステム | |
| US7941054B2 (en) | System for extracting a clock signal from optical signal including plural clock frequencies and a method therefor | |
| US20060056854A1 (en) | Apparatus for simultaneous OTDM demultiplexing, electrical clock recovery and optical clock generation, and optical clock recovery | |
| US6178022B1 (en) | Optical transmitter and optical receiver for optical time division multiplexing transmission | |
| JP5633876B2 (ja) | コヒーレント光時分割多重信号の復調方式 | |
| US7024122B2 (en) | Ultrahigh-speed clock extraction circuit | |
| JP2001242501A (ja) | 光受信器 | |
| JP3635556B2 (ja) | 光信号処理装置 | |
| Cisternino et al. | A regenerative prescaled clock recovery for high-bit-rate OTDM systems | |
| JPH09102776A (ja) | 光クロック信号抽出回路 | |
| JP3740537B2 (ja) | クロック同期信号伝送システム、データ伝送システム及びこれらの方法 | |
| WO2006046435A1 (ja) | 光・電気クロック信号抽出装置 | |
| JPH08163026A (ja) | 光クロック信号再生装置 | |
| JP3621993B2 (ja) | 光時分割多重通信用ベースレート信号分離装置 | |
| JP3538189B2 (ja) | 光信号処理装置 | |
| Seikai et al. | A clock recovery circuit for 80-Gbit/s optical signals and its application to 400-km single channel transmission | |
| JPH09252280A (ja) | 光時分割多重方法 | |
| JP2007036989A (ja) | マルチレートクロック信号抽出方法及びマルチレートクロック信号抽出装置 | |
| JPH08152656A (ja) | 光時分割分離回路 | |
| JPH08240826A (ja) | 光クロック信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |