JP3296994B2 - 超高速クロック抽出回路 - Google Patents

超高速クロック抽出回路

Info

Publication number
JP3296994B2
JP3296994B2 JP15403197A JP15403197A JP3296994B2 JP 3296994 B2 JP3296994 B2 JP 3296994B2 JP 15403197 A JP15403197 A JP 15403197A JP 15403197 A JP15403197 A JP 15403197A JP 3296994 B2 JP3296994 B2 JP 3296994B2
Authority
JP
Japan
Prior art keywords
frequency
signal
electric signal
phase
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15403197A
Other languages
English (en)
Other versions
JPH10209962A (ja
Inventor
修 鎌谷
祥雅 片桐
悟基 川西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15403197A priority Critical patent/JP3296994B2/ja
Publication of JPH10209962A publication Critical patent/JPH10209962A/ja
Application granted granted Critical
Publication of JP3296994B2 publication Critical patent/JP3296994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビットレートが 1
00Ｇbit/s を越えるような超高速光信号パルスに同期し
たクロックを抽出する超高速クロック抽出回路に関す
る。
【０００２】
【従来の技術】従来、位相同期ループを用いて入力光信
号に同期したクロックを抽出するには、その入力光信号
のビットレートに相当する光クロックパルスを発生させ
る必要がある。しかし、現在の高速光パルス発生技術と
して主に用いられている半導体のゲインスイッチ法で
は、繰り返し周波数の上限は10ＧHz程度である。すなわ
ち、繰り返し周波数が 100ＧHzを越える光クロックパル
スを発生させることは技術的に困難であり、この位相同
期ループではビットレートが 100Ｇbit/s を越える超高
速光信号パルスに同期したクロックの抽出は不可能であ
った。
【０００３】なお、繰り返し周波数が 100ＧHzに満たな
い光クロックパルスを光学的に時分割多重し、等価的に
繰り返し周波数が 100ＧHzを越える光クロックパルスを
生成し、ビットレートが 100Ｇbit/s を越える超高速光
信号パルスのクロック抽出を可能にする方法が提案され
ている。
【０００４】また、位相同期ループ内の光非線形素子に
光信号と光クロックを入力し、光信号と光クロックの高
調波成分との相互相関成分を検出することにより、ビッ
トレートが 100Ｇbit/s を越える超高速光信号パルスの
クロック抽出を可能にする方法も提案されている。
【０００５】
【発明が解決しようとする課題】ところで、超高速光信
号パルスからクロックの抽出を可能にする従来のクロッ
ク抽出回路では、光クロックパルス発生器、光増幅器、
あるいは光非線形素子等が必要になり、光学系あるいは
電気系の構成が複雑になる問題点があった。
【０００６】本発明は、簡単な構成の光学系または電気
系により、ビットレートが 100Ｇbit/s を越える超高速
光信号パルスからクロックの抽出を可能にする超高速ク
ロック抽出回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の超高速クロッ
ク抽出回路は、電圧制御発振器の出力(ｆclk) で駆動さ
れる光変調器に、 100Ｇbit/s を越える超高速光信号パ
ルス(ｆ0) を入力し、光変調器から出力される光信号を
周波数ｆ0−ｍｆclkの電気信号に変換する。この周波数
ｆ0−ｍｆclkの電気信号と、基準信号源から出力される
周波数ｆ1 の電気信号とを位相比較器で位相比較し、得
られた位相誤差信号を電圧制御発振器に帰還して位相同
期ループを構成する。これにより、電圧制御発振器の出
力として、入力される超高速光信号パルスに位相同期し
た同期クロックを生成することができる。
【０００８】請求項２の超高速クロック抽出回路は、請
求項１の構成における基準信号源と電圧制御発振器を入
れ替えた構成であり、電圧制御発振器から入力される超
高速光信号パルスに位相同期した同期クロックを取り出
す。
【０００９】請求項３の超高速クロック抽出回路は、請
求項１または請求項２の構成における基準信号源の電気
信号を電圧制御発振器の出力から生成する構成を特徴と
する。すなわち、電圧制御発振器の出力(ｆ0) をｋ逓倍
した電気信号(ｋｆ0）で駆動される光変調器に、 100Ｇ
bit/s を越える超高速光信号パルス(ｎｆ0) を入力し、
光変調器から出力される光信号を周波数ｎｆ0−ｍ (ｋ
ｆ0）の電気信号に変換する。この周波数ｎｆ0−ｍ (ｋ
ｆ0）の電気信号と、電圧制御発振器の出力(ｆ0) をｐ
逓倍した電気信号(ｐｆ0）とを位相比較器で位相比較
し、得られた位相誤差信号を電圧制御発振器に帰還して
位相同期ループを構成する。これにより、電圧制御発振
器の出力として、入力される超高速光信号パルスに位相
同期した同期クロックを生成することができる。
【００１０】請求項４の超高速クロック抽出回路は、請
求項３の構成において、電圧制御発振器の出力(ｆ0) を
ｋ逓倍して光変調器を駆動するとともに、受光回路の出
力信号（ｎｆ0−ｍ(ｋｆ0)）を電圧制御発振器の出力を
ｐ逓倍した電気信号(ｐｆ0）で周波数変換し、その電気
信号と電圧制御発振器の出力(ｆ0) とを位相比較器で位
相比較する構成である。
【００１１】請求項５の超高速クロック抽出回路は、請
求項１の構成における基準信号源を第１の基準信号源と
し、受光回路の出力信号および第１の基準信号源の出力
信号を、それぞれ第２の基準信号源の出力信号で周波数
変換して位相比較器に入力する構成である。
【００１２】請求項６の超高速クロック抽出回路は、請
求項５の構成における第１の基準信号源と電圧制御発振
器を入れ替えた構成であり、電圧制御発振器から入力さ
れる超高速光信号パルスに位相同期した同期クロックを
取り出す。
【００１３】請求項７の超高速クロック抽出回路は、請
求項３の構成において、受光回路の出力信号と電圧制御
発振器の出力をｐ逓倍した電気信号を、それぞれ基準信
号源の出力信号で周波数変換して位相比較器に入力する
構成である。
【００１４】請求項８の超高速クロック抽出回路は、請
求項７の構成において、電圧制御発振器の出力信号と基
準信号源の出力信号をミキシングした信号で受光回路の
出力信号を周波数変換し、この電気信号と基準信号源の
出力信号を位相比較器に入力する構成である。
【００１５】請求項９の超高速クロック抽出回路は、請
求項４の構成において、受光回路の出力信号を電圧制御
発振器の出力をｐ逓倍した電気信号で周波数変換し、こ
の周波数変換信号を電圧制御発振器の出力信号と基準信
号源の出力信号をミキシングした信号でさらに周波数変
換し、この電気信号と基準信号源の出力信号を位相比較
器に入力する構成である。
【００１６】請求項１０，１１の超高速クロック抽出回
路は、電圧制御発振器の出力信号の周波数を１／ｊと
し、それをｊ逓倍する逓倍器を備える。請求項１２の超
高速クロック抽出回路は、請求項３，４，７，８，９の
構成において、逓倍数１の逓倍器は取り外す。
【００１７】請求項１３，１４の超高速クロック抽出回
路は、光変調器の動作速度が入力光信号のビットレート
の半分未満、あるいはｎ＞２ｋとする。
【００１８】
【発明の実施の形態】
（第１の実施形態…請求項１）図１は、本発明の超高速
クロック抽出回路の第１の実施形態を示す。
【００１９】図において、本実施形態の超高速クロック
抽出回路は、光カプラ１１、光変調器１２、受光回路１
３、基準信号源１４、位相比較器１５、電圧制御発振器
１６により構成される。
【００２０】ビットレートｆ0 の入力光信号１００は、
光カプラ１１でその一部が分岐されて光変調器１２に入
力され、残りが出力光信号１０１として出力される。光
変調器１２は、電圧制御発振器１６から出力される周波
数ｆclk の電気信号により駆動される。ここで、光変調
器１２は、駆動電気信号に対して非線形に応答する特性
を有するものを用いる。例えば、光強度変調器、電界吸
収型光変調器、光コムジェネレータ、光位相変調器、そ
の他を用いることができる。なお、光変調器は線形応答
特性を有するものを用いてもよい。以下の実施形態にお
いても同様である。
【００２１】光変調器１２から出力される光信号は、受
光回路１３で周波数ｆ0−ｍｆclk（ｍは整数）の電気信
号に変換され、位相比較器１５に入力される。位相比較
器１５では、この周波数ｆ0−ｍｆclkの電気信号と、基
準信号源１４から出力される周波数ｆ1 の電気信号とを
位相比較し、得られた位相誤差信号を電圧制御発振器１
６に帰還し、その出力周波数ｆclk を制御する。この電
圧制御発振器１６の出力は、入力光信号１００に位相同
期した同期クロック１０２として取り出される。
【００２２】ここで、図１８を参照して光変調器１２の
機能について説明する。図１８(a)は、入力光信号の光
スペクトルを示す。繰り返し周波数ｆ0 の光パルス列
は、光のキャリア周波数ｆc に対して、両側に変調成分
ｆc ＋ｆ0 およびｆc −ｆ0 を有する。この入力光信号
が光変調器１２で周波数ｆclk の電気信号により変調を
受けると、キャリア成分ｆc および変調成分ｆc ±ｆ0
に対して、図１８(b) に示すように、ｆclk による変調
成分が新たに生じる。すなわち、キャリア成分ｆc に対
する変調成分ｆc ±ｆclk 、変調成分ｆc ±ｆ0 に対す
る変調成分ｆc ＋ｆ0−ｆclk、ｆc−ｆ0＋ｆclk が生じ
る。
【００２３】ここで、ｆclk をｆ0 よりも小さく設定す
ると、図のようにｆc＋ｆclkとｆc＋ｆ0−ｆclkのビー
ト成分、およびｆc−ｆclkとｆc−ｆ0＋ｆclk のビート
成分であるｆ0−２ｆclkが検出されることがわかる。た
とえば、超高速の繰り返し周波数ｆ0 を有する光信号
を、ｆ0 の半分未満の低速の変調信号 (ｆclk ）で変調
すれば、受光回路から低速の電気信号（ｆ0−２ｆclk）
が得られることがわかる。これは、図１の構成において
ｍ＝２の場合に相当する。
【００２４】（第２の実施形態…請求項９）図２は、本
発明の超高速クロック抽出回路の第２の実施形態を示
す。本実施形態の特徴は、第１の実施形態の構成におい
て、入力光信号１００のビットレートをｎｆ0 （ｎは整
数）とし、電圧制御発振器１６の出力周波数をｆ0と
し、その電気信号を逓倍器１７でｋ逓倍（ｋは整数、ｎ
＞２ｋ）して光変調器１２を駆動し、電圧制御発振器１
６の出力（ｆ0 ）を入力光信号１００に位相同期した同
期クロック１０２として取り出すところにある。
【００２５】ここで、本構成における具体的数値例を示
す。入力光信号は、10の信号が時分割多重されて 100Ｇ
bit/s となっており、各信号のビットレートは10Ｇbit/
s である（ｆ0 ＝10Ｇbit/s 、ｎ＝10）。一方、受光処
理回路は10ＧHzのクロックを有しており、このクロック
を図２に示す位相同期ループを用いて入力光信号に位相
同期させるものとする。
【００２６】電圧制御発振器１６の出力（10ＧHz）は逓
倍器１７で４逓倍し（ｋ＝４）、40ＧHzの電気信号で光
変調器１２を駆動する。光変調器１２は、２次の高調波
を効率よく発生するものとする（ｍ＝２）。これによ
り、受光回路１３から出力される電気信号の周波数はｎ
ｆ0−ｍｋｆ0＝10×10〔ＧHz〕−２×40〔ＧHz〕＝20
〔ＧHz〕となり、これが基準信号源１４の周波数ｆ1 と
して選ばれる。このような設定による位相同期ループに
より、電圧制御発振器１６の出力（10ＧHz）が入力光信
号１００に位相同期した同期クロック１０２として取り
出される。
【００２７】（第３の実施形態…請求項２）図３は、本
発明の超高速クロック抽出回路の第３の実施形態を示
す。本実施形態の特徴は、第１の実施形態における基準
信号源１４と電圧制御発振器１６を入れ替えた構成にあ
る。
【００２８】ビットレートｆ0 の入力光信号１００は、
光カプラ１１でその一部が分岐されて光変調器１２に入
力され、残りが出力光信号１０１として出力される。光
変調器１２は、基準信号源１４から出力される周波数ｆ
1 の電気信号により駆動される。
【００２９】光変調器１２から出力される光信号は、受
光回路１３で周波数ｆ0−ｍｆ1（ｍは整数）の電気信号
に変換され、位相比較器１５に入力される。位相比較器
１５では、この周波数ｆ0−ｍｆ1の電気信号と、電圧制
御発振器１６から出力される周波数ｆclk の電気信号と
を位相比較し、得られた位相誤差信号を電圧制御発振器
１６に帰還し、その出力周波数ｆclk を制御する。この
電圧制御発振器１６の出力は、入力光信号１００に位相
同期した同期クロック１０２として取り出される。
【００３０】（第４の実施形態）図４は、本発明の超高
速クロック抽出回路の第４の実施形態を示す。本実施形
態の特徴は、第３の実施形態の構成において、入力光信
号１００のビットレートをｎｆ0 （ｎは整数）とし、電
圧制御発振器１６の出力周波数をｆ0とし、その電気信
号を逓倍器１７でｐ逓倍（ｐは整数）して位相比較器１
５に与え、電圧制御発振器１６の出力（ｆ0 ）を入力光
信号１００に位相同期した同期クロック１０２として取
り出すところにある。
【００３１】（第５の実施形態…請求項３）図５は、本
発明の超高速クロック抽出回路の第５の実施形態を示
す。本実施形態の特徴は、第２の実施形態および第４の
実施形態の構成において、基準信号源１４の電気信号を
電圧制御発振器１６の出力から生成するところにある。
すなわち、逓倍器１７−１，１７−２は、電圧制御発振
器１６の出力をｋ逓倍した電気信号（ｋｆ0 ）およびｐ
逓倍した電気信号（ｐｆ0 ）を生成し、それぞれ同期し
た電気信号を光変調器１２および位相比較器１５に与え
る。
【００３２】（第６の実施形態）図６は、本発明の超高
速クロック抽出回路の第６の実施形態を示す。本実施形
態の特徴は、第５の実施形態において、電圧制御発振器
１６の出力（ｆ0 ）を逓倍器１７−２でｐ逓倍し、それ
を２分岐して一方をさらに逓倍器１７−１でｋ逓倍して
光変調器１２に与え、他方を位相比較器１５に与えると
ころにある。
【００３３】（第７の実施形態…請求項４）図７は、本
発明の超高速クロック抽出回路の第７の実施形態を示
す。図において、本実施形態の超高速クロック抽出回路
は、光カプラ１１、光変調器１２、受光回路１３、位相
比較器１５、電圧制御発振器１６、逓倍器１７−１，１
７−２、ミキサ１８により構成される。
【００３４】ビットレートｎｆ0 の入力光信号１００
は、光カプラ１１でその一部が分岐されて光変調器１２
に入力され、残りが出力光信号１０１として出力され
る。電圧制御発振器１６から出力される周波数ｆ0 の電
気信号は、逓倍器１７−１でｋ逓倍される。光変調器１
２は、逓倍器１７−１から出力される周波数ｋｆ0 の電
気信号により駆動される。光変調器１２から出力される
光信号は、受光回路１３で周波数ｎｆ0−ｍ（ｋｆ0）の
電気信号に変換される。
【００３５】一方、電圧制御発振器１６から出力される
周波数ｆ0 の電気信号は、逓倍器１７−２でｐ逓倍され
る。受光回路１３から出力される周波数ｎｆ0−ｍ（ｋ
ｆ0)の電気信号は、逓倍器１７−２から出力される周波
数ｐｆ0 の電気信号と乗算され、周波数ｎｆ0−ｍ（ｋ
ｆ0）−ｐｆ0 の電気信号が位相比較器１５に入力され
る。位相比較器１５では、この電気信号と、電圧制御発
振器１６から出力される周波数ｆ0 の電気信号とを位相
比較し、得られた位相誤差信号を電圧制御発振器１６に
帰還し、その出力周波数ｆ0 を制御する。この電圧制御
発振器１６の出力（ｆ0 ）は、入力光信号（ｎｆ0 ）１
００に位相同期した同期クロック１０２として取り出さ
れる。
【００３６】以上示した第２の実施形態、第４の実施形
態〜第７の実施形態における具体的数値例を表１に示
す。
【００３７】
【表１】
【００３８】（第８の実施形態…請求項４，１１，１
２）図８は、本発明の超高速クロック抽出回路の第８の
実施形態を示す。本実施形態の特徴は、第７の実施形態
における他の具体的数値例を示す。本実施形態は、ｆ0
＝20ＧHz、ｎ＝10、ｍ＝２、ｋ＝４、ｐ＝１とし、逓倍
数１の逓倍器１７−２を取り外したものである。
【００３９】また、電圧制御発振器１６の出力周波数を
ｆ0 ＝20ＧHzの１／100 である 200ＭHzとし、逓倍器１
７−３で 100逓倍して20ＧHzの電気信号を生成する。な
お、位相比較周波数は20ＧHzである。このような構成に
より、電圧制御発振器１６の発振周波数を大幅に低く設
定することができ、入力光信号のビットレートが 100Ｇ
bit/s を越えた場合でも、簡単に位相同期した同期クロ
ックを取り出すことができる。第１の実施形態〜第６の
実施形態においても同様である（請求項１０，１１）。
【００４０】（第９の実施形態…請求項５）図９は、本
発明の超高速クロック抽出回路の第９の実施形態を示
す。図において、本実施形態の超高速クロック抽出回路
は、光カプラ１１、光変調器１２、受光回路１３、基準
信号源１４−１，１４−２、位相比較器１５、電圧制御
発振器１６、ミキサ１８−１，１８−２により構成され
る。
【００４１】ビットレートｆ0 の入力光信号１００は、
光カプラ１１でその一部が分岐されて光変調器１２に入
力され、残りが出力光信号１０１として出力される。光
変調器１２は、電圧制御発振器１６から出力される周波
数ｆclk の電気信号により駆動される。光変調器１２か
ら出力される光信号は、受光回路１３で周波数ｆ0 −ｍ
ｆclk （ｍは整数）の電気信号に変換される。さらに、
この電気信号はミキサ１８−１で基準信号源１４−２か
ら出力される周波数ｆ2 の電気信号と乗算され、周波数
ｆ2−(ｆ0−ｍｆclk）の電気信号が位相比較器１５に入
力される。
【００４２】基準信号源１４−１から出力される周波数
ｆ1 の電気信号は、ミキサ１８−２で周波数ｆ2 の電気
信号と乗算され、周波数ｆ2−ｆ1の電気信号が位相比較
器１５に入力される。位相比較器１５では、この周波数
ｆ2−(ｆ0−ｍｆclk）の電気信号と周波数ｆ2−ｆ1の電
気信号とを位相比較し、得られた位相誤差信号を電圧制
御発振器１６に帰還し、その出力周波数ｆclk を制御す
る。この電圧制御発振器１６の出力は、入力光信号１０
０に位相同期した同期クロック１０２として取り出され
る。
【００４３】ここで、入力光信号１００のビットレート
ｆ0 ＝100 Ｇbit/s 、電圧制御発振器１６の周波数ｆ
clk ＝40ＧHz、基準信号源１４−１，１４−２の周波数
ｆ1 ＝20ＧHz，ｆ2 ＝20ＧHz＋ 100ｋHzと設定する。こ
こで、ｍ＝２とすると、ｆ2 −(ｆ0−ｍｆclk)＝ｆ2−
ｆ1＝ 100ｋHzとなる。これにより、位相比較器１５
は、低ビットレート（ここでは 100ｋHz）のもので対応
でき、安価で高性能のものを使用することができる。
【００４４】（第１０の実施形態）図１０は、本発明の
超高速クロック抽出回路の第１０の実施形態を示す。本
実施形態の特徴は、第９の実施形態の構成において、入
力光信号１００のビットレートをｎｆ0 （ｎは整数）と
し、電圧制御発振器１６の出力周波数をｆ0とし、その
電気信号を逓倍器１７でｋ逓倍（ｋは整数、ｎ＞２ｋ）
して光変調器１２を駆動し、電圧制御発振器１６の出力
（ｆ0 ）を入力光信号１００に位相同期した同期クロッ
ク１０２として取り出すところにある。
【００４５】（第１１の実施形態…請求項６）図１１
は、本発明の超高速クロック抽出回路の第１１の実施形
態を示す。本実施形態の特徴は、第９の実施形態におけ
る基準信号源１４−１と電圧制御発振器１６を入れ替え
た構成にある。
【００４６】ビットレートｆ0 の入力光信号１００は、
光カプラ１１でその一部が分岐されて光変調器１２に入
力され、残りが出力光信号１０１として出力される。光
変調器１２は、基準信号源１４−１から出力される周波
数ｆ1 の電気信号により駆動される。
【００４７】光変調器１２から出力される光信号は、受
光回路１３で周波数ｆ0−ｍｆ1（ｍは整数）の電気信号
に変換され、さらにミキサ１８−１で基準信号源１４−
２から出力される周波数ｆ2 の電気信号と乗算され、周
波数ｆ2−(ｆ0−ｍｆ1）の電気信号が位相比較器１５に
入力される。電圧制御発振器１６から出力される周波数
ｆclk の電気信号は、ミキサ１８−２で周波数ｆ2 の電
気信号と乗算され、周波数ｆ2−ｆclkの電気信号が位相
比較器１５に入力される。位相比較器１５では、この周
波数ｆ2−(ｆ0−ｍｆ1）の電気信号と周波数ｆ2−ｆclk
の電気信号とを位相比較し、得られた位相誤差信号を電
圧制御発振器１６に帰還し、その出力周波数ｆclk を制
御する。この電圧制御発振器１６の出力は、入力光信号
１００に位相同期した同期クロック１０２として取り出
される。
【００４８】（第１２の実施形態…請求項９）図１２
は、本発明の超高速クロック抽出回路の第１２の実施形
態を示す。本実施形態の特徴は、第１１の実施形態の構
成において、入力光信号１００のビットレートをｎｆ
0(ｎは整数）とし、電圧制御発振器１６の出力周波数を
ｆ0とし、その電気信号を逓倍器１７でｐ逓倍（ｐは整
数）してミキサ１８−２に与え、電圧制御発振器１６の
出力（ｆ0 ）を入力光信号１００に位相同期した同期ク
ロック１０２として取り出すところにある。
【００４９】（第１３の実施形態…請求項７）図１３
は、本発明の超高速クロック抽出回路の第１３の実施形
態を示す。本実施形態の特徴は、第１０の実施形態およ
び第１２の実施形態の構成において、基準信号源１４−
１の電気信号を電圧制御発振器１６の出力から生成する
ところにある。すなわち、逓倍器１７−１，１７−２
は、電圧制御発振器１６の出力をｋ逓倍した電気信号
（ｋｆ0 ）およびｐ逓倍した電気信号（ｐｆ0 ）を生成
し、それぞれ同期した電気信号を光変調器１２およびミ
キサ１８−２に与える。
【００５０】（第１４の実施形態）図１４は、本発明の
超高速クロック抽出回路の第１４の実施形態を示す。本
実施形態の特徴は、第１３の実施形態において、電圧制
御発振器１６の出力（ｆ0 ）を逓倍器１７−２でｐ逓倍
し、それを２分岐して一方をさらに逓倍器１７−１でｋ
逓倍して光変調器１２に与え、他方をミキサ１８−２に
与えるところにある。
【００５１】（第１５の実施形態…請求項８）図１５
は、本発明の超高速クロック抽出回路の第１５の実施形
態を示す。図において、本実施形態の超高速クロック抽
出回路は、光カプラ１１、光変調器１２、受光回路１
３、基準信号源１４、位相比較器１５、電圧制御発振器
１６、逓倍器１７−１，１７−２、ミキサ１８−１，１
８−２により構成される。ビットレートｎｆ0 の入力光
信号１００は、光カプラ１１でその一部が分岐されて光
変調器１２に入力され、残りが出力光信号１０１として
出力される。電圧制御発振器１６から出力される周波数
ｆ0 の電気信号は、逓倍器１７−１でｋ逓倍される。光
変調器１２は、逓倍器１７−１から出力される周波数ｋ
ｆ0 の電気信号により駆動される。光変調器１２から出
力される光信号は、受光回路１３で周波数ｎｆ0−ｍ
（ｋｆ0）の電気信号に変換される。
【００５２】一方、電圧制御発振器１６から出力される
周波数ｆ0 の電気信号は、逓倍器１７−２でｐ逓倍され
る。この周波数ｐｆ0 の電気信号は、ミキサ１８−１で
基準信号源１４から出力される周波数ｆ3 の電気信号と
乗算され、周波数ｐｆ0＋ｆ3の電気信号に変換される。
ミキサ１８−２は、周波数ｐｆ0＋ｆ3の電気信号と受光
回路１３から出力される周波数ｎｆ0−ｍ（ｋｆ0）の電
気信号を乗算し、周波数ｆa＝ｐｆ0＋ｆ3−｛ｎｆ0−ｍ
（ｋｆ0)｝の電気信号に変換して位相比較器１５に与え
る。
【００５３】位相比較器１５では、この電気信号と、基
準信号源１４から出力される周波数ｆ3 の電気信号とを
位相比較し、得られた位相誤差信号を電圧制御発振器１
６に帰還し、その出力周波数ｆ0 を制御する。この電圧
制御発振器１６の出力（ｆ0)は、入力光信号（ｎｆ0 ）
１００に位相同期した同期クロック１０２として取り出
される。
【００５４】（第１６の実施形態…請求項９）図１６
は、本発明の超高速クロック抽出回路の第１６の実施形
態を示す。図において、本実施形態の超高速クロック抽
出回路は、光カプラ１１、光変調器１２、受光回路１
３、基準信号源１４、位相比較器１５、電圧制御発振器
１６、逓倍器１７−１，１７−２、ミキサ１８−１，１
８−２，１８−３により構成される。
【００５５】ビットレートｎｆ0 の入力光信号１００
は、光カプラ１１でその一部が分岐されて光変調器１２
に入力され、残りが出力光信号１０１として出力され
る。電圧制御発振器１６から出力される周波数ｆ0 の電
気信号は、逓倍器１７−１でｋ逓倍される。光変調器１
２は、逓倍器１７−１から出力される周波数ｋｆ0 の電
気信号により駆動される。光変調器１２から出力される
光信号は、受光回路１３で周波数ｎｆ0−ｍ（ｋｆ0）の
電気信号に変換される。
【００５６】一方、電圧制御発振器１６から出力される
周波数ｆ0 の電気信号は、逓倍器１７−２でｐ逓倍され
る。受光回路１３から出力される周波数ｎｆ0−ｍ（ｋ
ｆ0)の電気信号は、逓倍器１７−２から出力される周波
数ｐｆ0 の電気信号と乗算され、周波数ｆa ＝ｎｆ0−
ｍ（ｋｆ0）−ｐｆ0 の電気信号に変換される。また、
電圧制御発振器１６から出力される周波数ｆ0 の電気信
号は、ミキサ１８−２で基準信号源１４から出力される
周波数ｆ3 の電気信号と乗算され、周波数ｆ0 ＋ｆ3 の
電気信号に変換される。ミキサ１８−３は、周波数ｆa
の電気信号と周波数ｆ0 ＋ｆ3 の電気信号を乗算し、周
波数ｆb＝ｆ0＋ｆ3−｛ｎｆ0−ｍ（ｋｆ0)−ｐｆ0 ｝の
電気信号に変換して位相比較器１５に与える。
【００５７】位相比較器１５では、この電気信号と、基
準信号源１４から出力される周波数ｆ3 の電気信号とを
位相比較し、得られた位相誤差信号を電圧制御発振器１
６に帰還し、その出力周波数ｆ0 を制御する。この電圧
制御発振器１６の出力（ｆ0)は、入力光信号（ｎｆ0 ）
１００に位相同期した同期クロック１０２として取り出
される。
【００５８】以上示した第１０の実施形態、第１２の実
施形態〜第１６の実施形態における具体的数値例を表２
に示す。
【００５９】
【表２】
【００６０】（第１７の実施形態…請求項９，１１，１
２）図１７は、本発明の超高速クロック抽出回路の第１
７の実施形態を示す。本実施形態の特徴は、第１６の実
施形態における他の具体的数値例を示す。本実施形態
は、ｆ0 ＝20ＧHz、ｎ＝10、ｍ＝２、ｋ＝４、ｐ＝１と
し、逓倍数１の逓倍器１７−２を取り外したものであ
る。
【００６１】また、電圧制御発振器１６の出力周波数を
ｆ0 ＝20ＧHzの１／100 である 200ＭHzとし、逓倍器１
７−３で 100逓倍して20ＧHzの電気信号を生成する。な
お、位相比較周波数は 100ｋHzである。このような構成
により、電圧制御発振器１６の発振周波数を大幅に低く
設定することができ、入力光信号１００のビットレート
が 100Ｇbit/s を越えた場合でも、簡単に位相同期した
同期クロックを取り出すことができる。第９の実施形態
〜第１６の実施形態においても同様である（請求項１
０，１１）。
【００６２】以上示した具体的数値例は一例であり、逓
倍器１７の逓倍数および配置は使用する周波数に応じて
適宜選択される。また、各ミキサ１８で周波数変換によ
り得られる周波数も一例であり、例えば第１６の実施形
態におけるミキサ１８−２では、ｆ0−ｆ3の周波数を出
力するようにし、ｆb＝｛ｎｆ0−ｍ(ｋｆ0)−ｐｆ0｝−
（ｆ0−ｆ3）としてもよい。また、位相比較器１５に入
力する電気信号は、適宜逓倍して光相互相関成分と位相
比較するようにしてもよい。
【００６３】また、第１の実施形態〜第８の実施形態の
構成は、高ビットレートの位相比較器が使用可能である
場合のものである。一方、第９の実施形態〜第１７の実
施形態の構成は、低ビットレートの位相比較器を用いる
ために、ミキサ１８を用いて低い周波数に変換するよう
にしたものである。この場合には、受光回路１３と位相
比較器１５と電圧制御発振器１６からなる部分を容易に
集積化することができる。また、第１６の実施形態およ
び第１７の実施形態は、基準信号源１４も低周波のもの
を使用することができる。
【００６４】
【発明の効果】以上説明したように、本発明の超高速ク
ロック抽出回路は、超高速光信号パルスを光変調器に入
力し、その出力光を受光して得られた成分と、電圧制御
発振器の出力信号またはそれを逓倍した電気信号から位
相誤差信号を抽出し、電圧制御発振器にフィードバック
して位相同期ループを構成する。これにより、光学系お
よび電気系が大幅に簡素化された構成となる。また、ビ
ットレートが 100Ｇbit/s を越えるような入力光信号に
対して位相同期動作が可能となり、入力光信号に位相同
期した同期クロックを生成することができる。
【図面の簡単な説明】
【図１】本発明の超高速クロック抽出回路の第１の実施
形態を示すブロック図。
【図２】本発明の超高速クロック抽出回路の第２の実施
形態を示すブロック図。
【図３】本発明の超高速クロック抽出回路の第３の実施
形態を示すブロック図。
【図４】本発明の超高速クロック抽出回路の第４の実施
形態を示すブロック図。
【図５】本発明の超高速クロック抽出回路の第５の実施
形態を示すブロック図。
【図６】本発明の超高速クロック抽出回路の第６の実施
形態を示すブロック図。
【図７】本発明の超高速クロック抽出回路の第７の実施
形態を示すブロック図。
【図８】本発明の超高速クロック抽出回路の第８の実施
形態を示すブロック図。
【図９】本発明の超高速クロック抽出回路の第９の実施
形態を示すブロック図。
【図１０】本発明の超高速クロック抽出回路の第１０の
実施形態を示すブロック図。
【図１１】本発明の超高速クロック抽出回路の第１１の
実施形態を示すブロック図。
【図１２】本発明の超高速クロック抽出回路の第１２の
実施形態を示すブロック図。
【図１３】本発明の超高速クロック抽出回路の第１３の
実施形態を示すブロック図。
【図１４】本発明の超高速クロック抽出回路の第１４の
実施形態を示すブロック図。
【図１５】本発明の超高速クロック抽出回路の第１５の
実施形態を示すブロック図。
【図１６】本発明の超高速クロック抽出回路の第１６の
実施形態を示すブロック図。
【図１７】本発明の超高速クロック抽出回路の第１７の
実施形態を示すブロック図。
【図１８】光変調器１２の機能を説明する図。
【符号の説明】
１１ 光カプラ １２ 光変調器 １３ 受光回路 １４ 基準信号源 １５ 位相比較器 １６ 電圧制御発振器 １７ 逓倍器 １８ ミキサ
フロントページの続き (56)参考文献 特開 平９−55699（ＪＰ，Ａ) 特開 平８−46597（ＪＰ，Ａ) 特開 平９−230291（ＪＰ，Ａ) 特開 平７−193534（ＪＰ，Ａ) 特開 平７−261219（ＪＰ，Ａ) 特開 平７−287263（ＪＰ，Ａ) 特開 平７−287264（ＪＰ，Ａ) 特開 平８−220494（ＪＰ，Ａ) 特開 平10−163961（ＪＰ，Ａ) 川西悟基、猿渡正俊，Ｂ−997 １. 55μｍ進行波型ＬＤ増幅器を用いたＰＬ Ｌ回路による10ＧＨｚタイミング抽出, 1992年電子情報通信学会春季大会講演論 文集，日本，社団法人電子情報通信学 会，1992年 ３月15日，分冊４，４− 149 鎌谷修、川西悟基、高良秀彦、鬼頭 勤，Ｂ−1163非線形圧縮したクロック光 パルスを用いたＰＬＬによる500Ｇｂｉ ｔ／ｓ光信号からのプリスケールタイミ ング抽出，1996年電子情報通信学会総合 大会，日本，社団法人電子情報通信学 会，1996年 ３月11日，通信２，595 (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 10/00 - 10/28 H04L 7/033 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 ビットレートｆ0 の入力光信号の一部が
    入力される光変調器と、 前記光変調器を駆動する周波数ｆclk の電気信号を出力
    する電圧制御発振器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｆ0 −ｍｆ
    clk （ｍは整数）の電気信号を出力する受光回路と、 周波数ｆ1 の電気信号を出力する基準信号源と、 前記周波数ｆ0−ｍｆclkの電気信号と前記周波数ｆ1 の
    電気信号とを位相比較し、得られた位相誤差信号を前記
    電圧制御発振器に帰還して位相同期ループを構成する位
    相比較器とを備え、前記電圧制御発振器から出力される
    周波数ｆclk の信号を前記入力光信号に位相同期した同
    期クロックとして取り出すことを特徴とする超高速クロ
    ック抽出回路。
  2. 【請求項２】 ビットレートｆ0 の入力光信号の一部が
    入力される光変調器と、 前記光変調器を駆動する周波数ｆ1 の電気信号を出力す
    る基準信号源と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｆ0 −ｍｆ1 （ｍ
    は整数）の電気信号を出力する受光回路と、 周波数ｆclk の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0−ｍｆ1の電気信号と前記周波数ｆclk の
    電気信号とを位相比較し、得られた位相誤差信号を前記
    電圧制御発振器に帰還して位相同期ループを構成する位
    相比較器とを備え、前記電圧制御発振器から出力される
    周波数ｆclk の信号を前記入力光信号に位相同期した同
    期クロックとして取り出すことを特徴とする超高速クロ
    ック抽出回路。
  3. 【請求項３】 ビットレートｎｆ0 （ｎは整数）の入力
    光信号の一部が入力される光変調器と、 周波数ｆ0 の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0 の電気信号をｋ逓倍し（ｋは整数）、前
    記光変調器を駆動する周波数ｋｆ0 の電気信号を出力す
    る第１の逓倍器と、 前記周波数ｆ0 の電気信号をｐ逓倍し（ｐは整数）、周
    波数ｐｆ0 の電気信号を出力する第２の逓倍器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｎｆ0 −ｍ (ｋｆ
    0)（ｍは整数）の電気信号を出力する受光回路と、 前記周波数ｆ0−ｍ(ｋｆ0)の電気信号と前記周波数ｐｆ
    0 の電気信号とを位相比較し、得られた位相誤差信号を
    前記電圧制御発振器に帰還して位相同期ループを構成す
    る位相比較器とを備え、前記電圧制御発振器から出力さ
    れる周波数ｆ0 の信号を前記入力光信号に位相同期した
    同期クロックとして取り出すことを特徴とする超高速ク
    ロック抽出回路。
  4. 【請求項４】 ビットレートｎｆ0 （ｎは整数）の入力
    光信号の一部が入力される光変調器と、 周波数ｆ0 の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0 の電気信号をｋ逓倍し（ｋは整数）、前
    記光変調器を駆動する周波数ｋｆ0 の電気信号を出力す
    る第１の逓倍器と、 前記周波数ｆ0 の電気信号をｐ逓倍し（ｐは整数）、周
    波数ｐｆ0 の電気信号を出力する第２の逓倍器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｎｆ0 −ｍ (ｋｆ
    0)（ｍは整数）の電気信号を出力する受光回路と、 前記周波数ｆ0−ｍ(ｋｆ0)の電気信号と前記周波数ｐｆ
    0 の電気信号とを乗算し、周波数｜｛ｆ0−ｍ(ｋｆ0)｝
    −ｐｆ0 ｜の電気信号を出力するミキサと、 前記周波数｜｛ｆ0−ｍ(ｋｆ0)｝−ｐｆ0 ｜の電気信号
    と前記周波数ｆ0 の電気信号とを位相比較し、得られた
    位相誤差信号を前記電圧制御発振器に帰還して位相同期
    ループを構成する位相比較器とを備え、前記電圧制御発
    振器から出力される周波数ｆ0 の信号を前記入力光信号
    に位相同期した同期クロックとして取り出すことを特徴
    とする超高速クロック抽出回路。
  5. 【請求項５】 ビットレートｆ0 の入力光信号の一部が
    入力される光変調器と、 前記光変調器を駆動する周波数ｆclk の電気信号を発生
    する電圧制御発振器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｆ0 −ｍｆ
    clk （ｍは整数）の電気信号を出力する受光回路と、 周波数ｆ1 の電気信号を出力する第１の基準信号源と、 周波数ｆ2 の電気信号を出力する第２の基準信号源と、 前記周波数ｆ2 の電気信号と前記周波数ｆ0−ｍｆclkの
    電気信号とを乗算し、 周波数｜ｆ2−(ｆ0−ｍｆclk) ｜の電気信号を出力する
    第１のミキサと、 前記周波数ｆ2 の電気信号と前記周波数ｆ1 の電気信号
    とを乗算し、周波数｜ｆ2−ｆ1｜の電気信号を出力する
    第２のミキサと、 前記周波数｜ｆ2−(ｆ0−ｍｆclk) ｜の電気信号と前記
    周波数｜ｆ2−ｆ1｜の電気信号とを位相比較し、得られ
    た位相誤差信号を前記電圧制御発振器に帰還して位相同
    期ループを構成する位相比較器とを備え、前記電圧制御
    発振器から出力される周波数ｆclk の信号を前記入力光
    信号に位相同期した同期クロックとして取り出すことを
    特徴とする超高速クロック抽出回路。
  6. 【請求項６】 ビットレートｆ0 の入力光信号の一部が
    入力される光変調器と、 前記光変調器を駆動する周波数ｆ1 の電気信号を発生す
    る第１の基準信号源と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｆ0 −ｍｆ1 （ｍ
    は整数）の電気信号を出力する受光回路と、 周波数ｆclk の電気信号を出力する電圧制御発振器と、 周波数ｆ2 の電気信号を出力する第２の基準信号源と、 前記周波数ｆ2 の電気信号と前記周波数ｆ0−ｍｆ1の電
    気信号とを乗算し、周波数｜ｆ2−(ｆ0−ｍｆ1) ｜の電
    気信号を出力する第１のミキサと、 前記周波数ｆ2 の電気信号と前記周波数ｆclk の電気信
    号とを乗算し、周波数｜ｆ2−ｆclk｜の電気信号を出力
    する第２のミキサと、 前記周波数｜ｆ2−(ｆ0−ｍｆ1) ｜の電気信号と前記周
    波数｜ｆ2−ｆclk｜の電気信号とを位相比較し、得られ
    た位相誤差信号を前記電圧制御発振器に帰還して位相同
    期ループを構成する位相比較器とを備え、前記電圧制御
    発振器から出力される周波数ｆclk の信号を前記入力光
    信号に位相同期した同期クロックとして取り出すことを
    特徴とする超高速クロック抽出回路。
  7. 【請求項７】 ビットレートｎｆ0 （ｎは整数）の入力
    光信号の一部が入力される光変調器と、 周波数ｆ0 の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0 の電気信号をｋ逓倍し（ｋは整数）、前
    記光変調器を駆動する周波数ｋｆ0 の電気信号を出力す
    る第１の逓倍器と、 前記周波数ｆ0 の電気信号をｐ逓倍し（ｐは整数）、周
    波数ｐｆ0 の電気信号を出力する第２の逓倍器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｎｆ0 −ｍ (ｋｆ
    0)（ｍは整数）の電気信号を出力する受光回路と、 周波数ｆ2 の電気信号を出力する基準信号源と、 前記周波数ｆ2 の電気信号と前記周波数ｆ0−ｍ(ｋｆ0)
    の電気信号とを乗算し、周波数｜ｆ2−(ｎｆ0−ｍｋ
    ｆ0)｜の電気信号を出力する第１のミキサと、 前記周波数ｆ2 の電気信号と前記周波数ｐｆ0 の電気信
    号とを乗算し、周波数｜ｆ2−ｐｆ0｜の電気信号を出力
    する第２のミキサと、 前記周波数｜f2−(ｎｆ0−ｍｋｆ0)｜の電気信号と前記
    周波数｜ｆ2−ｐｆ0｜の電気信号とを位相比較し、得ら
    れた位相誤差信号を前記電圧制御発振器に帰還して位相
    同期ループを構成する位相比較器とを備え、前記電圧制
    御発振器から出力される周波数ｆ0 の信号を前記入力光
    信号に位相同期した同期クロックとして取り出すことを
    特徴とする超高速クロック抽出回路。
  8. 【請求項８】 ビットレートｎｆ0 （ｎは整数）の入力
    光信号の一部が入力される光変調器と、 周波数ｆ0 の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0 の電気信号をｋ逓倍し（ｋは整数）、前
    記光変調器を駆動する周波数ｋｆ0 の電気信号を出力す
    る第１の逓倍器と、 前記周波数ｆ0 の電気信号をｐ逓倍し（ｐは整数）、周
    波数ｐｆ0 の電気信号を出力する第２の逓倍器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｎｆ0 −ｍ (ｋｆ
    0)（ｍは整数）の電気信号を出力する受光回路と、 周波数ｆ3 の電気信号を出力する基準信号源と、 前記周波数ｐｆ0 の電気信号と前記周波数ｆ3 の電気信
    号とを乗算し、周波数ｐｆ0＋ｆ3の電気信号を出力する
    第１のミキサと、 前記周波数ｐｆ0＋ｆ3の電気信号と前記周波数ｎｆ0−
    ｍ(ｋｆ0)の電気信号とを乗算し、周波数｜(ｐｆ0＋
    ｆ3)−｛ｎｆ0−ｍ(ｋｆ0)｜の電気信号を出力する第２
    のミキサと、 前記周波数｜(ｐｆ0＋ｆ3)−｛ｎｆ0−ｍ(ｋｆ0)｜の電
    気信号と前記周波数ｆ3 の電気信号とを位相比較し、得
    られた位相誤差信号を前記電圧制御発振器に帰還して位
    相同期ループを構成する位相比較器とを備え、前記電圧
    制御発振器から出力される周波数ｆ0 の信号を前記入力
    光信号に位相同期した同期クロックとして取り出すこと
    を特徴とする超高速クロック抽出回路。
  9. 【請求項９】 ビットレートｎｆ0 （ｎは整数）の入力
    光信号の一部が入力される光変調器と、 周波数ｆ0 の電気信号を出力する電圧制御発振器と、 前記周波数ｆ0 の電気信号をｋ逓倍し（ｋは整数）、前
    記光変調器を駆動する周波数ｋｆ0 の電気信号を出力す
    る第１の逓倍器と、 前記周波数ｆ0 の電気信号をｐ逓倍し（ｐは整数）、周
    波数ｐｆ0 の電気信号を出力する第２の逓倍器と、 前記光変調器で光変調された前記入力光信号を受光し、
    光変調によって前記入力光信号に新たに加えられた変調
    成分同士の差周波数に相当する周波数ｎｆ0 −ｍ (ｋｆ
    0)（ｍは整数）の電気信号を出力する受光回路と、 前記周波数ｆ0−ｍ(ｋｆ0)の電気信号と前記周波数ｐｆ
    0 の電気信号とを乗算し、周波数｜｛ｆ0−ｍ(ｋｆ0)｝
    −ｐｆ0 ｜の電気信号を出力する第１のミキサと、 周波数ｆ3 の電気信号を出力する基準信号源と、 前記周波数ｆ0 の電気信号と前記周波数ｆ3 の電気信号
    とを乗算し、周波数ｆ0＋ｆ3の電気信号を出力する第２
    のミキサと、 前記周波数ｆ0＋ｆ3の電気信号と前記周波数｜ｆ0−ｍ
    (ｋｆ0)−ｐｆ0 ｜の電気信号とを乗算し、周波数｜(ｆ
    0＋ｆ3) −｛ｆ0−ｍ(ｋｆ0)−ｐｆ0｝｜の電気信号を
    出力する第３のミキサと、 前記周波数｜(ｆ0＋ｆ3) −｛ｆ0−ｍ(ｋｆ0)−ｐｆ0｝
    ｜の電気信号と前記周波数ｆ3 の電気信号とを位相比較
    し、得られた位相誤差信号を前記電圧制御発振器に帰還
    して位相同期ループを構成する位相比較器とを備え、前
    記電圧制御発振器から出力される周波数ｆ0 の信号を前
    記入力光信号に位相同期した同期クロックとして取り出
    すことを特徴とする超高速クロック抽出回路。
  10. 【請求項１０】 請求項１、請求項２、請求項５、請求
    項６のいずれかに記載の超高速クロック抽出回路におい
    て、 電圧制御発振器が出力する電気信号の周波数をｆclk ／
    ｊ（ｊは整数）とし、 電圧制御発振器が出力する周波数ｆclk ／ｊの電気信号
    をｊ逓倍して周波数ｆclk の電気信号を出力する逓倍器
    を備えたことを特徴とする超高速クロック抽出回路。
  11. 【請求項１１】 請求項３、請求項４、請求項７、請求
    項８、請求項９のいずれかに記載の超高速クロック抽出
    回路において、 電圧制御発振器が出力する電気信号の周波数をｆ0 ／ｊ
    （ｊは整数）とし、 電圧制御発振器が出力する周波数ｆ0 ／ｊの電気信号を
    ｊ逓倍して周波数ｆ0の電気信号を出力する逓倍器を備
    えたことを特徴とする超高速クロック抽出回路。
  12. 【請求項１２】 請求項３、請求項４、請求項７、請求
    項８、請求項９のいずれかに記載の超高速クロック抽出
    回路において、 逓倍数１の逓倍器は取り外した構成であることを特徴と
    する超高速クロック抽出回路。
  13. 【請求項１３】 請求項１ないし請求項１２のいずれか
    に記載の超高速クロック抽出回路において、 光変調器の動作速度が入力光信号のビットレートの半分
    未満であることを特徴とする超高速クロック抽出回路。
  14. 【請求項１４】 請求項３、請求項４、請求項７、請求
    項８、請求項９のいずれかに記載の超高速クロック抽出
    回路において、 ｎ＞２ｋであることを特徴とする超高速クロック抽出回
    路。
JP15403197A 1996-11-21 1997-06-11 超高速クロック抽出回路 Expired - Fee Related JP3296994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15403197A JP3296994B2 (ja) 1996-11-21 1997-06-11 超高速クロック抽出回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-310500 1996-11-21
JP31050096 1996-11-21
JP15403197A JP3296994B2 (ja) 1996-11-21 1997-06-11 超高速クロック抽出回路

Publications (2)

Publication Number Publication Date
JPH10209962A JPH10209962A (ja) 1998-08-07
JP3296994B2 true JP3296994B2 (ja) 2002-07-02

Family

ID=26482461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15403197A Expired - Fee Related JP3296994B2 (ja) 1996-11-21 1997-06-11 超高速クロック抽出回路

Country Status (1)

Country Link
JP (1) JP3296994B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549801B2 (ja) * 2000-01-20 2004-08-04 日本電信電話株式会社 ビット位相同期局発光パルス列生成回路
JP3743626B2 (ja) * 2001-11-02 2006-02-08 日本電信電話株式会社 超高速クロック抽出回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
川西悟基、猿渡正俊，Ｂ−９９７ １．５５μｍ進行波型ＬＤ増幅器を用いたＰＬＬ回路による１０ＧＨｚタイミング抽出，１９９２年電子情報通信学会春季大会講演論文集，日本，社団法人電子情報通信学会，１９９２年 ３月１５日，分冊４，４−１４９
鎌谷修、川西悟基、高良秀彦、鬼頭勤，Ｂ−１１６３非線形圧縮したクロック光パルスを用いたＰＬＬによる５００Ｇｂｉｔ／ｓ光信号からのプリスケールタイミング抽出，１９９６年電子情報通信学会総合大会，日本，社団法人電子情報通信学会，１９９６年 ３月１１日，通信２，５９５

Also Published As

Publication number Publication date
JPH10209962A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US5894247A (en) Optical PLL circuit and method of controlling the same
EP1791262A3 (en) Semiconductor integrated circuit operable as a phase-locked loop
EP1318627B1 (en) Optical clock phase-locked loop circuit
JP2004236084A (ja) 受信回路および送信回路
EP1119119B1 (en) Local generator with PLL for phase synchronization of clock signal with bits in optical pulse stream
JP3296994B2 (ja) 超高速クロック抽出回路
US5774246A (en) Apparatus for demultiplexing an optical digital signal
CN116613621B (zh) 一种真空压缩态脉冲产生装置
JP3743626B2 (ja) 超高速クロック抽出回路
JP3120833B2 (ja) バースト信号復調装置
CN114710210A (zh) 一种基于单信号参考源的光梳频率传递被动补偿方法
KR910009048A (ko) 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로
JP3521901B2 (ja) クロック／データ・リカバリ回路
JP2000269923A (ja) 外部装置同期機能をもつｏｆｄｍ変調器
JPH08163026A (ja) 光クロック信号再生装置
JP3510766B2 (ja) 偏向装置
JP3635556B2 (ja) 光信号処理装置
JP2006128828A (ja) 光・電気クロック信号抽出装置
JP2003195380A (ja) 光学的ミリ波あるいはサブミリ波の発生装置
JP2003037868A (ja) 通信装置
WO1993016514A1 (en) Frequency changing of light signals
JPH10336246A (ja) 光パケット同期回路
JPH07261219A (ja) 光位相同期ループ回路
JP3412776B2 (ja) 光時分割分離回路
JP2002341301A (ja) 光受信器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees