JP3548516B2 - 位相制御回路 - Google Patents
位相制御回路 Download PDFInfo
- Publication number
- JP3548516B2 JP3548516B2 JP2000312247A JP2000312247A JP3548516B2 JP 3548516 B2 JP3548516 B2 JP 3548516B2 JP 2000312247 A JP2000312247 A JP 2000312247A JP 2000312247 A JP2000312247 A JP 2000312247A JP 3548516 B2 JP3548516 B2 JP 3548516B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- motor
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Control Of Ac Motors In General (AREA)
Description
【発明の属する技術分野】
本発明は、例えば商用交流電圧を電源とする電動工具用モータの位相制御回路に関する。
【0002】
【従来の技術】
従来、電動工具に使用される電動モータの速度を制御する方法として、種々のものが知られている。一般的には、スイッチング素子を用いてモータに供給される電力が制御される。すなわち、抵抗とコンデンサの時定数に応じて遅延された電圧と電動工具を制御する可変抵抗の抵抗値に応じた基準電圧とにより、スイッチング素子をオンする点弧位置が決定される。この点弧位置を移動させることにより電動モータがオン状態である導通角が制御され、電動モータの速度制御がなされる。
【0003】
図7は、従来の位相制御回路を示している。この制御回路は、交流電源Eに直列に接続されたモータMのオン・オフを制御するトライアックTRCと、このトライアックTRCの制御ノードに接続されたトリガダイオードDAと、コンデンサC及び可変抵抗VR、及びコンデンサCの放電回路DCにより構成されている。
【0004】
この制御回路において、可変抵抗VR及びコンデンサCにより決定される時定数に応じて、コンデンサCが充電される。この充電電圧がトリガダイオードDAをオンできる電圧に達すると、トリガダイオードDAからトリガ信号が出力され、このトリガ信号に応じてトライアックTRCが導通され、モータMに交流電圧が供給される。
【0005】
【発明が解決しようとする課題】
ところで、上記したように、従来の位相制御回路は、可変抵抗VRとコンデンサCの時定数によって、トリガダイオードDAがオンされる時間が決定される。
【0006】
図8は、従来の位相制御回路の電圧波形を示している。図8(a)は、電源電圧を示しており、図8(b)はモータに供給される電圧を示している。なお、図8(a)、(b)において、実線は電源の周波数が50Hzにおける波形を示し、破線は周波数が60Hzにおける波形を示している。
【0007】
図8(a)に示すように、電源周波数が60Hzの周期は、50Hzのそれよりも短い。しかしながら、遅延時間Tdは電源周波数によらず、ほぼ一定の値である。このため、図8(b)に示すように、モータの導通角θは、電源周波数が50Hzの時よりも60Hzのそれの方が小さくなる。すなわち、60Hzの方が、50Hzのときより、モータに電圧を供給する時間が短くなる。よって、電源周波数により、モータの回転数が大きく変化する。したがって、使用される周波数によって、各周波数に応じた専用の位相制御回路が必要となる。これは、製造者にとって製造コスト高騰の原因となる。また、使用者にとっても、各周波数に応じた専用の位相制御回路が搭載された電動工具が必要であるため、メンテナンス等も煩雑となる。
【0008】
また、電源電圧が変動した場合、それに伴いコンデンサCの充電電圧が変化する。例えば電源電圧が高い場合、コンデンサCに充電される電圧が大きくなり、遅延時間が短くなる。すると、点弧時間が速まり、モータの導通角は大きくなる。一方、電源電圧が低下した場合、コンデンサCに充電される電圧が小さくなり、遅延時間が長くなる。このため、点弧時間が遅くなり、導通角が小さくなる。
【0009】
図9は、可変抵抗の抵抗値Rの変化とモータの導通角θの変化との関係を示している。図9中の実線は電源周波数50Hzを示し、破線は60Hzを示している。
【0010】
このように、同一の周波数であっても、電源電圧の変動により、モータの回転数は大きく変化するという問題点があった。
【0011】
さらに、図7に示す従来の回路構成の場合、可変抵抗VRの抵抗値Rが大きく、導通角θが小さいとき、コンデンサCの充電電圧が、トリガダイオードDAを導通させるのに必要な電圧に達することなく、電源電圧の半サイクルが終わることがある。この場合、コンデンサCに電荷が残り、次の半サイクルの動作に影響を与える。したがって、従来の回路の場合、コンデンサCの電荷を放電させる放電回路DCを必要としていた。
【0012】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、周波数及び電源電圧が変動した場合においても、導通角の変動を抑えることが可能な位相制御回路を提供しようとするものである。
【0013】
【課題を解決するための手段】
本発明の位相制御回路は、上記課題を解決するため、交流電源及びモータに接続され、このモータに供給される電圧を制御するスイッチング素子と、前記交流電源に応じて正負の定電圧を発生する電圧発生部と、前記電圧発生部と直列接続された2つの抵抗素子とを有する電圧安定化回路と、前記電圧安定化回路の2つの抵抗素子の接続ノードから供給される電圧に応じて充電されるコンデンサと、前記モータの回転数を定める基準電圧を発生する可変抵抗と、前記交流電源の電圧が正の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定される電圧だけ高くなるとオンし、前記スイッチング素子を導通させる第1のトリガ回路と、前記交流電源の電圧が負の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定された電圧だけ低くなるとオンし、前記スイッチング素子を導通させる第2のトリガ回路とを具備することを特徴とする。
【0014】
本発明の位相制御回路は、交流電源及びモータに接続され、このモータに供給される電圧を制御するスイッチング素子と、前記交流電源に応じて正の定電圧を発生する電圧発生部と、前記電圧発生部と直列接続された2つの抵抗素子とを有する電圧安定化回路と、前記電圧安定化回路の2つの抵抗素子の接続ノードから供給される電圧に応じて充電されるコンデンサと、前記モータの回転数を定める基準電圧を発生する可変抵抗と、前記交流電源の電圧が正の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定される電圧より高くなるとオンし、前記スイッチング素子を導通させるトリガ回路とを具備することを特徴とする。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0016】
(第1の実施例)
図1は本発明に係る位相制御回路の第1の実施例を示す回路図である。図1において、交流電源Eの一端にモータMの一端が直列接続されている。前記モータMの他端と前記交流電源の他端に、スイッチング素子としての例えばトライアックTRCが接続されている。前記モータMと前記トライアックTRCの接続ノードには抵抗R1の一端が接続され、抵抗R1の他端は直列接続された抵抗R2、抵抗R3を介してツェナーダイオードZD1のカソードに接続されている。このツェナーダイオードZD1のアノードはツェナーダイオードZD2のアノードに接続されている。このツェナーダイオードZD2のカソードは、前記トライアックTRCと交流電源Eとの接続ノードに接続されている。
【0017】
前記抵抗R2、R3及びツェナーダイオードZD1、ZD2により電圧安定化回路1が形成されている。すなわち、ツェナーダイオードZD1及びZD2により、正負の定電圧が発生される。また、抵抗R2、R3は電源周波数及び電源電圧Eの補正用に設けられている。
【0018】
前記抵抗R1と抵抗R2との接続ノードl1と、前記ツェナーダイオードZD2と前記トライアックTRC及び交流電源Eとの接続ノードl3には抵抗R4、可変抵抗VR、抵抗R5が直列接続されている。前記抵抗R5の他端は前記ツェナーダイオードZD2を前記交流電源Eとの接続ノードl3に接続される。
【0019】
前記可変抵抗VRの操作に応じてモータMが所望の回転数に制御される。また、前記抵抗R4、R5によりモータの最小回転数、最大回転数がそれぞれ規定される。
【0020】
前記抵抗R2と抵抗R3との接続ノードl2は抵抗R6を介してコンデンサC1の一端に接続され、コンデンサC1の他端は前記接続ノードl3に接続される。この抵抗R6とコンデンサC1により積分回路が形成され、この積分回路の時定数に応じて充電電圧VaがコンデンサC1の両端に生成される。
【0021】
前記可変抵抗VRの摺動子は抵抗R7の一端に接続されている。抵抗R7の他端は、PNP型トランジスタQ1のベース、及びNPN型トランジスタQ2のコレクタに接続されるとともに、抵抗R8を介してトランジスタQ1のエミッタに接続されている。この抵抗R8とトランジスタQ1のエミッタとの接続ノードは前記抵抗R6とコンデンサC1との接続ノードに接続されている。トランジスタQ1のコレクタはトランジスタQ2のベースに接続されるとともに、抵抗R9の一端に接続されている。トランジスタQ2のエミッタは前記抵抗R9の他端に接続されている。
【0022】
前記抵抗R7〜R9及びトランジスタQ1、Q2により正のトリガ回路2が構成されている。この正のトリガ回路2により、電源電圧Eの正の範囲において、前記トライアックTRCがオンするトリガ信号が生成される。このトリガ信号はダイオードD1を介して前記トライアックTRCのゲート電極に供給される。すなわち、このダイオードD1のアノードにはトランジスタQ2のエミッタと抵抗R9の接続ノードに接続され、カソードはトライアックTRCのゲート電極に接続されている。
【0023】
なお、前記抵抗R7、R8、R9はトランジスタQ1、Q2の動作を安定させる機能を有する。
【0024】
前記可変抵抗VRの摺動子は、さらに抵抗R10の一端に接続されている。抵抗R10の他端は、NPN型トランジスタQ3のベース、PNP型トランジスタQ4のコレクタに接続されるとともに、抵抗R11を介してトランジスタQ3のエミッタに接続されている。この抵抗R11とトランジスタQ3のエミッタとの接続ノードは前記抵抗R6とコンデンサC1との接続ノードに接続されている。トランジスタQ3のコレクタはトランジスタQ4のベースに接続されるとともに、抵抗R12の一端に接続されている。トランジスタQ4のエミッタは前記抵抗R12の他端に接続されている。
【0025】
前記抵抗R10〜R12及びトランジスタQ3、Q4により負のトリガ回路3が構成されている。この負のトリガ回路3により、電源電圧Eの負の範囲において、前記トライアックTRCがオンするトリガ信号が生成される。このトリガ信号はダイオードD2を介して前記トライアックTRCのゲート電極に供給される。すなわち、このダイオードD2のカソードはトランジスタQ4のエミッタと抵抗R12の接続ノードに接続され、アノードはトライアックTRCのゲート電極に接続されている。
【0026】
なお、前記抵抗R10、R11、R12はトランジスタQ3、Q4の動作を安定させる機能を有する。
【0027】
前記トライアックTRCのゲート電極と前記接続ノードl3の相互間には、抵抗R13、コンデンサC2が並列接続されている。これら抵抗R13及びコンデンサC2はトライアックTRCの安定動作のために配置される。
【0028】
なお、前記正のトリガ回路2は、抵抗R7〜R9及びトランジスタQ1、Q2により構成したが、PUT(Programable Unijunction
Transistor)を使用することもできる。
【0029】
上記した構成において、図1及び図2を参照して、例えば電源周波数が50Hz、電源電圧が100Vにおける位相制御回路の動作について説明する。
【0030】
図示せぬスイッチがオンされ、図2(a)に示す電源電圧Eが回路に供給される。スイッチをオンした瞬間はコンデンサC1には電荷が充電されていない。この状態では、正、負のトリガ回路2、3は非導通状態であり、トライアックTRCも導通していない。したがって、モータMには電圧が供給されていない。
【0031】
ツェナーダイオードZD1及びZD2は、図2(a)に示すように、電源電圧Eに応じて電圧VZD1及びVZD2をそれぞれ発生する。接続ノードl2、l1の電圧はツェナーダイオードZD1及びZD2が発生する電圧VZD1及びVZD2に抵抗R3、R2の電圧を重畳した電圧である。
【0032】
積分回路を構成するコンデンサC1は、接続ノードl2から分岐された電圧に応じて充電される。
【0033】
コンデンサC1の充電電圧Vaが、図2(b)に示すように、可変抵抗VRにより設定される基準電圧Vsより電圧VTだけ高くなると、トランジスタQ1及びQ2が導通され、正のトリガ回路2が導通状態となる。前記電圧VTは、電源電圧が正の範囲においては{(R7+R8)/R8}・Q1VBEにより決定され、負の範囲においては{(R10+R11)/R11}・Q3VBEにより決定される。このため、この電圧VTは一定の電圧である。なお、上記Q1VBE及びQ3VBEは、トランジスタQ1及びQ3のベース・エミッタ間電圧である。
【0034】
上記正のトリガ回路2から出力されたトリガ信号はダイオードD1を介してトライアックTRCのゲート電極に供給される。このため、トライアックTRCがオンされる。したがって、図2(c)に示すように、モータMに電圧が供給されることにより、モータMが回転する。
【0035】
続いて、電源電圧Eが負となり、上記した電源電圧Eが正における動作と同様にして、制御回路が動作する。すなわち、コンデンサC1が充電され、充電電圧Vaが基準電圧Vsより電圧VTだけ低くなると、負のトリガ回路3が導通される。この負のトリガ回路3によりトリガ信号が出力され、トライアックTRCがオンし、モータMに電圧が供給される。
【0036】
この後、再び、上記した電源電圧Eが正の範囲における動作が行われ、続いて、負の範囲における動作が行われる。以上の動作が繰り返されることによって、モータMが回転する。
【0037】
また、可変抵抗VRの操作に応じて、可変抵抗VRの抵抗値が変化すると、基準電圧Vsが変化する。このため、正、負のトリガ回路2、3の導通タイミングが変化し、トライアックTRCの導通角が変化する。したがって、モータMの回転数が可変抵抗VRの操作に従って変化する。図2(b)(c)の破線は、可変抵抗VRの操作に応じた基準電圧Vs’、及び導通角θ’の変化を示している。
【0038】
図3は、本発明に係る位相制御回路に供給される電源の周波数が50Hzの場合と、60Hzの場合の動作を示している。図3(a)〜(e)において、図2(a)〜(c)と同一部分については、同一の符号を付し、説明は省略する。なお、以下、電源電圧Eが正の範囲における動作について説明するが、負の範囲での動作も同様である。
【0039】
図3(a)は、電源周波数が50Hzにおける各部の波形を示しており、図3(b)は、電源周波数が60Hzにおける各部の電圧波形を示している。図3(a)、(b)に示すように、電源周波数が60Hzのとき、電圧波形の周期は、50Hzのそれより短くなっている。図3(c)は、トリガ回路の動作を示す電圧波形である。図3(c)において、実線に示す基準電圧Vsは電源周波数が50Hzのものであり、60Hzの基準電圧Vsは破線により示している。図3(d)は、電源周波数が50Hzのときのモータ電圧を示しており、図3(e)は、60Hzのときのモータ電圧を示している。
【0040】
上記したように、充電電圧Vaは、電圧安定化回路により生成された電圧と、抵抗R6及びコンデンサC1の時定数により決定された遅延電圧である。したがって、図3(c)に示すように、充電電圧Vaは、電源周波数の変動に関わらず、ほぼ一定の曲線となる。さらに、点弧位置は、この充電電圧Vaと基準電圧Vsとの差がVTとなる点である。このため、図3(c)に示すように、電源周波数により、点弧位置が相違しても、図3(d)、(e)に示すように、電源周波数50Hz、60Hzにおける、それぞれの導通角はほぼ同じとなる。したがって、電源周波数の変動によらず、モータをほぼ一定の回転数に制御することができる。
【0041】
図4は、本発明に係る位相制御回路の電源電圧Eを100Vとした場合、及び200Vとした場合の動作を示している。図4(a)〜(c)において、図2(a)〜(c)と同一部分については、同一の符号を付す。また、図4(a)〜(c)において、実線は電源電圧Eが100Vの各波形を示し、破線は電源電圧Eが200Vの各波形を示している。以下、電源電圧Eが正の範囲における動作について説明するが、負の範囲での動作も同様である。
【0042】
図4(a)に示すように、電源電圧Eが例えば200Vである場合おいても、ツェナーダイオードZD1及びZD2が発生する電圧VZD1及びVZD2は、電源電圧Eが100Vの場合と変わらない。このため、各接続ノードl2、l1の電圧Vl2、Vl1も電源電圧Eが100Vの場合と大きく変わらない。したがって、コンデンサC1の充電電圧Vaと基準電圧Vsとの差電圧VTにより決定される点弧位置は、電源電圧Eの変化に関わらず、図4(c)に示すように同一となる。このため、導通角は共にθとなり、電源電圧Eの変化によらず、一定のモータの回転数が得られる。
【0043】
図5は、本発明に係る位相制御回路の、可変抵抗の抵抗値Rと導通角θとの関係を示している。図5において、実線は電源周波数が50Hzにおける関係を示し、破線は60Hzにおけるそれを示している。図5に示すように、電源周波数の変化及び電源電圧Eの変化によらず、可変抵抗VRの同一の抵抗値に対して、ほぼ同一の導通角が得られる。すなわち、電源周波数及び電源電圧の変動に対して偏差の少ないモータ回転数を得ることができる。さらに、導通角の小さい範囲、すなわち、モータの低速回転時において、偏差の少ない位相制御が可能である。電動工具は低速回転域での使用頻度が高いため、低速回転域で安定した動作が可能であることは、作業上有利である。
【0044】
上記第1の実施例によれば、ツェナーダイオードZD1及びZD2を用いて、電源電圧から一定の電圧を生成し、この電圧に抵抗R2、R3により生成された電圧を重畳して扇形の電圧波形を生成し、この扇形の電圧に応じて積分回路を構成するコンデンサC1を充電するとともに、一定の電圧VTを生成し、コンデンサC1の充電電圧Vaと一定電圧VT、及び可変抵抗VRにより設定される基準電圧Vsに応じて、正、負のトリガ回路2、3のオンタイミングを制御することにより、トライアックTRCの導通を制御している。このため、電源周波数の変動に影響を受けることなくモータ回転数を略一定に制御できる。
【0045】
しかも、前記基準電圧Vs及び充電電圧Vaは、電源電圧の変化に伴い、同じ比率により変化する。このため、電源電圧の変動により、点弧位置が変化することを防ぐことができる。したがって、電源電圧の変動に無関係に、略一定のモータ回転数を維持できる。
【0046】
さらに、基準電圧Vsは電源電圧Eを分圧することにより生成している。このため、電源電圧Eの半周期毎に、基準電圧Vsが0となる点が存在する。コンデンサC1の充電電圧VaはツェナーダイオードZD1及びZD2で決定され、電圧VTを電圧VZD1及びVZD2よりも低く設定することにより、コンデンサC1の電荷がこの電圧0点で必ず放電する。よって、コンデンサC1の残留電荷の影響を回避することができるとともに、従来のように、コンデンサの電荷を放電させるための放電回路を設ける必要がなく、回路構成を簡単化することができる。
【0047】
(第2の実施例)
図6は、本発明に係る位相制御回路の第2の実施例を示しており、第1の実施例と同一部分には同一符号を付し、説明は省略する。第1の実施例は電源電圧の全波を制御しているのに対して、第2の実施例は電源電圧の半波のみを制御している。
【0048】
図6において、交流電源Eの一端にモータMの一端が直列接続されている。前記モータMの他端と前記交流電源の他端に、スイッチング素子としての例えばサイリスタSCRが接続されている。前記モータMと前記サイリスタSCRの接続ノードには負の範囲の電源電圧を遮断するダイオードD3のアノードが接続されている。このダイオードD3のカソードは、抵抗R1、抵抗R2、抵抗R3を介してツェナーダイオードZD1のカソードに接続されている。このツェナーダイオードZD1のアノードは前記サイリスタSCRと交流電源Eとの接続ノードに接続されている。
【0049】
前記抵抗R1と抵抗R2との接続ノードl1と前記接続ノードl3の相互間には抵抗R4、可変抵抗VR、抵抗R5が直列接続されている。
【0050】
前記抵抗R2と抵抗R3との接続ノードl2は抵抗R6を介してコンデンサC1の一端に接続され、コンデンサC1の他端は前記接続ノードl3に接続されている。
【0051】
前記可変抵抗VRの摺動子は抵抗R7の一端に接続される。抵抗R7の他端は、抵抗R8を介して前記抵抗R6とコンデンサC1との接続ノードに接続されるとともに、例えばPUTの制御ノードに接続される。前記抵抗R8と抵抗R6との接続ノードは前記PUTの入力端に接続される。
【0052】
前記PUTの出力端は前記SCRのゲート電極に接続される。このサイリスタSCRのゲート電極とカソードの相互間には抵抗R13とコンデンサC2が並列接続されている。
【0053】
上記第2の実施例の動作は、第1の実施例における電源電圧が正の半サイクルの動作と同様である。
【0054】
上記第2の実施例によっても、第1の実施例と同様の効果を得ることができる。
【0055】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【0056】
【発明の効果】
以上、詳述したように本発明によれば、周波数及び電源電圧が変動した場合においても、導通角の変動を抑えることが可能な位相制御回路を提供できる。
【図面の簡単な説明】
【図1】本発明に係る位相制御回路の第1の実施例を示す回路図。
【図2】図1に示す回路の各部の動作を示す波形図。
【図3】第1の実施例において、電源周波数を変化した場合の各部の電圧を示す波形図。
【図4】第1の実施例において、電源電圧を変化した場合の各部の電圧を示す波形図。
【図5】第1の実施例における、可変抵抗の抵抗値と導通角との関係を示す図。
【図6】本発明に係る位相制御回路の第2の実施例を示す回路図。
【図7】従来の位相制御回路を示す回路図。
【図8】図7の動作を示す波形図。
【図9】従来の位相制御回路における、可変抵抗の抵抗値と導通角との関係を示す図。
【符号の説明】
E…交流電源、
M…モータ、
TRC…トライアック、
PUT…プログラマブル・ユニジャンクション・トランジスタ、
R1〜R13…抵抗、
VR…可変抵抗、
C1、C2…コンデンサ、
D1〜D3…ダイオード、
ZD1、ZD2…ツェナーダイオード、
Q1〜Q4…トランジスタ、
1…電圧安定化回路、
2…正のトリガ回路、
3…負のトリガ回路。
Claims (2)
- 交流電源及びモータに接続され、このモータに供給される電圧を制御するスイッチング素子と、
前記交流電源に応じて正負の定電圧を発生する電圧発生部と、前記電圧発生部と直列接続された2つの抵抗素子とを有する電圧安定化回路と、
前記電圧安定化回路の2つの抵抗素子の接続ノードから供給される電圧に応じて充電されるコンデンサと、
前記モータの回転数を定める基準電圧を発生する可変抵抗と、
前記交流電源の電圧が正の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定される電圧だけ高くなるとオンし、前記スイッチング素子を導通させる第1のトリガ回路と、
前記交流電源の電圧が負の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定された電圧だけ低くなるとオンし、前記スイッチング素子を導通させる第2のトリガ回路と
を具備することを特徴とする位相制御回路。 - 交流電源及びモータに接続され、このモータに供給される電圧を制御するスイッチング素子と、
前記交流電源に応じて正の定電圧を発生する電圧発生部と、前記電圧発生部と直列接続された2つの抵抗素子とを有する電圧安定化回路と、
前記電圧安定化回路の2つの抵抗素子の接続ノードから供給される電圧に応じて充電されるコンデンサと、
前記モータの回転数を定める基準電圧を発生する可変抵抗と、
前記交流電源の電圧が正の範囲において、前記コンデンサに充電される電圧が前記基準電圧より予め設定される電圧より高くなるとオンし、前記スイッチング素子を導通させるトリガ回路と
を具備することを特徴とする位相制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000312247A JP3548516B2 (ja) | 2000-10-12 | 2000-10-12 | 位相制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000312247A JP3548516B2 (ja) | 2000-10-12 | 2000-10-12 | 位相制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002125385A JP2002125385A (ja) | 2002-04-26 |
JP3548516B2 true JP3548516B2 (ja) | 2004-07-28 |
Family
ID=18791881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000312247A Expired - Fee Related JP3548516B2 (ja) | 2000-10-12 | 2000-10-12 | 位相制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3548516B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100684571B1 (ko) | 2004-03-15 | 2007-02-22 | 공병성 | 전원 제어회로 |
-
2000
- 2000-10-12 JP JP2000312247A patent/JP3548516B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002125385A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000165220A5 (ja) | ||
JP4773299B2 (ja) | モータのソフトスタート回路 | |
JP3548516B2 (ja) | 位相制御回路 | |
JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
JPS5911272B2 (ja) | 電動機速度制御回路 | |
KR100313930B1 (ko) | 전압제어이장발진기 | |
JP2001209441A (ja) | 定電圧電源回路 | |
JPH1118485A (ja) | 交流モータ位相制御回路 | |
JPH09331689A (ja) | 電動機の速度制御回路 | |
JPS5854335B2 (ja) | クウキチヨウワキヨウソウフウデンドウキノ カイテンソクドセイギヨカイロ | |
KR100226717B1 (ko) | 스테핑 모터의 구동 회로 | |
JPH07231868A (ja) | 電気掃除機のモータ制御回路 | |
JPH1066382A (ja) | モータ制御装置 | |
JP2583908B2 (ja) | 直流モーター駆動回路 | |
JPH10127073A (ja) | ソフトスタート装置 | |
JPH1052091A (ja) | モータ制御装置 | |
JP3598671B2 (ja) | モータ制御装置 | |
JPH06261466A (ja) | 車両用発電機の励磁電流制御装置 | |
JPS6316867Y2 (ja) | ||
JP2507560B2 (ja) | 機関点火装置 | |
RU5301U1 (ru) | Устройство для регулирования и стабилизации частоты вращения электродвигателя постоянного тока | |
JP2536619Y2 (ja) | 交流位相制御装置 | |
JPH0140620Y2 (ja) | ||
JPH0610411Y2 (ja) | 電力制御装置 | |
JP3044603U (ja) | 位相制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3548516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |