JP3545721B2 - 保護装置 - Google Patents

保護装置 Download PDF

Info

Publication number
JP3545721B2
JP3545721B2 JP2001103755A JP2001103755A JP3545721B2 JP 3545721 B2 JP3545721 B2 JP 3545721B2 JP 2001103755 A JP2001103755 A JP 2001103755A JP 2001103755 A JP2001103755 A JP 2001103755A JP 3545721 B2 JP3545721 B2 JP 3545721B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
terminal
input terminal
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001103755A
Other languages
English (en)
Other versions
JP2002297250A (ja
Inventor
昌康 伊藤
仁志 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2001103755A priority Critical patent/JP3545721B2/ja
Priority to US10/113,510 priority patent/US6707654B2/en
Publication of JP2002297250A publication Critical patent/JP2002297250A/ja
Application granted granted Critical
Publication of JP3545721B2 publication Critical patent/JP3545721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、保護装置に関する。特に本発明は、直流電源が負荷側に逆極性で接続されることによって生じ得る問題を防止する保護装置に関する。
【0002】
【従来の技術】
電気機器においては、負荷の正極入力端子を直流電源の正極側に接続し、且つ負荷の負極入力端子を直流電源の負極側に接続した順方向接続(順極性接続)の状態で、負荷を動作させる。たとえば、電気機器の一例である車両機器においては、トランスを用いて、このトランスの1次側に順極性で接続された車載バッテリ(直流電源の一例)の電圧を2次側で高圧化し、車両用前照灯を点灯させる。
【0003】
一方、直流電源と負荷とは、負荷の正極入力端子が直流電源の負極側に接続され、且つ負荷の負極入力端子が直流電源の正極側に接続された逆方向接続(逆極性接続)の状態となることがある。たとえば、車載バッテリを逆極性に取り付けた場合である。このように逆方向接続とした場合、負荷内の回路が故障したり、ヒューズが溶断したりするなどの問題を生じ得る。
【0004】
そこで、電気機器においては、直流電源と負荷との間の電流経路中に、順方向接続されたときにはオンし、逆方向接続されたときにはオフするスイッチ部を有する保護装置を配し、負荷と直流電源とが逆方向接続されたときに、前述のような問題を生じないようにしている(たとえば特開平10−315849号参照)。
【0005】
特開平10−315849号に記載の保護装置は、スイッチ部にFET(電界効果トランジスタ)を用い、直流電源の正極側から抵抗器を介してFETのゲートに制御電圧を印加している。
【0006】
サージ電圧のような大きな電圧が直流電源の正極端子に加わったときに、このサージ電圧がFETのゲート耐圧を超えFETを故障させる虞れがあるため、コンデンサやツェナーダイオードによる保護回路によって、FETが故障してしまうことを防止している。たとえば、前記特開平10−315849号に記載の保護装置は、コンデンサによる保護回路を有している。
【0007】
【発明が解決しようとする課題】
しかしながら、従来の保護装置は、FETをオンオフ制御するための制御電圧をゲート端子に供給するなどの目的で、多くの部品を新たに設けなければならず、コストの点で難点がある。
【0008】
そこで本発明は、上記の課題を解決することのできる保護装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0009】
【課題を解決するための手段】
すなわち、本発明の形態によると、保護装置は、安定化電源回路を含む負荷部と直流電源との間の電流経路中に配される保護装置であって、ソース端子およびドレイン端子が直流電源と負荷部との間の電流経路中に配されたFETを有するスイッチ部と、当該保護装置を介して、負荷部の正極入力端子が直流電源の正極側に接続され且つ負荷部の負極入力端子が直流電源の負極側に接続された順方向接続のときにはFETをオンさせる一方、負荷部の正極入力端子が直流電源の負極側に接続され且つ負荷部の負極入力端子が直流電源の正極側に接続された逆方向接続のときにはFETをオフさせる制御電圧であって、負荷部内の安定化電源回路において生成された電圧が制御電圧として入力される入力端とを備え、FETのゲート端子には、入力端を介して制御電圧が印加される。
【0010】
本発明の保護装置は、FETと電気的に並列となるように、且つ直流電源と負荷部とが順方向接続されたときには直流的に順方向となり、直流電源と負荷部とが逆方向接続されたときには直流的に逆方向となるように配されたダイオードをさらに備えることが望ましい。
【0011】
本発明の保護装置においては、FETは、MOS−FETであり、ダイオードは、MOS−FETのソース端子とドレイン端子との間に形成される寄生ダイオードであることが望ましい。
【0012】
本発明の保護装置においては、スイッチ部は、正極入力端子および負極入力端子のうちの、負荷部の基準電位となる端子の方に配されることが望ましい。
【0013】
本発明の保護装置においては、FETはnチャネル型MOS−FETであって、このnチャネル型MOS−FETは、正極入力端子および負極入力端子のうちの負荷部の基準電位となる方の電流経路中に配されており、nチャネル型MOS−FETのドレイン端子が直流電源の負荷部の基準電位となる極性側に配され、且つソース端子が負荷部側に配され、nチャネル型MOS−FETのソース端子とドレイン端子との間に、ソース端子側からドレイン端子側を順方向とするように形成された寄生ダイオードを有することが望ましい。
【0014】
本発明の保護装置においては、安定化電源回路は入力直流電圧を入力直流電圧よりも低い安定化した出力直流電圧にして出力するシリーズレギュレータであって、入力端にはシリーズレギュレータの出力直流電圧が制御電圧として印加されてもよい。この場合、FETのゲート端子には入力端を介して制御電圧が直接に印加される。
【0015】
あるいは、本発明の保護装置においては、安定化電源回路は入力直流電圧を入力直流電圧よりも低い安定化した出力直流電圧にして出力するシリーズレギュレータであって、入力端とFETのゲート端子との間に抵抗器が配されており、入力端には、シリーズレギュレータの出力直流電圧が制御電圧として印加されてもよい。この場合、FETのゲート端子には入力端および抵抗器を介して制御電圧が印加される。
【0016】
また、本発明の保護装置においては、安定化電源回路は入力直流電圧を安定化した出力直流電圧にして出力するスイッチングレギュレータであって、負荷部は、スイッチングレギュレータの出力直流電圧に基づいて出力直流電圧と異なる大きさの直流電圧を生成するサブ直流電源をさらに備え、入力端とFETのゲート端子とが直接に接続されており、入力端にはサブ直流電源において生成された直流電圧が制御電圧として印加されてもよい。この場合、FETのゲート端子には、サブ直流電源において生成された直流電圧が制御電圧として、入力端を介して直接に印加される。
【0017】
あるいは、本発明の保護装置においては、安定化電源回路は入力直流電圧を安定化した出力直流電圧にして出力するスイッチングレギュレータであって、負荷部は、スイッチングレギュレータの出力直流電圧に基づいて出力直流電圧と異なる大きさの直流電圧を生成するサブ直流電源をさらに備え、入力端とFETのゲート端子との間に抵抗器が配されており、入力端には、サブ直流電源において生成された直流電圧が制御電圧として印加されてもよい。この場合、FETのゲート端子には、サブ直流電源において生成された直流電圧が制御電圧として、入力端および抵抗器を介して印加される。
【0018】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となり得る。
【0019】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0020】
図1は、本発明の一実施形態による保護装置10を備えた電気機器を示す回路図である。図1の態様を以下第1実施形態という。直流電源70と負荷部としての負荷回路80との間の電流経路中に、直流電源70と負荷回路80とが逆方向接続されることにより生じ得る問題を防止(逆接保護という)するための保護装置10が配される。
【0021】
負荷回路80は、安定化電源回路(広義のDC−DCコンバータ)の一例であるシリーズレギュレータ82とシステム回路840とを含む。このシリーズレギュレータ82は、入力直流電圧を入力直流電圧よりも低い安定化した出力直流電圧にしてシステム回路840に供給する。
【0022】
保護装置10は、ソース端子Sおよびドレイン端子Dが直流電源70と負荷回路80との間の電流経路中に配されたnチャネル型MOS−FET22(以下nMOS22という)を有するスイッチ部20と、nMOS22と電気的に並列となるように配されたダイオード24と、負荷回路80側から制御電圧Vcが入力される入力端28と、一端が入力端28と接続され他端がnMOS22のゲート端子Gと接続された抵抗器26とを備えている。
【0023】
保護装置10は、正極入力端子10a、負極入力端子10b、正極出力端子10c、および負極出力端子10dを有する。nMOS22のソース端子Sは、負極出力端子10dを介してシリーズレギュレータ82の基準電位側である負極入力端子80bと接続され、ドレイン端子Dは、負極入力端子10bを介して、直流電源70と接続される。正極入力端子10aは直流電源70と接続され、正極出力端子10cは、負荷回路80の正極入力端子80aと接続される。正極入力端子10aと正極出力端子10cとは、保護装置10内で直接に接続される。
【0024】
図1(A)は、負荷回路80の正極入力端子80aが、保護装置10の正極入力端子10aと正極出力端子10cとを介して直流電源70の正極(+)側に接続され、且つ負極入力端子80bが、保護回路10の負極出力端子10d、スイッチ部20、および負極入力端子10bを介して、直流電源70の負極(−)側に接続された順方向接続時の状態を示す。一方図1(B)は、負荷回路80の正極入力端子80aが、保護装置10の正極入力端子10aと正極出力端子10cとを介して直流電源70の負極(−)側に接続され、負極入力端子80bが、保護回路10の負極出力端子10d、スイッチ部20、および負極入力端子10bを介して、直流電源70の正極(+)側に接続された逆方向接続時の状態を示す。
【0025】
ダイオード24は、nMOS22のソース端子Sとドレイン端子Dとの間に、ソース端子S側からドレイン端子D側を順方向とするように形成された寄生ダイオードである。したがって、このダイオード24は、直流電源70と負荷回路80とが順方向接続されたときには直流的に順方向となり、直流電源70と負荷回路80とが逆方向接続されたときには直流的に逆方向となるように配される。
【0026】
シリーズレギュレータ82の出力直流電圧が、制御電圧Vcとして出力端80c、入力端28、および抵抗器26を介してnMOS22のゲート端子Gに入力される。
【0027】
順方向接続時の電源起動時には、たとえnMOS22がオンしていなくても、ダイオード24を介して直流電源70から負荷回路80に直流電流が流れる。そして、シリーズレギュレータ82が起動し、シリーズレギュレータ82から所定の大きさ(0Vよりも大)の出力直流電圧が発せられる。そして、この出力直流電圧が制御電圧VcとしてnMOS22のゲート端子Gに印加されることで、nMOS22がオンしてドレイン・ソース間がショートされる。一方、逆方向接続時には、ダイオード24が直流的に逆方向となるので、直流電源70から負荷回路80には直流電流が流れない。このため、シリーズレギュレータ82は起動せず、出力直流電圧はほぼ0Vとなる。このため、nMOS22はオンしない。
【0028】
つまり、シリーズレギュレータ82の出力直流電圧が、保護装置10を介して直流電源70と順方向接続されたときにはnMOS22をオンさせる一方、負荷回路80が保護装置10を介して直流電源70と逆方向接続されたときにはnMOS22をオフさせる制御電圧Vcとして、保護装置10の入力端28に印加される。これにより、逆接時に負荷回路80に不具合が生じる問題を防止することができる。
【0029】
ところで、シリーズレギュレータ82は、このシリーズレギュレータ82に接続されたシステム回路840を動作させるための出力直流電圧を出力する。このため、3端子レギュレータ素子やトランジスタのエミッタフォロアなどの種々の回路方式により、シリーズレギュレータ82が構成される。いずれの方式であっても、シリーズレギュレータ82の出力端子と基準電位(たとえばGND)との間に、システム回路840の平均的なあるいは瞬間的な消費電流に応じた、シリーズレギュレータ82の動作を安定させるための平滑コンデンサ(デカップリングコンデンサともいう;図示せず)が設けられる。したがって、直流電源70が保護装置10に順方向接続された定常動作状態では、マイナスサージが印加されるなどの過渡的な状態においても、シリーズレギュレータ82は、ある程度以上の出力直流電圧を保持する。
【0030】
この出力直流電圧を制御電圧Vcとして入力端28に印加すると、順方向接続時にはnMOS22はオンし、nMOS22のドレイン・ソース間がショートされる。よって、基本的には、nMOS22のゲート端子Gに制御電圧Vcを与えるための付加的な回路を必要としない。
【0031】
また、電気機器が車両機器であって、システム回路840が車両用前照灯を点灯させる点灯回路である場合には、点灯回路には、車両用前照灯の他に、この車両用前照灯と並列にオルタネータが設けられる。このオルタネータは、車両のイグニッションスイッチがオンされると、界磁コイルに界磁電流が流れるようになっている。そして、たとえば乗員の操作により点灯スイッチがオンされるが、車両用前照灯が点灯中でイグニッションスイッチをオフした直後には、多大なリアクタンスを有するオルタネータの界磁コイルによって、車載バッテリの正極側に極性が反転した負極性の大きな電圧(誘導性の短時間の大きなマイナスサージ)が一瞬発生する。
【0032】
しかし、この第1実施形態では、前述のように、マイナスサージが印加された状態においても、シリーズレギュレータ82がある程度以上の出力直流電圧を保持するから、nMOS22のオンを維持させることができる。このため、特開平10−315849号に記載されているような保護用のコンデンサが不要になる。
【0033】
また、マイナスサージがFETに印加された場合にFETがオフしてしまうと、大きな電圧がFETのソース・ドレイン間に印加される。このため、通常、スイッチ部20は、大きなドレイン・ソース間耐圧を持つFETを有していなければならない。しかし、前述のように、マイナスサージが印加されている短時間にnMOS22のオンが維持されていれば、シリーズレギュレータ82の出力端子に設けられた平滑コンデンサが、そのサージエネルギを吸収する。また、システム回路840が、サージエネルギを吸収する素子を有している場合は、この素子がサージエネルギを吸収する。したがって、本実施形態のnMOS22は、大きなドレイン・ソース間耐圧を有していなくてもよい。
【0034】
なお、FETが破壊する場合はショート破壊、中でもゲート・ドレイン・ソースの全端子ショートが多い。このときシリーズレギュレータ82の出力とnMOS22のゲート端子Gとの間に抵抗器が介在していないと、シリーズレギュレータ82の出力電圧が直流電源70の負極(−)側(負荷回路80のGND側)に引っ張られて、負荷回路80(電気機器のシステム全体)が動作しなくなる虞れがあある。しかし、本実施形態の保護装置10は、抵抗器26を介して制御電圧Vcをゲート端子Gに印加しているので、たとえば車両側からのサージなど何らかの理由でnMOS22が破壊しゲート端子Gが直流電源70の負極(−)側とショートされた場合でも、システム全体の動作を正常に保つことができる。つまり、順方向接続時には、FETのドレイン・ソース間をショートさせて負荷回路80を動作させるので、FETがショート破壊した場合の順方向接続時のシステムの動作は、実用上問題がない。
【0035】
一方、保護装置10は、直流電源70が負荷回路80に逆極性で接続されることによる不具合を防止するという逆接保護のために設けられる。したがってFET破壊が生じた場合、保護装置10は逆接保護の面では全く機能しなくなってしまう。しかし、逆接保護は、たとえば直流電源70を車両に取り付けるまでの過程においてコネクションミスが生じた場合に、システム自身や車両などへの悪影響を避けるのが目的であり、一旦負荷回路80(たとえば車両)に直流電源70を取り付ければその役目はもはや必要がないと考えられる。したがって、逆接保護用に設けたFETのゲート端子Gに抵抗器26を介してシリーズレギュレータ82から出力直流電圧を制御電圧Vcとして印加することで、車両に取り付けた後のサージなどによるFET破壊に対するシステムの故障が発生しないので、不良率の低下に寄与する。
【0036】
図2は、本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図である。図2の態様を以下第2実施形態という。この第2実施形態においては、保護装置10は、負荷回路80内に設けられたサブ直流電源90から発せられる直流電圧を制御電圧Vcとして用いる点が、上記第1実施形態と異なる。
【0037】
負荷回路80は、シリーズレギュレータ82とシステム回路840以外に、サブ直流電源90を含む。システム回路840にはシリーズレギュレータ82の出力電圧が印加されている。またシステム回路840は、入力側が正極入力端子80aおよび負極入力端子80bと接続されたスイッチングレギュレータ(狭義のDC−DCコンバータ)842と、スイッチングレギュレータ842の出力側と接続されたHブリッジインバータ844と、Hブリッジインバータ844の出力側と接続された放電灯846とを有する。スイッチングレギュレータ842は、入力直流電圧を安定化した出力直流電圧にして出力する安定化電源回路の一例であり、正極入力端子80aから入力される直流電圧を昇圧する。
【0038】
サブ直流電源90は、一端がスイッチングレギュレータ842の出力と接続された抵抗器92と、カソード端子が抵抗器92の他端と接続され、アノード端子がシリーズレギュレータ82やスイッチングレギュレータ842の基準電位側である負極入力端子80bと接続されたツェナーダイオード94と、ツェナーダイオード94と並列接続されたデカップリング用のコンデンサ96とを有する。ツェナーダイオード94のカソード端子と抵抗器92との接続点が出力端80cに接続されており、コンデンサ96が負極入力端子80bと出力端80cとの間に配される。この構成により、サブ直流電源90は、スイッチングレギュレータ842の出力直流電圧に基づいて、所定の大きさの直流電圧をツェナーダイオード94のカソード端子に生成する。この直流電圧は、たとえばスイッチングレギュレータ842の出力直流電圧と異なる大きさの電圧(具体的にはより小さい電圧)である。
【0039】
ここでシステム回路840が、ブリッジ接続されたスイッチ素子(以下ブリッジ構成部分という)を有する点灯回路として、Hブリッジインバータ844と放電灯846を具備し、車両(乗用車)用放電灯を点灯させるものである場合、スイッチングレギュレータ842は、バッテリ電圧が低くなっても放電灯846の点灯を維持させるために設けられる専用電源であるとよい。この場合、スイッチングレギュレータ842により生成される出力電圧が、点灯回路を構成するHブリッジインバータ844内のブリッジドライブICやブリッジ構成部分に印加される。
【0040】
サブ直流電源90は、スイッチングレギュレータ842と連動して、ツェナーダイオード94のカソード端子にツェナ電圧(直流電圧)を発生する。保護装置10の入力端28には、このツェナー電圧が制御電圧Vcとして印加される。この制御電圧Vcは、抵抗器26を介してnMOS22のゲート端子Gに入力される。
【0041】
ここでシステム回路840が前述のように点灯回路を有する場合、点灯回路内のブリッジドライブICやブリッジ構成自体は、さほど電流を消費しない。このためスイッチングレギュレータ842の出力電圧が低下しても(たとえば0Vになっても)、サブ直流電源90のツェナー電圧が急激に低下してしまうことはない。したがって、この第2実施形態による保護装置10においても、マイナスサージ印加時にnMOS22のオンを維持させることができるなど、上記第1実施形態とほぼ同様の動作をし、ほぼ同様の効果を得ることができる。
【0042】
図3は、本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図である。図3の態様を以下第3実施形態という。この第3実施形態においては、保護装置10は、サブ直流電源90内に設けられたツェナーダイオード94の接続態様が、第2実施形態と異なる。
【0043】
図示するように、ツェナーダイオード94のアノード端子はシリーズレギュレータ82の出力と接続されている。デカップリング用のコンデンサ96は、負極入力端子80bと出力端80cとの間に配されている。この接続態様においても、サブ直流電源90の出力電圧を規定することができる。したがって、この第2実施形態による保護装置10においても、上記第2実施形態とほぼ同様の動作をし、ほぼ同様の効果を得ることができる。
【0044】
なお、上記第2あるいは第3実施形態の例に限らず、ツェナーダイオード94のアノード端子は、サブ直流電源90の出力電圧を規定することができる限り、その他の部位に接続されてもよい。これらの変更態様においても、デカップリング用のコンデンサ96は、負極入力端子80bと出力端80cとの間に配されていることが好ましい。
【0045】
図4は、本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図である。図4の態様を以下第4実施形態という。この第4実施形態においては、保護装置10は、負荷回路80内に設けられたサブ直流電源の構成が、第2実施形態と異なる。
【0046】
負荷回路80は、第2実施形態のサブ直流電源90に代えて、サブ直流電源190を有する。サブ直流電源190は、一端がスイッチングレギュレータ842の出力と接続された抵抗器192と、カソード端子が抵抗器192の他端と接続され、アノード端子がシリーズレギュレータ82やスイッチングレギュレータ842の基準電位側である負極入力端子80bと接続されたツェナーダイオード194と、デカップリング用のコンデンサ196と、ダーリントン接続された2つのトランジスタ198,199とを有する。
【0047】
npn型のトランジスタ198のベース端子はツェナーダイオード194のカソード端子に接続され、コレクタ端子はpnp型のトランジスタ199のベース端子に接続され、エミッタ端子はトランジスタ199のコレクタ端子とコンデンサ196の一端と接続されている。トランジスタ199のエミッタ端子は、スイッチングレギュレータ842の出力と接続されている。トランジスタ198のエミッタ端子とトランジスタ199のコレクタ端子との接続点が出力端80cに接続されており、デカップリング用のコンデンサ196は、負極入力端子80bと出力端80cとの間に配されている。この構成により、サブ直流電源190は、スイッチングレギュレータ842の出力直流電圧に基づいて、出力直流電圧と異なる大きさの直流電圧(たとえばより小さい電圧)をトランジスタ199のコレクタ端子に生成する。前述のように、サブ直流電源190の構成が第2実施形態のサブ直流電源90と異なるだけであり、この第4実施形態による保護装置10は、上記第2実施形態とほぼ同様の動作をし、ほぼ同様の効果を得ることができる。
【0048】
なお、上記第3実施形態と同様に、ツェナーダイオード194のアノード端子はシリーズレギュレータ82の出力と接続されてもよい。また、ツェナーダイオード194のアノード端子は、サブ直流電源190の出力電圧を規定することができる限り、その他の部位に接続されてもよい。これらの変更態様においても、デカップリング用のコンデンサ196は、負極入力端子80bと出力端80cとの間に配されていることが好ましい。
【0049】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができる。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0050】
例えば、スイッチ部20は、nMOS22に限らず、その他のFETを有していてもよい。FETに内在するダイオードを利用することができないときには、個別のダイオードをFETと並列に配すればよい。また、FETのゲート端子Gには、シリーズレギュレータ82からの出力直流電圧が、抵抗器26を介することなく、制御電圧Vcとして、直接に印加されてもよい。
【0051】
また、スイッチ部20は、シリーズレギュレータ82の基準電位側である負極入力端子側に限らず、ホット側である正極入力端子側に配されてもよい。
【0052】
【発明の効果】
以上説明したように、本発明の保護装置によれば、少ない部品点数で、逆接保護を実現することができる。また、スイッチ部のFETは、大きなドレイン・ソース間耐圧を有していなくてもよい。
【図面の簡単な説明】
【図1】本発明の一実施形態による保護装置を備えた電気機器を示す回路図
【図2】本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図
【図3】本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図
【図4】本発明の一実施形態による保護装置を備えた電気機器の他の例を示す回路図
【符号の説明】
10 保護装置
20 スイッチ部
22 nMOS(nチャネル型MOS−FET)
24 ダイオード
26 抵抗器
28 入力端
70 直流電源
80 負荷回路
82 シリーズレギュレータ
90 サブ直流電源
840 システム回路
842 スイッチングレギュレータ
844 Hブリッジインバータ
846 放電灯

Claims (6)

  1. 安定化電源回路を含む負荷部と直流電源との間の電流経路中に配される保護装置であって、
    ソース端子およびドレイン端子が前記直流電源と前記負荷部との間の電流経路中に配されたFETを有するスイッチ部と、
    前記負荷部の正極入力端子が前記直流電源の正極側に接続され且つ前記負荷部の負極入力端子が前記直流電源の負極側に接続された順方向接続のときには前記FETをオンさせる一方、前記負荷部の正極入力端子が前記直流電源の負極側に接続され且つ前記負荷部の負極入力端子が前記直流電源の正極側に接続された逆方向接続のときには前記FETをオフさせる制御電圧であって、前記負荷部内の前記安定化電源回路において生成された電圧が前記制御電圧として入力される入力端と
    を備え、
    前記スイッチ部は、前記正極入力端子および前記負極入力端子のうちの、前記負荷部の基準電位となる端子の方に配され、
    前記FETのゲート端子には、前記入力端を介して前記制御電圧が印加されることを特徴とする保護装置。
  2. 前記FETは、nチャネル型MOS−FETであり、
    前記nチャネル型MOS−FETは、前記正極入力端子および前記負極入力端子のうちの前記負荷部の基準電位となる方の前記電流経路中に配されており、
    前記nチャネル型MOS−FETのドレイン端子が前記直流電源の前記負荷部の基準電位となる極性側に配され、且つソース端子が前記負荷部側に配され、
    前記nチャネル型MOS−FETのソース端子とドレイン端子との間に、前記ソース端子側から前記ドレイン端子側を順方向とするように形成された寄生ダイオードを有することを特徴とする請求項1記載の保護装置。
  3. 前記安定化電源回路は入力直流電圧を前記入力直流電圧よりも低い安定化した出力直流電圧にして出力するシリーズレギュレータであって、
    前記入力端には、前記シリーズレギュレータの出力直流電圧が、前記制御電圧として印加されることを特徴とする請求項1または2記載の保護装置。
  4. 前記安定化電源回路は入力直流電圧を前記入力直流電圧よりも低い安定化した出力直流電圧にして出力するシリーズレギュレータであって、
    前記入力端と前記FETのゲート端子との間に抵抗器が配されており、
    前記入力端には、前記シリーズレギュレータの出力直流電圧が前記制御電圧として印加されることを特徴とする請求項1または2記載の保護装置。
  5. 前記安定化電源回路は入力直流電圧を安定化した出力直流電圧にして出力するスイッチングレギュレータであって、
    前記負荷部は、前記スイッチングレギュレータの出力直流電圧に基づいて前記出力直流電圧と異なる大きさの直流電圧を生成するサブ直流電源をさらに備え、
    前記入力端と前記FETのゲート端子とが直接に接続されており、
    前記入力端には、前記サブ直流電源において生成された直流電圧が前記制御電圧として印加されることを特徴とする請求項1または2記載の保護装置。
  6. 前記安定化電源回路は入力直流電圧を安定化した出力直流電圧にして出力するスイッチングレギュレータであって、
    前記負荷部は、前記スイッチングレギュレータの出力直流電圧に基づいて前記出力直流電圧と異なる大きさの直流電圧を生成するサブ直流電源をさらに備え、
    前記入力端と前記FETのゲート端子との間に抵抗器が配されており、
    前記入力端には、前記サブ直流電源において生成された直流電圧が前記制御電圧として印加されることを特徴とする請求項1または2記載の保護装置。
JP2001103755A 2001-04-02 2001-04-02 保護装置 Expired - Fee Related JP3545721B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001103755A JP3545721B2 (ja) 2001-04-02 2001-04-02 保護装置
US10/113,510 US6707654B2 (en) 2001-04-02 2002-04-01 Protection device that shuts off in case of reversed connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001103755A JP3545721B2 (ja) 2001-04-02 2001-04-02 保護装置

Publications (2)

Publication Number Publication Date
JP2002297250A JP2002297250A (ja) 2002-10-11
JP3545721B2 true JP3545721B2 (ja) 2004-07-21

Family

ID=18956761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001103755A Expired - Fee Related JP3545721B2 (ja) 2001-04-02 2001-04-02 保護装置

Country Status (2)

Country Link
US (1) US6707654B2 (ja)
JP (1) JP3545721B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055077A1 (de) * 2000-11-07 2002-05-29 Bosch Gmbh Robert Vorrichtung zum Verpolschutz elektrischer Komponenten
US7139157B2 (en) * 2004-07-30 2006-11-21 Kyocera Wireless Corp. System and method for protecting a load from a voltage source
JP4890247B2 (ja) * 2006-03-27 2012-03-07 三菱電機株式会社 系統連系インバータ装置
CN101588133A (zh) * 2008-05-23 2009-11-25 群康科技(深圳)有限公司 电源电路和液晶显示装置
TWI371150B (en) * 2008-08-20 2012-08-21 Delta Electronics Inc Fan system and power source reverse protection apparatus thereof
US8945735B2 (en) * 2009-02-23 2015-02-03 Samsung Sdi Co., Ltd. Built-in charge circuit for secondary battery and secondary battery with the built-in charge circuit
JP5391001B2 (ja) * 2009-09-07 2014-01-15 ダイヤモンド電機株式会社 車載用負荷制御回路
US8817439B2 (en) * 2009-12-07 2014-08-26 International Rectifier Corporation Power delivery circuit having protection switch for reverse battery condition
CN102136724B (zh) * 2011-01-26 2013-10-09 华为技术有限公司 直流电源输入防反接和缓启动保护方法及装置
CN103050964A (zh) * 2011-10-12 2013-04-17 昆山广兴电子有限公司 逆向电压保护装置
US10424948B2 (en) 2015-07-01 2019-09-24 Carrier Corporation Receptacle for monitoring and controlling parallel batteries
US10148099B2 (en) * 2015-07-01 2018-12-04 Carrier Corporation System and method for monitoring and controlling parallel batteries
JP6531941B2 (ja) 2015-07-08 2019-06-19 パナソニックIpマネジメント株式会社 回路装置、点灯装置、及びそれを用いた車両
CN107968641B (zh) * 2017-12-29 2020-12-01 生迪智慧科技有限公司 负载开关电路、电池组件及多电源系统
CN110970961B (zh) * 2018-12-06 2021-06-08 宁德时代新能源科技股份有限公司 用电保护电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3421133A1 (de) * 1984-06-07 1985-12-12 Philips Patentverwaltung Schaltungsanordnung zur versorgung der regel- und steuereinrichtung eines geregelten gleichspannungswandlers
US5068570A (en) 1989-01-26 1991-11-26 Koito Manufacturing Co., Ltd. Lamp lighting circuit with an overload protection capability
JPH06348350A (ja) 1993-06-10 1994-12-22 Matsushita Electric Works Ltd 電源装置
US5519557A (en) * 1993-11-19 1996-05-21 Chrysler Corporation Power supply polarity reversal protection circuit
JPH07250468A (ja) * 1994-03-11 1995-09-26 Fujitsu Ltd Dc/dcコンバータ
JP4003255B2 (ja) 1997-05-16 2007-11-07 株式会社デンソー 車両用電気機器装置の保護装置

Also Published As

Publication number Publication date
US20020141124A1 (en) 2002-10-03
US6707654B2 (en) 2004-03-16
JP2002297250A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
JP3545721B2 (ja) 保護装置
EP1309060B1 (en) High voltage discharge lamp device
US9350238B2 (en) Power supply device for vehicle including a boosting converter circuit
JP4429387B2 (ja) 三相発電機の出力電圧の制御装置
CN106253753B (zh) 半导体装置
JP4532875B2 (ja) 電力変換装置
WO2007015520A1 (ja) 電源装置
US20200287538A1 (en) Semiconductor integrated circuit
JP4003255B2 (ja) 車両用電気機器装置の保護装置
JP4327713B2 (ja) 電気機械における制御電子装置に給電するための回路装置
WO2019053952A1 (ja) 異常検出装置
KR100573994B1 (ko) 차량용 발전기의 전압제어장치
JP4000621B2 (ja) 車両用負荷駆動装置
JP3676168B2 (ja) 電源供給制御装置
JP5391001B2 (ja) 車載用負荷制御回路
JP2002175124A (ja) 車両用電源回路
JP3740899B2 (ja) 放電灯装置
JP4590387B2 (ja) グロープラグ駆動装置
JP4619167B2 (ja) 放電灯点灯装置
EP1448028B1 (en) Discharge lamp operating apparatus
JP4055206B2 (ja) 直流電源回路
JP4085269B2 (ja) 放電灯点灯装置
JP2004148869A (ja) 車両用電力制御装置
JP3138179B2 (ja) チョッパ式スイッチング電源
JP5003035B2 (ja) Pol電源回路の保護回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees