JP3541918B2 - 液晶表示装置および集積回路素子 - Google Patents
液晶表示装置および集積回路素子 Download PDFInfo
- Publication number
- JP3541918B2 JP3541918B2 JP19384597A JP19384597A JP3541918B2 JP 3541918 B2 JP3541918 B2 JP 3541918B2 JP 19384597 A JP19384597 A JP 19384597A JP 19384597 A JP19384597 A JP 19384597A JP 3541918 B2 JP3541918 B2 JP 3541918B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- liquid crystal
- crystal display
- terminal
- fpc2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルと、駆動回路基板等を有する液晶表示装置（すなわち、液晶表示モジュール）および集積回路素子に関する。
【０００２】
【従来の技術】
例えばアクティブ・マトリクス方式の液晶表示装置の液晶表示素子では、液晶層を介して互いに対向配置されるガラス等からなる２枚の透明絶縁基板のうち、その一方のガラス基板の液晶層側の面に、そのｘ方向に延在し、ｙ方向に並設されるゲート線群と、このゲート線群と絶縁されてｙ方向に延在し、ｘ方向に並設されるドレイン線群とが形成されている。
【０００３】
これらのゲート線群とドレイン線群とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ（ＴＦＴ）と透明画素電極とが形成されている。
【０００４】
ゲート線に走査信号が供給されることにより、薄膜トランジスタがオンされ、このオンされた薄膜トランジスタを介してドレイン線からの映像信号が画素電極に供給される。
【０００５】
なお、ドレイン線群の各ドレイン線はもちろんのこと、ゲート線群の各ゲート線においても、それぞれ透明絶縁基板の周辺にまで延在されて外部端子を構成し、この外部端子にそれぞれ接続されて映像駆動回路、ゲート走査駆動回路、すなわち、これらを構成する複数個の駆動ＩＣ（半導体集積回路）が該透明絶縁基板の周辺に外付けされるようになっている。つまり、これらの各駆動ＩＣを搭載したテープキャリアパッケージ（ＴＣＰ）を基板の周辺に複数個外付けする。
【０００６】
しかし、このように透明絶縁基板は、その周辺に駆動ＩＣが搭載されたＴＣＰが外付けされる構成となっているので、これらの回路によって、透明絶縁基板のゲート線群とドレイン線群との交差領域によって構成される表示領域の輪郭と、該透明絶縁基板の外枠の輪郭との間の領域（通常、額縁と称している）の占める面積が大きくなってしまい、液晶表示モジュールの外形寸法を小さくしたいという要望に反する。
【０００７】
それゆえ、このような問題を少しでも解消するために、すなわち、液晶表示素子の高密度化と液晶表示モジュールの外形をできる限り縮小したいとの要求から、ＴＣＰ部品を使用せず、映像駆動ＩＣおよびゲート走査駆動ＩＣを透明絶縁基板上に直接搭載する構成が提案された。このような実装方式をフリップチップ方式、あるいはチップ・オン・ガラス（ＣＯＧ）方式という。
【０００８】
また、フリップチップ方式の液晶表示装置に関しては、例えば同一出願人による特開平８−１２２８０６号公報に記載されている。
【０００９】
【発明が解決しようとする課題】
従来、コントローラ部と電源部の機能を有するインターフェイス回路基板上に直接ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装され、パッケージに収納される集積回路素子において、その下面にマトリクス状に設けられた電極端子のピン配列に関しては、十分考慮されておらず、入力信号端子、出力信号端子、モード設定端子、電源端子、グランド端子はランダムに割り振られていた。このため、インターフェイス回路基板における配線の引き回しが複雑となり、不要な迂回配線が増加し、有効な配線領域が減少して電源やグランドの配線幅が減少し、この結果、回路基板の面積が増大したり、ＥＭＩノイズ対策が弱くなる問題があった。
【００１０】
本発明の目的は、集積回路素子のピン配列を最適化し、インターフェイス回路基板の配線を単純化し、配線の迂回、複雑な引き回しを低減できる液晶表示装置および集積回路素子を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明の液晶表示装置は、液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする。
また、液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置し、かつ、電源端子、グランド端子を該ＩＣの周辺部に割り当てて配置したことを特徴とする。
さらに、本発明の集積回路素子は、マトリクス状端子を有する集積回路素子において、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする。
このように集積回路素子のピン配列を最適化することにより、インターフェイス回路基板の配線を単純化し、配線の迂回、複雑な引き回しを低減し、該回路基板の効率的な配線レイアウトが容易に実現でき、その結果、該回路基板の面積を縮小できる。つまり、同一基板幅ならより多くの配線を引くことができ、配線数が同じなら基板幅を縮小できる。また、集積回路素子の周辺部に電源端子、グランド端子を集めて配線することにより、電源やグランドの配線幅やベタパターンの面積を増やすことが可能となり、このような電源線やグランド線でその周辺をシールドでき、その結果、ＥＭＩノイズ等を低減できる。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰返しの説明は省略する。
【００１６】
《液晶表示モジュールの全体構成》
図１（Ａ）は液晶表示モジュールの組立完成後の表示側から見た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は後側面図、（Ｅ）は前側面図である。
【００１７】
図１において、ＳＨＤは金属板からなる上側金属製シールドケース、ＷＤは表示窓、ＰＮＬは重ね合わせた２枚の透明絶縁基板の一方の基板上に駆動ＩＣを搭載してなるフリップチップ方式液晶表示パネル（液晶表示素子やＬＣＤ（リキッド クリスタル ディスプレイ）とも称す）、ＡＲは有効画素エリア、ＨＬＤ１〜４は該モジュールのパソコン等への取付穴、ＬＰＣ１、ＬＰＣ２はバックライトの蛍光管のランプケーブル、ＬＣＴはインバータとの接続コネクタである。
【００１８】
図２（Ａ）は液晶表示モジュールの組立完成後の裏面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線における断面図、（Ｄ）はフレームグランド部を示す要部断面図である。
【００１９】
図２において、ＬＦは金属板からなる下側金属製シールドケース、ＤＲＨはシールドケースＬＦの下（底）面に貫通する複数個の穴、ＤＲＷは各開口ＤＲＷの回りの凹み（図２（Ｂ）、（Ｃ）参照）、ＦＧＨはフレームグランド穴、ＳＵＰはコネクタＣＴ４（図８、６参照）を下から支持する凹み、ＣＴ１はインターフェイスコネクタ、ＨＬＤ１〜４は該モジュールのパソコン等への取付穴、ＳＣＲはシールドケースＬＦを枠状保持体ＭＬ（図５参照）にねじ等により固定するための穴である。
【００２０】
図１、２において、両ケースＳＨＤ、ＬＦにそれぞれ設けた４個の取付穴ＨＬＤ１〜４は、当該モジュールを表示部としてパソコン、ワープロ等の情報処理装置にねじ等を用いて実装するための穴（ＨＬＤ２とＨＬＤ４は閉じた穴でなく切り欠き）である。両者に設けた取付穴ＨＬＤ１〜４にねじ等を通して情報処理装置に固定、実装する。本体コンピュータ（ホスト）からの信号と必要な電源は、モジュール裏面に位置するインターフェイスコネクタＣＴ１を介して、モジュール内のインターフェイス回路基板のコントローラ部および電源部に供給する。
【００２１】
以下、各構成部品の具体的な構成を図１〜図２０に示し、各部材について詳しく説明する。
【００２２】
《上側金属製シールドケースＳＨＤと下側金属製シールドケースＬＦ》
図１に上側シールドケースＳＨＤの上面、各側面が示され、図２（Ａ）に下側シールドケースＬＦの下面が示される。
【００２３】
メタルフレームとも称されるシールドケースＳＨＤ、ＬＦは、１枚の金属板をプレス加工技術により、打ち抜きと折り曲げ加工により作製される。ＷＤは液晶表示パネルＰＮＬを視野に露出させる開口である表示窓である。ケースＳＨＤは、厚さ０．４ｍｍのステンレス板（強度大）からなり、ケースＬＦは、厚さ０．３ｍｍのアルミ板からなる。
【００２４】
図２（Ａ）に示すように、下側金属製シールドケースＬＦの底面には、多数の貫通した穴ＤＲＨ、すなわち、１個の大きな穴と１４個の小さな穴と、その周囲に該ケースＬＦと一体にモジュール内部に向かう（図２（Ｂ）、（Ｃ）参照）凹みＤＲＷがそれぞれ設けられている。この多数の穴ＤＲＷを設けたことにより、軽量化を実現し、シールドケースＬＦ作製用金属板をプレス加工するときに、該金属板にその１本の対角線を境とする反りの発生を抑制し、かつ、バックライト等から発生する熱を放熱する。また、凹みＤＲＷを設けたことにより、シールドケースＬＦの強度が増す。また、モジュール内部に向かう凹みＤＲＷの最上部は、反射シートＲＦＳを介してバックライトの導光板ＧＬＢに当接し、該導光板ＧＬＢを支持する。すなわち、図２（Ｂ）、（Ｃ）に示すように、図２（Ａ）の左側から右側に向かって軽量化のため厚さが漸次減少する断面形状が略台形状の導光板ＧＬＢを支持するように、（Ｂ）の厚さｄ１の導光板ＧＬＢの部分を支える凹みＤＲＷの高さｈ１よりも（Ｃ）の厚さｄ２の導光板ＧＬＢの部分を支える凹みＤＲＷの高さｈ２の方が高くなっている。なお、図２のＳＵＰは、回路基板ＦＰＣ２を介してコネクタＣＴ４を下から支持する凹みである（図４（Ａ）参照）。
【００２５】
図３（Ａ）は図１（Ａ）のＩ−Ｉ切断線における液晶表示モジュールの要部断面図、（Ｂ）は図１（Ａ）のＩＩ−ＩＩ切断線における該モジュールの要部断面図である。
【００２６】
通常、上側シールドケースＳＨＤの各側面は、それとそれぞれ重なる下側ケースＬＦの各側面の外側に配置されている。図３に示すように、液晶表示パネルＰＮＬの端辺に接続されたドレイン側多層フレキシブル回路基板ＦＰＣ２を液晶表示パネルＰＮＬの表示面に対して略垂直に（後で詳述）、上下フレームＳＨＤ、ＬＦの側面のかみ合わせ部に配置する場合、ドレイン側多層フレキシブル回路基板ＦＰＣ２がその反発力により外側に開くので、下側ケースＬＦ側面を内側にしようとすると、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに下側ケースＬＦが挿入しにくく、組立が困難になる。また、後で《フレームグランド》のところで詳細に説明するように、図２（Ｄ）に示す回路基板ＦＰＣ２のフレームグランドパッドＦＧＰを上側金属製ケースＳＨＤのフレームグランドＦＧ１に接続するのも困難となる。
【００２７】
したがって、図３（Ａ）、図１（Ｅ）に示すように、回路基板ＦＰＣ２に隣接する上側シールドケースＳＨＤの側面を、それと重ね合わされる下側シールドケースＬＦの側面より内側に位置させることにより、回路基板ＦＰＣ２の液晶表示パネルＰＮＬへの接続側から、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに上側シールドケースＳＨＤを先に挿入することとなるので、モジュールの組立が容易となる。また、回路基板ＦＰＣ２付きパネルＰＮＬに上側シールドケースＳＨＤを挿入した後、下側シールドケースＬＦを挿入する際、回路基板ＦＰＣ２の広がりが上側ケースＳＨＤで抑えられているので、挿入が容易で組立性がよい。
【００２８】
また、図２（Ｄ）に示すように、上側ケースＳＨＤの側面が下側ケースＬＦの側面より内側なので、ケースＳＨＤのフレームグランドＦＧ１と回路基板ＦＰＣ２のフレームグランドパッドＦＧＰとを電気的に接続できる。
【００２９】
なお、図１（Ｂ）、（Ｃ）、（Ｄ）の各側面図では、それぞれ図４（Ａ）、（Ｂ）、図３（Ｂ）から明らかなように、上側シールドケースＳＨＤが外側に位置している。
【００３０】
図３（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）において、ＢＭは液晶表示パネルＰＮＬの有効画素エリアＡＲの周辺部に設けたブラックマトリクス、ＶＩＮＣ１は、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１と偏光板ＰＯＬ１との間に設けた視角拡大フィルム、ＶＩＮＣ２はパネルＰＮＬの上部透明ガラス基板ＳＵＢ２と偏光板ＰＯＬ２との間に設けた視角拡大フィルム、ＢＡＴは両面粘着テープ、図３（Ａ）、（Ｂ）において、ＧＣはゴムクッション（後述）、図３（Ａ）において、ＬＨＳは高周波のかかる蛍光管ＬＰの上面を覆い、高周波ノイズから駆動ＩＣ１をシールドする銅テープ等からなる導電性シールド、ＤＳＰＣはスペーサ、図３（Ｂ）において、ＳＰＣ４はスペーサ、図４（Ａ）において、ＦＧＰ４はフレームグランドパッド（後述）、図４（Ｂ）において、ＦＵＳは液晶表示パネルＰＮＬの上下透明ガラス基板ＳＵＢ１、ＳＵＢ２間に封入した液晶を封止する封止剤、ＮＬは下側金属製シールドケースＬＦと嵌合する上側金属製シールドケースＳＨＤに設けた固定用爪である。
【００３１】
図１７（Ａ）〜（Ｄ）は上側金属製シールドケースＳＨＤの４個の角部を示す斜視図、（Ｅ）〜（Ｈ）は下側金属製シールドケースＬＦの４個の角部を示す斜視図である。図１７（Ａ）は図１（Ａ）の左下角部、（Ｂ）は右下角部、（Ｃ）は右上角部、（Ｄ）は左上角部、図１７（Ｅ）は図２（Ａ）の左下角部、（Ｆ）は右下角部、（Ｇ）は右上角部、（Ｈ）は左上角部を示す。
【００３２】
金属製シールドケースの２個の側面が交じわろうとする角部は、従来、切断加工により、交わろうとする部分を切り欠き、該２側面を上面に対して折り曲げていた。このように素材の一部を切り欠いているため、該シールドケースの機械的強度が小さかった。本例では、図１７（Ａ）〜（Ｄ）に示すように、上側金属製シールドケースＳＨＤおよび下側金属製シールドケースＬＦの各４個の角部近傍に、絞り加工により丸みを設け、その近傍の両側面が交わる部分に切り欠きを設けることなく、該両側面が接続されている。このように金属製ケースＳＨＤ、ＬＦの各角部は、絞り加工により側面を折り曲げ、素材の一部を切り欠いてないので、ケースＳＨＤ、ＬＦの機械的強度が大きい。したがって、モジュールの機械的強度、信頼性を向上できる。
【００３３】
《ゲート側およびドレイン側多層フレキシブル基板ＦＰＣ１、ＦＰＣ２》
図９（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１の正面図、（Ｂ）は（Ａ）のＩ−Ｉ切断線における要部断面図である。
【００３４】
（Ａ）において、Ｊｉ〜Ｊｖｉｉｉは、それぞれ８個配置されたゲート側駆動ＩＣ毎の端子の中心位置を示す。ＦＨＬは治具の固定ピンにさす液晶表示パネルＰＮＬとの３個の位置決め穴、ＣＴ３はインターフェイス回路基板ＰＣＢのコネクタＣＴＲ３と接続するコネクタ、ＥＰは該回路基板ＦＰＣ１の上面に片面実装したコンデンサ、ＣＵＴは切り欠き、（Ｂ）において、ＴＭは出力端子、ＬＩは導体層、ＢＦ１、ＢＦ２、ＢＦ３はポリイミドフィルムである。
【００３５】
図８（Ａ）はドレイン側多層フレキシブル回路基板ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）は右側面図である。
【００３６】
（Ａ）において、Ｊ１〜Ｊ１２は、それぞれ１２個配置されたドレイン側駆動ＩＣ毎の端子の中心位置を示す。
【００３７】
図８（Ｄ）は端子の中心位置Ｊ１に対応する部分の回路基板ＦＰＣ２の要部拡大正面図、（Ｅ）は端子の中心位置Ｊ２〜Ｊ１１に対応する部分の回路基板ＦＰＣ２の要部拡大正面図、（Ｆ）は端子の中心位置Ｊ１２に対応する部分の回路基板ＦＰＣ２の要部拡大正面図である。
【００３８】
図８において、ＦＨＬは回路基板ＦＰＣ２の両端に設けられ、治具の固定ピンにさす液晶表示パネルＰＮＬとの位置決め穴、ＥＰは回路基板ＦＰＣ２の下面に片面実装したコンデンサ、ＦＧＰは回路基板ＦＰＣ２の下側面に突出して３個設けたフレームグランドパッド、ＣＴ４はインターフェイス回路基板ＰＣＢのコネクタＣＴＲ４と接続するコネクタ、ＢＦ１、ＢＦ２はポリイミドフィルム、ＡＬＭＤはパネルＰＮＬとのアラインメントマーク、ＴＭは出力端子である。
【００３９】
図６（Ａ）は液晶表示パネルＰＮＬの短辺に取り付けたゲート側多層フレキシブル回路基板ＦＰＣ１と、パネルＰＮＬの長辺に取り付け折り曲げかつ回路基板ＰＣＢにコネクタＣＴ４を挿入した状態のドレイン側多層フレキシブル回路基板ＦＰＣ２と、液晶表示パネルＰＮＬの正面図、（Ｂ）は右側面図、（Ｃ）はパネルＰＮＬとゲート側回路基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとドレイン側回路基板ＦＰＣ２との位置関係を示す（Ａ）のＩ−Ｉ切断線における要部断面図である。
【００４０】
図６の左側の８個のＩＣ２は垂直走査回路（ゲート）側の駆動ＩＣチップ、下側の１２個のＩＣ１は映像信号駆動回路（ドレイン）側の駆動ＩＣチップで、異方性導電膜や紫外線硬化剤等を使用して透明ガラス基板ＳＵＢ１上にチップ・オン・ガラス（ＣＯＧ）実装されている（図６（Ｃ）参照）。従来法では、駆動ＩＣチップがテープ オートメイティド ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ（ＴＣＰ）を異方性導電膜を使用して液晶表示パネルＰＮＬに接続していた。ＣＯＧ実装では、直接駆動ＩＣを使用するため、前記のＴＡＢ工程が不要となり工程短縮となり、テープキャリアも不要となるため原価低減の効果もある。さらに、ＣＯＧ実装は、高精細・高密度液晶表示パネルＰＮＬの実装技術として適している。本例では、パネルＰＮＬの片側の長辺側にドレインドライバＩＣ１を一列に並べ、ドレイン線を片側の長辺側に引き出した。
【００４１】
ドレイン線あるいはゲート線を交互に引き出す方式では、その引き出し線と駆動ＩＣの出力側バンプとの接続は容易になるが、周辺回路基板をパネルの対向する２長辺の外周部に配置する必要が生じ、このため外形寸法が片側引き出しの場合よりも大きくなるという問題があった。特に、表示色数が増えると表示データのデータ線数が増加し、情報処理装置の最外形が増加する。このため、本例では、多層フレキシブル基板を使用し、ドレイン線を片側のみに引き出すことで従来の問題を解決する。
【００４２】
図６（Ａ）に示すように、ゲート側フレキシブル回路基板ＦＰＣ１は、液晶表示パネルＰＮＬの短辺側の透明ガラス基板ＳＵＢ１の上面端辺（ドライバＩＣ２の外側）のゲート線の端子に異方性導電膜を介して接続され、ドレイン側フレキシブル回路基板ＦＰＣ２は、パネルＰＮＬの長辺側の透明ガラス基板ＳＵＢ１の上面端辺（ドライバＩＣ１の外側）のドレイン線の端子に異方性導電膜を介して接続されている。
【００４３】
図７（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）に対応する比較例を示す図である。
【００４４】
図７の比較例では、液晶表示パネルＰＮＬの端辺に接続されたドレイン側多層フレキシブル回路基板ＦＰＣ２は、図７（Ｂ）に示すように、液晶表示パネルＰＮＬの裏面に折り返され、両面粘着テープ（図示省略）を介して該裏面に接着され、パネルＰＮＬとバックライト（図３参照）の間に配置されていた。数回折り返し重ね合わされた（後で詳述）回路基板ＦＰＣ２の厚み（例えば１ｍｍ）は、モジュール厚の構成要素となるため、モジュール厚を薄くする障害となる。また、両面粘着テープで回路基板ＦＰＣ２をＰＮＬ、すなわち、透明ガラス基板ＳＵＢ１の裏面に貼り付けるため、その後不良が判明した該回路基板ＦＰＣ２を修理するのに両面粘着テープを剥がさなければならないため、修理が困難である。さらに、両面粘着テープを剥がすと、粘着剤の一部が基板ＳＵＢ１裏面に残って凹凸ができ、その後、ドライバＩＣ１の不良が判明し、交換を要する場合、基板ＳＵＢ１裏面に存在する粘着剤の凹凸が、基板ＳＵＢ１表面にドライバＩＣ１を再搭載するときに支承をきたす。
【００４５】
図３（Ａ）、図６（Ｂ）に示すように、液晶表示パネルＰＮＬの端辺に接続されたドレイン側フレキシブル回路基板ＦＰＣ２は、液晶表示パネルＰＮＬの表示面に対して略垂直に配置されている。すなわち、回路基板ＦＰＣ２が液晶表示パネルＰＮＬと導光板ＧＬＢとの間からなくなり、数回折り返し重ね合わされた多層回路基板ＦＰＣ２の厚みが、モジュール厚の構成要素とならない構造となっている。したがって、モジュールの薄型化が可能である。また、パネルＰＮＬとの接続部に対する回路基板ＦＰＣ２の曲げ角度が、図７（Ｂ）の１８０度から図６（Ｂ）の９０度へと半減するため、回路基板ＦＰＣ２のパネルＰＮＬとの圧着部へのストレスが低減し、該圧着部の信頼性が向上する。
【００４６】
また、回路基板ＦＰＣ２を両面粘着テープで液晶表示パネルＰＮＬのガラス基板ＳＵＢ１裏面に貼り付けないため、回路基板ＦＰＣ２の修理やドライバＩＣ１の再搭載が容易である。
【００４７】
なお、ドレイン側多層フレキシブル回路基板ＦＰＣ２の外側に向かう反発力は、下側金属製シールドケースＬＦの側面より内側に位置する上側金属製シールドケースＳＨＤの側面により抑えられる。
【００４８】
《インターフェイス回路基板ＰＣＢ》
図１０（Ａ）は、コントローラ部および電源部の機能を有するインターフェイス回路基板ＰＣＢの裏面（下面）図、（Ｂ）はインターフェイス回路基板ＰＣＢの正面（上面）図である。
【００４９】
本例では、基板ＰＣＢはガラスエポキシ材からなる８層の多層プリント基板を採用した。多層フレキシブル基板も使用可能であるが、この部分は折り曲げ構造を採用しなかったため、価格が相対的に安い多層プリント基板とした。
【００５０】
電子部品は主に情報処理装置の表示面から見て裏面側である基板ＰＣＢの下面に搭載されるが、上面にもコンデンサＥＰや階調抵抗Ｒが搭載される。表示制御装置用として、１個の集積回路素子ＴＣＯＮ（タイミング コンバータ）を基板ＰＣＢ上に配置している。集積回路素子ＴＣＯＮは、プリント基板上に集積回路ＩＣを直接ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装される。インターフェイスコネクタＣＴ１は、基板ＰＣＢのほぼ中央に位置し、さらに、ロー ボルテージ ディファレンシャル シグナリング回路ＬＶＤＳ、ハイブリッド集積回路ＨＩ、オペアンプ、複数の抵抗、コンデンサ、高周波ノイズ除去用回路部品が搭載されている。
【００５１】
また、ハイブリッド集積回路ＨＩは、回路の一部をハイブリッド集積化し、小さな回路基板の上面および下面に主に電源供給用の複数個の集積回路や電子部品が実装されて構成され、回路基板ＰＣＢ上に１個実装されている。図示は省略するが、ハイブリッド集積回路ＨＩのリードを長く形成し、回路基板ＰＣＢとハイブリッド集積回路ＨＩとの間の回路基板ＰＣＢ上にも抵抗、コンデンサ等を含む電子部品が複数個実装されている。
【００５２】
また、ゲートドライバ基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとの電気的接続手段として、本例では、コネクタＣＴ３とコネクタＣＴＲ３を使用している。
【００５３】
インターフェイス基板ＰＣＢの上面は、情報処理装置から見て表面側であり、ＥＭＩ（エレクトロ マグネティック インタフィアレンス（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）、すなわち、電磁波障害）ノイズが最も輻射されるポテンシャルが高い方向である。このため、本例では、多層の表面導体層をほぼ全面にグランドのベタ状あるいはメッシュ状パターンで被覆している。図示はしないが、ソルダレジストの下に銅導体のメッシュ状パターンが貫通穴部分を除いて全面被覆形成されている。このメッシュ状パターンは、基板ＰＣＢの下面のグランドパターンＦＧＰと電気的に接続することで、ＥＭＩノイズ輻射を減少させることができる。なお、グランドパターンＦＧＰは、基板ＰＣＢのグランドパターンＦＧＰとシールドケースＳＨＤのグランドとをつなぎ、さらに、コネクタＣＴ１からくるグランドと半田付けすることにより、本体側のグランドに接続される。
【００５４】
前述したように、フレキシブル基板ＦＰＣ１、２も、基板の表面導体層はメッシュ状パターンで被覆されており、液晶表示パネルＰＮＬの２辺の外周部は、全て直流電位で固定され、効果的に基板内側からのＥＭＩノイズ輻射を減少させることができる。
【００５５】
図４（Ａ）は図１（Ａ）のＩＩＩ−ＩＩＩ切断線における液晶表示モジュールの要部断面図、（Ｂ）は図１（Ａ）のＩＶ−ＩＶ切断線における該モジュールの要部断面図である。
【００５６】
図４（Ａ）に示すように、インターフェイス回路基板ＰＣＢは、液晶表示パネルＰＮＬと一部重ね合わせられ、下部透明絶縁基板ＳＵＢ１の下面の下側に配置されている。また、ゲートドライバフレキシブル基板ＦＰＣ１は、その一端辺がパネルＰＮＬの透明ガラス基板ＳＵＢ１と直接電気的機械的に接続され、ドレイン側と異なり、折り曲げることなく、ほぼその全幅がインターフェイス回路基板ＰＣＢの上に重ね合わせられている。このように、インターフェイス回路基板ＰＣＢを液晶表示パネルＰＮＬと一部重ね合わせ、さらに、ゲートドライバ回路基板ＦＰＣ１をインターフェイス回路基板ＰＣＢ上に重ね合わせて配置することにより、額縁部の幅、面積を縮小でき、液晶表示パネルＰＮＬおよび該パネルを表示部として組み込んだパソコン、ワープロ等の情報処理装置の外形寸法を縮小できる。
【００５７】
図１９（Ａ）は、図１０（Ａ）に示したインターフェイス回路基板ＰＣＢに実装される表示制御装置用の集積回路素子ＴＣＯＮの下面図、（Ｂ）は側面図、（Ｃ）は集積回路素子ＴＣＯＮの下面の本例のピン配列の概略を示す図、（Ｄ）は集積回路素子ＴＣＯＮの下面の比較例のピン配列の概略を示す図である。
【００５８】
図１９（Ａ）、（Ｂ）において、ＴＴは集積回路素子ＴＣＯＮの下面にマトリクス状に設けた端子、（Ｃ）、（Ｄ）において、Ｐは電源端子、Ｇはグランド端子、Ｉは入力信号端子、Ｏは出力信号端子、Ｍは機能モード設定端子である。
【００５９】
なお、集積回路素子ＴＣＯＮは、回路基板ＰＣＢ上に直接ボールグリッドアレイ実装される。集積回路素子ＴＣＯＮの下面に設けられるマトリクス状電極端子ＴＴのピン配列に関しては、図１９（Ｄ）に示す比較例のように、十分考慮されておらず、入力信号端子Ｉ、出力信号端子Ｏ、モード設定端子Ｍ、電源端子Ｐ、グランド端子Ｇはランダムに割り振られていた。このため、回路基板ＰＣＢにおける配線の引き回しが複雑となり、不要な迂回配線が増加し、有効な配線領域が減少して電源やグランドの配線幅が減少し、この結果、回路基板の面積が増大したり、ＥＭＩノイズ対策が弱くなる問題があった。
【００６０】
本例では、図１９（Ｃ）に概略を示すように、それぞれ複数本存在する電源端子Ｐ、グランド端子Ｇを集積回路素子ＴＣＯＮの周辺部に割り当てて配置する。また、それぞれ複数本存在する入力信号端子Ｉ、出力信号端子Ｏ、モード設定端子Ｍを各グループ毎にまとめて配置する。すなわち、モード設定端子Ｍを中央部に集め、入力信号端子Ｉおよび出力信号端子Ｏを、周辺部を除く中央部にそれぞれ片側ずつ反対側に集めている。このように集積回路素子ＴＣＯＮのピン配列を最適化することにより、回路基板ＰＣＢの配線が単純化され、配線の迂回、複雑な引き回しを低減することができ、回路基板ＰＣＢの効率的な配線レイアウトが容易に実現でき、その結果、回路基板ＰＣＢの面積を縮小できる。つまり、同一基板幅ならより多くの配線を引くことができ、配線数が同じなら基板幅を縮小できる。
【００６１】
また、集積回路素子ＴＣＯＮの周辺部に電源端子Ｐ、グランド端子Ｇを集めて配線することにより、電源やグランドの配線幅やベタパターンの面積を増やすことが可能となり、このような電源線やグランド線やベタパターンでその周辺をシールドでき、その結果、ＥＭＩノイズ等を低減できる。
【００６２】
《インターフェイス回路基板ＰＣＢの最外形状》
図１８（Ａ）は本例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣＢの要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｄ）は比較例の分割後の回路基板ＰＣＢの要部平面図である。
【００６３】
図１８（Ａ）、（Ｃ）において、ＦＲは複数枚の回路基板ＰＣＢを支持する枠、ＰＦＲは回路基板ＰＣＢの切り離し用ミシン目、（Ｂ）、（Ｄ）において、ＰＦＰはばりである。
【００６４】
図１８（Ｃ）に示すように、枠ＦＲに面付けされた回路基板ＰＣＢでは、枠ＦＲに切り離し用ミシン目ＰＦＲを介して、複数枚の回路基板ＰＣＢが繋がっている。回路基板ＰＣＢを１個に分割するときは、ミシン目ＰＦＲ部に亀裂を作り、枠ＦＲから分離する。このとき、（Ｄ）に示すように、ミシン目ＰＦＲ部の一部が回路基板ＰＣＢの本体側にばりＰＦＰとして一部残ってしまう。
【００６５】
図１８（Ｃ）、（Ｄ）に示す比較例では、ミシン目ＰＦＲを回路基板ＰＣＢの最外形部に配置しているため、回路基板ＰＣＢを分割すると、（Ｄ）に示すように、ばりＰＦＰが基板ＰＣＢの最外形部から突出してしまう。このため、回路基板ＰＣＢをモジュールに実装する際、回路基板ＰＣＢをモールドケースに収納することができず、めんどうで時間のかかるばりを削る作業が必要となる。また、モールドケースの回路基板ＰＣＢ収納部に、ばりＰＦＰの寸法を考慮しなければならず、回路基板ＰＣＢとモールドケース間の距離が大きくなって、モジュールの小型化に不利となる。なお、この距離を小さくしようとすると、ばり取り作業が必要となる。
【００６６】
本例では、図１８（Ａ）に示すように、回路基板ＰＣＢの外形輪郭に凹部ＧＮを有し、該凹部ＧＮにミシン目ＰＦＲが配置されている。したがって、回路基板ＰＣＢを分割した後、（Ｂ）に示すように、ばりＰＦＰは凹部ＧＮに位置するので、ばりＰＦＰが基板ＰＣＢの最外形部から突出しない。なお、凹部ＧＮの深さは、比較例のばりＰＦＰ残り長さより長く取る。ばりＰＦＰ残り長さは、最大１ｍｍである。
【００６７】
この結果、モールドケースの回路基板ＰＣＢ収納部に、ばりＰＦＰの寸法を考慮する必要がなくなり、回路基板ＰＣＢとモールドケース間の距離を小さくでき、モジュールの小型化に有利である。また、ばり取り作業が不要となる。
【００６８】
図５は下（裏）面側から見た枠状保持体ＭＬとそれに収納されるバックライト（導光板ＧＬＢ、各種シート、蛍光管ＬＰ等）およびインターフェイス回路基板ＰＣＢ等を示す全体分解斜視図である。
【００６９】
インターフェイス回路基板ＰＣＢは、図５に示すように、枠状保持体ＭＬの片側短辺側端部に該回路基板ＰＣＢの外形輪郭と略一致して設けた収納凹部に収納される。該保持体ＭＬの端に一体に設けたピンＰＩＮに、回路基板ＰＣＢの一端に設けた１個の穴ＦＨＬ（図１０）が挿入され、位置が決められ保持される。回路基板ＰＣＢのパネルＰＮＬ表示面と平行な回転運動は、前記収納する凹部の側壁により妨げられる。また、図５の保持具ＢＬＯ１、ＢＬＯ２が、枠状保持体ＭＬにはめ込まれ、回路基板ＰＣＢが保持される。
【００７０】
《ドレイン側多層フレキシブル回路基板ＦＰＣ２とインターフェイス回路基板ＰＣＢとの電気的接続》
図６（Ａ）、（Ｃ）、図４（Ａ）から明らかなように、ドレイン側多層フレキシブル回路基板ＦＰＣ２とインターフェイス回路基板ＰＣＢとは、液晶表示パネルＰＮＬの隣接する図６（Ａ）の下側長辺と左側短辺の２端辺に沿って互いに直角に配置されている。図３（Ａ）に示したように、液晶表示パネルＰＮＬの端辺に接続された回路基板ＦＰＣ２は、パネルＰＮＬの表示面に対して略垂直に配置されている。回路基板ＰＣＢに隣接する回路基板ＦＰＣ２の端部には、回路基板ＰＣＢとの接続用のコネクタＣＴ４を設けた凸部（図８（Ａ）のＣＴ４の部分）が設けられている。パネルＰＮＬの表示面に対して略垂直に配置された回路基板ＦＰＣ２の端部が、図６（Ａ）に示すように、回路基板ＦＰＣ１の方へ略直角に曲げられ、図６（Ｃ）に示すように、コネクタＣＴ４が回路基板ＰＣＢの下面のコネクタＣＴＲ４に接続される。
【００７１】
比較例の回路基板ＦＰＣ２と回路基板ＰＣＢとの電気的接続は、図７（Ｃ）に示されるが、回路基板ＦＰＣ２の本体部分は、図７（Ｂ）に示すように、パネルＰＮＬのガラス基板ＳＵＢ１の裏面に両面テープ（図示省略）で接着されているので、回路基板ＰＣＢへ向かうために該本体部分から突出し、コネクタＣＴ４が設けられる凸部の長さが長くなる。大きな基板からこのような凸部を有するＬ字形のフレキシブル基板を取る際、凸部が長いと、材料取り効率が低下し、製造コストの増加を招く。
【００７２】
前記のように、本発明では、回路基板ＦＰＣ２の本体部分をパネルＰＮＬの表示面に対して略垂直に配置し、回路基板ＰＣＢ近傍で回路基板ＦＰＣ２の本体部分を厚さ方向に折り曲げて回路基板ＰＣＢと接続しているため、凸部の長さを短くでき、回路基板ＦＰＣ２の形状を長方形状に近くできる。したがって、フレキシブル基板の前記材料取り効率が向上し、製造コストを低減できる。なお、本発明における回路基板ＦＰＣ２の凸部の長さは１．１ｃｍ、図７の比較例の凸部の長さは２．５ｃｍである。
【００７３】
《ドレイン側多層フレキシブル回路基板ＦＰＣ２の折りたたみ実装》
図１３は、液晶表示パネルＰＮＬにフレキシブル回路基板ＦＰＣ１、ＦＰＣ２を取り付けた平面図である図６（Ａ）と同様の図であるが、ドレイン側フレキシブル回路基板ＦＰＣ２を液晶表示パネルＰＮＬに取り付け後、折り返していない状態を示す図である。
【００７４】
図１４は図１３において、ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け折り返し、表示面に対して垂直に配置してなく、回路基板ＰＣＢにコネクタＣＴ４を挿入接続しない状態を示す図である。
【００７５】
図１５（Ａ）〜（Ｃ）は図１３、１４の回路基板ＦＰＣ２の折り曲げ方を示す側面図である。
【００７６】
図１３〜１５では、折りたたむ部分（多層配線部分）ｂが３個ある。ａは１層部分で、部分ｂ相互間の部分ａは折り返し部である。
【００７７】
図１５（Ａ）の右側部分ｂを中央部分ｂの上に折り重ね、両面粘着テープで貼り付け、この２個重ねたものを左側部分ｂの下に重ね、両面粘着テープで貼り付ける（（Ｂ）に示す）。３個重ねた回路基板ＦＰＣ２は、（Ｃ）に示すように垂直に折り曲げ、パネルＰＮＬの表示面と略垂直に配置される。回路基板ＦＰＣ２上に搭載されたコンデンサＥＰは、（Ｃ）に示すように、パネルＰＮＬ側に向き、図３（Ａ）に示すように、それに隣接する枠状保持体ＭＬの側面に設けた開口内に配置され、上側金属製シールドケースＳＨＤとのショートが防止される。該コンデンサＥＰは、ランプ反射シートＬＳに隣接する。また、図１５（Ｃ）に示すように、フレームグランドパッドＦＧＰは、略垂直に配置された回路基板ＦＰＣ２の下方に突出して、上側金属製シールドケースＳＨＤのフレームグランドＦＧ１と接触する（図２（Ｄ）参照。後述）。
【００７８】
図１６（Ａ）〜（Ｃ）はコネクタＣＴ４を設けた回路基板ＦＰＣ２の凸部を含めて図示した図１５（Ａ）〜（Ｃ）と同様の図である。
【００７９】
図１６（Ａ）に示すように、回路基板ＦＰＣ２を折りたたんで、（Ｂ）に示す状態にし、（Ｃ）に示すように、回路基板ＦＰＣ２をパネルＰＮＬの表示面と略垂直に配置すると、コネクタＣＴ４を有する部分ｂが（Ｃ）に示す位置となり、コネクタＣＴ４がインターフェイス回路基板ＰＣＢの下面のコネクタＣＴＲ４と接続可能になる。
【００８０】
図２０は液晶表示パネルＰＮＬの端辺に接続されたゲート側多層フレキシブル回路基板ＦＰＣ１と、それに重ねて配置されたインターフェイス回路基板ＰＣＢを示す要部斜視図である。
【００８１】
図２０、図４（Ａ）、図６（Ｃ）に示すように、液晶表示パネルＰＮＬの短辺に接続されたゲート側フレキシブル回路基板ＦＰＣ１と、枠状保持体ＭＬに保持収納されるインターフェイス回路基板ＰＣＢとは、パネルＰＮＬの該短辺に沿って、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１を挟んで上下重ねて配置されている。
【００８２】
インターフェイス回路基板ＰＣＢとゲート側レキシブル回路基板ＦＰＣ１とを重ねて実装しようとすると、回路基板ＰＣＢの回路基板ＦＰＣ１と相対する面上には、コンデンサＥＰ等の電子部品を実装することができない。このため、回路基板ＰＣＢは、部品片面実装となり、該回路基板ＰＣＢの外形寸法を縮小することが困難となる。これがモジュール外形寸法の小型化を制限する要因となっている。
【００８３】
本例では、図１０（Ａ）、（Ｂ）に示すように、インターフェイス回路基板ＰＣＢの両面に各種部品を実装する。（Ｂ）に示すように、回路基板ＰＣＢの回路基板ＦＰＣ１と相対する面上にも、コンデンサＥＰを実装している。一方、図２０、図９（Ａ）に示すように、ゲート側多層フレキシブル回路基板ＦＰＣ１に複数個（ここでは７個）の切り欠きＣＵＴを設ける。多層フレキシブル回路基板ＦＰＣ１の部品、すなわち、コンデンサＥＰの実装、スルーホールＴＨの配置箇所を、該回路基板ＦＰＣ１の幅広の部分にまとめ、切り欠きＣＵＴを設けた幅狭の部分を配線のみの領域とする。回路基板ＦＰＣ１の幅方向に信号線を引き出すためにある程度の幅が必要なので、該幅広の部分が必要である。図２０に示すように、切り欠き部ＣＵＴに、インターフェイス回路基板ＰＣＢの該フレキシブル回路基板ＦＰＣ１に相対する面上に実装した電子部品のコンデンサＥＰを配置した。すなわち、フレキシブル回路基板ＦＰＣ１の切り欠き部ＣＵＴでは、インターフェイス回路基板ＰＣＢの回路基板ＦＰＣ１と面する面側にも部品実装が可能となり、回路基板ＰＣＢの部品両面実装が実現できる。この結果、回路基板ＰＣＢの高密度部品実装に有利であり、回路基板ＰＣＢの外形寸法の縮小が可能となり、モジュールの外形の小型化に効果がある。なお、回路基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとは、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１を挟んで重ねて配置されるので、切り欠きＣＵＴ部に配置すべき回路基板ＰＣＢ面上の部品は、その厚さがガラス基板ＳＵＢ１の厚さより大きいものを配置する。
【００８４】
《フレームグランド》
図８（Ａ）〜（Ｃ）に示すように、ドレイン側多層フレキシブル回路基板ＦＰＣ２の下側側面に３個のフレームグランドパッドＦＧＰが所定の間隔を置いて設けられている。一方、それに対応して上側金属製シールドケースＳＨＤの図１（Ｅ）に示す側面には、図２（Ｄ）に示すように、それと一体に下方向に突出する３個のフレームグランドＦＧ１が設けられている。該フレームグランドＦＧ１に対応する下側金属製シールドケースＬＦの位置に、図２（Ａ）、（Ｄ）に示すように、フレームグランドＦＧ１を折り曲げる作業のためにフレームグランド穴ＦＧＨが３個あけられている。図２（Ｄ）に示すように、シールドケースＳＨＤのフレームグランドＦＧ１（図示しないが、中央に丸い穴を有する）は、モジュール組立の最後のシールドケースＳＨＤとＬＦを嵌合する工程において、フレームグランド穴ＦＧＨを介して、モジュール内部に向かって折り曲げられることにより、フレームグランドＦＧ１とフレームグランドパッドＦＧＰとが電気的に接続される。このように、回路基板ＦＰＣ２のグランドラインと、インピーダンスの十分低い金属製シールドケースＳＨＤとをフレームグランドＦＧ１を介して電気的に接続したので、安定したグランドラインを供給することができ、高周波領域におけるグランドラインを強化することができる。したがって、外部から侵入したり、内部で発生するノイズの影響を除くことができるので、安定した表示品質が得られ、また、ＥＭＩを引き起こす有害な輻射電波の発生を抑制することができる。なお、シールドケースＳＨＤと電気的に接続する回路基板は、ドレイン線駆動フレキシブル基板ＦＰＣ２であり、ゲート線走査駆動フレキシブル基板ＦＰＣ１にはフレームグランドを取っていないが、これはドレイン側フレキシブル基板ＦＰＣ２に入力されるクロックは速く、ノイズが発生し易く、ゲート側フレキシブル基板ＦＰＣ１に入力されるクロックは遅く、ノイズが発生しにくいためであり、また、フレームグランドパッドＦＧＰをフレキシブル基板ＦＰＣ２の伸張方向に間隔をあけて３個配置したことにより、電源、グランドの電位がより安定となるので、シールドケースＳＨＤと１点で接続するよりも、インピーダンスマッチングを良好に取ることができる。また、回路基板の信号入力側から遠い部分でフレームグランドを取ることは、グランドをより安定でき、かつ、フレキシブル基板のアンテナとしての効果を防ぐことができる。なお、フレームグランドＦＧ１とフレームグランドパッドＦＧＰとの半田付けを行わなくてもよいので、組立工数を低減できる。さらに、フレームグランド専用の金属板が不要である。
【００８５】
図４（Ａ）において、ＦＧＰ４は、ドレイン側フレキシブル回路基板ＦＰＣ２のコネクタＣＴ４を有する凸部下面（凸部下面両端に２個）に設けたフレームグランドパッドであり、下側金属製シールドケースＬＦの凹みＳＵＰ（図２（Ａ）参照）を介して電気的に接続される。また、図４（Ａ）に示すように、図１４の回路基板ＦＰＣ２の左側端部にもフレームグランドパッドＦＧＰ２が設けられ、上側金属製シールドケースＳＨＤのフレームグランドＦＧ２と電気的に接続される。
【００８６】
《ゴムクッションＧＣ》
ゴムクッションＧＣは、図３（Ａ）、（Ｂ）に示される。ゴムクッションＧＣは、液晶表示パネルＰＮＬの下部透明ガラス基板ＳＵＢ１の額縁周辺の端辺下面とバックライトを収納する枠状保持体ＭＬとの間に配置されている。ゴムクッションＧＣの弾性を利用して、金属製シールドケースＳＨＤ、ＬＦを装置内部方向に押し込むことにより、図１（Ｂ）に示す側面では、保持体ＭＬの凸部ＦＫがシールドケースＳＨＤの開口に嵌合し、図１（Ｃ）に示す側面では、図４（Ｂ）に示すように、シールドケースＳＨＤの爪ＮＬがシールドケースＬＦに嵌合し、図１（Ｄ）に示す側面では、図３（Ｂ）に示すように、保持体ＭＬの凸部ＦＫがシールドケースＳＨＤの開口ＦＨに嵌合するとともに、図１（Ｄ）に示すように、シールドケースＬＦの切断加工により一体に設けた爪ＮＬ２がシールドケースＳＨＤの開口ＦＨ２に折り曲げられ、図１（Ｅ）に示す側面では、図３（Ａ）に示すように、シールドケースＳＨＤの絞り加工により一体に設けた凸部ＦＫがシールドケースＬＦの開口ＦＨに嵌合する。すなわち、各凸部とそれに対応する開口との嵌合がストッパとして機能し、上側シールドケースＳＨＤと枠状保持体ＭＬと下側シールドケースＬＦとが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。したがって、組立が容易で製造コストを低減できる。また、機械的強度が大きく、耐振動衝撃性が高く、装置の信頼性を向上できる。なお、ゴムクッションＧＣには、片側に粘着材（図示省略）が付いており、基板ＳＵＢ１の所定個所に貼られる。
【００８７】
《バックライト》
図５に、下（裏）面側から見た枠状保持体ＭＬとそれに収納されるバックライト（導光板ＧＬＢ、各種シート、蛍光管ＬＰ等）およびインターフェイス回路基板ＰＣＢ等が全体分解斜視図で示される。
【００８８】
図５、図３および図４において、ＲＦＳは反射シート、ＧＬＢは導光板、ＳＰＳは拡散シート、ＰＲＳはプリズムシート、ＰＯＲは偏光反射シート、ＭＬは一体成型により形成された枠状保持体（モールドケース）、ＬＰ（図５、図３（Ａ）参照）はバックライトの光源である冷陰極蛍光管、図５のＧＢは蛍光管ＬＰを支持するゴムブッシュである。なお、図５では、ランプケーブルＬＰＣ１、２（図１（Ａ）、図２（Ａ）、図４（Ｂ）のＬＰＣ２参照）、インバータ用の接続コネクタＬＣＴは図示省略してある（（図１（Ａ）、図２（Ａ）参照）。
【００８９】
液晶表示パネルＰＮＬを背面から照らすサイドライト方式バックライトは、１本の冷陰極蛍光管ＬＰ、蛍光管ＬＰのランプケーブルＬＰＣ１、２、蛍光管ＬＰおよびランプケーブルＬＰＣ１、２を保持する２個のゴムブッシュＧＢ、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して配置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面に配置された反射シートＲＦＳ、拡散シートＳＰＳの上面全面に接して配置されたプリズムシートＰＲＳ、偏光反射シートＰＯＲ等から構成される。
【００９０】
図３（Ａ）に示されるランプ反射シートＬＳは、蛍光管ＬＰを反射シートＬＳ上に配置した後、丸めて１８０度折り曲げ、粘着材を有する両面テープ（図示省略）により、その一端を導光板ＧＬＢの端辺上面に接着し、かつ、他端を導光板ＧＬＢの端辺下面の反射シートＲＦＳに接着させて保持する。
【００９１】
また、本例では、コンパクトに実装を行うためと、ＥＭＩノイズへの悪影響がないようにランプケーブルＬＰＣの配線を工夫した。すなわち、２本のランプケーブルＬＰＣ１、２の内、グランド電圧側のケーブルＬＰＣ１は、平たい帯状となっており、蛍光管ＬＰの一端から引き出され、導光板ＧＬＢの短辺とそれに隣接する長辺の２辺に沿って、該短辺側では枠状保持体ＭＬの側壁と導光板ＧＬＢの側壁との間に配置され、該長辺側では、枠状保持体ＭＬの側壁に設けた溝ＧＬＯ１内に配置される。また、高圧側ケーブルＬＰＣ２は、断面が略円状で、蛍光管ＬＰの他端から引き出され、インバータ（インバータ電源回路）ＩＶに接続される部分に近いように短く配線し、導光板ＧＬＢのもう一方の短辺側の枠状保持体ＭＬの側壁に設けた溝ＧＬＯ２内に配置される。図５において、ＧＬＯ１は枠状保持体ＭＬに設けたランプケーブルＬＰＣ１の収納案内溝（図３（Ｂ）参照）、ＧＬＯ２は枠状保持体ＭＬに設けたランプケーブルＬＰＣ２の収納案内溝（図４（Ｂ）参照）である。
【００９２】
なお、導光板ＧＬＢは、軽量化のため、蛍光管ＬＰの長軸と垂直に切った断面形状が略台形状となっている。
【００９３】
《拡散シートＳＰＳ》
拡散シートＳＰＳは、導光板ＧＬＢの上に載置され、導光板ＧＬＢの上面から発せられる光を拡散し、液晶表示パネルＰＮＬに均一に光を照射する。
【００９４】
《プリズムシートＰＲＳ》
プリズムシートＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平滑面で、上面がプリズム面となっている。プリズム面は、例えば、互いに平行直線状に配列された断面形状がＶ字状の複数本の溝からなる。言い換えれば、多数本の３角柱状のプリズムを平行に配列してなる。プリズムシートＰＲＳは、拡散シートＳＰＳから広い角度範囲にわたって拡散される光をプリズムシートＰＲＳの法線方向に集めることにより、バックライトの輝度を向上させることができる。したがって、バックライトを低消費電力化することができ、その結果、モジュールを小型化、軽量化することができ、製造コストを低減することができる。なお、プリズムシートＰＲＳを２枚使用する場合は、２枚のプリズムシートＰＲＳの各溝の伸張方向が直交するように、２枚重ねて配置される。
【００９５】
《偏光反射シートＰＯＲ》
偏光反射シートＰＯＲは、プリズムシートＰＲＳの上に載置され、特定の偏光軸の光のみ透過させ、それ以外の偏光軸の光を導光板ＧＬＢ側に反射させて、偏光板ＰＯＬ１を透過する光のみを取り出し、光利用効率を向上させる。
【００９６】
《反射シートＲＦＳ》
反射シートＲＦＳは、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面から発せられる光を液晶表示パネルＰＮＬの方へ反射させる。
【００９７】
《枠状保持体ＭＬ》
モールド成型により形成した枠状保持体ＭＬは、合成樹脂で１個の型で一体成型することにより作られ、図５、図３、図４に示すように、蛍光管ＬＰ、ランプケーブルＬＰＣ１、２、導光板ＧＬＢ等の保持部材、すなわち、バックライト収納ケースであり、多層フレキシブル回路基板ＦＰＣ１、ＦＰＣ２が接続された液晶表示パネルＰＮＬの収納ケースであり、さらに、インターフェイス回路基板ＰＣＢの収納ケースである。すなわち、シールドケースＳＨＤ、ＬＦを除くほとんどの部品を収納、保持する。組立工程においては、枠状保持体ＭＬの上面に回路基板ＦＰＣ１、２付き液晶表示パネルＰＮＬを収納し、保持体ＭＬを逆さにして、その下面からインターフェイス回路基板ＰＣＢを収納し、次いで、保持体ＭＬの下面から該保持体ＭＬ内にバックライト構成部品を順次収納していき、バックライトが収納し終わったら、保持体ＭＬの上面に上側シールドケースＳＨＤを被せ、保持体ＭＬの下面に下側シールドケースＬＦを被せる。各部品収納組立時、枠状保持体ＭＬは位置出し治具の機能を果たすようになっている。枠状保持体ＭＬは、金属製シールドケースＳＨＤ、ＬＦと、各固定部材の嵌合と弾性体（ゴムクッションＧＣ）の作用により、しっかりと合体するので、モジュールの耐振動衝撃性、耐熱衝撃性が向上でき、信頼性を向上できる。
【００９８】
《冷陰極蛍光管ＬＰの配置位置》
細長い蛍光管ＬＰは、図３（Ａ）、図５に示すように、モジュール内において、液晶表示パネルＰＮＬの長辺の一方に実装されたドレイン側駆動ＩＣの下の枠状保持体ＭＬ内のスペースに配置されている。これにより、モジュールの外形寸法を小さくすることができる。
【００９９】
《信号の流れ》
図１１は液晶表示モジュールの各ドライバの概略構成と、信号の流れを示すブロック図である。
【０１００】
図１２は図１１に対応する比較例を示す図である。
【０１０１】
図１１において、本体コンピュータからの制御信号（クロック、表示タイミング信号、同期信号）は、インターフェイスコネクタ（ＣＴ１）を経て、インターフェイス回路基板（ＰＣＢ）に供給され、そのコントローラ部でクロック、シフトクロックおよび表示データの制御信号が生成され、コネクタＣＴＲ４、ＣＴ４を経て、Ｄドライバ（ドレインドライバ）に供給され、液晶表示パネル（ＰＮＬ）のドレイン線に供給される。なお、その途中にあるＬＶＤＳ（ロー ボルテージ ディファレンシャル シグナリング（Ｌｏｗ Ｖｏｌｔａｇｅ ｄｅｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｌｉｎｇ））は、コンピュータ側から送られて来る変調のかかった表示信号を復調し、ＴＣＯＮ（タイミング コンバータ）が処理することができる表示信号を出力するものであり、また、ＴＣＯＮは表示制御用の集積回路素子であり、インターフェイス回路基板（ＰＣＢ）上に設けられている。
【０１０２】
コンピュータ側から送られて来る表示信号に変調をかけ、変調のかかった信号をＬＶＤＳで復調し、原表示信号を取り出し、原表示信号をＴＣＯＮに入力するシステム構成により、インターフェイスコネクタＣＴ１部で発生するＥＭＩノイズを低減し、インターフェイスコネクタＣＴ１の接続ピン数も低減することができ、接続の信頼性が上がる。
【０１０３】
また、コンピュータからの電源電圧は、ＤＣ／ＤＣコンバータ（図１０（Ａ）のハイブリッド集積回路ＨＩに相当する）で、▲１▼〜▲３▼の３系統の電圧に変換され、▲２▼１７Ｖ系と▲３▼−５Ｖ系がレベルシフト回路およびコネクタＣＴＲ３、ＣＴ３を経て、Ｇドライバ（ゲートドライバ）に供給され、パネル（ＰＮＬ）のゲート線に供給される。ＤＣ／ＤＣコンバータにより変換された▲１▼８Ｖ系は、階調電圧回路に供給され、演算増幅回路ＯＰ ＡＭＰ（オペアンプ）に供給され、コネクタＣＴＲ３、ＣＴ３を経て、パネル（ＰＮＬ）の対向共通電極に供給される。また、▲１▼８Ｖ系は、Ｄドライバにも供給される。
【０１０４】
図１１に示す実施例では、図１２に示す比較例のＤＣ／ＤＣコンバータの信号系統が▲１▼１０Ｖ系、▲２▼１７Ｖ系、▲３▼−５Ｖ系、▲４▼５Ｖ系の４系統から、▲１▼８Ｖ系、▲２▼１７Ｖ系、▲３▼−５Ｖ系の３系統に減少されている。図１２の▲４▼５Ｖ系は、ＬＶＤＳに供給するためだけに作られる。また、比較例のＯＰ ＡＭＰが３個から１個に減少されている。
【０１０５】
図１１に示す実施例では、電源電圧が外部から供給される電源電圧と同じ３．３ＶのＬＶＤＳを用いることにより、インターフェイスコネクタＣＴ１を通して外部から供給される電源電圧を直接ＬＶＤＳに供給するので、図１２に示す比較例と比べて、５Ｖ系のＤＣ／ＤＣコンバータが不要となり、消費電力が低減される。
【０１０６】
図１２に示す比較例で考えると、ＬＶＤＳを動かすために必要なトータルの電力Ｐは、ＬＶＤＳの電源電圧をＶ、ＬＶＤＳの電源ラインに流れる電流をＩ、ＤＣ／ＤＣコンバータの変換効率をαとすると、
Ｐ＝（Ｖ・Ｉ）／αとなる。
【０１０７】
これに対し、図１１に示す実施例では、ＬＶＤＳが外部の電源から直接電力の供給を受けるので、ＬＶＤＳを動かすために必要なトータルの電力Ｐは、
Ｐ＝Ｖ・Ｉとなる。
【０１０８】
一般に、ＤＣ／ＤＣコンバータの変換効率αは、１よりも少ない（図１２に示す比較例では０．７３）ので、図１１に示す実施例の方が、図１２に示す比較例よりも、消費電力が低減される。
【０１０９】
特に、ＬＶＤＳの消費電力は、図１２で見ると３７２．０ｍＷで、他の部分、例えばＯＰ ＡＭＰ、階調抵抗、レベルシフト＋Ｇドライバブロックなどと比べ、液晶表示装置の消費電力に占める割合が大きい。一般に、ＬＶＤＳは、コンピュータからインターフェイスコネクタＣＴ１を介して送られて来る高周波（３２．５ＭＨｚ以上）の信号を扱うため、高速で動作する必要があるので、消費電力が高くなる。したがって、ＬＶＤＳの電源電圧を外部電源の電圧と同じにして、外部電源からＤＣ／ＤＣコンバータを介さずに、ＬＶＤＳに電力を供給することにより、外部電源から見た液晶表示装置の消費電力を低減することができる。
【０１１０】
また、図１１に示す実施例では、表示制御装置の機能を持つＴＣＯＮも、ＴＣＯＮの電源電圧を外部電源の電圧と同じにして、外部電源から直接電力の供給を受けている。ＴＣＯＮの消費電力も液晶表示装置の消費電力に占める割合が大きいので、ＴＣＯＮの電源も外部電源から直接供給を受けることにより、さらに消費電力を低減することができる。ＴＣＯＮもＬＶＤＳから送られて来る高周波（３２．５ＭＨｚ以上）の映像信号を扱うため、高速で動作する必要があるので、消費電力が高くなる。
【０１１１】
また、図１２に示す比較例では、階調電圧回路の出力である階調電圧（Ｖ１〜Ｖ９）を演算増幅回路ＯＰ ＡＭＰで増幅して、Ｄドライバに供給している。これに対し、図１１に示す実施例では、階調電圧回路の出力は、ＯＰ ＡＭＰを介さずに、直接Ｄドライバに供給しているので、さらに消費電力を削減することができた。具体的には、３８．９ｍＷの電力を削減することができた。従来は、階調電圧回路の出力は、複数のＤドライバに並列に供給する必要があるため、ＯＰＡＭＰにより電力を増幅する必要があった。しかし、Ｄドライバの改良により、ＯＰ ＡＭＰにより電力を増幅しなくても階調電圧回路の出力を複数の、具体的には、図６（Ａ）に示すように１２個までの、Ｄドライバに供給しても問題を生じないことが分かったので、階調電圧回路の出力を直接Ｄドライバに供給する構成が得られた。
【０１１２】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、前記実施の形態では、アクティブ・マトリクス方式の液晶表示装置に適用した例を示したが、単純マトリクス方式の液晶表示装置にも適用可能である。また、前記実施の形態では、フリップチップ方式の液晶表示装置に適用した例を示したが、その他の方式の液晶表示装置にも適用可能である。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、集積回路素子のピン配列を最適化することにより、該回路基板の効率的な配線レイアウトが実現でき、該回路基板の面積を縮小でき、かつ、ＥＭＩノイズ等を低減できる。
【図面の簡単な説明】
【図１】（Ａ）は液晶表示モジュールの表示側から見た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は後側面図、（Ｅ）は前側面図である。
【図２】（Ａ）はモジュールの裏面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線断面図、（Ｄ）はフレームグランド部を示す要部断面図である。
【図３】（Ａ）は図１（Ａ）のモジュールのＩ−Ｉ切断線断面図、（Ｂ）は図１（Ａ）のＩＩ−ＩＩ切断線断面図である。
【図４】（Ａ）は図１（Ａ）のＩＩＩ−ＩＩＩ切断線断面図、（Ｂ）は図１（Ａ）のＩＶ−ＩＶ切断線断面図である。
【図５】下面側から見た枠状保持体ＭＬとそれに収納されるバックライトおよびインターフェイス回路基板ＰＣＢ等を示す全体分解斜視図である。
【図６】（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１と、ドレイン側多層フレキシブル回路基板ＦＰＣ２と、パネルＰＮＬの正面図、（Ｂ）は右側面図、（Ｃ）は（Ａ）のＩ−Ｉ切断線断面図である。
【図７】（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）に対応する比較例を示す図である。
【図８】（Ａ）はドレイン側多層フレキシブル回路基板ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は端子の中心位置Ｊ１に対応する部分の拡大正面図、（Ｅ）は端子の中心位置Ｊ２〜Ｊ１１に対応する部分の拡大正面図、（Ｆ）は端子の中心位置Ｊ１２に対応する部分の拡大正面図である。
【図９】（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１の正面図、（Ｂ）は（Ａ）のＩ−Ｉ切断線断面図である。
【図１０】（Ａ）は、インターフェイス回路基板ＰＣＢの裏（下）面図、（Ｂ）は該回路基板ＰＣＢの正（上）面図である。
【図１１】図１１はモジュールの各ドライバの概略構成と、信号の流れを示すブロック図である。
【図１２】図１２は図１１に対応する比較例を示す図である。
【図１３】ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け後、折り返していない状態を示す図６（Ａ）と同様の図である。
【図１４】図１３において、ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け折り返し、回路基板ＰＣＢにコネクタＣＴ４を挿入しない状態を示す図である。
【図１５】（Ａ）〜（Ｃ）は図１３、１４の回路基板ＦＰＣ２の折り曲げ方を示す側面図である。
【図１６】（Ａ）〜（Ｃ）はコネクタＣＴ４を設けた回路基板ＦＰＣ２の凸部を含めた図１５（Ａ）〜（Ｃ）と同様の図である。
【図１７】（Ａ）〜（Ｄ）は上側金属製シールドケースＳＨＤの４個の角部を示す斜視図、（Ｅ）〜（Ｈ）は下側金属製シールドケースＬＦの４個の角部を示す斜視図である。
【図１８】（Ａ）は本例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣＢの要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は比較例の分割後の回路基板ＰＣＢの要部平面図である。
【図１９】（Ａ）は、集積回路素子ＴＣＯＮの下面図、（Ｂ）は側面図、（Ｃ）は集積回路素子ＴＣＯＮの下面の本例のピン配列の概略を示す図、（Ｄ）は比較例のピン配列の概略を示す図である。
【図２０】ゲート側多層フレキシブル回路基板ＦＰＣ１と、それに重ねて配置されたインターフェイス回路基板ＰＣＢを示す要部斜視図である。
【符号の説明】
ＰＣＢ…インターフェイス回路基板、ＴＣＯＮ…集積回路素子、ＴＴ…端子、Ｐ…電源端子、Ｇ…グランド端子、Ｉ…入力信号端子、Ｏ…出力信号端子、Ｍ…モード設定端子、
ＦＲ…枠、ＰＦＲ…切り離し用ミシン目、ＰＦＰ…ばり。
【発明の属する技術分野】
本発明は、液晶表示パネルと、駆動回路基板等を有する液晶表示装置（すなわち、液晶表示モジュール）および集積回路素子に関する。
【０００２】
【従来の技術】
例えばアクティブ・マトリクス方式の液晶表示装置の液晶表示素子では、液晶層を介して互いに対向配置されるガラス等からなる２枚の透明絶縁基板のうち、その一方のガラス基板の液晶層側の面に、そのｘ方向に延在し、ｙ方向に並設されるゲート線群と、このゲート線群と絶縁されてｙ方向に延在し、ｘ方向に並設されるドレイン線群とが形成されている。
【０００３】
これらのゲート線群とドレイン線群とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ（ＴＦＴ）と透明画素電極とが形成されている。
【０００４】
ゲート線に走査信号が供給されることにより、薄膜トランジスタがオンされ、このオンされた薄膜トランジスタを介してドレイン線からの映像信号が画素電極に供給される。
【０００５】
なお、ドレイン線群の各ドレイン線はもちろんのこと、ゲート線群の各ゲート線においても、それぞれ透明絶縁基板の周辺にまで延在されて外部端子を構成し、この外部端子にそれぞれ接続されて映像駆動回路、ゲート走査駆動回路、すなわち、これらを構成する複数個の駆動ＩＣ（半導体集積回路）が該透明絶縁基板の周辺に外付けされるようになっている。つまり、これらの各駆動ＩＣを搭載したテープキャリアパッケージ（ＴＣＰ）を基板の周辺に複数個外付けする。
【０００６】
しかし、このように透明絶縁基板は、その周辺に駆動ＩＣが搭載されたＴＣＰが外付けされる構成となっているので、これらの回路によって、透明絶縁基板のゲート線群とドレイン線群との交差領域によって構成される表示領域の輪郭と、該透明絶縁基板の外枠の輪郭との間の領域（通常、額縁と称している）の占める面積が大きくなってしまい、液晶表示モジュールの外形寸法を小さくしたいという要望に反する。
【０００７】
それゆえ、このような問題を少しでも解消するために、すなわち、液晶表示素子の高密度化と液晶表示モジュールの外形をできる限り縮小したいとの要求から、ＴＣＰ部品を使用せず、映像駆動ＩＣおよびゲート走査駆動ＩＣを透明絶縁基板上に直接搭載する構成が提案された。このような実装方式をフリップチップ方式、あるいはチップ・オン・ガラス（ＣＯＧ）方式という。
【０００８】
また、フリップチップ方式の液晶表示装置に関しては、例えば同一出願人による特開平８−１２２８０６号公報に記載されている。
【０００９】
【発明が解決しようとする課題】
従来、コントローラ部と電源部の機能を有するインターフェイス回路基板上に直接ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装され、パッケージに収納される集積回路素子において、その下面にマトリクス状に設けられた電極端子のピン配列に関しては、十分考慮されておらず、入力信号端子、出力信号端子、モード設定端子、電源端子、グランド端子はランダムに割り振られていた。このため、インターフェイス回路基板における配線の引き回しが複雑となり、不要な迂回配線が増加し、有効な配線領域が減少して電源やグランドの配線幅が減少し、この結果、回路基板の面積が増大したり、ＥＭＩノイズ対策が弱くなる問題があった。
【００１０】
本発明の目的は、集積回路素子のピン配列を最適化し、インターフェイス回路基板の配線を単純化し、配線の迂回、複雑な引き回しを低減できる液晶表示装置および集積回路素子を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明の液晶表示装置は、液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする。
また、液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置し、かつ、電源端子、グランド端子を該ＩＣの周辺部に割り当てて配置したことを特徴とする。
さらに、本発明の集積回路素子は、マトリクス状端子を有する集積回路素子において、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする。
このように集積回路素子のピン配列を最適化することにより、インターフェイス回路基板の配線を単純化し、配線の迂回、複雑な引き回しを低減し、該回路基板の効率的な配線レイアウトが容易に実現でき、その結果、該回路基板の面積を縮小できる。つまり、同一基板幅ならより多くの配線を引くことができ、配線数が同じなら基板幅を縮小できる。また、集積回路素子の周辺部に電源端子、グランド端子を集めて配線することにより、電源やグランドの配線幅やベタパターンの面積を増やすことが可能となり、このような電源線やグランド線でその周辺をシールドでき、その結果、ＥＭＩノイズ等を低減できる。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰返しの説明は省略する。
【００１６】
《液晶表示モジュールの全体構成》
図１（Ａ）は液晶表示モジュールの組立完成後の表示側から見た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は後側面図、（Ｅ）は前側面図である。
【００１７】
図１において、ＳＨＤは金属板からなる上側金属製シールドケース、ＷＤは表示窓、ＰＮＬは重ね合わせた２枚の透明絶縁基板の一方の基板上に駆動ＩＣを搭載してなるフリップチップ方式液晶表示パネル（液晶表示素子やＬＣＤ（リキッド クリスタル ディスプレイ）とも称す）、ＡＲは有効画素エリア、ＨＬＤ１〜４は該モジュールのパソコン等への取付穴、ＬＰＣ１、ＬＰＣ２はバックライトの蛍光管のランプケーブル、ＬＣＴはインバータとの接続コネクタである。
【００１８】
図２（Ａ）は液晶表示モジュールの組立完成後の裏面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線における断面図、（Ｄ）はフレームグランド部を示す要部断面図である。
【００１９】
図２において、ＬＦは金属板からなる下側金属製シールドケース、ＤＲＨはシールドケースＬＦの下（底）面に貫通する複数個の穴、ＤＲＷは各開口ＤＲＷの回りの凹み（図２（Ｂ）、（Ｃ）参照）、ＦＧＨはフレームグランド穴、ＳＵＰはコネクタＣＴ４（図８、６参照）を下から支持する凹み、ＣＴ１はインターフェイスコネクタ、ＨＬＤ１〜４は該モジュールのパソコン等への取付穴、ＳＣＲはシールドケースＬＦを枠状保持体ＭＬ（図５参照）にねじ等により固定するための穴である。
【００２０】
図１、２において、両ケースＳＨＤ、ＬＦにそれぞれ設けた４個の取付穴ＨＬＤ１〜４は、当該モジュールを表示部としてパソコン、ワープロ等の情報処理装置にねじ等を用いて実装するための穴（ＨＬＤ２とＨＬＤ４は閉じた穴でなく切り欠き）である。両者に設けた取付穴ＨＬＤ１〜４にねじ等を通して情報処理装置に固定、実装する。本体コンピュータ（ホスト）からの信号と必要な電源は、モジュール裏面に位置するインターフェイスコネクタＣＴ１を介して、モジュール内のインターフェイス回路基板のコントローラ部および電源部に供給する。
【００２１】
以下、各構成部品の具体的な構成を図１〜図２０に示し、各部材について詳しく説明する。
【００２２】
《上側金属製シールドケースＳＨＤと下側金属製シールドケースＬＦ》
図１に上側シールドケースＳＨＤの上面、各側面が示され、図２（Ａ）に下側シールドケースＬＦの下面が示される。
【００２３】
メタルフレームとも称されるシールドケースＳＨＤ、ＬＦは、１枚の金属板をプレス加工技術により、打ち抜きと折り曲げ加工により作製される。ＷＤは液晶表示パネルＰＮＬを視野に露出させる開口である表示窓である。ケースＳＨＤは、厚さ０．４ｍｍのステンレス板（強度大）からなり、ケースＬＦは、厚さ０．３ｍｍのアルミ板からなる。
【００２４】
図２（Ａ）に示すように、下側金属製シールドケースＬＦの底面には、多数の貫通した穴ＤＲＨ、すなわち、１個の大きな穴と１４個の小さな穴と、その周囲に該ケースＬＦと一体にモジュール内部に向かう（図２（Ｂ）、（Ｃ）参照）凹みＤＲＷがそれぞれ設けられている。この多数の穴ＤＲＷを設けたことにより、軽量化を実現し、シールドケースＬＦ作製用金属板をプレス加工するときに、該金属板にその１本の対角線を境とする反りの発生を抑制し、かつ、バックライト等から発生する熱を放熱する。また、凹みＤＲＷを設けたことにより、シールドケースＬＦの強度が増す。また、モジュール内部に向かう凹みＤＲＷの最上部は、反射シートＲＦＳを介してバックライトの導光板ＧＬＢに当接し、該導光板ＧＬＢを支持する。すなわち、図２（Ｂ）、（Ｃ）に示すように、図２（Ａ）の左側から右側に向かって軽量化のため厚さが漸次減少する断面形状が略台形状の導光板ＧＬＢを支持するように、（Ｂ）の厚さｄ１の導光板ＧＬＢの部分を支える凹みＤＲＷの高さｈ１よりも（Ｃ）の厚さｄ２の導光板ＧＬＢの部分を支える凹みＤＲＷの高さｈ２の方が高くなっている。なお、図２のＳＵＰは、回路基板ＦＰＣ２を介してコネクタＣＴ４を下から支持する凹みである（図４（Ａ）参照）。
【００２５】
図３（Ａ）は図１（Ａ）のＩ−Ｉ切断線における液晶表示モジュールの要部断面図、（Ｂ）は図１（Ａ）のＩＩ−ＩＩ切断線における該モジュールの要部断面図である。
【００２６】
通常、上側シールドケースＳＨＤの各側面は、それとそれぞれ重なる下側ケースＬＦの各側面の外側に配置されている。図３に示すように、液晶表示パネルＰＮＬの端辺に接続されたドレイン側多層フレキシブル回路基板ＦＰＣ２を液晶表示パネルＰＮＬの表示面に対して略垂直に（後で詳述）、上下フレームＳＨＤ、ＬＦの側面のかみ合わせ部に配置する場合、ドレイン側多層フレキシブル回路基板ＦＰＣ２がその反発力により外側に開くので、下側ケースＬＦ側面を内側にしようとすると、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに下側ケースＬＦが挿入しにくく、組立が困難になる。また、後で《フレームグランド》のところで詳細に説明するように、図２（Ｄ）に示す回路基板ＦＰＣ２のフレームグランドパッドＦＧＰを上側金属製ケースＳＨＤのフレームグランドＦＧ１に接続するのも困難となる。
【００２７】
したがって、図３（Ａ）、図１（Ｅ）に示すように、回路基板ＦＰＣ２に隣接する上側シールドケースＳＨＤの側面を、それと重ね合わされる下側シールドケースＬＦの側面より内側に位置させることにより、回路基板ＦＰＣ２の液晶表示パネルＰＮＬへの接続側から、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに上側シールドケースＳＨＤを先に挿入することとなるので、モジュールの組立が容易となる。また、回路基板ＦＰＣ２付きパネルＰＮＬに上側シールドケースＳＨＤを挿入した後、下側シールドケースＬＦを挿入する際、回路基板ＦＰＣ２の広がりが上側ケースＳＨＤで抑えられているので、挿入が容易で組立性がよい。
【００２８】
また、図２（Ｄ）に示すように、上側ケースＳＨＤの側面が下側ケースＬＦの側面より内側なので、ケースＳＨＤのフレームグランドＦＧ１と回路基板ＦＰＣ２のフレームグランドパッドＦＧＰとを電気的に接続できる。
【００２９】
なお、図１（Ｂ）、（Ｃ）、（Ｄ）の各側面図では、それぞれ図４（Ａ）、（Ｂ）、図３（Ｂ）から明らかなように、上側シールドケースＳＨＤが外側に位置している。
【００３０】
図３（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）において、ＢＭは液晶表示パネルＰＮＬの有効画素エリアＡＲの周辺部に設けたブラックマトリクス、ＶＩＮＣ１は、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１と偏光板ＰＯＬ１との間に設けた視角拡大フィルム、ＶＩＮＣ２はパネルＰＮＬの上部透明ガラス基板ＳＵＢ２と偏光板ＰＯＬ２との間に設けた視角拡大フィルム、ＢＡＴは両面粘着テープ、図３（Ａ）、（Ｂ）において、ＧＣはゴムクッション（後述）、図３（Ａ）において、ＬＨＳは高周波のかかる蛍光管ＬＰの上面を覆い、高周波ノイズから駆動ＩＣ１をシールドする銅テープ等からなる導電性シールド、ＤＳＰＣはスペーサ、図３（Ｂ）において、ＳＰＣ４はスペーサ、図４（Ａ）において、ＦＧＰ４はフレームグランドパッド（後述）、図４（Ｂ）において、ＦＵＳは液晶表示パネルＰＮＬの上下透明ガラス基板ＳＵＢ１、ＳＵＢ２間に封入した液晶を封止する封止剤、ＮＬは下側金属製シールドケースＬＦと嵌合する上側金属製シールドケースＳＨＤに設けた固定用爪である。
【００３１】
図１７（Ａ）〜（Ｄ）は上側金属製シールドケースＳＨＤの４個の角部を示す斜視図、（Ｅ）〜（Ｈ）は下側金属製シールドケースＬＦの４個の角部を示す斜視図である。図１７（Ａ）は図１（Ａ）の左下角部、（Ｂ）は右下角部、（Ｃ）は右上角部、（Ｄ）は左上角部、図１７（Ｅ）は図２（Ａ）の左下角部、（Ｆ）は右下角部、（Ｇ）は右上角部、（Ｈ）は左上角部を示す。
【００３２】
金属製シールドケースの２個の側面が交じわろうとする角部は、従来、切断加工により、交わろうとする部分を切り欠き、該２側面を上面に対して折り曲げていた。このように素材の一部を切り欠いているため、該シールドケースの機械的強度が小さかった。本例では、図１７（Ａ）〜（Ｄ）に示すように、上側金属製シールドケースＳＨＤおよび下側金属製シールドケースＬＦの各４個の角部近傍に、絞り加工により丸みを設け、その近傍の両側面が交わる部分に切り欠きを設けることなく、該両側面が接続されている。このように金属製ケースＳＨＤ、ＬＦの各角部は、絞り加工により側面を折り曲げ、素材の一部を切り欠いてないので、ケースＳＨＤ、ＬＦの機械的強度が大きい。したがって、モジュールの機械的強度、信頼性を向上できる。
【００３３】
《ゲート側およびドレイン側多層フレキシブル基板ＦＰＣ１、ＦＰＣ２》
図９（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１の正面図、（Ｂ）は（Ａ）のＩ−Ｉ切断線における要部断面図である。
【００３４】
（Ａ）において、Ｊｉ〜Ｊｖｉｉｉは、それぞれ８個配置されたゲート側駆動ＩＣ毎の端子の中心位置を示す。ＦＨＬは治具の固定ピンにさす液晶表示パネルＰＮＬとの３個の位置決め穴、ＣＴ３はインターフェイス回路基板ＰＣＢのコネクタＣＴＲ３と接続するコネクタ、ＥＰは該回路基板ＦＰＣ１の上面に片面実装したコンデンサ、ＣＵＴは切り欠き、（Ｂ）において、ＴＭは出力端子、ＬＩは導体層、ＢＦ１、ＢＦ２、ＢＦ３はポリイミドフィルムである。
【００３５】
図８（Ａ）はドレイン側多層フレキシブル回路基板ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）は右側面図である。
【００３６】
（Ａ）において、Ｊ１〜Ｊ１２は、それぞれ１２個配置されたドレイン側駆動ＩＣ毎の端子の中心位置を示す。
【００３７】
図８（Ｄ）は端子の中心位置Ｊ１に対応する部分の回路基板ＦＰＣ２の要部拡大正面図、（Ｅ）は端子の中心位置Ｊ２〜Ｊ１１に対応する部分の回路基板ＦＰＣ２の要部拡大正面図、（Ｆ）は端子の中心位置Ｊ１２に対応する部分の回路基板ＦＰＣ２の要部拡大正面図である。
【００３８】
図８において、ＦＨＬは回路基板ＦＰＣ２の両端に設けられ、治具の固定ピンにさす液晶表示パネルＰＮＬとの位置決め穴、ＥＰは回路基板ＦＰＣ２の下面に片面実装したコンデンサ、ＦＧＰは回路基板ＦＰＣ２の下側面に突出して３個設けたフレームグランドパッド、ＣＴ４はインターフェイス回路基板ＰＣＢのコネクタＣＴＲ４と接続するコネクタ、ＢＦ１、ＢＦ２はポリイミドフィルム、ＡＬＭＤはパネルＰＮＬとのアラインメントマーク、ＴＭは出力端子である。
【００３９】
図６（Ａ）は液晶表示パネルＰＮＬの短辺に取り付けたゲート側多層フレキシブル回路基板ＦＰＣ１と、パネルＰＮＬの長辺に取り付け折り曲げかつ回路基板ＰＣＢにコネクタＣＴ４を挿入した状態のドレイン側多層フレキシブル回路基板ＦＰＣ２と、液晶表示パネルＰＮＬの正面図、（Ｂ）は右側面図、（Ｃ）はパネルＰＮＬとゲート側回路基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとドレイン側回路基板ＦＰＣ２との位置関係を示す（Ａ）のＩ−Ｉ切断線における要部断面図である。
【００４０】
図６の左側の８個のＩＣ２は垂直走査回路（ゲート）側の駆動ＩＣチップ、下側の１２個のＩＣ１は映像信号駆動回路（ドレイン）側の駆動ＩＣチップで、異方性導電膜や紫外線硬化剤等を使用して透明ガラス基板ＳＵＢ１上にチップ・オン・ガラス（ＣＯＧ）実装されている（図６（Ｃ）参照）。従来法では、駆動ＩＣチップがテープ オートメイティド ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ（ＴＣＰ）を異方性導電膜を使用して液晶表示パネルＰＮＬに接続していた。ＣＯＧ実装では、直接駆動ＩＣを使用するため、前記のＴＡＢ工程が不要となり工程短縮となり、テープキャリアも不要となるため原価低減の効果もある。さらに、ＣＯＧ実装は、高精細・高密度液晶表示パネルＰＮＬの実装技術として適している。本例では、パネルＰＮＬの片側の長辺側にドレインドライバＩＣ１を一列に並べ、ドレイン線を片側の長辺側に引き出した。
【００４１】
ドレイン線あるいはゲート線を交互に引き出す方式では、その引き出し線と駆動ＩＣの出力側バンプとの接続は容易になるが、周辺回路基板をパネルの対向する２長辺の外周部に配置する必要が生じ、このため外形寸法が片側引き出しの場合よりも大きくなるという問題があった。特に、表示色数が増えると表示データのデータ線数が増加し、情報処理装置の最外形が増加する。このため、本例では、多層フレキシブル基板を使用し、ドレイン線を片側のみに引き出すことで従来の問題を解決する。
【００４２】
図６（Ａ）に示すように、ゲート側フレキシブル回路基板ＦＰＣ１は、液晶表示パネルＰＮＬの短辺側の透明ガラス基板ＳＵＢ１の上面端辺（ドライバＩＣ２の外側）のゲート線の端子に異方性導電膜を介して接続され、ドレイン側フレキシブル回路基板ＦＰＣ２は、パネルＰＮＬの長辺側の透明ガラス基板ＳＵＢ１の上面端辺（ドライバＩＣ１の外側）のドレイン線の端子に異方性導電膜を介して接続されている。
【００４３】
図７（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）に対応する比較例を示す図である。
【００４４】
図７の比較例では、液晶表示パネルＰＮＬの端辺に接続されたドレイン側多層フレキシブル回路基板ＦＰＣ２は、図７（Ｂ）に示すように、液晶表示パネルＰＮＬの裏面に折り返され、両面粘着テープ（図示省略）を介して該裏面に接着され、パネルＰＮＬとバックライト（図３参照）の間に配置されていた。数回折り返し重ね合わされた（後で詳述）回路基板ＦＰＣ２の厚み（例えば１ｍｍ）は、モジュール厚の構成要素となるため、モジュール厚を薄くする障害となる。また、両面粘着テープで回路基板ＦＰＣ２をＰＮＬ、すなわち、透明ガラス基板ＳＵＢ１の裏面に貼り付けるため、その後不良が判明した該回路基板ＦＰＣ２を修理するのに両面粘着テープを剥がさなければならないため、修理が困難である。さらに、両面粘着テープを剥がすと、粘着剤の一部が基板ＳＵＢ１裏面に残って凹凸ができ、その後、ドライバＩＣ１の不良が判明し、交換を要する場合、基板ＳＵＢ１裏面に存在する粘着剤の凹凸が、基板ＳＵＢ１表面にドライバＩＣ１を再搭載するときに支承をきたす。
【００４５】
図３（Ａ）、図６（Ｂ）に示すように、液晶表示パネルＰＮＬの端辺に接続されたドレイン側フレキシブル回路基板ＦＰＣ２は、液晶表示パネルＰＮＬの表示面に対して略垂直に配置されている。すなわち、回路基板ＦＰＣ２が液晶表示パネルＰＮＬと導光板ＧＬＢとの間からなくなり、数回折り返し重ね合わされた多層回路基板ＦＰＣ２の厚みが、モジュール厚の構成要素とならない構造となっている。したがって、モジュールの薄型化が可能である。また、パネルＰＮＬとの接続部に対する回路基板ＦＰＣ２の曲げ角度が、図７（Ｂ）の１８０度から図６（Ｂ）の９０度へと半減するため、回路基板ＦＰＣ２のパネルＰＮＬとの圧着部へのストレスが低減し、該圧着部の信頼性が向上する。
【００４６】
また、回路基板ＦＰＣ２を両面粘着テープで液晶表示パネルＰＮＬのガラス基板ＳＵＢ１裏面に貼り付けないため、回路基板ＦＰＣ２の修理やドライバＩＣ１の再搭載が容易である。
【００４７】
なお、ドレイン側多層フレキシブル回路基板ＦＰＣ２の外側に向かう反発力は、下側金属製シールドケースＬＦの側面より内側に位置する上側金属製シールドケースＳＨＤの側面により抑えられる。
【００４８】
《インターフェイス回路基板ＰＣＢ》
図１０（Ａ）は、コントローラ部および電源部の機能を有するインターフェイス回路基板ＰＣＢの裏面（下面）図、（Ｂ）はインターフェイス回路基板ＰＣＢの正面（上面）図である。
【００４９】
本例では、基板ＰＣＢはガラスエポキシ材からなる８層の多層プリント基板を採用した。多層フレキシブル基板も使用可能であるが、この部分は折り曲げ構造を採用しなかったため、価格が相対的に安い多層プリント基板とした。
【００５０】
電子部品は主に情報処理装置の表示面から見て裏面側である基板ＰＣＢの下面に搭載されるが、上面にもコンデンサＥＰや階調抵抗Ｒが搭載される。表示制御装置用として、１個の集積回路素子ＴＣＯＮ（タイミング コンバータ）を基板ＰＣＢ上に配置している。集積回路素子ＴＣＯＮは、プリント基板上に集積回路ＩＣを直接ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装される。インターフェイスコネクタＣＴ１は、基板ＰＣＢのほぼ中央に位置し、さらに、ロー ボルテージ ディファレンシャル シグナリング回路ＬＶＤＳ、ハイブリッド集積回路ＨＩ、オペアンプ、複数の抵抗、コンデンサ、高周波ノイズ除去用回路部品が搭載されている。
【００５１】
また、ハイブリッド集積回路ＨＩは、回路の一部をハイブリッド集積化し、小さな回路基板の上面および下面に主に電源供給用の複数個の集積回路や電子部品が実装されて構成され、回路基板ＰＣＢ上に１個実装されている。図示は省略するが、ハイブリッド集積回路ＨＩのリードを長く形成し、回路基板ＰＣＢとハイブリッド集積回路ＨＩとの間の回路基板ＰＣＢ上にも抵抗、コンデンサ等を含む電子部品が複数個実装されている。
【００５２】
また、ゲートドライバ基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとの電気的接続手段として、本例では、コネクタＣＴ３とコネクタＣＴＲ３を使用している。
【００５３】
インターフェイス基板ＰＣＢの上面は、情報処理装置から見て表面側であり、ＥＭＩ（エレクトロ マグネティック インタフィアレンス（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）、すなわち、電磁波障害）ノイズが最も輻射されるポテンシャルが高い方向である。このため、本例では、多層の表面導体層をほぼ全面にグランドのベタ状あるいはメッシュ状パターンで被覆している。図示はしないが、ソルダレジストの下に銅導体のメッシュ状パターンが貫通穴部分を除いて全面被覆形成されている。このメッシュ状パターンは、基板ＰＣＢの下面のグランドパターンＦＧＰと電気的に接続することで、ＥＭＩノイズ輻射を減少させることができる。なお、グランドパターンＦＧＰは、基板ＰＣＢのグランドパターンＦＧＰとシールドケースＳＨＤのグランドとをつなぎ、さらに、コネクタＣＴ１からくるグランドと半田付けすることにより、本体側のグランドに接続される。
【００５４】
前述したように、フレキシブル基板ＦＰＣ１、２も、基板の表面導体層はメッシュ状パターンで被覆されており、液晶表示パネルＰＮＬの２辺の外周部は、全て直流電位で固定され、効果的に基板内側からのＥＭＩノイズ輻射を減少させることができる。
【００５５】
図４（Ａ）は図１（Ａ）のＩＩＩ−ＩＩＩ切断線における液晶表示モジュールの要部断面図、（Ｂ）は図１（Ａ）のＩＶ−ＩＶ切断線における該モジュールの要部断面図である。
【００５６】
図４（Ａ）に示すように、インターフェイス回路基板ＰＣＢは、液晶表示パネルＰＮＬと一部重ね合わせられ、下部透明絶縁基板ＳＵＢ１の下面の下側に配置されている。また、ゲートドライバフレキシブル基板ＦＰＣ１は、その一端辺がパネルＰＮＬの透明ガラス基板ＳＵＢ１と直接電気的機械的に接続され、ドレイン側と異なり、折り曲げることなく、ほぼその全幅がインターフェイス回路基板ＰＣＢの上に重ね合わせられている。このように、インターフェイス回路基板ＰＣＢを液晶表示パネルＰＮＬと一部重ね合わせ、さらに、ゲートドライバ回路基板ＦＰＣ１をインターフェイス回路基板ＰＣＢ上に重ね合わせて配置することにより、額縁部の幅、面積を縮小でき、液晶表示パネルＰＮＬおよび該パネルを表示部として組み込んだパソコン、ワープロ等の情報処理装置の外形寸法を縮小できる。
【００５７】
図１９（Ａ）は、図１０（Ａ）に示したインターフェイス回路基板ＰＣＢに実装される表示制御装置用の集積回路素子ＴＣＯＮの下面図、（Ｂ）は側面図、（Ｃ）は集積回路素子ＴＣＯＮの下面の本例のピン配列の概略を示す図、（Ｄ）は集積回路素子ＴＣＯＮの下面の比較例のピン配列の概略を示す図である。
【００５８】
図１９（Ａ）、（Ｂ）において、ＴＴは集積回路素子ＴＣＯＮの下面にマトリクス状に設けた端子、（Ｃ）、（Ｄ）において、Ｐは電源端子、Ｇはグランド端子、Ｉは入力信号端子、Ｏは出力信号端子、Ｍは機能モード設定端子である。
【００５９】
なお、集積回路素子ＴＣＯＮは、回路基板ＰＣＢ上に直接ボールグリッドアレイ実装される。集積回路素子ＴＣＯＮの下面に設けられるマトリクス状電極端子ＴＴのピン配列に関しては、図１９（Ｄ）に示す比較例のように、十分考慮されておらず、入力信号端子Ｉ、出力信号端子Ｏ、モード設定端子Ｍ、電源端子Ｐ、グランド端子Ｇはランダムに割り振られていた。このため、回路基板ＰＣＢにおける配線の引き回しが複雑となり、不要な迂回配線が増加し、有効な配線領域が減少して電源やグランドの配線幅が減少し、この結果、回路基板の面積が増大したり、ＥＭＩノイズ対策が弱くなる問題があった。
【００６０】
本例では、図１９（Ｃ）に概略を示すように、それぞれ複数本存在する電源端子Ｐ、グランド端子Ｇを集積回路素子ＴＣＯＮの周辺部に割り当てて配置する。また、それぞれ複数本存在する入力信号端子Ｉ、出力信号端子Ｏ、モード設定端子Ｍを各グループ毎にまとめて配置する。すなわち、モード設定端子Ｍを中央部に集め、入力信号端子Ｉおよび出力信号端子Ｏを、周辺部を除く中央部にそれぞれ片側ずつ反対側に集めている。このように集積回路素子ＴＣＯＮのピン配列を最適化することにより、回路基板ＰＣＢの配線が単純化され、配線の迂回、複雑な引き回しを低減することができ、回路基板ＰＣＢの効率的な配線レイアウトが容易に実現でき、その結果、回路基板ＰＣＢの面積を縮小できる。つまり、同一基板幅ならより多くの配線を引くことができ、配線数が同じなら基板幅を縮小できる。
【００６１】
また、集積回路素子ＴＣＯＮの周辺部に電源端子Ｐ、グランド端子Ｇを集めて配線することにより、電源やグランドの配線幅やベタパターンの面積を増やすことが可能となり、このような電源線やグランド線やベタパターンでその周辺をシールドでき、その結果、ＥＭＩノイズ等を低減できる。
【００６２】
《インターフェイス回路基板ＰＣＢの最外形状》
図１８（Ａ）は本例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣＢの要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｄ）は比較例の分割後の回路基板ＰＣＢの要部平面図である。
【００６３】
図１８（Ａ）、（Ｃ）において、ＦＲは複数枚の回路基板ＰＣＢを支持する枠、ＰＦＲは回路基板ＰＣＢの切り離し用ミシン目、（Ｂ）、（Ｄ）において、ＰＦＰはばりである。
【００６４】
図１８（Ｃ）に示すように、枠ＦＲに面付けされた回路基板ＰＣＢでは、枠ＦＲに切り離し用ミシン目ＰＦＲを介して、複数枚の回路基板ＰＣＢが繋がっている。回路基板ＰＣＢを１個に分割するときは、ミシン目ＰＦＲ部に亀裂を作り、枠ＦＲから分離する。このとき、（Ｄ）に示すように、ミシン目ＰＦＲ部の一部が回路基板ＰＣＢの本体側にばりＰＦＰとして一部残ってしまう。
【００６５】
図１８（Ｃ）、（Ｄ）に示す比較例では、ミシン目ＰＦＲを回路基板ＰＣＢの最外形部に配置しているため、回路基板ＰＣＢを分割すると、（Ｄ）に示すように、ばりＰＦＰが基板ＰＣＢの最外形部から突出してしまう。このため、回路基板ＰＣＢをモジュールに実装する際、回路基板ＰＣＢをモールドケースに収納することができず、めんどうで時間のかかるばりを削る作業が必要となる。また、モールドケースの回路基板ＰＣＢ収納部に、ばりＰＦＰの寸法を考慮しなければならず、回路基板ＰＣＢとモールドケース間の距離が大きくなって、モジュールの小型化に不利となる。なお、この距離を小さくしようとすると、ばり取り作業が必要となる。
【００６６】
本例では、図１８（Ａ）に示すように、回路基板ＰＣＢの外形輪郭に凹部ＧＮを有し、該凹部ＧＮにミシン目ＰＦＲが配置されている。したがって、回路基板ＰＣＢを分割した後、（Ｂ）に示すように、ばりＰＦＰは凹部ＧＮに位置するので、ばりＰＦＰが基板ＰＣＢの最外形部から突出しない。なお、凹部ＧＮの深さは、比較例のばりＰＦＰ残り長さより長く取る。ばりＰＦＰ残り長さは、最大１ｍｍである。
【００６７】
この結果、モールドケースの回路基板ＰＣＢ収納部に、ばりＰＦＰの寸法を考慮する必要がなくなり、回路基板ＰＣＢとモールドケース間の距離を小さくでき、モジュールの小型化に有利である。また、ばり取り作業が不要となる。
【００６８】
図５は下（裏）面側から見た枠状保持体ＭＬとそれに収納されるバックライト（導光板ＧＬＢ、各種シート、蛍光管ＬＰ等）およびインターフェイス回路基板ＰＣＢ等を示す全体分解斜視図である。
【００６９】
インターフェイス回路基板ＰＣＢは、図５に示すように、枠状保持体ＭＬの片側短辺側端部に該回路基板ＰＣＢの外形輪郭と略一致して設けた収納凹部に収納される。該保持体ＭＬの端に一体に設けたピンＰＩＮに、回路基板ＰＣＢの一端に設けた１個の穴ＦＨＬ（図１０）が挿入され、位置が決められ保持される。回路基板ＰＣＢのパネルＰＮＬ表示面と平行な回転運動は、前記収納する凹部の側壁により妨げられる。また、図５の保持具ＢＬＯ１、ＢＬＯ２が、枠状保持体ＭＬにはめ込まれ、回路基板ＰＣＢが保持される。
【００７０】
《ドレイン側多層フレキシブル回路基板ＦＰＣ２とインターフェイス回路基板ＰＣＢとの電気的接続》
図６（Ａ）、（Ｃ）、図４（Ａ）から明らかなように、ドレイン側多層フレキシブル回路基板ＦＰＣ２とインターフェイス回路基板ＰＣＢとは、液晶表示パネルＰＮＬの隣接する図６（Ａ）の下側長辺と左側短辺の２端辺に沿って互いに直角に配置されている。図３（Ａ）に示したように、液晶表示パネルＰＮＬの端辺に接続された回路基板ＦＰＣ２は、パネルＰＮＬの表示面に対して略垂直に配置されている。回路基板ＰＣＢに隣接する回路基板ＦＰＣ２の端部には、回路基板ＰＣＢとの接続用のコネクタＣＴ４を設けた凸部（図８（Ａ）のＣＴ４の部分）が設けられている。パネルＰＮＬの表示面に対して略垂直に配置された回路基板ＦＰＣ２の端部が、図６（Ａ）に示すように、回路基板ＦＰＣ１の方へ略直角に曲げられ、図６（Ｃ）に示すように、コネクタＣＴ４が回路基板ＰＣＢの下面のコネクタＣＴＲ４に接続される。
【００７１】
比較例の回路基板ＦＰＣ２と回路基板ＰＣＢとの電気的接続は、図７（Ｃ）に示されるが、回路基板ＦＰＣ２の本体部分は、図７（Ｂ）に示すように、パネルＰＮＬのガラス基板ＳＵＢ１の裏面に両面テープ（図示省略）で接着されているので、回路基板ＰＣＢへ向かうために該本体部分から突出し、コネクタＣＴ４が設けられる凸部の長さが長くなる。大きな基板からこのような凸部を有するＬ字形のフレキシブル基板を取る際、凸部が長いと、材料取り効率が低下し、製造コストの増加を招く。
【００７２】
前記のように、本発明では、回路基板ＦＰＣ２の本体部分をパネルＰＮＬの表示面に対して略垂直に配置し、回路基板ＰＣＢ近傍で回路基板ＦＰＣ２の本体部分を厚さ方向に折り曲げて回路基板ＰＣＢと接続しているため、凸部の長さを短くでき、回路基板ＦＰＣ２の形状を長方形状に近くできる。したがって、フレキシブル基板の前記材料取り効率が向上し、製造コストを低減できる。なお、本発明における回路基板ＦＰＣ２の凸部の長さは１．１ｃｍ、図７の比較例の凸部の長さは２．５ｃｍである。
【００７３】
《ドレイン側多層フレキシブル回路基板ＦＰＣ２の折りたたみ実装》
図１３は、液晶表示パネルＰＮＬにフレキシブル回路基板ＦＰＣ１、ＦＰＣ２を取り付けた平面図である図６（Ａ）と同様の図であるが、ドレイン側フレキシブル回路基板ＦＰＣ２を液晶表示パネルＰＮＬに取り付け後、折り返していない状態を示す図である。
【００７４】
図１４は図１３において、ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け折り返し、表示面に対して垂直に配置してなく、回路基板ＰＣＢにコネクタＣＴ４を挿入接続しない状態を示す図である。
【００７５】
図１５（Ａ）〜（Ｃ）は図１３、１４の回路基板ＦＰＣ２の折り曲げ方を示す側面図である。
【００７６】
図１３〜１５では、折りたたむ部分（多層配線部分）ｂが３個ある。ａは１層部分で、部分ｂ相互間の部分ａは折り返し部である。
【００７７】
図１５（Ａ）の右側部分ｂを中央部分ｂの上に折り重ね、両面粘着テープで貼り付け、この２個重ねたものを左側部分ｂの下に重ね、両面粘着テープで貼り付ける（（Ｂ）に示す）。３個重ねた回路基板ＦＰＣ２は、（Ｃ）に示すように垂直に折り曲げ、パネルＰＮＬの表示面と略垂直に配置される。回路基板ＦＰＣ２上に搭載されたコンデンサＥＰは、（Ｃ）に示すように、パネルＰＮＬ側に向き、図３（Ａ）に示すように、それに隣接する枠状保持体ＭＬの側面に設けた開口内に配置され、上側金属製シールドケースＳＨＤとのショートが防止される。該コンデンサＥＰは、ランプ反射シートＬＳに隣接する。また、図１５（Ｃ）に示すように、フレームグランドパッドＦＧＰは、略垂直に配置された回路基板ＦＰＣ２の下方に突出して、上側金属製シールドケースＳＨＤのフレームグランドＦＧ１と接触する（図２（Ｄ）参照。後述）。
【００７８】
図１６（Ａ）〜（Ｃ）はコネクタＣＴ４を設けた回路基板ＦＰＣ２の凸部を含めて図示した図１５（Ａ）〜（Ｃ）と同様の図である。
【００７９】
図１６（Ａ）に示すように、回路基板ＦＰＣ２を折りたたんで、（Ｂ）に示す状態にし、（Ｃ）に示すように、回路基板ＦＰＣ２をパネルＰＮＬの表示面と略垂直に配置すると、コネクタＣＴ４を有する部分ｂが（Ｃ）に示す位置となり、コネクタＣＴ４がインターフェイス回路基板ＰＣＢの下面のコネクタＣＴＲ４と接続可能になる。
【００８０】
図２０は液晶表示パネルＰＮＬの端辺に接続されたゲート側多層フレキシブル回路基板ＦＰＣ１と、それに重ねて配置されたインターフェイス回路基板ＰＣＢを示す要部斜視図である。
【００８１】
図２０、図４（Ａ）、図６（Ｃ）に示すように、液晶表示パネルＰＮＬの短辺に接続されたゲート側フレキシブル回路基板ＦＰＣ１と、枠状保持体ＭＬに保持収納されるインターフェイス回路基板ＰＣＢとは、パネルＰＮＬの該短辺に沿って、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１を挟んで上下重ねて配置されている。
【００８２】
インターフェイス回路基板ＰＣＢとゲート側レキシブル回路基板ＦＰＣ１とを重ねて実装しようとすると、回路基板ＰＣＢの回路基板ＦＰＣ１と相対する面上には、コンデンサＥＰ等の電子部品を実装することができない。このため、回路基板ＰＣＢは、部品片面実装となり、該回路基板ＰＣＢの外形寸法を縮小することが困難となる。これがモジュール外形寸法の小型化を制限する要因となっている。
【００８３】
本例では、図１０（Ａ）、（Ｂ）に示すように、インターフェイス回路基板ＰＣＢの両面に各種部品を実装する。（Ｂ）に示すように、回路基板ＰＣＢの回路基板ＦＰＣ１と相対する面上にも、コンデンサＥＰを実装している。一方、図２０、図９（Ａ）に示すように、ゲート側多層フレキシブル回路基板ＦＰＣ１に複数個（ここでは７個）の切り欠きＣＵＴを設ける。多層フレキシブル回路基板ＦＰＣ１の部品、すなわち、コンデンサＥＰの実装、スルーホールＴＨの配置箇所を、該回路基板ＦＰＣ１の幅広の部分にまとめ、切り欠きＣＵＴを設けた幅狭の部分を配線のみの領域とする。回路基板ＦＰＣ１の幅方向に信号線を引き出すためにある程度の幅が必要なので、該幅広の部分が必要である。図２０に示すように、切り欠き部ＣＵＴに、インターフェイス回路基板ＰＣＢの該フレキシブル回路基板ＦＰＣ１に相対する面上に実装した電子部品のコンデンサＥＰを配置した。すなわち、フレキシブル回路基板ＦＰＣ１の切り欠き部ＣＵＴでは、インターフェイス回路基板ＰＣＢの回路基板ＦＰＣ１と面する面側にも部品実装が可能となり、回路基板ＰＣＢの部品両面実装が実現できる。この結果、回路基板ＰＣＢの高密度部品実装に有利であり、回路基板ＰＣＢの外形寸法の縮小が可能となり、モジュールの外形の小型化に効果がある。なお、回路基板ＦＰＣ１とインターフェイス回路基板ＰＣＢとは、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１を挟んで重ねて配置されるので、切り欠きＣＵＴ部に配置すべき回路基板ＰＣＢ面上の部品は、その厚さがガラス基板ＳＵＢ１の厚さより大きいものを配置する。
【００８４】
《フレームグランド》
図８（Ａ）〜（Ｃ）に示すように、ドレイン側多層フレキシブル回路基板ＦＰＣ２の下側側面に３個のフレームグランドパッドＦＧＰが所定の間隔を置いて設けられている。一方、それに対応して上側金属製シールドケースＳＨＤの図１（Ｅ）に示す側面には、図２（Ｄ）に示すように、それと一体に下方向に突出する３個のフレームグランドＦＧ１が設けられている。該フレームグランドＦＧ１に対応する下側金属製シールドケースＬＦの位置に、図２（Ａ）、（Ｄ）に示すように、フレームグランドＦＧ１を折り曲げる作業のためにフレームグランド穴ＦＧＨが３個あけられている。図２（Ｄ）に示すように、シールドケースＳＨＤのフレームグランドＦＧ１（図示しないが、中央に丸い穴を有する）は、モジュール組立の最後のシールドケースＳＨＤとＬＦを嵌合する工程において、フレームグランド穴ＦＧＨを介して、モジュール内部に向かって折り曲げられることにより、フレームグランドＦＧ１とフレームグランドパッドＦＧＰとが電気的に接続される。このように、回路基板ＦＰＣ２のグランドラインと、インピーダンスの十分低い金属製シールドケースＳＨＤとをフレームグランドＦＧ１を介して電気的に接続したので、安定したグランドラインを供給することができ、高周波領域におけるグランドラインを強化することができる。したがって、外部から侵入したり、内部で発生するノイズの影響を除くことができるので、安定した表示品質が得られ、また、ＥＭＩを引き起こす有害な輻射電波の発生を抑制することができる。なお、シールドケースＳＨＤと電気的に接続する回路基板は、ドレイン線駆動フレキシブル基板ＦＰＣ２であり、ゲート線走査駆動フレキシブル基板ＦＰＣ１にはフレームグランドを取っていないが、これはドレイン側フレキシブル基板ＦＰＣ２に入力されるクロックは速く、ノイズが発生し易く、ゲート側フレキシブル基板ＦＰＣ１に入力されるクロックは遅く、ノイズが発生しにくいためであり、また、フレームグランドパッドＦＧＰをフレキシブル基板ＦＰＣ２の伸張方向に間隔をあけて３個配置したことにより、電源、グランドの電位がより安定となるので、シールドケースＳＨＤと１点で接続するよりも、インピーダンスマッチングを良好に取ることができる。また、回路基板の信号入力側から遠い部分でフレームグランドを取ることは、グランドをより安定でき、かつ、フレキシブル基板のアンテナとしての効果を防ぐことができる。なお、フレームグランドＦＧ１とフレームグランドパッドＦＧＰとの半田付けを行わなくてもよいので、組立工数を低減できる。さらに、フレームグランド専用の金属板が不要である。
【００８５】
図４（Ａ）において、ＦＧＰ４は、ドレイン側フレキシブル回路基板ＦＰＣ２のコネクタＣＴ４を有する凸部下面（凸部下面両端に２個）に設けたフレームグランドパッドであり、下側金属製シールドケースＬＦの凹みＳＵＰ（図２（Ａ）参照）を介して電気的に接続される。また、図４（Ａ）に示すように、図１４の回路基板ＦＰＣ２の左側端部にもフレームグランドパッドＦＧＰ２が設けられ、上側金属製シールドケースＳＨＤのフレームグランドＦＧ２と電気的に接続される。
【００８６】
《ゴムクッションＧＣ》
ゴムクッションＧＣは、図３（Ａ）、（Ｂ）に示される。ゴムクッションＧＣは、液晶表示パネルＰＮＬの下部透明ガラス基板ＳＵＢ１の額縁周辺の端辺下面とバックライトを収納する枠状保持体ＭＬとの間に配置されている。ゴムクッションＧＣの弾性を利用して、金属製シールドケースＳＨＤ、ＬＦを装置内部方向に押し込むことにより、図１（Ｂ）に示す側面では、保持体ＭＬの凸部ＦＫがシールドケースＳＨＤの開口に嵌合し、図１（Ｃ）に示す側面では、図４（Ｂ）に示すように、シールドケースＳＨＤの爪ＮＬがシールドケースＬＦに嵌合し、図１（Ｄ）に示す側面では、図３（Ｂ）に示すように、保持体ＭＬの凸部ＦＫがシールドケースＳＨＤの開口ＦＨに嵌合するとともに、図１（Ｄ）に示すように、シールドケースＬＦの切断加工により一体に設けた爪ＮＬ２がシールドケースＳＨＤの開口ＦＨ２に折り曲げられ、図１（Ｅ）に示す側面では、図３（Ａ）に示すように、シールドケースＳＨＤの絞り加工により一体に設けた凸部ＦＫがシールドケースＬＦの開口ＦＨに嵌合する。すなわち、各凸部とそれに対応する開口との嵌合がストッパとして機能し、上側シールドケースＳＨＤと枠状保持体ＭＬと下側シールドケースＬＦとが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。したがって、組立が容易で製造コストを低減できる。また、機械的強度が大きく、耐振動衝撃性が高く、装置の信頼性を向上できる。なお、ゴムクッションＧＣには、片側に粘着材（図示省略）が付いており、基板ＳＵＢ１の所定個所に貼られる。
【００８７】
《バックライト》
図５に、下（裏）面側から見た枠状保持体ＭＬとそれに収納されるバックライト（導光板ＧＬＢ、各種シート、蛍光管ＬＰ等）およびインターフェイス回路基板ＰＣＢ等が全体分解斜視図で示される。
【００８８】
図５、図３および図４において、ＲＦＳは反射シート、ＧＬＢは導光板、ＳＰＳは拡散シート、ＰＲＳはプリズムシート、ＰＯＲは偏光反射シート、ＭＬは一体成型により形成された枠状保持体（モールドケース）、ＬＰ（図５、図３（Ａ）参照）はバックライトの光源である冷陰極蛍光管、図５のＧＢは蛍光管ＬＰを支持するゴムブッシュである。なお、図５では、ランプケーブルＬＰＣ１、２（図１（Ａ）、図２（Ａ）、図４（Ｂ）のＬＰＣ２参照）、インバータ用の接続コネクタＬＣＴは図示省略してある（（図１（Ａ）、図２（Ａ）参照）。
【００８９】
液晶表示パネルＰＮＬを背面から照らすサイドライト方式バックライトは、１本の冷陰極蛍光管ＬＰ、蛍光管ＬＰのランプケーブルＬＰＣ１、２、蛍光管ＬＰおよびランプケーブルＬＰＣ１、２を保持する２個のゴムブッシュＧＢ、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して配置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面に配置された反射シートＲＦＳ、拡散シートＳＰＳの上面全面に接して配置されたプリズムシートＰＲＳ、偏光反射シートＰＯＲ等から構成される。
【００９０】
図３（Ａ）に示されるランプ反射シートＬＳは、蛍光管ＬＰを反射シートＬＳ上に配置した後、丸めて１８０度折り曲げ、粘着材を有する両面テープ（図示省略）により、その一端を導光板ＧＬＢの端辺上面に接着し、かつ、他端を導光板ＧＬＢの端辺下面の反射シートＲＦＳに接着させて保持する。
【００９１】
また、本例では、コンパクトに実装を行うためと、ＥＭＩノイズへの悪影響がないようにランプケーブルＬＰＣの配線を工夫した。すなわち、２本のランプケーブルＬＰＣ１、２の内、グランド電圧側のケーブルＬＰＣ１は、平たい帯状となっており、蛍光管ＬＰの一端から引き出され、導光板ＧＬＢの短辺とそれに隣接する長辺の２辺に沿って、該短辺側では枠状保持体ＭＬの側壁と導光板ＧＬＢの側壁との間に配置され、該長辺側では、枠状保持体ＭＬの側壁に設けた溝ＧＬＯ１内に配置される。また、高圧側ケーブルＬＰＣ２は、断面が略円状で、蛍光管ＬＰの他端から引き出され、インバータ（インバータ電源回路）ＩＶに接続される部分に近いように短く配線し、導光板ＧＬＢのもう一方の短辺側の枠状保持体ＭＬの側壁に設けた溝ＧＬＯ２内に配置される。図５において、ＧＬＯ１は枠状保持体ＭＬに設けたランプケーブルＬＰＣ１の収納案内溝（図３（Ｂ）参照）、ＧＬＯ２は枠状保持体ＭＬに設けたランプケーブルＬＰＣ２の収納案内溝（図４（Ｂ）参照）である。
【００９２】
なお、導光板ＧＬＢは、軽量化のため、蛍光管ＬＰの長軸と垂直に切った断面形状が略台形状となっている。
【００９３】
《拡散シートＳＰＳ》
拡散シートＳＰＳは、導光板ＧＬＢの上に載置され、導光板ＧＬＢの上面から発せられる光を拡散し、液晶表示パネルＰＮＬに均一に光を照射する。
【００９４】
《プリズムシートＰＲＳ》
プリズムシートＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平滑面で、上面がプリズム面となっている。プリズム面は、例えば、互いに平行直線状に配列された断面形状がＶ字状の複数本の溝からなる。言い換えれば、多数本の３角柱状のプリズムを平行に配列してなる。プリズムシートＰＲＳは、拡散シートＳＰＳから広い角度範囲にわたって拡散される光をプリズムシートＰＲＳの法線方向に集めることにより、バックライトの輝度を向上させることができる。したがって、バックライトを低消費電力化することができ、その結果、モジュールを小型化、軽量化することができ、製造コストを低減することができる。なお、プリズムシートＰＲＳを２枚使用する場合は、２枚のプリズムシートＰＲＳの各溝の伸張方向が直交するように、２枚重ねて配置される。
【００９５】
《偏光反射シートＰＯＲ》
偏光反射シートＰＯＲは、プリズムシートＰＲＳの上に載置され、特定の偏光軸の光のみ透過させ、それ以外の偏光軸の光を導光板ＧＬＢ側に反射させて、偏光板ＰＯＬ１を透過する光のみを取り出し、光利用効率を向上させる。
【００９６】
《反射シートＲＦＳ》
反射シートＲＦＳは、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面から発せられる光を液晶表示パネルＰＮＬの方へ反射させる。
【００９７】
《枠状保持体ＭＬ》
モールド成型により形成した枠状保持体ＭＬは、合成樹脂で１個の型で一体成型することにより作られ、図５、図３、図４に示すように、蛍光管ＬＰ、ランプケーブルＬＰＣ１、２、導光板ＧＬＢ等の保持部材、すなわち、バックライト収納ケースであり、多層フレキシブル回路基板ＦＰＣ１、ＦＰＣ２が接続された液晶表示パネルＰＮＬの収納ケースであり、さらに、インターフェイス回路基板ＰＣＢの収納ケースである。すなわち、シールドケースＳＨＤ、ＬＦを除くほとんどの部品を収納、保持する。組立工程においては、枠状保持体ＭＬの上面に回路基板ＦＰＣ１、２付き液晶表示パネルＰＮＬを収納し、保持体ＭＬを逆さにして、その下面からインターフェイス回路基板ＰＣＢを収納し、次いで、保持体ＭＬの下面から該保持体ＭＬ内にバックライト構成部品を順次収納していき、バックライトが収納し終わったら、保持体ＭＬの上面に上側シールドケースＳＨＤを被せ、保持体ＭＬの下面に下側シールドケースＬＦを被せる。各部品収納組立時、枠状保持体ＭＬは位置出し治具の機能を果たすようになっている。枠状保持体ＭＬは、金属製シールドケースＳＨＤ、ＬＦと、各固定部材の嵌合と弾性体（ゴムクッションＧＣ）の作用により、しっかりと合体するので、モジュールの耐振動衝撃性、耐熱衝撃性が向上でき、信頼性を向上できる。
【００９８】
《冷陰極蛍光管ＬＰの配置位置》
細長い蛍光管ＬＰは、図３（Ａ）、図５に示すように、モジュール内において、液晶表示パネルＰＮＬの長辺の一方に実装されたドレイン側駆動ＩＣの下の枠状保持体ＭＬ内のスペースに配置されている。これにより、モジュールの外形寸法を小さくすることができる。
【００９９】
《信号の流れ》
図１１は液晶表示モジュールの各ドライバの概略構成と、信号の流れを示すブロック図である。
【０１００】
図１２は図１１に対応する比較例を示す図である。
【０１０１】
図１１において、本体コンピュータからの制御信号（クロック、表示タイミング信号、同期信号）は、インターフェイスコネクタ（ＣＴ１）を経て、インターフェイス回路基板（ＰＣＢ）に供給され、そのコントローラ部でクロック、シフトクロックおよび表示データの制御信号が生成され、コネクタＣＴＲ４、ＣＴ４を経て、Ｄドライバ（ドレインドライバ）に供給され、液晶表示パネル（ＰＮＬ）のドレイン線に供給される。なお、その途中にあるＬＶＤＳ（ロー ボルテージ ディファレンシャル シグナリング（Ｌｏｗ Ｖｏｌｔａｇｅ ｄｅｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｌｉｎｇ））は、コンピュータ側から送られて来る変調のかかった表示信号を復調し、ＴＣＯＮ（タイミング コンバータ）が処理することができる表示信号を出力するものであり、また、ＴＣＯＮは表示制御用の集積回路素子であり、インターフェイス回路基板（ＰＣＢ）上に設けられている。
【０１０２】
コンピュータ側から送られて来る表示信号に変調をかけ、変調のかかった信号をＬＶＤＳで復調し、原表示信号を取り出し、原表示信号をＴＣＯＮに入力するシステム構成により、インターフェイスコネクタＣＴ１部で発生するＥＭＩノイズを低減し、インターフェイスコネクタＣＴ１の接続ピン数も低減することができ、接続の信頼性が上がる。
【０１０３】
また、コンピュータからの電源電圧は、ＤＣ／ＤＣコンバータ（図１０（Ａ）のハイブリッド集積回路ＨＩに相当する）で、▲１▼〜▲３▼の３系統の電圧に変換され、▲２▼１７Ｖ系と▲３▼−５Ｖ系がレベルシフト回路およびコネクタＣＴＲ３、ＣＴ３を経て、Ｇドライバ（ゲートドライバ）に供給され、パネル（ＰＮＬ）のゲート線に供給される。ＤＣ／ＤＣコンバータにより変換された▲１▼８Ｖ系は、階調電圧回路に供給され、演算増幅回路ＯＰ ＡＭＰ（オペアンプ）に供給され、コネクタＣＴＲ３、ＣＴ３を経て、パネル（ＰＮＬ）の対向共通電極に供給される。また、▲１▼８Ｖ系は、Ｄドライバにも供給される。
【０１０４】
図１１に示す実施例では、図１２に示す比較例のＤＣ／ＤＣコンバータの信号系統が▲１▼１０Ｖ系、▲２▼１７Ｖ系、▲３▼−５Ｖ系、▲４▼５Ｖ系の４系統から、▲１▼８Ｖ系、▲２▼１７Ｖ系、▲３▼−５Ｖ系の３系統に減少されている。図１２の▲４▼５Ｖ系は、ＬＶＤＳに供給するためだけに作られる。また、比較例のＯＰ ＡＭＰが３個から１個に減少されている。
【０１０５】
図１１に示す実施例では、電源電圧が外部から供給される電源電圧と同じ３．３ＶのＬＶＤＳを用いることにより、インターフェイスコネクタＣＴ１を通して外部から供給される電源電圧を直接ＬＶＤＳに供給するので、図１２に示す比較例と比べて、５Ｖ系のＤＣ／ＤＣコンバータが不要となり、消費電力が低減される。
【０１０６】
図１２に示す比較例で考えると、ＬＶＤＳを動かすために必要なトータルの電力Ｐは、ＬＶＤＳの電源電圧をＶ、ＬＶＤＳの電源ラインに流れる電流をＩ、ＤＣ／ＤＣコンバータの変換効率をαとすると、
Ｐ＝（Ｖ・Ｉ）／αとなる。
【０１０７】
これに対し、図１１に示す実施例では、ＬＶＤＳが外部の電源から直接電力の供給を受けるので、ＬＶＤＳを動かすために必要なトータルの電力Ｐは、
Ｐ＝Ｖ・Ｉとなる。
【０１０８】
一般に、ＤＣ／ＤＣコンバータの変換効率αは、１よりも少ない（図１２に示す比較例では０．７３）ので、図１１に示す実施例の方が、図１２に示す比較例よりも、消費電力が低減される。
【０１０９】
特に、ＬＶＤＳの消費電力は、図１２で見ると３７２．０ｍＷで、他の部分、例えばＯＰ ＡＭＰ、階調抵抗、レベルシフト＋Ｇドライバブロックなどと比べ、液晶表示装置の消費電力に占める割合が大きい。一般に、ＬＶＤＳは、コンピュータからインターフェイスコネクタＣＴ１を介して送られて来る高周波（３２．５ＭＨｚ以上）の信号を扱うため、高速で動作する必要があるので、消費電力が高くなる。したがって、ＬＶＤＳの電源電圧を外部電源の電圧と同じにして、外部電源からＤＣ／ＤＣコンバータを介さずに、ＬＶＤＳに電力を供給することにより、外部電源から見た液晶表示装置の消費電力を低減することができる。
【０１１０】
また、図１１に示す実施例では、表示制御装置の機能を持つＴＣＯＮも、ＴＣＯＮの電源電圧を外部電源の電圧と同じにして、外部電源から直接電力の供給を受けている。ＴＣＯＮの消費電力も液晶表示装置の消費電力に占める割合が大きいので、ＴＣＯＮの電源も外部電源から直接供給を受けることにより、さらに消費電力を低減することができる。ＴＣＯＮもＬＶＤＳから送られて来る高周波（３２．５ＭＨｚ以上）の映像信号を扱うため、高速で動作する必要があるので、消費電力が高くなる。
【０１１１】
また、図１２に示す比較例では、階調電圧回路の出力である階調電圧（Ｖ１〜Ｖ９）を演算増幅回路ＯＰ ＡＭＰで増幅して、Ｄドライバに供給している。これに対し、図１１に示す実施例では、階調電圧回路の出力は、ＯＰ ＡＭＰを介さずに、直接Ｄドライバに供給しているので、さらに消費電力を削減することができた。具体的には、３８．９ｍＷの電力を削減することができた。従来は、階調電圧回路の出力は、複数のＤドライバに並列に供給する必要があるため、ＯＰＡＭＰにより電力を増幅する必要があった。しかし、Ｄドライバの改良により、ＯＰ ＡＭＰにより電力を増幅しなくても階調電圧回路の出力を複数の、具体的には、図６（Ａ）に示すように１２個までの、Ｄドライバに供給しても問題を生じないことが分かったので、階調電圧回路の出力を直接Ｄドライバに供給する構成が得られた。
【０１１２】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、前記実施の形態では、アクティブ・マトリクス方式の液晶表示装置に適用した例を示したが、単純マトリクス方式の液晶表示装置にも適用可能である。また、前記実施の形態では、フリップチップ方式の液晶表示装置に適用した例を示したが、その他の方式の液晶表示装置にも適用可能である。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、集積回路素子のピン配列を最適化することにより、該回路基板の効率的な配線レイアウトが実現でき、該回路基板の面積を縮小でき、かつ、ＥＭＩノイズ等を低減できる。
【図面の簡単な説明】
【図１】（Ａ）は液晶表示モジュールの表示側から見た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は後側面図、（Ｅ）は前側面図である。
【図２】（Ａ）はモジュールの裏面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線断面図、（Ｄ）はフレームグランド部を示す要部断面図である。
【図３】（Ａ）は図１（Ａ）のモジュールのＩ−Ｉ切断線断面図、（Ｂ）は図１（Ａ）のＩＩ−ＩＩ切断線断面図である。
【図４】（Ａ）は図１（Ａ）のＩＩＩ−ＩＩＩ切断線断面図、（Ｂ）は図１（Ａ）のＩＶ−ＩＶ切断線断面図である。
【図５】下面側から見た枠状保持体ＭＬとそれに収納されるバックライトおよびインターフェイス回路基板ＰＣＢ等を示す全体分解斜視図である。
【図６】（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１と、ドレイン側多層フレキシブル回路基板ＦＰＣ２と、パネルＰＮＬの正面図、（Ｂ）は右側面図、（Ｃ）は（Ａ）のＩ−Ｉ切断線断面図である。
【図７】（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）に対応する比較例を示す図である。
【図８】（Ａ）はドレイン側多層フレキシブル回路基板ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）は端子の中心位置Ｊ１に対応する部分の拡大正面図、（Ｅ）は端子の中心位置Ｊ２〜Ｊ１１に対応する部分の拡大正面図、（Ｆ）は端子の中心位置Ｊ１２に対応する部分の拡大正面図である。
【図９】（Ａ）はゲート側多層フレキシブル回路基板ＦＰＣ１の正面図、（Ｂ）は（Ａ）のＩ−Ｉ切断線断面図である。
【図１０】（Ａ）は、インターフェイス回路基板ＰＣＢの裏（下）面図、（Ｂ）は該回路基板ＰＣＢの正（上）面図である。
【図１１】図１１はモジュールの各ドライバの概略構成と、信号の流れを示すブロック図である。
【図１２】図１２は図１１に対応する比較例を示す図である。
【図１３】ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け後、折り返していない状態を示す図６（Ａ）と同様の図である。
【図１４】図１３において、ドレイン側回路基板ＦＰＣ２をパネルＰＮＬに取り付け折り返し、回路基板ＰＣＢにコネクタＣＴ４を挿入しない状態を示す図である。
【図１５】（Ａ）〜（Ｃ）は図１３、１４の回路基板ＦＰＣ２の折り曲げ方を示す側面図である。
【図１６】（Ａ）〜（Ｃ）はコネクタＣＴ４を設けた回路基板ＦＰＣ２の凸部を含めた図１５（Ａ）〜（Ｃ）と同様の図である。
【図１７】（Ａ）〜（Ｄ）は上側金属製シールドケースＳＨＤの４個の角部を示す斜視図、（Ｅ）〜（Ｈ）は下側金属製シールドケースＬＦの４個の角部を示す斜視図である。
【図１８】（Ａ）は本例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣＢの要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面付け状態を示す平面図、（Ｂ）は比較例の分割後の回路基板ＰＣＢの要部平面図である。
【図１９】（Ａ）は、集積回路素子ＴＣＯＮの下面図、（Ｂ）は側面図、（Ｃ）は集積回路素子ＴＣＯＮの下面の本例のピン配列の概略を示す図、（Ｄ）は比較例のピン配列の概略を示す図である。
【図２０】ゲート側多層フレキシブル回路基板ＦＰＣ１と、それに重ねて配置されたインターフェイス回路基板ＰＣＢを示す要部斜視図である。
【符号の説明】
ＰＣＢ…インターフェイス回路基板、ＴＣＯＮ…集積回路素子、ＴＴ…端子、Ｐ…電源端子、Ｇ…グランド端子、Ｉ…入力信号端子、Ｏ…出力信号端子、Ｍ…モード設定端子、
ＦＲ…枠、ＰＦＲ…切り離し用ミシン目、ＰＦＰ…ばり。
Claims (3)
- 液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、
前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、
前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする液晶表示装置。 - 液晶表示パネルと、駆動回路基板と、前記回路基板上に実装され、マトリクス状端子を有するＩＣとを具備し、
前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、
前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置し、かつ、電源端子、グランド端子を該ＩＣの周辺部に割り当てて配置したことを特徴とする液晶表示装置。 - マトリクス状端子を有する集積回路素子において、前記マトリクス状端子について、それぞれ複数存在する入力信号、出力信号、モード設定の端子を各グループ毎にまとめて配置し、
前記モード設定端子を中央部に、前記入力信号端子と出力信号端子をそれぞれ片側ずつ反対側に配置したことを特徴とする集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384597A JP3541918B2 (ja) | 1997-07-18 | 1997-07-18 | 液晶表示装置および集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19384597A JP3541918B2 (ja) | 1997-07-18 | 1997-07-18 | 液晶表示装置および集積回路素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004038490A Division JP2004213035A (ja) | 2004-02-16 | 2004-02-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1138432A JPH1138432A (ja) | 1999-02-12 |
| JP3541918B2 true JP3541918B2 (ja) | 2004-07-14 |
Family
ID=16314709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19384597A Expired - Lifetime JP3541918B2 (ja) | 1997-07-18 | 1997-07-18 | 液晶表示装置および集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541918B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001228310A (ja) * | 1999-12-09 | 2001-08-24 | Sumitomo Chem Co Ltd | 拡散シート、光源装置、偏光光源装置及び液晶表示装置 |
| CN100371808C (zh) * | 2003-07-08 | 2008-02-27 | 鸿富锦精密工业（深圳）有限公司 | 玻璃覆晶结构 |
| JP4548124B2 (ja) * | 2005-01-18 | 2010-09-22 | エプソンイメージングデバイス株式会社 | 液晶モジュール |
| JP4866154B2 (ja) * | 2006-06-05 | 2012-02-01 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
1997
- 1997-07-18 JP JP19384597A patent/JP3541918B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1138432A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266356B1 (ko) | 접혀구부러진 구동용 다층가요성 회로기판을 채용한 플립칩방식의 액정표시장치 | |
| US6411359B1 (en) | Liquid crystal display device having smaller frame area | |
| KR100312256B1 (ko) | 액정표시장치 | |
| JP4590254B2 (ja) | 平板表示装置 | |
| JPH11305205A (ja) | 液晶表示装置 | |
| JP3576294B2 (ja) | 液晶表示装置 | |
| JPH07281184A (ja) | 液晶表示装置 | |
| JPH10268272A (ja) | 液晶表示装置 | |
| JP3639602B2 (ja) | 液晶表示装置 | |
| JPH1138431A (ja) | 液晶表示装置 | |
| JPH07281185A (ja) | 液晶表示装置 | |
| JP3541918B2 (ja) | 液晶表示装置および集積回路素子 | |
| JPH1138433A (ja) | 液晶表示装置 | |
| JPH1026939A (ja) | 平面表示装置 | |
| KR19990080034A (ko) | 액정표시장치 및 액정표시장치의 조립 방법 | |
| JPH07281183A (ja) | 液晶表示装置および情報処理装置 | |
| JPH07281161A (ja) | 液晶表示装置 | |
| JPH09189919A (ja) | 液晶表示装置 | |
| CN107664863B (zh) | 液晶显示装置 | |
| JP2000047209A (ja) | 液晶表示装置 | |
| JP2004213035A (ja) | 液晶表示装置 | |
| JP3406586B2 (ja) | 液晶表示装置 | |
| KR100544817B1 (ko) | 엘씨디 모듈 | |
| KR20060125074A (ko) | Ｅｓｄ 개선을 위한 접지 경로가 형성된 액정표시패널어셈블리 및 상기 액정표시패널을 포함하는 액정표시장치 | |
| JPH09138405A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |