JPH1138432A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】集積回路素子のピン配列を最適化し、インター
フェイス回路基板の配線を単純化し、配線の迂回、複雑
な引き回しを低減する。 【解決手段】集積回路素子ＴＣＯＮの下面の複数本存在
する電源端子Ｐ、グランド端子Ｇを該集積回路素子ＴＣ
ＯＮの周辺部に割り当てて配置し、モード設定端子Ｍを
中央部に集め、入力信号端子Ｉおよび出力信号端子Ｏ
を、周辺部を除く中央部にそれぞれ片側ずつ反対側に集
め、各グループ毎にまとめて配置し、集積回路素子のピ
ン配列を最適化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネル
と、駆動回路基板等を有する液晶表示装置（すなわち、
液晶表示モジュール）に関する。

【０００２】

【従来の技術】例えばアクティブ・マトリクス方式の液
晶表示装置の液晶表示素子では、液晶層を介して互いに
対向配置されるガラス等からなる２枚の透明絶縁基板の
うち、その一方のガラス基板の液晶層側の面に、そのｘ
方向に延在し、ｙ方向に並設されるゲート線群と、この
ゲート線群と絶縁されてｙ方向に延在し、ｘ方向に並設
されるドレイン線群とが形成されている。

【０００３】これらのゲート線群とドレイン線群とで囲
まれた各領域がそれぞれ画素領域となり、この画素領域
にスイッチング素子として例えば薄膜トランジスタ（Ｔ
ＦＴ）と透明画素電極とが形成されている。

【０００４】ゲート線に走査信号が供給されることによ
り、薄膜トランジスタがオンされ、このオンされた薄膜
トランジスタを介してドレイン線からの映像信号が画素
電極に供給される。

【０００５】なお、ドレイン線群の各ドレイン線はもち
ろんのこと、ゲート線群の各ゲート線においても、それ
ぞれ透明絶縁基板の周辺にまで延在されて外部端子を構
成し、この外部端子にそれぞれ接続されて映像駆動回
路、ゲート走査駆動回路、すなわち、これらを構成する
複数個の駆動ＩＣ（半導体集積回路）が該透明絶縁基板
の周辺に外付けされるようになっている。つまり、これ
らの各駆動ＩＣを搭載したテープキャリアパッケージ
（ＴＣＰ）を基板の周辺に複数個外付けする。

【０００６】しかし、このように透明絶縁基板は、その
周辺に駆動ＩＣが搭載されたＴＣＰが外付けされる構成
となっているので、これらの回路によって、透明絶縁基
板のゲート線群とドレイン線群との交差領域によって構
成される表示領域の輪郭と、該透明絶縁基板の外枠の輪
郭との間の領域（通常、額縁と称している）の占める面
積が大きくなってしまい、液晶表示モジュールの外形寸
法を小さくしたいという要望に反する。

【０００７】それゆえ、このような問題を少しでも解消
するために、すなわち、液晶表示素子の高密度化と液晶
表示モジュールの外形をできる限り縮小したいとの要求
から、ＴＣＰ部品を使用せず、映像駆動ＩＣおよびゲー
ト走査駆動ＩＣを透明絶縁基板上に直接搭載する構成が
提案された。このような実装方式をフリップチップ方
式、あるいはチップ・オン・ガラス（ＣＯＧ）方式とい
う。

【０００８】また、フリップチップ方式の液晶表示装置
に関しては、例えば同一出願人による特開平８−１２２
８０６号公報に記載されている。

【０００９】

【発明が解決しようとする課題】従来、コントローラ部
と電源部の機能を有するインターフェイス回路基板上に
直接ボールグリッドアレイ（Ball Grid Array）実装さ
れ、パッケージに収納される集積回路素子において、そ
の下面にマトリクス状に設けられた電極端子のピン配列
に関しては、十分考慮されておらず、入力信号端子、出
力信号端子、モード設定端子、電源端子、グランド端子
はランダムに割り振られていた。このため、インターフ
ェイス回路基板における配線の引き回しが複雑となり、
不要な迂回配線が増加し、有効な配線領域が減少して電
源やグランドの配線幅が減少し、この結果、回路基板の
面積が増大したり、ＥＭＩノイズ対策が弱くなる問題が
あった。

【００１０】本発明の第１の目的は、集積回路素子のピ
ン配列を最適化し、インターフェイス回路基板の配線を
単純化し、配線の迂回、複雑な引き回しを低減できる液
晶表示装置を提供することにある。

【００１１】また、インターフェイス回路基板は、１枚
の独立部品に分割される前は、略「ロ」の字状の枠に、
切り離し用ミシン目を介して、複数枚が繋がっている。
該回路基板を１枚に分割するときは、ミシン目部に亀裂
を作り、枠から分離する。このとき、ミシン目部の一部
が該回路基板の本体側にばりとして残ってしまう。ここ
で、従来は、ミシン目を回路基板の最外形部に配置して
いるため、回路基板を分割すると、ばりが回路基板の最
外形部から突出してしまう。このため、回路基板をモジ
ュールに実装する際、回路基板をモールドケースに収納
することができず、めんどうで時間のかかるばりを削る
作業が必要となる。また、モールドケースの回路基板収
納部に、ばりの寸法を考慮しなければならず、回路基板
とモールドケース間の距離が大きくなって、モジュール
の小型化に不利となる。なお、この距離を小さくしよう
とすると、ばり取り作業が必要となる。

【００１２】本発明の第２の目的は、回路基板のばり取
り作業が不要で、回路基板とモールドケース間の距離を
小さくできる液晶表示装置を提供することにある。

【００１３】

【課題を解決するための手段】前記課題を解決するため
に、本発明では、それぞれ複数本存在する電源端子、グ
ランド端子を集積回路素子パッケージの周辺部に割り当
てて配置する。また、それぞれ複数本存在する入力信号
端子、出力信号端子、モード設定端子を各グループ毎に
まとめて配置する。例えば、モード設定端子を中央部に
集め、入力信号端子および出力信号端子を、周辺部を除
く中央部にそれぞれ片側ずつ反対側に集める。このよう
に集積回路素子のピン配列を最適化することにより、イ
ンターフェイス回路基板の配線を単純化し、配線の迂
回、複雑な引き回しを低減し、該回路基板の効率的な配
線レイアウトが容易に実現でき、その結果、該回路基板
の面積を縮小できる。つまり、同一基板幅ならより多く
の配線を引くことができ、配線数が同じなら基板幅を縮
小できる。また、集積回路素子の周辺部に電源端子、グ
ランド端子を集めて配線することにより、電源やグラン
ドの配線幅やベタパターンの面積を増やすことが可能と
なり、このような電源線やグランド線でその周辺をシー
ルドでき、その結果、ＥＭＩノイズ等を低減できる。

【００１４】また、インターフェイス回路基板の外形輪
郭に凹部を有し、該凹部に切り離し用ミシン目が配置さ
れている。したがって、該回路基板を分割した後、ばり
は凹部に位置するので、ばりが回路基板の最外形部から
突出しない。なお、凹部の深さは、ばり残り長さより長
く取る。この結果、モールドケースの該回路基板収納部
に、ばりの寸法を考慮する必要がなくなり、回路基板と
モールドケース間の距離を小さくでき、モジュールの小
型化に有利である。また、ばり取り作業が不要となる。

【００１５】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰返しの説明は省略する。

【００１６】《液晶表示モジュールの全体構成》図１
（Ａ）は液晶表示モジュールの組立完成後の表示側から
見た正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、
（Ｄ）は後側面図、（Ｅ）は前側面図である。

【００１７】図１において、ＳＨＤは金属板からなる上
側金属製シールドケース、ＷＤは表示窓、ＰＮＬは重ね
合わせた２枚の透明絶縁基板の一方の基板上に駆動ＩＣ
を搭載してなるフリップチップ方式液晶表示パネル（液
晶表示素子やＬＣＤ(リキッド クリスタル ディスプレ
イ)とも称す）、ＡＲは有効画素エリア、ＨＬＤ１〜４
は該モジュールのパソコン等への取付穴、ＬＰＣ１、Ｌ
ＰＣ２はバックライトの蛍光管のランプケーブル、ＬＣ
Ｔはインバータとの接続コネクタである。

【００１８】図２（Ａ）は液晶表示モジュールの組立完
成後の裏面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における
断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線における断面
図、（Ｄ）はフレームグランド部を示す要部断面図であ
る。

【００１９】図２において、ＬＦは金属板からなる下側
金属製シールドケース、ＤＲＨはシールドケースＬＦの
下（底）面に貫通する複数個の穴、ＤＲＷは各開口ＤＲ
Ｗの回りの凹み（図２（Ｂ）、（Ｃ）参照）、ＦＧＨは
フレームグランド穴、ＳＵＰはコネクタＣＴ４（図８、
６参照）を下から支持する凹み、ＣＴ１はインターフェ
イスコネクタ、ＨＬＤ１〜４は該モジュールのパソコン
等への取付穴、ＳＣＲはシールドケースＬＦを枠状保持
体ＭＬ（図５参照）にねじ等により固定するための穴で
ある。

【００２０】図１、２において、両ケースＳＨＤ、ＬＦ
にそれぞれ設けた４個の取付穴ＨＬＤ１〜４は、当該モ
ジュールを表示部としてパソコン、ワープロ等の情報処
理装置にねじ等を用いて実装するための穴（ＨＬＤ２と
ＨＬＤ４は閉じた穴でなく切り欠き）である。両者に設
けた取付穴ＨＬＤ１〜４にねじ等を通して情報処理装置
に固定、実装する。本体コンピュータ（ホスト）からの
信号と必要な電源は、モジュール裏面に位置するインタ
ーフェイスコネクタＣＴ１を介して、モジュール内のイ
ンターフェイス回路基板のコントローラ部および電源部
に供給する。

【００２１】以下、各構成部品の具体的な構成を図１〜
図２０に示し、各部材について詳しく説明する。

【００２２】《上側金属製シールドケースＳＨＤと下側
金属製シールドケースＬＦ》図１に上側シールドケース
ＳＨＤの上面、各側面が示され、図２（Ａ）に下側シー
ルドケースＬＦの下面が示される。

【００２３】メタルフレームとも称されるシールドケー
スＳＨＤ、ＬＦは、１枚の金属板をプレス加工技術によ
り、打ち抜きと折り曲げ加工により作製される。ＷＤは
液晶表示パネルＰＮＬを視野に露出させる開口である表
示窓である。ケースＳＨＤは、厚さ０．４ｍｍのステン
レス板（強度大）からなり、ケースＬＦは、厚さ０．３
ｍｍのアルミ板からなる。

【００２４】図２（Ａ）に示すように、下側金属製シー
ルドケースＬＦの底面には、多数の貫通した穴ＤＲＨ、
すなわち、１個の大きな穴と１４個の小さな穴と、その
周囲に該ケースＬＦと一体にモジュール内部に向かう
（図２（Ｂ）、（Ｃ）参照）凹みＤＲＷがそれぞれ設け
られている。この多数の穴ＤＲＷを設けたことにより、
軽量化を実現し、シールドケースＬＦ作製用金属板をプ
レス加工するときに、該金属板にその１本の対角線を境
とする反りの発生を抑制し、かつ、バックライト等から
発生する熱を放熱する。また、凹みＤＲＷを設けたこと
により、シールドケースＬＦの強度が増す。また、モジ
ュール内部に向かう凹みＤＲＷの最上部は、反射シート
ＲＦＳを介してバックライトの導光板ＧＬＢに当接し、
該導光板ＧＬＢを支持する。すなわち、図２（Ｂ）、
（Ｃ）に示すように、図２（Ａ）の左側から右側に向か
って軽量化のため厚さが漸次減少する断面形状が略台形
状の導光板ＧＬＢを支持するように、（Ｂ）の厚さｄ₁
の導光板ＧＬＢの部分を支える凹みＤＲＷの高さｈ₁よ
りも（Ｃ）の厚さｄ₂の導光板ＧＬＢの部分を支える凹
みＤＲＷの高さｈ₂の方が高くなっている。なお、図２
のＳＵＰは、回路基板ＦＰＣ２を介してコネクタＣＴ４
を下から支持する凹みである（図４（Ａ）参照）。

【００２５】図３（Ａ）は図１（Ａ）のＩ−Ｉ切断線に
おける液晶表示モジュールの要部断面図、（Ｂ）は図１
（Ａ）のII−II切断線における該モジュールの要部断面
図である。

【００２６】通常、上側シールドケースＳＨＤの各側面
は、それとそれぞれ重なる下側ケースＬＦの各側面の外
側に配置されている。図３に示すように、液晶表示パネ
ルＰＮＬの端辺に接続されたドレイン側多層フレキシブ
ル回路基板ＦＰＣ２を液晶表示パネルＰＮＬの表示面に
対して略垂直に（後で詳述）、上下フレームＳＨＤ、Ｌ
Ｆの側面のかみ合わせ部に配置する場合、ドレイン側多
層フレキシブル回路基板ＦＰＣ２がその反発力により外
側に開くので、下側ケースＬＦ側面を内側にしようとす
ると、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに
下側ケースＬＦが挿入しにくく、組立が困難になる。ま
た、後で《フレームグランド》のところで詳細に説明す
るように、図２（Ｄ）に示す回路基板ＦＰＣ２のフレー
ムグランドパッドＦＧＰを上側金属製ケースＳＨＤのフ
レームグランドＦＧ１に接続するのも困難となる。

【００２７】したがって、図３（Ａ）、図１（Ｅ）に示
すように、回路基板ＦＰＣ２に隣接する上側シールドケ
ースＳＨＤの側面を、それと重ね合わされる下側シール
ドケースＬＦの側面より内側に位置させることにより、
回路基板ＦＰＣ２の液晶表示パネルＰＮＬへの接続側か
ら、該回路基板ＦＰＣ２付き液晶表示パネルＰＮＬに上
側シールドケースＳＨＤを先に挿入することとなるの
で、モジュールの組立が容易となる。また、回路基板Ｆ
ＰＣ２付きパネルＰＮＬに上側シールドケースＳＨＤを
挿入した後、下側シールドケースＬＦを挿入する際、回
路基板ＦＰＣ２の広がりが上側ケースＳＨＤで抑えられ
ているので、挿入が容易で組立性がよい。

【００２８】また、図２（Ｄ）に示すように、上側ケー
スＳＨＤの側面が下側ケースＬＦの側面より内側なの
で、ケースＳＨＤのフレームグランドＦＧ１と回路基板
ＦＰＣ２のフレームグランドパッドＦＧＰとを電気的に
接続できる。

【００２９】なお、図１（Ｂ）、（Ｃ）、（Ｄ）の各側
面図では、それぞれ図４（Ａ）、（Ｂ）、図３（Ｂ）か
ら明らかなように、上側シールドケースＳＨＤが外側に
位置している。

【００３０】図３（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）
において、ＢＭは液晶表示パネルＰＮＬの有効画素エリ
アＡＲの周辺部に設けたブラックマトリクス、ＶＩＮＣ
１は、パネルＰＮＬの下部透明ガラス基板ＳＵＢ１と偏
光板ＰＯＬ１との間に設けた視角拡大フィルム、ＶＩＮ
Ｃ２はパネルＰＮＬの上部透明ガラス基板ＳＵＢ２と偏
光板ＰＯＬ２との間に設けた視角拡大フィルム、ＢＡＴ
は両面粘着テープ、図３（Ａ）、（Ｂ）において、ＧＣ
はゴムクッション（後述）、図３（Ａ）において、ＬＨ
Ｓは高周波のかかる蛍光管ＬＰの上面を覆い、高周波ノ
イズから駆動ＩＣ１をシールドする銅テープ等からなる
導電性シールド、ＤＳＰＣはスペーサ、図３（Ｂ）にお
いて、ＳＰＣ４はスペーサ、図４（Ａ）において、ＦＧ
Ｐ４はフレームグランドパッド（後述）、図４（Ｂ）に
おいて、ＦＵＳは液晶表示パネルＰＮＬの上下透明ガラ
ス基板ＳＵＢ１、ＳＵＢ２間に封入した液晶を封止する
封止剤、ＮＬは下側金属製シールドケースＬＦと嵌合す
る上側金属製シールドケースＳＨＤに設けた固定用爪で
ある。

【００３１】図１７（Ａ）〜（Ｄ）は上側金属製シール
ドケースＳＨＤの４個の角部を示す斜視図、（Ｅ）〜
（Ｈ）は下側金属製シールドケースＬＦの４個の角部を
示す斜視図である。図１７（Ａ）は図１（Ａ）の左下角
部、（Ｂ）は右下角部、（Ｃ）は右上角部、（Ｄ）は左
上角部、図１７（Ｅ）は図２（Ａ）の左下角部、（Ｆ）
は右下角部、（Ｇ）は右上角部、（Ｈ）は左上角部を示
す。

【００３２】金属製シールドケースの２個の側面が交じ
わろうとする角部は、従来、切断加工により、交わろう
とする部分を切り欠き、該２側面を上面に対して折り曲
げていた。このように素材の一部を切り欠いているた
め、該シールドケースの機械的強度が小さかった。本例
では、図１７（Ａ）〜（Ｄ）に示すように、上側金属製
シールドケースＳＨＤおよび下側金属製シールドケース
ＬＦの各４個の角部近傍に、絞り加工により丸みを設
け、その近傍の両側面が交わる部分に切り欠きを設ける
ことなく、該両側面が接続されている。このように金属
製ケースＳＨＤ、ＬＦの各角部は、絞り加工により側面
を折り曲げ、素材の一部を切り欠いてないので、ケース
ＳＨＤ、ＬＦの機械的強度が大きい。したがって、モジ
ュールの機械的強度、信頼性を向上できる。

【００３３】《ゲート側およびドレイン側多層フレキシ
ブル基板ＦＰＣ１、ＦＰＣ２》図９（Ａ）はゲート側多
層フレキシブル回路基板ＦＰＣ１の正面図、（Ｂ）は
（Ａ）のＩ−Ｉ切断線における要部断面図である。

【００３４】（Ａ）において、Ｊ_i〜Ｊ_viiiは、それぞ
れ８個配置されたゲート側駆動ＩＣ毎の端子の中心位置
を示す。ＦＨＬは治具の固定ピンにさす液晶表示パネル
ＰＮＬとの３個の位置決め穴、ＣＴ３はインターフェイ
ス回路基板ＰＣＢのコネクタＣＴＲ３と接続するコネク
タ、ＥＰは該回路基板ＦＰＣ１の上面に片面実装したコ
ンデンサ、ＣＵＴは切り欠き、（Ｂ）において、ＴＭは
出力端子、ＬＩは導体層、ＢＦ１、ＢＦ２、ＢＦ３はポ
リイミドフィルムである。

【００３５】図８（Ａ）はドレイン側多層フレキシブル
回路基板ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）
は右側面図である。

【００３６】（Ａ）において、Ｊ₁〜Ｊ₁₂は、それぞれ
１２個配置されたドレイン側駆動ＩＣ毎の端子の中心位
置を示す。

【００３７】図８（Ｄ）は端子の中心位置Ｊ₁に対応す
る部分の回路基板ＦＰＣ２の要部拡大正面図、（Ｅ）は
端子の中心位置Ｊ₂〜Ｊ₁₁に対応する部分の回路基板Ｆ
ＰＣ２の要部拡大正面図、（Ｆ）は端子の中心位置Ｊ₁₂
に対応する部分の回路基板ＦＰＣ２の要部拡大正面図で
ある。

【００３８】図８において、ＦＨＬは回路基板ＦＰＣ２
の両端に設けられ、治具の固定ピンにさす液晶表示パネ
ルＰＮＬとの位置決め穴、ＥＰは回路基板ＦＰＣ２の下
面に片面実装したコンデンサ、ＦＧＰは回路基板ＦＰＣ
２の下側面に突出して３個設けたフレームグランドパッ
ド、ＣＴ４はインターフェイス回路基板ＰＣＢのコネク
タＣＴＲ４と接続するコネクタ、ＢＦ１、ＢＦ２はポリ
イミドフィルム、ＡＬＭＤはパネルＰＮＬとのアライン
メントマーク、ＴＭは出力端子である。

【００３９】図６（Ａ）は液晶表示パネルＰＮＬの短辺
に取り付けたゲート側多層フレキシブル回路基板ＦＰＣ
１と、パネルＰＮＬの長辺に取り付け折り曲げかつ回路
基板ＰＣＢにコネクタＣＴ４を挿入した状態のドレイン
側多層フレキシブル回路基板ＦＰＣ２と、液晶表示パネ
ルＰＮＬの正面図、（Ｂ）は右側面図、（Ｃ）はパネル
ＰＮＬとゲート側回路基板ＦＰＣ１とインターフェイス
回路基板ＰＣＢとドレイン側回路基板ＦＰＣ２との位置
関係を示す（Ａ）のＩ−Ｉ切断線における要部断面図で
ある。

【００４０】図６の左側の８個のＩＣ２は垂直走査回路
（ゲート）側の駆動ＩＣチップ、下側の１２個のＩＣ１
は映像信号駆動回路（ドレイン）側の駆動ＩＣチップ
で、異方性導電膜や紫外線硬化剤等を使用して透明ガラ
ス基板ＳＵＢ１上にチップ・オン・ガラス（ＣＯＧ）実
装されている（図６（Ｃ）参照）。従来法では、駆動Ｉ
Ｃチップがテープ オートメイティド ボンディング法
（ＴＡＢ）により実装されたテープキャリアパッケージ
（ＴＣＰ）を異方性導電膜を使用して液晶表示パネルＰ
ＮＬに接続していた。ＣＯＧ実装では、直接駆動ＩＣを
使用するため、前記のＴＡＢ工程が不要となり工程短縮
となり、テープキャリアも不要となるため原価低減の効
果もある。さらに、ＣＯＧ実装は、高精細・高密度液晶
表示パネルＰＮＬの実装技術として適している。本例で
は、パネルＰＮＬの片側の長辺側にドレインドライバＩ
Ｃ１を一列に並べ、ドレイン線を片側の長辺側に引き出
した。

【００４１】ドレイン線あるいはゲート線を交互に引き
出す方式では、その引き出し線と駆動ＩＣの出力側バン
プとの接続は容易になるが、周辺回路基板をパネルの対
向する２長辺の外周部に配置する必要が生じ、このため
外形寸法が片側引き出しの場合よりも大きくなるという
問題があった。特に、表示色数が増えると表示データの
データ線数が増加し、情報処理装置の最外形が増加す
る。このため、本例では、多層フレキシブル基板を使用
し、ドレイン線を片側のみに引き出すことで従来の問題
を解決する。

【００４２】図６（Ａ）に示すように、ゲート側フレキ
シブル回路基板ＦＰＣ１は、液晶表示パネルＰＮＬの短
辺側の透明ガラス基板ＳＵＢ１の上面端辺（ドライバＩ
Ｃ２の外側）のゲート線の端子に異方性導電膜を介して
接続され、ドレイン側フレキシブル回路基板ＦＰＣ２
は、パネルＰＮＬの長辺側の透明ガラス基板ＳＵＢ１の
上面端辺（ドライバＩＣ１の外側）のドレイン線の端子
に異方性導電膜を介して接続されている。

【００４３】図７（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）
に対応する比較例を示す図である。

【００４４】図７の比較例では、液晶表示パネルＰＮＬ
の端辺に接続されたドレイン側多層フレキシブル回路基
板ＦＰＣ２は、図７（Ｂ）に示すように、液晶表示パネ
ルＰＮＬの裏面に折り返され、両面粘着テープ（図示省
略）を介して該裏面に接着され、パネルＰＮＬとバック
ライト（図３参照）の間に配置されていた。数回折り返
し重ね合わされた（後で詳述）回路基板ＦＰＣ２の厚み
（例えば１ｍｍ）は、モジュール厚の構成要素となるた
め、モジュール厚を薄くする障害となる。また、両面粘
着テープで回路基板ＦＰＣ２をＰＮＬ、すなわち、透明
ガラス基板ＳＵＢ１の裏面に貼り付けるため、その後不
良が判明した該回路基板ＦＰＣ２を修理するのに両面粘
着テープを剥がさなければならないため、修理が困難で
ある。さらに、両面粘着テープを剥がすと、粘着剤の一
部が基板ＳＵＢ１裏面に残って凹凸ができ、その後、ド
ライバＩＣ１の不良が判明し、交換を要する場合、基板
ＳＵＢ１裏面に存在する粘着剤の凹凸が、基板ＳＵＢ１
表面にドライバＩＣ１を再搭載するときに支承をきた
す。

【００４５】図３（Ａ）、図６（Ｂ）に示すように、液
晶表示パネルＰＮＬの端辺に接続されたドレイン側フレ
キシブル回路基板ＦＰＣ２は、液晶表示パネルＰＮＬの
表示面に対して略垂直に配置されている。すなわち、回
路基板ＦＰＣ２が液晶表示パネルＰＮＬと導光板ＧＬＢ
との間からなくなり、数回折り返し重ね合わされた多層
回路基板ＦＰＣ２の厚みが、モジュール厚の構成要素と
ならない構造となっている。したがって、モジュールの
薄型化が可能である。また、パネルＰＮＬとの接続部に
対する回路基板ＦＰＣ２の曲げ角度が、図７（Ｂ）の１
８０度から図６（Ｂ）の９０度へと半減するため、回路
基板ＦＰＣ２のパネルＰＮＬとの圧着部へのストレスが
低減し、該圧着部の信頼性が向上する。

【００４６】また、回路基板ＦＰＣ２を両面粘着テープ
で液晶表示パネルＰＮＬのガラス基板ＳＵＢ１裏面に貼
り付けないため、回路基板ＦＰＣ２の修理やドライバＩ
Ｃ１の再搭載が容易である。

【００４７】なお、ドレイン側多層フレキシブル回路基
板ＦＰＣ２の外側に向かう反発力は、下側金属製シール
ドケースＬＦの側面より内側に位置する上側金属製シー
ルドケースＳＨＤの側面により抑えられる。

【００４８】《インターフェイス回路基板ＰＣＢ》図１
０（Ａ）は、コントローラ部および電源部の機能を有す
るインターフェイス回路基板ＰＣＢの裏面（下面）図、
（Ｂ）はインターフェイス回路基板ＰＣＢの正面（上
面）図である。

【００４９】本例では、基板ＰＣＢはガラスエポキシ材
からなる８層の多層プリント基板を採用した。多層フレ
キシブル基板も使用可能であるが、この部分は折り曲げ
構造を採用しなかったため、価格が相対的に安い多層プ
リント基板とした。

【００５０】電子部品は主に情報処理装置の表示面から
見て裏面側である基板ＰＣＢの下面に搭載されるが、上
面にもコンデンサＥＰや階調抵抗Ｒが搭載される。表示
制御装置用として、１個の集積回路素子ＴＣＯＮ（タイ
ミング コンバータ）を基板ＰＣＢ上に配置している。
集積回路素子ＴＣＯＮは、プリント基板上に集積回路Ｉ
Ｃを直接ボールグリッドアレイ（Ball Grid Array）実
装される。インターフェイスコネクタＣＴ１は、基板Ｐ
ＣＢのほぼ中央に位置し、さらに、ロー ボルテージ デ
ィファレンシャル シグナリング回路ＬＶＤＳ、ハイブ
リッド集積回路ＨＩ、オペアンプ、複数の抵抗、コンデ
ンサ、高周波ノイズ除去用回路部品が搭載されている。

【００５１】また、ハイブリッド集積回路ＨＩは、回路
の一部をハイブリッド集積化し、小さな回路基板の上面
および下面に主に電源供給用の複数個の集積回路や電子
部品が実装されて構成され、回路基板ＰＣＢ上に１個実
装されている。図示は省略するが、ハイブリッド集積回
路ＨＩのリードを長く形成し、回路基板ＰＣＢとハイブ
リッド集積回路ＨＩとの間の回路基板ＰＣＢ上にも抵
抗、コンデンサ等を含む電子部品が複数個実装されてい
る。

【００５２】また、ゲートドライバ基板ＦＰＣ１とイン
ターフェイス回路基板ＰＣＢとの電気的接続手段とし
て、本例では、コネクタＣＴ３とコネクタＣＴＲ３を使
用している。

【００５３】インターフェイス基板ＰＣＢの上面は、情
報処理装置から見て表面側であり、ＥＭＩ（エレクトロ
マグネティック インタフィアレンス(Electro Magneti
c Interference)、すなわち、電磁波障害）ノイズが最
も輻射されるポテンシャルが高い方向である。このた
め、本例では、多層の表面導体層をほぼ全面にグランド
のベタ状あるいはメッシュ状パターンで被覆している。
図示はしないが、ソルダレジストの下に銅導体のメッシ
ュ状パターンが貫通穴部分を除いて全面被覆形成されて
いる。このメッシュ状パターンは、基板ＰＣＢの下面の
グランドパターンＦＧＰと電気的に接続することで、Ｅ
ＭＩノイズ輻射を減少させることができる。なお、グラ
ンドパターンＦＧＰは、基板ＰＣＢのグランドパターン
ＦＧＰとシールドケースＳＨＤのグランドとをつなぎ、
さらに、コネクタＣＴ１からくるグランドと半田付けす
ることにより、本体側のグランドに接続される。

【００５４】前述したように、フレキシブル基板ＦＰＣ
１、２も、基板の表面導体層はメッシュ状パターンで被
覆されており、液晶表示パネルＰＮＬの２辺の外周部
は、全て直流電位で固定され、効果的に基板内側からの
ＥＭＩノイズ輻射を減少させることができる。

【００５５】図４（Ａ）は図１（Ａ）のIII−III切断線
における液晶表示モジュールの要部断面図、（Ｂ）は図
１（Ａ）のIV−IV切断線における該モジュールの要部断
面図である。

【００５６】図４（Ａ）に示すように、インターフェイ
ス回路基板ＰＣＢは、液晶表示パネルＰＮＬと一部重ね
合わせられ、下部透明絶縁基板ＳＵＢ１の下面の下側に
配置されている。また、ゲートドライバフレキシブル基
板ＦＰＣ１は、その一端辺がパネルＰＮＬの透明ガラス
基板ＳＵＢ１と直接電気的機械的に接続され、ドレイン
側と異なり、折り曲げることなく、ほぼその全幅がイン
ターフェイス回路基板ＰＣＢの上に重ね合わせられてい
る。このように、インターフェイス回路基板ＰＣＢを液
晶表示パネルＰＮＬと一部重ね合わせ、さらに、ゲート
ドライバ回路基板ＦＰＣ１をインターフェイス回路基板
ＰＣＢ上に重ね合わせて配置することにより、額縁部の
幅、面積を縮小でき、液晶表示パネルＰＮＬおよび該パ
ネルを表示部として組み込んだパソコン、ワープロ等の
情報処理装置の外形寸法を縮小できる。

【００５７】図１９（Ａ）は、図１０（Ａ）に示したイ
ンターフェイス回路基板ＰＣＢに実装される表示制御装
置用の集積回路素子ＴＣＯＮの下面図、（Ｂ）は側面
図、（Ｃ）は集積回路素子ＴＣＯＮの下面の本例のピン
配列の概略を示す図、（Ｄ）は集積回路素子ＴＣＯＮの
下面の比較例のピン配列の概略を示す図である。

【００５８】図１９（Ａ）、（Ｂ）において、ＴＴは集
積回路素子ＴＣＯＮの下面にマトリクス状に設けた端
子、（Ｃ）、（Ｄ）において、Ｐは電源端子、Ｇはグラ
ンド端子、Ｉは入力信号端子、Ｏは出力信号端子、Ｍは
機能モード設定端子である。

【００５９】なお、集積回路素子ＴＣＯＮは、回路基板
ＰＣＢ上に直接ボールグリッドアレイ実装される。集積
回路素子ＴＣＯＮの下面に設けられるマトリクス状電極
端子ＴＴのピン配列に関しては、図１９（Ｄ）に示す比
較例のように、十分考慮されておらず、入力信号端子
Ｉ、出力信号端子Ｏ、モード設定端子Ｍ、電源端子Ｐ、
グランド端子Ｇはランダムに割り振られていた。このた
め、回路基板ＰＣＢにおける配線の引き回しが複雑とな
り、不要な迂回配線が増加し、有効な配線領域が減少し
て電源やグランドの配線幅が減少し、この結果、回路基
板の面積が増大したり、ＥＭＩノイズ対策が弱くなる問
題があった。

【００６０】本例では、図１９（Ｃ）に概略を示すよう
に、それぞれ複数本存在する電源端子Ｐ、グランド端子
Ｇを集積回路素子ＴＣＯＮの周辺部に割り当てて配置す
る。また、それぞれ複数本存在する入力信号端子Ｉ、出
力信号端子Ｏ、モード設定端子Ｍを各グループ毎にまと
めて配置する。すなわち、モード設定端子Ｍを中央部に
集め、入力信号端子Ｉおよび出力信号端子Ｏを、周辺部
を除く中央部にそれぞれ片側ずつ反対側に集めている。
このように集積回路素子ＴＣＯＮのピン配列を最適化す
ることにより、回路基板ＰＣＢの配線が単純化され、配
線の迂回、複雑な引き回しを低減することができ、回路
基板ＰＣＢの効率的な配線レイアウトが容易に実現で
き、その結果、回路基板ＰＣＢの面積を縮小できる。つ
まり、同一基板幅ならより多くの配線を引くことがで
き、配線数が同じなら基板幅を縮小できる。

【００６１】また、集積回路素子ＴＣＯＮの周辺部に電
源端子Ｐ、グランド端子Ｇを集めて配線することによ
り、電源やグランドの配線幅やベタパターンの面積を増
やすことが可能となり、このような電源線やグランド線
やベタパターンでその周辺をシールドでき、その結果、
ＥＭＩノイズ等を低減できる。

【００６２】《インターフェイス回路基板ＰＣＢの最外
形状》図１８（Ａ）は本例の回路基板ＰＣＢの面付け状
態を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣ
Ｂの要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面
付け状態を示す平面図、（Ｄ）は比較例の分割後の回路
基板ＰＣＢの要部平面図である。

【００６３】図１８（Ａ）、（Ｃ）において、ＦＲは複
数枚の回路基板ＰＣＢを支持する枠、ＰＦＲは回路基板
ＰＣＢの切り離し用ミシン目、（Ｂ）、（Ｄ）におい
て、ＰＦＰはばりである。

【００６４】図１８（Ｃ）に示すように、枠ＦＲに面付
けされた回路基板ＰＣＢでは、枠ＦＲに切り離し用ミシ
ン目ＰＦＲを介して、複数枚の回路基板ＰＣＢが繋がっ
ている。回路基板ＰＣＢを１個に分割するときは、ミシ
ン目ＰＦＲ部に亀裂を作り、枠ＦＲから分離する。この
とき、（Ｄ）に示すように、ミシン目ＰＦＲ部の一部が
回路基板ＰＣＢの本体側にばりＰＦＰとして一部残って
しまう。

【００６５】図１８（Ｃ）、（Ｄ）に示す比較例では、
ミシン目ＰＦＲを回路基板ＰＣＢの最外形部に配置して
いるため、回路基板ＰＣＢを分割すると、（Ｄ）に示す
ように、ばりＰＦＰが基板ＰＣＢの最外形部から突出し
てしまう。このため、回路基板ＰＣＢをモジュールに実
装する際、回路基板ＰＣＢをモールドケースに収納する
ことができず、めんどうで時間のかかるばりを削る作業
が必要となる。また、モールドケースの回路基板ＰＣＢ
収納部に、ばりＰＦＰの寸法を考慮しなければならず、
回路基板ＰＣＢとモールドケース間の距離が大きくなっ
て、モジュールの小型化に不利となる。なお、この距離
を小さくしようとすると、ばり取り作業が必要となる。

【００６６】本例では、図１８（Ａ）に示すように、回
路基板ＰＣＢの外形輪郭に凹部ＧＮを有し、該凹部ＧＮ
にミシン目ＰＦＲが配置されている。したがって、回路
基板ＰＣＢを分割した後、（Ｂ）に示すように、ばりＰ
ＦＰは凹部ＧＮに位置するので、ばりＰＦＰが基板ＰＣ
Ｂの最外形部から突出しない。なお、凹部ＧＮの深さ
は、比較例のばりＰＦＰ残り長さより長く取る。ばりＰ
ＦＰ残り長さは、最大１ｍｍである。

【００６７】この結果、モールドケースの回路基板ＰＣ
Ｂ収納部に、ばりＰＦＰの寸法を考慮する必要がなくな
り、回路基板ＰＣＢとモールドケース間の距離を小さく
でき、モジュールの小型化に有利である。また、ばり取
り作業が不要となる。

【００６８】図５は下（裏）面側から見た枠状保持体Ｍ
Ｌとそれに収納されるバックライト（導光板ＧＬＢ、各
種シート、蛍光管ＬＰ等）およびインターフェイス回路
基板ＰＣＢ等を示す全体分解斜視図である。

【００６９】インターフェイス回路基板ＰＣＢは、図５
に示すように、枠状保持体ＭＬの片側短辺側端部に該回
路基板ＰＣＢの外形輪郭と略一致して設けた収納凹部に
収納される。該保持体ＭＬの端に一体に設けたピンＰＩ
Ｎに、回路基板ＰＣＢの一端に設けた１個の穴ＦＨＬ
（図１０）が挿入され、位置が決められ保持される。回
路基板ＰＣＢのパネルＰＮＬ表示面と平行な回転運動
は、前記収納する凹部の側壁により妨げられる。また、
図５の保持具ＢＬＯ１、ＢＬＯ２が、枠状保持体ＭＬに
はめ込まれ、回路基板ＰＣＢが保持される。

【００７０】《ドレイン側多層フレキシブル回路基板Ｆ
ＰＣ２とインターフェイス回路基板ＰＣＢとの電気的接
続》図６（Ａ）、（Ｃ）、図４（Ａ）から明らかなよう
に、ドレイン側多層フレキシブル回路基板ＦＰＣ２とイ
ンターフェイス回路基板ＰＣＢとは、液晶表示パネルＰ
ＮＬの隣接する図６（Ａ）の下側長辺と左側短辺の２端
辺に沿って互いに直角に配置されている。図３（Ａ）に
示したように、液晶表示パネルＰＮＬの端辺に接続され
た回路基板ＦＰＣ２は、パネルＰＮＬの表示面に対して
略垂直に配置されている。回路基板ＰＣＢに隣接する回
路基板ＦＰＣ２の端部には、回路基板ＰＣＢとの接続用
のコネクタＣＴ４を設けた凸部（図８（Ａ）のＣＴ４の
部分）が設けられている。パネルＰＮＬの表示面に対し
て略垂直に配置された回路基板ＦＰＣ２の端部が、図６
（Ａ）に示すように、回路基板ＦＰＣ１の方へ略直角に
曲げられ、図６（Ｃ）に示すように、コネクタＣＴ４が
回路基板ＰＣＢの下面のコネクタＣＴＲ４に接続され
る。

【００７１】比較例の回路基板ＦＰＣ２と回路基板ＰＣ
Ｂとの電気的接続は、図７（Ｃ）に示されるが、回路基
板ＦＰＣ２の本体部分は、図７（Ｂ）に示すように、パ
ネルＰＮＬのガラス基板ＳＵＢ１の裏面に両面テープ
（図示省略）で接着されているので、回路基板ＰＣＢへ
向かうために該本体部分から突出し、コネクタＣＴ４が
設けられる凸部の長さが長くなる。大きな基板からこの
ような凸部を有するＬ字形のフレキシブル基板を取る
際、凸部が長いと、材料取り効率が低下し、製造コスト
の増加を招く。

【００７２】前記のように、本発明では、回路基板ＦＰ
Ｃ２の本体部分をパネルＰＮＬの表示面に対して略垂直
に配置し、回路基板ＰＣＢ近傍で回路基板ＦＰＣ２の本
体部分を厚さ方向に折り曲げて回路基板ＰＣＢと接続し
ているため、凸部の長さを短くでき、回路基板ＦＰＣ２
の形状を長方形状に近くできる。したがって、フレキシ
ブル基板の前記材料取り効率が向上し、製造コストを低
減できる。なお、本発明における回路基板ＦＰＣ２の凸
部の長さは１．１ｃｍ、図７の比較例の凸部の長さは
２．５ｃｍである。

【００７３】《ドレイン側多層フレキシブル回路基板Ｆ
ＰＣ２の折りたたみ実装》図１３は、液晶表示パネルＰ
ＮＬにフレキシブル回路基板ＦＰＣ１、ＦＰＣ２を取り
付けた平面図である図６（Ａ）と同様の図であるが、ド
レイン側フレキシブル回路基板ＦＰＣ２を液晶表示パネ
ルＰＮＬに取り付け後、折り返していない状態を示す図
である。

【００７４】図１４は図１３において、ドレイン側回路
基板ＦＰＣ２をパネルＰＮＬに取り付け折り返し、表示
面に対して垂直に配置してなく、回路基板ＰＣＢにコネ
クタＣＴ４を挿入接続しない状態を示す図である。

【００７５】図１５（Ａ）〜（Ｃ）は図１３、１４の回
路基板ＦＰＣ２の折り曲げ方を示す側面図である。

【００７６】図１３〜１５では、折りたたむ部分（多層
配線部分）ｂが３個ある。ａは１層部分で、部分ｂ相互
間の部分ａは折り返し部である。

【００７７】図１５（Ａ）の右側部分ｂを中央部分ｂの
上に折り重ね、両面粘着テープで貼り付け、この２個重
ねたものを左側部分ｂの下に重ね、両面粘着テープで貼
り付ける（（Ｂ）に示す）。３個重ねた回路基板ＦＰＣ
２は、（Ｃ）に示すように垂直に折り曲げ、パネルＰＮ
Ｌの表示面と略垂直に配置される。回路基板ＦＰＣ２上
に搭載されたコンデンサＥＰは、（Ｃ）に示すように、
パネルＰＮＬ側に向き、図３（Ａ）に示すように、それ
に隣接する枠状保持体ＭＬの側面に設けた開口内に配置
され、上側金属製シールドケースＳＨＤとのショートが
防止される。該コンデンサＥＰは、ランプ反射シートＬ
Ｓに隣接する。また、図１５（Ｃ）に示すように、フレ
ームグランドパッドＦＧＰは、略垂直に配置された回路
基板ＦＰＣ２の下方に突出して、上側金属製シールドケ
ースＳＨＤのフレームグランドＦＧ１と接触する（図２
（Ｄ）参照。後述）。

【００７８】図１６（Ａ）〜（Ｃ）はコネクタＣＴ４を
設けた回路基板ＦＰＣ２の凸部を含めて図示した図１５
（Ａ）〜（Ｃ）と同様の図である。

【００７９】図１６（Ａ）に示すように、回路基板ＦＰ
Ｃ２を折りたたんで、（Ｂ）に示す状態にし、（Ｃ）に
示すように、回路基板ＦＰＣ２をパネルＰＮＬの表示面
と略垂直に配置すると、コネクタＣＴ４を有する部分ｂ
が（Ｃ）に示す位置となり、コネクタＣＴ４がインター
フェイス回路基板ＰＣＢの下面のコネクタＣＴＲ４と接
続可能になる。

【００８０】図２０は液晶表示パネルＰＮＬの端辺に接
続されたゲート側多層フレキシブル回路基板ＦＰＣ１
と、それに重ねて配置されたインターフェイス回路基板
ＰＣＢを示す要部斜視図である。

【００８１】図２０、図４（Ａ）、図６（Ｃ）に示すよ
うに、液晶表示パネルＰＮＬの短辺に接続されたゲート
側フレキシブル回路基板ＦＰＣ１と、枠状保持体ＭＬに
保持収納されるインターフェイス回路基板ＰＣＢとは、
パネルＰＮＬの該短辺に沿って、パネルＰＮＬの下部透
明ガラス基板ＳＵＢ１を挟んで上下重ねて配置されてい
る。

【００８２】インターフェイス回路基板ＰＣＢとゲート
側レキシブル回路基板ＦＰＣ１とを重ねて実装しようと
すると、回路基板ＰＣＢの回路基板ＦＰＣ１と相対する
面上には、コンデンサＥＰ等の電子部品を実装すること
ができない。このため、回路基板ＰＣＢは、部品片面実
装となり、該回路基板ＰＣＢの外形寸法を縮小すること
が困難となる。これがモジュール外形寸法の小型化を制
限する要因となっている。

【００８３】本例では、図１０（Ａ）、（Ｂ）に示すよ
うに、インターフェイス回路基板ＰＣＢの両面に各種部
品を実装する。（Ｂ）に示すように、回路基板ＰＣＢの
回路基板ＦＰＣ１と相対する面上にも、コンデンサＥＰ
を実装している。一方、図２０、図９（Ａ）に示すよう
に、ゲート側多層フレキシブル回路基板ＦＰＣ１に複数
個（ここでは７個）の切り欠きＣＵＴを設ける。多層フ
レキシブル回路基板ＦＰＣ１の部品、すなわち、コンデ
ンサＥＰの実装、スルーホールＴＨの配置箇所を、該回
路基板ＦＰＣ１の幅広の部分にまとめ、切り欠きＣＵＴ
を設けた幅狭の部分を配線のみの領域とする。回路基板
ＦＰＣ１の幅方向に信号線を引き出すためにある程度の
幅が必要なので、該幅広の部分が必要である。図２０に
示すように、切り欠き部ＣＵＴに、インターフェイス回
路基板ＰＣＢの該フレキシブル回路基板ＦＰＣ１に相対
する面上に実装した電子部品のコンデンサＥＰを配置し
た。すなわち、フレキシブル回路基板ＦＰＣ１の切り欠
き部ＣＵＴでは、インターフェイス回路基板ＰＣＢの回
路基板ＦＰＣ１と面する面側にも部品実装が可能とな
り、回路基板ＰＣＢの部品両面実装が実現できる。この
結果、回路基板ＰＣＢの高密度部品実装に有利であり、
回路基板ＰＣＢの外形寸法の縮小が可能となり、モジュ
ールの外形の小型化に効果がある。なお、回路基板ＦＰ
Ｃ１とインターフェイス回路基板ＰＣＢとは、パネルＰ
ＮＬの下部透明ガラス基板ＳＵＢ１を挟んで重ねて配置
されるので、切り欠きＣＵＴ部に配置すべき回路基板Ｐ
ＣＢ面上の部品は、その厚さがガラス基板ＳＵＢ１の厚
さより大きいものを配置する。

【００８４】《フレームグランド》図８（Ａ）〜（Ｃ）
に示すように、ドレイン側多層フレキシブル回路基板Ｆ
ＰＣ２の下側側面に３個のフレームグランドパッドＦＧ
Ｐが所定の間隔を置いて設けられている。一方、それに
対応して上側金属製シールドケースＳＨＤの図１（Ｅ）
に示す側面には、図２（Ｄ）に示すように、それと一体
に下方向に突出する３個のフレームグランドＦＧ１が設
けられている。該フレームグランドＦＧ１に対応する下
側金属製シールドケースＬＦの位置に、図２（Ａ）、
（Ｄ）に示すように、フレームグランドＦＧ１を折り曲
げる作業のためにフレームグランド穴ＦＧＨが３個あけ
られている。図２（Ｄ）に示すように、シールドケース
ＳＨＤのフレームグランドＦＧ１（図示しないが、中央
に丸い穴を有する）は、モジュール組立の最後のシール
ドケースＳＨＤとＬＦを嵌合する工程において、フレー
ムグランド穴ＦＧＨを介して、モジュール内部に向かっ
て折り曲げられることにより、フレームグランドＦＧ１
とフレームグランドパッドＦＧＰとが電気的に接続され
る。このように、回路基板ＦＰＣ２のグランドライン
と、インピーダンスの十分低い金属製シールドケースＳ
ＨＤとをフレームグランドＦＧ１を介して電気的に接続
したので、安定したグランドラインを供給することがで
き、高周波領域におけるグランドラインを強化すること
ができる。したがって、外部から侵入したり、内部で発
生するノイズの影響を除くことができるので、安定した
表示品質が得られ、また、ＥＭＩを引き起こす有害な輻
射電波の発生を抑制することができる。なお、シールド
ケースＳＨＤと電気的に接続する回路基板は、ドレイン
線駆動フレキシブル基板ＦＰＣ２であり、ゲート線走査
駆動フレキシブル基板ＦＰＣ１にはフレームグランドを
取っていないが、これはドレイン側フレキシブル基板Ｆ
ＰＣ２に入力されるクロックは速く、ノイズが発生し易
く、ゲート側フレキシブル基板ＦＰＣ１に入力されるク
ロックは遅く、ノイズが発生しにくいためであり、ま
た、フレームグランドパッドＦＧＰをフレキシブル基板
ＦＰＣ２の伸張方向に間隔をあけて３個配置したことに
より、電源、グランドの電位がより安定となるので、シ
ールドケースＳＨＤと１点で接続するよりも、インピー
ダンスマッチングを良好に取ることができる。また、回
路基板の信号入力側から遠い部分でフレームグランドを
取ることは、グランドをより安定でき、かつ、フレキシ
ブル基板のアンテナとしての効果を防ぐことができる。
なお、フレームグランドＦＧ１とフレームグランドパッ
ドＦＧＰとの半田付けを行わなくてもよいので、組立工
数を低減できる。さらに、フレームグランド専用の金属
板が不要である。

【００８５】図４（Ａ）において、ＦＧＰ４は、ドレイ
ン側フレキシブル回路基板ＦＰＣ２のコネクタＣＴ４を
有する凸部下面（凸部下面両端に２個）に設けたフレー
ムグランドパッドであり、下側金属製シールドケースＬ
Ｆの凹みＳＵＰ（図２（Ａ）参照）を介して電気的に接
続される。また、図４（Ａ）に示すように、図１４の回
路基板ＦＰＣ２の左側端部にもフレームグランドパッド
ＦＧＰ２が設けられ、上側金属製シールドケースＳＨＤ
のフレームグランドＦＧ２と電気的に接続される。

【００８６】《ゴムクッションＧＣ》ゴムクッションＧ
Ｃは、図３（Ａ）、（Ｂ）に示される。ゴムクッション
ＧＣは、液晶表示パネルＰＮＬの下部透明ガラス基板Ｓ
ＵＢ１の額縁周辺の端辺下面とバックライトを収納する
枠状保持体ＭＬとの間に配置されている。ゴムクッショ
ンＧＣの弾性を利用して、金属製シールドケースＳＨ
Ｄ、ＬＦを装置内部方向に押し込むことにより、図１
（Ｂ）に示す側面では、保持体ＭＬの凸部ＦＫがシール
ドケースＳＨＤの開口に嵌合し、図１（Ｃ）に示す側面
では、図４（Ｂ）に示すように、シールドケースＳＨＤ
の爪ＮＬがシールドケースＬＦに嵌合し、図１（Ｄ）に
示す側面では、図３（Ｂ）に示すように、保持体ＭＬの
凸部ＦＫがシールドケースＳＨＤの開口ＦＨに嵌合する
とともに、図１（Ｄ）に示すように、シールドケースＬ
Ｆの切断加工により一体に設けた爪ＮＬ２がシールドケ
ースＳＨＤの開口ＦＨ２に折り曲げられ、図１（Ｅ）に
示す側面では、図３（Ａ）に示すように、シールドケー
スＳＨＤの絞り加工により一体に設けた凸部ＦＫがシー
ルドケースＬＦの開口ＦＨに嵌合する。すなわち、各凸
部とそれに対応する開口との嵌合がストッパとして機能
し、上側シールドケースＳＨＤと枠状保持体ＭＬと下側
シールドケースＬＦとが固定され、モジュール全体が一
体となってしっかりと保持され、他の固定用部材が不要
である。したがって、組立が容易で製造コストを低減で
きる。また、機械的強度が大きく、耐振動衝撃性が高
く、装置の信頼性を向上できる。なお、ゴムクッション
ＧＣには、片側に粘着材（図示省略）が付いており、基
板ＳＵＢ１の所定個所に貼られる。

【００８７】《バックライト》図５に、下（裏）面側か
ら見た枠状保持体ＭＬとそれに収納されるバックライト
（導光板ＧＬＢ、各種シート、蛍光管ＬＰ等）およびイ
ンターフェイス回路基板ＰＣＢ等が全体分解斜視図で示
される。

【００８８】図５、図３および図４において、ＲＦＳは
反射シート、ＧＬＢは導光板、ＳＰＳは拡散シート、Ｐ
ＲＳはプリズムシート、ＰＯＲは偏光反射シート、ＭＬ
は一体成型により形成された枠状保持体（モールドケー
ス）、ＬＰ（図５、図３（Ａ）参照）はバックライトの
光源である冷陰極蛍光管、図５のＧＢは蛍光管ＬＰを支
持するゴムブッシュである。なお、図５では、ランプケ
ーブルＬＰＣ１、２（図１（Ａ）、図２（Ａ）、図４
（Ｂ）のＬＰＣ２参照）、インバータ用の接続コネクタ
ＬＣＴは図示省略してある（（図１（Ａ）、図２（Ａ）
参照）。

【００８９】液晶表示パネルＰＮＬを背面から照らすサ
イドライト方式バックライトは、１本の冷陰極蛍光管Ｌ
Ｐ、蛍光管ＬＰのランプケーブルＬＰＣ１、２、蛍光管
ＬＰおよびランプケーブルＬＰＣ１、２を保持する２個
のゴムブッシュＧＢ、導光板ＧＬＢ、導光板ＧＬＢの上
面全面に接して配置された拡散シートＳＰＳ、導光板Ｇ
ＬＢの下面全面に配置された反射シートＲＦＳ、拡散シ
ートＳＰＳの上面全面に接して配置されたプリズムシー
トＰＲＳ、偏光反射シートＰＯＲ等から構成される。

【００９０】図３（Ａ）に示されるランプ反射シートＬ
Ｓは、蛍光管ＬＰを反射シートＬＳ上に配置した後、丸
めて１８０度折り曲げ、粘着材を有する両面テープ（図
示省略）により、その一端を導光板ＧＬＢの端辺上面に
接着し、かつ、他端を導光板ＧＬＢの端辺下面の反射シ
ートＲＦＳに接着させて保持する。

【００９１】また、本例では、コンパクトに実装を行う
ためと、ＥＭＩノイズへの悪影響がないようにランプケ
ーブルＬＰＣの配線を工夫した。すなわち、２本のラン
プケーブルＬＰＣ１、２の内、グランド電圧側のケーブ
ルＬＰＣ１は、平たい帯状となっており、蛍光管ＬＰの
一端から引き出され、導光板ＧＬＢの短辺とそれに隣接
する長辺の２辺に沿って、該短辺側では枠状保持体ＭＬ
の側壁と導光板ＧＬＢの側壁との間に配置され、該長辺
側では、枠状保持体ＭＬの側壁に設けた溝ＧＬＯ１内に
配置される。また、高圧側ケーブルＬＰＣ２は、断面が
略円状で、蛍光管ＬＰの他端から引き出され、インバー
タ（インバータ電源回路）ＩＶに接続される部分に近い
ように短く配線し、導光板ＧＬＢのもう一方の短辺側の
枠状保持体ＭＬの側壁に設けた溝ＧＬＯ２内に配置され
る。図５において、ＧＬＯ１は枠状保持体ＭＬに設けた
ランプケーブルＬＰＣ１の収納案内溝（図３（Ｂ）参
照）、ＧＬＯ２は枠状保持体ＭＬに設けたランプケーブ
ルＬＰＣ２の収納案内溝（図４（Ｂ）参照）である。

【００９２】なお、導光板ＧＬＢは、軽量化のため、蛍
光管ＬＰの長軸と垂直に切った断面形状が略台形状とな
っている。

【００９３】《拡散シートＳＰＳ》拡散シートＳＰＳ
は、導光板ＧＬＢの上に載置され、導光板ＧＬＢの上面
から発せられる光を拡散し、液晶表示パネルＰＮＬに均
一に光を照射する。

【００９４】《プリズムシートＰＲＳ》プリズムシート
ＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行直線状に配列された断面形状が
Ｖ字状の複数本の溝からなる。言い換えれば、多数本の
３角柱状のプリズムを平行に配列してなる。プリズムシ
ートＰＲＳは、拡散シートＳＰＳから広い角度範囲にわ
たって拡散される光をプリズムシートＰＲＳの法線方向
に集めることにより、バックライトの輝度を向上させる
ことができる。したがって、バックライトを低消費電力
化することができ、その結果、モジュールを小型化、軽
量化することができ、製造コストを低減することができ
る。なお、プリズムシートＰＲＳを２枚使用する場合
は、２枚のプリズムシートＰＲＳの各溝の伸張方向が直
交するように、２枚重ねて配置される。

【００９５】《偏光反射シートＰＯＲ》偏光反射シート
ＰＯＲは、プリズムシートＰＲＳの上に載置され、特定
の偏光軸の光のみ透過させ、それ以外の偏光軸の光を導
光板ＧＬＢ側に反射させて、偏光板ＰＯＬ１を透過する
光のみを取り出し、光利用効率を向上させる。

【００９６】《反射シートＲＦＳ》反射シートＲＦＳ
は、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面
から発せられる光を液晶表示パネルＰＮＬの方へ反射さ
せる。

【００９７】《枠状保持体ＭＬ》モールド成型により形
成した枠状保持体ＭＬは、合成樹脂で１個の型で一体成
型することにより作られ、図５、図３、図４に示すよう
に、蛍光管ＬＰ、ランプケーブルＬＰＣ１、２、導光板
ＧＬＢ等の保持部材、すなわち、バックライト収納ケー
スであり、多層フレキシブル回路基板ＦＰＣ１、ＦＰＣ
２が接続された液晶表示パネルＰＮＬの収納ケースであ
り、さらに、インターフェイス回路基板ＰＣＢの収納ケ
ースである。すなわち、シールドケースＳＨＤ、ＬＦを
除くほとんどの部品を収納、保持する。組立工程におい
ては、枠状保持体ＭＬの上面に回路基板ＦＰＣ１、２付
き液晶表示パネルＰＮＬを収納し、保持体ＭＬを逆さに
して、その下面からインターフェイス回路基板ＰＣＢを
収納し、次いで、保持体ＭＬの下面から該保持体ＭＬ内
にバックライト構成部品を順次収納していき、バックラ
イトが収納し終わったら、保持体ＭＬの上面に上側シー
ルドケースＳＨＤを被せ、保持体ＭＬの下面に下側シー
ルドケースＬＦを被せる。各部品収納組立時、枠状保持
体ＭＬは位置出し治具の機能を果たすようになってい
る。枠状保持体ＭＬは、金属製シールドケースＳＨＤ、
ＬＦと、各固定部材の嵌合と弾性体（ゴムクッションＧ
Ｃ）の作用により、しっかりと合体するので、モジュー
ルの耐振動衝撃性、耐熱衝撃性が向上でき、信頼性を向
上できる。

【００９８】《冷陰極蛍光管ＬＰの配置位置》細長い蛍
光管ＬＰは、図３（Ａ）、図５に示すように、モジュー
ル内において、液晶表示パネルＰＮＬの長辺の一方に実
装されたドレイン側駆動ＩＣの下の枠状保持体ＭＬ内の
スペースに配置されている。これにより、モジュールの
外形寸法を小さくすることができる。

【００９９】《信号の流れ》図１１は液晶表示モジュー
ルの各ドライバの概略構成と、信号の流れを示すブロッ
ク図である。

【０１００】図１２は図１１に対応する比較例を示す図
である。

【０１０１】図１１において、本体コンピュータからの
制御信号（クロック、表示タイミング信号、同期信号）
は、インターフェイスコネクタ（ＣＴ１）を経て、イン
ターフェイス回路基板（ＰＣＢ）に供給され、そのコン
トローラ部でクロック、シフトクロックおよび表示デー
タの制御信号が生成され、コネクタＣＴＲ４、ＣＴ４を
経て、Ｄドライバ（ドレインドライバ）に供給され、液
晶表示パネル（ＰＮＬ）のドレイン線に供給される。な
お、その途中にあるＬＶＤＳ（ロー ボルテージ ディフ
ァレンシャル シグナリング(Low Voltage deferential
signalling)）は、コンピュータ側から送られて来る変
調のかかった表示信号を復調し、ＴＣＯＮ（タイミング
コンバータ）が処理することができる表示信号を出力
するものであり、また、ＴＣＯＮは表示制御用の集積回
路素子であり、インターフェイス回路基板（ＰＣＢ）上
に設けられている。

【０１０２】コンピュータ側から送られて来る表示信号
に変調をかけ、変調のかかった信号をＬＶＤＳで復調
し、原表示信号を取り出し、原表示信号をＴＣＯＮに入
力するシステム構成により、インターフェイスコネクタ
ＣＴ１部で発生するＥＭＩノイズを低減し、インターフ
ェイスコネクタＣＴ１の接続ピン数も低減することがで
き、接続の信頼性が上がる。

【０１０３】また、コンピュータからの電源電圧は、Ｄ
Ｃ／ＤＣコンバータ（図１０（Ａ）のハイブリッド集積
回路ＨＩに相当する）で、〜の３系統の電圧に変換
され、１７Ｖ系と−５Ｖ系がレベルシフト回路およ
びコネクタＣＴＲ３、ＣＴ３を経て、Ｇドライバ（ゲー
トドライバ）に供給され、パネル（ＰＮＬ）のゲート線
に供給される。ＤＣ／ＤＣコンバータにより変換された
８Ｖ系は、階調電圧回路に供給され、演算増幅回路Ｏ
Ｐ ＡＭＰ（オペアンプ）に供給され、コネクタＣＴＲ
３、ＣＴ３を経て、パネル（ＰＮＬ）の対向共通電極に
供給される。また、８Ｖ系は、Ｄドライバにも供給さ
れる。

【０１０４】図１１に示す実施例では、図１２に示す比
較例のＤＣ／ＤＣコンバータの信号系統が１０Ｖ系、
１７Ｖ系、−５Ｖ系、５Ｖ系の４系統から、８
Ｖ系、１７Ｖ系、−５Ｖ系の３系統に減少されてい
る。図１２の５Ｖ系は、ＬＶＤＳに供給するためだけ
に作られる。また、比較例のＯＰ ＡＭＰが３個から１
個に減少されている。

【０１０５】図１１に示す実施例では、電源電圧が外部
から供給される電源電圧と同じ３．３ＶのＬＶＤＳを用
いることにより、インターフェイスコネクタＣＴ１を通
して外部から供給される電源電圧を直接ＬＶＤＳに供給
するので、図１２に示す比較例と比べて、５Ｖ系のＤＣ
／ＤＣコンバータが不要となり、消費電力が低減され
る。

【０１０６】図１２に示す比較例で考えると、ＬＶＤＳ
を動かすために必要なトータルの電力Ｐは、ＬＶＤＳの
電源電圧をＶ、ＬＶＤＳの電源ラインに流れる電流を
Ｉ、ＤＣ／ＤＣコンバータの変換効率をαとすると、Ｐ
＝（Ｖ・Ｉ）／αとなる。

【０１０７】これに対し、図１１に示す実施例では、Ｌ
ＶＤＳが外部の電源から直接電力の供給を受けるので、
ＬＶＤＳを動かすために必要なトータルの電力Ｐは、Ｐ
＝Ｖ・Ｉとなる。

【０１０８】一般に、ＤＣ／ＤＣコンバータの変換効率
αは、１よりも少ない（図１２に示す比較例では０．７
３）ので、図１１に示す実施例の方が、図１２に示す比
較例よりも、消費電力が低減される。

【０１０９】特に、ＬＶＤＳの消費電力は、図１２で見
ると３７２．０ｍＷで、他の部分、例えばＯＰ ＡＭ
Ｐ、階調抵抗、レベルシフト＋Ｇドライバブロックなど
と比べ、液晶表示装置の消費電力に占める割合が大き
い。一般に、ＬＶＤＳは、コンピュータからインターフ
ェイスコネクタＣＴ１を介して送られて来る高周波（３
２．５ＭＨｚ以上）の信号を扱うため、高速で動作する
必要があるので、消費電力が高くなる。したがって、Ｌ
ＶＤＳの電源電圧を外部電源の電圧と同じにして、外部
電源からＤＣ／ＤＣコンバータを介さずに、ＬＶＤＳに
電力を供給することにより、外部電源から見た液晶表示
装置の消費電力を低減することができる。

【０１１０】また、図１１に示す実施例では、表示制御
装置の機能を持つＴＣＯＮも、ＴＣＯＮの電源電圧を外
部電源の電圧と同じにして、外部電源から直接電力の供
給を受けている。ＴＣＯＮの消費電力も液晶表示装置の
消費電力に占める割合が大きいので、ＴＣＯＮの電源も
外部電源から直接供給を受けることにより、さらに消費
電力を低減することができる。ＴＣＯＮもＬＶＤＳから
送られて来る高周波（３２．５ＭＨｚ以上）の映像信号
を扱うため、高速で動作する必要があるので、消費電力
が高くなる。

【０１１１】また、図１２に示す比較例では、階調電圧
回路の出力である階調電圧（Ｖ１〜Ｖ９）を演算増幅回
路ＯＰ ＡＭＰで増幅して、Ｄドライバに供給してい
る。これに対し、図１１に示す実施例では、階調電圧回
路の出力は、ＯＰ ＡＭＰを介さずに、直接Ｄドライバ
に供給しているので、さらに消費電力を削減することが
できた。具体的には、３８．９ｍＷの電力を削減するこ
とができた。従来は、階調電圧回路の出力は、複数のＤ
ドライバに並列に供給する必要があるため、ＯＰＡＭＰ
により電力を増幅する必要があった。しかし、Ｄドライ
バの改良により、ＯＰ ＡＭＰにより電力を増幅しなく
ても階調電圧回路の出力を複数の、具体的には、図６
（Ａ）に示すように１２個までの、Ｄドライバに供給し
ても問題を生じないことが分かったので、階調電圧回路
の出力を直接Ｄドライバに供給する構成が得られた。

【０１１２】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は、上記実施の形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることは勿論である。例えば、前記実施の
形態では、アクティブ・マトリクス方式の液晶表示装置
に適用した例を示したが、単純マトリクス方式の液晶表
示装置にも適用可能である。また、前記実施の形態で
は、フリップチップ方式の液晶表示装置に適用した例を
示したが、その他の方式の液晶表示装置にも適用可能で
ある。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
集積回路素子のピン配列を最適化することにより、該回
路基板の効率的な配線レイアウトが実現でき、該回路基
板の面積を縮小でき、かつ、ＥＭＩノイズ等を低減でき
る。また、回路基板の外形輪郭に凹部を設け、該凹部に
該回路基板切り離し用ミシン目を配置することにより、
回路基板のばり取り作業が不要で、回路基板とモールド
ケース間の距離を小さくでき、モジュールの小型化に有
利である。

【図面の簡単な説明】

【図１】（Ａ）は液晶表示モジュールの表示側から見た
正面図、（Ｂ）は左側面図、（Ｃ）は右側面図、（Ｄ）
は後側面図、（Ｅ）は前側面図である。

【図２】（Ａ）はモジュールの裏面図、（Ｂ）は（Ａ）
のＢ−Ｂ切断線断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線
断面図、（Ｄ）はフレームグランド部を示す要部断面図
である。

【図３】（Ａ）は図１（Ａ）のモジュールのＩ−Ｉ切断
線断面図、（Ｂ）は図１（Ａ）のII−II切断線断面図で
ある。

【図４】（Ａ）は図１（Ａ）のIII−III切断線断面図、
（Ｂ）は図１（Ａ）のIV−IV切断線断面図である。

【図５】下面側から見た枠状保持体ＭＬとそれに収納さ
れるバックライトおよびインターフェイス回路基板ＰＣ
Ｂ等を示す全体分解斜視図である。

【図６】（Ａ）はゲート側多層フレキシブル回路基板Ｆ
ＰＣ１と、ドレイン側多層フレキシブル回路基板ＦＰＣ
２と、パネルＰＮＬの正面図、（Ｂ）は右側面図、
（Ｃ）は（Ａ）のＩ−Ｉ切断線断面図である。

【図７】（Ａ）〜（Ｃ）は図６（Ａ）〜（Ｃ）に対応す
る比較例を示す図である。

【図８】（Ａ）はドレイン側多層フレキシブル回路基板
ＦＰＣ２の正面図、（Ｂ）は左側面図、（Ｃ）は右側面
図、（Ｄ）は端子の中心位置Ｊ₁に対応する部分の拡大
正面図、（Ｅ）は端子の中心位置Ｊ₂〜Ｊ₁₁に対応する
部分の拡大正面図、（Ｆ）は端子の中心位置Ｊ₁₂に対応
する部分の拡大正面図である。

【図９】（Ａ）はゲート側多層フレキシブル回路基板Ｆ
ＰＣ１の正面図、（Ｂ）は（Ａ）のＩ−Ｉ切断線断面図
である。

【図１０】（Ａ）は、インターフェイス回路基板ＰＣＢ
の裏（下）面図、（Ｂ）は該回路基板ＰＣＢの正（上）
面図である。

【図１１】図１１はモジュールの各ドライバの概略構成
と、信号の流れを示すブロック図である。

【図１２】図１２は図１１に対応する比較例を示す図で
ある。

【図１３】ドレイン側回路基板ＦＰＣ２をパネルＰＮＬ
に取り付け後、折り返していない状態を示す図６（Ａ）
と同様の図である。

【図１４】図１３において、ドレイン側回路基板ＦＰＣ
２をパネルＰＮＬに取り付け折り返し、回路基板ＰＣＢ
にコネクタＣＴ４を挿入しない状態を示す図である。

【図１５】（Ａ）〜（Ｃ）は図１３、１４の回路基板Ｆ
ＰＣ２の折り曲げ方を示す側面図である。

【図１６】（Ａ）〜（Ｃ）はコネクタＣＴ４を設けた回
路基板ＦＰＣ２の凸部を含めた図１５（Ａ）〜（Ｃ）と
同様の図である。

【図１７】（Ａ）〜（Ｄ）は上側金属製シールドケース
ＳＨＤの４個の角部を示す斜視図、（Ｅ）〜（Ｈ）は下
側金属製シールドケースＬＦの４個の角部を示す斜視図
である。

【図１８】（Ａ）は本例の回路基板ＰＣＢの面付け状態
を示す平面図、（Ｂ）は本例の分割後の回路基板ＰＣＢ
の要部平面図、（Ｃ）は比較例の回路基板ＰＣＢの面付
け状態を示す平面図、（Ｂ）は比較例の分割後の回路基
板ＰＣＢの要部平面図である。

【図１９】（Ａ）は、集積回路素子ＴＣＯＮの下面図、
（Ｂ）は側面図、（Ｃ）は集積回路素子ＴＣＯＮの下面
の本例のピン配列の概略を示す図、（Ｄ）は比較例のピ
ン配列の概略を示す図である。

【図２０】ゲート側多層フレキシブル回路基板ＦＰＣ１
と、それに重ねて配置されたインターフェイス回路基板
ＰＣＢを示す要部斜視図である。

【符号の説明】

ＰＣＢ…インターフェイス回路基板、ＴＣＯＮ…集積回
路素子、ＴＴ…端子、Ｐ…電源端子、Ｇ…グランド端
子、Ｉ…入力信号端子、Ｏ…出力信号端子、Ｍ…モード
設定端子、ＦＲ…枠、ＰＦＲ…切り離し用ミシン目、Ｐ
ＦＰ…ばり。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥山 良男 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】液晶表示パネルと、駆動回路基板と、前記
   回路基板上に実装され、マトリクス状端子を有するＩＣ
   とを具備し、 前記マトリクス状端子のピン配列について、それぞれ複
   数存在する入力信号、出力信号、モード設定のピンを各
   グループ毎にまとめて配置したことを特徴とする液晶表
   示装置。
2. 【請求項２】液晶表示パネルと、駆動回路基板と、前記
   回路基板上に実装され、マトリクス状端子を有するＩＣ
   とを具備し、 前記マトリクス状端子のピン配列について、それぞれ複
   数存在する電源ピン、グランドピンを該ＩＣの周辺部に
   割り当てて配置したことを特徴とする液晶表示装置。
3. 【請求項３】液晶表示パネルと、駆動回路基板と、前記
   回路基板上に実装され、マトリクス状端子を有するＩＣ
   とを具備し、 前記マトリクス状端子のピン配列について、それぞれ複
   数存在する入力信号、出力信号、モード設定のピンを各
   グループ毎にまとめて配置し、かつ、電源ピン、グラン
   ドピンを該ＩＣの周辺部に割り当てて配置したことを特
   徴とする液晶表示装置。
4. 【請求項４】液晶表示パネルの駆動回路基板の外形輪郭
   に凹部を有し、該凹部に該回路基板切り離し用ミシン目
   を配置したことを特徴とする液晶表示装置。
5. 【請求項５】液晶表示パネルに電源電圧を供給する回路
   基板の外形輪郭に凹部を有し、該凹部に該回路基板切り
   離し用ミシン目を配置したことを特徴とする液晶表示装
   置。