JP3517458B2

JP3517458B2 - 液晶表示装置

Info

Publication number: JP3517458B2
Application number: JP25642694A
Authority: JP
Inventors: 史朗上田; 俊一熊岡; 眞澄流石; 克彦柴田; 陽一五十嵐; 直人小林
Original assignee: 株式会社日立ディスプレイズ; 日立デバイスエンジニアリング株式会社
Priority date: 1994-10-21
Filing date: 1994-10-21
Publication date: 2004-04-12
Anticipated expiration: 2019-04-12
Also published as: JPH08122806A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、重ね合わせた２枚の透
明絶縁基板の間に液晶を封入してなる液晶表示素子と、
その下に配置した導光板と、その側面近傍に配置した蛍
光管とを含んで成るバックライトを有する液晶表示装
置、および該液晶表示装置を表示部として組み込んだ情
報処理装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応してスイッチング素子を設けたものであ
る。各画素における液晶は論理的には常時駆動されてい
るので、時分割駆動方式を採用している単純マトリクス
方式と比べてアクティブ・マトリクス方式はコントラス
トが良く特にカラーでは欠かせない技術になっている。

【０００３】従来のアクティブ・マトリクス方式の液晶
表示装置は、薄膜トランジスタ（ＴＦＴ）が形成され液
晶を封止した液晶表示部（液晶表示パネル）に、これを
駆動する駆動ＩＣ（ドライバＩＣ）をテープキャリアに
搭載したテープキャリアパッケージ（ＴＣＰ）として垂
直方向の走査線側及び水平方向の信号線側に異方性導電
膜（異方性コネクタ）により接続し、更に駆動ＩＣに必
要な液晶表示データや液晶用タイミング信号を生成し各
駆動ＩＣへ伝達する周辺回路をプリント基板に配線して
テープキャリアパッケージ（ＴＣＰ）の周辺に配置しテ
ープキャリアパッケージ（ＴＣＰ）と半田接続をとるこ
とによって液晶表示装置を構成していた。

【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した１
２．５型アクティブ・マトリクス方式カラー液晶ディス
プレイ」、日経エレクトロニクス、頁１９３〜２１０、
１９８６年１２月１５日、日経マグロウヒル社発行、で
知られている。

【０００５】

【発明が解決しようとする課題】従来の液晶表示装置で
は、周辺回路基板にプリント基板を使用しており、ドラ
イバＩＣに入力する信号及び電源は、プリント基板から
ケーブルやＴＣＰ等を介して液晶表示素子に接続され
る。したがって、従来の液晶表示装置では、液晶表示装
置の画素数が増えると、液晶表示素子とＴＣＰとの接続
本数が増加し、電気接続不良の確率が高くなる問題があ
った。また、表示色数が増えると表示データのデータ線
数が増加し、最外形も増加する傾向にあり、該液晶表示
装置を組み込んだパソコンやワープロ等の情報処理装置
の外形寸法が大形になる問題があった。

【０００６】また、従来の液晶表示装置では、本体コン
ピュータから送信されてくる制御信号、クロック及び表
示用データを基に、表示データ制御回路、水平方向及び
垂直方向駆動用周辺回路を介して駆動ＩＣに必要な信号
や電源を供給する。したがって、液晶表示装置の表示色
数や画素数が増加すると、前記必要な信号の周波数が増
加し、配線間の信号の電気的相互干渉が増加し、ＥＭＩ
（エレクトロマグネティックインタフィアレンス）
を引き起こす不要な輻射電波の発生ポテンシャルが高く
なる傾向にあり、該液晶表示装置を組み込んだパソコン
やワープロ等の情報処理装置の環境使用条件を満足出来
なくなる問題があった。

【０００７】さらに、従来の液晶表示装置では、表示デ
ータ制御回路用や電源回路用基板、水平及び垂直走査用
の周辺駆動回路基板にプリント基板を使用しており、こ
れら基板間の信号及び電源の電気的接続は、フラットケ
ーブル等のジョイナーを介して液晶表示素子に接続され
る。したがって、液晶表示装置の表示色数が増加する
と、限定された領域で必要な配線本数が増加し、狭ピッ
チの接続を信頼性良く、また効率良く行う必要が生じ
た。

【０００８】本発明の第１の目的は、画素数及び表示色
数が増えて、液晶表示素子との接続配線数や表示データ
のデータ線本数が増加しても精度良い接続信頼性を確保
しながら、周辺駆動回路を縮小して液晶表示装置及び情
報処理装置の小型化を図ることである。

【０００９】本発明の第２の目的は、表示色数や画素数
が増えて制御信号、クロック及び表示用データの周波数
及び配線数が増加しても、ＥＭＩレベルが低い、耐環境
性の優れた液晶表示装置を有する情報処理装置を提供す
ることである。

【００１０】本発明の第３の目的は、液晶表示装置の部
品点数の削減と信頼性の高い基板間接続を実現すること
である。

【００１１】

【課題を解決するための手段】上記第１の課題を解決す
るために、本発明の液晶表示装置は、重ね合わせた２枚
の透明絶縁基板の一方の基板上に駆動ＩＣを搭載したチ
ップ・オン・ガラス型液晶表示素子と、前記液晶表示素
子の少なくとも１辺側の外周部に配置されており、前記
駆動ＩＣの入力端子用パターンと電気的に接続される、
３層以上の導体層の部分を有する多層フレキシブル基板
とで構成することを特徴とする。

【００１２】または、重ね合わせた２枚の透明絶縁基板
の一方の基板上に駆動ＩＣを搭載したチップ・オン・ガ
ラス型液晶表示素子と、前記液晶表示素子の４辺のう
ち、１個の長辺及び１個の短辺の２辺側の外周部に配置
されており、前記２辺側の前記駆動ＩＣの入力端子用パ
ターンと電気的に接続される、３層以上の導体層の部分
を有する多層フレキシブル基板とで構成することを特徴
とする。

【００１３】または、重ね合わせた２枚の透明絶縁基板
の一方の基板上に駆動ＩＣを搭載したチップ・オン・ガ
ラス型液晶表示素子と、前記液晶表示素子の４辺のう
ち、対向する２個の長辺側及び１個の短辺側の外周部に
配置されており、前記２個の長辺及び１個の短辺の各辺
側の前記駆動ＩＣの入力端子用パターンと電気的に接続
される、３層以上の導体層の部分を有する多層フレキシ
ブル基板とで構成することを特徴とする。

【００１４】さらに、前記透明絶縁基板上の駆動ＩＣの
入力端子用パターンと電気的に接続される多層フレキシ
ブル基板のパターン部分が、２層以下の導体層あるいは
メッキされた導体層からなり、異方性導電膜で駆動ＩＣ
の入力端子用パターンと電気的に接続されていることこ
とを特徴とする。

【００１５】さらに、液晶表示素子の一辺側の外周部に
配置されており、表示制御回路用及び電源回路用配線を
多層プリント基板で構成することを特徴とする。

【００１６】さらに、多層フレキシブル基板が折り曲げ
られる構造であり、前記折れ曲がり部分を２層以下の導
体層からなる多層フレキシブル基板で構成することを特
徴とする。

【００１７】さらに、多層フレキシブル基板の導体層が
３層以上の部分において、一方側にのみ電子部品が搭載
されていることを特徴とする。

【００１８】さらに、多層フレキシブル基板の導体層が
３層以上の部分において、一方側にのみ搭載された電子
部品が、シールドケースの開口部に位置することを特徴
とする。

【００１９】さらに、折れ曲がった多層フレキシブル基
板の導体層が３層以上の部分において、該部分の表面側
にのみ電子部品が搭載されており、更に前記電子部品
が、シールドケースの開口部に位置しており、裏面側
は、液晶表示素子の駆動ＩＣを搭載した透明絶縁基板の
裏面側に接着する構造を特徴とする。

【００２０】また、液晶表示パネルとの接続信頼性を確
保するため、透明絶縁基板の上に形成された駆動ＩＣへ
の入力配線パターンと電気的に接続される多層フレキシ
ブル基板の２層以下の導体層部分は、駆動ＩＣ毎に分離
した凸状の形状からなることを特徴とする。

【００２１】さらに、透明絶縁基板の上に形成された駆
動ＩＣへの入力配線パターンと電気的に接続される多層
フレキシブル基板の２層以下の導体層からなる部分は、
駆動ＩＣ毎に分離したの凸状の形状部分からなり、更に
前記凸状の形状部分内に透明絶縁基板上の配線とのアラ
イメントが可能なマークが形成されていることを特徴と
する。

【００２２】上記第２の課題を解決するために、本発明
の液晶表示装置は、部品実装用のパッドパターン部分
と、電気接続用貫通孔と、グランドや５ボルトなどの直
流電源のベタ状あるいはメッシュ状パターン部分とから
形成される表面導体層を有する多層フレキシブル基板か
ら構成することを特徴とする。

【００２３】または、部品実装用のパッドパターン部分
と、電気接続用貫通孔と、グランドや５ボルトなどの直
流電源のベタ状あるいはメッシュ状パターン部分とから
形成される表面導体層を有する多層フレキシブル基板を
第１の基板とし、電気接続用孔と、グランドのベタ状あ
るいはメッシュ状パターン部分とから形成される表面導
体層と、電子部品が片側実装されている裏面導体層とを
有する表示データ制御回路用及び電源回路用の多層配線
基板を第２の基板とし、前記第１の基板と第２の基板の
グランドのベタ状あるいはメッシュ状パターン部分が、
同一の金属製シールドケースのグランド用パッドと電気
接続されていることを特徴とする。

【００２４】上記第３の課題を解決するために、透明絶
縁基板上の金属配線パターンを介して周辺駆動回路であ
る複数の多層フレキシブル基板の配線が相互に電気的に
接続される構造であることを特徴とする。

【００２５】または、周辺駆動回路の多層フレキシブル
基板と、表示制御回路用及び電源回路用の多層配線基板
とは、異方性導電膜を用いて電気接続することを特徴と
する。

【００２６】

【作用】周辺駆動回路の配線基板を多層フレキシブル基
板で構成するため、配線密度を高くでき、折り曲げも可
能で小型化に有利となる。また、グランドパターンや直
流電源等の配線層を表面層に形成でき、ＥＭＩ対策とし
て有利となる。更に、多層フレキシブル基板をＴＣＰの
替わりに使用し、周辺回路基板間のジョイナーが不要と
なるため、液晶表示装置の部品点数を削減できる。

【００２７】また、本発明によれば、画素数が多くなり
端子ピッチが小さくなり、液晶表示パネルの映像信号線
の端子を片側引き出しができなくなり、両側から引き出
す場合でも、前記端子と接続する映像信号線駆動用の多
層フレキシブル回路基板を前記表示パネルの２辺、通常
は長辺の２方側に配置し、折り曲げることで、十分表示
部の周囲の額縁部の面積を小さくすることができる。こ
のため、高精細及びＸＧＡ（エクステンディットグラ
フィックスアレイ）等の高画素数を有する液晶表示素
子としてパソコン、ワープロ等の情報処理装置に実装し
たときに、液晶表示装置およびこれを組み込んだ情報処
理装置を小型化、軽量化することができ、映像信号線駆
動用回路基板が配置された側が、画面の上側及び下側に
均等に配置されるため、画面の上下位置を適切とするこ
とができる。

【００２８】さらに、本発明の液晶表示装置では、当該
装置内において、細長い蛍光管を液晶表示素子の外周部
に実装した多層フレキシブル基板の下のスペースに配置
することにより、スペースの使用効率良く蛍光管を収納
することができる。したがって、当該装置の外形寸法を
小さくすることができ、当該装置を小型化、軽量化する
ことができる。

【００２９】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００３０】《液晶表示モジュールの全体構成》図１
は、液晶表示モジュールＭＤＬの分解斜視図である。

【００３１】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１〜３は折り曲げられた多
層フレキシブル回路基板（ＦＰＣ１はゲート側回路基
板、ＦＰＣ２及びＦＰＣ３はドレイン側回路基板）、Ｐ
ＣＢはインターフェイス回路基板、ＡＳＢはアセンブル
された駆動回路基板付き液晶表示素子、ＰＮＬは重ね合
わせた２枚の透明絶縁基板の一方の基板上に駆動ＩＣを
搭載した液晶表示素子、ＧＣ１及びＧＣ２はゴムクッシ
ョン、ＰＲＳはプリズムシート、ＳＰＳは拡散シート、
ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体成
型により形成された下側ケース（モールドケース）、Ｌ
Ｐは蛍光管、ＬＰＣはランプケーブル、ＬＣＴはインバ
ーター用の接続コネクタ、ＧＢは蛍光管ＬＰを支持する
ゴムブッシュであり、図に示すような上下の配置関係で
各部材が積み重ねられて液晶表示モジュールＭＤＬが組
み立てられる。

【００３２】図２は、液晶表示モジュールＭＤＬの組立
完成図で液晶表示素子の表面側からみた斜視図である。

【００３３】モジュールＭＤＬは、下側ケースＭＣＡ、
シールドケースＳＨＤの２種の収納・保持部材を有す
る。

【００３４】ＨＬＤは、当該モジュールＭＤＬを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた４個の取付穴である。下側ケースＭＣＡの
取付穴ＭＨ１〜４に一致する位置にシールドケースＳＨ
Ｄの取付穴ＳＨ１〜４が形成されており（図４、図１９
参照）、両者の取付穴にねじ等を通して情報処理装置に
固定、実装する。当該モジュールＭＤＬには、輝度調整
用のボリュームＶＲが設けられており、バックライト用
のインバーターをＭＩ部分に配置し、接続コネクタＬＣ
Ｔ、ランプケーブルＬＰＣを介してバックライトＢＬに
電源を供給する。本体コンピュータ（ホスト）からの信
号及び必要な電源は、モジュール裏面に位置するインタ
ーフェイスコネクタＣＴを介して、液晶表示モジュール
ＭＤＬのコントローラ部及び電源部に供給する。

【００３５】図３は、図１に示した実施例であるＴＦＴ
液晶表示モジュールのＴＦＴ液晶表示素子とその外周部
に配置された回路を示すブロック図である。図示してい
ないが、本発明では、ドレインドライバＩＣ１〜ＩＣＭ
及びゲートドライバＩＣ１〜ＩＣＮは、液晶表示素子の
一方の透明絶縁基板上に形成されたドレイン側引き出し
線ＤＴＭ及びゲート側引き出し線ＧＴＭと異方性導電膜
あるいは紫外線硬化樹脂等でチップ・オン・ガラス実装
（ＣＯＧ実装）されている。本例では、ＸＧＡ仕様であ
る１０２４×３×７６８の有効ドットを有する液晶表示
素子に適用している。このため、液晶表示素子の透明絶
縁基板上には、１９２出力のドレインドライバＩＣを対
向する各々の長辺に８個ずつ（Ｍ＝１６）と、１００出
力のゲートドライバＩＣを短辺に８個（Ｎ＝８）とをＣ
ＯＧ実装している。液晶表示素子の上側及び下側にはド
レインドライバ部１０３が配置され、また、側面部に
は、ゲートドライバ部１０４、他方の側面部には、コン
トローラ部１０１、電源部１０２が配置される。コント
ローラ部１０１及び電源部１０２、ドレインドライバ部
１０３、ゲートドライバ部１０４は、それぞれ電気的接
続手段ＪＮ１〜４により相互接続させる。

【００３６】以下、各構成部品の具体的な構成を図４〜
図２０に示し、各部材について詳しく説明する。

【００３７】《金属製シールドケースＳＨＤ》図４は、
シールドケースＳＨＤの上面、前側面、後側面、右側
面、左側面を示す図であり、シールドケースＳＨＤの斜
め上方からみたときの斜視図は図１に示される。

【００３８】シールドケース（メタルフレーム）ＳＨＤ
は、１枚の金属板をプレス加工技術により、打ち抜きと
折り曲げ加工により作製される。ＷＤは表示パネルＰＮ
Ｌを視野に露出する開口を示し、以下表示窓と称す。

【００３９】ＮＬはシールドケースＳＨＤと下側ケース
ＭＣＡとの固定用爪（全部で１０個）、ＨＫは同じく固
定用のフック（全部で６個）であり、シールドケースＳ
ＨＤに一体に設けられている。図１、図４に示された固
定用爪ＮＬは折り曲げ前の状態で、駆動回路付き液晶表
示素子ＡＳＢをスペーサＳＰＣを挟んで、シールドケー
スＳＨＤに収納した後、それぞれ内側に折り曲げられて
下側ケースＭＣＡに設けられた四角い固定用凹部ＮＲ
（図１９の各側面図参照）に挿入される。固定用フック
ＨＫは、それぞれ下側ケースＭＣＡに設けた固定用突起
ＨＰ（図１９の側面図参照）に嵌合される。これによ
り、駆動回路付き液晶表示素子ＡＳＢ等を保持・収納す
るシールドケースＳＨＤと、導光板ＧＬＢ、蛍光管ＬＰ
等を保持・収納する下側ケースＭＣＡとがしっかりと固
定される。また、表示パネルＰＮＬの下面の表示に影響
を与えない四方の縁周囲には薄く細長い長方形状のゴム
クッションＧＣ１、ＧＣ２（ゴムスペーサとも称す。図
１参照）が設けられている。また、固定用爪ＮＬと固定
用フックＨＫは取り外しが容易なため（固定用爪ＮＬの
折り曲げを延ばし、固定用フックＨＫを外すだけ）、２
部材の分解・組立が容易なので、修理が容易で、バック
ライトＢＬの蛍光管ＬＰの交換も容易である。また、本
実施例では、図４に示すように、一方の辺を主に固定用
フックＨＫで固定し、向かい合う他方の辺を固定用爪Ｎ
Ｌで固定しているので、すべての固定用爪ＮＬを外さな
くても、一部の固定用爪ＮＬを外すだけで分解すること
ができる。したがって、修理やバックライトの交換が容
易である。

【００４０】ＣＳＰは、絶縁スペーサＳＰＣ１〜４の孔
ＳＳＰ（図５参照）と共通して同じ平面位置に設けた共
通貫通穴で、製造時、固定して立てたピンに、シールド
ケースＳＨＤと絶縁スペーサＳＰＣ１〜４とを順に各共
通貫通穴に挿入して実装することにより、両者の相対位
置を精度よく設定するためのものである。絶縁スペーサ
ＳＰＣ１〜４は、絶縁物ＩＮＳの両面に粘着材ＡＤＨ
（図５参照）が塗布されており、シールドケースＳＨＤ
及び駆動回路付き液晶表示素子ＡＳＢを確実に絶縁スペ
ーサの間隔を保って固定できる。また、当該モジュール
ＭＤＬをパソコン等の応用製品に実装するとき、この共
通貫通穴ＣＳＰを位置決めの基準とすることも可能であ
る。

【００４１】ＦＧＦは金属製シールドケースＳＨＤと一
体に形成された合計１０個のフレームグランド用爪で、
シールドケースＳＨＤの上面に開けられた「コ」の字状
の開口、換言すれば、四角い開口中に延びた細長い突起
により構成される。この細長い突起が、それぞれ装置内
部へ向かう方向に根元のところで折り曲げられ、絶縁ス
ペーサＳＰＣ１〜３の切りかけ部ＳＧＦを介して、多層
フレキシブル回路基板ＦＰＣ１〜３及びインターフェイ
ス基板ＰＣＢのグランド配線に接続されたフレームグラ
ンドパッドＦＧＰ（図６参照）に半田付けにより接続さ
れた構造になっている。なお、爪ＦＧＮをシールドケー
スＳＨＤの側面に２個設けたので、爪ＦＧＮを装置内部
へ折り曲げ、かつ、フレームグランドパッドＦＧＰに半
田付けする作業は、液晶表示パネルＰＮＬと一体化され
た回路基板アセンブリＡＳＢをシールドケースＳＨＤ内
に収納し、スペーサで固定した後、シールドケースＳＨ
Ｄの内面（下面）を上に向けた状態で行なうことがで
き、作業性がよい。また、爪ＦＧＮを折り曲げるとき
は、爪ＦＧＮが回路基板アセンブリＡＳＢに当たらない
ので、折り曲げの作業性がよい。また、半田付け作業で
は、開放されたシールドケースＳＨＤの内面側から半田
こてを当てることができるので、半田付けの作業性がよ
い。したがって、爪ＦＧＦ及びＦＧＮとフレームグラン
ドパッドＦＧＰとの接続信頼性を向上することができ
る。

【００４２】シールドケースＳＨＤの表面に開けられた
四角い開口ＳＨＬは、駆動回路付き液晶表示素子ＡＳＢ
の多層フレキシブル基板ＦＰＣ１〜３に搭載された電子
回路部品であるコンデンサＣＨＤ、ＣＨＧの収納される
部分であり、ドレイン基板側に各々１０個、ゲート基板
側に１０個あり、絶縁スペーサＳＰＣ１〜３にも平面的
に共通する位置に切り欠けＳＰＬ（図５参照）が設けら
れている。本手段により、当該モジュールＭＤＬの厚み
を更に薄くすることができる。

【００４３】シールドケースＳＨＤの表面に開けられた
丸い開口ＣＶＬは、輝度調整用ボリュームＶＲを制御す
るために設けられたもので、絶縁スペーサＳＰＣ４にも
共通貫通穴ＳＶＬ（図５参照）がある。

【００４４】《絶縁スペーサ》図５は、絶縁スペーサＳ
ＰＣの上面を示す図であり、絶縁スペーサＳＰＣの斜め
上方からみたときの斜視図は図１に示される。更に、Ｓ
ＰＣ１の開口部ＳＰＬでのＡ−Ａ切断線における断面
図、及びＳＰＣ４のＢ−Ｂ切断線における断面図を示
す。

【００４５】前述したように、絶縁スペーサＳＰＣは、
シールドケースＳＨＤと駆動回路付き液晶表示素子ＡＳ
Ｂとの絶縁を確保するだけでなく、シールドケースＳＨ
Ｄとの位置精度の確保や駆動回路付き液晶表示素子ＡＳ
ＢとシールドケースＳＨＤとの固定をする。

【００４６】《多層フレキシブル基板ＦＰＣ１〜３》図
６は、表示パネルＰＮＬの外周部に多層フレキシブル基
板ＦＰＣ１〜３及び多層プリント基板ＰＣＢを実装した
状態を示す下面図である。本例では、多層フレキシブル
基板ＦＰＣ１〜３は、この後の工程で折り曲げられる。

【００４７】図６の上側の８個は垂直走査回路側の駆動
ＩＣチップ、左右側の各８個は映像信号駆動回路側の駆
動ＩＣチップで、異方性導電膜や紫外線硬化剤等を使用
して透明絶縁基板上にチップ・オン・ガラス（ＣＯＧ）
実装されている。従来法では、駆動用ＩＣチップがテー
プオートメイティドボンディング法（ＴＡＢ）により
実装されたテープキャリアパッケージ（ＴＣＰ）を異方
性導電膜を使用して表示パネルＰＮＬに接続していた。
ＣＯＧ実装では、直接駆動ＩＣを使用するため、前記の
ＴＡＢ工程が不要となり工程短縮となり、テープキャリ
アも不要となるため原価低減の効果もある。更に、ＣＯ
Ｇ実装は、高精細・高密度表示パネルＰＮＬの実装技術
として適している。すなわち、本例では、ＸＧＡパネル
として１０２４×３×７６８ドットの１０インチ画面サ
イズのＴＦＴ液晶表示モジュールを設計した。このた
め、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各ドットの大きさ
は、２０７μｍ（ゲート線ピッチ）×６９μｍ（ドレイ
ン線ピッチ）となっており、１画素は、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の３ドットの組合せで、２０７μｍ角
となっている。このため、ドレイン線引き出しＤＴＭを
片側に１０２４×３本とすると、引き出し線ピッチは６
９μｍ以下となってしまい、現在使用可能なＴＣＰ実装
の接続ピッチ限界以下となる。ＣＯＧ実装では、使用す
る異方性導電膜等の材料にも依存するが、おおよそ駆動
用ＩＣチップのバンプＢＵＭＰ（図１３参照）のピッチ
で約７０μｍ及び下地配線との交叉面積で約５０μｍ角
が現在使用可能な最小値といえる。このため、本例で
は、液晶パネルの対向する２個の長辺側にドレインドラ
イバＩＣを一列に並べ、ドレイン線を２個の長辺側に交
互に引き出して、ドレイン線引き出しＤＴＭのピッチを
６９×２μｍとした。したがって、駆動用ＩＣチップの
バンプＢＵＭＰ（図１３参照）ピッチを約１００μｍ及
び下地配線との交叉面積を約７０μｍ角に設計でき、下
地配線とより高い信頼性の接続が可能となった。ゲート
線ピッチは２０７μｍと十分大きいため、片側の短辺側
にてゲート線引き出しＧＴＭを引き出しているが、更に
高精細になると、ドレイン線と同様に対向する２個の短
辺側にゲート線引き出し線ＧＴＭを交互に引き出すこと
も可能である。

【００４８】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線ＤＴＭある
いはＧＴＭと駆動ＩＣの出力側ＢＵＭＰとの接続は容易
になるが、周辺回路基板を液晶パネルＰＮＬの対向する
２長辺の外周部に配置する必要が生じ、このため外形寸
法が片側引き出しの場合よりも大きくなるという問題が
あった。特に、表示色数が増えると表示データのデータ
線数が増加し、情報処理装置の最外形が増加する。この
ため、本発明では、多層フレキシブル基板を使用するこ
とで従来の問題を解決する。また、ＸＧＡパネルとし
て、１４インチ以上の画面サイズとなると、ドレイン線
引き出しＤＴＭのピッチは、約１００μｍ以上と大きく
なり、１個の長辺側にドレインドライバＩＣをＣＯＧ実
装にて片側配置できる。この場合も、本発明の多層フレ
キシブル基板を使用できる。

【００４９】図７（ａ）は、本例で使用した多層フレキ
シブル基板の１断面図である。

【００５０】３層以上の導体層、例えば、本例では、４
層の導体層Ｌ１〜４の部分ＦＭＬを液晶パネルＰＮＬの
辺に並行して設け、この部分に周辺回路配線や電子部品
を搭載することで、データ線数が増加しても、基板外形
を保持したまま層数を増やすことで対応できる。各導体
層間の接続は、貫通孔ＶＩＡ（図１４参照）を通して電
気的に接続される。導体層Ｌ１〜４は、銅ＣＵ配線から
形成されるが、導体層Ｌ３のみは、銅ＣＵ上に金メッキ
ＡＵを施している。したがって、出力端子ＴＭと駆動Ｉ
Ｃへの入力端子配線Ｔｄ（図１３参照）との接続抵抗が
低減できる。各導体層間は、絶縁層としてポリイミドフ
ィルムＢＦＩ材からなる中間層を介在させ、粘着剤ＢＩ
Ｎにより各導体層を固着する。導体層は、出力端子ＴＭ
以外は、絶縁層で被覆されるが、多層配線部分ＦＭＬで
は、絶縁を確保するためソルダレジストＳＲＳを最上及
び最下層に塗布した。

【００５１】多層フレキシブル基板の利点は、ＣＯＧ実
装する場合に必要な接続端子部分ＴＭを含む導体層Ｌ３
が他の導体層と一体で構成でき、部品点数が減ることで
ある。

【００５２】また、３層以上の導体層の部分ＦＭＬで構
成することで、変形が少なく硬い部分になるため、この
部分に位置決め用穴ＦＨＬを配置できる。また、多層フ
レキシブル基板の折り曲げ時にも、この部分で変形を生
じることなく、信頼性及び精度良い折り曲げができる。
更に、後で述べるが、ベタ状あるいはメッシュ状導体パ
ターンＥＲＨを表面層Ｌ１に配置でき、残りの２層以上
の導体層で、部品実装用や周辺配線用導体パターンの配
線を行なうことができる。

【００５３】更に、突出部分ＦＳＬは単層Ｌ３の導体層
である必要は無く、図７（ｂ）に本発明の他の実施例と
して示すように、突出部分ＦＳＬを２層の導体層Ｌ２、
Ｌ３で構成することもできる。この構成は、駆動ＩＣへ
の入力端子配線Ｔｄのピッチが狭くなった場合に、端子
配線Ｔｄ及び接続端子部分ＴＭのパターンを千鳥状に複
数列の配線群にパターン形成し、異方性導電膜等で各々
を電気的に接続させ、導体層Ｌ３にある接続端子部分Ｔ
Ｍの引き出し時に、一方の列の配線群は貫通孔ＶＩＡを
介して他層の導体層Ｌ２に接続させる場合や、周辺配線
の一部を突出部分ＦＳＬ内の導体層Ｌ２に配置する場合
に、２層の導体層Ｌ２、Ｌ３の構成は有効である。

【００５４】このように、突出部分ＦＳＬを２層以下の
導体層で構成することで、ヒートツールでの熱圧着時
に、熱伝導が良く圧力を均一に加えることができ、接続
端子部分ＴＭと端子配線Ｔｄの電気的な信頼性を向上で
きる。また、多層フレキシブル基板の折り曲げ時にも、
接続端子部分ＴＭに曲げ応力を与えることなく、精度良
い折り曲げができる。また、突出部分ＦＳＬ部分が半透
明であるため、導体層のパターンが多層フレキシブル基
板の上面側からも観察できるため、接続状態等のパター
ン検査が上面側からもできるという利点もある。

【００５５】図８は、ゲートドライバを駆動するための
多層フレキシブル基板ＦＰＣ１の上面図（ａ）と下面図
（ｂ）及び多層フレキシブル基板上のＡ，Ｂ及びＣ部の
導体パターンの要部拡大図（ｃ）、図９は、ドレインド
ライバを駆動するための多層フレキシブル基板ＦＰＣ２
の上面図（ａ）と下面図（ｂ）及び多層フレキシブル基
板上のＡ，Ｂ及びＣ部の導体パターンの要部拡大図
（ｃ）、図１０は、ドレインドライバを駆動するための
多層フレキシブル基板ＦＰＣ３の上面図（ａ）と下面図
（ｂ）及び多層フレキシブル基板上のＡ，Ｂ及びＣ部の
導体パターンの要部拡大図（ｃ）を示す。

【００５６】フレキシブル基板上のアラインメントマー
クについて説明する。

【００５７】図８〜図１０に示すフレキシブル基板ＦＰ
Ｃ１〜３において、接続端子部分ＴＭの長さは、接続信
頼性確保のため、通常２ｍｍ程度に設計する。しかし、
フレキシブル基板ＦＰＣ１〜３の長辺が１７０〜２４０
ｍｍと長いため、僅かな長軸方向の回転を含む位置ずれ
により、入力端子配線Ｔｄと接続端子部分ＴＭとの位置
ずれが生じ、接続不良となる可能性がある。液晶パネル
ＰＮＬとフレキシブル基板ＦＰＣ１〜３との位置合わせ
は、各基板の両端に開けた開口孔ＦＨＬを固定ピンに差
し込んだ後、入力端子配線Ｔｄと接続端子部分ＴＭを数
個所で合わせて行なうことができる。しかし、本例で
は、更に合わせ精度を向上させるため、アラインメント
マークを設けた。

【００５８】図３７及び図３８に示すが、ゲートドライ
バ駆動ＩＣの入力としては、Ｖ１ＲからＶ１Ｌの計２０
本あり、図８に示す接続端子部分ＴＭの番号２〜２１に
各々電気接続させる。端子ＴＭのピッチＰＧは約６００
μｍである。アラインメントマークＡＬＭＧは、各駆動
ＩＣへの前記２０本の端子ＴＭの近傍に位置させ、入力
端子配線Ｔｄパターンとの位置合わせ精度向上及び接続
後の検査を行なう。本例では、接続信頼性を向上させる
ため、２０本の入力用端子ＴＭと隣接した位置にダミー
線ＮＣ（端子番号１及び２２）を設け、更に、ロの字の
アラインメントマークＡＬＭＧは、前記ダミー線ＮＣに
パターン接続してもうけ、対向する透明基板ＳＵＢ１上
の四角の塗りつぶしパターンＡＬＧ（図２４参照）が丁
度ロの字内に納まる状態に位置合わせする。更に、本例
では、ＦＰＣ１の両端側に、ドレインドライバ基板ＦＰ
Ｃ２、ＦＰＣ３との接続を行なうためのジョイント用パ
ターンＪＮ３及びＪＮ４を設けたため、アラインメント
マークＡＬＭＧは、最外配線のパターンＪＮ４内の番号
１あるいはパターンＪＮ３内の番号１にパターン接続し
ている。

【００５９】図３９ないし図４３に示すが、ドレインド
ライバ駆動ＩＣの入力としては、端子ＡＶＤＤ〜ＡＶＤ
Ｄ間の計４７本あり、図９及び図１０に示す接続端子部
分ＴＭの番号３〜４９に電気接続させる。端子ＴＭのピ
ッチＰＤは約３７０μｍである。本例では、アラインメ
ントマークＡＬＭＤは、前記４７本の入力用端子ＴＭと
隣接して、接続信頼性向上用のダミー線ＮＣ（端子番号
２及び５０）を配置する。更にその外側には、液晶容量
Ｃｌｃの対向電極であり、透明絶縁基板ＳＵＢ２の内側
にある共通透明画素電極ＣＯＭ（図２２参照）に電圧を
供給するため、図９及び図１０に示す端子（番号１及び
５１）が配置される。こうして、コモン電圧は、透明絶
縁基板ＳＵＢ１上の配線Ｔｄパターンを通して、導電性
ビーズやペーストから、透明絶縁基板ＳＵＢ２側の共通
透明画素電極ＣＯＭに供給される。

【００６０】アラインメントマークＡＬＭＤは、この電
極ＣＯＭに電気的につながる端子（番号１及び５１）に
パターン接続してもうけ、透明基板ＳＵＢ１上の四角の
塗りつぶしパターンＡＬＤ（図４参照）と合わせる。更
に、本例では、図９及び図１０のＦＰＣ２及びＦＰＣ３
の上端部にて、ゲートドライバ基板ＦＰＣ１との接続を
行なうためのジョイント用パターンＪＮ３及びＪＮ４を
設けている。さらに、ＦＰＣ２及びＦＰＣ３の下端部
は、電源回路及びコントローラ回路用の多層プリント基
板上に、接続を行なうためのジョイント用配線パターン
ＪＮ１及びＪＮ２を設け、更にアラインメントマークＡ
ＬＭＣを最外配線にパターン接続する。

【００６１】次に、２層以下の導体層部分ＦＳＬの形状
につき説明する。

【００６２】単層あるいは２層の導体配線からなる部分
ＦＳＬの突出長さは、本例では折り曲げ部ＢＮＴ（図７
参照）を設けたため、約４．５ｍｍとした。但し、折り
曲げない構造では、部分ＦＳＬを更に短くできる。

【００６３】部分ＦＳＬの突出形状は、駆動ＩＣ毎に分
離した凸状の形状とした。したがって、ヒートツールで
の熱圧着時にフレキシブル基板が長軸方向に熱膨張し
て、端子ＴＭのピッチＰＧ及びＰＤが変化し、接続端子
Ｔｄとの剥がれや接続不良が生じる現象を防止できる。
すなわち、駆動ＩＣ毎に分離した凸状の形状とすること
で、端子ＴＭのピッチＰＧ及びＰＤずれを最大でも駆動
ＩＣ毎の周期の長さに対応する熱膨張量とすることがで
きる。本例では、フレキシブル基板の長軸方向で８分割
に分離した凸状の形状とすることにしており、この熱膨
張量を約１／８に減少させることができ、端子ＴＭへの
応力緩和にも寄与し、熱に対する液晶モジュールＭＤＬ
の信頼性を向上できる。

【００６４】以上のように、アラインメントマークＡＬ
ＭＧ及びＡＬＭＤを設け、部分ＦＳＬの突出形状を駆動
ＩＣ毎に分離した凸状とすることで、接続配線数や表示
データのデータ本数が増加しても精度良く、接続信頼性
を確保しながら、周辺駆動回路を縮小できる。

【００６５】次に、３層以上の導体層部分ＦＭＬについ
て説明する。

【００６６】ＦＰＣ１〜３の導体層部分ＦＭＬには、チ
ップコンデンサＣＨＧ、ＣＨＤが実装される。すなわ
ち、ゲート側基板ＦＰＣ１では、図３７及び図３８に示
すが、グランド電位Ｖｓｓ（０ボルト）と電源Ｖｄｇ
（１０ボルト）の間あるいは、電源Ｖｓｇ（５ボルト）
と電源Ｖｄｇの間にＣ４１〜Ｃ５０の合計１０個をハン
ダ付けする。更に、ドレイン側基板ＦＰＣ２及びＦＰＣ
３では、図３９ないし図４３に示すが、グランド電位Ｖ
ｓｓと電源Ｖｄｄ（５ボルト）の間あるいは、グランド
電位Ｖｓｓと電源Ｖｄｐ（２．５ボルト）の間にＣ２１
〜Ｃ３０の合計１０個をＦＰＣ２基板上に、Ｃ３１〜Ｃ
４０の合計１０個をＦＰＣ３基板上にハンダ付けする。
これらのコンデンサＣＨＧ、ＣＨＤは、電源ラインに重
畳するノイズを低減するためのものである。なお、ハン
ダ付けの精度を上げるため、基板ＦＰＣ１〜３に設けた
小孔ＦＡＬを利用して、チップコンデンサを基板上に自
動で搭載可能としている。

【００６７】本例では、これらのチップコンデンサを片
側の表面導体層Ｌ１のみにハンダ付けし、折り曲げ後に
シールドケースＳＨＤ側に全て位置するようにし、更
に、シールドケースＳＨＤの開口部ＳＨＬと平面的に共
通位置になるように設計した。したがって、液晶モジュ
ールＭＤＬの厚みを一定に保ちながら、電源ノイズの平
滑化用コンデンサを基板ＦＰＣ１〜３に搭載可能となっ
た。

【００６８】次に、情報処理装置から発生する高周波ノ
イズの低減方法につき説明する。

【００６９】金属シールドケースＳＨＤ側は、液晶モジ
ュールＭＤＬの表面側であり、情報処理機器の正面側で
あるため、この面からのＥＭＩ（エレクトロマグネテ
ィックインタフィアレンス）ノイズの発生は、外部機
器に対する使用環境に大きな問題を生じる。

【００７０】このため、本例では、導体層部分ＦＭＬの
表面層Ｌ１は、可能な限り直流電源のベタ状あるいはメ
ッシュ状パターンＥＲＨで被覆している。図１４（ａ）
は、図８のＤ部分にあるＦＭＬ部分のパターン構成を示
す平面図である。メッシュＭＥＳＨは、表面導体層Ｌ１
に開けた３００μｍ径程度の多数の穴からなり、このメ
ッシュ状パターンＥＲＨは、貫通穴ＶＩＡ及びコンデン
サ部品ＣＨＤ、ＣＨＧの部分は除いて、ほぼ全面を被覆
する。

【００７１】更に、パターンＥＲＨがソルダレジストＳ
ＲＳから露出したパターンＦＧＰをゲート側基板ＦＰＣ
１には２個所、ドレイン側基板ＦＰＣ２及びＦＰＣ３に
は各々４個所に配置し、シールドケースＳＨＤのＦＧＦ
グランドとハンダ付けを行ない、ＥＭＩノイズを低減し
ている。すなわち、本例のように、回路基板が複数に分
割されている場合、直流的には駆動回路基板のうち少な
くとも１箇所がフレームグランドに接続されていれば、
電気的な問題は起きないが、高周波領域ではその箇所が
少ないと、各駆動回路基板の特性インピーダンスの違い
等により電気信号の反射、グランド配線の電位が振られ
る等が原因で、ＥＭＩを引き起こす不要な輻射電波の発
生ポテンシャルが高くなる。特に、薄膜トランジスタを
用いたアクティブ・マトリクス方式のモジュールＭＤＬ
では、高速のクロックを用いるので、ＥＭＩ対策が難し
い。これを防止するために、複数に分割された各回路基
板毎に少なくとも１箇所でグランド配線（交流接地電
位）をインピーダンスが十分に低い共通のフレーム（す
なわち、シールドケースＳＨＤ）に接続する。これによ
り、高周波領域におけるグランド配線が強化されるの
で、全体で１箇所だけシールドケースＳＨＤに接続した
場合と比較すると、本実施例の１０箇所の場合は輻射の
電界強度で大幅に改善が見られた。

【００７２】《インターフェイス回路基板ＰＣＢ》コン
トローラ部及び電源部の機能を有するインターフェイス
回路基板ＰＣＢの下面図を図１１（ａ）に、搭載したハ
イブリッド集積回路ＨＩの横側面図、前側面図を図１１
（ｂ）に、インターフェイス回路基板ＰＣＢの上面図を
図１１（ｃ）に示す。

【００７３】本例では、基板ＰＣＢはガラスエポキシ材
からなる８層の多層プリント基板を採用した。多層フレ
キシブル基板も使用可能であるが、この部分は折り曲げ
構造を採用しなかったため、価格が相対的に安い多層プ
リント基板とした。

【００７４】電子部品は全て情報処理装置から見て裏面
側である基板ＰＣＢの下面側に搭載する。表示制御装置
用として、２個の集積回路素子ＴＣＯＮを基板の左右に
配置している。インターフェイスコネクタＣＴは、基板
のほぼ中央に位置し、更に複数の抵抗やコンデンサが搭
載されている。輝度調整ボリュームＶＲの回転部は、前
述したように、基板ＰＣＢの穴ＰＶＬと平面的に同一位
置にあるシールドケースＳＨＤの穴ＣＶＬを通して外部
から調整可能としている。

【００７５】２個の集積回路素子ＴＣＯＮを使用してい
る理由は、ＰＣＢ基板外形を小さくするためと、消費電
力を分散させるためと、液晶パネルＰＮＬの２長辺部分
に一列に並んだドレインドライバＩＣへ信号を効率良く
供給するためである。《表示制御集積回路素子ＴＣＯＮ
の分割》の項で、ＴＣＯＮ分割法につき更に詳述する。

【００７６】また、本例では、基板ＰＣＢが液晶パネル
ＰＮＬの封入口ＥＰＸ（図６参照）側の外周部に配置さ
れるため、基板ＰＣＢの中央付近部に凹部ＰＣＮを配置
することで、封入口ＥＰＸの突出個所に基板ＰＣＢが接
触しないようにできる。したがって、従来に比べ、基板
ＰＣＢを液晶パネルＰＮＬに更に約１ｍｍ接近させるこ
とができ、モジュールＭＤＬ外形のコンパクト化に有利
となった。同様に、封入口ＥＰＸが、液晶パネルＰＮＬ
の中央になく、コーナー部やコーナー部寄りに位置して
いる場合も、封入口ＥＰＸの突出個所を避けるように、
凹部ＰＣＮを配置することができる。

【００７７】また、ハイブリッド集積回路ＨＩは、回路
の一部をハイブリッド集積化し、小さな回路基板の上面
および下面に主に供給電源形成用の複数個の集積回路や
電子部品が実装されて構成され、インターフェイス回路
基板ＰＣＢ上に１個実装されている。図に示すように、
ハイブリッド集積回路ＨＩのリードを長く形成し、回路
基板ＰＣＢとハイブリッド集積回路ＨＩとの間の回路基
板ＰＣＢ上にもＴＣＯＮ等を含む電子部品ＥＰが複数個
実装されている。なお、部品実装の自動化のために基板
ＰＣＢに４個の孔ＣＡＬを設けている。

【００７８】また、ドレインドライバ基板ＦＰＣ２及び
ＦＰＣ３とインターフェイス回路基板ＰＣＢとの電気接
続は、本例では、異方性導電膜ＡＣＦ１を使用しいる。

【００７９】図１２（ａ）は、多層フレキシブル基板Ｆ
ＰＣ２を多層プリント基板ＰＣＢ上に異方性導電膜ＡＣ
Ｆ１で電気接続した状態を示す斜視図である。

【００８０】基板ＰＣＢの接続個所ＪＮ１及びＪＮ２上
に異方性導電膜ＡＣＦを貼り付け、基板ＦＰＣ２及びＦ
ＰＣ３の穴ＦＨＬを治具の位置決めピンに仮固定し、開
口穴ＣＪＨとＦＰＣ３の穴ＦＪＨとを合わせて粗い合わ
せを行なう。合わせ精度向上のため、基板ＰＣＢ側に
は、四角の塗りつぶしパターンＡＬＣを配置している。
このパターンＡＬＣをＦＰＣ２及びＦＰＣ３側のロの字
状の合わせパターンＡＬＭＣに納まる状態に位置を調整
しながら、ヒートツールでフレキシブル基板を仮熱圧着
する。更に位置ずれがないことを確認後、本熱圧着し、
基板ＦＰＣ２及びＦＰＣ３を基板ＰＣＢに固定する。

【００８１】異方性導電膜ＡＣＦを使用した理由は、基
板ＰＣＢ幅が約２０ｍｍとの外形上の制約があったた
め、接続個所ＪＮ１及びＪＮ２の幅は約１５ｍｍと狭く
なり、この領域内に信号線や電源ラインを約４４本（図
３９、図４２のＩ／Ｆ４、Ｉ／Ｆ５参照）配線する必要
が有り、配線間ピッチは約３４０μｍと小さくなった。
したがって、従来のハンダ付けでは信頼性の良い電気接
続が難しくなった。したがって、本手段により、画素数
や表示色数が増えて配線間ピッチが狭くなっても、イン
ターフェイス基板と信頼性良く電気接続できる。

【００８２】基板ＰＣＢの上面は、情報処理装置から見
て表面側であり、ＥＭＩノイズが最も輻射されるポテン
シャルが高い方向である。このため、本例では、図１１
（ｃ）に示すように、多層の表面導体層をほぼ全面にグ
ランドのベタ状あるいは、メッシュ状パターンＥＲＨで
被覆している。図１４（ｂ）は、パターンＥＲＨの拡大
した正面図である。ソルダレジストＳＲＳの下に銅導体
のメッシュ状パターンＥＲＨが貫通穴ＶＩＡ部分を除い
て全面被覆形成されている。このパターンＥＲＨは、基
板ＰＣＢの下面のパターンＦＧＰとシールドケースＳＨ
ＤのＦＧＮグランドとをハンダ付けすることで、ＥＭＩ
ノイズ輻射を減少させることができる。

【００８３】前述したように、フレキシブル基板ＦＰＣ
１〜３も、基板の表面導体層はパターンＥＲＨで被覆さ
れており、液晶パネルＰＮＬの４辺の外周部は、全て直
流電位で固定され、効果的に基板内側からのＥＭＩノイ
ズ輻射を減少させることができる。

【００８４】《駆動回路基板付き液晶表示素子ＡＳＢ》
図１６は、駆動回路基板付き液晶表示素子ＡＳＢの上面
図である。

【００８５】透明絶縁基板ＳＵＢ１のパターン形成面と
は反対側の面に、フレキシブル基板ＦＰＣ１〜３を折り
曲げて接着している。有効画素エリアＡＲの僅か（約１
ｍｍ）外側に偏光板ＰＯＬ１があり、そこから、約１〜
２ｍｍ離れて基板ＦＰＣ２、ＦＰＣ３のＦＭＬの端部が
位置する。透明絶縁基板ＳＵＢ１の端からＦＰＣ１〜３
の折れ曲り部の突出の先端までの距離は、僅か約１ｍｍ
と小さく、コンパクト実装が可能となる。したがって、
本例では、有効画素エリアＡＲから基板ＦＰＣ１〜３の
折れ曲り部の突出の先端までの距離はドレイン側約１０
ｍｍ、ゲート側約１２ｍｍとなった。

【００８６】次に、フレキシブル基板折り曲げ実装方法
につき説明する。

【００８７】図１２（ｂ）は、多層フレキシブル基板の
折り曲げ実装方法を示す斜視図である。ドレインドライ
バ基板ＦＰＣ２、ＦＰＣ３とゲートドライバ基板ＦＰＣ
１の接続は、ジョイナーとしてフレキシブル基板を使用
し、必要ならば、この部分で折りたたんで折り曲げ実装
することも可能である。しかし、本例では、部品点数を
減らすためと折り曲げ実装を簡単に行なうため、透明絶
縁基板ＳＵＢ１上に基板間の電気的接続パターンＪＮ３
及びＪＮ４を形成している。

【００８８】まず、フレキシブル基板ＦＰＣ１〜３と液
晶パネルＰＮＬの粗い位置合わせとして、治具に液晶パ
ネルＰＮＬを所定位置に固定し、治具の固定ピンに穴Ｆ
ＨＬを差し込んで基板ＦＰＣ１〜３を仮固定する。液晶
パネルＰＮＬ上には、異方性導電膜ＡＣＦ２が貼ってあ
り、前述したアライントマークで更に正確に位置合わせ
ながら、ヒートツールにて仮熱圧着し、再度位置ずれの
無いことを確認後、本熱圧着し、フレキシブル基板ＦＰ
Ｃ１〜３を液晶パネルＰＮＬ上に固定する。

【００８９】次に、フレキシブル基板の導体層部分ＦＭ
Ｌの部品実装が全く無い面に両面テープを貼り、治具を
使用して、導体層部分ＢＮＴにて折り曲げる。

【００９０】図１５は使用した両面テープＢＡＴ１〜３
を示す。幅３ｍｍであり、長さ１６０〜２４０ｍｍと細
長い形状であるが、接着性が確保できれば良く、短い形
状のものを数個所で貼付けても良い。また、両面テープ
ＢＡＴ１〜３は、透明絶縁基板ＳＵＢ１側に予め貼って
いても良い。

【００９１】以上のように、治具を使用して、多層フレ
キシブル基板を精度良く折り曲げ、透明絶縁基板ＳＵＢ
１の表面に接着できる。

【００９２】《電気的接続パターンＪＮ３及びＪＮ４》
電気的接続パターンＪＮ３及びＪＮ４を配置すること
で、部品点数を減らし、折り曲げ実装を簡単に行なうこ
とができる。

【００９３】電気的接続パターンＪＮ３及びＪＮ４は、
液晶パネルＰＮＬの画素パターン形成と同時に形成され
る。本例では、パターンＪＮ３は４本配線（図３７参
照）からなり、基板ＳＵＢ１の額縁周辺から内部に向か
って、Ｖｄｇ（１０ボルト）、Ｖｓｇ（５ボルト）、Ｃ
Ｌ３（ゲート走査用クロック）、Ｖｓｓ（グランド）
と、おおよそ次第に電圧が小さくなるように配線した。
なお、ＣＬ３（図３１参照）は、周期が１水平期間の約
２０μｓｅｃ（約５００ｋＨｚ）で、５〜１０ボルトの
間でレベル変化する低周波のクロックパルスである。パ
ターンＪＮ４も４本配線（図３８参照）からなり、額縁
周辺から内部に向かって、Ｖｅｅ（−１７ボルト）、Ｖ
ｅｇ（ゲートオフ電圧）、ＦＬＭ（フレーム開始指示信
号）、Ｖｓｓ（グランド）とおおよそ次第に絶対電圧値
が小さくなるように配線した。Ｖｅｇ（図２６参照）
は、２水平期間周期（約２５０ｋＨｚ）で、−１７〜−
１１ボルトの間でレベル変化する低周波クロックパルス
である。ＦＬＭ（図３１参照）は、６０Ｈｚ周期で、５
〜１０ボルトの間でレベル変化する低周波パルスであ
る。したがって、これらの交流信号は、ＥＭＩノイズと
しては、低周波のため問題とならない。また、合計８本
の電源及び信号線は、ゲートドライバ基板ＦＰＣ１内の
多層配線内で交叉して、ゲート駆動ＩＣの入力端子に供
給する。したがって、ゲート駆動ＩＣの入力端子の順序
の制約を受けることがなく、基板ＳＵＢ１上の各配線の
平均直流電圧を額縁周辺から内部に向かって、おおよそ
単調に変化するように配置することができ、高湿度環境
下での配線パターン間のマイグレイションの防止や配線
間の電磁気的干渉を低減できる。配線幅については、流
れる電流容量を考慮し、Ｖｓｓ電源ラインは太くした。
また、配線間隔は、本例では、ほぼ等しくしたが、配線
間の電圧差が大きい場合は、広くすることもできる。

【００９４】以上の構成で、ゲートドライバ駆動に必要
な計８個の信号は、ドレインドライバ基板ＦＰＣ２のＪ
Ｎ３部１〜４端子（図９参照）及び基板ＦＰＣ３のＪＮ
４部１〜４端子（図１０参照）を通して、ゲートドライ
バ基板ＦＰＣ１のＪＮ３及びＪＮ４の１〜４端子（図８
参照）に伝達される。

【００９５】《ゴムクッションＧＣ》図１７は、ゴムク
ッションＧＣ１、ＧＣ２の上面図を示す図であり、斜め
上方からみたときの斜視図は図１に示す。図２０（ａ）
は、図２に示す液晶モジュールＭＤＬのＡ−Ａ切断線に
おける断面図を示す。

【００９６】ゴムクッションＧＣ１は、図２０に示すよ
うに、表示パネルＰＮＬの基板ＳＵＢ１の額縁周辺上の
フレキシブル基板ＦＰＣと下側ケースＭＣＡとの間に介
在される。これにより、２層以下の導体層部分ＦＳＬに
圧力を加え固定し、基板ＳＵＢ１の配線パターンとの接
続信頼性の向上を行なう。また、駆動ＩＣが下側ケース
ＭＣＡに接触して機械的破損を生じることを防止してい
る。

【００９７】ゴムクッションＧＣ２は、表示パネルＰＮ
Ｌの基板ＳＵＢ２と導光板ＧＬＢ上の反射シートＬＳと
の間に介在される。ゴムクッションＧＣ２の弾性を利用
して、シールドケースＳＨＤを装置内部方向に押し込む
ことにより固定用フックＨＫが固定用突起ＨＰにひっか
かり、また、固定用爪ＮＬが折り曲げられ、固定用凹部
ＮＲに挿入されて、各固定用部材がストッパとして機能
し、シールドケースＳＨＤと下側ケースＭＣＡとが固定
され、モジュール全体が一体となってしっかりと保持さ
れ、他の固定用部材が不要である。従って、組立が容易
で製造コストを低減できる。また、機械的強度が大き
く、耐振動衝撃性が高く、装置の信頼性を向上できる。
なお、ゴムクッションＧＣ１、ＧＣ２には、片側に粘着
材が付いており、フレキシブル基板ＦＰＣ及び基板ＳＵ
Ｂ２の所定個所に貼られる。

【００９８】《バックライトＢＬ》図１８は蛍光管ＬＰ
を組み込む前のサイドライト方式バックライトＢＬで、
反射シートＬＳ、拡散シートＳＲＳ、プリズムシートＰ
ＲＳ、導光板ＧＬＢ及び反射シートＲＦＳの組立ての上
面図、及びＡ−Ａ切断線における断面図である。

【００９９】表示パネルＰＮＬを背面から照らすサイド
ライト方式バックライトＢＬは、１本の冷陰極蛍光管Ｌ
Ｐ、蛍光管ＬＰのランプケーブルＬＰＣ、蛍光管ＬＰお
よびランプケーブルＬＰＣを保持するゴムブッシュＧ
Ｂ、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して配
置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面に
配置された反射シートＲＦＳ、拡散シートＳＰＳの上面
全面に接して配置されたプリズムシートＰＲＳから構成
される。

【０１００】反射シートＬＳは、蛍光管ＬＰを反射シー
トＬＰ上に配置した後、丸めて１８０度折り曲げ、粘着
材ＢＡＴにその端を接着させる。

【０１０１】モジュールＭＤＬ内において、細長い蛍光
管ＬＰは、液晶表示パネルＰＮＬの長辺の一方に実装さ
れたドレイン側フレキシブル基板ＦＰＣ２およびドレイ
ン側駆動ＩＣの下のスペース（図２０参照）に配置され
ている。これにより、モジュールＭＤＬの外形寸法を小
さくすることができるので、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。

【０１０２】《拡散シートＳＰＳ》拡散シートＳＰＳ
は、導光板ＧＬＢの上に載置され、導光板ＧＬＢの上面
から発せられる光を拡散し、液晶表示パネルＰＮＬに均
一に光を照射する。

【０１０３】《プリズムシートＰＲＳ》プリズムシート
ＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平
滑面で、上面がプリズム面となっている。プリズム面
は、例えば、互いに平行な直線状に配列された断面形状
がＶ字状の複数本の溝から成る。プリズムシートＰＲＳ
は、拡散シートＳＰＳから広い角度範囲にわたって拡散
される光をプリズムシートＰＲＳの法線方向に集めるこ
とにより、バックライトＢＬの輝度を向上させることが
できる。したがって、バックライトＢＬを低消費電力化
することができ、その結果、モジュールＭＤＬを小型
化、軽量化することができ、製造コストを低減すること
ができる。

【０１０４】《反射シートＲＦＳ》反射シートＲＦＳ
は、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面
から発せられる光を液晶表示パネルＰＮＬの方へ反射さ
せる。

【０１０５】《下側ケースＭＣＡ》図１９は、下側ケー
スＭＣＡの上面図、上側面図、下側面図、右側面図、左
側面図である。

【０１０６】モールド成型により形成した下側ケースＭ
ＣＡは、図１に示す蛍光管ＬＰ、ランプケーブルＬＰ
Ｃ、導光板ＧＬＢ等の保持部材、すなわち、バックライ
ト収納ケースであり、合成樹脂で１個の型で一体成型す
ることにより作られる。下側ケースＭＣＡは、金属製シ
ールドケースＳＨＤと、各固定部材と弾性体の作用によ
り、しっかりと合体するので、モジュールＭＤＬの耐振
動衝撃性、耐熱衝撃性が向上でき、信頼性を向上でき
る。

【０１０７】下側ケースＭＣＡの底面には、周囲の枠状
部分を除く中央の部分に、該面の半分以上の面積を占め
る大きな開口ＭＯが形成されている。これにより、モジ
ュールＭＤＬの組み立て後、液晶表示パネルＰＮＬと、
導光板ＧＬＢ間のゴムクッションＧＣ２（図２０参照）
の反発力により、下側ケースＭＣＡの底面に上面から下
面に向かって垂直方向に加わる力によって、下側ケース
ＭＣＡの底面がふくらむのを防止でき、最大厚みを抑え
ることができる。したがって、ふくらみを抑えるため
に、下側ケースの厚さを厚くしなくて済み、下側ケース
の厚さを薄くすることができるので、モジュールＭＤＬ
を薄型化、軽量化することができる。

【０１０８】ＭＣＬは、インターフェイス回路基板ＰＣ
Ｂの発熱部品、本実施例では、ハイブリッドＩＣ化した
電源回路（ＤＣ−ＤＣコンバータ）等の実装部に対応す
る箇所の下側ケースＭＣＡに設けた切欠き（図１１に示
すコネクタＣＴ接続用の切欠きを含む）である。このよ
うに、回路基板ＰＣＢ上の発熱部を下側ケースＭＣＡで
覆わずに、切欠きを設けておくことにより、インターフ
ェイス回路基板ＰＣＢの発熱部の放熱性を向上すること
ができる。すなわち、現在、薄膜トランジタＴＦＴを用
いた液晶表示装置を高性能化し、使い易さを向上するた
め、多階調化、単一電源化が要求されている。これを実
現するための回路は、消費電力が大きく、また、回路手
段をコンパクトに実装しようとすると、高密度実装とな
り、発熱が問題となる。したがって、下側ケースＭＣＡ
に発熱部に対応して切欠きＭＣＬを設けることにより、
回路の高密度実装性、およびコンパクト性を向上するこ
とができる。この他にも、表示制御集積回路素子ＴＣＯ
Ｎが発熱部品と考えられ、この上の下側ケースＭＣＡを
切り欠いてもよい。

【０１０９】ＭＨ１〜４は、当該モジュールＭＤＬをパ
ソコン等の応用装置に取り付けるための４個の取付穴で
ある。金属製シールドケースＳＨＤにも、下側ケースＭ
ＣＡの取付穴ＭＨ１〜４に一致する取付穴ＳＨ１〜４が
形成されており、ねじ等を用いて応用製品に固定、実装
される。

【０１１０】蛍光管ＬＰとランプケーブルＬＰＣとを保
持したゴムブッシュＧＢは、ゴムブッシュＧＢがぴった
りはまるように形成された収納部ＭＧにはめ込まれ、蛍
光管ＬＰは下側ケースＭＣＡと非接触で収納部ＭＬ内に
収納される。

【０１１１】ＭＢは導光板ＧＬＢの保持部で、ＰＪ部
は、位置決め部である。ＭＬは蛍光管ＬＰの収納部、Ｍ
ＧはゴムブッシュＧＢの収納部、ＭＶＸは、蛍光管ＬＰ
周りの反射シートＬＳと導光板ＧＬＢの重なり部分を収
容するための溝部分である。ＭＣ１はランプケーブルＬ
ＰＣ１の収納部、ＭＣ２はランプケーブルＬＰＣ２の収
納部である。

【０１１２】《ランプケーブルＬＰＣの下側ケースＭＣ
Ａへの収納》本例では、コンパクトに実装を行なうため
と、ＥＭＩノイズへの悪影響がないようにランプケーブ
ルＬＰＣの配線を工夫した。

【０１１３】図２０（ｂ）は、図２に示す液晶モジュー
ルＭＤＬのＢ−Ｂ切断線における断面図を示す。

【０１１４】すなわち、２本のランプケーブルＬＰＣの
内、グランド電圧側のケーブルＬＰＣ２は、蛍光管ＬＰ
の収納部以外の３辺の外形に沿うように、下側ケースＭ
ＣＡに形成された溝から成る収納部ＭＣ２に収納され
る。高圧側ケーブルＬＰＣ１は、インバータＩＶに接続
される部分に近いように、短く配線し、形成された溝か
ら成る収納部ＭＣ１に収納される。したがって、グラン
ド電圧配線のみ長い経路をとるので、ＥＭＩノイズへの
悪影響は、従来と比べ変化無い。したがって、従来のよ
うに、２本のランプケーブルＬＰＣ１、２を一辺側から
取り出す場合に比べ、図２０（ａ）に示すように、蛍光
管ＬＰ側には、ランプケーブルＬＰＣ２が無く、配線エ
リアを１．５〜２ｍｍだけ減らせる。本例では、図２０
（ｂ）に示すように、ランプケーブルＬＰＣ２を透明絶
縁基板ＳＵＢ１の内側で、丁度駆動ＩＣの下側に位置す
るように配置し、コンパクトな設計としている。ドレイ
ンドライバの引き出しが両側の場合は、特にこの配線方
法は、液晶モジュールのコンパクト化に適する。

【０１１５】ランプケーブルＬＰＣ１、ＬＰＣ２の先端
部にはインバータＩＶが接続される。インバータＩＶ
は、インバータ収納部ＭＩに収納される。このように、
モジュールＭＤＬをパソコン等の応用製品に組み込んだ
場合、ランプケーブルＬＰＣがモジュールの外側の側面
を通ったり、インバータＩＶがモジュールＭＤの外側に
はみ出ることなく、バックライトＢＬの蛍光管ＬＰ、ラ
ンプケーブルＬＰＣ、ゴムブッシュＧＢ、インバータＩ
Ｖをコンパクトに収納、実装することができ、モジュー
ルＭＤＬを小型化、軽量化することができ、製造コスト
を低減することができる。

【０１１６】なお、蛍光管ＬＰの設置場所は、導光板Ｇ
ＬＢの短辺側に設置してもよい。

【０１１７】《表示制御集積回路素子ＴＣＯＮの分割》
以下、本発明の液晶表示装置の実施例を基に表示制御集
積回路ＴＣＯＮの分割方法につき説明する。

【０１１８】最初に、本実施例のＴＦＴ液晶表示モジュ
ールについて、概要を説明する。

【０１１９】図２１は、ＴＦＴ液晶表示パネルとその外
周部に配置された回路を示すブロック図である。ＴＦＴ
液晶表示パネル（ＴＦＴ−ＬＣＤ）の上側にドレインド
ライバ部１０３が配置され、また、１０２４×３×７６
８画素から構成されるＸＧＡ仕様の液晶表示パネル（Ｔ
ＦＴ−ＬＣＤ）の側面部には、ゲートドライバ部１０
４、コントローラ部１０１，電源部１０２が配置され
る。

【０１２０】ドレインドライバ部１０３及びゲートドラ
イバ部１０４は、前述したように、多層フレキシブル基
板を折り曲げ実装し、十分コンパクト設計ができた。

【０１２１】コントローラ部１０１及び電源部１０２
は、多層プリント基板ＰＣＢに実装する。コントローラ
部１０１，電源部１０２を搭載したインターフェイス基
板ＰＣＢは、液晶パネルＰＮＬの封入口側の短辺の外周
部に、ゲートドライバ部１０４と対向して配置される
が、情報機器の横幅の制約があり、可能な限り基板ＰＣ
Ｂの幅も縮小させる必要が生じた。

【０１２２】図２２は、図２１に示すＴＦＴ液晶表示パ
ネル（ＴＦＴＰ−ＬＣＤ）の等価回路を示す図である。

【０１２３】図２２に示すように、薄膜トランジスタＴ
ＦＴは、隣接する２本のドレイン信号線Ｄと、隣接する
２本のゲート信号線Ｇとの交差領域内に配置される。

【０１２４】薄膜トランジスタＴＦＴのドレイン電極、
ゲート電極は、それぞれ、ドレイン信号線Ｄ、ゲート信
号線Ｇに接続される。

【０１２５】薄膜トランジスタＴＦＴのソース電極は画
素電極に接続され、画素電極とコモン電極との間に液晶
層が設けられるので、薄膜トランジスタＴＦＴのソース
電極との間には、液晶容量ＣLCが等価的に接続される。

【０１２６】薄膜トランジスタＴＦＴは、ゲート電極に
正のバイアス電圧を印加すると導通し、ゲート電極に負
のバイアス電圧を印加すると不導通になる。

【０１２７】また、薄膜トランジスタＴＦＴのソース電
極と前ラインのゲート信号線との間には、保持容量Ｃａ
ｄｄが接続される。

【０１２８】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、この液晶表
示装置の回路ではその極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わると理解された
い。しかし、以下の説明では、便宜上一方をソース電
極、他方をドレイン電極と固定して表現する。

【０１２９】また、図２２に示すＴＦＴ液晶表示パネル
（ＴＦＴ−ＬＣＤ）の１画素の等価回路において、薄膜
トランジスタＴＦＴのドレイン−ゲート間、および、ゲ
ート−ソース間には、浮遊容量Ｃｇｄ，Ｃｇｓが存在す
る。

【０１３０】したがって、図２３に示すように、各ゲー
ト信号線の間には、保持容量Ｃａｄｄとゲート−ソース
間の浮遊容量Ｃｇｓとの直列回路が接続されることにな
る。

【０１３１】保持容量Ｃａｄｄは、良く知られているよ
うに、薄膜トランジスタ（ＴＦＴ）がスイッチングする
とき、ゲート電位変化が画素電極電位に与える影響を低
減する働きをする。また、保持容量Ｃａｄｄは、放電時
間を長くする作用もあり、薄膜トランジスタＴＦＴがオ
フした後の映像情報を長い間蓄積する。

【０１３２】本例では、ゲート１ライン目の保持容量Ｃ
ａｄｄの他端が開放状態になるのを防止するために、ゲ
ート信号線（Ｇ１）の外側にダミーゲート信号線（Ｇ
０）が設けられ、ゲート１ライン目の保持容量Ｃａｄｄ
の他端をダミーゲート信号線（Ｇ０）に接続する。

【０１３３】また、最終ラインのゲート信号線（Ｇ７６
８）の外側にはゲート信号線が存在しないため、最終ゲ
ート信号線（Ｇ７６８）とその他のゲート信号線（Ｇ１
〜Ｇ７６７）との間では、ゲート信号線に接続されるコ
ンデンサの容量値が相違する。このため、本例のＴＦＴ
液晶表示モジュールにおいては、ゲート信号線に接続さ
れるコンデンサの容量値が略同じにするために、最終ゲ
ート信号線（Ｇ７６８）の外側に、ダミーゲート信号線
（Ｇ７６９）が設けられる。

【０１３４】本例では、ゲート信号線Ｇ０から開始し、
正規のゲート信号線（Ｇ１〜Ｇ７６８）に順次、１水平
期間に１パルスのゲートパルスを印加していく。また、
ゲート信号線（Ｇ０〜Ｇ７６８）の両側に設けたダミー
ゲート信号線（Ｇ−１，Ｇ７６９）には、ゲートオフ時
のパルスを印加する。

【０１３５】図２４は、本例の液晶表示パネルのゲー
ト、ドレイン配線及び配線引き出し部周辺の構成を示す
平面図である。

【０１３６】前に述べたように、本例では、ドレインピ
ッチ拡大のため、両側引き出しを採用した。すなわち、
ドレイン線Ｄ１、Ｄ３等の奇数番号の配線は、上側に引
き出し、Ｄ２，Ｄ４等の偶数番号の配線は、下側に引き
出す。ドレイン線の各々１９２本の配線群は１個の駆動
ＩＣの出力に電気的につながる。

【０１３７】ダミーゲート信号線（Ｇ−１，Ｇ０，Ｇ７
６９）は、製造工程中において静電気が侵入するのを防
止する効果も有している。

【０１３８】ダミーゲート信号線（Ｇ−１、Ｇ７６９）
には、ゲートオフ電圧を多層フレキシブル基板ＦＰＣ１
のパターンを通して直接供給する。ゲート信号線（Ｇ０
〜Ｇ７６８）は、各々１００本の配線群が、１個のゲー
ト駆動ＩＣの出力に電気的につながる。このため、最終
番目のゲート駆動ＩＣ８では、出力端子Ｘ１〜Ｘ６９
（図３７参照）のみゲート信号線（Ｇ７００〜７６８）
につなげ、残り３１個の出力端子は、開放となる。

【０１３９】図２５は、本例のＴＦＴ液晶表示モジュー
ルの各ドライバ（ドレインドライバ、ゲートドライバ、
コモンドライバ）の概略構成と、信号の流れを示すブロ
ック図である。

【０１４０】図２５において、表示制御装置２０１、バ
ッファ回路２１０は図２１に示すコントローラ部１０１
に設けられ、ドレインドライバ２１１は図２１に示すド
レインドライバ部１０３に設けられ、ゲートドライバ２
０６は図２１に示すゲートドライバ部１０４に設けられ
る。

【０１４１】ドレインドライバ２１１は、表示データの
データラッチ部と出力電圧発生回路とから構成される。

【０１４２】また、階調基準電圧生成部２０８，マルチ
プレクサ２０９，コモン電圧生成部２０２，コモンドラ
イバ２０３，レベルシフト回路２０７，ゲートオン電圧
生成部２０４，ゲートオフ電圧生成部２０５およびＤＣ
−ＤＣコンバータ２１２は図２１に示す電源部１０２に
設けられる。

【０１４３】図２６に、コモン電極に印加されるコモン
電圧、ドレインに印加されるドレイン電圧、ゲート電極
に印加されるゲート電圧のレベル、および、その波形を
示す。なお、ドレイン波形は黒を表示しているときのド
レイン波形を示す。

【０１４４】図２７は、本例のＴＦＴ液晶表示モジュー
ルにおける、ゲートドライバ２０６、ドレインドライバ
２１１に対する表示用データとクロック信号の流れを示
す図である。また、図３２は、本体コンピュータから表
示制御装置２０１に入力される表示データ及び表示制御
装置２０１からドレイン、ゲートドライバへ出力される
信号を示すタイミングチャートである。

【０１４５】表示制御装置２０１は、本体コンピュータ
からの制御信号（クロック，表示タイミング信号、同期
信号）を受けて、ドレインドライバ２１１への制御信号
として、クロックＤ１（ＣＬ１）、シフトクロックＤ２
（ＣＬ２）及び表示データを生成し、同時に、ゲートド
ライバ２０６への制御信号として、フレーム開始指示信
号ＦＬＭ、クロックＧ（ＣＬ３）及び表示データを生成
する。

【０１４６】また、ドレインドライバ２１１の前段のキ
ャリー出力は、そのまま次段のドレインドライバ２１１
のキャリー入力に入力される。

【０１４７】図２８は、入力表示データと画素の関係を
示す１構成図である。

【０１４８】表示制御装置が１個の場合は、２画素分を
表示制御装置に入力し表示制御内において上側のドレイ
ン・ドライバ用、下側のドレイン・ドライバ用に表示デ
ータを振り分けて出力する。本例では、本体コンピュー
タからの入力表示データは、２画素分を並列にインター
フェイスＩ／Ｆ１へ入力し、基板ＰＣＢ内配線で１画素
分データになるように分けて、２個の表示制御装置のそ
れぞれの入力端子へ入力する。

【０１４９】図３５及び図３６に表示制御装置及びその
周辺部の入出力配線を示す。

【０１５０】本体コンピュータからは、Ｉ／Ｆ１から、
上側用表示制御集積回路素子ＴＣＯＮ（マスタ側と定
義）に最大７ビツトまでの入力が可能となっている。す
なわち、１画素目の赤ドット用データＲＡ０〜６、１画
素目の青ドット用データＢＡ０〜６、２画素目の緑ドッ
ト用データＧＢ０〜６の表示データを入力する。表示制
御集積回路素子ＴＣＯＮは、これらデータを変換して、
各々Ｒ００〜０５、Ｂ００〜０５、Ｇ１０〜１５の６ビ
ット表示データを出力する。６ビット表示データとした
理由は、現状では、７ビット表示用ドレインドライバが
入手困難なこと、６ビット表示用が相対的に廉価である
ことによる。

【０１５１】最下位の入力表示データであるＲＡ０、Ｂ
Ａ０、ＧＡ０は、表示制御集積回路素子ＴＣＯＮのＲＦ
ＲＣ、ＢＦＲＣ、ＧＦＲＣに接続され、フレームレー
トコントロール（ＦＲＣと略す。）用入力として使用
する。ＦＲＣ法は、指定するフレーム毎に表示データを
制御し、液晶セルＣlcに印加される実効値を制御し、多
色表示する方法で、単純マトリクス液晶では、既存の技
術で、ＴＦＴ液晶への応用した例は、ヒロユキマノ，
ツトムフルハシ，アンドトシオタナカエト
アル．，”マルチカラーディスプレイコントロール
メソッドフォーＴＦＴ−ＬＣＤ”，エスアイ
ディー９１ダイジェスト，５４７頁，１９９１年
（Hiroyuki Mano, Tsutomu Furuhashi, and Toshio Tan
aka et al., "Multicolor Display Control Method for
TFT-LCD", SID 91 DIGEST, 547(1991)）に記載されて
いる。

【０１５２】したがって、最下位ビットを指定すること
で、ＦＲＣ駆動のセット、リセットができ、各色に対
し、最大約１２８階調表示を行なえる。

【０１５３】また、下側用表示制御装置（スレーブ側と
定義）には、１画素目の緑ドット用データＧＡ０〜６、
２画素目の赤ドット用データＲＢ０〜６、２画素目の青
ドット用データＢＢ０〜６の表示データを入力にし、Ｂ
１０〜１５、Ｇ０１〜０５、Ｒ１０〜１５を出力する。
最下位の入力表示データであるＧＢ０、ＲＢ０、ＢＢ０
は、ＧＦＲＣ、ＲＦＲＣ、ＢＦＲＣに接続させる。

【０１５４】このように、本例のＴＦＴ液晶表示モジュ
ールは、各色に対し、６４階調表示あるいは、ＦＲＣ法
で約１２８階調表示を前提として、本体コンピュータか
ら送信されてくる表示用データは、各色毎の７ビットあ
るいは６ビット入力の構成とし、ドレインドライバは各
色毎の６ビット処理が可能である構成とした。この表示
制御装置は、入力する画素数と出力する画素数とが一致
する構成となっているので、入力されるクロックの周期
（ＤＣＬＫ）と出力する周期（ＣＬ２）は同じになる。
また入力したデータを処理する必要がなければ、そのま
ま受け取ったデータをドレイン・ドライバへ出力する。

【０１５５】図２９は、２個の表示制御集積回路素子Ｔ
ＣＯＮの概略構成を示すブロック図である。

【０１５６】各々の表示制御装置２０１は、１ビット当
たりの回路構成部２２６と、周期処理部分２３０と、制
御信号生成部２２２から構成される。

【０１５７】１ビット当たりの回路構成部２２１は、Ｄ
型フリップフロップ２２６と、論理処理回路２２７と、
Ｄ型フリップフロップ２２８とが従属接続されてなり、
本体コンピュータからの表示用データを受け取り、制御
信号生成部２２２からのクロック信号を基にドレインド
ライバ２１１に表示用データを出力する。本例では、各
色毎の６ビットの構成であるため、１画素分の表示デー
タの並列処理行なうので、３ドット分の合計で１８個の
回路部２２１から構成される。

【０１５８】データ処理部２２１の論理処理回路２２７
は、表示用データを反転するために挿入されるものであ
る。つまり、図２６に示すが、例えば、黒レベルのドレ
イン波形を１水平期間（１Ｈ）毎に変化させるため、論
理処理回路２２７で１ビットずつ論理反転を行ない、ド
レンイドライバに入力している。

【０１５９】図３２から明かなように、ドレインドライ
バのシフト用クロックＤ２（ＣＬ２）は、本体コンピュ
ータから入力されるクロック信号（ＤＣＬＫ）および表
示用データの周波数と同じであり、本体コンピュータか
らのクロック信号と同一周波数のクロック信号により、
Ｄ型フリップフロップ２２６に取り込まれた表示用デー
タは、Ｄ型フリップフロップ２２８からクロック信号に
よりデータバスに出力され、本体コンピュータから送信
されてくる単純１列の表示用データを、データバスに出
力する。

【０１６０】表示制御装置２０１は、本体コンピュータ
からの制御信号によりドライバを駆動する制御信号を生
成しているので、２個の表示制御装置間で出力クロック
の位相がずれることはないが、内部の初期値（不定値）
またはリセットの解除の状態により生成する信号では、
これら２個の間において同期及び極性が一致しない場合
がある。もし、同期がとれていないと、本例のＸＧＡパ
ネルでは、上側のドレイン・ドライバと下側のドレイン
・ドライバとで白黒が反転してしまう現象が発生する問
題があった。

【０１６１】本例では、上記問題を対策するため、周期
処理部分２３０を表示制御装置２０１内に配置する。

【０１６２】図３０は、周期処理部分２３０の要部回路
構成を示す。

【０１６３】マスタ側からスレーブ側に、同期信号を送
ることとし、スレーブ側ではこの信号を使用して内部処
理を行う。実施例では、ドレイン・ドライバのデータ反
転／非反転の指示が、２個間の同期処理に当る。

【０１６４】マスタモード及びスレーブモードの選択
は、モード設定端子から行なう。

【０１６５】表示制御装置２０１が、マスタ側であった
場合は、マスタモード端子がＨｉレベル、スレーブモー
ド端子がＬｏｗレベルとなり、データ極性信号がそのま
ま実際に回路内で使用する信号となり、論理処理回路２
２７のクロック入力になる。更に、データ極性信号が、
出力バッファから出力パッドＰＡＤを通して、スレーブ
側の表示制御装置２０１に入力され、同期信号として作
用する。

【０１６６】表示制御装置２０１が、スレーブ側であっ
た場合は、マスタモード端子がＬｏｗレベル、スレーブ
モード端子がＨｉレベルとなり、もはや、出力バッファ
は作動しなくなる。この状態で、マスタ側の出力バッフ
ァから出力パッドＰＡＤを通ってきたデータ極性信号
が、スレーブ側の表示制御装置２０１のＰＡＤに入力と
して印加される。このマスタ側からのデータ極性信号が
そのまま実際に回路内で使用する信号となり、スレーブ
側の表示制御装置２０１の論理処理回路２２７のクロッ
ク入力になる。したがって、２個の表示制御装置間で出
力クロックの位相がずれることはない。

【０１６７】図３５、図３６に、表示制御集積回路素子
ＴＣＯＮの周囲の結線図及び端子名を示す。

【０１６８】マスタ側の出力バッファから出力パッドＰ
ＡＤを通ってきたデータ極性信号は、端子ＤＤＴからス
レーブ側入力パッドＰＡＤの端子ＤＤＴに伝達される。

【０１６９】また、表示用データの反転が必要なけれ
ば、論理処理回路２２７は必要ない。

【０１７０】すなわち、例えば、図２６に示す黒レベル
のドレイン波形を１水平期間（１Ｈ）毎に変化させるた
め、図２５の階調基準電圧生成部において、１水平期間
（１Ｈ）毎に変化する電源反転回路とトランジスタに直
結する梯子型抵抗回路とを組合せ、各階調レベルに対応
する２種類の階調基準電圧を生成しておき、マルチプレ
クサ２０９で１水平期間（１Ｈ）毎に同期した２種類の
階調基準電圧を選択し、ドレンイドライバの同一の階調
基準電圧供給ラインへ入力にする。この方法では、電源
反転回路手段及びマルチプレクサ２０９との同期手段が
必要となり、論理反転法に比べ、一般に回路設計が難し
くなる。ただし、この方法によれば、２個の表示制御装
置ＴＣＯＮ内に論理処理回路２２７が不要となり、Ｄフ
リップフロップ２２６、２２８も１個にでき、面積縮小
に更に有利である。

【０１７１】図３３は、３種類の構成に対する表示制御
集積回路素子ＴＣＯＮの外形を示す平面図である。

【０１７２】図３３（ａ）は、本例のＸＧＡ液晶パネル
ＰＮＬを１個の表示制御集積回路素子ＴＣＯＮで制御す
る場合の外形サイズを示す。表示データ端子のみでも、
〔７ビット（入力）＋６ビット（出力）〕×３（ＲＧＢ
ドット）×２画素（上／下ドレインドライバ用）＝７８
端子が最低必要となる。この他にドレイン、ゲートドラ
イバへ出力される制御信号も２倍に増え、合計で、１４
４端子となることがわかった。端子間ピッチ０．５ｍｍ
とすると、外形は、約２２ｍｍ角となる。

【０１７３】図３３（ｂ）は、マスタ及びスレーブ側の
２個の表示制御集積回路素子ＴＣＯＮでデータを制御す
る場合の外形サイズを示す。図１１は、この構成にて、
実際に表示制御集積回路素子ＴＣＯＮを作製し、基板Ｐ
ＣＢに実装したものである。表示データ端子として、
〔７ビット（入力）＋６ビット（出力）〕×３（ＲＧＢ
ドット）＝３９端子と半減する。この他にドレイン、ゲ
ートドライバへ出力される信号も約半減し、合計で、８
０端子となる。端子間ピッチ０．５ｍｍとすると、外形
は、約１３．６ｍｍ（縦）×１２ｍｍ（横）となる。完
全に半減されない理由は、モード設定や本体コンピュー
タからの同期信号、表示タイミング信号等は、半減でき
ないためである。但し、この構成は、モード設定端子が
あるため、ＸＧＡパネルだけでなく、ＶＧＡパネル（６
４０×３×４８０ドット）やＳＶＧＡパネル（８００×
３×６００ドット）にも対応できる。

【０１７４】図３３（ｃ）は、２個の表示制御集積回路
素子ＴＣＯＮで制御する場合で、更にＸＧＡパネル専用
とし、モード設定端子を省いた場合の外形サイズを示
す。これにより、合計で６４端子と、大幅に減り、外形
も１２ｍｍ角と縮小できる。

【０１７５】《液晶表示モジュールＭＤＬを実装した情
報機器》図３４は、液晶表示モジュールＭＤＬを実装し
たノートブック型のパソコン、あるいは、ワープロの斜
視図である。

【０１７６】本発明の実施例である駆動ＩＣの液晶パネ
ルＰＮＬ上へのＣＯＧ実装と外周部のドレイン及びゲー
トドライバ用周辺回路としての多層フレキシブル基板に
折り曲げ実装を採用することで、従来に比べ大幅に外形
サイズ縮小ができる。したがって、ドレインドライバ用
周辺回路を情報機器のヒンジ上方の表示部の上下に対称
に配置できるため、表示部中心と液晶パネルＰＮＬの中
心とを容易に一致させることができる。

【０１７７】情報機器からの信号は、まず、図では、左
側のインターフェイス基板ＰＣＢのほぼ中央に位置する
コネクタＣＴから２個の表示制御集積回路素子ＴＣＯＮ
へ行き、ここでデータ変換された表示データが、上下に
分かれてドレインドライバ用周辺回路へ流れる。このよ
うに、複数の表示制御集積回路素子ＴＣＯＮを使用する
ことで、情報機器の横幅の外形の制約が解消でき、小型
で低消費電力の情報機器を提供できた。

【０１７８】図３５、図３６は図２２に示すコントロー
ラ部１０１を、図３７、図３８は図２２に示すゲートド
ライバ部１０４を、図３９〜図４３は図２２に示すドレ
インドライバ部１０３を、図４４、図４５は図２６に示
す各ドライバの回路を示している。

【０１７９】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０１８０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【０１８１】（１）液晶表示装置において、透明絶縁基
板上に駆動ＩＣを搭載したチップ・オン・ガラス型の液
晶パネルとその外周部に位置し、前記駆動ＩＣ用基板を
３層以上の折れ曲げ可能な多層フレキシブル基板とした
ので、画素数や表示色数が増加し、配線数が増加して
も、液晶表示装置の周辺駆動回路が小型化され、情報処
理装置の外形サイズを小さくすることが可能である。

【０１８２】（２）多層フレキシブル基板の表面導体層
をグランドや５ボルトなどの直流電源のベタ状あるい
は、メッシュ状パターン部分でほぼ全面を被覆すること
にしたので、画素数や表示色数が増加し、必要な信号の
周波数が増加しても、ＥＭＩレベルが低い、耐環境性の
優れた液晶表示装置を有する情報処理装置を提供するこ
とができる。

【０１８３】（３）チップ・オン・ガラス型の液晶パネ
ルと折れ曲げ可能な多層フレキシブル基板の組合せによ
り、従来のテープキャリアパッケージ（ＴＣＰ）が不
要となり、また、周辺駆動回路間の接続を透明絶縁基板
上の配線を使用することもできるので、部品点数を削減
させることが可能である。

【０１８４】（４）周辺駆動回路間の接続に異方性導電
膜を使用し、多層フレキシブル基板上のアライメントマ
ークで位置合わせすることで、画素数や表示色数が増加
し、配線数が増加しても、信頼性良く基板間の接続がで
きる。

【図面の簡単な説明】

【図１】本発明を適用した液晶表示装置の液晶表示モジ
ュールの分解斜視図である。

【図２】図１に示す液晶表示モジュールの表面側からみ
た組立て完成後の斜視図である。

【図３】本発明の液晶表示装置の実施例である液晶表示
モジュールの液晶表示パネルとその周辺に配置された回
路を示すブロック図である。

【図４】シールドケースＳＨＤの上面図、前側面図、後
側面図、右側面図、左側面図である。

【図５】スペーサＳＰＣの上面図、Ａ−Ａ切断線におけ
る断面図、Ｂ−Ｂ切断線における断面図である。

【図６】本実施例の液晶表示パネルの外周部に多層フレ
キシブル基板及び多層プリント基板を実装した状態を示
す下面図である。

【図７】（ａ）は、本実施例で使用した折り曲げ可能な
多層フレキシブル基板の断面図である。（ｂ）は、本発
明の他の実施例であり、突出部分ＦＳＬを２層の導体層
で構成した多層フレキシブル基板の断面図である。

【図８】本実施例で使用したゲートドライバを駆動する
ための多層フレキシブル基板の上面図と下面図及び導体
パターンの要部拡大図である。

【図９】本実施例で使用した一方側のドレインドライバ
を駆動するための多層フレキシブル基板の上面図と下面
図及び導体パターンの要部拡大図である。

【図１０】本実施例で使用した他方側のドレインドライ
バを駆動するための多層フレキシブル基板の上面図と下
面図及び導体パターンの要部拡大図である。

【図１１】本実施例で使用したコントローラ部及び電源
部の機能を有するインターフェイス回路基板の上面図と
下面図及び基板に搭載したハイブリッド集積回路の横側
面図、前側面図である。

【図１２】（ａ）は、本実施例で使用した多層フレキシ
ブル基板と多層プリント基板を異方性導電膜で電気接続
した状態を示す斜視図である。（ｂ）は、本実施例で使
用した折り曲げ可能な多層フレキシブル基板の折り曲げ
実装方法を示す斜視図である。

【図１３】図１２に示す斜視図のＡ−Ａ切断線における
断面図である。

【図１４】本実施例で使用した多層フレキシブル基板の
３層以上の部分における表面導体層のパターンを示す上
面図で、直流電圧に固定されたメッシュ状パターンでほ
ぼ全面被覆された状態を示す。

【図１５】粘着テープの上面図である。

【図１６】多層フレキシブル基板の折り曲げ後の駆動回
路基板付き液晶表示素子の上面図である。

【図１７】ゴムクッションＧＣの上面図である。

【図１８】蛍光管を組み込む前の導光体、プリズムシー
ト、拡散シート、反射シートからなるバックライトの組
立て途中の上面図及びＡ−Ａ切断線における断面図であ
る。

【図１９】下側ケースＭＣＡの上面図、前側面図、後側
面図、右側面図、左側面図である。

【図２０】（ａ）は、図２に示す液晶表示モジュールの
組立て完成図のＡ−Ａ切断線における断面図であり、シ
ールドケース、多層フレキシブル基板の折り曲げ部や搭
載されたチップ部品、ゴムクッション、バックライト、
下側ケースの相対位置関係を示す。（ｂ）は、図２に示
す液晶表示モジュールの組立て完成図のＢ−Ｂ切断線に
おける断面図であり、ランプケーブルＬＰＣの相対位置
を示す。

【図２１】本実施例のＴＦＴ液晶表示モジュールの等価
回路を示すブロック図である。

【図２２】図２２に示すＴＦＴ液晶表示パネルの１ドッ
トの等価回路を示す図である。

【図２３】図２２に示すＴＦＴ液晶表示パネルの１画素
の等価回路の各ゲート信号線に接続される容量を示す図
である。

【図２４】本実施例のＴＦＴ液晶表示パネルのゲート配
線、ドレイン配線及び配線引き出し部周辺の構成を示す
平面図である。

【図２５】本実施例のＴＦＴ液晶表示モジュールの各ド
ライバの概略構成と、信号の流れを示すブロック図であ
る。

【図２６】本実施例のＴＦＴ液晶表示モジュールにおけ
る、コモン電極に印加されるコモン電圧、ドレイン電極
に印加されるドレイン電圧、ゲート電極に印加されるゲ
ート電圧のレベル及びその波形を示す図である。

【図２７】本実施例のＴＦＴ液晶表示モジュールにおけ
る、表示制御装置からゲート及びドレインドライバへの
表示用データとクロック信号の流れを示す図である。

【図２８】本実施例のＴＦＴ液晶表示モジュールにおけ
る、入力表示データと２画素内の赤緑青の各ドットとの
対応関係を示す図である。

【図２９】図２７に示す表示制御装置の概略構成を示す
ブロック図である。

【図３０】図２９に示す表示制御装置の周期処理回路の
要部を示す回路図である。

【図３１】本実施例のＴＦＴ液晶表示モジュールにおけ
る、本体コンピュータから表示制御装置に入力される表
示データ及び表示制御装置からゲート、ドレインへ出力
される信号のタイミングチャートを示す図である。

【図３２】図３１に示すタイミングチャートにおける、
入力される表示データとドレインドライバへ出力される
表示データのタイミングを示す図である。

【図３３】表示制御集積回路素子ＴＣＯＮの外形を示す
平面図である。

【図３４】本実施例の液晶表示モジュールを実装したノ
ートブック型のパソコン、あるいは、ワープロの斜視図
である。

【図３５】本実施例のＴＦＴ液晶表示モジュールにおけ
る、表示制御集積回路素子ＴＣＯＮとインターフェイス
Ｉ／Ｆ１との間の結線部分を示す図である。

【図３６】本実施例のＴＦＴ液晶表示モジュールにおけ
る、表示制御集積回路素子ＴＣＯＮとインターフェイス
Ｉ／Ｆ１との間の結線部分を示す図である。

【図３７】本実施例のＴＦＴ液晶表示モジュールにおけ
る、ゲート駆動ＩＣに入出力される信号とドレインドラ
イバ基板側から入力信号の結線部分を示す図である。

【図３８】本実施例のＴＦＴ液晶表示モジュールにおけ
る、ゲート駆動ＩＣに入出力される信号とドレインドラ
イバ基板側から入力信号の結線部分を示す図である。

【図３９】本実施例のＴＦＴ液晶表示モジュールにおけ
る、インターフェイスＩ／Ｆ４とドレイン駆動ＩＣに入
力される信号との間及びドレイン駆動ＩＣからの出力の
結線部分を示す図である。

【図４０】本実施例のＴＦＴ液晶表示モジュールにおけ
る、インターフェイスＩ／Ｆ４とドレイン駆動ＩＣに入
力される信号との間及びドレイン駆動ＩＣからの出力の
結線部分を示す図である。

【図４１】本実施例のＴＦＴ液晶表示モジュールにおけ
る、インターフェイスＩ／Ｆ４とドレイン駆動ＩＣに入
力される信号との間、ドレイン駆動ＩＣからの出力及び
ゲートドライバ基板側への出力の結線部分を示す図であ
る。

【図４２】本実施例のＴＦＴ液晶表示モジュールにおけ
る、インターフェイスＩ／Ｆ５とドレイン駆動ＩＣに入
力される信号との間及びドレイン駆動ＩＣからの出力の
結線部分を示す図である。

【図４３】本実施例のＴＦＴ液晶表示モジュールにおけ
る、インターフェイスＩ／Ｆ５とドレイン駆動ＩＣに入
力される信号との間、ドレイン駆動ＩＣからの出力及び
ゲートドライバ基板側への出力の結線部分を示す図であ
る。

【図４４】本実施例のＴＦＴ液晶表示モジュールにおけ
る、ホスト側の入力インターフェイスとドレインドライ
バ基板側への出力インターフェイス間の結線部分であ
り、実際の液晶駆動回路の回路構成を示す図である。

【図４５】本実施例のＴＦＴ液晶表示モジュールにおけ
る、ホスト側の入力インターフェイスとドレインドライ
バ基板側への出力インターフェイス間の結線部分であ
り、実際の液晶駆動回路の回路構成を示す図である。

【符号の説明】

ＰＮＬ…液晶表示素子（パネル）、ＳＵＢ１…透明絶縁
基板１、ＳＵＢ２…透明絶縁基板２、ＳＨＤ…シールド
ケース、ＩＣ…駆動ドライバ、ＦＰＣ１〜３…多層フレ
キシブル基板、ＦＭＬ…多層フレキシブル基板において
３層以上の導体層から構成される部分、ＦＳＬ…多層フ
レキシブル基板において３層以上の導体層から構成され
る部分、ＢＮＴ…多層フレキシブル基板の折り曲げ部
分、ＡＬＭＣ、ＡＬＭＤ、ＡＬＭＧ…アライメントマー
ク、ＣＨＤ、ＣＨＧ…チップ部品、ＥＲＨ…直流電圧の
ベタ状あるいは、メッシュ状導体パターン、ＰＣＢ…イ
ンターフェイス回路基板、ＡＣＦ１、ＡＣＦ２…異方性
導電膜、ＴＣＯＮ…表示制御集積回路素子、ＰＣＮ…封
入口の凸部近傍に位置する周辺基板に設けた凹部、ＢＬ
…バックライト、ＬＰ…蛍光管、ＬＰＣ…ランプケーブ
ル

───────────────────────────────────────────────────── フロントページの続き (72)発明者熊岡俊一千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者流石眞澄千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者柴田克彦千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者五十嵐陽一千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者小林直人千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内 (56)参考文献特開平３−29923（ＪＰ，Ａ) 特開平３−17628（ＪＰ，Ａ) 特開平２−287434（ＪＰ，Ａ) 特開昭63−313187（ＪＰ，Ａ) 特開平５−315758（ＪＰ，Ａ) 特開平５−243741（ＪＰ，Ａ) 実開平４−124718（ＪＰ，Ｕ) 実開平４−77137（ＪＰ，Ｕ) 実開平１−142924（ＪＰ，Ｕ) 実開平３−105880（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1345

Claims

(57)【特許請求の範囲】

【請求項１】重ね合わせた２枚の透明絶縁基板の一方の
基板上に駆動ＩＣを搭載したチップ・オン・ガラス型液
晶表示素子と、前記透明絶縁基板の一方の少なくとも１
辺側の外周部に配置された３層以上の導体層を絶縁層で
隔てながら積層してなる多層フレキシブル基板とを備
え、前記３層以上の導体層の多層フレキシブル基板の一
方の表面に最も近い第１導体層はグランド電位に設定さ
れ、前記第１導体層以外の前記３層以上の導体層は前記
透明絶縁基板の一方の前記少なくとも１側の外周部に形
成された前記駆動ＩＣの入力端子用パターンと電気的に
接続されることを特徴とする液晶表示装置。
【請求項２】重ね合わせた２枚の透明絶縁基板の一方の
基板上に駆動ＩＣを搭載したチップ・オン・ガラス型液
晶表示素子と、前記透明絶縁基板の一方の４辺のうち、
１個の長辺及び１個の短辺の２辺側の外周部に配置され
てされた３層以上の導体層を絶縁層で隔てながら積層し
てなる多層フレキシブル基板とを備え、前記３層以上の
導体層の多層フレキシブル基板の一方の表面に最も近い
第１導体層はグランド電位に設定され、前記第１導体層
以外の前記３層以上の導体層は前記透明絶縁基板の一方
の前記少なくとも１側の外周部に形成された前記駆動Ｉ
Ｃの入力端子用パターンと電気的に接続されることを特
徴とする液晶表示装置。
【請求項３】重ね合わせた２枚の透明絶縁基板の一方の
基板上に駆動ＩＣを搭載したチップ・オン・ガラス型液
晶表示素子と、前記透明絶縁基板の一方の４辺のうち、
対向する２個の長辺側及び１個の短辺側の外周部に配置
された３層以上の導体層を絶縁層で隔てながら積層して
なる多層フレキシブル基板とを備え、前記３層以上の導
体層の多層フレキシブル基板の一方の表面に最も近い第
１導体層はグランド電位に設定され、前記第１導体層以
外の前記３層以上の導体層は前記透明絶縁基板の一方の
前記少なくとも１側の外周部に形成された前記駆動ＩＣ
の入力端子用パターンと電気的に接続されることを特徴
とする液晶表示装置。
【請求項４】前記透明絶縁基板の一方の外周部上に形成
された前記駆動ＩＣの入力端子用パターンと電気的に接
続される前記多層フレキシブル基板のパターン部分が、
２層以下の導体層あるいはメッキされた導体層からなり
且つ異方性導電膜で前記駆動ＩＣの入力端子用パターン
と電気的に接続されていることを特徴とする請求項１、
２又は３記載の液晶表示装置。
【請求項５】前記液晶表示素子の前記２枚の透明絶縁基
板の一方の前記外周部上を覆うメタルフレームをさらに
備え、前記多層フレキシブル基板の前記一方の表面には
前記第１の導体層を露出するパターンが形成され、該露
出パターンにおいて該第１の導体層は前記メタルフレー
ムと電気的に接続されることを特徴とする請求項１、２
又は３記載の液晶表示装置。
【請求項６】前記多層フレキシブル基板は前記透明絶縁
基板の一方の前記外周部上から該透明絶縁基板の一方の
裏面に折り曲げられる構造であり、前記折れ曲がり部分
を前記３層以上の導体層の２層以下で構成することを特
徴とする請求項１、２又は３記載の液晶表示装置。
【請求項７】前記多層フレキシブル基板の前記３層以上
の導体層で構成される部分において、前記多層フレキシ
ブル基板の前記一方の表面のみに電子部品が搭載されて
いることを特徴とする請求項１、２又は３記載の液晶表
示装置。
【請求項８】前記多層フレキシブル基板の前記３層以上
の導体層で構成される部分において、電子部品が前記多
層フレキシブル基板の前記一方の表面のみに搭載され且
つ前記メタルフレームの前記透明絶縁基板の一方の前記
外周部上を覆う部分に設けられた開口部に位置すること
を特徴とする請求項５記載の液晶表示装置。
【請求項９】前記透明絶縁基板の一方の前記外周部上か
ら該透明絶縁基板の一方の裏面に折り曲げられた前記多
層フレキシブル基板は前記３層以上の導体層で構成され
且つ該多層フレキシブル基板の他方の表面は該透明基板
の一方の前記駆動ＩＣを搭載した外周部の裏面側に接着
することを特徴とする請求項６記載の液晶表示装置。
【請求項１０】前記多層フレキシブル基板の前記透明絶
縁基板の一方の外周部上に複数個並設された前記駆動Ｉ
Ｃへの入力配線パターンとの電気的な接続部分は前記３
層以上の導体層のうちの２層以下を備え、該接続部分は
該駆動ＩＣ毎に分離して該３層以上の導体層を備えた部
分から該透明絶縁基板の一方の該外周部に突き出された
形状を有することを特徴とする請求項１、２又は３記載
の液晶表示装置。
【請求項１１】前記多層フレキシブル基板の前記透明絶
縁基板の一方の外周部上に複数個並設された前記駆動Ｉ
Ｃ毎に該外周部に突き出た複数の接続部分内には該外周
部上の配線とのアライメントが可能なマークが形成され
ていることを特徴とする請求項１０液晶表示装置。
【請求項１２】前記多層フレキシブル基板の前記第１導
体層はベタ状あるいはメッシュ状のパターンを有する請
求項１、２又は３記載の液晶表示装置。