JP3535500B2 - 半導体装置の作成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、４５０℃以下の低
温で絶縁基板上に絶縁ゲイト型半導体装置およびそれら
が多数形成された集積回路を歩留りよく形成する方法、
およびそのような方法によって形成された半導体装置に
関する。本発明による半導体装置は、液晶ディスプレー
等のアクティブマトリクスやイメージセンサー等の駆動
回路、あるいはＳＯＩ集積回路や従来の半導体集積回路
（マイクロプロセッサーやマイクロコントローラ、マイ
クロコンピュータ、あるいは半導体メモリー等）におけ
る薄膜トランジスタとして使用されるものである。

【０００２】

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。従来の半導体集積回路においても、例えばＳＲＡ
Ｍの負荷トランジスタとしてＴＦＴが使用されている。

【０００３】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。

【０００４】従来、ＴＦＴは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を改善し、良質な（すなわち、移動度の十分に大き
な）半導体被膜に改善することがなされてきた。半導体
被膜にアモルファス材料を使用するアモルファスＴＦＴ
もあるが、移動度が５ｃｍ² ／Ｖｓ以下、通常は１ｃｍ
² ／Ｖｓ程度と小さく、動作速度の点から、また、Ｐチ
ャネル型のＴＦＴが得られない点からその利用は大きく
制限されている。移動度が５ｃｍ² ／Ｖｓ以上のＴＦＴ
を得るには、上記のような温度でのアニールが必要であ
った。また、このようなアニールによってＰチャネル型
ＴＦＴ（ＰＴＦＴ）を形成することができた。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな熱的なプロセスでは、基板材料が著しい制約を受け
た。すなわち、いわゆる高温プロセス（最高プロセス温
度が９００〜１２００℃のプロセス）では、ゲイト酸化
膜として質のよい熱酸化膜が使用できるのであるが、基
板は石英やサファイヤ、スピネルのような高価で大面積
化の困難な材料しか使用できなかった。

【０００６】これに対し、低温プロセス（最高プロセス
温度が４５０〜７５０℃のプロセス）では、高温プロセ
スよりも基板材料の選択の巾は広がるが、長時間のアニ
ールを要することと、熱的な要因による歪みや縮みが問
題となっている。本発明は、以上のような問題に鑑みて
なされたもので、最高プロセス温度が４５０℃以下であ
り、以上のような基板材料の制約や、歪みや縮みの問題
を克服することを課題とする。

【０００７】

【課題を解決するための手段】本発明では、従来のよう
な熱平衡的なプロセスによってではなく、パルスレーザ
ー光またはそれと同様の強光の照射によって半導体被膜
の結晶性の改善をおこなうことを特徴とするものであ
る。この結果、もはや半導体被膜の結晶性を改善するた
めのアニールが最高プロセス温度を決定するのではな
く、その他の要因（例えば、水素化アニールやゲイト酸
化膜のアニール等）が最高プロセス温度を決定すること
となり、基板の選択の巾は著しく改善される。

【０００８】例えば、ソーダーガラスまたは無アルカリ
ガラス（例えば、コーニング７０５９ガラス）は、軟化
点が低く、従来はＴＦＴをその上に形成して動作させる
ことは不可能とされてきたが、本発明によって適切な処
置を施せばＴＦＴを動作させることが可能である。

【０００９】本発明のプロセスは、絶縁基板上に半導体
被膜を形成する工程と、その上にレーザー光またはそれ
と同様の強光に対して透明な絶縁被膜を形成する工程
と、この積層膜にパルスレーザー光またはそれと同様の
強光を照射して、半導体被膜の結晶性を改善する工程
と、前記絶縁被膜を除去して、半導体被膜の表面にゲイ
ト絶縁膜を形成する工程と、さらに、ゲイト電極を形成
する工程と、このゲイト電極を主たるマスクとして自己
整合的に不純物元素をイオン注入やイオンドーピング等
の方法で半導体被膜に導入する工程と、さらにパルスレ
ーザー光またはそれと同様の強光を照射して、前記不純
物元素の導入過程で破壊された半導体被膜の結晶性を改
善せしめる工程とからなる。また、後の２つの工程は本
発明人等の出願であるレーザードーピング（例えば、特
願平４−１００４７９）によって置き換えてもよい。本
発明においては、ゲイト電極・配線の材料としてはアル
ミニウム等の低抵抗の金属材料が好ましい。また、本発
明で使用するパルスレーザーとしては、ＫｒＦ、Ａｒ
Ｆ、ＸｅＣｌ、ＸｅＦ等のエキシマーレーザーのような
紫外光レーザーが望ましい。また、前記絶縁基板と前記
半導体被膜には、窒化珪素、酸化アルミニウム及び窒化
アルミニウムから選ばれた材料からなる絶縁被膜、また
はこの絶縁被膜と酸化珪素膜の積層膜を設けるのが好ま
しい。この酸化珪素膜は３００〜３０００Å好ましくは
５００〜１５００Åである。前記窒化珪素、酸化アウミ
ニウム及び窒化アルミニウムから選ばれた材料からなる
絶縁被膜は３００〜３０００Å好ましくは１０００〜２
０００Åである。また、ハロゲン赤外線ランプ光を前記
強光として用いることができる。レーザー光と同等な強
光（パルス光）とは、結晶化に際して不純物の偏析を十
分行わない範囲での短い時間、一般的には５分以内で結
晶化をするための光エネルギーまたは光エネルギーと熱
の補助エネルギーを意味する。

【００１０】本発明で特徴的なことは、レーザー光また
はそれと同様の強光による照射によって活性層の結晶性
を改善せしめる際に設けた保護層を除去して、ゲイト絶
縁膜は別の皮膜を用いるということである。この工程に
よって、ＴＦＴの諸特性を著しく向上させることができ
た。これは以下のように推測される。すなわち、このよ
うなアモルファス状態からの結晶化においては、界面が
必ずしも明らかでなく、界面には非化学量論比の化合物
が形成されていることがよくある。この場合にはシリコ
ンの多い酸化珪素が界面付近に形成されやすい。しか
し、このような非化学量論比の酸化珪素は絶縁体として
も、また半導体としても不十分な働きしかしない。絶縁
ゲイト型素子においては界面が重要であることは周知の
ことであるが、このような非化学量論比の酸化珪素を残
したままでは十分な特性は得られない。

【００１１】しかし、何の保護層も無いままにレーザー
光またはそれと同様の強光による照射をおこなえば皮膜
の表面の凹凸が激しく、十分な特性が得られない。本発
明のように、一度設けた保護層を除去してしまうという
ことは、前述の非化学量論比の酸化珪素をも除去してし
まうことであり、この結果、純粋に結晶性の良好なシリ
コンが界面に現れることとなる。特に保護層の除去には
フッ化水素酸等を用いてウェットエッチングをおこなう
と良好な結果が得られた。ドライエッチングでは、シリ
コン膜にダメージを与えるのに対し、ウェットエッチン
グでは、そのようなダメージが無いとともに、最表面の
シリコン原子のダングリングボンドが他のシリコン原子
と二重結合する前に弗素や水素で終端してしまって、極
めて安定な表面を形成するためであると考えられる。

【００１２】また、本発明においては、レーザー光また
はそれと同様の強光によるアニールによって形成される
結晶性のよい領域の深さを、本発明人等の発明である特
願平３−５０７９３に記述されるように必要に応じて自
由に設定・変更し、結果として活性層を２層構造とし
て、ソース／ドレイン間のリーク電流を低減させるよう
な構造としてもよい。また、本発明においては、レーザ
ーまたは赤外線ランプによるアニールの際、基板を１０
０〜５００℃代表的には３００〜４００℃で補助加熱を
すると均一性が向上して好ましい。

【００１３】本発明の第１の応用例としては、アモルフ
ァスシリコン（ａ−Ｓｉ）ＴＦＴを用いたアクティブマ
トリクス（ＡＭ）型の液晶表示装置（ＬＣＤ）の周辺回
路がある。ａ−ＳｉＴＦＴ−ＡＭＬＣＤは、基板として
無アルカリガラス（例えばコーニング７０５９）を用
い、通常４００℃以下の温度でａ−ＳｉＴＦＴを形成す
るのであるが、ａ−ＳｉＴＦＴは、ＯＦＦ抵抗が高く、
アクティブマトリクスのスイッチング素子としては理想
的であるが、先にも述べたように動作速度が遅く、ま
た、ＣＭＯＳが形成できないという理由から、周辺駆動
回路は単結晶集積回路（ＩＣ）を使用し、マトリクスの
端子をＴＡＢ等の方法でＩＣの端子に接続している。し
かしながら、このような実装方法は、画素の大きさが小
さくなるにしたがって、困難なものとなり、また、実装
に要する費用がモジュールの大きな部分を占めるように
なった。

【００１４】しかしながら、従来のプロセスではマトリ
クスと同じ基板上に周辺回路を形成することは、熱的な
問題から困難であった。しかしながら、本発明によっ
て、ａ−ＳｉＴＦＴの形成に要する温度と同じ程度の温
度でより移動度の大きなＴＦＴを形成することができる
ようになった。

【００１５】第２の応用例としては、無アルカリガラス
よりも安価なソーダガラス等の材料の上にＴＦＴを形成
することである。この場合には、ＴＦＴをソーダガラス
に密着して形成すると、ガラス中に含まれるナトリウム
等の可動イオンが侵入するので、ガラス上には窒化珪素
もしくは酸化アルミニウムもしくは窒化アルミニウムを
主成分とする絶縁被膜を形成し、さらにその上に酸化珪
素等の材料で下地の絶縁膜を形成してから、本発明を適
用してＴＦＴを形成することが望まれる。またより不良
を少なくするには、マトリクスのＴＦＴとしては、ＮＴ
ＦＴよりもＰＴＦＴを用いることが好まれる。なぜなら
ば、ＮＴＦＴでは、基板から可動イオンが侵入した場合
にはチャネルが形成されてＴＦＴが常時オン状態となる
が、ＰＴＦＴでは、例え可動イオンが侵入してもチャネ
ルが形成されないからである。

【００１６】第３の応用例としては、スタテッィクな駆
動をする単純マトリクスのＬＣＤの周辺回路がある。例
えば、強誘電性液晶材料（ＦＬＣ）は、メモリー性があ
るので、単純マトリクスであっても、高コントラストが
得られるが、従来は周辺回路はａ−ＳｉＴＦＴ−ＡＭＬ
ＣＤと同じくＩＣをＴＡＢ等の方法で接続していた。同
様に液晶のコレステリック相とネマティック相との間の
相変化を利用してスタティックな動作をおこなうＬＣＤ
も周辺回路をＴＡＢ接続していた。また、ネマティック
液晶と強誘電ポリマーを組み合わせることによってスタ
テッィクな駆動をおこなうＬＣＤ（例えば、特開昭６１
−１１５２）も提案されているが、やはり周辺回路はＴ
ＡＢ接続されることが前提とされている。

【００１７】これらのＬＣＤは単純マトリクスであるの
で、安価な基板を使用して大画面がえられると同時によ
り高精彩が得られることも特徴である。高精彩とするた
めには端子間のピッチを狭めなければならないが、そう
するとＩＣ実装が困難となるという矛盾を抱えていた。
本発明によって、安価な基板であっても熱的な問題を気
にすること無く周辺回路をモノリシックに形成できる。

【００１８】第４の応用例としては、金属配線が形成さ
れた後の半導体集積回路において、ＴＦＴを形成する、
いわゆる３次元ＩＣが上げられる。その他にも様々な応
用が可能である。

【００１９】

【実施例】〔実施例１〕 ａ−ＳｉＴＦＴを利用したア
クティブマトリクス（ＡＭ）型ＬＣＤの周辺回路を本発
明によって形成した例を示す。先に述べたように従来の
ｓ−ＳｉＴＦＴのＡＭＬＣＤは、周辺回路までは一体化
して形成することができなかったために、ＴＡＢ接続に
よっていた。しかしながら、ＴＡＢ法では、ＩＣのコス
トと接続のためのコストが膨大で、パネルモジュールの
２０％以上を占めるようになっていた。これを同一ガラ
ス基板上にモノリシックに形成することによってコスト
の削減を図った。

【００２０】まず、基板（コーニング７０５９、３００
ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍｍ）１
０１上に下地酸化膜１０２として厚さ１００〜３００ｎ
ｍの酸化珪素膜を形成した。この酸化膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やＴＥＯＳをプラズ
マＣＶＤ法で分解・堆積した膜を４５０〜６５０℃でア
ニールしてもよい。

【００２１】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜１０３を３０〜１
５０ｎｍ、好ましくは５０〜１００ｎｍ堆積し、さら
に、プラズマＣＶＤ法によって、保護層１０４として、
厚さ２０〜１００ｎｍ、好ましくは５０〜７０ｎｍの酸
化珪素または窒化珪素膜を形成した。そして、図１
（Ａ）に示すようにＫｒＦエキシマーレーザー（波長２
４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコ
ン膜１０３の結晶性を改善させた。レーザーのエネルギ
ー密度は２００〜４００ｍＪ／ｃｍ² 、好ましくは２５
０〜３００ｍＪ／ｃｍ ² とした。このようにして形成さ
れたシリコン膜１０３の結晶性をラマン散乱分光法によ
って調べたところ、単結晶シリコンのピーク（５２１ｃ
ｍ^-1）とは異なって、５１５ｃｍ^-1付近に比較的ブロー
ドなピークが観測された。レーザー照射の時、１００〜
５００℃に補助加熱をしておくと結晶の均一性が向上す
る。その後、水素中で３５０℃で２時間アニールした。

【００２２】次に保護層１０４を除去して、シリコン層
１０３を露出せしめ、これを島状にパターニングして、
ＮＴＦＴ領域１０５とＰＴＦＴ領域１０６を形成した。
さらに、酸素雰囲気中でのスパッタ法やＴＥＯＳをプラ
ズマＣＶＤ法で分解・堆積した膜を４５０〜６５０℃で
アニールする方法によって、ゲイト酸化膜１０７を形成
した。特に後者の方法を採用する場合には、本工程の温
度によって、基板に歪みや縮みが生じ、後のマスク合わ
せが困難となる恐れがあるので大面積基板を扱う場合に
は十分に注意しなければならない。また、スパッタ法で
は基板温度は１５０℃以下にできるが、膜中のダングリ
ングボンド等を減らして、固定電荷の影響を減らすため
に水素中で４５０℃程度のアニールをすることが望まし
い。

【００２３】その後、厚さ２００ｎｍ〜５μｍのアルミ
ニウム膜を電子ビーム蒸着法によって形成して、これを
パターニングし、図１（Ｂ）に示すようにゲイト電極１
０８、１０９を形成した。なお、このとき同時にアクテ
ィブマトリクス部のＴＦＴ（逆スタガー型）のゲイト電
極１１０も形成される。

【００２４】さらに、図１（Ｃ）に示すように、基板を
電解溶液に浸してゲイト電極に電流を通じ、その周囲に
陽極酸化物の層１１１〜１１３を形成した。なお、この
際には、本発明人等の発明である特願平４−３０２２
０、同４−３８６３７および同４−５４３２２に示され
る如く、周辺回路領域のＴＦＴ（すなわち、図の左側の
ＴＦＴ）の陽極酸化膜を薄くして移動度を向上せしめ、
また、アクティブマトリクス部のＴＦＴ（すなわち、図
の右側の逆スタガー型ＴＦＴ）の陽極酸化膜を厚くして
ゲイトリークを防止するという構成を取ることが望まし
い。本実施例では、いずれも陽極酸化膜の厚さは２００
〜２５０ｎｍとした。

【００２５】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ₃ ）をドーピングガスとして燐を
注入し、その後、図の島状領域１０５だけをフォトレジ
ストで覆って、ジボラン（Ｂ₂ Ｈ₆ ）をドーピングガス
として、島状領域１０６だけに硼素を注入した。ドーズ
量は、燐は２〜８×１０¹⁵ｃｍ^-2、硼素は４〜１０×１
０¹⁵ｃｍ^-2とし、硼素のドーズ量が燐を上回るように設
定した。

【００２６】その後、図１（Ｄ）に示すようにＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、上記不純物領域の導入によって、結
晶性の劣化した部分の結晶性を改善させた。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ² 、好まし
くは２５０〜３００ｍＪ／ｃｍ² とした。このレーザー
照射の時、１００〜５００℃に補助加熱をしておくと結
晶の均一性が向上する。

【００２７】この結果、Ｎ型の領域１１４、１１５、お
よびＰ型の領域１１６、１１７が形成された。これらの
領域のシート抵抗は２００〜８００Ω／□であった。そ
の後、全面に層間絶縁物１１８として、スパッタ法によ
って酸化珪素膜を厚さ３００ｎｍ形成した。これは、プ
ラズマＣＶＤ法による窒化珪素膜であってもよい。この
膜は周辺回路では単なる層間絶縁物であるが、アクティ
ブマトリクス部ではＴＦＴのゲイト絶縁膜となるので、
その作製には注意が必要である。

【００２８】その後、アクティブマトリクス部のゲイト
電極１１０上に厚さ２０〜５０ｎｍのアモルファスシリ
コン層１１９を形成し、さらに、プラズマＣＶＤ法によ
って、ａ−ＳｉＴＦＴのソース／ドレインとなるマイク
ロクリスタル状のシリコン層（厚さ５０〜１００ｎｍ）
を形成し、これをパターニングして、ソース／ドレイン
１２０、１２１を作製した。

【００２９】その後、周辺回路部のＴＦＴのソース／ド
レインにコンタクトホールを形成し、アルミニウム配線
１２２、１２３、１２４を形成した。この場合には、左
側のＮＴＦＴとＰＴＦＴでインバータ回路が形成されて
いることが示されている。さらに、アクティブマトリク
ス部のＴＦＴには、透明導電材料（ＩＴＯ等）で画素電
極１２５を形成した。最後に、水素中で３５０℃で２時
間アニールして、シリコン膜のダングリングボンドを減
らした。以上の工程によって周辺回路とアクティブマト
リクス回路を一体化して形成できた。なお、本実施例で
は、アクティブマトリクスのａ−ＳｉＴＦＴとしては逆
スタガー型ＴＦＴを用いたが、これはａ−Ｓｉは光照射
で導電率が変化するので、チャネル部に光が入射しない
ようにするためである。外光に対する十分な対策が施さ
れたならば、通常のプレーナー型のＴＦＴとしてもよい
ことはいうまでもない。

【００３０】図６には、本実施例で作製した周辺駆動回
路部のＴＦＴの特性の例を示す。これは、ＬＰＣＶＤ法
で形成した厚さ５０ｎｍのシリコン膜上に、厚さ２０ｎ
ｍの保護層を形成し、真空中でＫｒＦレーザーにて結晶
化させたものである。このときのレーザーのエネルギー
密度は２５０ｍＪ／ｃｍ² で、１０ショット照射した。
さらに、保護層を除去した後、スパッタ法によって酸化
珪素膜を厚さ１２０ｎｍだけ形成し、これをゲイト酸化
膜とした。そして、ゲイト電極を形成した後、陽極酸化
法によって、厚さ２０６ｎｍの陽極酸化膜を形成し、こ
れをマスクとして、燐イオンを６５ｋｅＶ、また、硼素
イオンを８０ｋｅＶに加速して、スルーインプラして、
不純物領域を自己整合的に形成し、さらに大気中でＫｒ
Ｆレーザー（エネルギー密度３００ｍＪ／ｃｍ² 、１０
ショット）を照射して活性化させた。

【００３１】図６（Ａ）はＮＴＦＴを、同（Ｂ）はＰＴ
ＦＴの特性をそれぞれ示している。ＴＦＴのチャネルの
大きさは長さ３．５μｍ、幅１５μｍである。電界移動
度はＮＴＦＴでは６０ｃｍ² ／Ｖｓ、ＰＴＦＴでは３０
ｃｍ² ／Ｖｓに達した。また、ＴＦＴのＯＮ／ＯＦＦの
急峻性を示すＳ値はＮＴＦＴで０．４２Ｖ／桁、ＰＴＦ
Ｔで０．５３Ｖ／桁、しきい値電圧はＮＴＦＴが３．９
Ｖ、ＰＴＦＴが−５．４Ｖであった。ドレイン電圧を１
Ｖもしくは−１ＶとしたときのＯＮ／ＯＦＦ比は、ＮＴ
ＦＴで８．７桁、ＰＴＦＴで６．９桁であった。

【００３２】〔実施例２〕 ソーダガラス基板上にアク
ティブマトリクスを形成した例を示す。基板２０１とし
てはソーダガラス基板（厚さ１．１ｍｍ、３００×４０
０ｍｍ）を使用した。ソーダガラスは多量のナトリウム
を含有するので、このナトリウムがＴＦＴ中に拡散しな
いようにプラズマＣＶＤ法で全面に厚さ５〜５０ｎｍ、
好ましくは５〜２０ｎｍの窒化珪素膜２０２を形成し
た。このように、基板を窒化珪素または酸化アルミニウ
ムの皮膜でコーティングしてこれをブロッキング層とす
る技術は、本発明人等の出願である特願平３−２３８７
１０、同３−２３８７１４に記述されている。また、膜
２０２は、窒化アルミニウムであってもよい。

【００３３】ついで下地酸化膜２０３（酸化珪素）を形
成した後、ＬＰＣＶＤ法もしくはプラズマＣＶＤ法でシ
リコン膜２０４（厚さ３０〜１５０ｎｍ、好ましくは３
０〜５０ｎｍ）を形成し、さらに酸化珪素の保護層２０
５を形成した。そして、図２（Ａ）に示すようにＫｒＦ
レーザー光を照射して、このシリコン膜２０４の結晶性
を改善せしめた。しかし、このときにはレーザー光のエ
ネルギー密度は１５０〜２００ｍＪ／ｃｍ² と、実施例
１の場合よりも若干、低めに設定し、また、ショット数
も１０回とした。その結果、この時に得られたシリコン
膜の結晶性は実施例１のものよりもアモルファスに近い
ものであった。実際に、この状態で得られるシリコン膜
の正孔の電界移動度は、３〜１０ｃｍ² ／Ｖｓと実施例
１のものに比して小さかった。

【００３４】次に、保護層を除去して、シリコン膜を島
状の領域２０６にパターニングし、スパッタ法によって
厚さ５０〜３００ｎｍ、好ましくは７０〜１５０ｎｍの
ゲイト酸化膜２０７を形成した。また、実施例１と同じ
要領でアルミニウムのゲイト電極２０８を形成して、そ
の周囲を陽極酸化物２０９で被覆した。この様子を図２
（Ｂ）に示す。

【００３５】その後、Ｐ型の不純物として、硼素をイオ
ンドーピング法でシリコン層に自己整合的に注入し、Ｔ
ＦＴのソース／ドレイン２１０、２１１を形成し、さら
に、図２（Ｃ）に示すように、これにＫｒＦレーザー光
を照射して、このイオンドーピングのために結晶性の劣
化したシリコン膜の結晶性を改善せしめた。しかし、こ
のときにはレーザー光のエネルギー密度は２５０〜３０
０ｍＪ／ｃｍ² と高めに設定した。このため、このＴＦ
Ｔのソース／ドレインのシート抵抗は４００〜８００Ω
／□と、実施例１のものと同等であった。

【００３６】このように、活性層の電界移動度は小さか
ったが、これはアクティブマトリクスのＴＦＴとして使
用するには都合のよいものである。すなわち、ＯＮ抵抗
も高いが、ＯＦＦ抵抗がそれ以上に十分に高いので、従
来のような補助容量を設ける必要がない。特に、ナトリ
ウム等の可動イオンはＮチャネル型のＭＯＳでは、リー
ク電流の原因となったが、本実施例ではＰチャネル型で
あるので、何ら問題はない。

【００３７】また、本実施例では最高プロセス温度が窒
化珪素膜あるいは酸化珪素膜作製の際の３５０℃が限界
で、それ以上の高温ではソーダガラスが軟化する。この
ような著しく低温でのプロセスを要求される場合にはゲ
イト酸化膜の欠陥が問題となる。実施例１の場合には基
板の耐熱性は比較的良好であったので、ゲイト酸化膜を
４５０℃までの温度でアニールすることができたが、ソ
ーダガラス基板ではそれは不可能である。結果的にはゲ
イト酸化膜中には固定電荷が多数残されることとなる。
この場合の固定電荷は主として正の電荷である。したが
って、Ｎチャネル型のＭＯＳでは、この固定電荷の影響
でソース／ドレイン間のリークが大きく、実際に使用で
きない。しかし、Ｐチャネル型のＭＯＳでは、固定電荷
はしきい値電圧に対しては影響があるが、アクティブマ
トリクスの動作で不可欠な低リークという特性は守られ
る。一方、ソース／ドレインは高いエネルギーのレーザ
ーでアニールされたので、シート抵抗が小さく、信号の
遅延が抑えられる。

【００３８】その後、ポリイミドによって層間絶縁物２
１２を形成し、さらに、画素電極２１３をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にアルミニウムで電極２１
４、２１５を形成し、このうち一方の電極２１５はＩＴ
Ｏにも接続するようにした。最後に、水素中で３００℃
で２時間アニールして、シリコンの水素化を完了した。

【００３９】このようにして作製した１枚の基板上にア
クティブマトリクスを４個形成し、これを分断して４枚
のアクティブマトリクスパネルを取り出した。本実施例
で得られたアクティブマトリクスには周辺回路が付属し
ていないので、周辺回路は駆動用のＩＣをＴＡＢ等の方
法で接続しなければならない。しかし、基板が従来のａ
−ＳｉＴＦＴ−ＡＭＬＣＤで使用されていた無アルカリ
ガラス基板よりも安価なソーダガラスであるのでコスト
的には十分に採算が合う。特に大画面で高精彩なパネル
には本実施例で作製したパネルが適していた。図１１
に、得られたアクティブマトリックスの概略図を示す。
９５２がアクティブマトリックスで、９５１が周辺回路
である。周辺回路９５１は、ドライバＴＦＴとシフトレ
ジスタを有する。９５３はアクティブマトリックスの画
素であり、９５６はアクティブマトリックスのＴＦＴ、
９５４は液晶層、９５５は補助容量である。

【００４０】例えば、従来のａ−ＳｉＴＦＴでは移動度
が０．５〜１．０ｃｍ² ／Ｖｓ程度であったので、行数
が１０００を越えるような大規模なマトリクスには使用
できなかった。しかし、本実施例ではａ−Ｓｉよりも３
〜１０倍も移動度が大きいので何ら問題がないだけでな
く、アナログ的な階調表示にも十分に反応できる。ま
た、ゲイト線もデータ線もアルミニウムであるので特に
対角が２０インチを越えるような大きな画面では、信号
の遅延や減衰が著しく低減できる。

【００４１】〔実施例３〕本実施例では、強誘電性ポリ
マーの持つ、ダイオード特性とメモリー特性を利用した
高コントラストＬＣＤにおいて、周辺回路を基板上に一
体化して形成することによってコストの削減を図った例
を示す。このような構成を有するＬＣＤは、例えば、特
願昭６１−１１５２に記述される。

【００４２】このＬＣＤは、半スタティックな動作が可
能であるため、ＴＮ液晶を用いた単純マトリクスであっ
ても非常にコントラストの高い表示が可能である。ま
た、ＭＩＭ型の非線型素子のような作製上の問題は少な
い。この動作原理は図４に示される。

【００４３】一般の強誘電体は、図４（Ａ）に示すよう
にＥ（電場）−Ｄ（電束密度）特性はヒステリシスを示
す。すなわち、強誘電体内ではある大きさの外部電場が
印加されるまで常に一定の分極が生じているのである
が、ある大きさ以上の電場が印加されると内部の分極が
反転する。この際には電気回路的には電荷の移動、すな
わち電流が生じる。例えば、強誘電体をはさんだコンデ
ンサー（ＦＥ）と液晶等の材料をはさんだコンデンサー
（ＬＣ、容量をＣとする）を直列に接続する回路を考え
てみる。実際には、強誘電体のコンデンサーには並列に
比較的大きな抵抗Ｒが入っていることが多い。したがっ
て、実際の回路は図４（Ｃ）のようになる。ここで、Ｆ
Ｅはコンデンサーだけでなく、並列に非線型な抵抗成分
も有していることに注意しなければならない。そして、
このような回路に交流を印加して、回路に流れ込む電流
の変化を調べると図４（Ｂ）のように、やはりヒステリ
シスを有する非線型な特性が得られる。

【００４４】もし、対向電極の電位が、一方は−Ｖ₀ か
０、他方は０か＋Ｖ₀ であれば、セルにかかる電圧は、
±２Ｖ₀ 、±Ｖ₀ 、０のいずれかである。このうち、電
圧が±２Ｖ₀ のいずれかになれば、図４（Ｂ）に示すよ
うに、そこへ変移する間に、ＦＥの抵抗が著しく低下
し、ＬＣに充分な電荷が供給されることとなる。そし
て、次に±Ｖ0 、０のいずれの状態に遷移しても、ＦＥ
の抵抗はそれほど低下せず、結局、この間には並列抵抗
Ｒからのリーク電流のみが問題となる。このリーク電流
によってＬＣの電荷が喪失される。すなわち、±２Ｖ₀
は選択状態であり、それ以外の状態は非選択状態であ
る。

【００４５】図４（Ｂ）において点鎖線で示した原点を
通る直線は、Ｒによる電流のリークであり、実はこのＲ
とＣの関係がＬＣＤとして利用するうえで重要である。
詳細な議論は省略するが、この画素の時定数τ＝ＲＣ
が、１フレームの周期よりも極端に短ければＦＥの寄与
が少なく、すなわちコントラストが低下する。一方、τ
が１フレームの周期よりも極端に長ければ、画像の書換
えの際に残像が生じ、非常に見にくくなる。したがっ
て、τは１フレームの周期にできるだけ近づける方がよ
い。

【００４６】セルの概要を図５に示す。通常のＬＣＤと
同様に２枚の基板５０１、５０２間に液晶材料５１２が
挟まれた構造を有する。セル厚を均一にするためにスペ
ーサー５１１が介在される。液晶材料としてはＴＮ液晶
やＳＴＮ液晶、、あるいは複屈折を使用する非ねじれモ
ードのネマテッィク液晶や強誘電性液晶、およびネマテ
ィック、コレステリック等の液晶をポリマー内に分散さ
せた分散型液晶（ＰＤＬＣ）等様々なものが使用でき
る。

【００４７】一般的な単純マトリクスと同様に、ＩＴＯ
等の透明電極で，形成されたストライプ状の電極５０５
と５０６は互いに直交するように配置されているが、通
常の単純マトリクスと異なるのは一方の電極５０６上
に、強誘電ポリマー５０７をはさんで島状のＩＴＯ等の
透明導電被膜が形成されている。これらの電極を覆っ
て、配向膜５０９、５１０が形成されている。詳細は、
特願昭６１−１１５２に記述される。

【００４８】さて、このようなＬＣＤにおいては、従来
通り、ＩＣのＴＡＢ接続によって駆動をおこなっていた
のであるが、これはいくつかの点で限界があった。一つ
には、このような方式のＬＣＤでは、液晶に印加される
電圧は１か０のいずれかで、しかも、この方式の特色で
ある高コントラストを達成するために、この電圧がほぼ
１フレームの間印加されることとなる。したがって、階
調表示をおこなおうとすれば、ＴＦＴＬＣＤでおこなわ
れているようなアナログ的な階調表示は困難であり、ま
た、ＳＴＮＬＣＤでおこなわれるようなパルス変調方式
やフレーム変調方式も採用できない。結果として面積階
調に頼ることとなり、したがって、画素数が非常に増大
する。

【００４９】そのこと自体はこのＬＣＤにおいては本質
的な困難ではない。というのは、この種のＬＣＤは構造
が簡単であるので大容量マトリクスはむしろ得意なので
ある。しかしながら、実際には接続端子密度が２０本／
ｍｍとなると、もはやＴＡＢ方式で対応できるものでは
なく、また、ＣＯＧ（チップ・オン・グラス）法でも作
製が困難となる。したがって、同じ基板上にモノリシッ
クに周辺駆動回路を形成することが求められていた。

【００５０】例えば６４階調の面積階調を達成するに
は、１画素に６個のサブ画素が必要であり、通常のマト
リクスの２〜３倍の行数が要求される。したがって、Ｘ
ＧＡ規格等の高精彩画面では、本方式を採用すると行数
が１５００〜３０００行にも達するので、対角１５イン
チの大型画面であっても、１０〜１５本／ｍｍは必要で
ある。さらに画面が小さくなればより高密度な実装が要
求される。特に、本方式のＬＣＤと高透過率液晶である
ＰＤＬＣを利用してプロジェクション型のディスプレー
を構成する場合には、基板サイズは対角５インチ以下と
なる。

【００５１】また、このときには高密度実装だけでな
く、ＩＣは高速動作が要求される。この場合、単結晶半
導体基板上の回路よりも絶縁基板上の回路の方が損失が
少なく、高速動作が可能である。しかし、この場合には
実施例２のように、電界移動度が１０ｃｍ² ／Ｖｓ以下
であると利用上問題が生じるので、移動度は３０ｃｍ²
／Ｖｓ以上、好ましくは５０ｃｍ² ／Ｖｓ以上が要求さ
れる。

【００５２】そのためにも本発明のレーザーアニールま
たはレーザー光と同様の強光によるアニールによる低温
プロセスが望まれる。以下に、図３に記述された周辺回
路作製プロセスを説明する。基板３０１としてはコーニ
ング７０５９もしくはこれと同等な無アルカリガラス基
板を使用した。基板のサイズは３００ｍｍ×４００ｍｍ
であった。この上に下地酸化膜（酸化珪素）３０２を形
成し、さらにシリコン層３０３と保護層３０４を形成
し、図３（Ａ）に示すように実施例１と同じ条件でレー
ザー照射をおこなった。

【００５３】その後、シリコン層を島状にパターニング
し、ＮＴＦＴ領域３０５とＰＴＦＴ領域３０６とを形成
し、さらにゲイト酸化膜（酸化珪素）３０７を形成し
た。そして、図３（Ｂ）に示すようにアルミニウムゲイ
ト電極３０８、３０９を形成した。このとき、アルミニ
ウムは後のレーザー照射に耐える必要があるので、反射
率の高い電子ビーム蒸着によって形成したアルミニウム
を用いた。スパッタ法で形成したアルミニウムは粒の大
きさが１μｍ程度もあり、極めて表面が荒れていたの
で、レーザーを照射すると著しいダメージを受けた。電
子ビーム蒸着で形成したアルミニウム膜では光学顕微鏡
では粒の存在が確認できないほど表面が平坦であった。
電子顕微鏡によって観測した結果、粒の大きさは２００
ｎｍ以下であった。すなわち、使用するレーザーの波長
よりも小さな粒径となるようにしなければならない。

【００５４】ついで、イオンドーピング法によってＮ型
不純物（燐）を領域３１０、３１１に、Ｐ型不純物（硼
素）を領域３１２、３１３に導入し、図３（Ｃ）に示す
ようにレーザーアニールをおこなった。レーザー照射の
条件は実施例１および２と同じとした。このレーザー照
射ではアルミのゲイト電極はほとんどダメージを受けな
かった。

【００５５】最後に、図３（Ｄ）に示すように、層間絶
縁物（酸化珪素）３１４を形成し、これにコンタクトホ
ールを形成して、アルミニウム配線３１５〜３１７でＴ
ＦＴ間の接続をおこなった。このようにして、周辺回路
を形成した。図には示されないが、その後、ストライプ
状のＩＴＯ膜を形成して、画素電極を構成し、基板を４
つに分断して、１枚の大きさが１５０ｍｍ×２００ｍｍ
の基板を４枚取り出し、さらに２枚の基板には特願昭６
１−１１５２に記述される方法によって強誘電ポリマー
等の形成をおこなった。そして、図５に示すような基板
を２枚張り合わせてＬＣＤを完成させた。

【００５６】〔実施例４〕 図７に本実施例を示す。本
実施例は、ＴＦＴ型液晶表示装置の周辺回路に本発明の
レーザー結晶化シリコンＴＦＴを使用したものである
が、実施例１とは異なり、アクティブマトリクス領域の
ＴＦＴは、トップゲイト型（ゲイトが基板と逆の方向に
ある）のアモルファスシリコンを使用している。この場
合には、両ＴＦＴの活性層を同一プロセスで作製できる
が、レーザー結晶化の特性もアモルファスシリコンとし
ての特性も両方とも優れていることが求められるので、
条件はやや厳しくなる。

【００５７】まず、コーニング７０５９基板７０１上
に、スパッタ法によって下地酸化膜７０２を厚さ２０〜
２００ｎｍ堆積した。さらに、その上にモノシランもし
くはジシランを原料とするプラズマＣＶＤ法によって、
アモルファスシリコン膜を厚さ５０〜１５０ｎｍ堆積し
た。このときには、アモルファスシリコン膜はそのまま
ａ−ＳｉＴＦＴとして機能することが要求されると同時
に、レーザー照射に耐えることも要求される。本発明人
等の知見では、アモルファスシリコン膜を作製するとき
に基板温度を３００〜４００℃とすると特性の優れたア
モルファスシリコン膜が得られる。このアモルファスシ
リコン膜の上に再びスパッタ法によって保護の酸化珪素
膜（厚さ１０〜５０ｎｍ）７０５を形成した。その後、
アクティブマトリクス領域をフォトレジスト７０６で覆
う等して、周辺回路のみにレーザー光を照射した。

【００５８】この状態で図７（Ａ）に示すようにレーザ
ー照射をおこなった。使用したレーザーの種類、条件等
は実施例１と同じとした。ただし、このときのレーザー
のエネルギー密度は、２００〜２５０ｍＪ／ｃｍ² がよ
り好ましかった。これは、プラズマＣＶＤ法によって形
成されたアモルファスシリコン膜には水素が過剰に含ま
れているために、強力なレーザー光が照射されると水素
がガス化して、膨張し、膜が破壊されるためである。こ
のようにしてシリコン膜の結晶化をおこない、結晶化領
域７０４を形成した。一方、フォトレジストに覆われて
いた部分にはレーザー光が到達しないので、アモルファ
スシリコンのままであった。

【００５９】その後、これらのＳｉ膜を島状にパターニ
ングし、例えば、図７（Ｂ）のように、周辺回路の島状
領域７０７とアクティブマトリクス領域の島状領域７０
８を形成した。さらに、これらの島状領域を覆って、ス
パッタ法によって酸化珪素膜を形成し、これをゲイト絶
縁膜７０９とした。そして、実施例１と同様に、陽極酸
化膜で被覆された金属ゲイト電極７１０、７１１、７１
２を形成した。

【００６０】ついで、図７（Ｃ）に示すように、Ｎ型不
純物を領域７１３と７１５に、Ｐ型不純物を領域７１４
に注入し、さらに、これにレーザー光を照射して、不純
物の注入された領域を結晶化させた。条件は、実施例１
と同じとした。この際には、領域７１６および７１７
は、既に図７（Ａ）の段階で結晶化しているが、領域７
１８は、この工程でも結晶化しない。すなわち、図７の
右端のＴＦＴ（アクティブマトリクス領域のＴＦＴ）
は、ソース／ドレインは結晶化しているが、活性層はア
モルファス状態のａ−ＳｉＴＦＴである。

【００６１】最後に、ＴＥＯＳのプラズマＣＶＤ法によ
って、層間絶縁物として酸化珪素膜（厚さ４００〜１０
００ｎｍ）７１９を堆積し、さらに、アクティブマトリ
クス領域にはＩＴＯ膜７２０を厚さ１００〜３００ｎｍ
形成し、これをパターニングして、画素電極とし、ま
た、層間絶縁物にコンタクトホールを形成して、その上
に金属配線７２１〜７２４を形成した。これによって、
ＴＦＴアクティブマトリクス型液晶表示装置を作製し
た。この液晶表示装置においては、アクティブマトリク
ス回路中の薄膜トランジスタの活性領域は、周辺回路中
の薄膜トランジスタの活性領域に比較して結晶性が低
い。アクティブマトリクス回路中の薄膜トランジスタの
活性領域は、暗時の抵抗率が１０⁹ Ω・ｃｍ以上の実質
的にアルモファスシリコンの膜である。

【００６２】本実施例で示した方式は実施例１と同様に
画素のＴＦＴにＯＦＦ抵抗の高いａ−ＳｉＴＦＴを使用
しているが、実施例１のものは逆スタガー型であったの
に対し、本実施例ではトップゲイト型である。また、実
施例１では、周辺回路のＴＦＴとアクティブマトリクス
のＴＦＴを作製する工程はゲイト電極作製工程以外は別
であったので、工程数が増加したが、本実施例では、周
辺回路のＴＦＴとアクティブマトリクスのＴＦＴが平行
して作製されるので、工程数を削減することが出来る。

【００６３】しかしながら、ａ−ＳｉＴＦＴとして適当
なＳｉ膜は水素を多く含むことが望まれるのに対し、レ
ーザーによって結晶化するには水素含有量はできるだけ
少ないことが望まれる。このように特性が相反するの
で、双方の条件をできるだけ満足するようなＳｉ膜を形
成しなければならないのが問題である。例えば、プラズ
マＣＶＤ法であっても、ＥＣＲプラズマやマイクロ波プ
ラズマ等の高エネルギープラズマを用いて作製したＳｉ
膜には、結晶化したクラスターが多く含まれているの
で、本実施例の目的には理想的であるが、ＯＦＦ抵抗が
やや低いことが問題である。

【００６４】〔実施例５〕 図８に本実施例を示す。実
施例１乃至４においては、ＴＦＴ領域は分断されること
によって、互いに絶縁された。これに対し、本実施例で
は、シリコン層を一面に形成し、これを選択的に結晶化
させ、また、厚い絶縁膜を使用することによって、ＴＦ
Ｔ間の分離をおこなおうというものである。

【００６５】まず、絶縁基板８０１上に下地酸化珪素膜
８０２と厚さ５０〜１５０ｎｍのアモルファスシリコン
膜もしくはそれと実質的に同じ程度の結晶性の低いシリ
コン膜を堆積した。本実施例では、アモルファスシリコ
ン膜は十分な耐レーザー性と高抵抗が要求されるので、
アモルファスシリコン膜の作製条件は実施例４と同じと
した。その後、全面に厚さ１０〜５００ｎｍ、好ましく
は１０〜５０ｎｍの酸化珪素膜をプラズマＣＶＤ法によ
って形成し、その一部をエッチングすることによって、
酸化珪素膜の厚い領域８０５と薄い領域８０６を形成し
た。このときには、等法的なエッチング方法を利用する
と、図８（Ａ）のように、段差が緩やかで、段差によっ
て配線が断線することが防止できた。

【００６６】このような状態でボロンを軽くドーピング
し、さらに、レーザー照射によって結晶化をおこなっ
た。その結果、図８（Ａ）に示すようにアモルファスシ
リコン層は一部が結晶化されて、領域８０４となり、そ
の他の領域８０３はアモルファスシリコンのままであっ
た。この領域８０４はボロンドープによって、実質的に
真性もしくは弱いｐ型になっている。

【００６７】この工程は、図８（Ｅ）に示すような方法
によっておこなってもよい。すなわち、酸化珪素層を形
成した後、その上にアルミニウムやチタン、クロム等の
レーザー光を反射する材料もしくはレーザー光を透過さ
せない材料で厚さ２０〜５００ｎｍの被膜を形成し、こ
れをパターニングする。そして、この被膜８１９をマス
クとして、酸化珪素層を等方的にエッチングし、酸化珪
素層において、厚い領域８１７と薄い領域８１８を形成
する。その後、このマスク８１９が残存した状態でレー
ザー照射をおこない、アモルファスシリコン層の選択的
な結晶化をおこなって、結晶化領域８１６とアモルファ
スシリコン領域８１５を形成する。

【００６８】つぎに、図８（Ｂ）に示すように、酸化珪
素膜の薄い領域８０６を除去した後、ゲイト酸化膜（酸
化珪素）８０７を形成し、陽極酸化物を有する金属ゲイ
ト電極８０８を形成した。この際には、金属ゲイトのエ
ッチングに、ウェットエッチング法を採用したために、
ゲイト電極の側面がテーパー状になった。このような形
状は、配線の交差部での断線を防止するうえで効果があ
った。

【００６９】さらに、図８（Ｃ）に示すようにイオンド
ーピング法によって、Ｎ型領域８０９とＰ型領域８１０
を形成し、これにレーザー光を照射して活性化させた。
その後、図８（Ｄ）に示すように、層間絶縁物８１１を
堆積し、これにコンタクトホールを設けて、金属配線８
１２〜８１４を形成することによって、回路を完成でき
た。本実施例では、基板上に不透明なアモルファスシリ
コンが多く残るので、例えば、ＬＣＤのアクティブマト
リクス領域には使用できないが、周辺回路領域やイメー
ジセンサーの駆動回路には利用できる。本実施例は、比
較的厚い（１００ｎｍ以上）活性層が必要とされる回路
においては、素子間の分離のための段差が小さく、した
がって、配線の断線等を著しく低減せしめることが可能
である。特に高密度な集積回路においてはその効果が顕
著である。

【００７０】〔実施例６〕 図９に本実施例を示す。本
実施例も実施例５と同様に、シリコン層を一面に形成
し、これを選択的に結晶化させることによってＴＦＴ間
の分離をおこなおうというものである。ただし、実施例
５に用いたような凹凸のある酸化膜を用いないために、
より配線の断線を防止することができる。

【００７１】まず、絶縁基板９０１上に下地酸化珪素膜
９０２と厚さ５０〜１５０ｎｍのアモルファスシリコン
膜もしくはそれと実質的に同じ程度の結晶性の低いシリ
コン膜（以下、アモルファスシリコン膜と総称する）を
堆積した。本実施例でも、アモルファスシリコン膜は十
分な耐レーザー性と高抵抗が要求されるので、アモルフ
ァスシリコン膜の作製条件は実施例４と同じとした。さ
らに、アモルファスシリコン膜の表面に厚さ２０〜１０
０ｎｍの保護の酸化珪素層９０５を堆積した。この酸化
珪素層９０５はそのまま残置せしめて、後にＴＦＴのゲ
イト絶縁膜としてもよいが、先に述べたように、このよ
うなＴＦＴでは移動度が低いことに注意しなければなら
ない。その後、アルミニウムやチタン、クロム等のレー
ザー光を反射する材料もしくはレーザー光を透過させな
い材料で厚さ２０〜５００ｎｍの被膜を形成し、これを
パターニングした。そして、図９（Ａ）に示すように、
この被膜９０６をマスクとして、レーザー照射をおこな
い、アモルファスシリコン層の選択的な結晶化をおこな
って、結晶化領域９０４とアモルファスシリコン領域９
０３を形成した。

【００７２】つぎに、図９（Ｂ）に示すように、新たに
形成したゲイト絶縁膜上に陽極酸化物を有する金属ゲイ
ト電極９０７、９０８を形成した。この際には、金属ゲ
イトのエッチングに、ウェットエッチング法を採用した
ために、ゲイト電極の側面がテーパー状になった。この
ような形状は、配線の交差部での断線を防止するうえで
効果があった。さらに、フォトレジスト９０９を塗布
し、これをパターニングして、Ｎチャネル型ＴＦＴの部
分のみが露出するようにした。

【００７３】さらに、フォトレジストをマスクとしてＮ
型不純物を注入し、さらに、その状態でレーザー光を照
射して、Ｎ型不純物が注入された領域９１２を活性化し
た。このときには、不純物の注入された領域以外の領域
においてフォトレジストが残っていないと、アモルファ
スシリコンが結晶化してしまい、特に本実施例のよう
に、素子間の分離に比較的厚い酸化膜が使用できない状
況では素子間のリークをもたらすので好ましくない。

【００７４】同様に、Ｐチャネル型ＴＦＴに関しても、
フォトレジスト９１０を塗布して、Ｐチャネル型ＴＦＴ
の部分のみが露出するようにして、Ｐ型不純物を注入
し、Ｐ型不純物領域９１３を形成した。さらに、フォト
レジストを残置せしめたまま、図９（Ｃ）に示すように
レーザー光を照射し、先にＰ型不純物の注入された領域
９１３を活性化せしめた。以上の工程においては、例え
ば、Ｎ型不純物領域９１２とＰ型不純物領域９１２との
間の領域９１４にはレーザー光が照射されることがない
のでアモルファスシリコンのままである。したがって、
その上に存在する絶縁被膜９０５（これはゲイト絶縁膜
でもある）上に配線を形成しても、この配線によって、
反転層が形成されることがあっても、アモルファスシリ
コンの電界移動度が非常に小さく、抵抗が非常に大きい
ためリーク電流は微小であり、実際に問題とならない。

【００７５】その後、図９（Ｄ）に示すように、層間絶
縁物９１５を堆積し、これにコンタクトホールを設け
て、金属配線９１６〜９１８を形成することによって、
回路を完成できた。本実施例では、実施例５と同様に基
板上に不透明なアモルファスシリコンが多く残るので、
例えば、ＬＣＤのアクティブマトリクス領域には使用で
きないが、周辺回路領域やイメージセンサーの駆動回路
には利用できる。本実施例は、実施例５とは異なり、ゲ
イト電極の段差はほとんどなく、したがって、配線の断
線等を著しく低減せしめることが可能である。特に高密
度な集積回路においてはその効果が顕著である。

【００７６】図９（Ｅ）は、本実施例で作製したＴＦＴ
回路の別の断面であり、これは図９（Ｄ）のＮチャネル
ＴＦＴの点鎖線Ａ−Ｂの断面である。図から分かるよう
に、結晶化した不純物領域９１２、９１３’とその間の
素子分離領域９１４とが同一平面上にあるので、ゲイト
電極９１７は平坦である。また、不純物領域９１３’と
ゲイト電極９０７にコンタクトする配線９１７’は、コ
ンタクトホールの部分の段差と、層間絶縁膜の部分の段
差があるのみで、実施例１のような島状半導体領域の段
差や実施例５のような素子分離のための厚い絶縁膜の段
差が存在しないので、より高密度な集積回路を歩留り良
く作製するうえで有利である。

【００７７】〔実施例７〕 ソーダガラス基板上にアク
ティブマトリックスを形成した例を示す。基板２０１と
しては、ソーダガラス基板（厚さ１．１ｍｍ、３００×
４００ｍｍ）を使用した。基板２０１上にＳｉＯ₂ 膜２
１６を形成した（図１０（Ａ））。その後、基板の全面
に、ＡｌＮ、ＳｉＮまたはＡｌ₂ Ｏ₃ からなる膜２０２
を形成した（図１０（Ａ））。その後は、実施例２と同
様に工程を行い、アクティブマトリックスを完成した。
即ち、下地酸化膜２０３（酸化珪素）を形成した後、Ｌ
ＰＣＶＤ法もしくはプラズマＣＶＤ法でシリコン膜２０
４（厚さ３０〜１５０ｎｍ、好ましくは３０〜５０ｎ
ｍ）を形成し、さらに酸化珪素の保護層２０５を形成し
た。

【００７８】そして、図１０（Ａ）に示すようにＫｒＦ
レーザー光を照射して、このシリコン膜２０４の結晶性
を改善せしめた。しかし、このときにはレーザー光のエ
ネルギー密度は１５０〜２００ｍＪ／ｃｍ² と、実施例
１の場合よりも若干、低めに設定し、また、ショット数
も１０回とした。その結果、この時に得られたシリコン
膜の結晶性は実施例１のものよりもアモルファスに近い
ものであった。実際に、この状態で得られるシリコン膜
の正孔の電界移動度は、３〜１０ｃｍ² ／Ｖｓと実施例
１のものに比して小さかった。

【００７９】次に、保護層を除去して、シリコン膜を島
状の領域２０６にパターニングし、スパッタ法によって
厚さ５０〜３００ｎｍ、好ましくは７０〜１５０ｎｍの
ゲイト酸化膜２０７を形成した。また、実施例１と同じ
要領でアルミニウムのゲイト電極２０８を形成して、そ
の周囲を陽極酸化物２０９で被覆した。この様子を図１
０（Ｂ）に示す。

【００８０】その後、Ｐ型の不純物として、硼素をイオ
ンドーピング法でシリコン層に自己整合的に注入し、Ｔ
ＦＴのソース／ドレイン２１０、２１１を形成し、さら
に、図１０（Ｃ）に示すように、これにＫｒＦレーザー
光を照射して、このイオンドーピングのために結晶性の
劣化したシリコン膜の結晶性を改善せしめた。しかし、
このときにはレーザー光のエネルギー密度は２５０〜３
００ｍＪ／ｃｍ² と高めに設定した。このため、このＴ
ＦＴのソース／ドレインのシート抵抗は４００〜８００
Ω／□と、実施例１のものと同等であった。

【００８１】このように、活性層の電界移動度は小さか
ったが、これはアクティブマトリクスのＴＦＴとして使
用するには都合のよいものである。すなわち、ＯＮ抵抗
も高いが、ＯＦＦ抵抗がそれ以上に十分に高いので、従
来のような補助容量を設ける必要がない。特に、ナトリ
ウム等の可動イオンはＮチャネル型のＭＯＳでは、リー
ク電流の原因となったが、本実施例ではＰチャネル型で
あるので、何ら問題はない。

【００８２】また、本実施例では最高プロセス温度が窒
化珪素膜あるいは酸化珪素膜作製の際の３５０℃が限界
で、それ以上の高温ではソーダガラスが軟化する。この
ような著しく低温でのプロセスを要求される場合にはゲ
イト酸化膜の欠陥が問題となる。実施例１の場合には基
板の耐熱性は比較的良好であったので、ゲイト酸化膜を
４５０℃までの温度でアニールすることができたが、ソ
ーダガラス基板ではそれは不可能である。結果的にはゲ
イト酸化膜中には固定電荷が多数残されることとなる。
この場合の固定電荷は主として正の電荷である。したが
って、Ｎチャネル型のＭＯＳでは、この固定電荷の影響
でソース／ドレイン間のリークが大きく、実際に使用で
きない。しかし、Ｐチャネル型のＭＯＳでは、固定電荷
はしきい値電圧に対しては影響があるが、アクティブマ
トリクスの動作で不可欠な低リークという特性は守られ
る。一方、ソース／ドレインは高いエネルギーのレーザ
ーでアニールされたので、シート抵抗が小さく、信号の
遅延が抑えられる。

【００８３】その後、ポリイミドによって層間絶縁物２
１２を形成し、さらに、画素電極２１３をＩＴＯによっ
て形成した。そして、コンタクトホールを形成して、Ｔ
ＦＴのソース／ドレイン領域にアルミニウムで電極２１
４、２１５を形成し、このうち一方の電極２１５はＩＴ
Ｏにも接続するようにした。最後に、水素中で３００℃
で２時間アニールして、シリコンの水素化を完了した。

【００８４】このようにして作製した１枚の基板上にア
クティブマトリクスを４個形成し、これを分断して４枚
のアクティブマトリクスパネルを取り出した。本実施例
で得られたアクティブマトリクスには周辺回路が付属し
ていないので、周辺回路は駆動用のＩＣをＴＡＢ等の方
法で接続しなければならない。しかし、基板が従来のａ
−ＳｉＴＦＴ−ＡＭＬＣＤで使用されていた無アルカリ
ガラス基板よりも安価なソーダガラスであるのでコスト
的には十分に採算が合う。特に大画面で高精彩なパネル
には本実施例で作製したパネルが適していた。図１１
に、得られたアクティブマトリックスの概略図を示す。
９５２がアクティブマトリックスで、９５１が周辺回路
である。周辺回路９５１は、ドライバＴＦＴとシフトレ
ジスタを有する。９５３はアクティブマトリックスの画
素であり、９５６はアクティブマトリックスのＴＦＴ、
９５４は液晶層、９５５は補助容量である。

【００８５】例えば、従来のａ−ＳｉＴＦＴでは移動度
が０．５〜１．０ｃｍ² ／Ｖｓ程度であったので、行数
が１０００を越えるような大規模なマトリクスには使用
できなかった。しかし、本実施例ではａ−Ｓｉよりも３
〜１０倍も移動度が大きいので何ら問題がないだけでな
く、アナログ的な階調表示にも十分に反応できる。ま
た、ゲイト線もデータ線もアルミニウムであるので特に
対角が２０インチを越えるような大きな画面では、信号
の遅延や減衰が著しく低減できる。

【００８６】

【発明の効果】本発明によって、低温で極めて歩留りよ
くＴＦＴを作製することが出来た。そして、実施例にお
いて示したように本発明を利用して様々なＬＣＤを形成
することができた。これは本発明では、ＴＦＴが必要と
する特性を自由に設定できるからである。実施例では示
さなかったが、本発明を単結晶結晶ＩＣやその他のＩＣ
の上にさらに半導体回路を積み重ねるといういわゆる立
体ＩＣを形成することに用いてもよい。

【図面の簡単な説明】

【図１】本発明によるＴＦＴの作製方法を示す。

【図２】本発明によるＴＦＴの作製方法を示す。

【図３】本発明によるＴＦＴの作製方法を示す。

【図４】実施例におけるＬＣＤの動作原理を示す。

【図５】実施例におけるＬＣＤのセル構造を示す。

【図６】実施例におけるＴＦＴの特性を示す。

【図７】本発明によるＴＦＴの作製方法を示す。

【図８】本発明によるＴＦＴの作製方法を示す。

【図９】本発明によるＴＦＴの作製方法を示す。

【図１０】本発明によるＴＦＴの作製方法を示す。

【図１１】本発明によるアクティブマトリックスと周辺
回路を示す。

【符号の説明】 １０１ 絶縁基板 １０２ 下地酸化膜 １０３ 半導体領域 １０４ 保護絶縁膜 １０５ 島状半導体領域（ＮＴＦＴ用） １０６ 島状半導体領域（ＰＴＦＴ用） １０７ ゲイト絶縁膜 １０８ ゲイト電極（ＮＴＦＴ用） １０９ ゲイト電極（ＰＴＦＴ用） １１０ ゲイト電極（アクティブマトリクスａ
−ＳｉＴＦＴ用） １１１〜１１３ 陽極酸化膜 １１４、１１５ Ｎ型不純物領域 １１６、１１７ Ｐ型不純物領域 １１８ 層間絶縁物 １１９ ａ−Ｓｉ層（活性層） １２０、１２１ Ｎ型マイクロクリスタル領域 １２２〜１２４ 金属配線 １２５ 画素電極（ＩＴＯ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/76 Ｚ (56)参考文献 特開 昭56−94622（ＪＰ，Ａ) 特開 平２−33935（ＪＰ，Ａ) 特開 昭62−216271（ＪＰ，Ａ) 特開 昭58−85520（ＪＰ，Ａ) 特開 昭62−214669（ＪＰ，Ａ) 特開 平４−139727（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/76 - 21/762

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】絶縁基板上にアモルファスシリコン膜を形
   成し、 前記シリコン膜上に第１の絶縁膜を形成し、前記第１の絶縁膜上にレーザー光を反射する材料もしく
   はレーザー光を透過させない材料で被膜を形成した後、
   前記被膜をパターニングし、 パターニングされた前記被膜をマスクとして、前記第１
   の絶縁膜をエッチングすることによって、前記第１の絶
   縁膜のうち、パターニングされた前記被膜が形成されて
   いない領域に薄い領域を形成し、前記第１の絶縁膜のう
   ち、パターニングされた前記被膜が形成された領域に厚
   い領域を形成し、 前記薄い領域と前記厚い領域を形成した前記第１の絶縁
   膜上から 前記シリコン膜にレーザー光を照射することに
   よって、前記第１の絶縁膜の薄い領域の下のシリコン膜
   に結晶化領域を形成し前記第１の絶縁膜の厚い領域の下
   のシリコン膜にアモルファスシリコン領域を形成した
   後、前記パターニングした被膜、及び前記第１の絶縁膜
   の薄い領域を除去し、結晶化領域及びアモルファスシリコン領域を形成した 前
   記シリコン膜及び前記第１の絶縁膜の厚い領域上に第２
   の絶縁膜を形成し、前記第２の絶縁膜および前記結晶化領域上にゲイト電極
   を形成し、 前記第１の絶縁膜の厚い領域と前記ゲイト電極をマスク
   として、前記シリコン膜に不純物を選択的に注入し、 レーザー光またはそれと同様な強光を照射して、前記シ
   リコン膜に注入された不純物を活性化する ことを特徴と
   する半導体装置の作製方法。
2. 【請求項２】請求項１において、前記不純物はＮ型、Ｐ
   型またはその両方であることを特徴とする半導体装置の
   作製方法。
3. 【請求項３】絶縁基板上にアモルファスシリコン膜を形
   成し、 前記シリコン膜上に第１の絶縁膜を形成し、前記第１の絶縁膜上にレーザー光を反射する材料もしく
   はレーザー光を透過させない材料で被膜を形成した後、
   前記被膜をパターニングし、 パターニングされた前記被膜をマスクとして、前記第１
   の絶縁膜をエッチングすることによって、前記第１の絶
   縁膜のうち、パターニングされた前記被膜が形成されて
   いない領域に第１及び第２の薄い領域を形成し、前記第
   １の絶縁膜のうち、パターニングされた前記被膜が形成
   された領域に前記第１及び第２の薄い領域の間に挟まれ
   た厚い領域を形成し、 前記第１及び第２の薄い領域と前記厚い領域を形成した
   前記第１の絶縁膜上から 前記シリコン膜にレーザー光を
   照射することによって、前記第１の絶縁膜の前記第１の
   薄い領域の下のシリコン膜に第１の結晶化領域と、前記
   第１の絶縁膜の前記第２の薄い領域の下のシリコン膜に
   第２の結晶化領域と、前記第１の絶縁膜の前記厚い領域
   の下のシリコン膜に前記第１の結晶化領域及び前記第２
   の結晶化領域の間に挟まれたアモルファスシリコン領域
   を形成した後、前記パターニングした被膜、及び前記第
   １の絶縁膜の薄い領域を除去し、第１及び第２の結晶化領域、並びにアモルファスシリコ
   ン領域を形成した 前記シリコン膜及び前記第１の絶縁膜
   の厚い領域上に第２の絶縁膜を形成し、 前記第１の結晶化領域及び前記第２の絶縁膜上に第１の
   ゲイト電極と、前記第２の結晶化領域及び前記第２の絶
   縁膜上に第２のゲイト電極とを形成した後に、イオンドーピング法によって、前記第１の結晶化領域に
   Ｎ型領域と、前記第２の結晶化領域にＰ型領域とを形成
   し、 レーザー光またはそれと同様な強光を照射して、前記Ｎ
   型領域及び前記Ｐ型領域を活性化する ことを特徴とする
   半導体装置の作製方法。
4. 【請求項４】請求項１乃至３のいずれか一項において、
   前記ゲイト電極の側面はテーパー状であることを特徴と
   する半導体装置の作製方法。