JP3527850B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3527850B2 JP3527850B2 JP16178298A JP16178298A JP3527850B2 JP 3527850 B2 JP3527850 B2 JP 3527850B2 JP 16178298 A JP16178298 A JP 16178298A JP 16178298 A JP16178298 A JP 16178298A JP 3527850 B2 JP3527850 B2 JP 3527850B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- cavity
- convex
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ックス状に配列されたボール・グリッド・アレイ型(Ba
ll Grid Array、以下BGAと略する)の半導体装置の構造
に関する。
さ約0.5 mmの銅板を絞り加工して深さ0.7 mmのキャビテ
ィを形成したチップ搭載用の金属板を用いて半導体素子
を金属板に搭載する方法が知られ、例えば、特開平7ー
283336号公報に記載されている。さらに、半導体
素子の背面を銅のような熱伝導性材料で作られた熱放散
板のキャビティ内に接着することが、例えば特開平8ー
203958号公報に記載されている。
実装時に目視による外観検査ができないため、電気的な
接続信頼性を確保するために球状電極部には100μm以下
の平坦度が要求されている。この平坦度は接着剤の塗布
むらや球状電極の直径のばらつきを含めた値である。上
記従来技術に記載のものは、球状電極を搭載する銅板に
半導体素子を搭載するキャビティを形成するために銅板
を絞り加工しているが、絞り加工によりキャビティの形
成を行うと、キャビティの周辺の平板の平坦度が悪化す
る。よって、平板部に球状電極を搭載するには球状電極
の平坦度を十分に保証することができない。
させるために半導体装置投影大かそれ以上の底面積を持
つフィンを搭載することがあるが、上記従来技術に記載
のもの半導体装置にフィンを搭載する場合、半導体装置
に凸部があるため、フィンの接触面積が制限されてフィ
ン効率が低下し、フィンの冷却能力を十分に引き出すこ
とができない。
平8ー203958号公報に記載されているものでは、
金属板への具体的なキャビティ形成方法を記述していな
いが、キャビティは金属板の中央部に設けられている図
面より、放電加工や切削加工を必要とする。このような
方法によるキャビティ形成は、加工コストが高くなり、
量産タイプの半導体装置には適さない。
て使用する金属板を低コストかつ量産性に適した方法で
製造し、かつパッケージの放熱性能を高めた半導体装置
を提供する。
め、本発明は、断面形状が異形でキャビティを有する異
形条金属板に接着された絶縁テープと、絶縁テープの片
面に形成された配線は、その一端が球状の電極が接続さ
れたバンプランドに接続され、他端が前記キャビティに
接着されている半導体素子の電極と電気的に接続され、
該接続部が樹脂封止され、前記球状の電極がグリッド状
に配列されているものである。
際に条を設けるだけで良いので、板成形後の機械加工に
よるものに比較し、工程を削減できるため量産性に優れ
コストが低く、かつ高い平坦度を保証する事ができる。
異形条金属板のキャビティが前記絶縁テープの開口部に
略一致するように接着されているものである。
形条金属板は少なくとも一組の略同じ高さの凸平面があ
り、前記キャビティは前記凸平面に挟まれて構成される
ことが望ましい。
ンディングワイヤで前記半導体素子の電極と接続される
ことが望ましい。
板の一部が樹脂充填されていることが望ましい。
置の断面図を図1に示す。半導体素子1は異形条金属板
3のキャビティ21に接着剤2で接着され、異形条金属
板3の凸面22には絶縁テープ6の裏面が接着剤5によ
って接着され、絶縁テープ6の表面に形成した配線7が
レジストで被覆されている。半導体素子の電極4には配
線7の一端として絶縁テープ6から延長されたインナー
リード8が接続され、配線7の逆端に形成されたバンプ
ランド10には外部端子である球状電極12が接続され
ている。インナーリード8と半導体素子の電極4との接
続部は樹脂9によって封止されている。異形条金属板は
無酸素銅や銅合金などで製作することが良い。
もったはんだボールなど、絶縁テープにはポリイミド、
配線は銅配線などを用いる。半導体素子1への電気的な
アクセスによって生じる熱は半導体素子1の裏面から異
形条金属板3のキャビティ21へ伝導し、凸面22,球
状電極12を介して放熱される。
に示す。異形条金属板3の凸面22が半導体素子1の外
郭の2方向に存在し、凸面22のみに球状電極が配列さ
れている。
3に示す。半導体素子の電極4との電気的な接続にはボ
ンディングワイヤ13を用いても良い。
の断面図を図4に示す。異形条金属板3に絶縁テープ6
を接着する凸部22よりも凸なフレーム14を設けても
良い。このフレーム14は半導体装置側面の機械的な強
度を向上させる。また、フレーム14を実装基板のグラ
ンドと電気的な接続を行えば、半導体装置の電気特性が
向上し、さらなる高速動作が可能になる。
断面図を図5に示す。異形条金属板3のキャビティ21
には孔24が形成されていても良い。樹脂封止を行う際
に孔24が存在するとキャビティ内の空気を逃がすこと
ができ、樹脂19内のボイド発生を抑制することができ
る。
の断面図を図6に示す。絶縁テープ6の配線面が接着剤
5によって異形条金属板3に接続され、絶縁テープ6に
はバンプランド10に到達する孔15が形成され、孔1
5に球状電極12が接続されている。この場合、絶縁テ
ープにはレジスト16を被覆する必要がない。
斜視図を図7に示す。異形条金属板3の凸面22は半導
体素子1の外郭の2方向に存在しているが、キャビティ
の一部を樹脂16によって凸面22高さまで埋め、半導
体素子の外郭の4方向に球状電極12を配列した例であ
る。
の斜視図を図8に示す。異形条金属板3の凸面22は半
導体素子1の外郭の2方向に存在しているが、半導体素
子の外郭の4方向に球状電極12を配列した例である。
示す。これらは半導体素子の外郭の4方向にグリッド状
に電極を設ける場合である。図9に示すように、絶縁テ
ープ6には開口部23が複数個形成され、搬送用の孔1
7が設けてある。絶縁テープ搬送用の孔17は、リール
などによる絶縁テープの送り出しや巻き取りなどに利用
される。インナーリード8が絶縁テープ開口部23から
内側に突出し、バンプランド8がレジストで被覆された
絶縁テープ表面に露出している。各開口部23に半導体
素子1を位置決めする。
ンナーリード8を接続し、接着剤5が塗布された異形条
金属板3を各半導体素子1に位置決めして接着する。図
11に示すように半導体素子とインナーリード8との接
続部を含む半導体素子の表面を樹脂9で封止する。樹脂
封止はポッティングでもモールド型を用いるトランスフ
ァモールドでもどちらでも良い。最後に図12に示すよ
うにバンプランド8に球状電極をつけて、個々の半導体
装置を絶縁テープ6から切り抜く。トランスファモール
ドの場合、キャビティ21の側面まで封止樹脂16が充
填されているが、ポッティングの場合は充填されなくて
もよい。
に示す。絶縁テープ6に接着する前の異形条金属板3に
はあらかじめトランスファモールドによってキャビティ
21の一部が樹脂16で充填されていてもよい。この場
合、半導体素子1とインナーリード8との接続部の樹脂
封止にはポッティング樹脂を用いる。
図14に示す。図14は半導体素子の外郭2方向にグリ
ッド状に並んだ電極を持つ半導体装置の製造方法の一部
である。絶縁テープ6にはバンプランドは開口部23の
2方向のみに設けられている。
18に示す。これらは半導体素子の外郭2方向にグリッ
ド状に並んだ電極を持つ半導体装置の製造方法である。
図15に示すように異形条金属板で作られたリードフレ
ーム18には搬送用の孔19と最後に切り離すための切
り込み20が設けられ、半導体素子を搭載するキャビテ
ィ21が複数個形成されている。リードフレーム18の
キャビティ21に接着剤2を塗布し、半導体素子1を搭
載する。
18の凸面22に絶縁テープ6を貼り、絶縁テープから
突出しているインナーリード8と半導体素子の電極4を
接続する。次に図17に示すように半導体素子1の電極
4とリードの接続部をモールド型を用いて樹脂9で封止
する。最後に図18に示すようにリードフレーム18か
ら個々の半導体装置を切り離す。
を図19に示す。半導体素子1が搭載されたの異形条金
属板3の裏面に放熱フィン25が設けられている。現
在、異形条金属板を半導体装置に利用している例があ
り、例えば、リードフレームのタブと呼ばれる半導体素
子を搭載する部位の板厚をインナーリード部と比較して
厚く形成するために、異形条金属板のリードフレームが
用いられている。異形条金属板のリードフレームには一
般のリードフレームと同様にタブ、インナーリード、ア
ウターリードがプレスやエッチングで複数組形成され、
トランスファーモールド後に個々を切り離す。このよう
なタブが厚いリードフレームを用いると、半導体素子の
熱を半導体装置の底面まで効率よく広げることができ、
放熱特性が向上する。
ち、半導体素子を搭載するための金属板に一体成形が可
能な異形条金属板を用いているため、半導体装置の量産
性は向上し、コストを低下することができる。半導体素
子と電極は同一の金属板に搭載されているため、半導体
素子から発生した熱はキャビティ21、凸面22、球状
電極12という金属を介して効率的に放熱することがで
きる。また、異形条金属板3の裏面は平面であるため、
放熱フィン25を搭載した場合効率よく冷却することが
できる。
板を用いた構造の断面図。
の外郭の2方向に球状電極がグリッド状に配列されてい
る斜視図。
子の電極との電気的な接続にボンディングワイヤを用い
た構造の断面図。
形条金属板にフレームを設けた構造の断面図。
導体素子を搭載するキャビティに孔を設けた構造の断面
図。
絶縁テープに設けた孔に球状電極を搭載する構造の断面
図。
導体素子の外郭4方向に球状電極がグリッド状に配列さ
れ、異形条金属板のキャビティの一部が樹脂封止されて
いる構造の斜視図。
導体素子の外郭4方向に球状電極がグリッド状に配列さ
れ,異形条金属板のキャビティが樹脂封止されない構造
の斜視図。
プを用いて製造する工程において絶縁テープに半導体素
子の位置決めを行う斜視図。
テープを用いて製造する工程において半導体素子がリー
ドに接続され,異形条金属板の位置決めを行う斜視図。
た絶縁テープを用いて製造する工程において半導体素子
電気接続部を樹脂封止した斜視図。
た絶縁テープを用いて製造する工程においてバンプラン
ドに球状電極を設け、絶縁テープから切りだした斜視
図。
た絶縁テープを用いて製造する工程においてキャビティ
の一部に樹脂封止した異形条金属板を絶縁テープに貼り
付ける斜視図。
た絶縁テープを用いて製造する工程において2方向のバ
ンプランドを設けた絶縁テープに異形条金属板を貼り付
ける斜視図。
リードフレームを用いて製造する工程においてリードフ
レームのキャビティに半導体素子を搭載する斜視図。
リードフレームを用いて製造する工程において絶縁テー
プを貼り,半導体素子にリードを接続した斜視図。
リードフレームを用いて製造する工程において半導体素
子電気接続部を樹脂封止し,球状電極を配列した斜視
図。
リードフレームを用いて製造する工程において半導体装
置をリードフレームから切り出した斜視図。
形条金属板の裏面に放熱フィンを搭載したものを示す断
面図。
電極、5…接着剤、6…絶縁テープ、7…配線、8…イ
ンナーリード、9…樹脂、10…バンプランド、11…
レジスト、12…球状電極、13…ボンディングワイ
ヤ、14…フレーム、15…孔、16…樹脂、17…
孔、18…異形条リードフレーム、19…孔、20…切
り込み、21…キャビティ、22…凸面、23…開口
部、24…孔、25…放熱フィン。
Claims (5)
- 【請求項1】間隔を介して形成される一組の凸面部と、
前記凸面部間に挟まれて前記一組の凸面部同士を隔てる
前記凸部より低い表面を有するキャビティ部とを有する
異形条金属部と、 前記キャビティ部に接着される半導体素子と、 前記キャビティ部に充填され、前記半導体素子を封止し
前記異形条金属部の側端面側に至るよう形成された封止
樹脂と、 前記凸面に形成され、前記半導体素子に電気的に接続さ
れたバンプランドと、を有することを特徴とする半導体
装置。 - 【請求項2】請求項1において、前記バンプランドは前
記凸面及び前記樹脂の上に位置することを特徴とする半
導体装置。 - 【請求項3】請求項1において、前記異形条金属部は、
前記バンプランドが配置される前記凸面より突出した凸
フレーム部を有することを特徴とする半導体装置。 - 【請求項4】請求項1において、前記異形条金属部の前
記キャビティは、前記半導体素子が搭載される面と反対
側面とを連絡する孔を有することを特徴とする半導体装
置。 - 【請求項5】半導体素子と、 第一の凸面部と前記第一の凸面部と間隔を介して配置さ
れる第二の凸面部と、前記第一の凸面部と前記第二の凸
面部との間に形成され、前記半導体素子が設置されるキ
ャビティを有する異形条金属板と、 前記異形条金属板に接着された絶縁テープと、前記絶縁
テープの片面に形成され、一端が球状の電極が接続され
るバンプランドに電気的に接続されて他端が前記半導体
素子と電気的に接続される配線と、 前記半導体素子が設置された前記キャビティに前記第一
の凸面部と前記第二の凸面部を隔てる樹脂が充填される
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16178298A JP3527850B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16178298A JP3527850B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354678A JPH11354678A (ja) | 1999-12-24 |
JP3527850B2 true JP3527850B2 (ja) | 2004-05-17 |
Family
ID=15741814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16178298A Expired - Fee Related JP3527850B2 (ja) | 1998-06-10 | 1998-06-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3527850B2 (ja) |
-
1998
- 1998-06-10 JP JP16178298A patent/JP3527850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11354678A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002169A (en) | Thermally enhanced tape ball grid array package | |
US5804872A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
JP3526788B2 (ja) | 半導体装置の製造方法 | |
KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
US5889324A (en) | Package for a semiconductor device | |
CN212517170U (zh) | 一种芯片封装结构及电子设备 | |
US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
US5939781A (en) | Thermally enhanced integrated circuit packaging system | |
JP2001085603A (ja) | 半導体装置 | |
USRE38037E1 (en) | Modular semiconductor power device | |
JP3527850B2 (ja) | 半導体装置 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JPH0637217A (ja) | 半導体装置 | |
US6111315A (en) | Semiconductor package with offset die pad | |
JP2795063B2 (ja) | 混成集積回路装置 | |
KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
CN111081662A (zh) | 一种芯片模块、电子模组及制备方法 | |
JP2001244667A (ja) | 電子回路装置 | |
JPH11284094A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06334098A (ja) | 半導体装置 | |
JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
JP3036484B2 (ja) | 半導体装置とその製造方法 | |
JP2000068423A (ja) | 半導体装置及びその製造方法 | |
JP2504262Y2 (ja) | 半導体モジュ―ル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |