JP3525875B2 - 位相同期装置及び位相同期方法 - Google Patents
位相同期装置及び位相同期方法Info
- Publication number
- JP3525875B2 JP3525875B2 JP2000246350A JP2000246350A JP3525875B2 JP 3525875 B2 JP3525875 B2 JP 3525875B2 JP 2000246350 A JP2000246350 A JP 2000246350A JP 2000246350 A JP2000246350 A JP 2000246350A JP 3525875 B2 JP3525875 B2 JP 3525875B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- oscillator
- phase
- frame pulse
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、周波数同期回路を
用いた位相同期技術に係り、特に簡易に外部基準クロッ
クの位相に１Ｓ周期フレームパルスの位相を合わせるこ
とができ、またノイズ等の影響により１Ｓ周期フレーム
パルスの位相が外部基準８ＫＨｚクロックに対してずれ
込んだ場合でも発振器の周波数を同期させるスピードで
位相を合わせることができるようになる位相同期装置及
び位相同期方法に関する。
用いた位相同期技術に係り、特に簡易に外部基準クロッ
クの位相に１Ｓ周期フレームパルスの位相を合わせるこ
とができ、またノイズ等の影響により１Ｓ周期フレーム
パルスの位相が外部基準８ＫＨｚクロックに対してずれ
込んだ場合でも発振器の周波数を同期させるスピードで
位相を合わせることができるようになる位相同期装置及
び位相同期方法に関する。
【０００２】
【従来の技術】従来の周波数同期回路を用いた位相同期
技術としては、例えば、特開平１０−２２４３３６号公
報に記載のものがある（第１従来技術）。すなわち、第
１従来技術は、入力された基準クロックと、再生クロッ
クとの位相同期を高速に確立することを目的とするもの
であって、入力された制御電圧に応じた周波数を有する
再生クロックを出力する電圧制御型発振器を備え、入力
された基準クロックに同期した再生クロックを形成する
位相同期回路において、基準クロック及び再生クロック
の位相差を検出する位相差検出手段と、電圧制御型発振
器に試行制御電圧を入力し、そのときの位相差検出手段
からの位相差を取り込み、試行制御電圧と検出された位
相差とに基づいて、電圧制御型発振器における入力制御
電圧と出力発振周波数との特性情報を得る特性近似手段
と、位相差検出手段からの現在の位相差をなくすように
させる電圧制御型発振器の発振周波数を決定する発振周
波数決定手段と、決定された発振周波数と、特性近似手
段が得た特性情報とに基づいて、電圧制御型発振器に入
力させる制御電圧を決定する制御電圧決定手段とを有す
る位相同期回路である。
技術としては、例えば、特開平１０−２２４３３６号公
報に記載のものがある（第１従来技術）。すなわち、第
１従来技術は、入力された基準クロックと、再生クロッ
クとの位相同期を高速に確立することを目的とするもの
であって、入力された制御電圧に応じた周波数を有する
再生クロックを出力する電圧制御型発振器を備え、入力
された基準クロックに同期した再生クロックを形成する
位相同期回路において、基準クロック及び再生クロック
の位相差を検出する位相差検出手段と、電圧制御型発振
器に試行制御電圧を入力し、そのときの位相差検出手段
からの位相差を取り込み、試行制御電圧と検出された位
相差とに基づいて、電圧制御型発振器における入力制御
電圧と出力発振周波数との特性情報を得る特性近似手段
と、位相差検出手段からの現在の位相差をなくすように
させる電圧制御型発振器の発振周波数を決定する発振周
波数決定手段と、決定された発振周波数と、特性近似手
段が得た特性情報とに基づいて、電圧制御型発振器に入
力させる制御電圧を決定する制御電圧決定手段とを有す
る位相同期回路である。
【０００３】また、上記第１従来技術には、入力された
制御電圧に応じた周波数を有する再生クロックを出力す
る電圧制御型発振器を備え、入力された基準クロックに
同期した再生クロックを形成する位相同期回路におい
て、基準クロック及び再生クロックの位相差を検出する
位相差検出手段と、電圧制御型発振器に試行制御電圧を
入力し、そのときの位相差検出手段からの位相差を取り
込み、試行制御電圧と検出された位相差とに基づいて、
電圧制御型発振器における入力制御電圧と出力発振周波
数との特性情報を得る特性近似手段と、位相差検出手段
からの現在の位相差をなくすようにさせる電圧制御型発
振器の発振周波数を決定する発振周波数決定手段と、決
定された発振周波数と、特性近似手段が得た特性情報と
に基づいて、電圧制御型発振器に入力させる制御電圧を
決定する制御電圧決定手段と、位相差検出手段からの位
相差に対してフィルタリングを行なって、電圧制御型発
振器に入力させる制御電圧を決定するフィルタ手段と、
基準クロックと再生クロックとの位相同期処理の初期状
態において、制御電圧決定手段が決定した制御電圧を電
圧制御型発振器に入力させ、初期状態以降において、フ
ィルタ手段が決定した制御電圧を電圧制御型発振器に入
力させる制御電圧選択手段とを有する位相同期回路も開
示されている。
制御電圧に応じた周波数を有する再生クロックを出力す
る電圧制御型発振器を備え、入力された基準クロックに
同期した再生クロックを形成する位相同期回路におい
て、基準クロック及び再生クロックの位相差を検出する
位相差検出手段と、電圧制御型発振器に試行制御電圧を
入力し、そのときの位相差検出手段からの位相差を取り
込み、試行制御電圧と検出された位相差とに基づいて、
電圧制御型発振器における入力制御電圧と出力発振周波
数との特性情報を得る特性近似手段と、位相差検出手段
からの現在の位相差をなくすようにさせる電圧制御型発
振器の発振周波数を決定する発振周波数決定手段と、決
定された発振周波数と、特性近似手段が得た特性情報と
に基づいて、電圧制御型発振器に入力させる制御電圧を
決定する制御電圧決定手段と、位相差検出手段からの位
相差に対してフィルタリングを行なって、電圧制御型発
振器に入力させる制御電圧を決定するフィルタ手段と、
基準クロックと再生クロックとの位相同期処理の初期状
態において、制御電圧決定手段が決定した制御電圧を電
圧制御型発振器に入力させ、初期状態以降において、フ
ィルタ手段が決定した制御電圧を電圧制御型発振器に入
力させる制御電圧選択手段とを有する位相同期回路も開
示されている。
【０００４】このような第１従来技術によれば、高速に
同期を確立することができること、また、位相同期確立
までの時間を短縮でき、かつ再生クロックにおける残留
ジッタを低減することができるといった効果が開示され
ている。
同期を確立することができること、また、位相同期確立
までの時間を短縮でき、かつ再生クロックにおける残留
ジッタを低減することができるといった効果が開示され
ている。
【０００５】また、他の従来技術としては、例えば、特
開平９−２０５３６２号公報に記載のものがある（第２
従来技術）。すなわち、第２従来技術は、磁気記録再生
装置の再生信号処理回路において、回路特性変動に対す
る位相同期応答の変動を最小限に抑えることを目的とす
るものであって、入力信号に同期した出力信号を生成す
る位相同期装置であって、入力信号に対する位相同期応
答をあらかじめ決定した位相同期応答に調整する調整手
段を有する位相同期装置である。
開平９−２０５３６２号公報に記載のものがある（第２
従来技術）。すなわち、第２従来技術は、磁気記録再生
装置の再生信号処理回路において、回路特性変動に対す
る位相同期応答の変動を最小限に抑えることを目的とす
るものであって、入力信号に同期した出力信号を生成す
る位相同期装置であって、入力信号に対する位相同期応
答をあらかじめ決定した位相同期応答に調整する調整手
段を有する位相同期装置である。
【０００６】また、上記第２従来技術には、入力信号に
同期した出力信号を生成する位相同期装置であって、既
知の入力信号に対する位相同期応答が、あらかじめ一義
に決定した位相同期応答に一致する位相同期装置も開示
されている。
同期した出力信号を生成する位相同期装置であって、既
知の入力信号に対する位相同期応答が、あらかじめ一義
に決定した位相同期応答に一致する位相同期装置も開示
されている。
【０００７】また、上記第２従来技術には、入力信号に
同期した出力信号を生成する位相同期装置であって、既
知の入力信号に対する第１、第２、第３の時刻での位相
同期応答のうち、第３の時刻の位相同期応答は、第２の
位相同期応答をもとに決定され、また、第２の位相同期
応答は第１の位相同期応答をもとに決定され、少なくと
も第３の時刻の位相同期応答があらかじめ一義に決定し
た位相同期応答に一致することを特徴とする位相同期装
置も開示されている。
同期した出力信号を生成する位相同期装置であって、既
知の入力信号に対する第１、第２、第３の時刻での位相
同期応答のうち、第３の時刻の位相同期応答は、第２の
位相同期応答をもとに決定され、また、第２の位相同期
応答は第１の位相同期応答をもとに決定され、少なくと
も第３の時刻の位相同期応答があらかじめ一義に決定し
た位相同期応答に一致することを特徴とする位相同期装
置も開示されている。
【０００８】このような第２従来技術によれば、位相同
期装置の特性変動による位相同期時間のバラツキを低減
でき、情報記録再生装置の記録容量低下を最低限に抑え
ることができ、位相同期装置のばらつきを抑えることが
でき、標準的な位相同期期間１５バイトで位相同期を完
了することができ、さらに、１２．３バイトの位相同期
時間になる位相同期装置の特性にすることもできるとい
った効果が開示されている。
期装置の特性変動による位相同期時間のバラツキを低減
でき、情報記録再生装置の記録容量低下を最低限に抑え
ることができ、位相同期装置のばらつきを抑えることが
でき、標準的な位相同期期間１５バイトで位相同期を完
了することができ、さらに、１２．３バイトの位相同期
時間になる位相同期装置の特性にすることもできるとい
った効果が開示されている。
【０００９】また、他の従来技術としては、例えば、特
開平８−１０７５３２号公報に記載のものがある（第３
従来技術）。すなわち、第３従来技術は、従来の通信回
路に対する互換性を損なうことなく、伝送されている信
号のレベルを正確に検出することができる通信回路を提
供することを目的とするものであって、全二重方向通信
又は一方向通信を行う通信手段と、少なくとも１つの外
部装置から上記通信手段を介して供給される動作情報を
検出する検出手段と、上記検出手段の検出結果に応じて
内部入力と外部入力の切換え制御を行う制御手段とを備
え、上記制御手段は、上記検出手段により動作情報が検
出された場合には、検出された動作情報に対応する外部
装置からの入力に切り換えて動作情報に基いた動作を行
うように制御する入力切換え制御装置である。
開平８−１０７５３２号公報に記載のものがある（第３
従来技術）。すなわち、第３従来技術は、従来の通信回
路に対する互換性を損なうことなく、伝送されている信
号のレベルを正確に検出することができる通信回路を提
供することを目的とするものであって、全二重方向通信
又は一方向通信を行う通信手段と、少なくとも１つの外
部装置から上記通信手段を介して供給される動作情報を
検出する検出手段と、上記検出手段の検出結果に応じて
内部入力と外部入力の切換え制御を行う制御手段とを備
え、上記制御手段は、上記検出手段により動作情報が検
出された場合には、検出された動作情報に対応する外部
装置からの入力に切り換えて動作情報に基いた動作を行
うように制御する入力切換え制御装置である。
【００１０】また、上記第３従来技術には、送信側の伝
送レベルを検出して全二重双方向通信又は一方向通信を
行う通信回路であって、受信側の伝送信号の電圧Ｖ１、
受信側の伝送インピーダンスＲ１、送信側の伝送信号の
電圧Ｖ２、送信側の伝送インピーダンスＲ２、送信側と
受信側とを接続する制御線を介して受信側に伝送される
伝送信号の電圧Ｖ３を持って、Ｋ＝Ｒ１／（Ｒ１＋Ｒ
２）Ｖ４＝Ｖ３−Ｋ×Ｖ１なる演算を行う第１の演算手
段と、上記第１の演算手段の演算結果Ｖ４を持って、Ｖ
５＝２×Ｖ４なる演算を行う第２の演算手段とを備え、
上記第１の演算手段及び第２の演算手段により得られた
電圧Ｖ５を上記送信側の伝送信号の電圧Ｖ２として送信
側の伝送レベルを検出する通信回路も開示されている。
送レベルを検出して全二重双方向通信又は一方向通信を
行う通信回路であって、受信側の伝送信号の電圧Ｖ１、
受信側の伝送インピーダンスＲ１、送信側の伝送信号の
電圧Ｖ２、送信側の伝送インピーダンスＲ２、送信側と
受信側とを接続する制御線を介して受信側に伝送される
伝送信号の電圧Ｖ３を持って、Ｋ＝Ｒ１／（Ｒ１＋Ｒ
２）Ｖ４＝Ｖ３−Ｋ×Ｖ１なる演算を行う第１の演算手
段と、上記第１の演算手段の演算結果Ｖ４を持って、Ｖ
５＝２×Ｖ４なる演算を行う第２の演算手段とを備え、
上記第１の演算手段及び第２の演算手段により得られた
電圧Ｖ５を上記送信側の伝送信号の電圧Ｖ２として送信
側の伝送レベルを検出する通信回路も開示されている。
【００１１】このような第３従来技術によれば、上記入
力切換え制御装置を備える機器に接続されている機器か
らの動作情報に応じて、内部入力と外部入力とを自動的
に切換えることができるため、従来の機器と接続するこ
とができるとともに、機器間の接続を容易に行うことが
できるといった効果が開示されている。
力切換え制御装置を備える機器に接続されている機器か
らの動作情報に応じて、内部入力と外部入力とを自動的
に切換えることができるため、従来の機器と接続するこ
とができるとともに、機器間の接続を容易に行うことが
できるといった効果が開示されている。
【００１２】
【発明が解決しようとする課題】しかしながら、上記第
１従来技術乃至第３従来技術は、周波数同期回路を構成
する外部装置からの基準クロックに対して発振器クロッ
クの周波数の同期を行うことはできるものの、発振器の
クロックから生成する分周クロック及びフレームパルス
に対しては、外部装置からの基準クロックと随時位相を
合わせることはできないという問題点があった。そのた
め、分周クロック及びフレームパルスを外部装置との基
準クロックと位相合わせを実施するには、周波数同期回
路とは別に位相合わせ回路を構成しなければならないと
いう問題点があった。
１従来技術乃至第３従来技術は、周波数同期回路を構成
する外部装置からの基準クロックに対して発振器クロッ
クの周波数の同期を行うことはできるものの、発振器の
クロックから生成する分周クロック及びフレームパルス
に対しては、外部装置からの基準クロックと随時位相を
合わせることはできないという問題点があった。そのた
め、分周クロック及びフレームパルスを外部装置との基
準クロックと位相合わせを実施するには、周波数同期回
路とは別に位相合わせ回路を構成しなければならないと
いう問題点があった。
【００１３】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、簡易に外部基準ク
ロックの位相に１Ｓ周期フレームパルスの位相を合わせ
ることができ、またノイズ等の影響により１Ｓ周期フレ
ームパルスの位相が外部基準８ＫＨｚクロックに対して
ずれ込んだ場合でも発振器の周波数を同期させるスピー
ドで位相を合わせることができるようになる位相同期装
置及び位相同期方法を提供する点にある。
のであり、その目的とするところは、簡易に外部基準ク
ロックの位相に１Ｓ周期フレームパルスの位相を合わせ
ることができ、またノイズ等の影響により１Ｓ周期フレ
ームパルスの位相が外部基準８ＫＨｚクロックに対して
ずれ込んだ場合でも発振器の周波数を同期させるスピー
ドで位相を合わせることができるようになる位相同期装
置及び位相同期方法を提供する点にある。
【００１４】
【課題を解決するための手段】この発明の請求項１に記
載の発明の要旨は、外部装置から受信した外部基準８Ｋ
Ｈｚクロックを分周して発振器のクロックの周波数同期
を実施するための分周４ＫＨｚクロックを生成・出力す
る第１分周器と、前記発振器のクロックを使用して１秒
周期のフレームパルスである１Ｓ周期フレームパルスを
生成・出力するクロック変換部と、前記発振器のクロッ
クを使用して前記１Ｓ周期フレームパルスの立ち上がり
エッジから所定時間後に前記発振器のクロックの周波数
同期を実施するための分周８ＫＨｚクロックを生成・出
力する第２分周器と、前記発振器のクロックを使用して
前記分周４ＫＨｚクロックと前記分周８ＫＨｚクロック
の位相差を生成・出力する位相比較器と、前記位相差が
前記所定時間になるように前記発振器に入力される発振
器制御電圧を制御する制御手段を備えたことを特徴とす
る位相同期装置に存する。また、この発明の請求項２に
記載の発明の要旨は、前記クロック変換部より受信した
前記１Ｓ周期フレームパルスを前記第２分周器のカウン
タのロード信号に入力するとともに、前記第２分周器の
カウンタを動作するクロックとして前記発振器からの１
６．３８４ＭＨｚクロックを使用するように構成されて
いることを特徴とする請求項１に記載の位相同期装置に
存する。また、この発明の請求項３に記載の発明の要旨
は、前記分周８ＫＨｚクロックの出力位相を、前記１Ｓ
周期フレームパルスの立ち上がりエッジから６２．５μ
ｓｅｃ後に出力する手段を有することを特徴とする請求
項１乃至２に記載の位相同期装置に存する。また、この
発明の請求項４に記載の発明の要旨は、前記位相比較器
は、前記分周４ＫＨｚクロックの立ち上がりエッジから
前記分周８ＫＨｚクロックの立ち上がりエッジまでをカ
ウントするカウンタを備え、該カウンタにより前記位相
差を位相差カウント値として生成・出力することを特徴
とする請求項１乃至３のいずれか一項に記載の位相同期
装置に存する。また、この発明の請求項５に記載の発明
の要旨は、前記制御手段は、前記位相差を基に前記発振
器のクロックを周波数同期させるための制御データを出
力する制御部と、前記制御部からの前記制御データを前
記発振器制御電圧に変換して前記発振器に出力するＤ／
Ａ変換部を備えたことを特徴とする請求項１乃至４のい
ずれか一項に記載の位相同期装置に存する。また、この
発明の請求項６に記載の発明の要旨は、前記Ｄ／Ａ変換
部は、前記制御部からの前記制御データを前記発振器制
御電圧に変換するとともに、前記発振器を制御する手段
を有していることを特徴とする請求項５に記載の位相同
期装置に存する。また、この発明の請求項７に記載の発
明の要旨は、前記クロック変換部は、前記発振器のクロ
ックから前記１Ｓ周期フレームパルスを生成する機能、
前記１Ｓ周期フレームパルスに同期して自己のカウンタ
をリロードするとともに、前記第２分周器へ前記１Ｓ周
期フレームパルスを出力する手段を有していることを特
徴とする請求項１乃至６のいずれか一項に記載の位相同
期装置に存する。また、この発明の請求項８に記載の発
明の要旨は、運用系と非運用系を用いて二重化を行う場
合、運用系と非運用系とで前記１Ｓ周期フレームパルス
を送受信する手段と、前記クロック変換部のロード信号
の入力部分の前段にセレクタを設け、前記セレクタから
のセレクト信号で前記ロード信号を制御するように構成
されていることを特徴とする請求項１乃至７のいずれか
一項に記載の位相同期装置に存する。また、この発明の
請求項９に記載の発明の要旨は、外部装置から受信した
外部基準８ＫＨｚクロックを分周して発振器のクロック
の周波数同期を実施するための分周４ＫＨｚクロックを
第１分周器を用いて生成・出力する工程と、前記発振器
のクロックを使用して１秒周期のフレームパルスである
１Ｓ周期フレームパルスを生成・出力する工程と、前記
１Ｓ周期フレームパルスの立ち上がりエッジから所定時
間後に前記発振器のクロックの周波数同期を実施するた
めの分周８ＫＨｚクロックを第２分周器を用いて生成・
出力する工程と、前記発振器のクロックを使用して前記
分周４ＫＨｚクロックと前記分周８ＫＨｚクロ ックの位
相差を生成・出力する工程と、前記位相差が前記所定時
間になるように前記発振器に入力される発振器制御電圧
を制御する工程を有することを特徴とする位相同期方法
に存する。また、この発明の請求項１０に記載の発明の
要旨は、前記１Ｓ周期フレームパルスを前記第２分周器
のカウンタのロード信号に入力するとともに、前記発振
器からのクロックを使用してカウンタを動作させ前記分
周８ＫＨｚクロックを生成・出力する工程を有すること
を特徴とする請求項９に記載の位相同期方法に存する。
載の発明の要旨は、外部装置から受信した外部基準８Ｋ
Ｈｚクロックを分周して発振器のクロックの周波数同期
を実施するための分周４ＫＨｚクロックを生成・出力す
る第１分周器と、前記発振器のクロックを使用して１秒
周期のフレームパルスである１Ｓ周期フレームパルスを
生成・出力するクロック変換部と、前記発振器のクロッ
クを使用して前記１Ｓ周期フレームパルスの立ち上がり
エッジから所定時間後に前記発振器のクロックの周波数
同期を実施するための分周８ＫＨｚクロックを生成・出
力する第２分周器と、前記発振器のクロックを使用して
前記分周４ＫＨｚクロックと前記分周８ＫＨｚクロック
の位相差を生成・出力する位相比較器と、前記位相差が
前記所定時間になるように前記発振器に入力される発振
器制御電圧を制御する制御手段を備えたことを特徴とす
る位相同期装置に存する。また、この発明の請求項２に
記載の発明の要旨は、前記クロック変換部より受信した
前記１Ｓ周期フレームパルスを前記第２分周器のカウン
タのロード信号に入力するとともに、前記第２分周器の
カウンタを動作するクロックとして前記発振器からの１
６．３８４ＭＨｚクロックを使用するように構成されて
いることを特徴とする請求項１に記載の位相同期装置に
存する。また、この発明の請求項３に記載の発明の要旨
は、前記分周８ＫＨｚクロックの出力位相を、前記１Ｓ
周期フレームパルスの立ち上がりエッジから６２．５μ
ｓｅｃ後に出力する手段を有することを特徴とする請求
項１乃至２に記載の位相同期装置に存する。また、この
発明の請求項４に記載の発明の要旨は、前記位相比較器
は、前記分周４ＫＨｚクロックの立ち上がりエッジから
前記分周８ＫＨｚクロックの立ち上がりエッジまでをカ
ウントするカウンタを備え、該カウンタにより前記位相
差を位相差カウント値として生成・出力することを特徴
とする請求項１乃至３のいずれか一項に記載の位相同期
装置に存する。また、この発明の請求項５に記載の発明
の要旨は、前記制御手段は、前記位相差を基に前記発振
器のクロックを周波数同期させるための制御データを出
力する制御部と、前記制御部からの前記制御データを前
記発振器制御電圧に変換して前記発振器に出力するＤ／
Ａ変換部を備えたことを特徴とする請求項１乃至４のい
ずれか一項に記載の位相同期装置に存する。また、この
発明の請求項６に記載の発明の要旨は、前記Ｄ／Ａ変換
部は、前記制御部からの前記制御データを前記発振器制
御電圧に変換するとともに、前記発振器を制御する手段
を有していることを特徴とする請求項５に記載の位相同
期装置に存する。また、この発明の請求項７に記載の発
明の要旨は、前記クロック変換部は、前記発振器のクロ
ックから前記１Ｓ周期フレームパルスを生成する機能、
前記１Ｓ周期フレームパルスに同期して自己のカウンタ
をリロードするとともに、前記第２分周器へ前記１Ｓ周
期フレームパルスを出力する手段を有していることを特
徴とする請求項１乃至６のいずれか一項に記載の位相同
期装置に存する。また、この発明の請求項８に記載の発
明の要旨は、運用系と非運用系を用いて二重化を行う場
合、運用系と非運用系とで前記１Ｓ周期フレームパルス
を送受信する手段と、前記クロック変換部のロード信号
の入力部分の前段にセレクタを設け、前記セレクタから
のセレクト信号で前記ロード信号を制御するように構成
されていることを特徴とする請求項１乃至７のいずれか
一項に記載の位相同期装置に存する。また、この発明の
請求項９に記載の発明の要旨は、外部装置から受信した
外部基準８ＫＨｚクロックを分周して発振器のクロック
の周波数同期を実施するための分周４ＫＨｚクロックを
第１分周器を用いて生成・出力する工程と、前記発振器
のクロックを使用して１秒周期のフレームパルスである
１Ｓ周期フレームパルスを生成・出力する工程と、前記
１Ｓ周期フレームパルスの立ち上がりエッジから所定時
間後に前記発振器のクロックの周波数同期を実施するた
めの分周８ＫＨｚクロックを第２分周器を用いて生成・
出力する工程と、前記発振器のクロックを使用して前記
分周４ＫＨｚクロックと前記分周８ＫＨｚクロ ックの位
相差を生成・出力する工程と、前記位相差が前記所定時
間になるように前記発振器に入力される発振器制御電圧
を制御する工程を有することを特徴とする位相同期方法
に存する。また、この発明の請求項１０に記載の発明の
要旨は、前記１Ｓ周期フレームパルスを前記第２分周器
のカウンタのロード信号に入力するとともに、前記発振
器からのクロックを使用してカウンタを動作させ前記分
周８ＫＨｚクロックを生成・出力する工程を有すること
を特徴とする請求項９に記載の位相同期方法に存する。
【００１５】
【発明の実施の形態】本発明は、周波数同期回路を構成
する位相比較器で位相比較するための発振器からのクロ
ックを分周したクロックの位相を、周期的にクロック変
換部で生成する１Ｓ周期フレームパルスの位相と位相合
わせを第２分周器で実施することで、外部装置（不図
示）から受信した基準クロックと、周波数同期回路の後
段のクロック変換部で生成される１Ｓ周期フレームパル
スの周波数と位相の同期をとることができることを特徴
とする。以下、本発明の実施の形態を図面に基づいて詳
細に説明する。
する位相比較器で位相比較するための発振器からのクロ
ックを分周したクロックの位相を、周期的にクロック変
換部で生成する１Ｓ周期フレームパルスの位相と位相合
わせを第２分周器で実施することで、外部装置（不図
示）から受信した基準クロックと、周波数同期回路の後
段のクロック変換部で生成される１Ｓ周期フレームパル
スの周波数と位相の同期をとることができることを特徴
とする。以下、本発明の実施の形態を図面に基づいて詳
細に説明する。
【００１６】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る位相同期装置１００を説明するた
めの機能ブロック図、図２は上記第１の実施の形態の動
作を説明するためのタイミングチャートである。図１に
おいて、１０は第１分周器、２０は第２分周器、３０は
位相比較器、４０は制御部、５０はＤ／Ａ変換部、６０
は発振器、７０はクロック変換部、１００は位相同期装
置を示している。
１の実施の形態に係る位相同期装置１００を説明するた
めの機能ブロック図、図２は上記第１の実施の形態の動
作を説明するためのタイミングチャートである。図１に
おいて、１０は第１分周器、２０は第２分周器、３０は
位相比較器、４０は制御部、５０はＤ／Ａ変換部、６０
は発振器、７０はクロック変換部、１００は位相同期装
置を示している。
【００１７】図１を参照すると、本実施の形態の位相同
期装置１００は、第１分周器１０と、第２分周器２０
と、位相比較器３０と、制御部４０と、Ｄ／Ａ変換部５
０と、発振器６０と、クロック変換部７０を中心にして
構成されている。
期装置１００は、第１分周器１０と、第２分周器２０
と、位相比較器３０と、制御部４０と、Ｄ／Ａ変換部５
０と、発振器６０と、クロック変換部７０を中心にして
構成されている。
【００１８】図１に示すように、本実施の形態では、外
部基準８ＫＨｚクロックを分周して発振器６０のクロッ
クの周波数同期を実施するための分周４ＫＨｚクロック
を生成・出力する第１分周器１０と、発振器６０からの
１秒周期のフレームパルスである１Ｓ周期フレームパル
スを分周して発振器６０のクロックの周波数同期を実施
するための分周８ＫＨｚクロックを生成・出力する第２
分周器２０を設けている。
部基準８ＫＨｚクロックを分周して発振器６０のクロッ
クの周波数同期を実施するための分周４ＫＨｚクロック
を生成・出力する第１分周器１０と、発振器６０からの
１秒周期のフレームパルスである１Ｓ周期フレームパル
スを分周して発振器６０のクロックの周波数同期を実施
するための分周８ＫＨｚクロックを生成・出力する第２
分周器２０を設けている。
【００１９】ここで、発振器６０からのクロックを分周
する第２分周器２０においては、クロック変換部７０よ
り受信した１秒周期のフレームパルス（１Ｓ周期フレー
ムパルス）をカウンタのロード信号に入力し、カウンタ
を動作するクロックとして、発振器６０の１６．３８４
ＭＨｚのクロック（１６．３８４ＭＨｚクロック）を使
用する。
する第２分周器２０においては、クロック変換部７０よ
り受信した１秒周期のフレームパルス（１Ｓ周期フレー
ムパルス）をカウンタのロード信号に入力し、カウンタ
を動作するクロックとして、発振器６０の１６．３８４
ＭＨｚのクロック（１６．３８４ＭＨｚクロック）を使
用する。
【００２０】また、図２に示す分周８ＫＨｚクロックの
出力位相は、１Ｓ周期フレームパルスの立ち上がりエッ
ジから６２．５μｓｅｃ（所定時間）後に出力するよう
に構成している。
出力位相は、１Ｓ周期フレームパルスの立ち上がりエッ
ジから６２．５μｓｅｃ（所定時間）後に出力するよう
に構成している。
【００２１】位相比較器３０は、分周４ＫＨｚクロック
の立ち上がりエッジから分周８ＫＨｚクロックの立ち上
がりエッジまでをカウントするカウンタを備えている。
の立ち上がりエッジから分周８ＫＨｚクロックの立ち上
がりエッジまでをカウントするカウンタを備えている。
【００２２】制御部４０は、位相差カウント値を基に周
波数同期を行うとともに、Ｄ／Ａ変換部５０に制御デー
タを送信する機能を有している。
波数同期を行うとともに、Ｄ／Ａ変換部５０に制御デー
タを送信する機能を有している。
【００２３】Ｄ／Ａ変換部５０は、制御部４０からの制
御データを発振器制御電圧に変換するとともに、発振器
６０を制御する機能を有している。
御データを発振器制御電圧に変換するとともに、発振器
６０を制御する機能を有している。
【００２４】クロック変換部７０は、１６．３８４ＭＨ
ｚクロックから１秒周期のフレームパルスを生成する機
能、１Ｓ周期フレームパルスに同期して自己のカウンタ
をリロードする機能、第２分周器２０へカウンタをロー
ドする機能を有している。
ｚクロックから１秒周期のフレームパルスを生成する機
能、１Ｓ周期フレームパルスに同期して自己のカウンタ
をリロードする機能、第２分周器２０へカウンタをロー
ドする機能を有している。
【００２５】次に、本実施の形態の位相同期装置１００
の動作について説明する。
の動作について説明する。
【００２６】図１を参照すると、本実施の形態の位相同
期装置１００では、外部装置（不図示）からの基準クロ
ックに対し、周波数同期を実施するために、図１に示す
第１分周器１０において、外部基準８ＫＨｚクロックを
１／２分周して分周４ＫＨｚクロックを生成・出力す
る。
期装置１００では、外部装置（不図示）からの基準クロ
ックに対し、周波数同期を実施するために、図１に示す
第１分周器１０において、外部基準８ＫＨｚクロックを
１／２分周して分周４ＫＨｚクロックを生成・出力す
る。
【００２７】また、周波数同期させる発振器６０の１
６．３８４ＭＨｚクロックを第２分周器２０で１／２０
４８分周して分周８ＫＨｚのクロック（分周８ＫＨｚク
ロック）として出力する。
６．３８４ＭＨｚクロックを第２分周器２０で１／２０
４８分周して分周８ＫＨｚのクロック（分周８ＫＨｚク
ロック）として出力する。
【００２８】位相比較器３０において外部基準８ＫＨｚ
クロックを分周して生成した分周４ＫＨｚクロックと発
振器６０からのクロックを分周した８ＫＨｚクロックの
位相差を、発振器６０からのクロック（１６．３８４Ｍ
Ｈｚクロック）を基にカウントして位相差カウント値を
生成・出力するとともに、当該位相差カウント値を制御
部４０に送信する。
クロックを分周して生成した分周４ＫＨｚクロックと発
振器６０からのクロックを分周した８ＫＨｚクロックの
位相差を、発振器６０からのクロック（１６．３８４Ｍ
Ｈｚクロック）を基にカウントして位相差カウント値を
生成・出力するとともに、当該位相差カウント値を制御
部４０に送信する。
【００２９】これに応じて制御部４０は、位相比較器３
０からの位相差カウント値を基に発振器６０のクロック
を周波数同期させるための制御データをＤ／Ａ変換部５
０に送信する。
０からの位相差カウント値を基に発振器６０のクロック
を周波数同期させるための制御データをＤ／Ａ変換部５
０に送信する。
【００３０】これに応じてＤ／Ａ変換部５０は、制御部
４０からの制御データを発振器制御電圧に変換するとと
もに、当該発振器制御電圧を発振器６０に印加して当該
発振器６０の制御を実施する。
４０からの制御データを発振器制御電圧に変換するとと
もに、当該発振器制御電圧を発振器６０に印加して当該
発振器６０の制御を実施する。
【００３１】クロック変換部７０は、周波数同期した発
振器６０の１６．３８４ＭＨｚクロックから８．１９２
ＭＨｚクロック、２ｍｓ周期のフレームパルス、１Ｓ周
期フレームパルス等を生成・出力する。
振器６０の１６．３８４ＭＨｚクロックから８．１９２
ＭＨｚクロック、２ｍｓ周期のフレームパルス、１Ｓ周
期フレームパルス等を生成・出力する。
【００３２】クロック変換部７０のカウンタで生成した
１Ｓ周期フレームパルスは、第２分周器２０のカウンタ
にロードされる。また、第２分周器２０の分周８ＫＨｚ
クロックは１Ｓ周期フレームパルスの位相合わせに用い
られる。
１Ｓ周期フレームパルスは、第２分周器２０のカウンタ
にロードされる。また、第２分周器２０の分周８ＫＨｚ
クロックは１Ｓ周期フレームパルスの位相合わせに用い
られる。
【００３３】以上説明したように第１の実施の形態は、
周波数同期回路を構成する位相比較器３０で位相比較す
るための発振器６０からのクロックを分周したクロック
の位相と、周期的にクロック変換部７０で生成する１Ｓ
周期フレームパルスの位相との位相合わせを第２分周器
２０で実施することで、外部装置（不図示）から受信し
た基準クロックと、周波数同期回路の後段のクロック変
換部７０で生成される１Ｓ周期フレームパルスの周波数
と位相の同期をとることができるようになるといった効
果を奏する。
周波数同期回路を構成する位相比較器３０で位相比較す
るための発振器６０からのクロックを分周したクロック
の位相と、周期的にクロック変換部７０で生成する１Ｓ
周期フレームパルスの位相との位相合わせを第２分周器
２０で実施することで、外部装置（不図示）から受信し
た基準クロックと、周波数同期回路の後段のクロック変
換部７０で生成される１Ｓ周期フレームパルスの周波数
と位相の同期をとることができるようになるといった効
果を奏する。
【００３４】次に、位相同期方法の一実施の形態につい
て図１、図２を参照して説明する。
て図１、図２を参照して説明する。
【００３５】図１、図２に示すように、本実施の形態の
位相同期方法では、まず、分周４ＫＨｚクロックを用い
て、外部基準８ＫＨｚクロックの立ち上がりエッジで第
１分周器１０のカウンタを動作させる。
位相同期方法では、まず、分周４ＫＨｚクロックを用い
て、外部基準８ＫＨｚクロックの立ち上がりエッジで第
１分周器１０のカウンタを動作させる。
【００３６】また、発振器６０の１６．３８４ＭＨｚク
ロックを基に、クロック変換部７０より生成した１Ｓ周
期フレームパルスの位相を任意に決定する。
ロックを基に、クロック変換部７０より生成した１Ｓ周
期フレームパルスの位相を任意に決定する。
【００３７】その後、図２に示すタイミングチャートに
示すように、第２分周器２０が分周８ＫＨｚクロックを
生成する際に、１Ｓ周期フレームパルスの立ち上がりエ
ッジから６２．５μｓｅｃ（所定時間）後に分周８ＫＨ
ｚクロックの立ち上がりエッジが生成されるように第２
分周器２０のカウンタ値を設定する。これにより、１Ｓ
周期フレームパルスに対して分周８ＫＨｚクロックの立
ち上がりエッジが、１Ｓ周期フレームパルスの立ち上が
りエッジから６２．５μｓｅｃ（所定時間）後に出力さ
れるようになる。
示すように、第２分周器２０が分周８ＫＨｚクロックを
生成する際に、１Ｓ周期フレームパルスの立ち上がりエ
ッジから６２．５μｓｅｃ（所定時間）後に分周８ＫＨ
ｚクロックの立ち上がりエッジが生成されるように第２
分周器２０のカウンタ値を設定する。これにより、１Ｓ
周期フレームパルスに対して分周８ＫＨｚクロックの立
ち上がりエッジが、１Ｓ周期フレームパルスの立ち上が
りエッジから６２．５μｓｅｃ（所定時間）後に出力さ
れるようになる。
【００３８】これと同期して、位相比較器３０が、分周
４ＫＨｚクロックの立ち上がりから分周８ＫＨｚクロッ
クの立ち上がりまでを１６．３８４ＭＨｚクロックでカ
ウントし、制御部４０において周波数同期するように位
相差カウント値を基に制御データを算出する。このた
め、周波数同期がとれたときは、分周４ＫＨｚクロック
の立ち上がりエッジに対して６２．５μｓｅｃ（所定時
間）後に分周８ＫＨｚクロックの立ち上がりエッジが出
力されるようになる。
４ＫＨｚクロックの立ち上がりから分周８ＫＨｚクロッ
クの立ち上がりまでを１６．３８４ＭＨｚクロックでカ
ウントし、制御部４０において周波数同期するように位
相差カウント値を基に制御データを算出する。このた
め、周波数同期がとれたときは、分周４ＫＨｚクロック
の立ち上がりエッジに対して６２．５μｓｅｃ（所定時
間）後に分周８ＫＨｚクロックの立ち上がりエッジが出
力されるようになる。
【００３９】すなわち、発振器６０のクロックを分周し
た分周８ＫＨｚクロックは、クロック変換部７０より生
成された１Ｓ周期フレームパルスと位相が確定してお
り、同時に、外部基準８ＫＨｚクロックを分周した分周
４ＫＨｚクロックは、外部基準８ＫＨｚクロックと位相
が確定しているため、上記のように周波数同期をとるこ
とで、クロック変換部７０が生成する１Ｓ周期フレーム
パルスと外部基準８ＫＨｚクロックとの位相同期をとる
ことができるようになる。
た分周８ＫＨｚクロックは、クロック変換部７０より生
成された１Ｓ周期フレームパルスと位相が確定してお
り、同時に、外部基準８ＫＨｚクロックを分周した分周
４ＫＨｚクロックは、外部基準８ＫＨｚクロックと位相
が確定しているため、上記のように周波数同期をとるこ
とで、クロック変換部７０が生成する１Ｓ周期フレーム
パルスと外部基準８ＫＨｚクロックとの位相同期をとる
ことができるようになる。
【００４０】以上説明したように第１の実施の形態によ
れば以下に掲げる効果を奏する。まず第１の効果は、外
部基準８ＫＨｚクロックに同期させた発振器６０のクロ
ックにより生成した１Ｓ周期フレームパルスを、周波数
同期回路の分周部で位相合わせすることで、簡易に外部
基準クロックの位相に１Ｓ周期フレームパルスの位相を
合わせることができることである。
れば以下に掲げる効果を奏する。まず第１の効果は、外
部基準８ＫＨｚクロックに同期させた発振器６０のクロ
ックにより生成した１Ｓ周期フレームパルスを、周波数
同期回路の分周部で位相合わせすることで、簡易に外部
基準クロックの位相に１Ｓ周期フレームパルスの位相を
合わせることができることである。
【００４１】そして第２の効果は、ノイズ等の影響によ
り１Ｓ周期フレームパルスの位相が外部基準８ＫＨｚク
ロックに対してずれ込んだ場合でも、発振器６０の周波
数を同期させるスピードで位相を合わせることができる
ことである。
り１Ｓ周期フレームパルスの位相が外部基準８ＫＨｚク
ロックに対してずれ込んだ場合でも、発振器６０の周波
数を同期させるスピードで位相を合わせることができる
ことである。
【００４２】（第２の実施の形態）以下、本発明の第２
の実施の形態を図面に基づいて詳細に説明する。なお、
第１の実施の形態において既に記述したものと同一の部
分については、同一符号を付し、重複した説明は省略す
る。
の実施の形態を図面に基づいて詳細に説明する。なお、
第１の実施の形態において既に記述したものと同一の部
分については、同一符号を付し、重複した説明は省略す
る。
【００４３】図３は、本発明の第２の実施の形態に係る
位相同期装置１００を説明するための機能ブロック図で
ある。図３において、８０はセレクタを示している。
位相同期装置１００を説明するための機能ブロック図で
ある。図３において、８０はセレクタを示している。
【００４４】図３を参照すると、本実施の形態は、図３
に示すように、本構成を基に運用系と非運用系を用いて
二重化を行う場合、運用系と非運用系とで１Ｓ周期フレ
ームパルスを送受信する手段と、クロック変換部７０の
ロード信号の入力部分の前段にセレクタ８０を設け、セ
レクト信号でロード信号を制御するように構成する点に
特徴を有している。これにより、運用系と非運用系の１
Ｓ周期フレームパルスを外部基準８ＫＨｚクロックに位
相同期することができるようになるといった効果を奏す
る。
に示すように、本構成を基に運用系と非運用系を用いて
二重化を行う場合、運用系と非運用系とで１Ｓ周期フレ
ームパルスを送受信する手段と、クロック変換部７０の
ロード信号の入力部分の前段にセレクタ８０を設け、セ
レクト信号でロード信号を制御するように構成する点に
特徴を有している。これにより、運用系と非運用系の１
Ｓ周期フレームパルスを外部基準８ＫＨｚクロックに位
相同期することができるようになるといった効果を奏す
る。
【００４５】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、上記各実施
の形態は適宜変更され得ることは明らかである。また上
記構成部材の数、位置、形状等は上記各実施の形態に限
定されず、本発明を実施する上で好適な数、位置、形状
等にすることができる。また、各図において、同一構成
要素には同一符号を付している。
れず、本発明の技術思想の範囲内において、上記各実施
の形態は適宜変更され得ることは明らかである。また上
記構成部材の数、位置、形状等は上記各実施の形態に限
定されず、本発明を実施する上で好適な数、位置、形状
等にすることができる。また、各図において、同一構成
要素には同一符号を付している。
【００４６】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、外
部基準８ＫＨｚクロックに同期させた発振器のクロック
により生成した１Ｓ周期フレームパルスを、周波数同期
回路の分周部で位相合わせすることで、簡易に外部基準
クロックの位相に１Ｓ周期フレームパルスの位相を合わ
せることができることである。
で、以下に掲げる効果を奏する。まず第１の効果は、外
部基準８ＫＨｚクロックに同期させた発振器のクロック
により生成した１Ｓ周期フレームパルスを、周波数同期
回路の分周部で位相合わせすることで、簡易に外部基準
クロックの位相に１Ｓ周期フレームパルスの位相を合わ
せることができることである。
【００４７】そして第２の効果は、ノイズ等の影響によ
り１Ｓ周期フレームパルスの位相が外部基準８ＫＨｚク
ロックに対してずれ込んだ場合でも、発振器の周波数を
同期させるスピードで位相を合わせることができること
である。
り１Ｓ周期フレームパルスの位相が外部基準８ＫＨｚク
ロックに対してずれ込んだ場合でも、発振器の周波数を
同期させるスピードで位相を合わせることができること
である。
【図１】本発明の第１の実施の形態に係る位相同期装置
を説明するための機能ブロック図である。
を説明するための機能ブロック図である。
【図２】第１の実施の形態の動作を説明するためのタイ
ミングチャートである。
ミングチャートである。
【図３】本発明の第２の実施の形態に係る位相同期装置
を説明するための機能ブロック図である。
を説明するための機能ブロック図である。
１０…第１分周器
２０…第２分周器
３０…位相比較器
４０…制御部
５０…Ｄ／Ａ変換部
６０…発振器
７０…クロック変換部
８０…セレクタ
１００…位相同期装置
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−335875（ＪＰ，Ａ)
特開 平10−224336（ＪＰ，Ａ)
特開 平９−205362（ＪＰ，Ａ)
特開 平８−107532（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/033
H03L 7/08
H04J 3/06
Claims (10)
- 【請求項１】外部装置から受信した外部基準８ＫＨｚク
ロックを分周して発振器のクロックの周波数同期を実施
するための分周４ＫＨｚクロックを生成・出力する第１
分周器と、前記発振器のクロックを使用して１秒周期のフレームパ
ルスである１Ｓ周期フレームパルスを生成・出力するク
ロック変換部と、 前記発振器のクロックを使用して前記 １Ｓ周期フレーム
パルスの立ち上がりエッジから所定時間後に前記発振器
のクロックの周波数同期を実施するための分周８ＫＨｚ
クロックを生成・出力する第２分周器と、前記発振器のクロックを使用して前記分周４ＫＨｚクロ
ックと前記分周８ＫＨｚクロックの位相差を生成・出力
する位相比較器と、 前記位相差が前記所定時間になるように前記発振器に入
力される発振器制御電圧を制御する制御手段を備えた こ
とを特徴とする位相同期装置。 - 【請求項２】前記クロック変換部より受信した前記１Ｓ
周期フレームパルスを前記第２分周器のカウンタのロー
ド信号に入力するとともに、前記第２分周器のカウンタ
を動作するクロックとして前記発振器からの１６．３８
４ＭＨｚクロックを使用するように構成されていること
を特徴とする請求項１に記載の位相同期装置。 - 【請求項３】前記分周８ＫＨｚクロックの出力位相を、
前記１Ｓ周期フレームパルスの立ち上がりエッジから６
２．５μｓｅｃ後に出力する手段を有することを特徴と
する請求項１乃至２に記載の位相同期装置。 - 【請求項４】前記位相比較器は、前記分周４ＫＨｚクロ
ックの立ち上がりエッジから前記分周８ＫＨｚクロック
の立ち上がりエッジまでをカウントするカウンタを備
え、該カウンタにより前記位相差を位相差カウント値と
して生成・出力することを特徴とする請求項１乃至３の
いずれか一項に記載の位相同期装置。 - 【請求項５】前記制御手段は、前記位相差を基に前記発
振器のクロックを周波数同期させるための制御データを
出力する制御部と、前記制御部からの前記制御データを
前記発振器制御電圧に変換して前記発振器に出力するＤ
／Ａ変換部を備えたことを特徴とする請求項１乃至４の
いずれか一項に記載の位相同期装置。 - 【請求項６】前記Ｄ／Ａ変換部は、前記制御部からの前
記制御データを前記発振器制御電圧に変換するととも
に、前記発振器を制御する手段を有していることを特徴
とする請求項５に記載の位相同期装置。 - 【請求項７】前記クロック変換部は、前記発振器のクロ
ックから前記１Ｓ周期フレームパルスを生成する機能、
前記１Ｓ周期フレームパルスに同期して自己のカウンタ
をリロードするとともに、前記第２分周器へ前記１Ｓ周
期フレームパルスを出力する手段を有していることを特
徴とする請求項１乃至６のいずれか一項に記載の位相同
期装置。 - 【請求項８】運用系と非運用系を用いて二重化を行う場
合、運用系と非運用系とで前記１Ｓ周期フレームパルス
を送受信する手段と、前記クロック変換部のロード信号
の入力部分の前段にセレクタを設け、前記セレクタから
のセレクト信号で前記ロード信号を制御するように構成
されていることを特徴とする請求項１乃至７のいずれか
一項に記載の位相同期装置。 - 【請求項９】外部装置から受信した外部基準８ＫＨｚク
ロックを分周して発振器のクロックの周波数同期を実施
するための分周４ＫＨｚクロックを第１分周器を用いて
生成・出力する工程と、前記発振器のクロックを使用して１秒周期のフレームパ
ルスである１Ｓ周期フレームパルスを生成・出力する工
程と、 前記 １Ｓ周期フレームパルスの立ち上がりエッジから所
定時間後に前記発振器のクロックの周波数同期を実施す
るための分周８ＫＨｚクロックを第２分周器を用いて生
成・出力する工程と、前記発振器のクロックを使用して前記分周４ＫＨｚクロ
ックと前記分周８ＫＨｚクロックの位相差を生成・出力
する工程と、 前記位相差が前記所定時間になるように前記発振器に入
力される発振器制御電圧を制御する工程 を有することを
特徴とする位相同期方法。 - 【請求項１０】前記１Ｓ周期フレームパルスを前記第２
分周器のカウンタのロード信号に入力するとともに、前
記発振器からのクロックを使用してカウンタを動作させ
前記分周８ＫＨｚクロックを生成・出力する工程を有す
ることを特徴とする請求項９に記載の位相同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246350A JP3525875B2 (ja) | 2000-08-15 | 2000-08-15 | 位相同期装置及び位相同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000246350A JP3525875B2 (ja) | 2000-08-15 | 2000-08-15 | 位相同期装置及び位相同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064477A JP2002064477A (ja) | 2002-02-28 |
| JP3525875B2 true JP3525875B2 (ja) | 2004-05-10 |
Family
ID=18736680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000246350A Expired - Fee Related JP3525875B2 (ja) | 2000-08-15 | 2000-08-15 | 位相同期装置及び位相同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525875B2 (ja) |
-
2000
- 2000-08-15 JP JP2000246350A patent/JP3525875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064477A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2512586B2 (ja) | フレ―ム同期依存型ビット同期抽出回路 | |
| JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| JPH08265141A (ja) | デジタル位相同期ループを制御する方法および装置ならびにコードレス電話 | |
| JP3525875B2 (ja) | 位相同期装置及び位相同期方法 | |
| US5923704A (en) | Transmit clock generation system and method | |
| RU2138907C1 (ru) | Устройство синхронизации цифрового приемника | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| JPH0884071A (ja) | 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路 | |
| JP2998716B2 (ja) | フレーム同期制御回路 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3348840B2 (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
| JP2766837B2 (ja) | 時刻データ送信装置 | |
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP2766838B2 (ja) | 時刻データ受信装置 | |
| JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
| JP2678172B2 (ja) | 時刻データ受信装置および時刻修正装置 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JPH0964859A (ja) | 適時位相比較回路 | |
| JP2000151724A (ja) | 位相同期制御装置及び位相同期制御方法 | |
| JPH07101865B2 (ja) | 無線送信装置の周波数設定方式 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |