JP3522801B2 - 動き補償を用いた動映像信号処理器のためのメモリ装置 - Google Patents
動き補償を用いた動映像信号処理器のためのメモリ装置Info
- Publication number
- JP3522801B2 JP3522801B2 JP25200593A JP25200593A JP3522801B2 JP 3522801 B2 JP3522801 B2 JP 3522801B2 JP 25200593 A JP25200593 A JP 25200593A JP 25200593 A JP25200593 A JP 25200593A JP 3522801 B2 JP3522801 B2 JP 3522801B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- memory
- motion compensation
- motion
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20048—Transform domain processing
- G06T2207/20052—Discrete cosine transform [DCT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、圧縮された映像信号を
受信するための復号器のメモリ装置に関するもので、と
くに、動き補償符号化を行なうばあいに必要とする以前
フレーム貯蔵用メモリと、現在フレーム貯蔵用メモリと
を共有する方式で必要とするメモリの大きさを減らすこ
とができる効率的なメモリ装置に関する。
受信するための復号器のメモリ装置に関するもので、と
くに、動き補償符号化を行なうばあいに必要とする以前
フレーム貯蔵用メモリと、現在フレーム貯蔵用メモリと
を共有する方式で必要とするメモリの大きさを減らすこ
とができる効率的なメモリ装置に関する。
【０００２】
【従来の技術】ＨＤＴＶ、映像電話機などのような映像
をディジタルで処理する装置における映像信号は音声信
号に比べて帯域幅が広いのでディジタル方式でこれを処
理しようとするばあい多量のデータが発生することにな
る。しかしながら、これを転送するのに使用することが
できる帯域幅は限定されているのでこれを転送するため
にはデータを圧縮しなければならない。
をディジタルで処理する装置における映像信号は音声信
号に比べて帯域幅が広いのでディジタル方式でこれを処
理しようとするばあい多量のデータが発生することにな
る。しかしながら、これを転送するのに使用することが
できる帯域幅は限定されているのでこれを転送するため
にはデータを圧縮しなければならない。
【０００３】従来は、一連の映像信号を転送するとき、
１フレーム（またはフィールド）の画面とその次の画面
の対応する画素ごとに比較して差分を抽出し、転送する
フレーム間の差分符号化方式を使用していた。このばあ
い、受信機においては受信された差分信号を以前フレー
ムの信号に加えて現在フレームをつくることになる。し
たがって、現在フレームを処理するばあい、参考とする
以前フレームのフレームイメージデータをメモリに有し
ていなければならない。このばあいにおいては、現在フ
レームのフレームイメージデータを処理しながら以前フ
レームの同様のメモリの位置に現在フレームのフレーム
イメージデータを記録する方式であるので、１つのフレ
ームメモリを使用してもフレームイメージデータを十分
に処理することができた。
１フレーム（またはフィールド）の画面とその次の画面
の対応する画素ごとに比較して差分を抽出し、転送する
フレーム間の差分符号化方式を使用していた。このばあ
い、受信機においては受信された差分信号を以前フレー
ムの信号に加えて現在フレームをつくることになる。し
たがって、現在フレームを処理するばあい、参考とする
以前フレームのフレームイメージデータをメモリに有し
ていなければならない。このばあいにおいては、現在フ
レームのフレームイメージデータを処理しながら以前フ
レームの同様のメモリの位置に現在フレームのフレーム
イメージデータを記録する方式であるので、１つのフレ
ームメモリを使用してもフレームイメージデータを十分
に処理することができた。
【０００４】現在、ディジタル映像信号を効果的に転送
するためにフレームイメージデータを効果的に圧縮する
多様な技法が提示されている。
するためにフレームイメージデータを効果的に圧縮する
多様な技法が提示されている。
【０００５】その中でも一般に使用されている圧縮技法
として、離散コサイン変換のようなフレーム内の相関性
を減らす変換符号化方式と、動き補償を利用してフレー
ム間の時間的な相関性を減らすフレーム間動き補償予測
符号化方式がある。
として、離散コサイン変換のようなフレーム内の相関性
を減らす変換符号化方式と、動き補償を利用してフレー
ム間の時間的な相関性を減らすフレーム間動き補償予測
符号化方式がある。
【０００６】ここで、動き補償とは、映像信号処理で物
体の動きの程度を所定のアルゴリズムで推定して以前フ
レーム（またはフィールド）の信号を動きベクター（す
なわち、動き映像信号で現在フレームの画素（または画
素などのブロック）などが以前フレームに比べてどの方
向へどれほど動いたかを示す画素単位のベクター量）だ
け移動させるものである。
体の動きの程度を所定のアルゴリズムで推定して以前フ
レーム（またはフィールド）の信号を動きベクター（す
なわち、動き映像信号で現在フレームの画素（または画
素などのブロック）などが以前フレームに比べてどの方
向へどれほど動いたかを示す画素単位のベクター量）だ
け移動させるものである。
【０００７】フレーム間動き補償予測符号化方式は前述
した動き補償を利用して符号化する映像圧縮方法とし
て、以前フレームと現在フレームを比較して現在フレー
ムの映像が以前フレームの映像に比べてどの方向へどれ
ほど動いたかを推定した動きベクターと以前フレームと
で動き補償を行ない、現在フレームの信号から動き補償
された信号を減算した差分信号を圧縮符号化するもので
ある。受信機では以前フレーム信号と動きベクターによ
り動き補償を行ない、これに差分信号を加えて現在フレ
ーム信号を復号化することになる。
した動き補償を利用して符号化する映像圧縮方法とし
て、以前フレームと現在フレームを比較して現在フレー
ムの映像が以前フレームの映像に比べてどの方向へどれ
ほど動いたかを推定した動きベクターと以前フレームと
で動き補償を行ない、現在フレームの信号から動き補償
された信号を減算した差分信号を圧縮符号化するもので
ある。受信機では以前フレーム信号と動きベクターによ
り動き補償を行ない、これに差分信号を加えて現在フレ
ーム信号を復号化することになる。
【０００８】すなわち、該方式は現在フレームの値を以
前フレームと同一な位置の値から単純に引く差分符号化
方式とは異なり、以前フレームと現在フレーム間の動き
情報を検出して動き探索領域内で一番小さい差分を示す
位置にある部分との差分を求める。
前フレームと同一な位置の値から単純に引く差分符号化
方式とは異なり、以前フレームと現在フレーム間の動き
情報を検出して動き探索領域内で一番小さい差分を示す
位置にある部分との差分を求める。
【０００９】このばあい前記した差分符号化方式と同様
に送信機および受信機においては各々以前フレームが記
録されるメモリが必要である。
に送信機および受信機においては各々以前フレームが記
録されるメモリが必要である。
【００１０】しかしながらこのばあいには復号化される
位置の以前フレームイメージデータが近くの部分の動き
補償に使用されるので、すなわち、動き探索領域に属す
るので復号化されたフレームイメージデータを以前フレ
ームと同一な位置にただちに記録すれば、これによって
近くの部分の動き補償を行なうことができなくなる。し
たがって、前記した差分復号化方式のようにフレームメ
モリを共有することができなく、２つのフレーム分のデ
ィジタル映像データを別のメモリで処理している。かか
るフレームメモリの増加は送信機および受信機の価格を
上昇させ、また送信機および受信機において相当な体積
を占めている。
位置の以前フレームイメージデータが近くの部分の動き
補償に使用されるので、すなわち、動き探索領域に属す
るので復号化されたフレームイメージデータを以前フレ
ームと同一な位置にただちに記録すれば、これによって
近くの部分の動き補償を行なうことができなくなる。し
たがって、前記した差分復号化方式のようにフレームメ
モリを共有することができなく、２つのフレーム分のデ
ィジタル映像データを別のメモリで処理している。かか
るフレームメモリの増加は送信機および受信機の価格を
上昇させ、また送信機および受信機において相当な体積
を占めている。
【００１１】
【発明が解決しようとする課題】本発明の目的は、動き
補償を利用する受信機において現在フレームとその以前
のフレームのフレームイメージデータを共有するメモリ
装置を提供することである。
補償を利用する受信機において現在フレームとその以前
のフレームのフレームイメージデータを共有するメモリ
装置を提供することである。
【００１２】
【課題を解決するための手段】かかる目的を達成するた
めの本発明の特徴は、復号化されたフレームイメージデ
ータを貯蔵し、前記フレームイメージデータを動き補償
に使用する以前フレームイメージデータとして提供する
動き補償を用いた動映像信号処理器のためのメモリ装置
において、前記一つのフレームイメージデータを貯蔵す
るフレームメモリと、一つのフレームイメージデータの
一部を貯蔵するバッファメモリと、前記フレームメモリ
およびバッファメモリと通信するためのデータバスと、
クロックと、前記クロックの信号をカウントして動き補
償される前の読み取りアドレスを発生する手段と、前記
動き補償される前の読み取りアドレス信号と動きベクタ
ーを加算して動き補償用読み取りアドレスを発生する手
段と、前記動き補償される前の読み取りアドレスが現在
読み取られるブロックに対する動き補償領域を外れるよ
うに設定されたオフセット値の期間だけ遅延させて記録
アドレス信号を発生する遅延手段と、前記動き補償され
る前の読み取りアドレス信号と既設定されたオフセット
値を比較して、前記動き補償される前の読み取りアドレ
スが前記既設定されたオフセット値より小さいばあい
は、ロジックローを出力し、前記動き補償される前の読
み取りアドレスが前記既設定されたオフセット値より大
きいか同一のばあいは、ロジックハイを出力するオフセ
ット判断部と、前記オフセット判断部の出力がロジック
ローである期間中は前記フレームメモリに読み取り制御
信号を印加し、前記オフセット判断部の出力がロジック
ハイである期間中は、クロックがハイであるとき前記フ
レームメモリに記録制御信号を印加し、クロックがロー
であるとき前記フレームメモリに読み取り制御信号を印
加し、前記バッファメモリには前記フレームメモリへの
記録／読み取り制御信号を反転した制御信号を印加する
手段を備え、前記フレームは複数のスライス単位に構成
され、前記スライスは複数のブロックで構成され、前記
ブロックはｎ×ｍ（ここでｎ、ｍは正の整数）画素で構
成され、前記バッファメモリが先入れ先出し方式で動作
するメモリ装置である。
めの本発明の特徴は、復号化されたフレームイメージデ
ータを貯蔵し、前記フレームイメージデータを動き補償
に使用する以前フレームイメージデータとして提供する
動き補償を用いた動映像信号処理器のためのメモリ装置
において、前記一つのフレームイメージデータを貯蔵す
るフレームメモリと、一つのフレームイメージデータの
一部を貯蔵するバッファメモリと、前記フレームメモリ
およびバッファメモリと通信するためのデータバスと、
クロックと、前記クロックの信号をカウントして動き補
償される前の読み取りアドレスを発生する手段と、前記
動き補償される前の読み取りアドレス信号と動きベクタ
ーを加算して動き補償用読み取りアドレスを発生する手
段と、前記動き補償される前の読み取りアドレスが現在
読み取られるブロックに対する動き補償領域を外れるよ
うに設定されたオフセット値の期間だけ遅延させて記録
アドレス信号を発生する遅延手段と、前記動き補償され
る前の読み取りアドレス信号と既設定されたオフセット
値を比較して、前記動き補償される前の読み取りアドレ
スが前記既設定されたオフセット値より小さいばあい
は、ロジックローを出力し、前記動き補償される前の読
み取りアドレスが前記既設定されたオフセット値より大
きいか同一のばあいは、ロジックハイを出力するオフセ
ット判断部と、前記オフセット判断部の出力がロジック
ローである期間中は前記フレームメモリに読み取り制御
信号を印加し、前記オフセット判断部の出力がロジック
ハイである期間中は、クロックがハイであるとき前記フ
レームメモリに記録制御信号を印加し、クロックがロー
であるとき前記フレームメモリに読み取り制御信号を印
加し、前記バッファメモリには前記フレームメモリへの
記録／読み取り制御信号を反転した制御信号を印加する
手段を備え、前記フレームは複数のスライス単位に構成
され、前記スライスは複数のブロックで構成され、前記
ブロックはｎ×ｍ（ここでｎ、ｍは正の整数）画素で構
成され、前記バッファメモリが先入れ先出し方式で動作
するメモリ装置である。
【００１３】
【実施例】以下、添付された図面を参照して本発明を詳
細に説明する。
細に説明する。
【００１４】図１および図２を参照すれば、本発明を容
易に説明するための例示的な図面で、そのうち、図１は
本発明の説明において利用されるフレーム構成の一例を
示している。
易に説明するための例示的な図面で、そのうち、図１は
本発明の説明において利用されるフレーム構成の一例を
示している。
【００１５】画素（ｐｉｘｅｌ）は映像信号をディジタ
ル的に信号処理するために標本化するばあいの標本であ
り、空間的な映像を分解または構成する最小の単位であ
る。本発明を限定するものではないが、本明細書におい
て一フレームは水平軸へ７２０個、垂直軸へ３２０個の
画素から構成されているもので仮定する。
ル的に信号処理するために標本化するばあいの標本であ
り、空間的な映像を分解または構成する最小の単位であ
る。本発明を限定するものではないが、本明細書におい
て一フレームは水平軸へ７２０個、垂直軸へ３２０個の
画素から構成されているもので仮定する。
【００１６】ブロックとは映像信号を処理する単位であ
る幾つかの画素の集合として、映像復号化、動き推定な
どの処理を行なうための基本単位であって広く使用され
る。
る幾つかの画素の集合として、映像復号化、動き推定な
どの処理を行なうための基本単位であって広く使用され
る。
【００１７】本発明を限定するものではないが、ここで
一つのブロックはたとえば８×８個の画素で構成される
ものと仮定する。
一つのブロックはたとえば８×８個の画素で構成される
ものと仮定する。
【００１８】スライスは一フレームの左端から右端へ至
る一連のブロックの集合である。ここで、一つのスライ
スは９０個のブロックで構成されると仮定する。
る一連のブロックの集合である。ここで、一つのスライ
スは９０個のブロックで構成されると仮定する。
【００１９】図２は、ブロック整合（block matching）
アルゴリズムを利用した動き検出を例示する図面であ
る。ブロック整合アルゴリズムは動きベクターを検出す
るために以前フレーム（ｆn-1）（現在フレームをｆnと
称するばあい）のブロックを一つの画素ずつ移動しなが
ら現在フレーム（ｆn）の指定されたブロックと一番類
似したブロックを探す方法である。該方法は、物体の動
きは一つのブロック内で全部同一であると仮定するもの
であるので、ブロックの大きさが小さいほどかかる仮定
の信頼度は高くなるが動きベクターの計算量と転送量は
増加することになる。一般に二つのブロックの類似性を
判断する基準としてフレームイメージデータの差の絶対
値の平均値、または差の平方の平均値などが広く用いら
れる。
アルゴリズムを利用した動き検出を例示する図面であ
る。ブロック整合アルゴリズムは動きベクターを検出す
るために以前フレーム（ｆn-1）（現在フレームをｆnと
称するばあい）のブロックを一つの画素ずつ移動しなが
ら現在フレーム（ｆn）の指定されたブロックと一番類
似したブロックを探す方法である。該方法は、物体の動
きは一つのブロック内で全部同一であると仮定するもの
であるので、ブロックの大きさが小さいほどかかる仮定
の信頼度は高くなるが動きベクターの計算量と転送量は
増加することになる。一般に二つのブロックの類似性を
判断する基準としてフレームイメージデータの差の絶対
値の平均値、または差の平方の平均値などが広く用いら
れる。
【００２０】図２に示したように、動き探索の範囲が水
平、垂直へ各々−８から＋８画素（整数単位）であるば
あい、その探索範囲内においてフレーム（ｆn）のブロ
ック９１と一番類似したブロックを探索する。このばあ
い選択されたブロック（Ａ）はフレーム（ｆn）のブロ
ック９１となる。フレーム間動き補償予測符号化を行な
うばあい、符号器に入力される現在フレームでこのよう
に動き補償された信号を減算してその差分信号および動
きベクター（Ｖ）のみを受信機へ転送する。ここで、ブ
ロック９１の動きベクター（Ｖ）は水平動きベクター
（ＶX）と垂直動きベクター（Ｖy）とから構成される。
平、垂直へ各々−８から＋８画素（整数単位）であるば
あい、その探索範囲内においてフレーム（ｆn）のブロ
ック９１と一番類似したブロックを探索する。このばあ
い選択されたブロック（Ａ）はフレーム（ｆn）のブロ
ック９１となる。フレーム間動き補償予測符号化を行な
うばあい、符号器に入力される現在フレームでこのよう
に動き補償された信号を減算してその差分信号および動
きベクター（Ｖ）のみを受信機へ転送する。ここで、ブ
ロック９１の動きベクター（Ｖ）は水平動きベクター
（ＶX）と垂直動きベクター（Ｖy）とから構成される。
【００２１】前記のように、従来の動き補償を行なう受
信機を含むディジタル映像処理システムにおいては以前
フレーム（ｆn-1）と動き補償された現在フレームを貯
蔵する２つのフレームメモリすなわち、以前フレーム
（ｆn-1）を貯蔵するメモリと以前フレーム（ｆn-1）お
よび動きベクターにより動き補償した後、差分信号を加
算して得られた現在フレーム（ｆn）を指定するメモリ
が使用される。
信機を含むディジタル映像処理システムにおいては以前
フレーム（ｆn-1）と動き補償された現在フレームを貯
蔵する２つのフレームメモリすなわち、以前フレーム
（ｆn-1）を貯蔵するメモリと以前フレーム（ｆn-1）お
よび動きベクターにより動き補償した後、差分信号を加
算して得られた現在フレーム（ｆn）を指定するメモリ
が使用される。
【００２２】本発明のメモリ装置は、前記２つのフレー
ムメモリが１つのフレームメモリと１つのバッファメモ
リに取り替えられ、該メモリ装置には以前フレーム（ｆ
n-1）と復号化された現在フレーム（ｆn）を同時に共有
する。本発明の根本的な原理は、動き補償符号化におい
ては以前フレーム（ｆn-1）のフレームイメージデータ
が現在フレーム（ｆn）の動き補償基準として使用され
るので単純にメモリを共有することができないため、所
定のバッファメモリを使用して、始めて復号化された部
分を一旦バッファメモリに貯蔵し、動き補償探索領域を
外れた以後にそのバッファメモリに貯蔵されたフレーム
イメージデータをフレームメモリに記録する。
ムメモリが１つのフレームメモリと１つのバッファメモ
リに取り替えられ、該メモリ装置には以前フレーム（ｆ
n-1）と復号化された現在フレーム（ｆn）を同時に共有
する。本発明の根本的な原理は、動き補償符号化におい
ては以前フレーム（ｆn-1）のフレームイメージデータ
が現在フレーム（ｆn）の動き補償基準として使用され
るので単純にメモリを共有することができないため、所
定のバッファメモリを使用して、始めて復号化された部
分を一旦バッファメモリに貯蔵し、動き補償探索領域を
外れた以後にそのバッファメモリに貯蔵されたフレーム
イメージデータをフレームメモリに記録する。
【００２３】たとえば、図２に示したフレーム（ｆn）
を貯蔵したメモリ１つのみを使用して動き補償を行なう
ばあい、ブロック０からブロック９０まではそれ以後ブ
ロックなどの動き補償探索領域に属するのでフレーム
（ｆn-1）のメモリに復号化されたブロックを記録する
ことができない。したがって、所定のバッファメモリを
使用してブロック０からブロック９０まで復号化された
データを一時的に貯蔵する。
を貯蔵したメモリ１つのみを使用して動き補償を行なう
ばあい、ブロック０からブロック９０まではそれ以後ブ
ロックなどの動き補償探索領域に属するのでフレーム
（ｆn-1）のメモリに復号化されたブロックを記録する
ことができない。したがって、所定のバッファメモリを
使用してブロック０からブロック９０まで復号化された
データを一時的に貯蔵する。
【００２４】それから、ブロック９１から動き推定を行
なったのちフレーム（ｆn-1）のブロック０はこれ以上
使用されないのでバッファメモリに貯蔵された動き補償
された現在フレームのブロック０をフレーム（ｆn-1）
のブロック０に記録する。バッファメモリは先入れ先出
し（First Input First Output 以下“ＦＩＦＯ”と称
する）メモリとしてその容量はブロック９１個分のフレ
ームイメージデータを貯蔵することができるように構成
する。
なったのちフレーム（ｆn-1）のブロック０はこれ以上
使用されないのでバッファメモリに貯蔵された動き補償
された現在フレームのブロック０をフレーム（ｆn-1）
のブロック０に記録する。バッファメモリは先入れ先出
し（First Input First Output 以下“ＦＩＦＯ”と称
する）メモリとしてその容量はブロック９１個分のフレ
ームイメージデータを貯蔵することができるように構成
する。
【００２５】図３を参照すれば、動き補償を利用した動
映像信号システムにおいて本発明によるフレームメモリ
５８とバッファメモリ６２を含むメモリ装置が示され
る。
映像信号システムにおいて本発明によるフレームメモリ
５８とバッファメモリ６２を含むメモリ装置が示され
る。
【００２６】フレームメモリ５８は、復号化された以前
フレームイメージデータを貯蔵する。バッファメモリ６
２は動き補償されたブロックの現在フレームイメージデ
ータを一時貯蔵した後フレームメモリ５８に出力する。
該メモリは次に説明するようにＦＩＦＯ方式により駆動
される。
フレームイメージデータを貯蔵する。バッファメモリ６
２は動き補償されたブロックの現在フレームイメージデ
ータを一時貯蔵した後フレームメモリ５８に出力する。
該メモリは次に説明するようにＦＩＦＯ方式により駆動
される。
【００２７】現在フレームの動き補償するフレームメモ
リ５８内の画素位置のアドレスはシステムクロック発生
部６８から発生されるシステムクロックをカウントして
生成することになる。図面に示したように画素カウンタ
ー４６は、クロック６８のクロック信号に応じてメモリ
５８の下位３ビットの水平アドレス信号ＡＨ２−ＡＨ０
を順次的に生成する。前記３ビットのアドレス信号は図
１を参照して記述されたブロックＮｏ．“０”第１列８
個の画素を順次的に指定するアドレス信号として使用さ
れる。３ビットの８アドレス信号の発生が終了される
と、前記ブロック“０”の第２列ないし第８列の各々８
個の画素を指定するアドレスが発生され、各列の８個の
アドレス信号が生成されるごとに画素カウンター４６
は、キャリ出力をラインを通じてラインカウンター４２
に提供する。前記画素カウンター４６は、８進カウンタ
ーにより構成される。ラインカウンター４２は画素カウ
ンター４６の各々のキャリ出力に応じて前記第１列ない
し第８列の一番目画素などの位置を指定するがラインカ
ウンター４２もやはり画素カウンターと同様に８進カウ
ンターにより具現することができ、３ビットの垂直８個
アドレス発生が終了するごとにラインカウンター４２か
ら発生されるキャリ出力はライン３を通じてブロックカ
ウンター４４へ提供される。
リ５８内の画素位置のアドレスはシステムクロック発生
部６８から発生されるシステムクロックをカウントして
生成することになる。図面に示したように画素カウンタ
ー４６は、クロック６８のクロック信号に応じてメモリ
５８の下位３ビットの水平アドレス信号ＡＨ２−ＡＨ０
を順次的に生成する。前記３ビットのアドレス信号は図
１を参照して記述されたブロックＮｏ．“０”第１列８
個の画素を順次的に指定するアドレス信号として使用さ
れる。３ビットの８アドレス信号の発生が終了される
と、前記ブロック“０”の第２列ないし第８列の各々８
個の画素を指定するアドレスが発生され、各列の８個の
アドレス信号が生成されるごとに画素カウンター４６
は、キャリ出力をラインを通じてラインカウンター４２
に提供する。前記画素カウンター４６は、８進カウンタ
ーにより構成される。ラインカウンター４２は画素カウ
ンター４６の各々のキャリ出力に応じて前記第１列ない
し第８列の一番目画素などの位置を指定するがラインカ
ウンター４２もやはり画素カウンターと同様に８進カウ
ンターにより具現することができ、３ビットの垂直８個
アドレス発生が終了するごとにラインカウンター４２か
ら発生されるキャリ出力はライン３を通じてブロックカ
ウンター４４へ提供される。
【００２８】ブロックカウンター４４は、前記キャリ出
力に応答して図１に示したような各スライス内ブロック
の位置を指定するのに使用される７ビットのＡＨ９−Ａ
Ｈ３アドレスを順次的に生成する機能を行なう。
力に応答して図１に示したような各スライス内ブロック
の位置を指定するのに使用される７ビットのＡＨ９−Ａ
Ｈ３アドレスを順次的に生成する機能を行なう。
【００２９】初期にブロックカウンター４４は、０００
００００を発生するのでブロック“０”を指定すること
になり、ラインカウンター４２からのクロック信号に応
じて第１スライス内ブロック“０”ないし“８９”を順
に指定することになる。ブロックカウンター４４が各々
のスライス内すべてのブロックを指定する２7個の７ビ
ットのＡＨ９−ＡＨ３アドレスの発生が終了されるごと
にキャリ出力を発生し、該キャリ出力は、ライン４を通
じてスライスカウンター４０へ提供される。スライスカ
ウンター４０は、前記ブロックカウンター４４のキャリ
出力に応答して図１に示した各々のスライス行などを指
定するのに使用される６ビットの垂直アドレスＡＶ８−
ＡＶ３を順次的に生成する機能を行なう。初期にスライ
スカウンターのアドレスＡＶ８−ＡＶ３は００００００
であるので第１スライス行を指定することになる。前記
ブロックカウンター４４から発生されるキャリ出力に応
答するごとに、スライスカウンター４０は各々のスライ
ス行のアドレスを発生することになる。
００００を発生するのでブロック“０”を指定すること
になり、ラインカウンター４２からのクロック信号に応
じて第１スライス内ブロック“０”ないし“８９”を順
に指定することになる。ブロックカウンター４４が各々
のスライス内すべてのブロックを指定する２7個の７ビ
ットのＡＨ９−ＡＨ３アドレスの発生が終了されるごと
にキャリ出力を発生し、該キャリ出力は、ライン４を通
じてスライスカウンター４０へ提供される。スライスカ
ウンター４０は、前記ブロックカウンター４４のキャリ
出力に応答して図１に示した各々のスライス行などを指
定するのに使用される６ビットの垂直アドレスＡＶ８−
ＡＶ３を順次的に生成する機能を行なう。初期にスライ
スカウンターのアドレスＡＶ８−ＡＶ３は００００００
であるので第１スライス行を指定することになる。前記
ブロックカウンター４４から発生されるキャリ出力に応
答するごとに、スライスカウンター４０は各々のスライ
ス行のアドレスを発生することになる。
【００３０】前記した画素カウンター４６、ラインカウ
ンター４２、スライスカウンター４０の作動は、図１に
例示的に示したフレーム内の全体画素のアドレスが発生
するまで繰り返され、画素カウンター４６およびブロッ
クカウンター４４から各々発生したアドレス信号ＡＨ２
−ＡＨ０およびＡＨ９−ＡＨ３は一連の１０ビットアド
レス信号として加算器５０の一端に提供され、ラインカ
ウンター４２およびスライスカウンター４０から各々発
生したアドレスＡＶ２−ＡＶ０およびＡＶ８−ＡＶ３は
一連の９ビットアドレス信号として加算器４８の一入力
に提供される。
ンター４２、スライスカウンター４０の作動は、図１に
例示的に示したフレーム内の全体画素のアドレスが発生
するまで繰り返され、画素カウンター４６およびブロッ
クカウンター４４から各々発生したアドレス信号ＡＨ２
−ＡＨ０およびＡＨ９−ＡＨ３は一連の１０ビットアド
レス信号として加算器５０の一端に提供され、ラインカ
ウンター４２およびスライスカウンター４０から各々発
生したアドレスＡＶ２−ＡＶ０およびＡＶ８−ＡＶ３は
一連の９ビットアドレス信号として加算器４８の一入力
に提供される。
【００３１】加算器５０は、動き補償される前の水平ア
ドレスＡＨ９−ＡＨ０と他の入力端へ提供される水平動
きベクターＭＶＨとを合算し、加算器４８は動き補償さ
れる前の垂直アドレスＡＶ８−ＡＶ０とその他の入力端
へ提供される垂直動きベクターＭＶＶとを合算する。各
々の加算器４８および５０で合算されたアドレスは１９
ビットの実際アドレスＲＡ１８−ＲＡ０として生成され
マルチプレクサ５６に提供される。該アドレスは動き補
償を行なうためにメモリ５８に貯蔵された以前フレーム
（ｆn-1）の画素データの読み取り用アドレスとして使
用される。
ドレスＡＨ９−ＡＨ０と他の入力端へ提供される水平動
きベクターＭＶＨとを合算し、加算器４８は動き補償さ
れる前の垂直アドレスＡＶ８−ＡＶ０とその他の入力端
へ提供される垂直動きベクターＭＶＶとを合算する。各
々の加算器４８および５０で合算されたアドレスは１９
ビットの実際アドレスＲＡ１８−ＲＡ０として生成され
マルチプレクサ５６に提供される。該アドレスは動き補
償を行なうためにメモリ５８に貯蔵された以前フレーム
（ｆn-1）の画素データの読み取り用アドレスとして使
用される。
【００３２】また、画素カウンター４６およびブロック
カウンター４４から生成された１０ビットの水平アドレ
スＡＨ９−ＡＨ０とラインカウンター４２およびスライ
スカウンター４０から生成された９ビットの垂直アドレ
スＡＶ８−ＡＶ０はラインから合算されてＴｓ遅延部５
２とオフセット判断部５４へも提供される。
カウンター４４から生成された１０ビットの水平アドレ
スＡＨ９−ＡＨ０とラインカウンター４２およびスライ
スカウンター４０から生成された９ビットの垂直アドレ
スＡＶ８−ＡＶ０はラインから合算されてＴｓ遅延部５
２とオフセット判断部５４へも提供される。
【００３３】本発明によると、前記したようにフレーム
メモリ５８に記憶されたフレームイメージデータを読み
取った後、バッファメモリ６２内のデータを読み取って
さらにフレームメモリ５８内に記録する。この時前記読
取に使用されるアドレスはＴｓ遅延されて記録に必要と
するアドレスとして生成される。このとき遅延時間は、
１スライス＋１ブロックに設定される。即ち、Ｔｓ遅延
部５２は読み取りに使用されたアドレス（これは動きベ
クター成分が加えられてアドレスＲＡ１８−ＲＡ０とな
る）を１スライス＋１ブロックの遅延（Ｔｓ）時間だけ
遅延させ、遅延されたアドレスＷＡ１８−ＷＡ０を生成
する。該アドレス信号は、ＦＩＦＯメモリ６２に貯蔵さ
れたデータがフレームメモリ５８内に貯蔵される位置を
示す書き込み用アドレスとして使用され、マルチプレク
サ５６へ出力される。
メモリ５８に記憶されたフレームイメージデータを読み
取った後、バッファメモリ６２内のデータを読み取って
さらにフレームメモリ５８内に記録する。この時前記読
取に使用されるアドレスはＴｓ遅延されて記録に必要と
するアドレスとして生成される。このとき遅延時間は、
１スライス＋１ブロックに設定される。即ち、Ｔｓ遅延
部５２は読み取りに使用されたアドレス（これは動きベ
クター成分が加えられてアドレスＲＡ１８−ＲＡ０とな
る）を１スライス＋１ブロックの遅延（Ｔｓ）時間だけ
遅延させ、遅延されたアドレスＷＡ１８−ＷＡ０を生成
する。該アドレス信号は、ＦＩＦＯメモリ６２に貯蔵さ
れたデータがフレームメモリ５８内に貯蔵される位置を
示す書き込み用アドレスとして使用され、マルチプレク
サ５６へ出力される。
【００３４】オフセット判断部５４は、前記したアドレ
スＡＨ９−ＡＨ０およびＡＶ８−ＡＶ０を受信して該ア
ドレスの遅延程度が予め設定されたオフセット値、即
ち、１スライス＋１ブロックほど遅延されているかどう
かを判断する。判断の結果、オフセット値より小さいば
あいは論理０またはロー信号を、オフセット値以上であ
るばあいは、論理１またはハイ信号をＡＮＤゲート６０
と第２マルチプレクサ６６の一入力へ出力する。
スＡＨ９−ＡＨ０およびＡＶ８−ＡＶ０を受信して該ア
ドレスの遅延程度が予め設定されたオフセット値、即
ち、１スライス＋１ブロックほど遅延されているかどう
かを判断する。判断の結果、オフセット値より小さいば
あいは論理０またはロー信号を、オフセット値以上であ
るばあいは、論理１またはハイ信号をＡＮＤゲート６０
と第２マルチプレクサ６６の一入力へ出力する。
【００３５】ＡＮＤゲート６０の他端にはクロック６８
からクロック信号が供給され、ＡＮＤゲート６０はこれ
らの両信号を論理的に組合せてマルチプレクサ５６の読
み取り用アドレス信号ＲＡ１８−ＲＡ０および書き込み
用アドレス信号ＷＡ１８−ＷＡ０の中の一つを選択する
制御信号を提供する。オフセット判断部５４から論理ロ
ー信号が提供される間、ＡＮＤゲート６０は論理ロー信
号をマルチプレクサ５６の選択端子ＳＯへ提供する。し
たがって、マルチプレクサ５６は、前記遅延時間のあい
だ読取アドレスＲＡ１８−ＲＡ０のみを指定する。しか
し、前記期間の経過後、ＡＮＤゲート６０はクロックの
立上り（positive going edge ）時、論理１信号を、そ
れからクロック信号の立下り（negative going edge ）
時、論理０信号をマルチプレクサ５６へ提供することに
よって、マルチプレクサ５６は各々アドレスＷＡ１８−
ＷＡ０とアドレスＲＡ１８−ＲＡ０を交替にメモリ５８
へ出力する。
からクロック信号が供給され、ＡＮＤゲート６０はこれ
らの両信号を論理的に組合せてマルチプレクサ５６の読
み取り用アドレス信号ＲＡ１８−ＲＡ０および書き込み
用アドレス信号ＷＡ１８−ＷＡ０の中の一つを選択する
制御信号を提供する。オフセット判断部５４から論理ロ
ー信号が提供される間、ＡＮＤゲート６０は論理ロー信
号をマルチプレクサ５６の選択端子ＳＯへ提供する。し
たがって、マルチプレクサ５６は、前記遅延時間のあい
だ読取アドレスＲＡ１８−ＲＡ０のみを指定する。しか
し、前記期間の経過後、ＡＮＤゲート６０はクロックの
立上り（positive going edge ）時、論理１信号を、そ
れからクロック信号の立下り（negative going edge ）
時、論理０信号をマルチプレクサ５６へ提供することに
よって、マルチプレクサ５６は各々アドレスＷＡ１８−
ＷＡ０とアドレスＲＡ１８−ＲＡ０を交替にメモリ５８
へ出力する。
【００３６】マルチプレクサ５６からアドレスＲＡ１８
−ＲＡ０とアドレスＷＡ１８−ＷＡ０が交替にメモリ５
８へ提供されるとき、メモリ５８の読み取りおよび記録
動作は第２マルチプレクサ６６により制御される。第２
マルチプレクサ６６は、接地に連結された入力端子と、
クロック６８のクロック信号に連結された他の入力端子
と、オフセット判断部５４の出力信号を選択信号として
受信する選択端子と、メモリのＲ／Ｗ制御端子に連結さ
れた出力端子とから構成される。したがって、オフセッ
ト判断部５４の選択制御信号によって選択端子（Ｓｌ）
への入力が０のばあい、出力端子を通じて論理０を出力
してメモリ５８で読み取り動作のみ行なうようにする。
選択端子（Ｓｌ）への入力が１のばあい、出力端子を通
じて論理１を出力して、クロックが“ハイ”値であれば
メモリ５８が書き込み動作を行ない、クロックが“ロ
ー”値であれば読み取り動作を行なうようにする。これ
と反対に、バッファメモリ６２は、インバータ６４を通
じて提供されるマルチプレクサ６６の書き込みおよび読
み取り制御信号によってクロックが“ロー”値でフレー
ムメモリ５８を読み取る間バッファメモリ６２に書き込
みを行ない、クロックが“ハイ”値でフレームメモリ５
８が書き込みの間バッファメモリ６２のデータを読み取
る。
−ＲＡ０とアドレスＷＡ１８−ＷＡ０が交替にメモリ５
８へ提供されるとき、メモリ５８の読み取りおよび記録
動作は第２マルチプレクサ６６により制御される。第２
マルチプレクサ６６は、接地に連結された入力端子と、
クロック６８のクロック信号に連結された他の入力端子
と、オフセット判断部５４の出力信号を選択信号として
受信する選択端子と、メモリのＲ／Ｗ制御端子に連結さ
れた出力端子とから構成される。したがって、オフセッ
ト判断部５４の選択制御信号によって選択端子（Ｓｌ）
への入力が０のばあい、出力端子を通じて論理０を出力
してメモリ５８で読み取り動作のみ行なうようにする。
選択端子（Ｓｌ）への入力が１のばあい、出力端子を通
じて論理１を出力して、クロックが“ハイ”値であれば
メモリ５８が書き込み動作を行ない、クロックが“ロ
ー”値であれば読み取り動作を行なうようにする。これ
と反対に、バッファメモリ６２は、インバータ６４を通
じて提供されるマルチプレクサ６６の書き込みおよび読
み取り制御信号によってクロックが“ロー”値でフレー
ムメモリ５８を読み取る間バッファメモリ６２に書き込
みを行ない、クロックが“ハイ”値でフレームメモリ５
８が書き込みの間バッファメモリ６２のデータを読み取
る。
【００３７】現在フレームの動き処理および画素位置の
アドレスがオフセット（ブロック９１）のアドレスとな
ればオフセット判断部５４は１を出力してシステムクロ
ック６８によってクロックが“ロー”のばあいマルチプ
レクサ５６は読み取りアドレス（ＲＡ１８−ＲＡ０）を
選択し、メモリはそのアドレスに当たるフレームイメー
ジデータを読み取って、加算器７０へ送られて差分信号
に加えられる。その結果、得られた動き補償された復号
化データ値はＦＩＦＯバッファメモリ６２に記録され
る。クロックが“ハイ”であれば、マルチプレクサ５６
は書き込みアドレス（ＷＡ１８−ＷＡ０）を選択し、フ
レームメモリ５８は指定されたアドレスにＦＩＦＯバッ
ファメモリ６２から入力されるデータを貯蔵する。した
がって、システムが動作してフレームのはじめのオフセ
ット時間は読み取りのみ行ない、以後には読み取り、書
き込みを続いて交替に行なうことになる。
アドレスがオフセット（ブロック９１）のアドレスとな
ればオフセット判断部５４は１を出力してシステムクロ
ック６８によってクロックが“ロー”のばあいマルチプ
レクサ５６は読み取りアドレス（ＲＡ１８−ＲＡ０）を
選択し、メモリはそのアドレスに当たるフレームイメー
ジデータを読み取って、加算器７０へ送られて差分信号
に加えられる。その結果、得られた動き補償された復号
化データ値はＦＩＦＯバッファメモリ６２に記録され
る。クロックが“ハイ”であれば、マルチプレクサ５６
は書き込みアドレス（ＷＡ１８−ＷＡ０）を選択し、フ
レームメモリ５８は指定されたアドレスにＦＩＦＯバッ
ファメモリ６２から入力されるデータを貯蔵する。した
がって、システムが動作してフレームのはじめのオフセ
ット時間は読み取りのみ行ない、以後には読み取り、書
き込みを続いて交替に行なうことになる。
【００３８】本発明による動き補償を利用した動き映像
信号処理器のためのメモリ装置の動作状態を図４に例示
する。タイミング図には、ブロックなどの動き補償処理
区間（ａ）、動き補償されて復号化されたブロックなど
のＦＩＦＯバッファメモリ入力時間（ｂ）およびＦＩＦ
Ｏバッファメモリから出力されるブロックなどの出力区
間（ｃ）が示されている。ここで、ＦＩＦＯバッファメ
モリから遅延される時間（Ｔｓ）は１スライス＋１ブロ
ックなどの処理所要時間である。
信号処理器のためのメモリ装置の動作状態を図４に例示
する。タイミング図には、ブロックなどの動き補償処理
区間（ａ）、動き補償されて復号化されたブロックなど
のＦＩＦＯバッファメモリ入力時間（ｂ）およびＦＩＦ
Ｏバッファメモリから出力されるブロックなどの出力区
間（ｃ）が示されている。ここで、ＦＩＦＯバッファメ
モリから遅延される時間（Ｔｓ）は１スライス＋１ブロ
ックなどの処理所要時間である。
【００３９】
【発明の効果】このように本発明は以前フレームイメー
ジデータと、現在フレームイメージデータとを同時に貯
蔵することができるフレームメモリと、比較的小さい容
量のバッファメモリとを使用することによって受信機の
価格を安価にし、体積も縮小させる効果がある。
ジデータと、現在フレームイメージデータとを同時に貯
蔵することができるフレームメモリと、比較的小さい容
量のバッファメモリとを使用することによって受信機の
価格を安価にし、体積も縮小させる効果がある。
【図１】本発明によるフレーム構成図である。
【図２】本発明による動きベクターを示した図面であ
る。
る。
【図３】本発明によるフレームメモリとバッファメモリ
を使用して動き補償実施を示した図面である。
を使用して動き補償実施を示した図面である。
【図４】本発明の動き補償を利用した動き映像信号処理
器のメモリ装置の動作状態を例示する図面である。
器のメモリ装置の動作状態を例示する図面である。
【符号の説明】
４０ スライスカウンター
４２ ラインカウンター
４４ ブロックカウンター
４６ 画素カウンター
５０、７０ 加算器
５２ Ｔｓ遅延部
５４ オフセット判断部
５６、６６ マルチプレクサ
５８ フレームメモリ
６０ ＡＮＤゲート
６２ バッファメモリ
６４ インバータ
６８ クロック
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 7/24 - 7/68
Claims (3)
- 【請求項１】 復号化されたフレームイメージデータを
貯蔵し、前記フレームイメージデータを動き補償に使用
する以前フレームイメージデータとして提供する動き補
償を用いた動映像信号処理器のためのメモリ装置におい
て、前記１つのフレームイメージデータを貯蔵するフレ
ームメモリと、１つのフレームイメージデータの一部を
貯蔵するバッファメモリと、前記フレームメモリおよび
バッファメモリと通信するためのデータバスと、クロッ
クと、前記クロックの信号をカウントして動き補償され
る前の読み取りアドレスを発生する手段と、前記動き補
償される前の読み取りアドレス信号と動きベクターを加
算して動き補償用読み取りアドレスを発生する手段と、
前記動き補償される前の読み取りアドレスが現在読み取
られるブロックに対する動き補償領域を外れるように設
定されたオフセット値の期間だけ遅延させて記録アドレ
ス信号を発生する遅延手段と、前記動き補償される前の
読み取りアドレス信号と既設定されたオフセット値を比
較して、前記動き補償される前の読み取りアドレスが前
記既設定されたオフセット値より小さいばあいは、ロジ
ックローを出力し、前記動き補償される前の読み取りア
ドレスが前記既設定されたオフセット値より大きいか同
一のばあいは、ロジックハイを出力するオフセット判断
部と、前記オフセット判断部の出力がロジックローであ
る期間中は前記フレームメモリに読み取り制御信号を印
加し、前記オフセット判断部の出力がロジックハイであ
る期間中は、クロックがハイであるとき前記フレームメ
モリに記録制御信号を印加し、クロックがローであると
き前記フレームメモリに読み取り制御信号を印加し、前
記バッファメモリには前記フレームメモリへの記録／読
み取り制御信号を反転した制御信号を印加する手段を備
え、前記フレームは複数のスライス単位に構成され、前
記スライスは複数のブロックで構成され、前記ブロック
はｎ×ｍ（ここでｎ、ｍは正の整数）画素で構成され、
前記バッファメモリが先入れ先出し方式で動作するメモ
リ装置。 - 【請求項２】 前記既設定されたオフセット値は、フレ
ーム処理時最初に動き補償領域を外れるアドレスに対応
する値を有する請求項１記載のメモリ装置。 - 【請求項３】 前記遅延手段によって遅延される期間が
少なくとも１スライス＋１ブロックの処理所要期間であ
る請求項１記載のメモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-18396 | 1992-10-07 | ||
| KR1019920018396A KR0129557B1 (ko) | 1992-10-07 | 1992-10-07 | 움직임 보상을 이용한 동영상 신호처리기의 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06205395A JPH06205395A (ja) | 1994-07-22 |
| JP3522801B2 true JP3522801B2 (ja) | 2004-04-26 |
Family
ID=19340760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25200593A Expired - Lifetime JP3522801B2 (ja) | 1992-10-07 | 1993-10-07 | 動き補償を用いた動映像信号処理器のためのメモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5457481A (ja) |
| JP (1) | JP3522801B2 (ja) |
| KR (1) | KR0129557B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719398B1 (fr) * | 1994-04-27 | 1996-07-19 | Sgs Thomson Microelectronics | Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles. |
| KR970010091B1 (en) | 1994-06-13 | 1997-06-21 | Lg Electronics Inc | Address generating apparatus for image moving compensation |
| JP2923911B2 (ja) * | 1996-10-21 | 1999-07-26 | 日本電気株式会社 | 動き補償加算装置 |
| US6128340A (en) * | 1997-03-14 | 2000-10-03 | Sony Corporation | Decoder system with 2.53 frame display buffer |
| JP4236713B2 (ja) * | 1997-07-30 | 2009-03-11 | ソニー株式会社 | 記憶装置およびアクセス方法 |
| JP3861607B2 (ja) | 2001-02-22 | 2006-12-20 | セイコーエプソン株式会社 | 画像信号復号装置 |
| KR100796748B1 (ko) * | 2001-05-11 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 장치 |
| US7236177B2 (en) * | 2001-12-04 | 2007-06-26 | Qualcomm Incorporated | Processing digital video data |
| WO2004079916A2 (en) * | 2003-03-03 | 2004-09-16 | Mobilygen Corporation | Array arrangement for memory words and combination of video prediction data for an effective memory access |
| US7643088B2 (en) * | 2004-12-01 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Artifact reduction in a digital video |
| CN101243690B (zh) | 2005-08-17 | 2011-02-23 | 三叉微系统(远东)有限公司 | 保持高速缓存器位置的视频编码和解码方法 |
| KR100836534B1 (ko) * | 2006-12-01 | 2008-06-10 | 한국과학기술원 | 저전력 서브 픽셀 보간 블록 구조 |
| TWI408620B (zh) | 2008-12-12 | 2013-09-11 | Mstar Semiconductor Inc | 用以決定插補畫面之移動向量的影像處理方法及其相關裝置 |
| US20130207981A1 (en) * | 2012-02-09 | 2013-08-15 | Honeywell International Inc. | Apparatus and methods for cursor animation |
| US9948809B2 (en) * | 2013-02-01 | 2018-04-17 | Canon Kabushiki Kaisha | Image forming apparatus, memory management method for image forming apparatus, and program, using discretely arranged blocks in prioritizing information |
| CN107666621A (zh) * | 2017-09-28 | 2018-02-06 | 惠州Tcl移动通信有限公司 | 移动终端及视频图片输出方法、及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE423758B (sv) * | 1980-09-29 | 1982-05-24 | Asea Ab | Styrenhet for ett presentationsorgan |
| JPS61200789A (ja) * | 1985-03-04 | 1986-09-05 | Kokusai Denshin Denwa Co Ltd <Kdd> | 画面上の物体の動きベクトル検出方式 |
| FR2648254B2 (fr) * | 1988-09-23 | 1991-08-30 | Thomson Csf | Procede et dispositif d'estimation de mouvement dans une sequence d'images animees |
| US5204740A (en) * | 1989-01-14 | 1993-04-20 | Canon Kabushiki Kaisha | Image signal decoding apparatus |
| US5121202A (en) * | 1989-05-12 | 1992-06-09 | Nec Corporation | Adaptive interframe prediction coded video communications system |
-
1992
- 1992-10-07 KR KR1019920018396A patent/KR0129557B1/ko not_active IP Right Cessation
-
1993
- 1993-10-07 US US08/133,622 patent/US5457481A/en not_active Expired - Lifetime
- 1993-10-07 JP JP25200593A patent/JP3522801B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5457481A (en) | 1995-10-10 |
| KR0129557B1 (ko) | 1998-04-10 |
| KR940010780A (ko) | 1994-05-26 |
| JPH06205395A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522801B2 (ja) | 動き補償を用いた動映像信号処理器のためのメモリ装置 | |
| EP0652678B1 (en) | Method, apparatus and circuit for improving motion compensation in digital video coding | |
| EP0645933B1 (en) | Image reproducing apparatus | |
| KR100261072B1 (ko) | 디지털 신호처리시스템 | |
| US7684486B2 (en) | Method for motion compensated interpolation using overlapped block motion estimation and frame-rate converter using the method | |
| KR100239260B1 (ko) | 화상 디코딩 장치 | |
| JPH09163380A (ja) | 画像符号化装置及び動きベクトル検出方法 | |
| US7868946B2 (en) | Adaptive motion compensated interpolating method and apparatus | |
| KR940027563A (ko) | 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치 | |
| Kappagantula et al. | Motion compensated predictive coding | |
| US20110129012A1 (en) | Video Data Compression | |
| US5943444A (en) | Image reproducing apparatus | |
| JP2672468B2 (ja) | 空間情報を用いた動き検出回路及びその方法 | |
| JP3363541B2 (ja) | 画像信号再生装置及び画像処理装置 | |
| EP0614316A2 (en) | Apparatus and method for moving picture coding | |
| JP4140091B2 (ja) | 画像情報変換装置および画像情報変換方法 | |
| JP3251002B2 (ja) | 画像データの受信装置及び方法 | |
| KR970009665B1 (ko) | 움직임 보상을 위한 메모리 장치 | |
| JPH10257485A (ja) | 繰り返し画像検出回路及び画像符号化装置 | |
| JP3262464B2 (ja) | 画像復号化装置 | |
| JP3653287B2 (ja) | 画像情報変換装置及び画像情報変換方法 | |
| JPH09261661A (ja) | ２つの基準ピクチャから双方向コード化ピクチャを形成するための方法 | |
| JPH0799647A (ja) | 画像信号再生装置 | |
| JPH0799650A (ja) | 画像信号再生装置 | |
| JPH10136371A (ja) | 動画像復号化装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |