JP3517273B2 - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JP3517273B2 JP3517273B2 JP12679794A JP12679794A JP3517273B2 JP 3517273 B2 JP3517273 B2 JP 3517273B2 JP 12679794 A JP12679794 A JP 12679794A JP 12679794 A JP12679794 A JP 12679794A JP 3517273 B2 JP3517273 B2 JP 3517273B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- signal level
- error display
- signal
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータとデータ
端末のように２種またはそれ以上の装置またはシステム
間をインタフェースにより結合して信号の授受を行うデ
ータ伝送装置に関し、特にインタフェースのデータ伝送
方式を相手の装置またはシステムの信号レベルに合わせ
て切り換えることができるデータ伝送装置に関する。
端末のように２種またはそれ以上の装置またはシステム
間をインタフェースにより結合して信号の授受を行うデ
ータ伝送装置に関し、特にインタフェースのデータ伝送
方式を相手の装置またはシステムの信号レベルに合わせ
て切り換えることができるデータ伝送装置に関する。
【０００２】
【従来の技術】図３及び図４により、従来のデータ伝送
装置について説明する。図３は、データ伝送装置の一例
を示す概略ブロック図であって、１はプログラム及び入
力データに従い所定の演算を行うとともに周辺機器を制
御し管理するマイクロコンピュータ、２はマイクロコン
ピュータ１に接続したアンド回路、３はアンド回路２に
接続した第１のインタフェース、４は同様にアンド回路
２に接続した第２のインタフェースであり、この第１及
び第２のインタフェース３、４には、切換スイッチ５を
介して信号入力端子６が接続されている。この信号入力
端子６には、図示しないバーコードリーダなどの外部端
末装置が図略のコネクタ及びケーブルにより接続され
る。上記第１及び第２のインタフェース３、４はデータ
伝送時の信号レベルが互いに異なるもので、第１のイン
タフェース３は、例えばＴＴＬ信号レベルのものからな
り、第２のインタフェース４は、例えばＲＳ−２３２Ｃ
信号レベルのものからなる。そして、ＴＴＬ信号レベル
における論理信号「Ｈ」は＋５Ｖの正電圧で表わされ、
論理信号「Ｌ」は０Ｖで表わされる。また、ＲＳ−２３
２Ｃ信号レベルにおける論理信号「Ｈ」は−１０Ｖの負
電圧で表わされ、論理信号「Ｌ」は＋１０Ｖの正電圧で
表わされる。
装置について説明する。図３は、データ伝送装置の一例
を示す概略ブロック図であって、１はプログラム及び入
力データに従い所定の演算を行うとともに周辺機器を制
御し管理するマイクロコンピュータ、２はマイクロコン
ピュータ１に接続したアンド回路、３はアンド回路２に
接続した第１のインタフェース、４は同様にアンド回路
２に接続した第２のインタフェースであり、この第１及
び第２のインタフェース３、４には、切換スイッチ５を
介して信号入力端子６が接続されている。この信号入力
端子６には、図示しないバーコードリーダなどの外部端
末装置が図略のコネクタ及びケーブルにより接続され
る。上記第１及び第２のインタフェース３、４はデータ
伝送時の信号レベルが互いに異なるもので、第１のイン
タフェース３は、例えばＴＴＬ信号レベルのものからな
り、第２のインタフェース４は、例えばＲＳ−２３２Ｃ
信号レベルのものからなる。そして、ＴＴＬ信号レベル
における論理信号「Ｈ」は＋５Ｖの正電圧で表わされ、
論理信号「Ｌ」は０Ｖで表わされる。また、ＲＳ−２３
２Ｃ信号レベルにおける論理信号「Ｈ」は−１０Ｖの負
電圧で表わされ、論理信号「Ｌ」は＋１０Ｖの正電圧で
表わされる。
【０００３】図３において、７はマイクロコンピュータ
１により制御されるスイッチング回路であり、このスイ
ッチング回路７は電源入力端子８とアース間に接続さ
れ、さらに、スイッチング回路７には抵抗等からなる電
流制御素子９を介してエラー表示素子１０が直列に接続
されている。なお、マイクロコンピュータ１、アンド回
路２、第１及び第２インタフェース３、４には電源入力
端子８から電力が供給される。
１により制御されるスイッチング回路であり、このスイ
ッチング回路７は電源入力端子８とアース間に接続さ
れ、さらに、スイッチング回路７には抵抗等からなる電
流制御素子９を介してエラー表示素子１０が直列に接続
されている。なお、マイクロコンピュータ１、アンド回
路２、第１及び第２インタフェース３、４には電源入力
端子８から電力が供給される。
【０００４】上記構成のデータ伝送装置において、マイ
クロコンピュータ１側インタフェースのデータ伝送方式
におけるＴＴＬ信号レベルの場合は、切換スイッチ５を
第１のインタフェース３に接続しておく。これに対応し
て信号入力端子６に接続された外部端末装置、例えばバ
ーコードリーダがＴＴＬ信号レベルのインタフェースで
ある場合、このバーコードリーダで読み取られたバーコ
ードデータは、ＴＴＬ信号レベルのデータ伝送方式によ
り第１のインタフェース３及びアンド回路２を通してマ
イクロコンピュータ１に取り込まれ、所定の演算処理が
行われる。
クロコンピュータ１側インタフェースのデータ伝送方式
におけるＴＴＬ信号レベルの場合は、切換スイッチ５を
第１のインタフェース３に接続しておく。これに対応し
て信号入力端子６に接続された外部端末装置、例えばバ
ーコードリーダがＴＴＬ信号レベルのインタフェースで
ある場合、このバーコードリーダで読み取られたバーコ
ードデータは、ＴＴＬ信号レベルのデータ伝送方式によ
り第１のインタフェース３及びアンド回路２を通してマ
イクロコンピュータ１に取り込まれ、所定の演算処理が
行われる。
【０００５】ここで、バーコードリーダによるバーコー
ドの読み取りエラーが生じていることがマイクロコンピ
ュータ１で判断されると、マイクロコンピュータ１から
スイッチング回路７にエラー表示指令信号が出力され、
この指令信号によりスイッチング回路７をオンすること
でエラー表示素子１０に電源入力端子８から電流を供給
し、エラー表示素子１０を点灯することにより、バーコ
ードの読み取りにエラーが生じていることを使用者に知
らせる。また、マイクロコンピュータ１側インタフェー
スのデータ伝送方式がＲＳ−２３２Ｃ信号レベルの場合
は、切換スイッチ５を第２のインタフェース４に接続
し、これに対応した外部端末装置を信号入力端子６に接
続する。
ドの読み取りエラーが生じていることがマイクロコンピ
ュータ１で判断されると、マイクロコンピュータ１から
スイッチング回路７にエラー表示指令信号が出力され、
この指令信号によりスイッチング回路７をオンすること
でエラー表示素子１０に電源入力端子８から電流を供給
し、エラー表示素子１０を点灯することにより、バーコ
ードの読み取りにエラーが生じていることを使用者に知
らせる。また、マイクロコンピュータ１側インタフェー
スのデータ伝送方式がＲＳ−２３２Ｃ信号レベルの場合
は、切換スイッチ５を第２のインタフェース４に接続
し、これに対応した外部端末装置を信号入力端子６に接
続する。
【０００６】図４は、従来のデータ伝送装置の他の例を
示す概略ブロック図である。図４において、図３と同一
の部分には同一符号を付してその構成説明を省略し、図
３と異なる点を重点に述べる。この他の従来例におい
て、図３と異なる点は、第１インタフェース３の入力側
に信号レベル検出回路１１を設け、信号入力端子６を通
して外部端末装置側から入力される信号レベルを信号レ
ベル検出回路１１により検出し、この検出信号をマイク
ロコンピュータ１に取り込むことにより、現在、信号入
力端子６に接続されている外部端末装置のインタフェー
スがＴＴＬ信号レベルか、またはＲＳ−２３２Ｃ信号レ
ベルかを判定し、その判定結果を図略の表示装置により
使用者に知らせるようにしたところにある。
示す概略ブロック図である。図４において、図３と同一
の部分には同一符号を付してその構成説明を省略し、図
３と異なる点を重点に述べる。この他の従来例におい
て、図３と異なる点は、第１インタフェース３の入力側
に信号レベル検出回路１１を設け、信号入力端子６を通
して外部端末装置側から入力される信号レベルを信号レ
ベル検出回路１１により検出し、この検出信号をマイク
ロコンピュータ１に取り込むことにより、現在、信号入
力端子６に接続されている外部端末装置のインタフェー
スがＴＴＬ信号レベルか、またはＲＳ−２３２Ｃ信号レ
ベルかを判定し、その判定結果を図略の表示装置により
使用者に知らせるようにしたところにある。
【０００７】
【発明が解決しようとする課題】しかしながら、上記図
３に示す従来のデータ伝送装置では、切換スイッチ５が
第１のインタフェース３に接続されてマイクロコンピュ
ータ１側のインタフェースがＴＴＬ信号レベルであるに
も拘らず、その信号入力端子６にＲＳ−２３２Ｃ信号レ
ベルの外部端末装置が誤って接続された場合、この誤接
続を使用者に報知する手段がないため、データの伝送不
能が何の原因で生じているのか容易に判断することがで
きない。しかも、かかる誤接続の場合は、ＴＴＬ信号レ
ベルの数倍に相当するＲＳ−２３２Ｃ信号レベルの電圧
がインタフェース３に加わるため、インタフェース３の
論理素子に加わる電圧が定格以上となり、その論理素子
を破壊させる恐れがあった。
３に示す従来のデータ伝送装置では、切換スイッチ５が
第１のインタフェース３に接続されてマイクロコンピュ
ータ１側のインタフェースがＴＴＬ信号レベルであるに
も拘らず、その信号入力端子６にＲＳ−２３２Ｃ信号レ
ベルの外部端末装置が誤って接続された場合、この誤接
続を使用者に報知する手段がないため、データの伝送不
能が何の原因で生じているのか容易に判断することがで
きない。しかも、かかる誤接続の場合は、ＴＴＬ信号レ
ベルの数倍に相当するＲＳ−２３２Ｃ信号レベルの電圧
がインタフェース３に加わるため、インタフェース３の
論理素子に加わる電圧が定格以上となり、その論理素子
を破壊させる恐れがあった。
【０００８】また、上記図４に示す従来のデータ伝送装
置では、信号入力端子６に接続されている外部端末装置
のインタフェースがＴＴＬ信号レベルのものか、ＲＳ−
２３２Ｃ信号レベルのものかを判断し表示することがで
きる。しかしながら、マイクロコンピュータ１及び信号
レベル検出回路１１を含む装置全体に電源を投入した状
態でないと、上記判定表示機能を発揮することができ
ず、しかも、これらの判定表示手段を新たに付加しなけ
ればならないため、コスト高になるという問題があっ
た。
置では、信号入力端子６に接続されている外部端末装置
のインタフェースがＴＴＬ信号レベルのものか、ＲＳ−
２３２Ｃ信号レベルのものかを判断し表示することがで
きる。しかしながら、マイクロコンピュータ１及び信号
レベル検出回路１１を含む装置全体に電源を投入した状
態でないと、上記判定表示機能を発揮することができ
ず、しかも、これらの判定表示手段を新たに付加しなけ
ればならないため、コスト高になるという問題があっ
た。
【０００９】本発明は、上記のような点に鑑みなされた
ものであり、装置がデータ伝送相手にその信号レベルと
異なる信号レベルのインタフェースで誤接続されても、
その旨を電源の未投入時でも直ちに使用者に報知し、イ
ンタフェース素子の破壊を防止することができるデータ
伝送装置を提供することを目的とする。
ものであり、装置がデータ伝送相手にその信号レベルと
異なる信号レベルのインタフェースで誤接続されても、
その旨を電源の未投入時でも直ちに使用者に報知し、イ
ンタフェース素子の破壊を防止することができるデータ
伝送装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、２種以上の装置間を、各装置に設けた信号
レベルの切り換え可能なインタフェースを介して結合
し、これら装置間で信号の授受を行うデータ伝送装置に
おいて、前記２種以上の装置に生じる処理エラーを表示
するエラー表示手段を設け、前記２種以上の装置のいず
れか１つの装置のインタフェースが信号の授受を行うべ
き相手方装置のインタフェースにその信号レベルより大
きい信号レベルで誤接続された時に、前記エラー表示手
段に誤接続を警告表示させる回路を設けたデータ伝送装
置であって、前記２種以上の装置のいずれか１つの装置
のインタフェースは、相手方装置のインターフェース、
すなわち相手方インターフェースからの信号が入力され
る入力端子と、アース端子と、グランドレベル以上の信
号レベルで動作する第１のインタフェースと、負電圧を
含む信号レベルで動作する第２のインタフェースとを有
し、前記回路は、前記インターフェースが前記第１のイ
ンターフェースに切り換えられた状態で、前記負電圧を
含む信号レベルで動作する前記相手方インターフェース
が前記入力端子と前記アース端子に誤って接続され、こ
れにより前記負電圧が前記入力端子に印加された場合、
前記回路が設けられた装置の電源の投入および未投入に
拘わらず、電流が前記アース端子から前記入力端子を通
して前記相手方インターフェース側へ電流が流れる電流
回路を形成するように構成され、前記エラー表示手段に
よる前記誤接続の警告表示は、前記電流回路を流れる電
流が該エラー表示手段に供給されることによってなされ
ることを特徴とする。
に本発明は、２種以上の装置間を、各装置に設けた信号
レベルの切り換え可能なインタフェースを介して結合
し、これら装置間で信号の授受を行うデータ伝送装置に
おいて、前記２種以上の装置に生じる処理エラーを表示
するエラー表示手段を設け、前記２種以上の装置のいず
れか１つの装置のインタフェースが信号の授受を行うべ
き相手方装置のインタフェースにその信号レベルより大
きい信号レベルで誤接続された時に、前記エラー表示手
段に誤接続を警告表示させる回路を設けたデータ伝送装
置であって、前記２種以上の装置のいずれか１つの装置
のインタフェースは、相手方装置のインターフェース、
すなわち相手方インターフェースからの信号が入力され
る入力端子と、アース端子と、グランドレベル以上の信
号レベルで動作する第１のインタフェースと、負電圧を
含む信号レベルで動作する第２のインタフェースとを有
し、前記回路は、前記インターフェースが前記第１のイ
ンターフェースに切り換えられた状態で、前記負電圧を
含む信号レベルで動作する前記相手方インターフェース
が前記入力端子と前記アース端子に誤って接続され、こ
れにより前記負電圧が前記入力端子に印加された場合、
前記回路が設けられた装置の電源の投入および未投入に
拘わらず、電流が前記アース端子から前記入力端子を通
して前記相手方インターフェース側へ電流が流れる電流
回路を形成するように構成され、前記エラー表示手段に
よる前記誤接続の警告表示は、前記電流回路を流れる電
流が該エラー表示手段に供給されることによってなされ
ることを特徴とする。
【００１１】また、本発明は、前記回路を、前記エラー
表示手段に流れる電流を制御する電流制御素子と、前記
エラー表示手段に流れる電流の方向を決める整流素子を
含むものから構成したものである。さらに、本発明は、
前記電流制御素子を抵抗素子から構成し、前記整流素子
をダイオードから構成したものである。また、本発明
は、前記２種以上の装置のいずれか１つの装置のインタ
フェースを第１のインタフェースと第２のインタフェー
スで構成し、前記第１のインタフェースにはグランドレ
ベル以上の信号が入力され、前記第２のインタフェース
には負のレベルの信号が入力されるようにしたものであ
る。
表示手段に流れる電流を制御する電流制御素子と、前記
エラー表示手段に流れる電流の方向を決める整流素子を
含むものから構成したものである。さらに、本発明は、
前記電流制御素子を抵抗素子から構成し、前記整流素子
をダイオードから構成したものである。また、本発明
は、前記２種以上の装置のいずれか１つの装置のインタ
フェースを第１のインタフェースと第２のインタフェー
スで構成し、前記第１のインタフェースにはグランドレ
ベル以上の信号が入力され、前記第２のインタフェース
には負のレベルの信号が入力されるようにしたものであ
る。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明によるデータ伝送装置の一実施例
を示す概略ブロック図である。図１において、図３と同
一の部分には同一符号を付してその構成説明を省略し、
図３と異なる部分を重点に述べる。この実施例において
は、エラー表示素子１０とアース端子間にエラー表示素
子点灯時の電流を流すためのダイオード等からなる整流
素子１２を直列に接続したこと、エラー表示素子１０と
その電流制御素子９との接続点Ｐ１とアース端子間に抵
抗等からなる電流制御素子１３を直列に接続したこと、
及びエラー表示素子１０とその整流素子１２との接続点
Ｐ２と第１インタフェース３の入力側にダイオード等か
らなる整流素子１４を直列に接続したところに特徴を有
する。
する。図１は、本発明によるデータ伝送装置の一実施例
を示す概略ブロック図である。図１において、図３と同
一の部分には同一符号を付してその構成説明を省略し、
図３と異なる部分を重点に述べる。この実施例において
は、エラー表示素子１０とアース端子間にエラー表示素
子点灯時の電流を流すためのダイオード等からなる整流
素子１２を直列に接続したこと、エラー表示素子１０と
その電流制御素子９との接続点Ｐ１とアース端子間に抵
抗等からなる電流制御素子１３を直列に接続したこと、
及びエラー表示素子１０とその整流素子１２との接続点
Ｐ２と第１インタフェース３の入力側にダイオード等か
らなる整流素子１４を直列に接続したところに特徴を有
する。
【００１３】図２は、本実施例におけるエラー表示及び
インタフェースの誤接続表示を行う回路の具体例を示す
図である。図２において、スイッチング回路７は、ＰＮ
Ｐトランジスタ７ａと、このトランジスタ７ａのベース
とマイクロコンピュータ１間に接続した抵抗７ｂ、及び
トランジスタ７ａのエミッタ・ベース間に接続した抵抗
７ｃから構成される。また、電流制御素子９、１３は抵
抗９ａ、１３ａからそれぞれ構成され、エラー表示素子
１０は発光ダイオード１０ａから構成され、さらに、エ
ラー表示時に動作する整流素子１２は、動作電源（＋５
Ｖ）とアース電位に対し順極性に接続したダイオード１
２ａから構成される。また、誤接続表示時に動作する整
流素子１４は、カソード側を外部端末装置のインタフェ
ース用通信線に接続したダイオード１４ａから構成され
る。
インタフェースの誤接続表示を行う回路の具体例を示す
図である。図２において、スイッチング回路７は、ＰＮ
Ｐトランジスタ７ａと、このトランジスタ７ａのベース
とマイクロコンピュータ１間に接続した抵抗７ｂ、及び
トランジスタ７ａのエミッタ・ベース間に接続した抵抗
７ｃから構成される。また、電流制御素子９、１３は抵
抗９ａ、１３ａからそれぞれ構成され、エラー表示素子
１０は発光ダイオード１０ａから構成され、さらに、エ
ラー表示時に動作する整流素子１２は、動作電源（＋５
Ｖ）とアース電位に対し順極性に接続したダイオード１
２ａから構成される。また、誤接続表示時に動作する整
流素子１４は、カソード側を外部端末装置のインタフェ
ース用通信線に接続したダイオード１４ａから構成され
る。
【００１４】次に、上記のように構成された本実施例の
動作について説明する。図１において、切換スイッチ５
が第１のインタフェース３に接続され、これに対応して
信号入力端子６にＴＴＬ信号レベルの外部端末装置、例
えばバーコードリーダが接続されているとすると、この
バーコードリーダで読み取られたバーコードデータは第
１のインタフェース３及びアンド回路２を通してマイク
ロコンピュータ１に伝送され、所定の演算処理が行われ
る。
動作について説明する。図１において、切換スイッチ５
が第１のインタフェース３に接続され、これに対応して
信号入力端子６にＴＴＬ信号レベルの外部端末装置、例
えばバーコードリーダが接続されているとすると、この
バーコードリーダで読み取られたバーコードデータは第
１のインタフェース３及びアンド回路２を通してマイク
ロコンピュータ１に伝送され、所定の演算処理が行われ
る。
【００１５】ここで、バーコードリーダにバーコードの
読取エラーが生じていることがマイクロコンピュータ１
で判断されると、マイクロコンピュータ１からスイッチ
ング回路７にエラー表示指令信号が出力され、この指令
信号によりスイッチング回路７のトランジスタ７ａをオ
ンする。スイッチング回路７のトランジスタ７ａがオン
されると、電源入力端子８→スイッチング回路７→電流
制御素子９→エラー表示素子１０→整流素子１２→アー
ス端子の経路で電流が流れ、これによりエラー表示素子
１０を点灯してバーコードの読み取りにエラーが生じて
いることを使用者に知らせる。なお、上記エラー表示素
子１０を流れる電流の一部は電流制御素子１３にも流れ
る。
読取エラーが生じていることがマイクロコンピュータ１
で判断されると、マイクロコンピュータ１からスイッチ
ング回路７にエラー表示指令信号が出力され、この指令
信号によりスイッチング回路７のトランジスタ７ａをオ
ンする。スイッチング回路７のトランジスタ７ａがオン
されると、電源入力端子８→スイッチング回路７→電流
制御素子９→エラー表示素子１０→整流素子１２→アー
ス端子の経路で電流が流れ、これによりエラー表示素子
１０を点灯してバーコードの読み取りにエラーが生じて
いることを使用者に知らせる。なお、上記エラー表示素
子１０を流れる電流の一部は電流制御素子１３にも流れ
る。
【００１６】次に、切換スイッチ５が第１のインタフェ
ース３に接続されてマイクロコンピュータ１側のインタ
フェースがＴＴＬ信号レベルである時に、その信号入力
端子６にＲＳ−２３２Ｃ信号レベルの外部端末装置が誤
って接続された場合について説明する。この場合、外部
端末装置のインタフェースが図略のコネクタを介して信
号入力端子６に接続され、かつ外部端末装置にマイクロ
コンピュータ１とは別に電源が供給されると、外部端末
装置側のインタフェースはデータ伝送が可能な状態にな
るため、その通信線の信号レベルは図２に示すようにス
ペース状態（−１０Ｖの負電圧）になる。これに対しエ
ラー表示用発光ダイオード１０ａのアノード側は電流制
御素子１３を通してグランド電位（０Ｖ）に保持されて
いる。従って、エラー表示素子１０には、図１に示すよ
うに、アース端子→電流制御素子１３→エラー表示素子
１０→整流素子１４→切換スイッチ５→信号入力端子６
→外部端末装置の経路で電流が流れ、これによりエラー
表示素子１０を点灯して、ＴＴＬ信号レベルのインタフ
ェース３にＲＳ−２３２Ｃ信号レベルの外部端末装置が
誤って接続されたことを使用者に直ちに報知する。これ
に伴い、誤接続が原因でデータ伝送不能が生じたことを
直ちに知ることができる。
ース３に接続されてマイクロコンピュータ１側のインタ
フェースがＴＴＬ信号レベルである時に、その信号入力
端子６にＲＳ−２３２Ｃ信号レベルの外部端末装置が誤
って接続された場合について説明する。この場合、外部
端末装置のインタフェースが図略のコネクタを介して信
号入力端子６に接続され、かつ外部端末装置にマイクロ
コンピュータ１とは別に電源が供給されると、外部端末
装置側のインタフェースはデータ伝送が可能な状態にな
るため、その通信線の信号レベルは図２に示すようにス
ペース状態（−１０Ｖの負電圧）になる。これに対しエ
ラー表示用発光ダイオード１０ａのアノード側は電流制
御素子１３を通してグランド電位（０Ｖ）に保持されて
いる。従って、エラー表示素子１０には、図１に示すよ
うに、アース端子→電流制御素子１３→エラー表示素子
１０→整流素子１４→切換スイッチ５→信号入力端子６
→外部端末装置の経路で電流が流れ、これによりエラー
表示素子１０を点灯して、ＴＴＬ信号レベルのインタフ
ェース３にＲＳ−２３２Ｃ信号レベルの外部端末装置が
誤って接続されたことを使用者に直ちに報知する。これ
に伴い、誤接続が原因でデータ伝送不能が生じたことを
直ちに知ることができる。
【００１７】なお、ＴＴＬ信号レベルの外部端末装置が
ＲＳ−２３２Ｃ信号レベルのマイクロコンピュータ１側
インタフェース４に誤接続された時は、マイクロコンピ
ュータ１側インタフェース４の信号レベルが大きいた
め、そのインタフェース素子が破壊されることがない。
ＲＳ−２３２Ｃ信号レベルのマイクロコンピュータ１側
インタフェース４に誤接続された時は、マイクロコンピ
ュータ１側インタフェース４の信号レベルが大きいた
め、そのインタフェース素子が破壊されることがない。
【００１８】上記のような本実施例においては、ＴＴＬ
信号レベルのコンピュータ側インタフェース３にＲＳ−
２３２Ｃ信号レベルの外部端末装置が誤接続された時
に、電流がアース端子から電流制御素子１３、エラー表
示素子１０、整流素子１４、切換スイッチ５及び信号入
力端子６を通して外部端末装置のインタフェース側へ流
れる電流回路を形成し、これによりエラー表示素子１０
を動作させてコンピュータ側インタフェース３に信号レ
ベルの異なるインタフェースの外部端末装置を接続した
ことを使用者に直ちに報知するから、インタフェース素
子の破壊を未然に防止できるとともに、マイクロコンピ
ュータ１に電源が投入されていなくとも上記警報を発生
させることができる。また、本実施例においては、既存
のエラー表示素子に抵抗、ダイオードなどの簡単な素子
を付加するだけであるため、構成が簡単で安価にでき
る。
信号レベルのコンピュータ側インタフェース３にＲＳ−
２３２Ｃ信号レベルの外部端末装置が誤接続された時
に、電流がアース端子から電流制御素子１３、エラー表
示素子１０、整流素子１４、切換スイッチ５及び信号入
力端子６を通して外部端末装置のインタフェース側へ流
れる電流回路を形成し、これによりエラー表示素子１０
を動作させてコンピュータ側インタフェース３に信号レ
ベルの異なるインタフェースの外部端末装置を接続した
ことを使用者に直ちに報知するから、インタフェース素
子の破壊を未然に防止できるとともに、マイクロコンピ
ュータ１に電源が投入されていなくとも上記警報を発生
させることができる。また、本実施例においては、既存
のエラー表示素子に抵抗、ダイオードなどの簡単な素子
を付加するだけであるため、構成が簡単で安価にでき
る。
【００１９】なお、上記実施例では、マイクロコンピュ
ータとデータ端末間のデータ伝送装置について説明した
が、本発明はこれに限定されず、２種またはそれ以上の
装置またはシステム間のデータ伝送を行うものについて
も同様に適用できる。また、上記実施例では、外部端末
装置が信号レベルの異なるインタフェースでマイクロコ
ンピュータのインタフェースに誤接続されたときの警告
表示をマイクロコンピュータ１側で行う場合について説
明したが、その警告表示を外部端末装置側で行うように
してもよく、請求項に記載した範囲を逸脱しない限り、
種々の変形が可能である。
ータとデータ端末間のデータ伝送装置について説明した
が、本発明はこれに限定されず、２種またはそれ以上の
装置またはシステム間のデータ伝送を行うものについて
も同様に適用できる。また、上記実施例では、外部端末
装置が信号レベルの異なるインタフェースでマイクロコ
ンピュータのインタフェースに誤接続されたときの警告
表示をマイクロコンピュータ１側で行う場合について説
明したが、その警告表示を外部端末装置側で行うように
してもよく、請求項に記載した範囲を逸脱しない限り、
種々の変形が可能である。
【００２０】以上説明したように本発明は、２種以上の
装置間を、各装置に設けた信号レベルの切り換え可能な
インタフェースを介して結合し、これら装置間で信号の
授受を行うデータ伝送装置において、前記２種以上の装
置に生じる処理エラーを表示するエラー表示手段を設
け、前記２種以上の装置のいずれか１つの装置のインタ
フェースが信号の授受を行うべき相手方装置のインタフ
ェースにその信号レベルより大きい信号レベルで誤接続
された時に、前記エラー表示手段に誤接続を警告表示さ
せる回路を設けたデータ伝送装置であって、前記２種以
上の装置のいずれか１つの装置のインタフェースは、相
手方装置のインターフェース、すなわち相手方インター
フェースからの信号が入力される入力端子と、アース端
子と、グランドレベル以上の信号レベルで動作する第１
のインタフェースと、負電圧を含む信号レベルで動作す
る第２のインタフェースとを有し、前記回路は、前記イ
ンターフェースが前記第１のインターフェースに切り換
えられた状態で、前記負電圧を含む信号レベルで動作す
る前記相手方インターフェースが前記入力端子と前記ア
ース端子に誤って接続され、これにより前記負電圧が前
記入力端子に印加された場合、前記回路が設けられた装
置の電源の投入および未投入に拘わらず、電流が前記ア
ース端子から前記入力端子を通して前記相手方インター
フェース側へ電流が流れる電流回路を形成するように構
成され、前記エラー表示手段による前記誤接続の警告表
示は、前記電流回路を流れる電流が該エラー表示手段に
供給されることによってなされるようにした。
装置間を、各装置に設けた信号レベルの切り換え可能な
インタフェースを介して結合し、これら装置間で信号の
授受を行うデータ伝送装置において、前記２種以上の装
置に生じる処理エラーを表示するエラー表示手段を設
け、前記２種以上の装置のいずれか１つの装置のインタ
フェースが信号の授受を行うべき相手方装置のインタフ
ェースにその信号レベルより大きい信号レベルで誤接続
された時に、前記エラー表示手段に誤接続を警告表示さ
せる回路を設けたデータ伝送装置であって、前記２種以
上の装置のいずれか１つの装置のインタフェースは、相
手方装置のインターフェース、すなわち相手方インター
フェースからの信号が入力される入力端子と、アース端
子と、グランドレベル以上の信号レベルで動作する第１
のインタフェースと、負電圧を含む信号レベルで動作す
る第２のインタフェースとを有し、前記回路は、前記イ
ンターフェースが前記第１のインターフェースに切り換
えられた状態で、前記負電圧を含む信号レベルで動作す
る前記相手方インターフェースが前記入力端子と前記ア
ース端子に誤って接続され、これにより前記負電圧が前
記入力端子に印加された場合、前記回路が設けられた装
置の電源の投入および未投入に拘わらず、電流が前記ア
ース端子から前記入力端子を通して前記相手方インター
フェース側へ電流が流れる電流回路を形成するように構
成され、前記エラー表示手段による前記誤接続の警告表
示は、前記電流回路を流れる電流が該エラー表示手段に
供給されることによってなされるようにした。
【００２１】また、本発明は、前記回路を、前記エラー
表示手段に流れる電流を制御する電流制御素子と、前記
エラー表示手段に流れる電流の方向を決める整流素子と
から構成した。さらに、本発明は、前記電流制御素子を
抵抗素子から構成し、前記整流素子をダイオードから構
成した。また、本発明は、前記２種以上の装置のいずれ
か１つの装置のインタフェースを第１のインタフェース
と第２のインタフェースで構成し、前記第１のインタフ
ェースにはグランドレベル以上の信号が入力され、前記
第２のインタフェースには負のレベルの信号が入力され
るようにしたものである。従って、本発明によれば、装
置がそのデータ伝送相手にその信号レベルと異なる信号
レベルのインタフェースで誤接続されても、その旨を電
源の未投入時でも直ちに使用者に報知することができる
とともに、インタフェース素子の破壊を防止でき、さら
に構成が簡単で安価にできるという効果がある。
表示手段に流れる電流を制御する電流制御素子と、前記
エラー表示手段に流れる電流の方向を決める整流素子と
から構成した。さらに、本発明は、前記電流制御素子を
抵抗素子から構成し、前記整流素子をダイオードから構
成した。また、本発明は、前記２種以上の装置のいずれ
か１つの装置のインタフェースを第１のインタフェース
と第２のインタフェースで構成し、前記第１のインタフ
ェースにはグランドレベル以上の信号が入力され、前記
第２のインタフェースには負のレベルの信号が入力され
るようにしたものである。従って、本発明によれば、装
置がそのデータ伝送相手にその信号レベルと異なる信号
レベルのインタフェースで誤接続されても、その旨を電
源の未投入時でも直ちに使用者に報知することができる
とともに、インタフェース素子の破壊を防止でき、さら
に構成が簡単で安価にできるという効果がある。
【図１】本発明によるデータ伝送装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例におけるエラー表示及び誤接続表示を
行う回路の具体例を示す図である。
行う回路の具体例を示す図である。
【図３】従来のデータ伝送装置の一例を示すブロック図
である。
である。
【図４】従来のデータ伝送装置の他の例を示すブロック
図である。
図である。
１ マイクロコンピュータ（装置）
３、４ インタフェース
５ 切換スイッチ
６ 信号入力端子
７ スイッチング回路
１０ エラー表示素子（エラー表示手段）
１２、１４ 整流素子
１３ 電流制御素子
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/00
G06F 11/32
H02H 11/00
Claims (3)
- 【請求項１】 ２種以上の装置間を、各装置に設けた信
号レベルの切り換え可能なインタフェースを介して結合
し、これら装置間で信号の授受を行うデータ伝送装置に
おいて、 前記２種以上の装置に生じる処理エラーを表示するエラ
ー表示手段を設け、 前記２種以上の装置のいずれか１つの装置のインタフェ
ースが信号の授受を行うべき相手方装置のインタフェー
スにその信号レベルより大きい信号レベルで誤接続され
た時に、前記エラー表示手段に誤接続を警告表示させる
回路を設けたデータ伝送装置であって、 前記２種以上の装置のいずれか１つの装置のインタフェ
ースは、相手方装置のインターフェース、すなわち相手
方インターフェースからの信号が入力される入力端子
と、アース端子と、グランドレベル以上の信号レベルで
動作する第１のインタフェースと、負電圧を含む信号レ
ベルで動作する第２のインタフェースとを有し、 前記回路は、前記インターフェースが前記第１のインタ
ーフェースに切り換えられた状態で、前記負電圧を含む
信号レベルで動作する前記相手方インターフェースが前
記入力端子と前記アース端子に誤って接続され、これに
より前記負電圧が前記入力端子に印加された場合、前記
回路が設けられた装置の電源の投入および未投入に拘わ
らず、電流が前記アース端子から前記入力端子を通して
前記相手方インターフェース側へ電流が流れる電流回路
を形成するように構成され、 前記エラー表示手段による前記誤接続の警告表示は、前
記電流回路を流れる電流が該エラー表示手段に供給され
ることによってなされる、 ことを特徴とするデータ伝送装置。 - 【請求項２】 前記回路は、前記エラー表示手段に流れ
る電流を制御する電流制御素子と、前記エラー表示手段
に流れる電流の方向を決める整流素子を含む請求項１記
載のデータ伝送装置。 - 【請求項３】 前記電流制御素子を抵抗素子から構成
し、前記整流素子をダイオードから構成した請求項２記
載のデータ伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12679794A JP3517273B2 (ja) | 1994-05-17 | 1994-05-17 | データ伝送装置 |
| US08/699,691 US5675747A (en) | 1994-05-17 | 1996-08-15 | Data transmission system with erroneous connection indicator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12679794A JP3517273B2 (ja) | 1994-05-17 | 1994-05-17 | データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07311717A JPH07311717A (ja) | 1995-11-28 |
| JP3517273B2 true JP3517273B2 (ja) | 2004-04-12 |
Family
ID=14944194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12679794A Expired - Fee Related JP3517273B2 (ja) | 1994-05-17 | 1994-05-17 | データ伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5675747A (ja) |
| JP (1) | JP3517273B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305312B1 (ko) * | 1998-06-15 | 2001-11-30 | 윤종용 | 인터페이스장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628303A (en) * | 1985-06-05 | 1986-12-09 | System Development Corporation | Visual monitor for electrical signals |
| US5179269A (en) * | 1989-03-01 | 1993-01-12 | Asahi Kogaku Kogyo Kabushiki Kaisha | Bar code reader having an automatically actuated visible light laser beam |
| US5121342A (en) * | 1989-08-28 | 1992-06-09 | Network Communications Corporation | Apparatus for analyzing communication networks |
| JPH0482376A (ja) * | 1990-07-25 | 1992-03-16 | Brother Ind Ltd | ファクシミリ装置 |
| US5260612A (en) * | 1990-12-14 | 1993-11-09 | Dallas Semiconductor Corp. | Bi-level dual mode transceiver |
-
1994
- 1994-05-17 JP JP12679794A patent/JP3517273B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-15 US US08/699,691 patent/US5675747A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07311717A (ja) | 1995-11-28 |
| US5675747A (en) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0527599B1 (en) | Electrical connector | |
| US4962350A (en) | Load condition detecting and driving system | |
| US4631698A (en) | Interface apparatus | |
| US4544893A (en) | Battery voltage detector | |
| JP3517273B2 (ja) | データ伝送装置 | |
| US6256128B1 (en) | Electricity meter data source identification circuit | |
| EP0841822B1 (en) | Failure diagnostic apparatus | |
| CN210428581U (zh) | 一种具备mipi屏接口和lvds屏接口的转接电路 | |
| KR870000690B1 (ko) | 키이 입력장치용 적외선 송신기회로 | |
| KR200359921Y1 (ko) | 슬레이브 장치 | |
| JPH0423288B2 (ja) | ||
| KR950007838Y1 (ko) | 데이타 충돌 표시 장치 | |
| JPH02150142A (ja) | 平衡型デバイス誤接続判別回路 | |
| JP2898024B2 (ja) | 入出力ターミナル | |
| JP3121236B2 (ja) | Ｌｅｄ標識灯システム | |
| KR930007083Y1 (ko) | Pg출력을 이용한 모우터의 회전방향 및 오결선 체크회로 | |
| JP3256273B2 (ja) | 駆動回路の異常検出装置 | |
| KR200225208Y1 (ko) | 백업 배터리 스위치 상태 감지 장치 | |
| KR200306492Y1 (ko) | 디지털 입력선 단선 체크회로 | |
| JP2603197Y2 (ja) | アダプタ | |
| JPS6037670Y2 (ja) | 警報表示装置 | |
| JPH0147091B2 (ja) | ||
| KR0114756Y1 (ko) | 전자기기의 전압제어장치 | |
| KR19990039052A (ko) | 485통신 ic 응용시스템의 자기진단 및 시스템 보호장치 및 그제어방법 | |
| KR100332622B1 (ko) | 과전압 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |