JP3515320B2 - 半導体装置用リードフレーム及びその製造方法 - Google Patents

半導体装置用リードフレーム及びその製造方法

Info

Publication number
JP3515320B2
JP3515320B2 JP12489797A JP12489797A JP3515320B2 JP 3515320 B2 JP3515320 B2 JP 3515320B2 JP 12489797 A JP12489797 A JP 12489797A JP 12489797 A JP12489797 A JP 12489797A JP 3515320 B2 JP3515320 B2 JP 3515320B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
integrated circuit
circuit element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12489797A
Other languages
English (en)
Other versions
JPH10303354A (ja
Inventor
俊也 松原
恵一 刀根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP12489797A priority Critical patent/JP3515320B2/ja
Publication of JPH10303354A publication Critical patent/JPH10303354A/ja
Application granted granted Critical
Publication of JP3515320B2 publication Critical patent/JP3515320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は集積回路素子が搭載
される集積回路素子搭載部と、該集積回路素子の周囲に
配置される内部端子(インナーリード)を樹脂封止して
製造される半導体装置のための半導体装置用リードフレ
ーム及びその製造方法に関する。
【0002】
【従来の技術】樹脂封止されたパッケージからなる半導
体装置は、機能付加、携帯性向上等の要求から集積回路
素子の実装密度が高くなり、小型化、薄型化の傾向にあ
る。これに伴って、樹脂が硬化収縮する際に、該樹脂と
集積回路素子搭載部との間に剪断力等を生じて、樹脂の
部分に亀裂を発生させたり、半導体装置の使用時の熱変
動等により樹脂を破損させたりする等の問題があった。
このような亀裂、損傷等を防止するための方法として、
例えば特公昭61−3100号公報には、半導体ペレッ
ト(集積回路素子)を載置接着する面を平面とし、他方
の面に複数の窪みを形成したリードフレームのベッド
(集積回路素子搭載部)を有し、このリードフレームの
ベッドを複数の内部端子(インナーリード)と共に、樹
脂で一体的にモールドした半導体装置が記載されてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、前記特
公昭61−3100号公報に記載の半導体ペレットの非
搭載面に複数の窪みを設けてベッドとした半導体装置で
は以下の(1)〜(5)に示す問題点があった。 (1)樹脂封止されるベッドと硬化収縮する樹脂との寸
法差が大きいために樹脂に過大な剪断力を生じて亀裂等
を発生し易い。そして、このような亀裂が一旦、生じる
と亀裂内に湿分、不純物等が侵入してリードフレームを
腐食させ半導体装置の作動不良等を引き起こすことがあ
る。 (2)硬化した樹脂とベッド間の、特に接合面に垂直な
方向の引張り力に対する抵抗力が小さいために、稼働中
の温度変動により樹脂とベッドの面とが剥離しやすく、
ボンディングされた集積回路素子とインナーリードとの
結線部が損傷し、半導体装置の寿命低下等のトラブル要
因となる。 (3)前記窪みがエッチング処理によってリードフレー
ムの母材金属を溶解して形成されるか、単純なプレス加
工によって形成されるので、凹凸の少ない滑らかな接合
面が形成され、樹脂とベッド面との接着強度が不足す
る。 (4)前記窪みをエッチング処理により形成させる場合
には、予備処理工程、洗浄工程等の化学処理工程が必要
となり、生産コストが高くなる。 (5)リードフレームに配置した樹脂型に溶融樹脂を充
填して樹脂封止を行う際に、樹脂型内に形成される溶融
樹脂の流路に凹凸部分が少なく流動抵抗性に乏しいため
に、樹脂型内に気泡が残存したり、樹脂の硬化が不均一
となったりして、樹脂内部に欠陥を生成し易い。本発明
はこのような事情に鑑みてなされたもので、リードフレ
ームを樹脂封止した時に樹脂に亀裂、気泡等の欠陥を発
生させることなく、安定的に作動する半導体装置を得る
ことのできる半導体装置用リードフレーム及びその製造
方法を提供することを目的とする。
【0004】
【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置用リードフレームは、一体又は別体に
形成された集積回路素子搭載部の集積回路素子搭載面の
反対面にエリア・アレイ状に穿設された窪みを備えた半
導体装置用リードフレームにおいて、前記窪みの周縁部
に、超音波振動によって切削された金属の切り粉の堆
積、融合又は超音波振動による塑性変形によって、前記
反対面側に突出する突起が設けられている。請求項
載の半導体装置用リードフレームは、一体又は別体に形
成された集積回路素子搭載部の集積回路素子搭載面の反
対面にエリア・アレイ状に穿設された窪みを備えた半導
体装置用リードフレームにおいて、前記窪みの周縁部
に、前記反対面側に突出する突起が設けられ、しかも、
突起はその一部が前記窪み側にオーバーハングしてい
る。請求項記載の半導体装置用リードフレームは、請
求項1又は2記載の半導体装置用リードフレームにおい
て、インナーリードの面に突起を周縁部に有する窪みが
形成されている。請求項4記載の半導体装置用リードフ
レームの製造方法は、集積回路素子搭載部の集積回路素
子搭載面の反対面及び/又はインナーリードの面に超音
波振動する穿孔加工具を押圧して窪みを形成し、切り粉
の堆積、塑性変形により生じる突起を前記窪みの周縁部
に形成させる。請求項5記載の半導体装置用リードフレ
ームの製造方法は、請求項4記載の半導体装置用リード
フレームの製造方法において、前記突起を塑性変形さ
せ、前記突起の一部を前記窪み側にオーバーハングさせ
る。請求項6記載の半導体装置用リードフレームの製造
方法は、請求項4又は5記載の半導体装置用リードフレ
ームの製造方法において、前記穿孔加工具の超音波振動
の方向が、該穿孔加工具の押圧方向に対して略直角であ
る。
【0005】一体に形成された集積回路素子搭載部と
は、半導体装置用リードフレームの本体に吊りリード等
の結合部を介して一体的に成形された集積回路素子搭載
部をいう。また、別体に形成された集積回路素子搭載部
とは、集積回路素子搭載部を本体のリードフレームとは
別に成形加工した場合であって、使用に際しては、本体
のリードフレームと集積回路素子搭載部とを超音波溶接
等の手段で結合させて用いる形式のものをいう。エリア
・アレイ状とは、複数の窪みを互いに間隔を有して格子
状に配列した状態をいうが、窪みを各格子点に千鳥足状
に配列する場合、あるいは不規則に配列する場合等も含
まれるものとする。
【0006】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに図1(a)、(b)、(c)
はそれぞれ本発明の第1の実施の形態に係る半導体装置
用リードフレームの平面図、側断面図及び変形例の側断
面図、図2(a)、(b)、(c)は窪みの形成方法の
説明図、図3(a)、(b)、(c)は半導体装置の製
造方法の説明図、図4(a)、(b)はそれぞれ本発明
の第2の実施の形態に係る半導体装置用リードフレーム
の平面図及び側断面図である。
【0007】以下、本発明の第1の実施の形態に係る半
導体装置用リードフレームについて説明する。図1に示
すように半導体装置用リードフレーム10は、銅、銅合
金等からなる帯状薄板材料の幅方向の両端に配置された
外枠部11、11aと、該外枠部11、11a間に配置
される集積回路素子搭載部12と、該集積回路素子搭載
部12の集積回路素子搭載面13に載置される集積回路
素子にワイヤーボンディングされるインナーリード15
と、該インナーリード15に続くアウターリード16と
を有している。そして、集積回路素子搭載面13の反対
面である非搭載面17には非搭載面17より突出する突
起18を周縁部に有する窪み(ディンプル)19がエリ
ア・アレイ状に複数形成されている。このような窪み1
9をエリア・アレイ状に形成することによって、以下の
ような効果を生じる。即ち、集積回路素子(半導体素
子)の載置された集積回路素子搭載部12とインナーリ
ード15との周囲に溶融した樹脂を充填、硬化させて半
導体装置を製造する際に、樹脂と非搭載面との機械的締
結力が強化されると共に、樹脂に対する流動抵抗が付与
されて、樹脂の硬化収縮に伴う亀裂の発生と、溶融した
樹脂に対する流動抵抗性の不良に基づく欠陥の発生とを
効果的に防止することができる。
【0008】以下、半導体装置用リードフレーム10の
製造方法について説明する。まず、銅、銅合金等の金属
からなる帯状薄板材料にタンデム加工方式等のプレス加
工を行って、帯状薄板の幅方向の両側に配置された外枠
部11、11aと、外枠部11、11a間に集積回路素
子搭載部12、インナーリード15、該インナーリード
15に接続されるアウターリード16、集積回路素子搭
載部12を外枠部11、11aと結合して支持するため
の吊りリード20及びアウターリード16を外枠部1
1、11aに結合させるためのタイバー21等を形成さ
せる。一方、前記集積回路素子搭載部12に載置される
集積回路素子は高純度のシリコン単結晶を肉薄に切断
し、これを研磨してウエーハを作成して、適宜不純物を
拡散させたウエーハ上に写真彫刻等の手段によって回路
パターンを形成し、さらに不純物の拡散処理とエピタキ
シャル成長処理等を組み合わせることによって製造され
る。集積回路素子搭載部12の集積回路素子搭載面13
にはエポキシ樹脂等の接着剤等を介して集積回路素子が
載置されるようになっており、その反対面側の非搭載面
17には周縁部に突起18を有する窪み19がエリア・
アレイ状に複数配置されるようになっている。なお、図
1(c)は窪み19の形成された集積回路素子搭載部1
2aを別体に成形した後、超音波溶接等の手段により吊
りリード12cを介してリードフレーム本体に結合した
場合の変形例を示しており、前記図1(b)のように一
体に集積回路素子搭載部12を形成した場合と同様に、
以下に示す窪み19の形成方法を適用できる。
【0009】以下、このような窪み19の形成方法につ
いて詳述する。まず、図2(a)に示すように集積回路
素子搭載面13を下にして、加工用基板22上に集積回
路素子搭載部12を載置し、集積回路素子搭載面13の
裏面(非搭載面17)に超音波振動させる穿孔加工具2
3の先端を押圧する。穿孔加工具23の側部には穿孔加
工具23を超音波振動させるためのトランスジューサ2
4が穿孔加工具23の押圧方向に対して略直角な方向の
振動力を伝えるように配置されていて、高周波発振器2
5を介して高周波電圧をトランスジューサ24に付加す
ることにより必要な振動数と、振動強度(振幅)とで穿
孔加工具23を横振動させることができるようになって
いる。なお、必要に応じて穿孔加工具23と穿孔加工面
となる非搭載面17との間に研削用の砥粒を介在させる
ことにより、効率的に研削を行うこともできる。本実施
の形態においては、穿孔加工具23の先端を集積回路素
子の非搭載面17に所定の圧力で押圧すると共に、穿孔
加工具23を超音波振動させて、半導体装置用リードフ
レーム10の厚みL(0.15〜0.2mm)に対して
約1/5〜2/3の深さDで、一辺の長さが1〜2mm
の四角形状となる窪み19をエリア・アレイ状に形成さ
せる。これによって、図2(a)に示すように穿孔加工
具23の外周部、即ち窪み19の周縁部が、横方向の超
音波振動によって切削された金属の切り粉が堆積、融合
したり、あるいは金属の塑性変形によって盛り上がっ
て、元の非搭載面17より高さHで突出した突起18を
効果的に形成させることができる。
【0010】次に、図2(b)に示すように、この突起
18の形成された集積回路素子搭載部12を加工用基板
22に載置した状態で、必要に応じてプレス加工機の押
圧型22aを用いて上方から押圧して、突起18を塑性
変形させて必要な形に整える。図2(c)はこのように
して整形される突起18及び窪み19の形状パターン
1)、2)、3)を示すものであり、プレス加工機の押
圧面の形状、押圧方法等によって、適宜必要な形状パタ
ーンに調整することが可能である。形状パターン1)
は、プレス加工機で押圧しないで突起18とした例を示
しており、窪み18の成形にかかる工程を少なくできる
利点がある。形状パターン2)は、突起18の上部を平
らに塑性変形させて成形した例であり、樹脂封止される
際の樹脂の厚み等の寸法を適正に管理できる利点があ
る。形状パターン3)は、突起18の一部を窪み19側
に押圧してオーバーハング部43を形成させて、樹脂封
止される際の樹脂と非搭載面17との機械的締結による
結合力を付与できる。なお、図2においては、窪み19
を一つずつ形成させる場合について示しているが、複数
あるいは全部の窪みを複数の穿孔加工具を有する超音波
加工機と複数の突起を同時に押圧するプレス加工機を用
いて処理してもよい。また、前記穿孔加工具23の先端
の押圧面における形状は、四角形以外の形状とすること
も可能であり、三角形、五角形、六角形、七角形、八角
形、及び円形等の形状の中から適宜選択できる。
【0011】続いて、図3を参照しながら前記半導体装
置用リードフレーム10を用いて半導体装置30を製造
する手順について説明する。まず、図3(a)に示すよ
うに集積回路素子14を半導体装置用リードフレーム1
0の集積回路素子搭載部12に固定した後、集積回路素
子14とインナーリード15とをワイヤー42で結線す
る。次に、図3(b)に示すように樹脂型31を半導体
装置用リードフレーム10の上下面から挟み込むように
配置し、樹脂型31に設けられた樹脂供給孔32を介し
て溶融した樹脂33を樹脂型31内に供給する。この
時、高流動性の溶融した樹脂33が集積回路素子搭載面
13の裏面側に形成された窪み19上を流動するが、窪
み19の周縁部には突起18を有しているので、この部
分での樹脂33の流動抵抗が大きくなる。このため、溶
融した樹脂33が均一に分散されると共に、樹脂33の
供給速度が抑制され、気泡等の巻き込みを少なくするこ
とが可能であり、過剰の樹脂33が気泡と共に、樹脂供
給孔32の反対位置等に設けられた排出孔34から排出
される。この溶融した樹脂33が硬化する際に、樹脂3
3の収縮が起こるが、窪み19の周縁部に形成された突
起18によって、硬化した樹脂33が確実に保持される
ために、樹脂33の収縮に伴う亀裂あるいは樹脂33と
非搭載面17との剥離を効果的に抑制することができ
る。こうして、図3(c)に示すように、内部欠陥の少
ない樹脂33を有した半導体装置30を得ることがで
き、その耐久性が保持されると共に、突起18によって
樹脂33と非搭載面17間の機械的接合度合いを高める
ことができるので、稼働時における温度変動に対して抵
抗性の高い半導体装置30を得ることができる。
【0012】続いて、本発明の第2の実施の形態に係る
半導体装置用リードフレーム40について説明する。な
お、以下の説明においては、前記第1の実施の形態で説
明した半導体装置用リードフレーム10と同様の機能を
有する部分については同一の符号を付してその詳しい説
明を省略する。図4に示すように半導体装置用リードフ
レーム40は、銅、銅合金等からなる帯状薄板材料の幅
方向の両端部に配置された外枠部11、11aと、該外
枠部11、11a間に配置される集積回路素子搭載部1
2と、該集積回路素子搭載部12の集積回路素子14に
ワイヤー42でボンディングされるインナーリード15
と、該インナーリード15に続くアウターリード16と
が形成されている。そして、集積回路素子搭載部12の
非搭載面17には非搭載面17より突出する突起18を
周縁部に有した窪み19がエリア・アレイ状に複数形成
され、インナーリード15の面上の斜線で示すディンプ
ル形成領域41にも突起18を周縁部に有した窪み19
が複数形成されている。なお、図4においては、窪み1
9をインナーリード15の集積回路素子14の非搭載面
17の側に形成させている場合について示しているが、
窪み19を集積回路素子搭載面13の側にも形成させ
て、硬化する樹脂33とインナーリード15との接着性
をさらに強固にすることも可能である。
【0013】このように窪み19を例えばエリア・アレ
イ状に形成させることによって、集積回路素子14の載
置された集積回路素子搭載部12とインナーリード15
との周囲に溶融した樹脂33を充填させて半導体装置を
形成させる際における、樹脂の硬化収縮に伴う亀裂の発
生と、溶融した樹脂に対する流動抵抗性の不良に基づく
欠陥の発生とを効果的に防止するようになっている。な
お、窪み19の形成方法、及び窪み19の形成された半
導体装置用リードフレーム40を用いて半導体装置を製
造する方法は、第1の実施の形態に示した超音波加工を
用いる方法と略同様である。以下では前記図2を再度引
用し、同一の符号を用いて、前記超音波加工法を具現化
する操作内容について説明する。
【0014】本第2の実施の形態においては、図2
(a)に示すような穿孔加工具23に付与する超音波振
動の振動数、振幅等を押圧する深さD毎に制御すること
により、窪み19の内面における表面粗さ、及び窪み1
9の内面の傾斜角度θ等を調整することが可能である。
例えば、深さDが浅い時には、高周波発振器25により
振動数及び振幅を大きくし、深さDの増加に伴って振動
数等を小さくしていくことにより、窪み19の内面に所
定の傾斜角度θを付与すると共に、切削の際に生じる切
り粉、塑性変形物等で形成される突起19の高さHを調
整できる。また、穿孔加工具23の先端を窪み19から
引き上げる際に振動数、振幅を穿孔加工具22の押圧時
より大きく設定することにより、窪み19の内面の表面
粗さを大きくすることもできる。これによって、半導体
装置用リードフレーム40が樹脂封止される際の流動抵
抗性、及び樹脂封止後の樹脂33とリードフレーム面間
の接着性、剥離抵抗性等を制御して、半導体装置に発生
する作動不良等のトラブルを未然に防ぐことができる。
【0015】以上、本発明の実施の形態を説明したが、
本発明はこれらの実施の形態に限定されるものではな
く、要旨を逸脱しない条件の変更等は全て本発明の適用
範囲である。例えば、本実施の形態においては、窪みを
リードフレームの片面側にのみ形成させる場合について
示したが、必要に応じて集積回路素子搭載面側に配置さ
せることも可能である。また、超音波振動させる穿孔加
工具の先端形状及び寸法等を適宜変更して、半導体装置
用リードフレームと樹脂の間の密着性をさらに適正に維
持させることができる。
【0016】
【発明の効果】請求項1〜3記載の半導体装置用リード
フレームにおいては、窪みの周縁部に、超音波振動によ
って切削された金属の切り粉の堆積、融合又は超音波振
動による塑性変形によって、集積回路素子搭載面の反対
面側に突出する突起が設けられているので、半導体装置
用リードフレームが樹脂封止される際の樹脂の硬化収縮
に伴う亀裂の発生を防止することができる。さらに、樹
脂の充填時における流動抵抗性が付与されるので、樹脂
内部に発生する欠陥を抑制して、半導体装置の使用時の
作動不良等のトラブルを防止できる。また、請求項2
載の半導体装置用リードフレームにおいては、突起はそ
の一部が窪み側にオーバーハングしているので、樹脂と
リードフレーム間の機械的結合度が増大して、樹脂封止
時の樹脂の硬化収縮、及び使用時の温度変動に伴う亀裂
の発生をさらに効果的に防止できる。特に、請求項3
載の半導体装置用リードフレームにおいては、半導体装
置用リードフレームのインナーリードの面に突起を周縁
部に有する窪みが形成されているので、樹脂封止される
インナーリードと樹脂との接着をより強固にすると共
に、半導体装置としての信頼性をさらに向上できる。
【0017】請求項4〜6記載の半導体装置用リードフ
レームの製造方法においては、集積回路素子搭載部の集
積回路素子搭載面の反対面及び/又はインナーリードの
面に超音波振動する穿孔加工具を押圧して窪みを形成
し、切り粉の堆積、塑性変形により生じる突起を前記窪
みの周縁部に形成させるので、簡単な操作で周縁部に突
起を有する窪みを形成させることができる。これによっ
て、欠陥の少ない樹脂封止された半導体装置を製造で
き、その信頼性を高めることができる。特に、請求項5
記載の半導体装置用リードフレームの製造方法において
は、突起を塑性変形させ、突起の一部を窪み側にオーバ
ーハングさせるので、樹脂との間に高い接合強度を有す
る半導体装置用リードフレームを製造でき、半導体装置
の作動トラブルを抑制できる。また、請求項6記載の半
導体装置用リードフレームの製造方法においては、穿孔
加工具の超音波振動の方向が、穿孔加工具の押圧方向に
対して略直角であるので、突起を窪みの周縁部にさらに
効果的に形成できる。
【図面の簡単な説明】
【図1】(a)、(b)、(c)はそれぞれ本発明の第
1の実施の形態に係る半導体装置用リードフレームの平
面図、側断面図及び変形例の側断面図である。
【図2】(a)、(b)、(c)は窪みの形成方法の説
明図である。
【図3】(a)、(b)、(c)は半導体装置の製造方
法の説明図である。
【図4】(a)、(b)はそれぞれ本発明の第2の実施
の形態に係る半導体装置用リードフレームの平面図及び
側断面図である。
【符号の説明】
10 半導体装置用リードフレーム 11 外枠部 11a 外枠部 12 集積回路
素子搭載部 12a 集積回路素子搭載部 12c 吊りリ
ード 13 集積回路素子搭載面 14 集積回路
素子 15 インナーリード 16 アウター
リード 17 非搭載面(反対面) 18 突起 19 窪み 20 吊りリー
ド 21 タイバー 22 加工用基
板 22a 押圧型 23 穿孔加工
具 24 トランスジューサ 25 高周波発
振器 30 半導体装置 31 樹脂型 32 樹脂供給孔 33 樹脂 34 排出孔 40 半導体装
置用リードフレーム 41 ディンプル形成領域 42 ワイヤー 43 オーバーハング部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−235117(JP,A) 特開 平6−84979(JP,A) 特開 平7−30047(JP,A) 特開 平7−297344(JP,A) 特開 平8−125092(JP,A) 特開 平8−125093(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 一体又は別体に形成された集積回路素子
    搭載部の集積回路素子搭載面の反対面にエリア・アレイ
    状に穿設された窪みを備えた半導体装置用リードフレー
    ムにおいて、 前記窪みの周縁部に、超音波振動によって切削された金
    属の切り粉の堆積、融合又は超音波振動による塑性変形
    によって、前記反対面側に突出する突起が設けられてい
    ることを特徴とする半導体装置用リードフレーム。
  2. 【請求項2】 一体又は別体に形成された集積回路素子
    搭載部の集積回路素子搭載面の反対面にエリア・アレイ
    状に穿設された窪みを備えた半導体装置用リードフレー
    ムにおいて、 前記窪みの周縁部に、前記反対面側に突出する突起が設
    けられ、しかも、該 突起はその一部が前記窪み側にオー
    バーハングしていることを特徴とする半導体装置用リー
    ドフレーム。
  3. 【請求項3】 インナーリードの面に突起を周縁部に有
    する窪みが形成されていることを特徴とする請求項1又
    は2記載の半導体装置用リードフレーム。
  4. 【請求項4】 集積回路素子搭載部の集積回路素子搭載
    面の反対面及び/又はインナーリードの面に超音波振動
    する穿孔加工具を押圧して窪みを形成し、切り粉の堆
    積、塑性変形により生じる突起を前記窪みの周縁部に形
    成させることを特徴とする半導体装置用リードフレーム
    の製造方法。
  5. 【請求項5】 前記突起を塑性変形させ、前記突起の一
    部を前記窪み側にオーバーハングさせることを特徴とす
    る請求項4記載の半導体装置用リードフレームの製造方
    法。
  6. 【請求項6】 前記穿孔加工具の超音波振動の方向が、
    該穿孔加工具の押圧方向に対して略直角であることを特
    徴とする請求項4又は5記載の半導体装置用リードフレ
    ームの製造方法。
JP12489797A 1997-04-28 1997-04-28 半導体装置用リードフレーム及びその製造方法 Expired - Fee Related JP3515320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12489797A JP3515320B2 (ja) 1997-04-28 1997-04-28 半導体装置用リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12489797A JP3515320B2 (ja) 1997-04-28 1997-04-28 半導体装置用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10303354A JPH10303354A (ja) 1998-11-13
JP3515320B2 true JP3515320B2 (ja) 2004-04-05

Family

ID=14896819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12489797A Expired - Fee Related JP3515320B2 (ja) 1997-04-28 1997-04-28 半導体装置用リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP3515320B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655300B2 (ja) * 2003-11-07 2011-03-23 Tdkラムダ株式会社 リードフレーム
JP5004601B2 (ja) * 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10303354A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
JP3526731B2 (ja) 半導体装置およびその製造方法
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
JP2001077232A (ja) 半導体装置およびその製造方法
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2001189410A (ja) 半導体装置およびその製造方法
JP2001244292A5 (ja) 半導体装置の製造方法
JP3515320B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JPH10303355A (ja) 半導体装置
JP2000124239A (ja) 樹脂封止型半導体装置の製造方法及びリードフレーム
JP3522906B2 (ja) 超音波接合方法および装置
JP2004022725A (ja) 半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JP3536105B2 (ja) 半導体装置およびその製造方法
JP3925389B2 (ja) 半導体装置組立用の樹脂接着材
JP3022910B2 (ja) 半導体装置の製造方法
JP3894097B2 (ja) 半導体装置
JP2000195894A (ja) 半導体装置の製造方法
JPH05121462A (ja) 半導体装置の製造方法
JP3616469B2 (ja) 半導体装置およびその製造方法
JP3442911B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2001250843A (ja) 半導体素子及び半導体素子製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP2008071873A (ja) 半導体装置の製造方法
JP4002220B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees