JP3512179B2 - 温度測定方法及びそれに用いる温度測定用基板 - Google Patents
温度測定方法及びそれに用いる温度測定用基板Info
- Publication number
- JP3512179B2 JP3512179B2 JP2001296321A JP2001296321A JP3512179B2 JP 3512179 B2 JP3512179 B2 JP 3512179B2 JP 2001296321 A JP2001296321 A JP 2001296321A JP 2001296321 A JP2001296321 A JP 2001296321A JP 3512179 B2 JP3512179 B2 JP 3512179B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- temperature
- substrate
- temperature measuring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Chemical Vapour Deposition (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス製
造装置のうちの熱装置、特にプラズマ熱装置に投入され
た基板の温度及び温度分布をより正確に測定することが
できる温度測定方法及びそれに用いる温度測定用基板に
関する。
造装置のうちの熱装置、特にプラズマ熱装置に投入され
た基板の温度及び温度分布をより正確に測定することが
できる温度測定方法及びそれに用いる温度測定用基板に
関する。
【０００２】
【従来の技術】半導体製造プロセスにおいて、ウェハが
熱にさらされる熱装置に投入されたウェハの実際の温度
（実温度）を測定する方法が、国際公開ＷＯ９８／５７
１４６号公報に開示されている。
熱にさらされる熱装置に投入されたウェハの実際の温度
（実温度）を測定する方法が、国際公開ＷＯ９８／５７
１４６号公報に開示されている。
【０００３】以下、該公報が示す温度測定方法を図面を
参照しながら説明する。
参照しながら説明する。
【０００４】まず、図１０（ａ）に示すように、あらか
じめシリコンウェハ１０１にイオン注入を行なって、該
シリコンウェハ１０１の上部に厚さがｔ０のアモルファ
ス層１０１ａを形成する。これにより、シリコンウェハ
１０１は上部のアモルファス層１０１ａとその残部から
なる結晶層１０１ｂとが形成される。
じめシリコンウェハ１０１にイオン注入を行なって、該
シリコンウェハ１０１の上部に厚さがｔ０のアモルファ
ス層１０１ａを形成する。これにより、シリコンウェハ
１０１は上部のアモルファス層１０１ａとその残部から
なる結晶層１０１ｂとが形成される。
【０００５】次に、図１０（ｂ）に示すように、アモル
ファス層１０１ａを形成したシリコンウェハ１０１を熱
装置、例えば化学的気相成長（ＣＶＤ）装置に投入し
て、アモルファス層１０１ａの上にシリコン酸化膜１０
２を成膜する。このとき、アモルファス層１０１ａは、
結晶層１０１ｂとの界面からエピタキシャル成長するた
め、厚さが初期値のｔ０からｔ１に減少する。ここで、
図１０（ｂ）に示す結晶層１０１ｂにおける破線は、図
１０（ａ）に示す成膜による熱処理前の結晶層１０１ｂ
とアモルファス層１０１ａと界面の位置を表わしてい
る。また、アモルファス層１０１ａの厚さの測定には、
分光エリプソメータを用いている。
ファス層１０１ａを形成したシリコンウェハ１０１を熱
装置、例えば化学的気相成長（ＣＶＤ）装置に投入し
て、アモルファス層１０１ａの上にシリコン酸化膜１０
２を成膜する。このとき、アモルファス層１０１ａは、
結晶層１０１ｂとの界面からエピタキシャル成長するた
め、厚さが初期値のｔ０からｔ１に減少する。ここで、
図１０（ｂ）に示す結晶層１０１ｂにおける破線は、図
１０（ａ）に示す成膜による熱処理前の結晶層１０１ｂ
とアモルファス層１０１ａと界面の位置を表わしてい
る。また、アモルファス層１０１ａの厚さの測定には、
分光エリプソメータを用いている。
【０００６】次に、アモルファス層１０１ａの単位時間
当たりの減少量、すなわちアモルファス状態から結晶状
態に回復した回復レートＲの値を算出する。ここで、回
復レートＲは、熱処理をａ秒間行なったとすると、以下
の式（１）で表わされる。
当たりの減少量、すなわちアモルファス状態から結晶状
態に回復した回復レートＲの値を算出する。ここで、回
復レートＲは、熱処理をａ秒間行なったとすると、以下
の式（１）で表わされる。
【０００７】Ｒ＝｜ｔ１−ｔ０｜／ａ …（１）
但し、０≦ｔ１≦ｔ０である。
【０００８】式（１）から得られた回復レートＲを、図
１１に示すグラフ（回復レートＲと温度Ｔとの関係：J.
Appl. Phys. Vol.48, No.10 (1997) p.4234により作
成）に適用すると、シリコンウェハ１０１の実温度を測
定することができるとされている。なお、アモルファス
層１０１ａはヒ素（Ａｓ）イオンが注入されることによ
り形成されている。
１１に示すグラフ（回復レートＲと温度Ｔとの関係：J.
Appl. Phys. Vol.48, No.10 (1997) p.4234により作
成）に適用すると、シリコンウェハ１０１の実温度を測
定することができるとされている。なお、アモルファス
層１０１ａはヒ素（Ａｓ）イオンが注入されることによ
り形成されている。
【０００９】
【発明が解決しようとする課題】しかしながら、本願発
明者らは、前記従来の温度測定方法を種々検討した結
果、プラズマＣＶＤ装置又はプラズマエッチング装置等
の比較的に低温の熱装置を用いる場合には、基板温度を
正確に測定することができないという結論を得ている。
明者らは、前記従来の温度測定方法を種々検討した結
果、プラズマＣＶＤ装置又はプラズマエッチング装置等
の比較的に低温の熱装置を用いる場合には、基板温度を
正確に測定することができないという結論を得ている。
【００１０】これは、図１０（ｂ）において、シリコン
ウェハ１０１におけるアモルファス層１０１ａの上部が
酸素プラズマにより酸化されてしまうことに依る。すな
わち、熱装置における熱処理によって、アモルファス層
１０１ａの厚さが、結晶層１０１ｂとの界面上にエピタ
キシャル成長により減少するのに加え、その上部がプラ
ズマ処理によって酸化されることにより減少してしまう
からである。
ウェハ１０１におけるアモルファス層１０１ａの上部が
酸素プラズマにより酸化されてしまうことに依る。すな
わち、熱装置における熱処理によって、アモルファス層
１０１ａの厚さが、結晶層１０１ｂとの界面上にエピタ
キシャル成長により減少するのに加え、その上部がプラ
ズマ処理によって酸化されることにより減少してしまう
からである。
【００１１】これにより、アモルファス層１０１ａから
結晶層１０１ｂに回復する回復膜厚の値（ｔ０−ｔ１）
が大きくなり、その結果、回復レートＲの値も大きくな
る。このため、アモルファス層１０１ａから結晶層１０
１ｂへの正確な回復レートＲの値を求められず、その結
果、シリコンウェハ１０１の熱処理中の実温度を測定す
ることができないという問題がある。
結晶層１０１ｂに回復する回復膜厚の値（ｔ０−ｔ１）
が大きくなり、その結果、回復レートＲの値も大きくな
る。このため、アモルファス層１０１ａから結晶層１０
１ｂへの正確な回復レートＲの値を求められず、その結
果、シリコンウェハ１０１の熱処理中の実温度を測定す
ることができないという問題がある。
【００１２】本発明は、前記従来の問題を解決し、プラ
ズマ熱装置のような比較的に低温の熱装置において、該
熱装置によりさらされる基板の実温度及び温度分布を誤
差なく測定することができるようにすることを目的とす
る。
ズマ熱装置のような比較的に低温の熱装置において、該
熱装置によりさらされる基板の実温度及び温度分布を誤
差なく測定することができるようにすることを目的とす
る。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、基板温度の測定に用いる温度測定用基板
に、アモルファス層を保護する保護膜を設ける構成とす
る。
め、本発明は、基板温度の測定に用いる温度測定用基板
に、アモルファス層を保護する保護膜を設ける構成とす
る。
【００１４】具体的に、本発明に係る温度測定方法は、
熱を発生するデバイス製造装置に投入された温度測定用
基板を用いる温度測定方法を対象とし、結晶状態で形成
された第１の半導体層と、該第１の半導体層の上にアモ
ルファス状態で形成された第２の半導体層と、該第２の
半導体層の上に形成された保護膜とを有する温度測定用
基板を準備する第１の工程と、温度測定用基板をデバイ
ス製造装置に投入した後、該デバイス製造装置により、
温度測定用基板に所定の時間熱を加える第２の工程と、
熱を加えられた第２の半導体層における第１の半導体層
との界面が、アモルファス状態から結晶状態に回復する
際の回復レートの値を算出する第３の工程と、回復レー
トの値と該回復レートの値に対する温度との関係から、
熱を加えられた温度測定用基板の温度を測定する第４の
工程とを備えている。
熱を発生するデバイス製造装置に投入された温度測定用
基板を用いる温度測定方法を対象とし、結晶状態で形成
された第１の半導体層と、該第１の半導体層の上にアモ
ルファス状態で形成された第２の半導体層と、該第２の
半導体層の上に形成された保護膜とを有する温度測定用
基板を準備する第１の工程と、温度測定用基板をデバイ
ス製造装置に投入した後、該デバイス製造装置により、
温度測定用基板に所定の時間熱を加える第２の工程と、
熱を加えられた第２の半導体層における第１の半導体層
との界面が、アモルファス状態から結晶状態に回復する
際の回復レートの値を算出する第３の工程と、回復レー
トの値と該回復レートの値に対する温度との関係から、
熱を加えられた温度測定用基板の温度を測定する第４の
工程とを備えている。
【００１５】本発明の温度測定方法によると、温度測定
用基板がアモルファス状態の第２の半導体層の上に形成
された保護膜を有しているため、第２の半導体層の表面
がプラズマに直接さらされることがなくなるので、第２
の半導体層の上部の酸化による減少を防止することがで
きる。その結果、第２の半導体層の熱処理後の厚さから
算出する温度換算用の回復レートの値を正確に求めるこ
とができる。
用基板がアモルファス状態の第２の半導体層の上に形成
された保護膜を有しているため、第２の半導体層の表面
がプラズマに直接さらされることがなくなるので、第２
の半導体層の上部の酸化による減少を防止することがで
きる。その結果、第２の半導体層の熱処理後の厚さから
算出する温度換算用の回復レートの値を正確に求めるこ
とができる。
【００１６】本発明の温度測定方法において、第１の半
導体層及び第２の半導体層がシリコンからなり、保護膜
が酸化シリコンからなることが好ましい。
導体層及び第２の半導体層がシリコンからなり、保護膜
が酸化シリコンからなることが好ましい。
【００１７】本発明の温度測定方法において、温度測定
用基板が保護膜の上に形成された金属を含む導電性保護
膜を有していることが好ましい。ここで、熱処理後の第
２の半導体層の厚さを測定する際に、熱処理装置が成膜
装置であるとすると、第２の半導体層の層厚の測定時に
は、成膜装置による堆積膜を除去しなければならない。
このとき、堆積膜と保護膜とのエッチング選択比が小さ
い場合には、堆積膜の除去時に保護膜も同時にエッチン
グされてしまう。従って、第２の半導体層が実質的にエ
ッチストップ層となるため、保護膜が除去された後、第
２の半導体層の上部がダメージを受ける。しかしなが
ら、保護膜の上に金属を含む導電性保護膜を設けておく
と、堆積膜と保護膜とのエッチング選択比に依らずに堆
積膜を除去することができるので、第２の半導体層がエ
ッチングダメージを被ることがない。
用基板が保護膜の上に形成された金属を含む導電性保護
膜を有していることが好ましい。ここで、熱処理後の第
２の半導体層の厚さを測定する際に、熱処理装置が成膜
装置であるとすると、第２の半導体層の層厚の測定時に
は、成膜装置による堆積膜を除去しなければならない。
このとき、堆積膜と保護膜とのエッチング選択比が小さ
い場合には、堆積膜の除去時に保護膜も同時にエッチン
グされてしまう。従って、第２の半導体層が実質的にエ
ッチストップ層となるため、保護膜が除去された後、第
２の半導体層の上部がダメージを受ける。しかしなが
ら、保護膜の上に金属を含む導電性保護膜を設けておく
と、堆積膜と保護膜とのエッチング選択比に依らずに堆
積膜を除去することができるので、第２の半導体層がエ
ッチングダメージを被ることがない。
【００１８】本発明の温度測定方法において、回復レー
トは第２の半導体層の減少量を所定の時間で除して算出
することが好ましい。
トは第２の半導体層の減少量を所定の時間で除して算出
することが好ましい。
【００１９】本発明の温度測定方法において、第１の工
程が第２の半導体層の厚さを測定して初期値を得る工程
を含み、第２の工程が保護膜の上に堆積膜を堆積する工
程を含み、第３の工程が堆積膜を除去した後、第２の半
導体層における熱処理後の厚さを測定し、第２の半導体
層の厚さの初期値と熱処理後の厚さとの差からなる第２
の半導体層の減少量と、所定の時間とにより、回復レー
トの値を算出する工程を含むことが好ましい。
程が第２の半導体層の厚さを測定して初期値を得る工程
を含み、第２の工程が保護膜の上に堆積膜を堆積する工
程を含み、第３の工程が堆積膜を除去した後、第２の半
導体層における熱処理後の厚さを測定し、第２の半導体
層の厚さの初期値と熱処理後の厚さとの差からなる第２
の半導体層の減少量と、所定の時間とにより、回復レー
トの値を算出する工程を含むことが好ましい。
【００２０】また、本発明の温度測定方法において、第
１の工程が第２の半導体層の厚さを測定して初期値を得
る工程と、保護膜の上に金属を含む導電性保護膜を堆積
する工程とを含み、第２の工程が導電性保護膜の上に堆
積膜を堆積する工程を含み、第３の工程が堆積膜及び導
電性保護膜を除去した後、第２の半導体層における熱処
理後の厚さを測定し、第２の半導体層の厚さの初期値と
熱処理後の厚さとの差からなる第２の半導体層の減少量
と、所定の時間とにより、回復レートの値を算出する工
程を含むことが好ましい。
１の工程が第２の半導体層の厚さを測定して初期値を得
る工程と、保護膜の上に金属を含む導電性保護膜を堆積
する工程とを含み、第２の工程が導電性保護膜の上に堆
積膜を堆積する工程を含み、第３の工程が堆積膜及び導
電性保護膜を除去した後、第２の半導体層における熱処
理後の厚さを測定し、第２の半導体層の厚さの初期値と
熱処理後の厚さとの差からなる第２の半導体層の減少量
と、所定の時間とにより、回復レートの値を算出する工
程を含むことが好ましい。
【００２１】本発明の温度測定方法において、温度測定
用基板の径が約３０．５ｃｍ（１２インチ）以上である
ことが好ましい。
用基板の径が約３０．５ｃｍ（１２インチ）以上である
ことが好ましい。
【００２２】本発明の温度測定方法において、測定する
温度範囲が約４００℃〜６００℃であることが好まし
い。
温度範囲が約４００℃〜６００℃であることが好まし
い。
【００２３】本発明の温度測定方法において、デバイス
製造装置がプラズマ装置であることが好ましい。
製造装置がプラズマ装置であることが好ましい。
【００２４】本発明に係る温度測定用基板は、熱を発生
するデバイス製造装置に投入された半導体基板の基板温
度を測定するための温度測定用基板を対象とし、結晶状
態で形成された第１の半導体層と、第１の半導体層の上
にアモルファス状態で形成された第２の半導体層と、第
２の半導体層の上に形成された保護膜とを備えている。
するデバイス製造装置に投入された半導体基板の基板温
度を測定するための温度測定用基板を対象とし、結晶状
態で形成された第１の半導体層と、第１の半導体層の上
にアモルファス状態で形成された第２の半導体層と、第
２の半導体層の上に形成された保護膜とを備えている。
【００２５】本発明の温度測定用基板において、第１の
半導体層及び第２の半導体層がシリコンからなり、保護
膜が酸化シリコンからなることが好ましい。
半導体層及び第２の半導体層がシリコンからなり、保護
膜が酸化シリコンからなることが好ましい。
【００２６】本発明の温度測定用基板は、保護膜の上に
形成された金属を含む導電性保護膜をさらに備えている
ことが好ましい。
形成された金属を含む導電性保護膜をさらに備えている
ことが好ましい。
【００２７】本発明の温度測定用基板において、その径
が約３０．５ｃｍ（１２インチ）以上であることが好ま
しい。
が約３０．５ｃｍ（１２インチ）以上であることが好ま
しい。
【００２８】本発明の温度測定用基板において、測定す
る温度範囲が約４００℃〜６００℃であることが好まし
い。
る温度範囲が約４００℃〜６００℃であることが好まし
い。
【００２９】本発明の温度測定用基板において、デバイ
ス製造装置がプラズマ装置であることが好ましい。
ス製造装置がプラズマ装置であることが好ましい。
【００３０】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
の実施形態について図面を参照しながら説明する。
【００３１】図１は本発明の第１の実施形態に係る温度
測定方法に用いる温度測定用ウェハの断面構成を示して
いる。
測定方法に用いる温度測定用ウェハの断面構成を示して
いる。
【００３２】図１に示すように、第１の実施形態に係る
温度測定用ウェハ１０は、例えば、単結晶シリコンから
なる第１の半導体層１１ａと、該第１の半導体層１１ａ
の上部に形成された厚さが４１ｎｍのアモルファスシリ
コンからなる第２の半導体層１１ｂと、該第２の半導体
層１１ｂの上に形成された厚さが約３ｎｍの酸化シリコ
ンからなる保護膜１２とにより構成されている。
温度測定用ウェハ１０は、例えば、単結晶シリコンから
なる第１の半導体層１１ａと、該第１の半導体層１１ａ
の上部に形成された厚さが４１ｎｍのアモルファスシリ
コンからなる第２の半導体層１１ｂと、該第２の半導体
層１１ｂの上に形成された厚さが約３ｎｍの酸化シリコ
ンからなる保護膜１２とにより構成されている。
【００３３】以下、前記のように構成された温度測定用
ウェハ１０の形成方法を図２（ａ）及び図２（ｂ）を用
いて説明する。
ウェハ１０の形成方法を図２（ａ）及び図２（ｂ）を用
いて説明する。
【００３４】まず、図２（ａ）に示すように、シリコン
ウェハ１１Ａを一酸化二窒素（Ｎ2Ｏ）雰囲気で熱酸化
処理を行なって、シリコンウェハ１１Ａの上部に厚さが
約３ｎｍの酸化シリコン（ＳｉＯ2 ）からなる保護膜１
２を形成する。
ウェハ１１Ａを一酸化二窒素（Ｎ2Ｏ）雰囲気で熱酸化
処理を行なって、シリコンウェハ１１Ａの上部に厚さが
約３ｎｍの酸化シリコン（ＳｉＯ2 ）からなる保護膜１
２を形成する。
【００３５】次に、図２（ｂ）に示すように、シリコン
ウェハ１１Ａに、加速エネルギーが約３０ｋｅＶ及びド
ーズ量が約３×１０14ｃｍ-2の注入条件で、保護膜１２
を介してヒ素（Ａｓ）イオンを注入することにより、シ
リコンウェハ１１Ａに厚さが４１ｎｍのアモルファスシ
リコンからなる第２の半導体層１１ｂを形成する。これ
により、シリコンウェハ１１Ａの第２の半導体層１１ｂ
を除く部分は単結晶シリコンからなる第１の半導体層１
１ａとなる。
ウェハ１１Ａに、加速エネルギーが約３０ｋｅＶ及びド
ーズ量が約３×１０14ｃｍ-2の注入条件で、保護膜１２
を介してヒ素（Ａｓ）イオンを注入することにより、シ
リコンウェハ１１Ａに厚さが４１ｎｍのアモルファスシ
リコンからなる第２の半導体層１１ｂを形成する。これ
により、シリコンウェハ１１Ａの第２の半導体層１１ｂ
を除く部分は単結晶シリコンからなる第１の半導体層１
１ａとなる。
【００３６】以下、温度測定用ウェハ１０をプラズマＣ
ＶＤ装置に適用する場合の温度測定方法を図面に基づい
て説明する。
ＶＤ装置に適用する場合の温度測定方法を図面に基づい
て説明する。
【００３７】まず、図３に示すように、プラズマＣＶＤ
装置５０の反応室５１に第１の温度測定用ウェハ１０を
その保護膜１２が電極５２と対向するように投入する。
装置５０の反応室５１に第１の温度測定用ウェハ１０を
その保護膜１２が電極５２と対向するように投入する。
【００３８】続いて、例えば、四フッ化ケイ素（ＳｉＦ
4 ）、モノシラン（ＳｉＨ4 ）及び一酸化二窒素（Ｎ2
Ｏ）を原料とし、所定の温度をＴとして、第１の温度測
定用ウェハ１０の保護膜１２の上にＦＳＧ膜を１０秒間
堆積する。
4 ）、モノシラン（ＳｉＨ4 ）及び一酸化二窒素（Ｎ2
Ｏ）を原料とし、所定の温度をＴとして、第１の温度測
定用ウェハ１０の保護膜１２の上にＦＳＧ膜を１０秒間
堆積する。
【００３９】次に、プラズマＣＶＤ法により成膜された
第１の温度測定用ウェハ１０と成膜されていない第２の
温度測定用ウェハ１０とを交換して、前回と同一の成膜
条件でＦＳＧ膜を３０秒間堆積する。同様に、成膜時間
のみを５０秒として第３の温度測定用ウェハ１０の上に
ＦＳＧ膜を５０秒間堆積する。なお、ＦＳＧ膜とは、フ
ッ素がドープされたシリコン酸化膜である。
第１の温度測定用ウェハ１０と成膜されていない第２の
温度測定用ウェハ１０とを交換して、前回と同一の成膜
条件でＦＳＧ膜を３０秒間堆積する。同様に、成膜時間
のみを５０秒として第３の温度測定用ウェハ１０の上に
ＦＳＧ膜を５０秒間堆積する。なお、ＦＳＧ膜とは、フ
ッ素がドープされたシリコン酸化膜である。
【００４０】［表１］にＦＳＧ膜の堆積時間と残留アモ
ルファス層の膜厚との関係を示す。
ルファス層の膜厚との関係を示す。
【００４１】
【表１】
【００４２】続いて、ＦＳＧ膜の成膜後の温度測定用ウ
ェハ１０における第２の半導体層１１ｂ（＝残留アモル
ファス層）の厚さの測定方法を図４（ａ）〜図４（ｃ）
に基づいて説明する。
ェハ１０における第２の半導体層１１ｂ（＝残留アモル
ファス層）の厚さの測定方法を図４（ａ）〜図４（ｃ）
に基づいて説明する。
【００４３】まず、図４（ａ）は成膜前の温度測定用ウ
ェハ１０の断面構成を示している。ここでは、第２の半
導体層１１ｂの厚さの初期値をｔ０とする。
ェハ１０の断面構成を示している。ここでは、第２の半
導体層１１ｂの厚さの初期値をｔ０とする。
【００４４】次の図４（ｂ）は保護膜１２の上にＦＳＧ
膜３０が成膜された後の温度測定用ウェハ１０の断面構
成を示している。ここで、第２の半導体層１１ｂにおけ
るＦＳＧ膜の堆積時の温度Ｔによる熱処理後の厚さをｔ
１とすると、図４（ｂ）に示すように、第２の半導体層
１１ｂの厚さは初期値のｔ０からｔ１に減少する。ま
た、図４（ｂ）及び図４（ｃ）に示す第１の半導体層１
１ａにおける破線は、図４（ａ）に示す熱処理前の第１
の半導体層１１ａと第２の半導体層１１ｂと界面の位置
を表わしている。
膜３０が成膜された後の温度測定用ウェハ１０の断面構
成を示している。ここで、第２の半導体層１１ｂにおけ
るＦＳＧ膜の堆積時の温度Ｔによる熱処理後の厚さをｔ
１とすると、図４（ｂ）に示すように、第２の半導体層
１１ｂの厚さは初期値のｔ０からｔ１に減少する。ま
た、図４（ｂ）及び図４（ｃ）に示す第１の半導体層１
１ａにおける破線は、図４（ａ）に示す熱処理前の第１
の半導体層１１ａと第２の半導体層１１ｂと界面の位置
を表わしている。
【００４５】次に、図４（ｃ）に示すように、ＦＳＧ膜
３０と保護膜１２とをバッファードフッ酸を用いたウエ
ットエッチングにより除去して、第２の半導体層１１ｂ
を露出する。第１の実施形態においては、保護膜１２に
酸化シリコンを用いているため、該保護膜１２はＦＳＧ
膜３０に対してエッチング選択性をほとんど有さない。
従って、この場合は、ＦＳＧ膜３０と保護膜１２とが同
時に除去される。なお、保護膜１２をシリコン窒化膜と
すれば、ＦＳＧ膜３０のみを選択的に除去することが可
能となる。従って、分光エリプソメトリ装置により第２
の半導体層１１ｂの厚さｔ１を測定するには、少なくと
もＦＳＧ膜３０を除去すれば良い。
３０と保護膜１２とをバッファードフッ酸を用いたウエ
ットエッチングにより除去して、第２の半導体層１１ｂ
を露出する。第１の実施形態においては、保護膜１２に
酸化シリコンを用いているため、該保護膜１２はＦＳＧ
膜３０に対してエッチング選択性をほとんど有さない。
従って、この場合は、ＦＳＧ膜３０と保護膜１２とが同
時に除去される。なお、保護膜１２をシリコン窒化膜と
すれば、ＦＳＧ膜３０のみを選択的に除去することが可
能となる。従って、分光エリプソメトリ装置により第２
の半導体層１１ｂの厚さｔ１を測定するには、少なくと
もＦＳＧ膜３０を除去すれば良い。
【００４６】その後、分光エリプソメトリ装置により、
第１〜第３の温度測定用基板１０における各第２の半導
体層１１ｂの厚さｔ１を、それぞれの全面にわたる複数
の測定ポイントにおいて測定する。
第１〜第３の温度測定用基板１０における各第２の半導
体層１１ｂの厚さｔ１を、それぞれの全面にわたる複数
の測定ポイントにおいて測定する。
【００４７】図５は成膜時間と第２の半導体層（残留ア
モルファス層）の厚さとの関係を示している。ここで、
図５の縦軸は残留アモルファス層の厚さｔ１を表わし、
横軸はＦＳＧ膜３０の成膜時間を表わしている。また、
実線は第１の実施形態に係る温度測定用ウェハを用いた
場合を表わし、破線は図１０（ａ）に示すように保護膜
を有さない従来の温度測定用ウェハ１０を用いた場合を
表わしている。
モルファス層）の厚さとの関係を示している。ここで、
図５の縦軸は残留アモルファス層の厚さｔ１を表わし、
横軸はＦＳＧ膜３０の成膜時間を表わしている。また、
実線は第１の実施形態に係る温度測定用ウェハを用いた
場合を表わし、破線は図１０（ａ）に示すように保護膜
を有さない従来の温度測定用ウェハ１０を用いた場合を
表わしている。
【００４８】図５に示すように、成膜時間、すなわち温
度測定用ウェハ１０に熱が加えられる時間にほぼ比例し
て残留アモルファス層の厚さが減少することが分かる。
度測定用ウェハ１０に熱が加えられる時間にほぼ比例し
て残留アモルファス層の厚さが減少することが分かる。
【００４９】以下、図５に示す残留アモルファス層の減
少量から、第１の実施形態に係る温度測定用ウェハ１０
がさらされた実温度を求める方法を説明する。
少量から、第１の実施形態に係る温度測定用ウェハ１０
がさらされた実温度を求める方法を説明する。
【００５０】例えば、実線で示すグラフにおいて、成膜
時間が１０秒〜３０秒の間は、残留アモルファス層の厚
さが３８．７ｎｍから３６．１ｎｍに減少することか
ら、アモルファス層の回復レートの値は、２．６ｎｍ／
２０秒、すなわち７．８ｎｍ／ｍｉｎとなる。この回復
レートの値を前述した図１１に示す換算グラフに適用す
ることにより、測定を行なったプラズマＣＶＤ装置によ
って温度測定用ウェハが到達した実温度は５３０℃であ
ることが分かる。
時間が１０秒〜３０秒の間は、残留アモルファス層の厚
さが３８．７ｎｍから３６．１ｎｍに減少することか
ら、アモルファス層の回復レートの値は、２．６ｎｍ／
２０秒、すなわち７．８ｎｍ／ｍｉｎとなる。この回復
レートの値を前述した図１１に示す換算グラフに適用す
ることにより、測定を行なったプラズマＣＶＤ装置によ
って温度測定用ウェハが到達した実温度は５３０℃であ
ることが分かる。
【００５１】一方、破線に示した従来例に係る温度測定
用ウェハを用いた場合には、成膜時間が１０秒〜３０秒
の間の残留アモルファス層の減少量はほぼ４．７ｎｍで
あるため、アモルファス層の回復レートの値は、第１の
実施形態の場合と比べて大きくなる。このため、図１１
の換算グラフによる温度測定用ウェハの実温度への換算
値に、残留アモルファス層の減少量の増大による誤差が
含まれるので、換算温度が実温度よりも高くなってしま
う。
用ウェハを用いた場合には、成膜時間が１０秒〜３０秒
の間の残留アモルファス層の減少量はほぼ４．７ｎｍで
あるため、アモルファス層の回復レートの値は、第１の
実施形態の場合と比べて大きくなる。このため、図１１
の換算グラフによる温度測定用ウェハの実温度への換算
値に、残留アモルファス層の減少量の増大による誤差が
含まれるので、換算温度が実温度よりも高くなってしま
う。
【００５２】以上、説明したように、第１の実施形態に
よると、温度測定用ウェハの上面にアモルファスシリコ
ンからなる第２の半導体層１１ｂを覆う保護膜１２を形
成しているため、第２の半導体層１１ｂの上部がプラズ
マにより酸化されることを防止できる。その結果、プラ
ズマＣＶＤ装置のプラズマではなく熱によって、第２の
半導体層１１ｂのアモルファス状態から結晶状態への回
復レートの値を求めることができるので、温度測定用ウ
ェハの温度及び該ウェハの面内における温度分布をより
正確に求めることができる。
よると、温度測定用ウェハの上面にアモルファスシリコ
ンからなる第２の半導体層１１ｂを覆う保護膜１２を形
成しているため、第２の半導体層１１ｂの上部がプラズ
マにより酸化されることを防止できる。その結果、プラ
ズマＣＶＤ装置のプラズマではなく熱によって、第２の
半導体層１１ｂのアモルファス状態から結晶状態への回
復レートの値を求めることができるので、温度測定用ウ
ェハの温度及び該ウェハの面内における温度分布をより
正確に求めることができる。
【００５３】また、保護膜１２は、第２の半導体層１１
ｂの上部がプラズマにより酸化されることを防止するだ
けでなく、該第２の半導体層１１ｂを形成する際のイオ
ン注入工程においてヒ素イオン以外の汚染物質が第２の
半導体層１１ｂに導入されることをも防止することがで
きる。
ｂの上部がプラズマにより酸化されることを防止するだ
けでなく、該第２の半導体層１１ｂを形成する際のイオ
ン注入工程においてヒ素イオン以外の汚染物質が第２の
半導体層１１ｂに導入されることをも防止することがで
きる。
【００５４】また、温度測定用ウェハ１０は、製品とな
る半導体チップと同一のシリコンウェハを用いて形成さ
れているため、デバイス製造装置に投入されるシリコン
ウェハの実温度を測定することができる。
る半導体チップと同一のシリコンウェハを用いて形成さ
れているため、デバイス製造装置に投入されるシリコン
ウェハの実温度を測定することができる。
【００５５】その上、図６に示すように、温度測定用ウ
ェハ１０におけるアモルファス状態から結晶状態への回
復レートの分布を測定することにより、ウェハの面内に
おける温度分布をウェハの中心部のみならず周辺部をも
含めてより正確に測定することができる。従って、面内
の温度分布にばらつきが生じやすい、径が３０．５ｃｍ
（１２インチ）以上のウェハであっても、その温度管理
を確実に且つ容易に行なうことができる。
ェハ１０におけるアモルファス状態から結晶状態への回
復レートの分布を測定することにより、ウェハの面内に
おける温度分布をウェハの中心部のみならず周辺部をも
含めてより正確に測定することができる。従って、面内
の温度分布にばらつきが生じやすい、径が３０．５ｃｍ
（１２インチ）以上のウェハであっても、その温度管理
を確実に且つ容易に行なうことができる。
【００５６】なお、第１の実施形態においては、デバイ
ス製造装置として、プラズマＣＶＤ装置を用いて、ＦＳ
Ｇ膜を成膜する際のウェハ温度の測定を行なったが、こ
れに限られない。
ス製造装置として、プラズマＣＶＤ装置を用いて、ＦＳ
Ｇ膜を成膜する際のウェハ温度の測定を行なったが、こ
れに限られない。
【００５７】すなわち、温度測定用ウェハ１０におい
て、保護膜１２を第２の半導体層１１ｂの上に設けない
構成とすると、第２の半導体層１１ｂのエピタキシャル
成長のみによる減少量を正しく評価することができず、
その結果、回復レートの値の算出に誤差が生じるような
デバイス製造装置に適用することができる。
て、保護膜１２を第２の半導体層１１ｂの上に設けない
構成とすると、第２の半導体層１１ｂのエピタキシャル
成長のみによる減少量を正しく評価することができず、
その結果、回復レートの値の算出に誤差が生じるような
デバイス製造装置に適用することができる。
【００５８】例えば、プラズマＣＶＤ装置を用いて、フ
ッ素がドープされない酸化シリコンを成膜する際のウェ
ハの温度測定を行なってもよい。
ッ素がドープされない酸化シリコンを成膜する際のウェ
ハの温度測定を行なってもよい。
【００５９】また、プラズマＣＶＤ装置に代えて、プラ
ズマエッチング装置を用いる際のウェハの温度測定に用
いてもよい。
ズマエッチング装置を用いる際のウェハの温度測定に用
いてもよい。
【００６０】また、熱ＣＶＤ装置を用いてポリシリコン
を成膜する際のウェハの温度測定に用いてもよい。ま
た、スパッタ装置を用いる際のウェハの温度測定に用い
てもよい。
を成膜する際のウェハの温度測定に用いてもよい。ま
た、スパッタ装置を用いる際のウェハの温度測定に用い
てもよい。
【００６１】ところで、第１の実施形態においては、ウ
ェハの温度測定範囲を約４００℃〜６００℃程度に設定
している。これは、４００℃以下では、温度測定用ウェ
ハ１０にシリコンを用いていることから、第２の半導体
層１１ｂの結晶化の速度、すなわち第２の半導体層１１
ｂの厚さの減少速度が小さくなり過ぎ、逆に６００℃以
上では、厚さの減少速度が大きくなり過ぎるため、いず
れも回復レートの値を厳密に評価できなくなる虞がある
からである。
ェハの温度測定範囲を約４００℃〜６００℃程度に設定
している。これは、４００℃以下では、温度測定用ウェ
ハ１０にシリコンを用いていることから、第２の半導体
層１１ｂの結晶化の速度、すなわち第２の半導体層１１
ｂの厚さの減少速度が小さくなり過ぎ、逆に６００℃以
上では、厚さの減少速度が大きくなり過ぎるため、いず
れも回復レートの値を厳密に評価できなくなる虞がある
からである。
【００６２】例えば、温度測定用ウェハ１０の第２の半
導体層１１ｂをヒ素イオンの注入により形成した場合に
は、測定可能な温度範囲は、注入条件にも依るが、ほぼ
４７５℃〜５７５℃である。また、シリコン（Ｓｉ）を
注入すると回復レートの値が小さくなり、測定範囲がヒ
素の場合と比べて高温側にずれるため、６００℃程度ま
で測定することができるようになる。また、ゲルマニウ
ム（Ｇｅ）とホウ素（Ｂ）とを注入すると測定範囲が低
温側にずれるため、４００℃程度から測定することがで
きるようになる。
導体層１１ｂをヒ素イオンの注入により形成した場合に
は、測定可能な温度範囲は、注入条件にも依るが、ほぼ
４７５℃〜５７５℃である。また、シリコン（Ｓｉ）を
注入すると回復レートの値が小さくなり、測定範囲がヒ
素の場合と比べて高温側にずれるため、６００℃程度ま
で測定することができるようになる。また、ゲルマニウ
ム（Ｇｅ）とホウ素（Ｂ）とを注入すると測定範囲が低
温側にずれるため、４００℃程度から測定することがで
きるようになる。
【００６３】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００６４】図７は本発明の第２の実施形態に係る温度
測定方法に用いる温度測定用ウェハの断面構成を示して
いる。図７において、図１に示す構成部材と同一の構成
部材には同一の符号を付すことにより説明を省略する。
測定方法に用いる温度測定用ウェハの断面構成を示して
いる。図７において、図１に示す構成部材と同一の構成
部材には同一の符号を付すことにより説明を省略する。
【００６５】図７に示すように、第２の実施形態に係る
温度測定用ウェハ２０は、保護膜１２の上に形成され
た、例えば窒化チタン（ＴｉＮ）からなる導電性保護膜
１３を有している。
温度測定用ウェハ２０は、保護膜１２の上に形成され
た、例えば窒化チタン（ＴｉＮ）からなる導電性保護膜
１３を有している。
【００６６】以下、前記のように構成された温度測定用
ウェハ２０の形成方法を図８（ａ）〜図８（ｃ）を用い
て説明する。
ウェハ２０の形成方法を図８（ａ）〜図８（ｃ）を用い
て説明する。
【００６７】まず、図８（ａ）に示すように、シリコン
ウェハ１１Ａを一酸化二窒素（Ｎ2Ｏ）雰囲気で熱酸化
処理を行なって、シリコンウェハ１１Ａの上部に厚さが
約３ｎｍの酸化シリコンからなる保護膜１２を形成す
る。
ウェハ１１Ａを一酸化二窒素（Ｎ2Ｏ）雰囲気で熱酸化
処理を行なって、シリコンウェハ１１Ａの上部に厚さが
約３ｎｍの酸化シリコンからなる保護膜１２を形成す
る。
【００６８】次に、図８（ｂ）に示すように、シリコン
ウェハ１１Ａに、加速エネルギーが約３０ｋｅＶ及びド
ーズ量が約３×１０14ｃｍ-2の注入条件で保護膜１２を
介してヒ素イオンを注入することにより、シリコンウェ
ハ１１Ａにアモルファスシリコンからなる第２の半導体
層１１ｂを形成する。これにより、シリコンウェハ１１
Ａの第２の半導体層１１ｂを除く部分は単結晶シリコン
からなる第１の半導体層１１ａとなる。
ウェハ１１Ａに、加速エネルギーが約３０ｋｅＶ及びド
ーズ量が約３×１０14ｃｍ-2の注入条件で保護膜１２を
介してヒ素イオンを注入することにより、シリコンウェ
ハ１１Ａにアモルファスシリコンからなる第２の半導体
層１１ｂを形成する。これにより、シリコンウェハ１１
Ａの第２の半導体層１１ｂを除く部分は単結晶シリコン
からなる第１の半導体層１１ａとなる。
【００６９】次に、図８（ｃ）に示すように、例えばス
パッタ法により、保護膜１２上に窒化チタンからなる導
電性保護膜１３を形成する。これにより、最表面に導電
性保護膜１３が形成された温度測定用ウェハ２０を得る
ことができる。
パッタ法により、保護膜１２上に窒化チタンからなる導
電性保護膜１３を形成する。これにより、最表面に導電
性保護膜１３が形成された温度測定用ウェハ２０を得る
ことができる。
【００７０】以下、温度測定用ウェハ２０を、一例とし
てプラズマＣＶＤ装置に適用する場合の温度測定方法を
図面に基づいて説明する。
てプラズマＣＶＤ装置に適用する場合の温度測定方法を
図面に基づいて説明する。
【００７１】図９（ａ）は成膜前の温度測定用ウェハ２
０の断面構成を示している。ここでは、第２の半導体層
１１ｂの厚さの初期値をｔ０としている。また、図９
（ｂ）〜図９（ｄ）に示す第１の半導体層１１ａにおけ
る破線は、図９（ａ）に示す熱処理前の第１の半導体層
１１ａと第２の半導体層１１ｂと界面の位置を表わして
いる。
０の断面構成を示している。ここでは、第２の半導体層
１１ｂの厚さの初期値をｔ０としている。また、図９
（ｂ）〜図９（ｄ）に示す第１の半導体層１１ａにおけ
る破線は、図９（ａ）に示す熱処理前の第１の半導体層
１１ａと第２の半導体層１１ｂと界面の位置を表わして
いる。
【００７２】図９（ｂ）は導電性保護膜１３の上にＦＳ
Ｇ膜３０が成膜された後（成膜中にウェハ２０には熱が
加えられる）の温度測定用ウェハ２０の断面構成を示し
ている。ここで、第２の半導体層１１ｂの成膜中の熱に
よる熱処理後の厚さをｔ１とすると、第２の半導体層１
１ｂの厚さは初期値のｔ０からｔ１に減少する。
Ｇ膜３０が成膜された後（成膜中にウェハ２０には熱が
加えられる）の温度測定用ウェハ２０の断面構成を示し
ている。ここで、第２の半導体層１１ｂの成膜中の熱に
よる熱処理後の厚さをｔ１とすると、第２の半導体層１
１ｂの厚さは初期値のｔ０からｔ１に減少する。
【００７３】次に、図９（ｃ）に示すように、ＦＳＧ膜
３０をバッファードフッ酸を用いたウエットエッチング
により除去して、導電性保護膜１３を露出する。
３０をバッファードフッ酸を用いたウエットエッチング
により除去して、導電性保護膜１３を露出する。
【００７４】このように、第２の実施形態においては、
導電性保護膜１３は窒化チタンからなるため、ＦＳＧ膜
３０の導電性保護膜１３に対するエッチング選択比を大
きく取れるので、ＦＳＧ膜３０のみを選択的に除去する
ことができる。
導電性保護膜１３は窒化チタンからなるため、ＦＳＧ膜
３０の導電性保護膜１３に対するエッチング選択比を大
きく取れるので、ＦＳＧ膜３０のみを選択的に除去する
ことができる。
【００７５】次に、図９（ｄ）に示すように、塩素（Ｃ
ｌ2 ）ガス等をエッチングガスに用いることにより、導
電性保護膜１３を保護膜１２に対して選択的に除去す
る。
ｌ2 ）ガス等をエッチングガスに用いることにより、導
電性保護膜１３を保護膜１２に対して選択的に除去す
る。
【００７６】その後、分光エリプソメトリ装置により、
温度測定用ウェハ２０の全面にわたる複数の測定ポイン
トにおいて第２の半導体層１１ｂの厚さｔ１を、保護膜
１２を介して測定する。続いて、第２の半導体層１１ｂ
の膜厚の初期値ｔ０、その熱処理後の膜厚ｔ１、及びＦ
ＳＧ膜の成膜時の熱処理時間ａを用いて、回復レートＲ
を求めると、図１１に示す換算グラフから基板温度を求
めることができる。
温度測定用ウェハ２０の全面にわたる複数の測定ポイン
トにおいて第２の半導体層１１ｂの厚さｔ１を、保護膜
１２を介して測定する。続いて、第２の半導体層１１ｂ
の膜厚の初期値ｔ０、その熱処理後の膜厚ｔ１、及びＦ
ＳＧ膜の成膜時の熱処理時間ａを用いて、回復レートＲ
を求めると、図１１に示す換算グラフから基板温度を求
めることができる。
【００７７】第２の実施形態によると、温度測定用ウェ
ハ２０は、酸化シリコンからなる保護膜１２の上に該保
護膜１２を覆う窒化チタンからなる導電性保護膜１３を
設けているため、プラズマＣＶＤ装置により成膜された
ＦＳＧ膜３０のみを選択的にエッチング除去することが
できる。すなわち、導電性保護膜１３は、ＦＳＧ膜３０
のエッチングストッパ層として機能する。
ハ２０は、酸化シリコンからなる保護膜１２の上に該保
護膜１２を覆う窒化チタンからなる導電性保護膜１３を
設けているため、プラズマＣＶＤ装置により成膜された
ＦＳＧ膜３０のみを選択的にエッチング除去することが
できる。すなわち、導電性保護膜１３は、ＦＳＧ膜３０
のエッチングストッパ層として機能する。
【００７８】また、導電性保護膜１３と保護膜１２との
間のエッチング選択比も大きいため、保護膜１２を第２
の半導体層１１ｂの上にそのまま残すことができる。こ
のため、第２の半導体層１１ｂの上部が削られことがな
くなり、第２の半導体層１１ｂの表面状態は成膜（熱処
理）前の状態が維持される。これにより、第２の半導体
層１１ｂにおける熱処理後の厚さｔ１の精度が向上する
ので、回復レートの値の精度も向上する。
間のエッチング選択比も大きいため、保護膜１２を第２
の半導体層１１ｂの上にそのまま残すことができる。こ
のため、第２の半導体層１１ｂの上部が削られことがな
くなり、第２の半導体層１１ｂの表面状態は成膜（熱処
理）前の状態が維持される。これにより、第２の半導体
層１１ｂにおける熱処理後の厚さｔ１の精度が向上する
ので、回復レートの値の精度も向上する。
【００７９】また、保護膜１２及び導電性保護膜１３
は、第２の半導体層１１ｂの上部が成膜時に酸化される
ことを防止するだけでなく、該第２の半導体層１１ｂを
形成する際のイオン注入工程においてヒ素イオン以外の
汚染物質が第２の半導体層１１ｂに導入されることをも
防止することができる。
は、第２の半導体層１１ｂの上部が成膜時に酸化される
ことを防止するだけでなく、該第２の半導体層１１ｂを
形成する際のイオン注入工程においてヒ素イオン以外の
汚染物質が第２の半導体層１１ｂに導入されることをも
防止することができる。
【００８０】なお、保護膜１２には酸化シリコンを用い
たが、これに代えて、窒化シリコン又は酸化窒化シリコ
ンを用いてもよい。
たが、これに代えて、窒化シリコン又は酸化窒化シリコ
ンを用いてもよい。
【００８１】また、導電性保護膜１３には窒化チタンを
用いたが、これに代えて、コバルト（Ｃｏ）、ニッケル
（Ｎｉ）又は白金（Ｐｔ）等の金属を用いてもよい。従
って、導電性保護膜１３を構成する金属又は金属化合物
を、例えば製品となる半導体チップのシリサイド化プロ
セスと一致させると、実際のプロセスと対応したウェハ
温度を測定することができる。
用いたが、これに代えて、コバルト（Ｃｏ）、ニッケル
（Ｎｉ）又は白金（Ｐｔ）等の金属を用いてもよい。従
って、導電性保護膜１３を構成する金属又は金属化合物
を、例えば製品となる半導体チップのシリサイド化プロ
セスと一致させると、実際のプロセスと対応したウェハ
温度を測定することができる。
【００８２】また、第１及び第２の実施形態において、
第１の半導体層１１ａをシリコンウェハから形成した
が、これに限られず、シリコン以外の材料からなる基板
上に第１の半導体層１１ａを成膜又は貼り合わせ等によ
り形成してもよい。
第１の半導体層１１ａをシリコンウェハから形成した
が、これに限られず、シリコン以外の材料からなる基板
上に第１の半導体層１１ａを成膜又は貼り合わせ等によ
り形成してもよい。
【００８３】また、第１の半導体層１１ａ及第２の半導
体層１１ｂはシリコンに限らず、ヒ化ガリウム（ＧａＡ
ｓ）、ゲルマニウム（Ｇｅ）又はリン化インジウム（Ｉ
ｎＰ）等を用いてもよい。
体層１１ｂはシリコンに限らず、ヒ化ガリウム（ＧａＡ
ｓ）、ゲルマニウム（Ｇｅ）又はリン化インジウム（Ｉ
ｎＰ）等を用いてもよい。
【００８４】
【発明の効果】本発明に係る温度測定方法によると、第
２の半導体層の表面が酸化により減少することを防止で
きるため、第２の半導体層の熱処理後の厚さから算出す
る温度換算用の回復レートの値をより正確に求めること
ができ、その結果、デバイス製造装置に投入された半導
体基板の基板の実温度を測定することができる。
２の半導体層の表面が酸化により減少することを防止で
きるため、第２の半導体層の熱処理後の厚さから算出す
る温度換算用の回復レートの値をより正確に求めること
ができ、その結果、デバイス製造装置に投入された半導
体基板の基板の実温度を測定することができる。
【図１】本発明の第１の実施形態に係る温度測定方法に
用いる温度測定用ウェハを示す構成断面図である。
用いる温度測定用ウェハを示す構成断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る温度測定用ウェハの形成方法を示す工程順の構成断
面図である。
係る温度測定用ウェハの形成方法を示す工程順の構成断
面図である。
【図３】本発明の第１の実施形態に係る温度測定方法を
実施するプラズマＣＶＤ装置の模式的な断面図である。
実施するプラズマＣＶＤ装置の模式的な断面図である。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る温度測定方法における温度測定用ウェハの工程順の構
成断面図である。
る温度測定方法における温度測定用ウェハの工程順の構
成断面図である。
【図５】本発明の第１の実施形態に係る温度測定方法に
よる成膜時間と残留アモルファス層（第２の半導体層）
の厚さとの関係を従来例と比較したグラフである。
よる成膜時間と残留アモルファス層（第２の半導体層）
の厚さとの関係を従来例と比較したグラフである。
【図６】本発明の第１の実施形態に係る温度測定方法に
より求めたウェハの面内の温度分布を示す平面図であ
る。
より求めたウェハの面内の温度分布を示す平面図であ
る。
【図７】本発明の第２の実施形態に係る温度測定方法に
用いる温度測定用ウェハを示す構成断面図である。
用いる温度測定用ウェハを示す構成断面図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る温度測定用ウェハの形成方法を示す工程順の構成断面
図である。
る温度測定用ウェハの形成方法を示す工程順の構成断面
図である。
【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る温度測定方法における温度測定用ウェハの工程順の構
成断面図である。
る温度測定方法における温度測定用ウェハの工程順の構
成断面図である。
【図１０】（ａ）及び（ｂ）は従来の温度測定用ウェハ
の製造方法を示す工程順の構成断面図である。
の製造方法を示す工程順の構成断面図である。
【図１１】アモルファス層の回復レートと温度との関係
を示すグラフである。
を示すグラフである。
１０ 温度測定用ウェハ
１１ａ 第１の半導体層
１１ｂ 第２の半導体層
１２ 保護膜
１３ 導電性保護膜
１１Ａ シリコンウェハ
２０ 温度測定用ウェハ
３０ ＦＳＧ膜
５０ プラズマＣＶＤ装置
５１ 反応室
５２ 電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/31
C23C 16/52
G01K 11/00
H01L 21/66
Claims (14)
- 【請求項１】 プラズマを用いてデバイスを製造するデ
バイス製造装置に投入された温度測定用基板を用いる温
度測定方法であって、 結晶状態で形成された第１の半導体層と、該第１の半導
体層の上にアモルファス状態で形成された第２の半導体
層とを形成する工程と、 前記 第２の半導体層の上にプラズマ酸化防止膜を形成す
る工程とを有する、温度測定用基板を準備する第１の工
程と、前記温度測定用基板を前記デバイス製造装置に投
入した後、該デバイス製造装置により、前記温度測定用
基板に所定の時間、前記プラズマを用いた処理を行なう
第２の工程と、 前記プラズマを用いた処理が行なわれた前記第２の半導
体層における前記第１の半導体層との界面が、アモルフ
ァス状態から結晶状態に回復する際の回復レートの値を
算出する第３の工程と、 前記回復レートの値と該回復レートの値に対する温度と
の関係から、前記プラズマを用いた処理が行なわれた前
記温度測定用基板の温度を測定する第４の工程とを備え
ていることを特徴とする温度測定方法。 - 【請求項２】 前記第１の半導体層及び第２の半導体層
はシリコンからなり、前記プラズマ酸化防止膜は酸化シ
リコンからなることを特徴とする請求項１に記載の温度
測定方法。 - 【請求項３】 熱を発生するデバイス製造装置に投入さ
れた温度測定用基板を用いる温度測定方法であって、 結晶状態で形成された第１の半導体層と、該第１の半導
体層の上にアモルファス状態で形成された第２の半導体
層と、該第２の半導体層の上に形成された保護膜と、該
保護膜の上に形成された金属を含む導電性保護膜とを有
する温度測定用基板を準備する第１の工程と、 前記温度測定用基板を前記デバイス製造装置に投入した
後、該デバイス製造装置により、前記温度測定用基板に
所定の時間熱を加える第２の工程と、 熱を加えられた前記第２の半導体層における前記第１の
半導体層との界面が、アモルファス状態から結晶状態に
回復する際の回復レートの値を算出する第３の工程と、 前記回復レートの値と該回復レートの値に対する温度と
の関係から、熱を加えられた前記温度測定用基板の温度
を測定する第４の工程とを備えていることを特徴とする
温度測定方法。 - 【請求項４】 前記回復レートは、前記第２の半導体層
の減少量を前記所定の時間で除して算出することを特徴
とする請求項１又は３に記載の温度測定方法。 - 【請求項５】 前記第１の工程は、前記第２の半導体層
の厚さを測定して初期値を得る工程を含み、 前記第２の工程は、前記プラズマ酸化膜防止膜の上に堆
積膜を堆積する工程を含み、 前記第３の工程は、 前記堆積膜を除去した後、前記第２の半導体層における
熱処理後の厚さを測定する工程と、 前記第２の半導体層の厚さの初期値とその熱処理後の厚
さとの差からなる前記第２の半導体層の減少量と、前記
所定の時間とにより、前記回復レートの値を算出する工
程を含むことを特徴とする請求項１に記載の温度測定方
法。 - 【請求項６】 前記第１の工程は、 前記第２の半導体層の厚さを測定して初期値を得る工程
を含み、 前記第２の工程は、前記導電性保護膜の上に堆積膜を堆
積する工程を含み、 前記第３の工程は、前記堆積膜及び前記導電性保護膜を
除去した後、前記第２の半導体層における熱処理後の厚
さを測定し、前記第２の半導体層の厚さの初期値とその
熱処理後の厚さとの差からなる前記第２の半導体層の減
少量と、前記所定の時間とにより、前記回復レートの値
を算出する工程を含むことを特徴とする請求項３に記載
の温度測定方法。 - 【請求項７】 前記温度測定用基板の径は約３０．５ｃ
ｍ以上であることを特徴とする請求項１又は３に記載の
温度測定方法。 - 【請求項８】 測定する温度範囲は約４００℃〜６００
℃であることを特徴とする請求項１又は３に記載の温度
測定方法。 - 【請求項９】 プラズマを用いてデバイスを製造するデ
バイス製造装置に投入された半導体基板の基板温度を測
定するための温度測定用基板であって、 結晶状態で形成された第１の半導体層と、 前記第１の半導体層の上にアモルファス状態で形成され
た第２の半導体層と、 前記第２の半導体層の上に形成されたプラズマ酸化防止
膜とを備えていることを特徴とする温度測定用基板。 - 【請求項１０】 前記第１の半導体層及び第２の半導体
層はシリコンからなり、前記プラズマ酸化防止膜は酸化
シリコンからなることを特徴とする請求項９に記載の温
度測定用基板。 - 【請求項１１】 熱を発生するデバイス製造装置に投入
された半導体基板の基板温度を測定するための温度測定
用基板であって、 結晶状態で形成された第１の半導体層と、 前記第１の半導体層の上にアモルファス状態で形成され
た第２の半導体層と、 前記第２の半導体層の上に形成された保護膜と、 前記保護膜の上に形成された金属を含む導電性保護膜と
を備えていることを特徴とする温度測定用基板。 - 【請求項１２】 前記金属を含む導電性保護膜は、窒化
チタン、コバルト、ニッケル又は白金からなることを特
徴とする請求項１１に記載の温度測定用基板。 - 【請求項１３】 径が約３０．５ｃｍ以上であることを
特徴とする請求項９又は１１に記載の温度測定用基板。 - 【請求項１４】 測定する温度範囲は約４００℃〜６０
０℃であることを特徴とする請求項９又は１１に記載の
温度測定用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296321A JP3512179B2 (ja) | 2000-11-02 | 2001-09-27 | 温度測定方法及びそれに用いる温度測定用基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335500 | 2000-11-02 | ||
| JP2000-335500 | 2000-11-02 | ||
| JP2001296321A JP3512179B2 (ja) | 2000-11-02 | 2001-09-27 | 温度測定方法及びそれに用いる温度測定用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203850A JP2002203850A (ja) | 2002-07-19 |
| JP3512179B2 true JP3512179B2 (ja) | 2004-03-29 |
Family
ID=26603326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296321A Expired - Lifetime JP3512179B2 (ja) | 2000-11-02 | 2001-09-27 | 温度測定方法及びそれに用いる温度測定用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512179B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4708769B2 (ja) * | 2004-11-25 | 2011-06-22 | 株式会社ジークエスト | シリコンウェハー用温度測定具 |
| EP3961169A4 (en) | 2019-04-26 | 2023-01-18 | Kwansei Gakuin Educational Foundation | TEMPERATURE DISTRIBUTION EVALUATION METHOD, TEMPERATURE DISTRIBUTION EVALUATION DEVICE AND DIP RANGE EVALUATION METHOD |
-
2001
- 2001-09-27 JP JP2001296321A patent/JP3512179B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002203850A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194971B2 (ja) | Ｃｖｄチャンバに導入されるプロセスガスをｃｖｄチャンバへの導入前に濾過するための装置 | |
| US4411734A (en) | Etching of tantalum silicide/doped polysilicon structures | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
| JPH065667B2 (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| US5214305A (en) | Polycide gate MOSFET for integrated circuits | |
| US5326724A (en) | Oxide-capped titanium silicide formation | |
| JP3689756B2 (ja) | 半導体素子のゲート電極形成方法 | |
| JP3512179B2 (ja) | 温度測定方法及びそれに用いる温度測定用基板 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JP2970555B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| US6616331B2 (en) | Method for predicting temperature and test wafer for use in temperature prediction | |
| US5401677A (en) | Method of metal silicide formation in integrated circuit devices | |
| US6255173B1 (en) | Method of forming gate electrode with titanium polycide structure | |
| US6806202B2 (en) | Method of removing silicon oxide from a surface of a substrate | |
| US6247842B1 (en) | Method of wafer temperature measurement | |
| US8354344B2 (en) | Methods for forming metal-germanide layers and devices obtained thereby | |
| US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
| JP3248262B2 (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP4014753B2 (ja) | 半導体装置の製造方法および膜厚測定方法 | |
| US20050233481A1 (en) | Novel development hastened stability of titanium nitride for APM etching rate monitor | |
| KR0179826B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JP3038961B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3512179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |