JP3511934B2 - 伝送路インタフェース・モジュール及び伝送システム - Google Patents
伝送路インタフェース・モジュール及び伝送システムInfo
- Publication number
- JP3511934B2 JP3511934B2 JP05400399A JP5400399A JP3511934B2 JP 3511934 B2 JP3511934 B2 JP 3511934B2 JP 05400399 A JP05400399 A JP 05400399A JP 5400399 A JP5400399 A JP 5400399A JP 3511934 B2 JP3511934 B2 JP 3511934B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- circuit
- transmission
- interface module
- line interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、伝送路インタフェ
ース・モジュール及び伝送システムに係り、特に、伝送
路の両端の、送信側の伝送路インタフェース・モジュー
ルが設置される箇所と受信側の伝送路インタフェース・
モジュールが設置される箇所の地電位に差があっても、
安定な動作をする伝送路インタフェース・モジュール及
び伝送システムに関する。
ース・モジュール及び伝送システムに係り、特に、伝送
路の両端の、送信側の伝送路インタフェース・モジュー
ルが設置される箇所と受信側の伝送路インタフェース・
モジュールが設置される箇所の地電位に差があっても、
安定な動作をする伝送路インタフェース・モジュール及
び伝送システムに関する。
【０００２】伝送路に同軸ケーブルを使用する伝送シス
テムは、かつては国内の基幹通信システムの構成要素と
して適用されていたが、基幹通信システムでは急速に普
及してきた光伝送システムにとって代わられて、通信事
業者が運営する通信局舎内や企業などの構内での通信シ
ステムの一部を構成する伝送システムとして適用されて
いる。
テムは、かつては国内の基幹通信システムの構成要素と
して適用されていたが、基幹通信システムでは急速に普
及してきた光伝送システムにとって代わられて、通信事
業者が運営する通信局舎内や企業などの構内での通信シ
ステムの一部を構成する伝送システムとして適用されて
いる。
【０００３】
【従来の技術】図４は、通信局舎内や構内で使われる従
来の伝送システムの構成である。
来の伝送システムの構成である。
【０００４】図４において、１ｃは送信側の伝送路イン
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
【０００５】該送信側の伝送路インタフェース・モジュ
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。
【０００６】該変成器１２の１次側捲線の２つの端子は
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
【０００７】又、該変成器１２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【０００８】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されている。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されている。
【０００９】上記受信側の伝送路インタフェース・モジ
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。
【００１０】該変成器２２の１次側捲線の２つの端子は
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
【００１１】又、該変成器２２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【００１２】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されている。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されている。
【００１３】通常は、図４の構成の伝送システムは該ス
イッチ１４と該スイッチ２４が開放された状態で運用さ
れる。
イッチ１４と該スイッチ２４が開放された状態で運用さ
れる。
【００１４】ただ、図４の構成と同様な構成を有する伝
送システムが多数近接して設置される場合で、異なる伝
送システム間で特に低周波の漏話を防止する必要がある
場合には、該スイッチ１４及び該スイッチ２４を閉じて
伝送システムを運用することがある。
送システムが多数近接して設置される場合で、異なる伝
送システム間で特に低周波の漏話を防止する必要がある
場合には、該スイッチ１４及び該スイッチ２４を閉じて
伝送システムを運用することがある。
【００１５】
【発明が解決しようとする課題】図５は、従来の伝送シ
ステムの問題点を説明する図（その１）で、上記の如
く、図４のスイッチ１４及びスイッチ２４を閉じて運用
する場合に生ずる問題点を示している。
ステムの問題点を説明する図（その１）で、上記の如
く、図４のスイッチ１４及びスイッチ２４を閉じて運用
する場合に生ずる問題点を示している。
【００１６】図５において、１ｃは送信側の伝送路イン
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
【００１７】該送信側の伝送路インタフェース・モジュ
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。
【００１８】該変成器１２の１次側捲線の端子は該送信
回路１１の出力端子に接続され、該送信回路１１の出力
端子と該変成器１２の１次側捲線の接続点のうち一方の
接続点はグラウンドＧ1 に接地されている。
回路１１の出力端子に接続され、該送信回路１１の出力
端子と該変成器１２の１次側捲線の接続点のうち一方の
接続点はグラウンドＧ1 に接地されている。
【００１９】又、該変成器１２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【００２０】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００２１】つまり、該変成器１２のグラウンドＧ1 に
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
【００２２】上記受信側の伝送路インタフェース・モジ
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。
【００２３】該変成器２２の１次側捲線の端子は該受信
回路２１の入力端子に接続され、該受信回路２１の入力
端子と該変成器２２の１次側捲線の接続点のうち一方の
接続点はグラウンドＧ2 に接地されている。
回路２１の入力端子に接続され、該受信回路２１の入力
端子と該変成器２２の１次側捲線の接続点のうち一方の
接続点はグラウンドＧ2 に接地されている。
【００２４】又、該変成器２２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【００２５】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００２６】つまり、該変成器２２のグラウンドＧ2 に
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
【００２７】ところで、通信局舎内の場合、該同軸線路
３の長さは殆ど０メートルから数百メートルの間であ
る。又、構内の場合には更に長くて、数キロ・メートル
にもなりうる。
３の長さは殆ど０メートルから数百メートルの間であ
る。又、構内の場合には更に長くて、数キロ・メートル
にもなりうる。
【００２８】上記のように、送信側の伝送路インタフェ
ース・モジュールと受信側の伝送路インタフェース・モ
ジュールが個別に接地されていて、特に離れた箇所で接
地されている場合、グラウンドＧ1 とグラウンドＧ2 の
絶対電位に差（これを地電位差と呼ぶ。）が生ずること
が通常である。これを、図５においては電圧Ｖボルトの
電池でモデル化して表現している。
ース・モジュールと受信側の伝送路インタフェース・モ
ジュールが個別に接地されていて、特に離れた箇所で接
地されている場合、グラウンドＧ1 とグラウンドＧ2 の
絶対電位に差（これを地電位差と呼ぶ。）が生ずること
が通常である。これを、図５においては電圧Ｖボルトの
電池でモデル化して表現している。
【００２９】そして、通信局舎内の場合、１ボルトから
２ボルト程度の地電位差が生じていることがある。
２ボルト程度の地電位差が生じていることがある。
【００３０】殆どの場合、通信局舎は鉄筋コンクリート
造りであるから、送信側のグラウンドＧ1 と受信側のグ
ラウンドＧ2 の間の抵抗は小さい。又、数百メートル程
度の同軸線路の芯線と外導体の抵抗も小さい。
造りであるから、送信側のグラウンドＧ1 と受信側のグ
ラウンドＧ2 の間の抵抗は小さい。又、数百メートル程
度の同軸線路の芯線と外導体の抵抗も小さい。
【００３１】従って、送信側のグラウンドＧ1 と受信側
のグラウンドＧ2 の間には、図５に示すように、該スイ
ッチ１４、該変成器１２の２次側捲線、該同軸線路３の
芯線、該変成器２２の２次側捲線、該スイッチ２４を通
る直流電流Ｉ1(1)と、該スイッチ１４、該同軸線路３の
外導体、該スイッチ２４を通る直流電流Ｉ2 が流れる。
のグラウンドＧ2 の間には、図５に示すように、該スイ
ッチ１４、該変成器１２の２次側捲線、該同軸線路３の
芯線、該変成器２２の２次側捲線、該スイッチ２４を通
る直流電流Ｉ1(1)と、該スイッチ１４、該同軸線路３の
外導体、該スイッチ２４を通る直流電流Ｉ2 が流れる。
【００３２】問題は直流電流Ｉ1(1)で、上記の如く、送
信側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の
抵抗は小さく、該同軸線路３の芯線の抵抗も小さいため
に、数十ミリ・アンペアを越える直流電流が該変成器１
２と該変成器２２の２次側捲線に流れることがある。
信側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の
抵抗は小さく、該同軸線路３の芯線の抵抗も小さいため
に、数十ミリ・アンペアを越える直流電流が該変成器１
２と該変成器２２の２次側捲線に流れることがある。
【００３３】さて、該変成器１２及び該変成器２２に
は、小型でも捲線のメイン・インダクタンスを十分な値
に確保できるように磁性体のコアが使用されることが常
であるから、該変成器１２と該変成器２２の２次側捲線
に数十ミリ・アンペアを越える直流電流が流れると磁性
体のコアが磁気的に飽和する。
は、小型でも捲線のメイン・インダクタンスを十分な値
に確保できるように磁性体のコアが使用されることが常
であるから、該変成器１２と該変成器２２の２次側捲線
に数十ミリ・アンペアを越える直流電流が流れると磁性
体のコアが磁気的に飽和する。
【００３４】磁性体のコアが磁気的に飽和すると、該変
成器１２及び該変成器２２の捲線のメイン・インダクタ
ンスが低下して、該変成器１２及び該変成器２２は特性
が劣化するので、該送信側の伝送路インタフェース・モ
ジュール１ｃと該受信側の伝送路インタフェース・モジ
ュール２ｃの特性も劣化する。
成器１２及び該変成器２２の捲線のメイン・インダクタ
ンスが低下して、該変成器１２及び該変成器２２は特性
が劣化するので、該送信側の伝送路インタフェース・モ
ジュール１ｃと該受信側の伝送路インタフェース・モジ
ュール２ｃの特性も劣化する。
【００３５】発明者等は、伝送路インタフェース・モジ
ュールに使用されている変成器の２次捲線に数十ミリ・
アンペアを越える直流電流を重畳してパルスを通す実験
をして、変成器の捲線のメイン・インダクタンスの低下
によってパルスの振幅が低下し、しかも、パルス幅の数
倍の時間継続するアンダー・シュートが生ずることを確
認した。
ュールに使用されている変成器の２次捲線に数十ミリ・
アンペアを越える直流電流を重畳してパルスを通す実験
をして、変成器の捲線のメイン・インダクタンスの低下
によってパルスの振幅が低下し、しかも、パルス幅の数
倍の時間継続するアンダー・シュートが生ずることを確
認した。
【００３６】もし、同一極性のパルスが連続するような
デジタル信号が入力されると、上記パルス幅の数倍の時
間継続するアンダー・シュートの累積によって、デジタ
ル信号の論理レベルを識別するために必要なアイが完全
に消滅して、デジタル信号の論理レベルの識別が不可能
になる。
デジタル信号が入力されると、上記パルス幅の数倍の時
間継続するアンダー・シュートの累積によって、デジタ
ル信号の論理レベルを識別するために必要なアイが完全
に消滅して、デジタル信号の論理レベルの識別が不可能
になる。
【００３７】又、構内で使用される伝送システムの場
合、地電位差は通信局舎内の場合に比較して１桁から２
桁も大きくなることがある。この場合には、一般に送信
側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の抵
抗が大きいので、図５に示した直流電流Ｉ1(1)が通信局
舎内の場合に比較して１桁から２桁も大きくなることは
ないが、やはり、該送信側の伝送路インタフェース・モ
ジュール１ｃと該受信側の伝送路インタフェース・モジ
ュール２ｃの特性の劣化の原因になりうることは通信局
舎内の場合と同様である。
合、地電位差は通信局舎内の場合に比較して１桁から２
桁も大きくなることがある。この場合には、一般に送信
側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の抵
抗が大きいので、図５に示した直流電流Ｉ1(1)が通信局
舎内の場合に比較して１桁から２桁も大きくなることは
ないが、やはり、該送信側の伝送路インタフェース・モ
ジュール１ｃと該受信側の伝送路インタフェース・モジ
ュール２ｃの特性の劣化の原因になりうることは通信局
舎内の場合と同様である。
【００３８】図６は、従来の伝送システムの問題点を説
明する図（その２）である。
明する図（その２）である。
【００３９】図６において、１ｄは送信側の伝送路イン
タフェース・モジュール、２ｄは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｄと該受信側の伝送路インタフェ
ース・モジュール２ｄ間に敷設される同軸線路である。
タフェース・モジュール、２ｄは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｄと該受信側の伝送路インタフェ
ース・モジュール２ｄ間に敷設される同軸線路である。
【００４０】該送信側の伝送路インタフェース・モジュ
ール１ｄは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、減衰回路１７を備えている。
ール１ｄは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、減衰回路１７を備えている。
【００４１】該変成器１２の１次側捲線の２つの端子は
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
【００４２】又、該変成器１２の２次側捲線の端子の一
方は該減衰回路１７の入力端子に接続され、該減衰回路
１７の出力端子は該同軸線路３の芯線に接続され、該変
成器１２の２次側捲線の端子のもう一方の端子と該減衰
回路１７のアース端子は該同軸線路３の外導体に接続さ
れている。
方は該減衰回路１７の入力端子に接続され、該減衰回路
１７の出力端子は該同軸線路３の芯線に接続され、該変
成器１２の２次側捲線の端子のもう一方の端子と該減衰
回路１７のアース端子は該同軸線路３の外導体に接続さ
れている。
【００４３】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００４４】つまり、該変成器１２のグラウンドＧ1 に
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
【００４５】上記受信側の伝送路インタフェース・モジ
ュール２ｄは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、減衰回路２７を備えている。
ュール２ｄは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、減衰回路２７を備えている。
【００４６】該変成器２２の１次側捲線の２つの端子は
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
【００４７】又、該変成器２２の２次側捲線の端子の一
方の端子は該減衰回路２７の出力端子に接続され、該減
衰回路２７の入力端子は該同軸線路３の芯線に接続さ
れ、該変成器２２の２次側捲線の端子のもう一方の端子
と該減衰回路２７のアース端子は該同軸線路３の外導体
に接続されている。
方の端子は該減衰回路２７の出力端子に接続され、該減
衰回路２７の入力端子は該同軸線路３の芯線に接続さ
れ、該変成器２２の２次側捲線の端子のもう一方の端子
と該減衰回路２７のアース端子は該同軸線路３の外導体
に接続されている。
【００４８】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００４９】つまり、該変成器２２のグラウンドＧ2 に
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
【００５０】この場合にも、送信側のグラウンドＧ1 と
受信側のグラウンドＧ2 の間に地電位差があれば、該変
成器１２と該変成器２２の２次側捲線には直流電流が流
れる。図６ではこれをＩ1(2)と表現している。
受信側のグラウンドＧ2 の間に地電位差があれば、該変
成器１２と該変成器２２の２次側捲線には直流電流が流
れる。図６ではこれをＩ1(2)と表現している。
【００５１】しかし、図６の構成では該減衰回路１７を
該変成器１２と該同軸線路３の間に挿入し、該減衰回路
２７を該同軸線路３と該変成器２２の間に挿入している
ので、図６の直流電流Ｉ1(2)は図５の直流電流Ｉ1(1)よ
り小さくすることができる。この理由を以下に記載す
る。
該変成器１２と該同軸線路３の間に挿入し、該減衰回路
２７を該同軸線路３と該変成器２２の間に挿入している
ので、図６の直流電流Ｉ1(2)は図５の直流電流Ｉ1(1)よ
り小さくすることができる。この理由を以下に記載す
る。
【００５２】図７は、減衰回路の例である。
【００５３】そして、図７（イ）はＴ型減衰回路、図７
（ロ）はπ型減衰回路である。
（ロ）はπ型減衰回路である。
【００５４】いずれのタイプの減衰回路においても、直
列枝の抵抗と並列枝の抵抗の値によって入出力端子間の
減衰量が定められる。且つ、減衰回路を構成する全ての
抵抗が並列な分布容量と直列な分布インダクタンスを持
っておらず、減衰回路の端子間にも容量がないという理
想的な減衰回路であれば、その減衰量は直流から高周波
まで一定である。
列枝の抵抗と並列枝の抵抗の値によって入出力端子間の
減衰量が定められる。且つ、減衰回路を構成する全ての
抵抗が並列な分布容量と直列な分布インダクタンスを持
っておらず、減衰回路の端子間にも容量がないという理
想的な減衰回路であれば、その減衰量は直流から高周波
まで一定である。
【００５５】従って、図６の如く、該減衰回路１７を該
変成器１２と該同軸線路３の間に挿入し、該減衰回路２
７を該同軸線路３と該変成器２２の間に挿入すれば、図
６の直流電流Ｉ1(2)は図５の直流電流Ｉ1(1)より該減衰
回路１７と該減衰回路２７の減衰量の和だけ減衰を受け
る。
変成器１２と該同軸線路３の間に挿入し、該減衰回路２
７を該同軸線路３と該変成器２２の間に挿入すれば、図
６の直流電流Ｉ1(2)は図５の直流電流Ｉ1(1)より該減衰
回路１７と該減衰回路２７の減衰量の和だけ減衰を受け
る。
【００５６】典型的なケースで、図６の直流電流Ｉ1(2)
を変成器１２及び変成器２２が飽和しない値にまで減衰
させるには該減衰回路１７と該減衰回路２７の減衰量の
和を２０デシ・ベル程度以上にすればよい。
を変成器１２及び変成器２２が飽和しない値にまで減衰
させるには該減衰回路１７と該減衰回路２７の減衰量の
和を２０デシ・ベル程度以上にすればよい。
【００５７】しかし、該減衰回路１７と該減衰回路２７
は、該送信側の伝送路インタフェース・モジュール１ｄ
と該受信側の伝送路インタフェース・モジュール２ｄの
間の伝送路に直列に挿入されているので、該送信側の伝
送路インタフェース・モジュール１ｄと該受信側の伝送
路インタフェース・モジュール２ｄの間を伝送されるデ
ジタル信号をも減衰させてしまう。
は、該送信側の伝送路インタフェース・モジュール１ｄ
と該受信側の伝送路インタフェース・モジュール２ｄの
間の伝送路に直列に挿入されているので、該送信側の伝
送路インタフェース・モジュール１ｄと該受信側の伝送
路インタフェース・モジュール２ｄの間を伝送されるデ
ジタル信号をも減衰させてしまう。
【００５８】この減衰量が２０デシベル程度にもなる
と、該受信側の伝送路インタフェース・モジュール２ｄ
においては受信レベルの低下が甚大であるので、該受信
回路２１においては上記減衰量を補償するために前置増
幅器のゲインを大きくする必要が生ずる。
と、該受信側の伝送路インタフェース・モジュール２ｄ
においては受信レベルの低下が甚大であるので、該受信
回路２１においては上記減衰量を補償するために前置増
幅器のゲインを大きくする必要が生ずる。
【００５９】こうすることでレベル・ダイアグラム上は
つじつまを合わせることができるが、該受信回路２１が
発生する雑音は変わらないまま受信レベルが２０デシ・
ベル低下するので、該受信回路２１の雑音指数は２０デ
シ・ベル劣化する。この雑音指数の劣化は該受信回路２
１に設けられている識別回路における符号誤り率を劣化
させる原因になる。
つじつまを合わせることができるが、該受信回路２１が
発生する雑音は変わらないまま受信レベルが２０デシ・
ベル低下するので、該受信回路２１の雑音指数は２０デ
シ・ベル劣化する。この雑音指数の劣化は該受信回路２
１に設けられている識別回路における符号誤り率を劣化
させる原因になる。
【００６０】つまり、図６の如く、該減衰回路１７と該
減衰回路２７を該送信側の伝送路インタフェース・モジ
ュール１ｄと該受信側の伝送路インタフェース・モジュ
ール２ｄの間の伝送路に直列に挿入して地電位差による
直流を抑圧しても、伝送システム自体の特性を劣化させ
るという新たな問題が生ずる。
減衰回路２７を該送信側の伝送路インタフェース・モジ
ュール１ｄと該受信側の伝送路インタフェース・モジュ
ール２ｄの間の伝送路に直列に挿入して地電位差による
直流を抑圧しても、伝送システム自体の特性を劣化させ
るという新たな問題が生ずる。
【００６１】本発明は、かかる問題点に鑑み、伝送路の
両端の、送信側の伝送路インタフェース・モジュールが
設置される箇所と受信側の伝送路インタフェース・モジ
ュールが設置される箇所の間に地電位差があっても、地
電位差の影響を受けず、且つ、伝送特性を高品質に保つ
ことができる伝送路インタフェース・モジュール及び伝
送システムを提供することを目的とする。
両端の、送信側の伝送路インタフェース・モジュールが
設置される箇所と受信側の伝送路インタフェース・モジ
ュールが設置される箇所の間に地電位差があっても、地
電位差の影響を受けず、且つ、伝送特性を高品質に保つ
ことができる伝送路インタフェース・モジュール及び伝
送システムを提供することを目的とする。
【００６２】
【課題を解決するための手段】上記課題を解決するため
の手段は、送信側の伝送路インタフェース・モジュール
又は受信側の伝送路インタフェース・モジュールにおい
て、変成器の２次側捲線の一方の端子と同軸線路の芯線
の間に抵抗を挿入し、該抵抗に並列にコンデンサを接続
する技術である。
の手段は、送信側の伝送路インタフェース・モジュール
又は受信側の伝送路インタフェース・モジュールにおい
て、変成器の２次側捲線の一方の端子と同軸線路の芯線
の間に抵抗を挿入し、該抵抗に並列にコンデンサを接続
する技術である。
【００６３】上記手段によれば、変成器の２次側捲線の
一方の端子と同軸線路の芯線の間に挿入した抵抗によっ
て地電位差が原因の直流電流を減衰させることができ、
且つ、該抵抗に並列に接続する該コンデンサの容量を、
該容量がデジタル信号の最低周波数成分に対して呈する
リアクタンスが該同軸線路の特性インピーダンスに比較
して十分に小さくなるように設定することができるの
で、該送信側の伝送路インタフェース・モジュールと該
受信側の伝送路インタフェース・モジュールの間のデジ
タル信号の伝送特性を劣化させることがない。
一方の端子と同軸線路の芯線の間に挿入した抵抗によっ
て地電位差が原因の直流電流を減衰させることができ、
且つ、該抵抗に並列に接続する該コンデンサの容量を、
該容量がデジタル信号の最低周波数成分に対して呈する
リアクタンスが該同軸線路の特性インピーダンスに比較
して十分に小さくなるように設定することができるの
で、該送信側の伝送路インタフェース・モジュールと該
受信側の伝送路インタフェース・モジュールの間のデジ
タル信号の伝送特性を劣化させることがない。
【００６４】つまり、地電位差の影響を縮減し、伝送特
性を保つことができる伝送システムを実現することがで
きる。
性を保つことができる伝送システムを実現することがで
きる。
【００６５】
【発明の実施の形態】図１は、本発明の伝送システムの
構成（その１）である。
構成（その１）である。
【００６６】図１において、１は送信側の伝送路インタ
フェース・モジュール、２は受信側の伝送路インタフェ
ース・モジュール、３は該送信側の伝送路インタフェー
ス・モジュール１と該受信側の伝送路インタフェース・
モジュール２の間に敷設される同軸線路である。
フェース・モジュール、２は受信側の伝送路インタフェ
ース・モジュール、３は該送信側の伝送路インタフェー
ス・モジュール１と該受信側の伝送路インタフェース・
モジュール２の間に敷設される同軸線路である。
【００６７】該送信側の伝送路インタフェース・モジュ
ール１は、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５及びコンデンサ１６を備え
ている。そして、該抵抗１５と該コンデンサ１６は並列
接続されている。
ール１は、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５及びコンデンサ１６を備え
ている。そして、該抵抗１５と該コンデンサ１６は並列
接続されている。
【００６８】該変成器１２の１次側捲線の２つの端子は
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
【００６９】又、該変成器１２の２次側捲線の端子の一
方は該抵抗１５と該コンデンサ１６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該同軸線路３の芯線に接続され、該変成器１２の
２次側捲線の端子のもう一方は該同軸線路３の外導体に
接続されている。
方は該抵抗１５と該コンデンサ１６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該同軸線路３の芯線に接続され、該変成器１２の
２次側捲線の端子のもう一方は該同軸線路３の外導体に
接続されている。
【００７０】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００７１】つまり、該変成器１２のグラウンドＧ1 に
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
接続されている１次側捲線の端子と、該同軸線路３の外
導体に接続されている２次側捲線の端子は短絡されて運
用されている。
【００７２】上記受信側の伝送路インタフェース・モジ
ュール２は、受信回路２１、変成器２２、コンデンサ２
３、スイッチ２４、抵抗２５及びコンデンサ２６を備え
ている。そして、該抵抗２５と該コンデンサ２６は並列
接続されている。
ュール２は、受信回路２１、変成器２２、コンデンサ２
３、スイッチ２４、抵抗２５及びコンデンサ２６を備え
ている。そして、該抵抗２５と該コンデンサ２６は並列
接続されている。
【００７３】該変成器２２の１次側捲線の２つの端子は
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
【００７４】又、該変成器２２の２次側捲線の端子の一
方は該抵抗２５と該コンデンサ２６の一方の接続点に接
続され、該抵抗２５と該コンデンサ２６のもう一方の接
続点は該同軸線路３の芯線に接続され、該変成器２２の
２次側捲線の端子のもう一方は該同軸線路３の外導体に
接続されている。
方は該抵抗２５と該コンデンサ２６の一方の接続点に接
続され、該抵抗２５と該コンデンサ２６のもう一方の接
続点は該同軸線路３の芯線に接続され、該変成器２２の
２次側捲線の端子のもう一方は該同軸線路３の外導体に
接続されている。
【００７５】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００７６】図１の構成において、該抵抗１５と該抵抗
２５が該同軸線路３の芯線と該変成器１２及び該変成器
２２の２次側捲線に直列に挿入されているので、地電位
差によって該変成器１２及び該変成器２２の２次側捲線
を流れる直流電流Ｉ1(3)は、図５の直流電流Ｉ1(1)より
抑圧することができる。
２５が該同軸線路３の芯線と該変成器１２及び該変成器
２２の２次側捲線に直列に挿入されているので、地電位
差によって該変成器１２及び該変成器２２の２次側捲線
を流れる直流電流Ｉ1(3)は、図５の直流電流Ｉ1(1)より
抑圧することができる。
【００７７】即ち、該抵抗１５の抵抗値をＲ15、該抵抗
２５の抵抗値をＲ25とし、該同軸線路３の芯線の抵抗と
送信側のグラウンドＧ1 と受信側のグラウンドＧ2 の間
の抵抗の和をｒとすれば、 Ｉ1(1)＝Ｖ／ｒ であるのに対して Ｉ1(3)＝Ｖ／（ｒ＋Ｒ15＋Ｒ25） であり、 Ｒ15＋Ｒ25≫ｒ を満足するようにＲ15とＲ25を設定することは容易であ
るので、 Ｉ1(3)≪Ｉ1(1) とすることができる。
２５の抵抗値をＲ25とし、該同軸線路３の芯線の抵抗と
送信側のグラウンドＧ1 と受信側のグラウンドＧ2 の間
の抵抗の和をｒとすれば、 Ｉ1(1)＝Ｖ／ｒ であるのに対して Ｉ1(3)＝Ｖ／（ｒ＋Ｒ15＋Ｒ25） であり、 Ｒ15＋Ｒ25≫ｒ を満足するようにＲ15とＲ25を設定することは容易であ
るので、 Ｉ1(3)≪Ｉ1(1) とすることができる。
【００７８】そして、該同軸線路３の芯線の抵抗と送信
側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の抵
抗の和ｒが判らなくても、該抵抗１５の抵抗値Ｒ15と該
抵抗２５の抵抗値Ｒ25の和を決めることができる。
側のグラウンドＧ1 と受信側のグラウンドＧ2 の間の抵
抗の和ｒが判らなくても、該抵抗１５の抵抗値Ｒ15と該
抵抗２５の抵抗値Ｒ25の和を決めることができる。
【００７９】即ち、小さい抵抗値ながらｒは直流電流Ｉ
1(3)を抑圧する効果があるから、この抵抗値ｒが０であ
るとして（Ｒ15＋Ｒ25）の値を決めれば、安全サイドの
解となる。
1(3)を抑圧する効果があるから、この抵抗値ｒが０であ
るとして（Ｒ15＋Ｒ25）の値を決めれば、安全サイドの
解となる。
【００８０】従って、該変成器１２及び該変成器２２の
２次側捲線に流すことを許容できる直流電流値をＩ0 と
する時、 Ｖ／（Ｒ15＋Ｒ25）＜Ｉ0 を満足させればよいことになるので、 Ｒ15＋Ｒ25＞Ｖ／Ｉ0 を満足するように抵抗値（Ｒ15＋Ｒ25）を決めればよ
い。
２次側捲線に流すことを許容できる直流電流値をＩ0 と
する時、 Ｖ／（Ｒ15＋Ｒ25）＜Ｉ0 を満足させればよいことになるので、 Ｒ15＋Ｒ25＞Ｖ／Ｉ0 を満足するように抵抗値（Ｒ15＋Ｒ25）を決めればよ
い。
【００８１】例えば、地電位差Ｖが１．５ボルトで、変
成器の２次側捲線に流すことを許容できる電流が２ミリ
・アンペアであるとすれば、 Ｒ15＋Ｒ25＞０．７５キロ・オーム を満足すればよいから、地電位差に若干の変動があるこ
とを見越して Ｒ15＋Ｒ25＝１キロ・オーム とすればよい。
成器の２次側捲線に流すことを許容できる電流が２ミリ
・アンペアであるとすれば、 Ｒ15＋Ｒ25＞０．７５キロ・オーム を満足すればよいから、地電位差に若干の変動があるこ
とを見越して Ｒ15＋Ｒ25＝１キロ・オーム とすればよい。
【００８２】一方、該コンデンサ１６及び該コンデンサ
２６の容量Ｃは次のようにして決めればよい。
２６の容量Ｃは次のようにして決めればよい。
【００８３】高周波ではコンデンサと抵抗の並列接続の
インピーダンスは該コンデンサが呈するリアクタンスに
等しいとしてよい。このリアクタンスが該同軸線路３に
直列に挿入されることになるから、該同軸線路３の特性
インピーダンスをＲ0 とすれば、 １／ωＣ≪Ｒ0 を満足するように容量Ｃを決めればよい。ここで、ωは
該同軸線路３を伝送されるデジタル信号の最低周波数成
分の角周波数である。
インピーダンスは該コンデンサが呈するリアクタンスに
等しいとしてよい。このリアクタンスが該同軸線路３に
直列に挿入されることになるから、該同軸線路３の特性
インピーダンスをＲ0 とすれば、 １／ωＣ≪Ｒ0 を満足するように容量Ｃを決めればよい。ここで、ωは
該同軸線路３を伝送されるデジタル信号の最低周波数成
分の角周波数である。
【００８４】通常、該同軸線路３の特性インピーダンス
Ｒ0 は７５オームであるので、リアクタンス１／ωＣが
１Ω程度であれば何ら問題はない。
Ｒ0 は７５オームであるので、リアクタンス１／ωＣが
１Ω程度であれば何ら問題はない。
【００８５】今、考えている伝送システムは６Ｍｂ／ｓ
のデジタル信号を伝送するシステムであり、伝送信号の
最低周波数成分が６００ＫＨｚ程度であるとすれば、 Ｃ＞０．２７マイクロ・ファラッド であればよいから、容量値系列上は０．３３マイクロ・
ファラッドのコンデンサを適用すればよいが、なるべく
低い周波数まで挿入する抵抗とコンデンサの並列接続の
インピーダンスを低くするために、例えば容量が１マイ
クロ・ファラッドのコンデンサを適用することが望まし
い。
のデジタル信号を伝送するシステムであり、伝送信号の
最低周波数成分が６００ＫＨｚ程度であるとすれば、 Ｃ＞０．２７マイクロ・ファラッド であればよいから、容量値系列上は０．３３マイクロ・
ファラッドのコンデンサを適用すればよいが、なるべく
低い周波数まで挿入する抵抗とコンデンサの並列接続の
インピーダンスを低くするために、例えば容量が１マイ
クロ・ファラッドのコンデンサを適用することが望まし
い。
【００８６】かくの如く、図１の構成によって地電位差
の影響を受けず、デジタル信号の伝送特性上も何等問題
にならない伝送路インタフェース・モジュール及び伝送
システムを実現することができる。
の影響を受けず、デジタル信号の伝送特性上も何等問題
にならない伝送路インタフェース・モジュール及び伝送
システムを実現することができる。
【００８７】発明者等は、図１の構成で上記抵抗値１キ
ロ・オームの抵抗と上記容量値１マイクロ・ファラッド
のコンデンサの並列接続を適用した場合のパルス伝送特
性を実験で確認しているが、パルス波形には目視で判る
ほどの変化は確認できなかった。
ロ・オームの抵抗と上記容量値１マイクロ・ファラッド
のコンデンサの並列接続を適用した場合のパルス伝送特
性を実験で確認しているが、パルス波形には目視で判る
ほどの変化は確認できなかった。
【００８８】ところで、図１では該送信側の伝送路イン
タフェース・モジュール１と該受信側の伝送路インタフ
ェース・モジュール２の双方に抵抗とコンデンサの並列
回路を挿入する例を図示して説明したが、いずれの伝送
路インタフェース・モジュールにおける抵抗とコンデン
サの並列回路も該送信側のインタフェース・モジュール
１に適用される変成器の２次側捲線と該受信側の伝送路
インタフェース・モジュールに適用される変成機の２次
捲線に直列であるので、両者の抵抗値の和が同じであれ
ば、一方の伝送路インタフェース・モジュールにおいて
抵抗とコンデンサの並列回路を挿入するだけでもよい。
しかも、送信側の伝送路インタフェース・モジュールに
おいて挿入しても、受信側の伝送路インタフェース・モ
ジュールにおいて挿入してもよい。
タフェース・モジュール１と該受信側の伝送路インタフ
ェース・モジュール２の双方に抵抗とコンデンサの並列
回路を挿入する例を図示して説明したが、いずれの伝送
路インタフェース・モジュールにおける抵抗とコンデン
サの並列回路も該送信側のインタフェース・モジュール
１に適用される変成器の２次側捲線と該受信側の伝送路
インタフェース・モジュールに適用される変成機の２次
捲線に直列であるので、両者の抵抗値の和が同じであれ
ば、一方の伝送路インタフェース・モジュールにおいて
抵抗とコンデンサの並列回路を挿入するだけでもよい。
しかも、送信側の伝送路インタフェース・モジュールに
おいて挿入しても、受信側の伝送路インタフェース・モ
ジュールにおいて挿入してもよい。
【００８９】さて、地電位差による直流電流を抑圧し、
デジタル信号の伝送特性に影響がないということだけ考
慮すれば、抵抗とコンデンサの並列回路を挿入するので
はなく、単にコンデンサだけを地電位差によって直流電
流が流れるループに直列に挿入してもよいように思われ
る。
デジタル信号の伝送特性に影響がないということだけ考
慮すれば、抵抗とコンデンサの並列回路を挿入するので
はなく、単にコンデンサだけを地電位差によって直流電
流が流れるループに直列に挿入してもよいように思われ
る。
【００９０】しかし、これでは同軸線路側から送信側又
は受信側の伝送路インタフェース・モジュール側を見た
インピーダンスが低周波で非常に高くなり、同軸線路は
低周波では終端されていなのと等価な状態になる。これ
では、異なる伝送システムに低周波信号が重畳されてい
る場合や、周囲に低周波成分を発生する電気設備がある
場合に、その低周波信号や低周波成分が地電位差による
直流電流を減衰させる対象して考えている伝送システム
に対する漏話となり、当該伝送システムの伝送特性を劣
化させる恐れが生ずる。
は受信側の伝送路インタフェース・モジュール側を見た
インピーダンスが低周波で非常に高くなり、同軸線路は
低周波では終端されていなのと等価な状態になる。これ
では、異なる伝送システムに低周波信号が重畳されてい
る場合や、周囲に低周波成分を発生する電気設備がある
場合に、その低周波信号や低周波成分が地電位差による
直流電流を減衰させる対象して考えている伝送システム
に対する漏話となり、当該伝送システムの伝送特性を劣
化させる恐れが生ずる。
【００９１】従って、単にコンデンサだけを挿入するこ
とは望ましくない。
とは望ましくない。
【００９２】図２は、本発明の伝送システムの構成（そ
の２）である。
の２）である。
【００９３】図２において、１ａは送信側の伝送路イン
タフェース・モジュール、２ａは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ａと該受信側の伝送路インタフェ
ース・モジュール２ａの間に敷設される同軸線路であ
る。
タフェース・モジュール、２ａは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ａと該受信側の伝送路インタフェ
ース・モジュール２ａの間に敷設される同軸線路であ
る。
【００９４】該送信側の伝送路インタフェース・モジュ
ール１ａは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５、コンデンサ１６及び減衰
回路１７を備えている。そして、該抵抗１５と該コンデ
ンサ１６は並列接続されている。
ール１ａは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５、コンデンサ１６及び減衰
回路１７を備えている。そして、該抵抗１５と該コンデ
ンサ１６は並列接続されている。
【００９５】該変成器１２の１次側捲線の２つの端子は
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
【００９６】又、該変成器１２の２次側捲線の端子の一
方は該抵抗１５と該コンデンサ１６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該減衰回路１７の入出力端子の一方に接続され、
該減衰回路１７の入出力端子のもう一方は該同軸線路３
の芯線に接続され、該変成器１２の２次側捲線の端子の
もう一方は該同軸線路３の外導体に接続され、該減衰回
路１７のアース端子も該同軸線路３の外導体に接続され
ている。
方は該抵抗１５と該コンデンサ１６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該減衰回路１７の入出力端子の一方に接続され、
該減衰回路１７の入出力端子のもう一方は該同軸線路３
の芯線に接続され、該変成器１２の２次側捲線の端子の
もう一方は該同軸線路３の外導体に接続され、該減衰回
路１７のアース端子も該同軸線路３の外導体に接続され
ている。
【００９７】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【００９８】つまり、該変成器１２のグラウンドＧ1 に
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
【００９９】上記受信側の伝送路インタフェース・モジ
ュール２ａは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、抵抗２５、コンデンサ２６及び減
衰回路２７を備えている。そして、該抵抗２５と該コン
デンサ２６は並列接続されている。
ュール２ａは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、抵抗２５、コンデンサ２６及び減
衰回路２７を備えている。そして、該抵抗２５と該コン
デンサ２６は並列接続されている。
【０１００】該変成器２２の１次側捲線の２つの端子は
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
【０１０１】又、該変成器２２の２次側捲線の端子の一
方は該抵抗２５と該コンデンサ２６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該減衰回路２７の入出力端子のうち一方に接続さ
れ、該減衰回路２７の入出力端子のもう一方は該同軸線
路３の芯線に接続され、該変成器２２の２次側捲線の端
子のもう一方は該同軸線路３の外導体に接続され、該減
衰回路２７のアース端子も該同軸線路３の外導体に接続
されている。
方は該抵抗２５と該コンデンサ２６の一方の接続点に接
続され、該抵抗１５と該コンデンサ１６のもう一方の接
続点は該減衰回路２７の入出力端子のうち一方に接続さ
れ、該減衰回路２７の入出力端子のもう一方は該同軸線
路３の芯線に接続され、該変成器２２の２次側捲線の端
子のもう一方は該同軸線路３の外導体に接続され、該減
衰回路２７のアース端子も該同軸線路３の外導体に接続
されている。
【０１０２】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【０１０３】図２の構成における該抵抗１５の抵抗値Ｒ
15と、該抵抗２５の抵抗値Ｒ25の和は、該減衰回路１７
及び該減衰回路２７があっても、図１の説明において詳
述したのと同じように決めればよい。
15と、該抵抗２５の抵抗値Ｒ25の和は、該減衰回路１７
及び該減衰回路２７があっても、図１の説明において詳
述したのと同じように決めればよい。
【０１０４】又、図２の構成における該コンデンサ１６
と該コンデンサ２６の容量Ｃも、該減衰回路１７及び該
減衰回路２７があっても、図１の説明において詳述した
のと同じように決めればよい。
と該コンデンサ２６の容量Ｃも、該減衰回路１７及び該
減衰回路２７があっても、図１の説明において詳述した
のと同じように決めればよい。
【０１０５】図２の構成の特徴は、該減衰回路１７と該
減衰回路２７が挿入されているために、該抵抗１５と該
コンデンサ１６の並列回路及び該抵抗２５と該コンデン
サ２６の並列回路が挿入されても、該同軸線路３と該送
信側の伝送路インタフェース・モジュール１又は該受信
側の伝送路インタフェース・モジュール２との間の反射
減衰量特性の劣化を抑圧することが可能なことである。
減衰回路２７が挿入されているために、該抵抗１５と該
コンデンサ１６の並列回路及び該抵抗２５と該コンデン
サ２６の並列回路が挿入されても、該同軸線路３と該送
信側の伝送路インタフェース・モジュール１又は該受信
側の伝送路インタフェース・モジュール２との間の反射
減衰量特性の劣化を抑圧することが可能なことである。
【０１０６】即ち、低周波で抵抗とコンデンサの並列回
路のインピーダンスが大きくなって、等価的に該同軸線
路３が終端されていない状態になっても、挿入される減
衰回路の減衰量の２倍に等しい反射減衰量を確保でき
る。
路のインピーダンスが大きくなって、等価的に該同軸線
路３が終端されていない状態になっても、挿入される減
衰回路の減衰量の２倍に等しい反射減衰量を確保でき
る。
【０１０７】但し、該減衰回路１７と該減衰回路２７を
挿入することによってデジタル信号が大幅に減衰されて
はならないので、例えば、３デシ・ベル程度の減衰量の
減衰回路を挿入するのが好ましい。
挿入することによってデジタル信号が大幅に減衰されて
はならないので、例えば、３デシ・ベル程度の減衰量の
減衰回路を挿入するのが好ましい。
【０１０８】即ち、図２の構成によっても、地電位差の
影響を受けず、デジタル信号の伝送特性上も何等問題に
ならない伝送路インタフェース・モジュール及び伝送シ
ステムを実現することができる。
影響を受けず、デジタル信号の伝送特性上も何等問題に
ならない伝送路インタフェース・モジュール及び伝送シ
ステムを実現することができる。
【０１０９】発明者等は、図２の構成で上記抵抗値１キ
ロ・オームの抵抗と上記容量値１マイクロ・ファラッド
のコンデンサ及び減衰量が３デシ・ベルの減衰回路を適
用した場合のパルス伝送特性を実験で確認しているが、
パルス振幅が２つの減衰回路の減衰量の和６デシ・ベル
に対応して１／２に減衰する以外には、パルス波形には
目視で判るほどの変化は確認できなかった。
ロ・オームの抵抗と上記容量値１マイクロ・ファラッド
のコンデンサ及び減衰量が３デシ・ベルの減衰回路を適
用した場合のパルス伝送特性を実験で確認しているが、
パルス振幅が２つの減衰回路の減衰量の和６デシ・ベル
に対応して１／２に減衰する以外には、パルス波形には
目視で判るほどの変化は確認できなかった。
【０１１０】又、図２では抵抗とコンデンサの並列回路
と減衰回路を直列に接続した回路を該送信側の伝送路イ
ンタフェース・モジュール１ａと該受信側の伝送路イン
タフェース・モジュール２ａの双方に適用する例を図示
して説明したが、地電位差によって直流が流れるループ
に挿入される減衰量が同じという条件で、減衰回路は一
方の伝送路インタフェース・モジュールにおいて挿入す
るだけでもよい。
と減衰回路を直列に接続した回路を該送信側の伝送路イ
ンタフェース・モジュール１ａと該受信側の伝送路イン
タフェース・モジュール２ａの双方に適用する例を図示
して説明したが、地電位差によって直流が流れるループ
に挿入される減衰量が同じという条件で、減衰回路は一
方の伝送路インタフェース・モジュールにおいて挿入す
るだけでもよい。
【０１１１】更に、基本的には、地電位差によって直流
が流れるループに挿入される抵抗値が同じという条件
で、抵抗とコンデンサの並列回路は一方の伝送路インタ
フェース・モジュールにおいて挿入すればよく、地電位
差によって直流が流れるループに挿入される抵抗値が同
じという条件と地電位差によって直流が流れるループに
挿入される減衰量が同じという条件で、一方の伝送路イ
ンタフェース・モジュールにおいて抵抗とコンデンサの
並列回路と減衰回路を挿入するだけでもよい。
が流れるループに挿入される抵抗値が同じという条件
で、抵抗とコンデンサの並列回路は一方の伝送路インタ
フェース・モジュールにおいて挿入すればよく、地電位
差によって直流が流れるループに挿入される抵抗値が同
じという条件と地電位差によって直流が流れるループに
挿入される減衰量が同じという条件で、一方の伝送路イ
ンタフェース・モジュールにおいて抵抗とコンデンサの
並列回路と減衰回路を挿入するだけでもよい。
【０１１２】ただ、後の２つのケースにおいては設計上
若干注意することがある。即ち、変成器と同軸線路の間
に抵抗とコンデンサの並列回路が挿入されない側の伝送
路インタフェース・モジュールにおいては、挿入される
抵抗の抵抗値とは無関係に減衰回路において該同軸線路
３の芯線側から外導体に流れ落ちる直流電流が変成器の
２次側捲線を流れることになり、しかも、減衰回路の減
衰量が大きい程減衰回路の並列枝の抵抗が小さくなるた
め、該同軸線路３の芯線側から外導体に流れ落ちる直流
電流の電流値が大きくなるという現象が生ずるからであ
る。
若干注意することがある。即ち、変成器と同軸線路の間
に抵抗とコンデンサの並列回路が挿入されない側の伝送
路インタフェース・モジュールにおいては、挿入される
抵抗の抵抗値とは無関係に減衰回路において該同軸線路
３の芯線側から外導体に流れ落ちる直流電流が変成器の
２次側捲線を流れることになり、しかも、減衰回路の減
衰量が大きい程減衰回路の並列枝の抵抗が小さくなるた
め、該同軸線路３の芯線側から外導体に流れ落ちる直流
電流の電流値が大きくなるという現象が生ずるからであ
る。
【０１１３】従って、後の２つのケースでは、デジタル
信号の伝送特性上の制約の他に、挿入される抵抗の抵抗
値とは無関係に減衰回路において同軸線路の芯線から外
導体に流れ落ちる直流電流による制約によって、減衰回
路に許容される減衰量が制約される。
信号の伝送特性上の制約の他に、挿入される抵抗の抵抗
値とは無関係に減衰回路において同軸線路の芯線から外
導体に流れ落ちる直流電流による制約によって、減衰回
路に許容される減衰量が制約される。
【０１１４】幸いなことに、発明者等の検討によれば、
挿入される減衰量に対する上記２つの制約には矛盾がな
く、合計の減衰量が６デシ・ベル程度であればよいとい
う解が得られている。
挿入される減衰量に対する上記２つの制約には矛盾がな
く、合計の減衰量が６デシ・ベル程度であればよいとい
う解が得られている。
【０１１５】ところで、減衰回路を挿入しない場合、同
軸線路から抵抗とコンデンサの並列回路が挿入されてい
る伝送路インタフェース・モジュールを見る時、該同軸
線路は低周波では挿入されている抵抗の抵抗値で終端さ
れる形になる。該抵抗値は先の例の如く１キロ・オーム
程度であるから、該同軸線路は低周波では開放に近い状
態になっている。
軸線路から抵抗とコンデンサの並列回路が挿入されてい
る伝送路インタフェース・モジュールを見る時、該同軸
線路は低周波では挿入されている抵抗の抵抗値で終端さ
れる形になる。該抵抗値は先の例の如く１キロ・オーム
程度であるから、該同軸線路は低周波では開放に近い状
態になっている。
【０１１６】従って、異なる伝送システムに低周波信号
が重畳されている場合や、周囲に低周波成分を発生する
電気設備がある場合に、その低周波信号や低周波成分が
当該伝送システムに対する漏話となり、当該伝送システ
ムの伝送特性を劣化させる恐れが生ずる。
が重畳されている場合や、周囲に低周波成分を発生する
電気設備がある場合に、その低周波信号や低周波成分が
当該伝送システムに対する漏話となり、当該伝送システ
ムの伝送特性を劣化させる恐れが生ずる。
【０１１７】この意味で、抵抗とコンデンサの並列回路
が挿入されている伝送路インタフェース・モジュールに
おいては、同軸線路と該抵抗とコンデンサの並列回路の
間に減衰回路を配置することが望ましい。
が挿入されている伝送路インタフェース・モジュールに
おいては、同軸線路と該抵抗とコンデンサの並列回路の
間に減衰回路を配置することが望ましい。
【０１１８】図３は、本発明の伝送システムの構成（そ
の３）である。
の３）である。
【０１１９】図３において、１ｂは送信側の伝送路イン
タフェース・モジュール、２ｂは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｂと該受信側の伝送路インタフェ
ース・モジュール２ｂの間に敷設される同軸線路であ
る。
タフェース・モジュール、２ｂは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｂと該受信側の伝送路インタフェ
ース・モジュール２ｂの間に敷設される同軸線路であ
る。
【０１２０】該送信側の伝送路インタフェース・モジュ
ール１ｂは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５、コンデンサ１６、可変抵
抗１８及び差動増幅器１９を備えている。そして、該抵
抗１５と該可変抵抗１８は直列接続されており、該抵抗
１５と該可変抵抗１８の直列接続回路と該コンデンサ１
６は並列接続されている。
ール１ｂは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４、抵抗１５、コンデンサ１６、可変抵
抗１８及び差動増幅器１９を備えている。そして、該抵
抗１５と該可変抵抗１８は直列接続されており、該抵抗
１５と該可変抵抗１８の直列接続回路と該コンデンサ１
６は並列接続されている。
【０１２１】該変成器１２の１次側捲線の２つの端子は
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
該送信回路１１の出力端子に接続され、該送信回路１１
の出力端子と該変成器１２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ1 に接地されている。
【０１２２】又、該変成器１２の２次側捲線の端子の一
方は該抵抗１５と該可変抵抗１８の直列接続回路と該コ
ンデンサ１６の一方の接続点に接続され、該抵抗１５と
該可変抵抗１８の直列接続回路と該コンデンサ１６のも
う一方の接続点は該同軸線路３の芯線に接続され、該変
成器１２の２次側捲線の端子のもう一方は該同軸線路３
の外導体に接続されている。しかも、該抵抗１５の両端
が該差動増幅器１９の入力端子に接続されており、該差
動増幅器１９の出力端子が該可変抵抗１８の抵抗制御端
子に接続されている。
方は該抵抗１５と該可変抵抗１８の直列接続回路と該コ
ンデンサ１６の一方の接続点に接続され、該抵抗１５と
該可変抵抗１８の直列接続回路と該コンデンサ１６のも
う一方の接続点は該同軸線路３の芯線に接続され、該変
成器１２の２次側捲線の端子のもう一方は該同軸線路３
の外導体に接続されている。しかも、該抵抗１５の両端
が該差動増幅器１９の入力端子に接続されており、該差
動増幅器１９の出力端子が該可変抵抗１８の抵抗制御端
子に接続されている。
【０１２３】そして、グラウンドＧ1 に接続されている
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器１２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器１２の２次側捲線の端子
との間に、該コンデンサ１３と該スイッチ１４が並列に
接続されており、該スイッチ１４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【０１２４】つまり、該変成器１２のグラウンドＧ1 に
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
接続されている１次側捲線の端子と、同軸線路の外導体
に接続されている２次側捲線の端子は短絡されて運用さ
れている。
【０１２５】上記受信側の伝送路インタフェース・モジ
ュール２ｂは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、抵抗２５、コンデンサ２６、可変
抵抗２８及び差動増幅器２９を備えている。そして、該
抵抗２５と該可変抵抗２８は直列接続されており、該抵
抗２５該可変抵抗２８の直列接続回路と該コンデンサ２
６は並列接続されている。
ュール２ｂは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４、抵抗２５、コンデンサ２６、可変
抵抗２８及び差動増幅器２９を備えている。そして、該
抵抗２５と該可変抵抗２８は直列接続されており、該抵
抗２５該可変抵抗２８の直列接続回路と該コンデンサ２
６は並列接続されている。
【０１２６】該変成器２２の１次側捲線の２つの端子は
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
該受信回路２１の入力端子に接続され、該受信回路２１
の入力端子と該変成器２２の１次側捲線の接続点のうち
一方の接続点はグラウンドＧ2 に接地されている。
【０１２７】又、該変成器２２の２次側捲線の端子の一
方は該抵抗２５該可変抵抗２８の直列接続回路と該コン
デンサ２６の一方の接続点に接続され、該抵抗２５該可
変抵抗２８の直列接続回路と該コンデンサ２６のもう一
方の接続点は該同軸線路３の芯線に接続され、該変成器
２２の２次側捲線の端子のもう一方は該同軸線路３の外
導体に接続されている。しかも、該抵抗２５の両端が該
差動増幅器２９の入力端子に接続されており、該差動増
幅器２９の出力端子が該可変抵抗２８の抵抗制御端子に
接続されている。
方は該抵抗２５該可変抵抗２８の直列接続回路と該コン
デンサ２６の一方の接続点に接続され、該抵抗２５該可
変抵抗２８の直列接続回路と該コンデンサ２６のもう一
方の接続点は該同軸線路３の芯線に接続され、該変成器
２２の２次側捲線の端子のもう一方は該同軸線路３の外
導体に接続されている。しかも、該抵抗２５の両端が該
差動増幅器２９の入力端子に接続されており、該差動増
幅器２９の出力端子が該可変抵抗２８の抵抗制御端子に
接続されている。
【０１２８】そして、グラウンドＧ2 に接続されている
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
該変成器２２の１次側捲線の端子と、該同軸線路３の外
導体に接続されている該変成器２２の２次側捲線の端子
との間に、該コンデンサ２３と該スイッチ２４が並列に
接続されており、該スイッチ２４は異なる伝送システム
間の低周波漏話を縮減する目的のために閉じられてい
る。
【０１２９】図３の構成の特徴は、地電位差による直流
電流を制限する抵抗が、固定抵抗と可変抵抗の直列接続
になっており、該可変抵抗の抵抗値を該固定抵抗の両端
に生ずる電位降下によって制御する構成になっている点
である。
電流を制限する抵抗が、固定抵抗と可変抵抗の直列接続
になっており、該可変抵抗の抵抗値を該固定抵抗の両端
に生ずる電位降下によって制御する構成になっている点
である。
【０１３０】尚、図３に図示されている如く、固定抵抗
に生ずる電位降下を正の電圧として取り出して可変抵抗
の抵抗値を制御する場合には、可変抵抗にはＰチャネル
型ＭＯＳトランジスタを適用し、該Ｐチャネル型ＭＯＳ
トランジスタのゲート端子に差動増幅器の出力を供給す
れば、該抵抗１５又は該抵抗２５における電位降下が大
きくなる時に可変抵抗の抵抗値を大きくすることができ
る。
に生ずる電位降下を正の電圧として取り出して可変抵抗
の抵抗値を制御する場合には、可変抵抗にはＰチャネル
型ＭＯＳトランジスタを適用し、該Ｐチャネル型ＭＯＳ
トランジスタのゲート端子に差動増幅器の出力を供給す
れば、該抵抗１５又は該抵抗２５における電位降下が大
きくなる時に可変抵抗の抵抗値を大きくすることができ
る。
【０１３１】一方、固定抵抗に生ずる電位降下を負の電
圧として取り出して可変抵抗の抵抗値を制御する場合に
は、可変抵抗にはＮチャネル型ＭＯＳトランジスタを適
用し、該Ｎチャネル型ＭＯＳトランジスタのゲート端子
に差動増幅器の出力を供給すれば、該抵抗１５又は該抵
抗２５における電位降下が大きくなる時に可変抵抗の抵
抗値を大きくすることができる。
圧として取り出して可変抵抗の抵抗値を制御する場合に
は、可変抵抗にはＮチャネル型ＭＯＳトランジスタを適
用し、該Ｎチャネル型ＭＯＳトランジスタのゲート端子
に差動増幅器の出力を供給すれば、該抵抗１５又は該抵
抗２５における電位降下が大きくなる時に可変抵抗の抵
抗値を大きくすることができる。
【０１３２】図３の構成の場合も図１の構成の場合と同
様に、該抵抗１５と該抵抗２５の抵抗値の和を、地電位
差を変成器に流すことが許容される電流で除算した値よ
り大きく設定し、該コンデンサ１６及び該コンデンサ２
６の容量を、デジタル信号の最低周波数成分におけるリ
アクタンスが該同軸線路３の特性インピーダンスより十
分に小さくなるように設定すればよい。
様に、該抵抗１５と該抵抗２５の抵抗値の和を、地電位
差を変成器に流すことが許容される電流で除算した値よ
り大きく設定し、該コンデンサ１６及び該コンデンサ２
６の容量を、デジタル信号の最低周波数成分におけるリ
アクタンスが該同軸線路３の特性インピーダンスより十
分に小さくなるように設定すればよい。
【０１３３】そして、上記の如く、該抵抗１５又は該抵
抗２５における電位降下が大きくなる時に該可変抵抗１
８又は該可変抵抗２８の抵抗値が大きくなるので、地電
位差に変動が生じて該変成器１２及び該変成器２２の２
次側捲線を流れる直流電流が増加すると、該可変抵抗１
８及び該可変抵抗２８の抵抗値が大きくなってその直流
電流の増加を抑圧する。
抗２５における電位降下が大きくなる時に該可変抵抗１
８又は該可変抵抗２８の抵抗値が大きくなるので、地電
位差に変動が生じて該変成器１２及び該変成器２２の２
次側捲線を流れる直流電流が増加すると、該可変抵抗１
８及び該可変抵抗２８の抵抗値が大きくなってその直流
電流の増加を抑圧する。
【０１３４】これは、特に伝送システムが構内で使用さ
れる場合に有効である。即ち、天候条件によってグラウ
ンドＧ1 とグラウンドＧ2 の接地抵抗が変化したり、グ
ラウンドＧ1 とグラウンドＧ2 間の抵抗が変化したり、
生産活動のための動力の変動の影響を受けて地電位差が
変化して、地電位差による直流電流が増加することがあ
っても、これを抑圧することができるからである。
れる場合に有効である。即ち、天候条件によってグラウ
ンドＧ1 とグラウンドＧ2 の接地抵抗が変化したり、グ
ラウンドＧ1 とグラウンドＧ2 間の抵抗が変化したり、
生産活動のための動力の変動の影響を受けて地電位差が
変化して、地電位差による直流電流が増加することがあ
っても、これを抑圧することができるからである。
【０１３５】尚、図３の構成においても、固定抵抗と可
変抵抗の直列回路にコンデンサを並列に接続した回路を
挿入するのは、一方の伝送路インタフェース・モジュー
ルだけでもよい。
変抵抗の直列回路にコンデンサを並列に接続した回路を
挿入するのは、一方の伝送路インタフェース・モジュー
ルだけでもよい。
【０１３６】この場合でも、該固定抵抗と可変抵抗の直
列回路にコンデンサを並列に接続した回路を挿入する伝
送路インタフェース・モジュールにおいては、該固定抵
抗と可変抵抗の直列回路にコンデンサを並列に接続した
回路と同軸線路の間に減衰回路を配置するのが望まし
い。
列回路にコンデンサを並列に接続した回路を挿入する伝
送路インタフェース・モジュールにおいては、該固定抵
抗と可変抵抗の直列回路にコンデンサを並列に接続した
回路と同軸線路の間に減衰回路を配置するのが望まし
い。
【０１３７】又、図３の構成に減衰回路を組み合わせる
ことができることは図２の構成と同様であり、その組み
合わせの態様には複数あることも図２の構成と同様であ
る。
ことができることは図２の構成と同様であり、その組み
合わせの態様には複数あることも図２の構成と同様であ
る。
【０１３８】さて、図４に示した従来の伝送システムの
構成では、コンデンサ１３とスイッチ１４の並列接続
と、コンデンサ２３とスイッチ２４の並列接続が変成器
の１次側の捲線の一方の端子と２次側の捲線の一方の端
子との間に接続されている。これは、送信側の伝送路イ
ンタフェース・モジュール１ｃにおける送信回路１１の
出力側と、受信側の伝送路インタフェース・モジュール
２ｃにおける受信回路２１の入力側が不平衡回路である
ことを想定した構成である。
構成では、コンデンサ１３とスイッチ１４の並列接続
と、コンデンサ２３とスイッチ２４の並列接続が変成器
の１次側の捲線の一方の端子と２次側の捲線の一方の端
子との間に接続されている。これは、送信側の伝送路イ
ンタフェース・モジュール１ｃにおける送信回路１１の
出力側と、受信側の伝送路インタフェース・モジュール
２ｃにおける受信回路２１の入力側が不平衡回路である
ことを想定した構成である。
【０１３９】しかし、送信側の伝送路インタフェース・
モジュール１ｃにおける送信回路１１の出力回路と、受
信側の伝送路インタフェース・モジュール２ｃにおける
受信回路２１の入力側が平衡回路で構成されるケースも
ある。
モジュール１ｃにおける送信回路１１の出力回路と、受
信側の伝送路インタフェース・モジュール２ｃにおける
受信回路２１の入力側が平衡回路で構成されるケースも
ある。
【０１４０】図８は、従来の伝送システムの他の構成
で、送信側の伝送路インタフェース・モジュール１ｃに
おける送信回路１１の出力側と、受信側の伝送路インタ
フェース・モジュール２ｃにおける受信回路２１の入力
側が平衡回路で構成される場合の構成である。
で、送信側の伝送路インタフェース・モジュール１ｃに
おける送信回路１１の出力側と、受信側の伝送路インタ
フェース・モジュール２ｃにおける受信回路２１の入力
側が平衡回路で構成される場合の構成である。
【０１４１】図８において、１ｃは送信側の伝送路イン
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
タフェース・モジュール、２ｃは受信側の伝送路インタ
フェース・モジュール、３は該送信側の伝送路インタフ
ェース・モジュール１ｃと該受信側の伝送路インタフェ
ース・モジュール２ｃ間に敷設される同軸線路である。
【０１４２】該送信側の伝送路インタフェース・モジュ
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。そして、該送信回路１
１の出力回路が平衡回路であることを想定しているの
で、該変成器１２の１次側も平衡で使用される。
ール１ｃは、送信回路１１、変成器１２、コンデンサ１
３、スイッチ１４を備えている。そして、該送信回路１
１の出力回路が平衡回路であることを想定しているの
で、該変成器１２の１次側も平衡で使用される。
【０１４３】従って、該変成器１２の１次側捲線の２つ
の端子は該送信回路１１の出力端子に接続され、該送信
回路１１の出力端子と該変成器１２の１次側捲線の接続
点は共にグラウンドから浮いている。
の端子は該送信回路１１の出力端子に接続され、該送信
回路１１の出力端子と該変成器１２の１次側捲線の接続
点は共にグラウンドから浮いている。
【０１４４】又、該変成器１２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器１２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【０１４５】そして、該送信回路１１のシグナル・アー
ス（通常、シグナル・アースをＳＧと標記する。）ＳＧ
1 がグラウンドＧ1 に接続され、ＳＧ1 とＧ1 の接続点
と該変成器１２の２次側捲線の一方の端子との間に、該
コンデンサ１３と該スイッチ１４が並列に接続されてい
る。尚、該スイッチ１４は、通常は開放で使用される
が、異なる伝送システムからの低周波漏話を縮減する目
的で短絡で使用されることもある。
ス（通常、シグナル・アースをＳＧと標記する。）ＳＧ
1 がグラウンドＧ1 に接続され、ＳＧ1 とＧ1 の接続点
と該変成器１２の２次側捲線の一方の端子との間に、該
コンデンサ１３と該スイッチ１４が並列に接続されてい
る。尚、該スイッチ１４は、通常は開放で使用される
が、異なる伝送システムからの低周波漏話を縮減する目
的で短絡で使用されることもある。
【０１４６】上記受信側の伝送路インタフェース・モジ
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。そして、該受信回路
２１の入力回路が平衡回路であることを想定しているの
で、該変成器２２の１次側も平衡で使用される。
ュール２ｃは、受信回路２１、変成器２２、コンデンサ
２３、スイッチ２４を備えている。そして、該受信回路
２１の入力回路が平衡回路であることを想定しているの
で、該変成器２２の１次側も平衡で使用される。
【０１４７】従って、該変成器２２の１次側捲線の２つ
の端子は該受信回路２１の入力端子に接続され、該受信
回路２１の入力端子と該変成器２２の１次側捲線の接続
点は共にグラウンドから浮いている。
の端子は該受信回路２１の入力端子に接続され、該受信
回路２１の入力端子と該変成器２２の１次側捲線の接続
点は共にグラウンドから浮いている。
【０１４８】又、該変成器２２の２次側捲線の端子の一
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
方は該同軸線路３の芯線に接続され、該変成器２２の２
次側捲線の端子のもう一方は該同軸線路３の外導体に接
続されている。
【０１４９】そして、該受信回路２１のシグナル・アー
スＳＧ2 がグラウンドＧ2 に接続され、ＳＧ2 とＧ2 の
接続点と該変成器２２の２次側捲線の一方の端子との間
に、該コンデンサ２３と該スイッチ２４が並列に接続さ
れている。尚、該スイッチ２４は開放で使用されるのが
通常であるが、異なる伝送システムからの低周波の漏話
を縮減する目的で短絡で使用されるケースもある。
スＳＧ2 がグラウンドＧ2 に接続され、ＳＧ2 とＧ2 の
接続点と該変成器２２の２次側捲線の一方の端子との間
に、該コンデンサ２３と該スイッチ２４が並列に接続さ
れている。尚、該スイッチ２４は開放で使用されるのが
通常であるが、異なる伝送システムからの低周波の漏話
を縮減する目的で短絡で使用されるケースもある。
【０１５０】このように、該送信回路１１の出力側と該
受信回路２１の入力側が平衡回路であるか不平衡回路で
あるかによって、伝送システムの構成がみかけ上違って
見えるが、本質的には両者は同じである。
受信回路２１の入力側が平衡回路であるか不平衡回路で
あるかによって、伝送システムの構成がみかけ上違って
見えるが、本質的には両者は同じである。
【０１５１】即ち、該送信回路１１の出力側と該受信回
路２１の入力側が不平衡回路である場合には、該送信回
路１１の出力端子の一方と該受信回路２１の入力端子の
一方はシグナル・アースそのものである。
路２１の入力側が不平衡回路である場合には、該送信回
路１１の出力端子の一方と該受信回路２１の入力端子の
一方はシグナル・アースそのものである。
【０１５２】従って、該コンデンサ１３と該スイッチ１
４の並列接続と該コンデンサ２３と該スイッチ２４の並
列接続は、いずれの場合にも変成器の２次側の同軸線路
の外導体との接続点と送信回路又は受信回路のシグナル
・アースとの間に接続されている。
４の並列接続と該コンデンサ２３と該スイッチ２４の並
列接続は、いずれの場合にも変成器の２次側の同軸線路
の外導体との接続点と送信回路又は受信回路のシグナル
・アースとの間に接続されている。
【０１５３】又、図８において２つのスイッチが短絡で
使用される場合に地電位差が生じているものとし、地電
位差によって直流電流が流れるループを描いてみれば直
ちに判るように、いずれの場合にも地電位差によって直
流電流が流れるループは同じになる。
使用される場合に地電位差が生じているものとし、地電
位差によって直流電流が流れるループを描いてみれば直
ちに判るように、いずれの場合にも地電位差によって直
流電流が流れるループは同じになる。
【０１５４】従って、送信回路の出力側と受信回路の入
力側が不平衡回路であっても、地電位差による直流電流
を減衰させる手段は同じである。
力側が不平衡回路であっても、地電位差による直流電流
を減衰させる手段は同じである。
【０１５５】最後に、本発明が特に優れているのは、極
めて簡単な回路で地電位差の影響を受けない伝送路イン
タフェース・モジュールと伝送システムを構築できるた
めに、伝送路インタフェース・モジュールや伝送システ
ムを小型で低価格に保つことが可能な点である。
めて簡単な回路で地電位差の影響を受けない伝送路イン
タフェース・モジュールと伝送システムを構築できるた
めに、伝送路インタフェース・モジュールや伝送システ
ムを小型で低価格に保つことが可能な点である。
【０１５６】
【発明の効果】以上詳述した如く、本発明により、伝送
路の両端の、送信側の伝送路インタフェース・モジュー
ルが設置される箇所と受信側の伝送路インタフェース・
モジュールが設置される箇所の間に地電位差があって
も、地電位差の影響を受けず、且つ、伝送特性を高品質
に保つことができる伝送路インタフェース・モジュール
及び伝送システムを実現することができるようになる。
路の両端の、送信側の伝送路インタフェース・モジュー
ルが設置される箇所と受信側の伝送路インタフェース・
モジュールが設置される箇所の間に地電位差があって
も、地電位差の影響を受けず、且つ、伝送特性を高品質
に保つことができる伝送路インタフェース・モジュール
及び伝送システムを実現することができるようになる。
【０１５７】本発明が特に優れているのは、極めて簡単
な回路で地電位差の影響を受けない伝送路インタフェー
ス・モジュールと伝送システムを構築できるために、伝
送路インタフェース・モジュールや伝送システムを小型
で低価格に保つことが可能な点である。
な回路で地電位差の影響を受けない伝送路インタフェー
ス・モジュールと伝送システムを構築できるために、伝
送路インタフェース・モジュールや伝送システムを小型
で低価格に保つことが可能な点である。
【図１】 本発明の伝送システムの構成（その１）。
【図２】 本発明の伝送システムの構成（その２）。
【図３】 本発明の伝送システムの構成（その３）。
【図４】 従来の伝送システムの構成。
【図５】 従来の伝送システムの問題点を説明する図
（その１）。
（その１）。
【図６】 従来の伝送システムの問題点を説明する図
（その２）。
（その２）。
【図７】 減衰回路の例。
【図８】 従来の伝送システムの他の構成。
１ 送信側の伝送路インタフェース・モジュール
１ａ、１ｂ、１ｃ、１ｄ 送信側の伝送路インタフェー
ス・モジュール ２ 受信側の伝送路インタフェース・モジュール ２ａ、２ｂ、２ｃ、２ｄ 受信側の伝送路インタフェー
ス・モジュール ３ 同軸線路 １１ 送信回路 １２ 変成器 １３ コンデンサ １４ スイッチ １５ 抵抗 １６ コンデンサ １７ 減衰回路 １８ 可変抵抗 １９ 差動増幅器 ２１ 受信回路 ２２ 変成器 ２３ コンデンサ ２４ スイッチ ２５ 抵抗 ２６ コンデンサ ２７ 減衰回路 ２８ 可変抵抗 ２９ 差動増幅器
ス・モジュール ２ 受信側の伝送路インタフェース・モジュール ２ａ、２ｂ、２ｃ、２ｄ 受信側の伝送路インタフェー
ス・モジュール ３ 同軸線路 １１ 送信回路 １２ 変成器 １３ コンデンサ １４ スイッチ １５ 抵抗 １６ コンデンサ １７ 減衰回路 １８ 可変抵抗 １９ 差動増幅器 ２１ 受信回路 ２２ 変成器 ２３ コンデンサ ２４ スイッチ ２５ 抵抗 ２６ コンデンサ ２７ 減衰回路 ２８ 可変抵抗 ２９ 差動増幅器
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 黒崎 裕子
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 平７−264246（ＪＰ，Ａ)
特開 平８−340282（ＪＰ，Ａ)
特開 平８−228174（ＪＰ，Ａ)
特開 昭64−89626（ＪＰ，Ａ)
特開 平９−331363（ＪＰ，Ａ)
特開 平10−136028（ＪＰ，Ａ)
特開 昭58−111536（ＪＰ，Ａ)
特開 平８−329380（ＪＰ，Ａ)
特開 昭62−248307（ＪＰ，Ａ)
特開 平６−225034（ＪＰ，Ａ)
特開 平８−32495（ＪＰ，Ａ)
特開 平８−23293（ＪＰ，Ａ)
特開 昭56−12126（ＪＰ，Ａ)
実開 平２−62847（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 1/00 - 3/00
Claims (4)
- 【請求項１】 送信回路又は受信回路のいずれかと、 該送信回路又は受信回路のいずれかに接続され、２次側
捲線の一方の端子が該送信回路又は該受信回路のシグナ
ル・アースに短絡される変成器と、 該変成器の２次側捲線のもう一方の端子に接続される、
抵抗とコンデンサの並列回路とを備えることを特徴とす
る伝送路インタフェース・モジュール。 - 【請求項２】 送信回路又は受信回路のいずれかと、 該送信回路又は受信回路のいずれかに接続され、２次側
捲線の一方の端子が該送信回路又は受信回路のシグナル
・アースに短絡された変成器と、 該変成器の２次側捲線のもう一方の端子に接続される、
抵抗とコンデンサの並列回路と、 該抵抗とコンデンサの並列回路のもう一方の端子に接続
される減衰回路とを備えることを特徴とする伝送路イン
タフェース・モジュール。 - 【請求項３】 請求項１又は請求項２のいずれかに記載
の伝送路インタフェース・モジュールであって、 上記抵抗は、固定抵抗と可変抵抗の直列接続で構成さ
れ、且つ、該可変抵抗の抵抗値が該固定抵抗に生ずる電
位降下によって制御される抵抗であることを特徴とする
伝送路インタフェース・モジュール。 - 【請求項４】 送信側の伝送路インタフェース・モジュ
ールと受信側の伝送路インタフェース・モジュールと、
該送信側の伝送路インタフェース・モジュールと該受信
側の伝送路インタフェース・モジュールとの間に敷設さ
れる同軸線路を備える伝送システムであって、 該送信側の伝送路インタフェース・モジュール又は該受
信側の伝送路インタフェース・モジュールの少なくとも
一方に、請求項１又は請求項２のいずれかに記載の伝送
路インタフェース・モジュールを適用することを特徴と
する伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05400399A JP3511934B2 (ja) | 1999-03-02 | 1999-03-02 | 伝送路インタフェース・モジュール及び伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05400399A JP3511934B2 (ja) | 1999-03-02 | 1999-03-02 | 伝送路インタフェース・モジュール及び伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252886A JP2000252886A (ja) | 2000-09-14 |
| JP3511934B2 true JP3511934B2 (ja) | 2004-03-29 |
Family
ID=12958423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05400399A Expired - Fee Related JP3511934B2 (ja) | 1999-03-02 | 1999-03-02 | 伝送路インタフェース・モジュール及び伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511934B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857604B1 (ko) * | 2002-07-23 | 2008-09-09 | 삼성전자주식회사 | 전력선 통신을 위한 커플링 회로 |
| US7599629B2 (en) * | 2003-06-06 | 2009-10-06 | Scientific-Atlanta, Inc. | Optical receiver having an open loop automatic gain control circuit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049377B2 (ja) * | 1979-07-12 | 1985-11-01 | 富士電機株式会社 | ドライブ回路 |
| JPS58111536A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 電源路信号重畳回路 |
| JPS62248307A (ja) * | 1986-04-22 | 1987-10-29 | Fanuc Ltd | 接点信号入力回路 |
| JPS6489626A (en) * | 1987-09-30 | 1989-04-04 | Toshiba Electric Equip | Transformer coupling circuit |
| JPH0611677Y2 (ja) * | 1988-10-31 | 1994-03-23 | 日立電子株式会社 | 遠隔制御回路 |
| JPH06225034A (ja) * | 1992-08-12 | 1994-08-12 | Kyowa Kk | 構内電話の端末切換装置 |
| JPH07264246A (ja) * | 1994-03-23 | 1995-10-13 | Yokogawa Electric Corp | バスレシーバ回路 |
| JPH0823293A (ja) * | 1994-07-07 | 1996-01-23 | Inter Nix Kk | 電灯線通信インターフェース装置 |
| JP3160156B2 (ja) * | 1994-07-18 | 2001-04-23 | インターニックス株式会社 | 電灯線通信用ケーブル接続器 |
| JPH08228174A (ja) * | 1995-02-22 | 1996-09-03 | Mitsubishi Electric Corp | 通信装置 |
| EP0744724B1 (de) * | 1995-05-24 | 2001-08-08 | Endress + Hauser Gmbh + Co. | Anordnung zur leitungsgebundenen Energieversorgung eines Signalgebers vom Singnalempfänger |
| JPH08340282A (ja) * | 1995-06-14 | 1996-12-24 | Fujitsu Ltd | 伝送装置 |
| JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
| JPH10136028A (ja) * | 1996-10-31 | 1998-05-22 | Sony Corp | 信号送信装置 |
-
1999
- 1999-03-02 JP JP05400399A patent/JP3511934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000252886A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933071A (en) | Electricity distribution and/or power transmission network and filter for telecommunication over power lines | |
| CA1298346C (en) | Communication line transient protection | |
| JP2722213B2 (ja) | 整合装置 | |
| US5825259A (en) | Electromagnetic interference isolator with common mode choke | |
| CN110277920B (zh) | 用于在线对上提供差分数据和直流电力的电力和通信系统 | |
| US10560154B2 (en) | Power line signal coupler | |
| GB2136236A (en) | Voice Frequency Repeater and Term Sets and other Circuits therefor | |
| JP3511934B2 (ja) | 伝送路インタフェース・モジュール及び伝送システム | |
| JPH07240652A (ja) | 平衡−不平衡変換器 | |
| US6956944B1 (en) | Method and apparatus for compensating for an echo signal component in telecommunication systems | |
| US4418249A (en) | Four-wire terminating circuit | |
| CN101436881B (zh) | 无电感混合电路 | |
| US20100142699A1 (en) | Method, system, and apparatus for a differential transformer-free hybrid circuit | |
| US5073762A (en) | Low frequency carrierband multi-port signal coupler | |
| US5396197A (en) | Network node trap | |
| US7218892B2 (en) | Passive repeater/terminator | |
| US4590334A (en) | Supply circuit included in a DC-magnetized hybrid transformer | |
| US1815241A (en) | Transmission system | |
| US4973926A (en) | Low frequency carrierband multi-port signal coupler | |
| AT94690B (de) | Doppelleitungstelephonsystem. | |
| JPH04113794A (ja) | 電話回線伝送損失補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |