JP3511389B2 - チップ・パッケージ - Google Patents
チップ・パッケージInfo
- Publication number
- JP3511389B2 JP3511389B2 JP11014093A JP11014093A JP3511389B2 JP 3511389 B2 JP3511389 B2 JP 3511389B2 JP 11014093 A JP11014093 A JP 11014093A JP 11014093 A JP11014093 A JP 11014093A JP 3511389 B2 JP3511389 B2 JP 3511389B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- optical signal
- chip carrier
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 70
- 239000013307 optical fiber Substances 0.000 claims description 41
- 230000008054 signal transmission Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 12
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000835 fiber Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 19
- 239000011521 glass Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 8
- 230000036961 partial effect Effects 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004830 Super Glue Substances 0.000 description 1
- 235000012545 Vaccinium macrocarpon Nutrition 0.000 description 1
- 235000002118 Vaccinium oxycoccus Nutrition 0.000 description 1
- 244000291414 Vaccinium oxycoccus Species 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 235000004634 cranberry Nutrition 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009760 electrical discharge machining Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- FGBJXOREULPLGL-UHFFFAOYSA-N ethyl cyanoacrylate Chemical compound CCOC(=O)C(=C)C#N FGBJXOREULPLGL-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4226—Positioning means for moving the elements into alignment, e.g. alignment screws, deformation of the mount
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4227—Active alignment methods, e.g. procedures and algorithms
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージ、
特に、集積回路を光結合することを可能にし、光入力お
よび光出力を処理することを可能にするパッケージに関
するものである。
特に、集積回路を光結合することを可能にし、光入力お
よび光出力を処理することを可能にするパッケージに関
するものである。
【０００２】
【従来の技術】データ処理を行うプロセッサの処理の高
速化は目ざましいものがあり、プロセッサの高速化への
期待はますます増大している。この期待に沿う改良は、
集積回路（ＩＣ）の高速化は勿論であるが、主としてプ
ロセッサのアーキテクチャの改良によってなされてき
た。しかしながら単一のプロセッサのアーキテクチャに
よる高速化も飽和状態に近い。
速化は目ざましいものがあり、プロセッサの高速化への
期待はますます増大している。この期待に沿う改良は、
集積回路（ＩＣ）の高速化は勿論であるが、主としてプ
ロセッサのアーキテクチャの改良によってなされてき
た。しかしながら単一のプロセッサのアーキテクチャに
よる高速化も飽和状態に近い。
【０００３】最近ではプロセッサの並列化によって、高
速化の期待に答えようとしている。この場合、プロセッ
サ間の通信が十分実行できなければ、並列プロセッサの
機能を発揮することができない。したがって多数かつ複
雑なボード間配線が必要になり、高価なプロセッサとな
る。一方、プロセッサ内の機能を分割したアーキテクチ
ャ（Multi-chip module,ＭＣＭ）が試みられているが、
未だ十分に成功しているとは言えない。
速化の期待に答えようとしている。この場合、プロセッ
サ間の通信が十分実行できなければ、並列プロセッサの
機能を発揮することができない。したがって多数かつ複
雑なボード間配線が必要になり、高価なプロセッサとな
る。一方、プロセッサ内の機能を分割したアーキテクチ
ャ（Multi-chip module,ＭＣＭ）が試みられているが、
未だ十分に成功しているとは言えない。
【０００４】この出願の発明者らは、１９９２年３月２
５日に出願した米国出願第０７／８５７，６２６号「PA
RALLEL DIGITAL PROCESSING SYSTEM USING OPTICAL INT
ERCONNECTION」において、ＭＣＭの思想をとり込んだプ
ロセッサ・アーキテクチャを提案している。すなわち演
算処理部，制御・記憶部の分離である。このアーキテク
チャでは、演算処理部は単一チップ上にアレー状に作ら
れたプロセッサ・ユニットの集合を単位としているため
に、プロセッサ・ユニット間の相互通信は容易に実現で
きる。さらに上記出願では、演算処理チップへの多量の
データおよび制御信号は、光信号として並列入力するこ
とを提案している。
５日に出願した米国出願第０７／８５７，６２６号「PA
RALLEL DIGITAL PROCESSING SYSTEM USING OPTICAL INT
ERCONNECTION」において、ＭＣＭの思想をとり込んだプ
ロセッサ・アーキテクチャを提案している。すなわち演
算処理部，制御・記憶部の分離である。このアーキテク
チャでは、演算処理部は単一チップ上にアレー状に作ら
れたプロセッサ・ユニットの集合を単位としているため
に、プロセッサ・ユニット間の相互通信は容易に実現で
きる。さらに上記出願では、演算処理チップへの多量の
データおよび制御信号は、光信号として並列入力するこ
とを提案している。
【０００５】一般に、プロセッサの並列駆動を実現する
ための手段として、ＩＣチップの高性能化、およびチッ
プ間の通信がある。チップの高性能化，通信の広帯域バ
ス化には、チップを保持するパッケージの特性の向上を
必要とし、実現への努力が強力になされている。
ための手段として、ＩＣチップの高性能化、およびチッ
プ間の通信がある。チップの高性能化，通信の広帯域バ
ス化には、チップを保持するパッケージの特性の向上を
必要とし、実現への努力が強力になされている。
【０００６】半導体加工技術の飛躍的向上によって、１
チップに集積されるトランジスタの数の増大は目ざまし
い。トランジスタの微小化は同時に、ＭＯＳトランジス
タのゲート長の短縮，バイポーラトランジスタの電子拡
散層の短縮をもたらし、処理速度の増大を結果としても
たらした。したがって集積回路の駆動クロック・レート
を格段に増大しても追従できるようになった。
チップに集積されるトランジスタの数の増大は目ざまし
い。トランジスタの微小化は同時に、ＭＯＳトランジス
タのゲート長の短縮，バイポーラトランジスタの電子拡
散層の短縮をもたらし、処理速度の増大を結果としても
たらした。したがって集積回路の駆動クロック・レート
を格段に増大しても追従できるようになった。
【０００７】これら高速処理を実行するには、データの
入出力，必要に応じ制御信号の入出力の高速化の実現が
必要である。システムとしてキャッシュ・メモリによっ
て部分的に高速対応はなされているが、依然として高速
・大容量のデータ転送の要求は強い。
入出力，必要に応じ制御信号の入出力の高速化の実現が
必要である。システムとしてキャッシュ・メモリによっ
て部分的に高速対応はなされているが、依然として高速
・大容量のデータ転送の要求は強い。
【０００８】これら要求を実施する最も直接的な手段で
ある、チップへの入出力ポートを増大することについて
の開発が急進展している。すなわち、チップを保持し、
外部回路との接続を行うパッケージの改良、または新規
な方法である。
ある、チップへの入出力ポートを増大することについて
の開発が急進展している。すなわち、チップを保持し、
外部回路との接続を行うパッケージの改良、または新規
な方法である。
【０００９】従来より主に用いられるピン・グリット・
アレー（ＰＧＡ）パッケージの多端子化（ピン）であ
り、クワッド・フラット・パッケージ（ＱＦＰ）の多端
子化（リード・フレーム）である。多端子化を実現する
容易な方法は、ピン取付け面積の増大によって可能であ
るが、パッケージ・サイズの増大を伴っては有効でな
い。すなわち配線ボードに取付ける部品点数の減小をも
たらし、システムのダウンサイズ化に悪い影響を与え
る。
アレー（ＰＧＡ）パッケージの多端子化（ピン）であ
り、クワッド・フラット・パッケージ（ＱＦＰ）の多端
子化（リード・フレーム）である。多端子化を実現する
容易な方法は、ピン取付け面積の増大によって可能であ
るが、パッケージ・サイズの増大を伴っては有効でな
い。すなわち配線ボードに取付ける部品点数の減小をも
たらし、システムのダウンサイズ化に悪い影響を与え
る。
【００１０】一方、パッケージの端子密度の増大による
改良では、ＰＧＡのピン・ピッチ０．３ｍｍへの挑戦が
続けられており、その中にはピン取付面をパッケージ下
面の全面にする方法も実用化されている。ＱＦＰではリ
ード・フレームのアウタ・ピッチの短縮への挑戦が継続
して行われている。当然のことながら、リード・フレー
ムを配線ボード上のパッドにハンダ付けするための技術
の改良も同様に進められている。
改良では、ＰＧＡのピン・ピッチ０．３ｍｍへの挑戦が
続けられており、その中にはピン取付面をパッケージ下
面の全面にする方法も実用化されている。ＱＦＰではリ
ード・フレームのアウタ・ピッチの短縮への挑戦が継続
して行われている。当然のことながら、リード・フレー
ムを配線ボード上のパッドにハンダ付けするための技術
の改良も同様に進められている。
【００１１】ここでＩＣパッケージに求められる特性に
ついて一般的に考えてみる。まず第１に、前述のように
高集積化に伴う多端子化の要求がある。第２に、チップ
より入出力される信号が、パッケージの影響で遅延しな
いことが必要である。第３に、チップとパッケージの両
材料の熱膨張率を適合させる必要がある。第４に、大型
ＩＣが高放熱性を有することである。第５に、他回路
（配線ボード）との接続が容易であることである。第６
に、小型であることである。最後に信頼性が十分である
ことである。信頼性には各種の特性があるが、他回路と
の接続が確実，安定であること、封止が必要なパッケー
ジでは、封止法も同様に確実，かつ安定であることが必
要である。
ついて一般的に考えてみる。まず第１に、前述のように
高集積化に伴う多端子化の要求がある。第２に、チップ
より入出力される信号が、パッケージの影響で遅延しな
いことが必要である。第３に、チップとパッケージの両
材料の熱膨張率を適合させる必要がある。第４に、大型
ＩＣが高放熱性を有することである。第５に、他回路
（配線ボード）との接続が容易であることである。第６
に、小型であることである。最後に信頼性が十分である
ことである。信頼性には各種の特性があるが、他回路と
の接続が確実，安定であること、封止が必要なパッケー
ジでは、封止法も同様に確実，かつ安定であることが必
要である。
【００１２】これら特性を満たす方向で前述のＰＧＡ，
ＱＦＰは改良が続けられているが、新しいチップ実装法
として、チップ・オン・ボード（ＣＯＢ）、テープ・キ
ャリア・パッケージ（ＴＣＰ）のようなベア・チップ実
装法がある。ＣＯＢは、カプセル化（glob top ）以外
のパッケージングを行うことなく、直接にまたはキャリ
アを介して配線ボードに接続する方法で、端子接続はフ
リップ・ボンディング法が多く採用されている。
ＱＦＰは改良が続けられているが、新しいチップ実装法
として、チップ・オン・ボード（ＣＯＢ）、テープ・キ
ャリア・パッケージ（ＴＣＰ）のようなベア・チップ実
装法がある。ＣＯＢは、カプセル化（glob top ）以外
のパッケージングを行うことなく、直接にまたはキャリ
アを介して配線ボードに接続する方法で、端子接続はフ
リップ・ボンディング法が多く採用されている。
【００１３】はんだバンプの格子状配列を用いるフリッ
プ・ボンディング法は最も多くの端子接続を行える可能
性を有するが、ハンダ付け技術に細心の注意を要する。
また熱膨張等の機械的外力が直接にチップに加わり、チ
ップ・キャリアまたは配線ボードの機械的・熱的外力の
分散・適合を十分に考慮する必要がある。
プ・ボンディング法は最も多くの端子接続を行える可能
性を有するが、ハンダ付け技術に細心の注意を要する。
また熱膨張等の機械的外力が直接にチップに加わり、チ
ップ・キャリアまたは配線ボードの機械的・熱的外力の
分散・適合を十分に考慮する必要がある。
【００１４】ＴＣＰ技術は、テープ自動ボンディング
（tape automated bonding: ＴＡＢ）に関するものであ
る。ＴＣＰはキャリアがプラスチック・フィルムよりな
り、バンプ付きのベア・チップを直接にフィルム・キャ
リア上の金属箔のインナ・リードに接合する。ＴＣＰも
ＣＯＢと同様に多ピン対応の特性を有し、小型，軽量、
かつ薄型である。ＴＣＰプロセスは、ファインピッチ化
を行い、インナ・ボンディングパッド・ピッチを小さく
するのに使用できる。これは、ＴＣＰプロセスが、プラ
スチック・フィルム上に接着された導電性箔を用いるこ
とによって、サブミル（すなわち０．００１インチ以
下）のインナ・リードの作製を可能にするからである。
（tape automated bonding: ＴＡＢ）に関するものであ
る。ＴＣＰはキャリアがプラスチック・フィルムよりな
り、バンプ付きのベア・チップを直接にフィルム・キャ
リア上の金属箔のインナ・リードに接合する。ＴＣＰも
ＣＯＢと同様に多ピン対応の特性を有し、小型，軽量、
かつ薄型である。ＴＣＰプロセスは、ファインピッチ化
を行い、インナ・ボンディングパッド・ピッチを小さく
するのに使用できる。これは、ＴＣＰプロセスが、プラ
スチック・フィルム上に接着された導電性箔を用いるこ
とによって、サブミル（すなわち０．００１インチ以
下）のインナ・リードの作製を可能にするからである。
【００１５】
【発明が解決しようとする課題】ＣＯＢ，ＴＣＰおよび
他のベア・チップ実装では、全端子が一括してまたは連
続して自動的にボンディングされ、ワイヤ・ボンディン
グに比較して接合強度が数倍の接着強度を与える。しか
し、逆に一旦チップを回路に接合すると、取り外すこと
が容易でなく、修復が困難であるという欠点にもなって
いる。
他のベア・チップ実装では、全端子が一括してまたは連
続して自動的にボンディングされ、ワイヤ・ボンディン
グに比較して接合強度が数倍の接着強度を与える。しか
し、逆に一旦チップを回路に接合すると、取り外すこと
が容易でなく、修復が困難であるという欠点にもなって
いる。
【００１６】現在の従来技術では、製作できる端子数は
５００本未満であり、多く使用されるのは２００〜３０
０本である。一方、プロセッサの性能向上はとどまると
ころを知らず、１チップ上に複数のＡＬＵ（arithmetic
and logic unit)を持つチップも発表されている。これ
らの新しいプロセッサを有効に利用するためには、多数
の高速並列信号入出力ポートを設けることが望まれてい
る。
５００本未満であり、多く使用されるのは２００〜３０
０本である。一方、プロセッサの性能向上はとどまると
ころを知らず、１チップ上に複数のＡＬＵ（arithmetic
and logic unit)を持つチップも発表されている。これ
らの新しいプロセッサを有効に利用するためには、多数
の高速並列信号入出力ポートを設けることが望まれてい
る。
【００１７】本発明の目的は、並列光入力および光出力
するチップ間を光結合するのに必要なチップ・パッケー
ジを提供することにある。
するチップ間を光結合するのに必要なチップ・パッケー
ジを提供することにある。
【００１８】
【課題を解決するための手段】本発明のチップ・パッケ
ージは、電気的信号入出力部と、光学的信号入力部また
は光学的信号出力部またはこれらの両方とを有してい
る。チップ・パッケージは、ディジタル・データ処理を
行うＩＣチップを保持する。チップ・パッケージは、前
記ＩＣチップを保持し、電気的信号入出力端子群を有す
る容器状のチップ・キャリアと、このチップ・キャリア
を封止するように接合されたカバーとを有している。こ
のカバーは、前記光学的信号入力部用の窓を有してい
る。さらに、複数の光学的信号伝送素子を保持するコネ
クタ・プレートとを備えている。複数の光学的信号伝送
素子は、複数の光学的信号を単位として伝送し、これに
より光学的信号が、カバー上の窓を経て光学的信号部
へ、または光学的信号部から伝送される。チップ・キャ
リアは、配線ボードに固定され、光学的信号伝送素子は
チップ・キャリアに位置決めされ固定される。配線ボー
ドに電気的入出力端子群が接続される。
ージは、電気的信号入出力部と、光学的信号入力部また
は光学的信号出力部またはこれらの両方とを有してい
る。チップ・パッケージは、ディジタル・データ処理を
行うＩＣチップを保持する。チップ・パッケージは、前
記ＩＣチップを保持し、電気的信号入出力端子群を有す
る容器状のチップ・キャリアと、このチップ・キャリア
を封止するように接合されたカバーとを有している。こ
のカバーは、前記光学的信号入力部用の窓を有してい
る。さらに、複数の光学的信号伝送素子を保持するコネ
クタ・プレートとを備えている。複数の光学的信号伝送
素子は、複数の光学的信号を単位として伝送し、これに
より光学的信号が、カバー上の窓を経て光学的信号部
へ、または光学的信号部から伝送される。チップ・キャ
リアは、配線ボードに固定され、光学的信号伝送素子は
チップ・キャリアに位置決めされ固定される。配線ボー
ドに電気的入出力端子群が接続される。
【００１９】本発明の他の面によれば、チップ・パッケ
ージは、複数の光信号伝送素子を保持するコネクタ・プ
レートとを備えている。前記チップ・キャリアと前記コ
ネクタ・プレートとは、前記チップ・キャリア上に前記
コネクタ・プレートが位置決め配置された状態で配線ボ
ードに固定される。
ージは、複数の光信号伝送素子を保持するコネクタ・プ
レートとを備えている。前記チップ・キャリアと前記コ
ネクタ・プレートとは、前記チップ・キャリア上に前記
コネクタ・プレートが位置決め配置された状態で配線ボ
ードに固定される。
【００２０】また、本発明の他の面によれば、チップ・
パッケージは、開口部を有する配線ボードの表面に固定
される。前記チップ・キャリアが配線ボードの裏面側よ
り前記開口を介して前記コネクタ・プレートに位置決め
されて固定された後、チップ・パッケージがコネクタ・
プレートに固定される。
パッケージは、開口部を有する配線ボードの表面に固定
される。前記チップ・キャリアが配線ボードの裏面側よ
り前記開口を介して前記コネクタ・プレートに位置決め
されて固定された後、チップ・パッケージがコネクタ・
プレートに固定される。
【００２１】また本発明の他の面によれば、チップ・パ
ッケージは、発光素子アレーを有する。キャリアは、光
学的信号伝送素子を保持するアダプタを有する。光学的
伝送素子は、チップからの光学的信号を、カバー上の窓
を経て出力するように、複数の光学的信号を単位として
伝送する。キャリアは、発光素子アレーの発生する熱を
放散するヒートシンクとを備えている。前記チップ・キ
ャリアと前記アダプタとは、前記チップ・キャリア上に
前記アダプタが位置決め配置された状態で配線ボードの
表面に固定される。前記ヒートシンクは、前記配線ボー
ドの裏面に固定されている。
ッケージは、発光素子アレーを有する。キャリアは、光
学的信号伝送素子を保持するアダプタを有する。光学的
伝送素子は、チップからの光学的信号を、カバー上の窓
を経て出力するように、複数の光学的信号を単位として
伝送する。キャリアは、発光素子アレーの発生する熱を
放散するヒートシンクとを備えている。前記チップ・キ
ャリアと前記アダプタとは、前記チップ・キャリア上に
前記アダプタが位置決め配置された状態で配線ボードの
表面に固定される。前記ヒートシンクは、前記配線ボー
ドの裏面に固定されている。
【００２２】
【実施例】まず光信号を受ける複数の演算用プロセッサ
・ユニットを作り込んだプロセッサ・チップのパッケー
ジについて説明を行う。図１はプロセッサ・チップ用パ
ッケージの正面部分断面図、図２はその平面図、図３は
その側面図、図４はその分解斜視図である。なお、図１
の断面は、図２におけるＡ−Ａ線での断面を示してい
る。以下に説明する構成要素の多くは、２つ以上の図に
おいて示されているが、図１〜図４のそれぞれについて
各構成要素の説明は行わない。
・ユニットを作り込んだプロセッサ・チップのパッケー
ジについて説明を行う。図１はプロセッサ・チップ用パ
ッケージの正面部分断面図、図２はその平面図、図３は
その側面図、図４はその分解斜視図である。なお、図１
の断面は、図２におけるＡ−Ａ線での断面を示してい
る。以下に説明する構成要素の多くは、２つ以上の図に
おいて示されているが、図１〜図４のそれぞれについて
各構成要素の説明は行わない。
【００２３】受光部である光入力セル・アレーを有する
プロセッサ・チップ１０は、サブ・キャリア１２を介し
て容器状のチップ・キャリア１４に固定される。サブ・
キャリア１２上には４本の支持ポスト１６が固定されて
おり、これらポストの上端面に、ガラス板に多数のマイ
クロレンズが作り込まれたマイクロレンズ・アレー２０
が接着剤によって接着され、固定されている。このマイ
クロレンズ・アレー２０はチップ１０の表面と完全平行
になるように取り付けられる。
プロセッサ・チップ１０は、サブ・キャリア１２を介し
て容器状のチップ・キャリア１４に固定される。サブ・
キャリア１２上には４本の支持ポスト１６が固定されて
おり、これらポストの上端面に、ガラス板に多数のマイ
クロレンズが作り込まれたマイクロレンズ・アレー２０
が接着剤によって接着され、固定されている。このマイ
クロレンズ・アレー２０はチップ１０の表面と完全平行
になるように取り付けられる。
【００２４】プロセッサ・チップ内の光入力セル・アレ
ーを構成する光センサ素子の寸法は約２０×２０μｍで
あり、それぞれ１個のマイクロ・レンズが対応し、各マ
イクロ・レンズは入射する光を対応する光センサ素子上
に集光する。したがって信号を正確に伝達するには、光
センサ素子とマイクロレンズとの間の３軸相対位置は、
正確に設定する必要がある。ここで、３軸とは、パッケ
ージが設けられる平面における直交Ｘ軸，Ｙ軸と、平面
に垂直なＺ軸とを意味するものとする。
ーを構成する光センサ素子の寸法は約２０×２０μｍで
あり、それぞれ１個のマイクロ・レンズが対応し、各マ
イクロ・レンズは入射する光を対応する光センサ素子上
に集光する。したがって信号を正確に伝達するには、光
センサ素子とマイクロレンズとの間の３軸相対位置は、
正確に設定する必要がある。ここで、３軸とは、パッケ
ージが設けられる平面における直交Ｘ軸，Ｙ軸と、平面
に垂直なＺ軸とを意味するものとする。
【００２５】マイクロレンズ・アレー２０を、各ポスト
１６の上端面に接着剤１８を塗布することによって、ポ
スト１６に接着する。次に、マイクロレンズ・アレー２
０を光入力セル・アレーに対してＸ軸，Ｙ軸方向の位置
決めを行う。マイクロレンズ・アレー２０は、参照光を
マイクロレンズ・アレーに入射しながら、プロセッサ・
チップ上の光セル・アレーに位置決めする。一旦正確に
位置決めされたら、接着剤１８の固化を待つ。Ｚ軸方向
の位置は、ポストの高さにより定められる。
１６の上端面に接着剤１８を塗布することによって、ポ
スト１６に接着する。次に、マイクロレンズ・アレー２
０を光入力セル・アレーに対してＸ軸，Ｙ軸方向の位置
決めを行う。マイクロレンズ・アレー２０は、参照光を
マイクロレンズ・アレーに入射しながら、プロセッサ・
チップ上の光セル・アレーに位置決めする。一旦正確に
位置決めされたら、接着剤１８の固化を待つ。Ｚ軸方向
の位置は、ポストの高さにより定められる。
【００２６】チップ・キャリア１４の形状は、上部が開
いた箱型容器の形状をしており、容器の外部へＸ軸両方
向に突き出た固定タブ１３を有しており、これら固定タ
ブにはそれぞれ２個の固定用の穴１５を有している。ま
た、チップ・キャリア１４およびサブ・キャリア１２の
材料には、プロセッサ・チップ１０により発生される熱
を放散するために、熱伝導特性の良い材料の中から選択
するのが望ましい。さらに、チップ・キャリア１４を、
図９〜図１２に示されるヒートシンク１６６のような、
配線ボードの裏面に設けられたヒートシンクに結合する
こともできる。
いた箱型容器の形状をしており、容器の外部へＸ軸両方
向に突き出た固定タブ１３を有しており、これら固定タ
ブにはそれぞれ２個の固定用の穴１５を有している。ま
た、チップ・キャリア１４およびサブ・キャリア１２の
材料には、プロセッサ・チップ１０により発生される熱
を放散するために、熱伝導特性の良い材料の中から選択
するのが望ましい。さらに、チップ・キャリア１４を、
図９〜図１２に示されるヒートシンク１６６のような、
配線ボードの裏面に設けられたヒートシンクに結合する
こともできる。
【００２７】チップ・キャリア１４の上部は、窓２２を
有する金属カバー２４で封止されている。窓２２は、透
明ガラス，サファイア，あるいは用いられる光信号の波
長において透明な他の材料から作ることができる。金属
カバー２４は、プロセッサ・チップ１０の納められてい
るチップ・キャリア内部を外部から完全かつ安定に封止
することができる。このような封止は、光伝播の光路内
に微小じんあいの侵入・付着により生じる信号歪みを防
止するために必要である。プロセッサ・チップ１０に用
いられる半導体材料の種類によって、チップ・キャリア
１４を気密封止して、例えば蒸気によって生じる半導体
要素の劣化を防止することも必要である。
有する金属カバー２４で封止されている。窓２２は、透
明ガラス，サファイア，あるいは用いられる光信号の波
長において透明な他の材料から作ることができる。金属
カバー２４は、プロセッサ・チップ１０の納められてい
るチップ・キャリア内部を外部から完全かつ安定に封止
することができる。このような封止は、光伝播の光路内
に微小じんあいの侵入・付着により生じる信号歪みを防
止するために必要である。プロセッサ・チップ１０に用
いられる半導体材料の種類によって、チップ・キャリア
１４を気密封止して、例えば蒸気によって生じる半導体
要素の劣化を防止することも必要である。
【００２８】封止されたチップ・キャリア１４は、配線
ボード３０に固定される。配線ボード３０は、パッケー
ジ固定用の４個の穴３１を有しており、チップ・キャリ
ア１４を配線ボード３０に固定するときには、チップ・
キャリア１４の固定用穴１５をパッケージ固定用穴３１
に位置合わせする。チップ・キャリア１４の両側には電
気接続部（すなわちリード）３２が設けられており、こ
の例では、リードの密度が大きく、配線ボード３０上に
１列の接続パッドを形成するのが困難であるとして、リ
ードを２列で構成している。これらリードの端部は、配
線ボード３０上の接続パッド３３にハンダ付け、あるい
は接続パッド３３を貫通させる。これにより、チップ・
キャリア１４は、配線ボード３０上に固定される。
ボード３０に固定される。配線ボード３０は、パッケー
ジ固定用の４個の穴３１を有しており、チップ・キャリ
ア１４を配線ボード３０に固定するときには、チップ・
キャリア１４の固定用穴１５をパッケージ固定用穴３１
に位置合わせする。チップ・キャリア１４の両側には電
気接続部（すなわちリード）３２が設けられており、こ
の例では、リードの密度が大きく、配線ボード３０上に
１列の接続パッドを形成するのが困難であるとして、リ
ードを２列で構成している。これらリードの端部は、配
線ボード３０上の接続パッド３３にハンダ付け、あるい
は接続パッド３３を貫通させる。これにより、チップ・
キャリア１４は、配線ボード３０上に固定される。
【００２９】カバー２４上には、複数の光ファイバ・バ
ンドル３４を保持するコネクタ・プレート３６が設けら
れている。このコネクタ・プレート３６は、カバー２４
の光透過窓２２に対向する中央部に、光ファイバ・バン
ドル・ホルダ部３８を有し、さらに両端部にはＺ軸下方
に延びる脚部３９を有し、この脚部３９からはＸ軸方向
に固定タブ４０が延びている。これら固定タブ４０に
は、Ｚ軸下方に突出する位置調節用のピン４６がそれぞ
れ固定されている。
ンドル３４を保持するコネクタ・プレート３６が設けら
れている。このコネクタ・プレート３６は、カバー２４
の光透過窓２２に対向する中央部に、光ファイバ・バン
ドル・ホルダ部３８を有し、さらに両端部にはＺ軸下方
に延びる脚部３９を有し、この脚部３９からはＸ軸方向
に固定タブ４０が延びている。これら固定タブ４０に
は、Ｚ軸下方に突出する位置調節用のピン４６がそれぞ
れ固定されている。
【００３０】ファイバ・バンドル・ホルダ部３８は、コ
ネクタ・プレート自体に放電加工により形成された複数
のスロット４２より成るスロット・アレーと、スロット
・アレーを取り囲むように形成された突出リム４４を有
する凹部とより成っている。各スロット４２には、光フ
ァイバ・バンドル３４の端部がそれぞれ挿入される。
ネクタ・プレート自体に放電加工により形成された複数
のスロット４２より成るスロット・アレーと、スロット
・アレーを取り囲むように形成された突出リム４４を有
する凹部とより成っている。各スロット４２には、光フ
ァイバ・バンドル３４の端部がそれぞれ挿入される。
【００３１】光ファイバ・バンドル３４は、複数本の光
ファイバの束であり、各光ファイバは光信号を伝達する
ことができる。バンドル支持用のスロット・アレーの配
置は、光ファイバ・バンドルにより伝達された光信号群
が、プロセッサ・チップ１０上の光入力セル・アレーと
正確に一致するように定められる。
ファイバの束であり、各光ファイバは光信号を伝達する
ことができる。バンドル支持用のスロット・アレーの配
置は、光ファイバ・バンドルにより伝達された光信号群
が、プロセッサ・チップ１０上の光入力セル・アレーと
正確に一致するように定められる。
【００３２】各スロット４２に挿入された各光ファイバ
・バンドル３４は、突出リム４４によって形成された凹
部に充てんされた固化剤４５によりコネクタ・プレート
３６に固定保持される。
・バンドル３４は、突出リム４４によって形成された凹
部に充てんされた固化剤４５によりコネクタ・プレート
３６に固定保持される。
【００３３】複数本の光ファイバ・バンドル３４が取り
付けられたコネクタ・プレート３６は、次のようにし
て、配線ボード３０に固定される。前述したように、チ
ップ・キャリア１４は、配線ボード３０に既に固定され
ている。配線ボード３０は、固定用穴３１よりＸ軸方向
外側に２個のピン用穴３５を有しており、コネクタ・プ
レート３６の位置調節用ピン４６をこれら穴３５に貫通
させて、コネクタ・プレート３６の固定タブ４０の下面
をチップ・キャリア１４の固定タブ１３の上面に当接さ
せる。
付けられたコネクタ・プレート３６は、次のようにし
て、配線ボード３０に固定される。前述したように、チ
ップ・キャリア１４は、配線ボード３０に既に固定され
ている。配線ボード３０は、固定用穴３１よりＸ軸方向
外側に２個のピン用穴３５を有しており、コネクタ・プ
レート３６の位置調節用ピン４６をこれら穴３５に貫通
させて、コネクタ・プレート３６の固定タブ４０の下面
をチップ・キャリア１４の固定タブ１３の上面に当接さ
せる。
【００３４】ピン用穴３５の直径は、位置調節用ピン４
６を微小調節のためにＸＹ平面に平行に移動させるに十
分な大きさとする。
６を微小調節のためにＸＹ平面に平行に移動させるに十
分な大きさとする。
【００３５】次に、コネクタ・プレート３６の脚部３９
に係合する凹部４８と固定部４０に係合する凹部５０と
を有する端部固定具（end captivating strap ）５２
を、脚部３９と固定タブ４０とがなす角部にそれぞれ配
置する。この端部固定具５２は、２個の固定用穴５４が
設けられており、これら穴５４は、チップ・キャリア１
４の固定用穴１５、配線ボード３０の固定用穴３１に一
直線上に並ぶように設けられている。端部固定具５２の
穴５４と、チップ・キャリア１４の穴１５と、配線ボー
ド３０の穴３１に固定用のボルト２６を挿通し、配線ボ
ード３０の裏面側よりナット２８で締め付ける。
に係合する凹部４８と固定部４０に係合する凹部５０と
を有する端部固定具（end captivating strap ）５２
を、脚部３９と固定タブ４０とがなす角部にそれぞれ配
置する。この端部固定具５２は、２個の固定用穴５４が
設けられており、これら穴５４は、チップ・キャリア１
４の固定用穴１５、配線ボード３０の固定用穴３１に一
直線上に並ぶように設けられている。端部固定具５２の
穴５４と、チップ・キャリア１４の穴１５と、配線ボー
ド３０の穴３１に固定用のボルト２６を挿通し、配線ボ
ード３０の裏面側よりナット２８で締め付ける。
【００３６】このとき、コネクタ・プレート３６がＸＹ
平面に移動可能なように、ナット２８は最初は緩く締め
付けるものとする。このとき、スロット４２に挿入され
た光ファイバ・バンドル３４の端面は、カバー２４のガ
ラス窓２２の表面近くに達している。
平面に移動可能なように、ナット２８は最初は緩く締め
付けるものとする。このとき、スロット４２に挿入され
た光ファイバ・バンドル３４の端面は、カバー２４のガ
ラス窓２２の表面近くに達している。
【００３７】次に、このような状態で、光ファイバ・バ
ンドルのマイクロレンズ・アレーに対する位置合わせを
行う。このためには、複数の参照光、例えばプロセッサ
・チップ１０の対角上の光センサ素子に入射する参照光
を光ファイバ・バンドルにより入力し、配線ボードの穴
３５より裏面側に突出した位置調節用ピン４６を、マニ
ピュレータ（図示せず）により操作して、コネクタ・プ
レート３６をＸＹ平面に平行に移動させながら、プロセ
ッサ・チップ１０の出力を観測し、光ファイバ・バンド
ル位置の調節を行う。
ンドルのマイクロレンズ・アレーに対する位置合わせを
行う。このためには、複数の参照光、例えばプロセッサ
・チップ１０の対角上の光センサ素子に入射する参照光
を光ファイバ・バンドルにより入力し、配線ボードの穴
３５より裏面側に突出した位置調節用ピン４６を、マニ
ピュレータ（図示せず）により操作して、コネクタ・プ
レート３６をＸＹ平面に平行に移動させながら、プロセ
ッサ・チップ１０の出力を観測し、光ファイバ・バンド
ル位置の調節を行う。
【００３８】この位置決め操作の精度は厳しくない。と
いうのは、光ファイバ・バンドルの有効光伝送域は数ｍ
ｍのオーダであり、また、光ファイバ・バンドルを経て
伝達されるコヒーレント・イメージは、発光ダイオード
（ＬＥＤ）素子を用いて発生され、これら発光ダイオー
ド素子は、光センサ素子と同じ配列の寸法素子アレーに
正確に配置されているからである。
いうのは、光ファイバ・バンドルの有効光伝送域は数ｍ
ｍのオーダであり、また、光ファイバ・バンドルを経て
伝達されるコヒーレント・イメージは、発光ダイオード
（ＬＥＤ）素子を用いて発生され、これら発光ダイオー
ド素子は、光センサ素子と同じ配列の寸法素子アレーに
正確に配置されているからである。
【００３９】光ファイバ・バンドルの位置決めが終了す
ると、ボルト２６およびナット２８を締め付ける、ある
いは固定用接着剤を設ける。これにより、端部固定具５
２がコネクタ・プレート３６の固定タブ４０をチップ・
キャリア１４の固定タブ１３に押圧し、コネクタ・プレ
ート３６が配線ボード３０に固定される。このように、
コネクタ・プレート３６は、配線ボードに直接に固定さ
れず、端部固定具５２を用いて取り付けられる。端部固
定具を用いる理由は、ボルトの回転摩擦力によってコネ
クタ・プレート３６の位置ずれを生じる危険性を避ける
ためである。この種の位置ずれは、例えば、コネクタ・
プレートが、チップ・キャリア１４と同じように取り付
けられる場合に生じる。
ると、ボルト２６およびナット２８を締め付ける、ある
いは固定用接着剤を設ける。これにより、端部固定具５
２がコネクタ・プレート３６の固定タブ４０をチップ・
キャリア１４の固定タブ１３に押圧し、コネクタ・プレ
ート３６が配線ボード３０に固定される。このように、
コネクタ・プレート３６は、配線ボードに直接に固定さ
れず、端部固定具５２を用いて取り付けられる。端部固
定具を用いる理由は、ボルトの回転摩擦力によってコネ
クタ・プレート３６の位置ずれを生じる危険性を避ける
ためである。この種の位置ずれは、例えば、コネクタ・
プレートが、チップ・キャリア１４と同じように取り付
けられる場合に生じる。
【００４０】光ファイバ・バンドル３４がプロセッサ・
チップ１０に位置合わせされた後に、コネクタ・プレー
トを固定する他の方法は、ボルトが締め付けられたとき
に、コネクタ・プレート３６およびチップ・キャリア１
４の公差が、コネクタ・プレートの制御された動きを許
容することを保証する方法である。この方法によれば、
コネクタ・プレートが位置決めされると、シアノアクリ
レート接着剤のような硬質接着剤（図示せず）を用い
て、部品を正確な位置に固定する。さらに他の方法によ
れば、光ファイバ・バンドル３４とプロセッサ・チップ
１０との位置決めが行われた後に、コネクタ・プレート
３６を、チップ・キャリア１４にボルトで直接固定する
方法である。
チップ１０に位置合わせされた後に、コネクタ・プレー
トを固定する他の方法は、ボルトが締め付けられたとき
に、コネクタ・プレート３６およびチップ・キャリア１
４の公差が、コネクタ・プレートの制御された動きを許
容することを保証する方法である。この方法によれば、
コネクタ・プレートが位置決めされると、シアノアクリ
レート接着剤のような硬質接着剤（図示せず）を用い
て、部品を正確な位置に固定する。さらに他の方法によ
れば、光ファイバ・バンドル３４とプロセッサ・チップ
１０との位置決めが行われた後に、コネクタ・プレート
３６を、チップ・キャリア１４にボルトで直接固定する
方法である。
【００４１】上述したパッケージは光透過窓のあるカバ
ー２４を有しているが、これを省略し光ファイバ・バン
ドルの端面を直接にマイクロレンズ・アレーの作り込ま
れたガラス板に持ってくることができる。この構造のプ
ロセッサ用パッケージを図５，図６を参照して説明す
る。図５は、このパッケージの正面部分断面図、図６は
その側面図である。
ー２４を有しているが、これを省略し光ファイバ・バン
ドルの端面を直接にマイクロレンズ・アレーの作り込ま
れたガラス板に持ってくることができる。この構造のプ
ロセッサ用パッケージを図５，図６を参照して説明す
る。図５は、このパッケージの正面部分断面図、図６は
その側面図である。
【００４２】受光部である光入力セル・アレーを有する
プロセッサ・チップ１０は、サブ・キャリア１２を介し
て平板状のチップ・キャリア６０に固定される。サブ・
キャリア１２上には４本のポスト１６が固定されてお
り、これらポストの上端面に、マイクロレンズ・アレー
２０が接着されている。このように、プロセッサ・チッ
プ１０およびマイクロレンズ・アレー２０が設けられた
チップ・キャリア６０を、配線ボード６２に固定するに
は、チップ・キャリア６０の裏面より突出する電気入出
力ピン端子６４を、配線ボード６２のボード端子穴６５
に挿入することにより行われる。
プロセッサ・チップ１０は、サブ・キャリア１２を介し
て平板状のチップ・キャリア６０に固定される。サブ・
キャリア１２上には４本のポスト１６が固定されてお
り、これらポストの上端面に、マイクロレンズ・アレー
２０が接着されている。このように、プロセッサ・チッ
プ１０およびマイクロレンズ・アレー２０が設けられた
チップ・キャリア６０を、配線ボード６２に固定するに
は、チップ・キャリア６０の裏面より突出する電気入出
力ピン端子６４を、配線ボード６２のボード端子穴６５
に挿入することにより行われる。
【００４３】ピン端子６４は、チップ・キャリア６０の
裏面が配線ボード６２の表面に接触するまで挿入され
る。この構造では、チップ・キャリア６０に加わる外力
は、配線ボード６２の表面が受けるようになる。
裏面が配線ボード６２の表面に接触するまで挿入され
る。この構造では、チップ・キャリア６０に加わる外力
は、配線ボード６２の表面が受けるようになる。
【００４４】チップ・キャリア６０の両端には、後述す
る位置調節用ピンを兼ねるボルトを挿通する２個の穴６
６が設けられている。これらボルトの位置調節用ピンと
しての使用については後述する。さらに、配線ボード６
２にも穴６６に対応する位置に２個の穴６８が設けられ
ている。
る位置調節用ピンを兼ねるボルトを挿通する２個の穴６
６が設けられている。これらボルトの位置調節用ピンと
しての使用については後述する。さらに、配線ボード６
２にも穴６６に対応する位置に２個の穴６８が設けられ
ている。
【００４５】チップ・キャリア６０上には、複数の光フ
ァイバ・バンドル３４を保持するコネクタ・プレート７
０が設けられている。このコネクタ・プレート７０は、
下部が開いた容器形状をしており、マイクロレンズ・ア
レー２０に対向する中央部に、光ファイバ・ホルダ部を
有している。コネクタ・プレート７０のＸ軸方向両端の
側壁部内には、位置調節用ピンを兼ねる２個の固定用ボ
ルト７４が植え込まれている。
ァイバ・バンドル３４を保持するコネクタ・プレート７
０が設けられている。このコネクタ・プレート７０は、
下部が開いた容器形状をしており、マイクロレンズ・ア
レー２０に対向する中央部に、光ファイバ・ホルダ部を
有している。コネクタ・プレート７０のＸ軸方向両端の
側壁部内には、位置調節用ピンを兼ねる２個の固定用ボ
ルト７４が植え込まれている。
【００４６】ファイバ・バンドル・ホルダ部は、コネク
タ・プレート自体に設けられた複数のスロット７６より
成るスロット・アレーと、スロット・アレーを取り囲む
ように形成された突出リム７８を有する凹部とより成っ
ている。各光ファイバ・バンドル３４の端部はスロット
７６に挿入されて、リム７８により形成された凹部に充
てんされた固化剤８０によりコネクタ・プレート７０に
固定保持される。
タ・プレート自体に設けられた複数のスロット７６より
成るスロット・アレーと、スロット・アレーを取り囲む
ように形成された突出リム７８を有する凹部とより成っ
ている。各光ファイバ・バンドル３４の端部はスロット
７６に挿入されて、リム７８により形成された凹部に充
てんされた固化剤８０によりコネクタ・プレート７０に
固定保持される。
【００４７】光ファイバ・バンドル３４が取り付けられ
たコネクタ・プレート７０は、次のようにして、配線ボ
ード６２に固定される。位置調節ピン兼用固定ボルト７
４を、チップ・キャリア６０の固定用穴６６および配線
ボード６２の固定用穴６８に挿通し、先端を配線ボード
の裏面側に突出させる。
たコネクタ・プレート７０は、次のようにして、配線ボ
ード６２に固定される。位置調節ピン兼用固定ボルト７
４を、チップ・キャリア６０の固定用穴６６および配線
ボード６２の固定用穴６８に挿通し、先端を配線ボード
の裏面側に突出させる。
【００４８】配線ボード６２の裏面側からマニピュレー
タ（図示せず）によりボルト７４を操作して、コネクタ
・プレート７０をチップ・キャリア上でＸＹ平面に平行
に微小移動させマイクロレンズ・アレー２０に対する光
ファイバ・バンドル位置の調節を行う。
タ（図示せず）によりボルト７４を操作して、コネクタ
・プレート７０をチップ・キャリア上でＸＹ平面に平行
に微小移動させマイクロレンズ・アレー２０に対する光
ファイバ・バンドル位置の調節を行う。
【００４９】位置決めが終了したら、配線ボード６２の
裏面側からボルト７４をワッシャ８２を介在させてナッ
ト８４により締め付けて、コネクタ・プレート７０を配
線ボード６２に固定する。このパッケージでは、チップ
・キャリア６０とコネクタ・プレート７０とにより密閉
された空間内に、プロセッサ・チップ１０およびマイク
ロレンズ・アレー２０が配置されているので、プロセッ
サ・チップまたは光信号路がじんあいにより汚染される
のを有効に防止できる。
裏面側からボルト７４をワッシャ８２を介在させてナッ
ト８４により締め付けて、コネクタ・プレート７０を配
線ボード６２に固定する。このパッケージでは、チップ
・キャリア６０とコネクタ・プレート７０とにより密閉
された空間内に、プロセッサ・チップ１０およびマイク
ロレンズ・アレー２０が配置されているので、プロセッ
サ・チップまたは光信号路がじんあいにより汚染される
のを有効に防止できる。
【００５０】以上の２つの実施例によれば、光ファイバ
・バンドルとマイクロレンズとの位置合わせは、光ファ
イバ・バンドル側の微小移動で行った。言うまでもな
く、チップ・キャリアを動かすときに、位置合わせ過程
において用いられる電気信号が得られる限りは、前記位
置合わせを、チップ・キャリアの微小位置調節によって
も行うことができる。
・バンドルとマイクロレンズとの位置合わせは、光ファ
イバ・バンドル側の微小移動で行った。言うまでもな
く、チップ・キャリアを動かすときに、位置合わせ過程
において用いられる電気信号が得られる限りは、前記位
置合わせを、チップ・キャリアの微小位置調節によって
も行うことができる。
【００５１】この構造では、チップ・キャリアの位置を
正確に調節する必要はない。光ファイバ・バンドルは、
ＬＥＤアレーによって生成された光スポット・アレーの
像を伝達する。光入力信号をプロセッサへ効率的に送る
ためには、イメージが歪むことなく伝搬される、光ファ
イバ・バンドルの各ファイバの中央部を、マイクロレン
ズ・アレーの好適な部分と一致させるこで十分である。
このことは、ＬＥＤアレーの配列寸法および入力セル・
アレーの配列寸法が、同じ精度で製作される限り、事実
である。
正確に調節する必要はない。光ファイバ・バンドルは、
ＬＥＤアレーによって生成された光スポット・アレーの
像を伝達する。光入力信号をプロセッサへ効率的に送る
ためには、イメージが歪むことなく伝搬される、光ファ
イバ・バンドルの各ファイバの中央部を、マイクロレン
ズ・アレーの好適な部分と一致させるこで十分である。
このことは、ＬＥＤアレーの配列寸法および入力セル・
アレーの配列寸法が、同じ精度で製作される限り、事実
である。
【００５２】図７は、チップ・キャリアを微小位置調節
するようにした他の実施例の正面断面図である。コネク
タ・プレート９０は、平板形状をしており、中央部に光
ファイバ・バンドル・ホルダ部９２を有している。この
光ファイバ・バンドル・ホルダ部の構造は、前述した２
つの実施例の光ファイバ・バンドル・ホルダ部とほぼ同
一であり、下部に突出底部９４を備える点が異なってい
る。この光ファイバ・バンドル・ホルダ部９２には、複
数の光ファイバ・バンドル３４の端部が固定保持され
る。光ファイバ・バンドル・ホルダ部が取り付けられる
コネクタ・プレート９０は、四隅に固定用の穴９６を有
している。
するようにした他の実施例の正面断面図である。コネク
タ・プレート９０は、平板形状をしており、中央部に光
ファイバ・バンドル・ホルダ部９２を有している。この
光ファイバ・バンドル・ホルダ部の構造は、前述した２
つの実施例の光ファイバ・バンドル・ホルダ部とほぼ同
一であり、下部に突出底部９４を備える点が異なってい
る。この光ファイバ・バンドル・ホルダ部９２には、複
数の光ファイバ・バンドル３４の端部が固定保持され
る。光ファイバ・バンドル・ホルダ部が取り付けられる
コネクタ・プレート９０は、四隅に固定用の穴９６を有
している。
【００５３】このコネクタ・プレート９０が固定される
配線ボード９８は、コネクタ・プレート９０の穴９６に
対応する４個の固定用穴１００と、コネクタ・プレート
９０の突出底部９４がはめ込まれる開口１０２とを備え
ている。コネクタ・プレート９０を配線ボード９８に固
定するときには、配線ボード９８の表面側より、コネク
タ・プレート９０の突出底部９４を開口１０２にはめ込
み、かつ、コネクタ・プレート９０の固定用穴９６を配
線ボード９８の固定用穴１００に位置決めして、ボルト
１０４を挿通する。次に、配線ボード９８の裏面側に、
中央部が開口で四隅に固定用の穴を有する押え板１０５
を設ける。押え板１０５は、ボルト１０４が固定用穴を
通るようにして配置し、押え板１０５の裏面側よりボル
ト１０４にナット１０６を締め付ける。
配線ボード９８は、コネクタ・プレート９０の穴９６に
対応する４個の固定用穴１００と、コネクタ・プレート
９０の突出底部９４がはめ込まれる開口１０２とを備え
ている。コネクタ・プレート９０を配線ボード９８に固
定するときには、配線ボード９８の表面側より、コネク
タ・プレート９０の突出底部９４を開口１０２にはめ込
み、かつ、コネクタ・プレート９０の固定用穴９６を配
線ボード９８の固定用穴１００に位置決めして、ボルト
１０４を挿通する。次に、配線ボード９８の裏面側に、
中央部が開口で四隅に固定用の穴を有する押え板１０５
を設ける。押え板１０５は、ボルト１０４が固定用穴を
通るようにして配置し、押え板１０５の裏面側よりボル
ト１０４にナット１０６を締め付ける。
【００５４】一方、チップ・キャリア１０８は平板形状
であり、中央に凹部１１０を有し、この凹部の底にプロ
セッサ・チップ１０が固定されている。このプロセッサ
・チップ１０の上方には、ポスト１６を介してマイクロ
レンズ・アレー２０が固定されている。
であり、中央に凹部１１０を有し、この凹部の底にプロ
セッサ・チップ１０が固定されている。このプロセッサ
・チップ１０の上方には、ポスト１６を介してマイクロ
レンズ・アレー２０が固定されている。
【００５５】このようにプロセッサ・チップ１０および
マイクロレンズ・アレー２０を載せたチップ・キャリア
１０８を、３軸（Ｘ，Ｙ，Ｚ）方向位置合わせして配線
ボード９８に裏側より固定するのは、次のようにして行
われる。
マイクロレンズ・アレー２０を載せたチップ・キャリア
１０８を、３軸（Ｘ，Ｙ，Ｚ）方向位置合わせして配線
ボード９８に裏側より固定するのは、次のようにして行
われる。
【００５６】Ｚ軸方向の位置合わせは、マイクロレンズ
・アレー２０が形成されている透明ガラス板の上面が、
突出底部９４の端面に接触するので、透明ガラス板の上
面を正確に削り出すことで行うことができる。したがっ
て、光ファイバ・バンドル３４の端部が、コネクタ・プ
レート９０のスロットに正しく挿入される限り、Ｚ方向
はフランジ端面と、マイクロレンズ・アレーのガラス板
の上面との接触のみで決定される。
・アレー２０が形成されている透明ガラス板の上面が、
突出底部９４の端面に接触するので、透明ガラス板の上
面を正確に削り出すことで行うことができる。したがっ
て、光ファイバ・バンドル３４の端部が、コネクタ・プ
レート９０のスロットに正しく挿入される限り、Ｚ方向
はフランジ端面と、マイクロレンズ・アレーのガラス板
の上面との接触のみで決定される。
【００５７】このようにＺ軸方向の位置決めが終了する
と、チップ・キャリア１０８の裏面に固定された位置調
節用ピン（図示せず）をマニピュレータにより操作し
て、チップ・キャリア１０８をＸＹ平面に平行に微小調
節して、マイクロレンズ・アレー２０を光ファイバ・バ
ンドル３４に位置合わせする。この調節過程の際、プロ
セッサ・チップ１０からの電気信号を利用して、マイク
ロレンズ・アレー２０が光ファイバ・バンドル３４に正
確に位置合わせされたときを決定するのが望ましい。
と、チップ・キャリア１０８の裏面に固定された位置調
節用ピン（図示せず）をマニピュレータにより操作し
て、チップ・キャリア１０８をＸＹ平面に平行に微小調
節して、マイクロレンズ・アレー２０を光ファイバ・バ
ンドル３４に位置合わせする。この調節過程の際、プロ
セッサ・チップ１０からの電気信号を利用して、マイク
ロレンズ・アレー２０が光ファイバ・バンドル３４に正
確に位置合わせされたときを決定するのが望ましい。
【００５８】チップ・キャリア１０８を配線ボード９８
に固定する際、チップ・キャリア１０８の凹部１１０以
外の領域上に形成された接続パッド（図示せず）と、配
線ボード９８の裏面に形成されたバンプ１１２とが軽く
接触するか、わずかに離れる位が良い。
に固定する際、チップ・キャリア１０８の凹部１１０以
外の領域上に形成された接続パッド（図示せず）と、配
線ボード９８の裏面に形成されたバンプ１１２とが軽く
接触するか、わずかに離れる位が良い。
【００５９】チップ・キャリア１０８と配線ボード９８
との間の電気的および機械的接続は、フリップチップ・
タイプのはんだボンディング、すなわち接続パッドをバ
ンプ１１２に接続することによって行われる。前述した
ように、チップ・キャリア１０８の位置決めは、微調節
（例えば±１０ミル）で済む。というのは、バンプと接
続パッドとの間の位置決めは、突出底部９４を配線ボー
ド９８の開口１０２へ挿入することによって行われるか
らである。したがって、接続パッドとバンプとの間の位
置ずれは、接続パッドとバンプとの接触に支障をきたす
ことはない。この実施例では、防じん処理は、チップ・
キャリア１０８と配線ボード９８の周辺部を有機固化剤
によってシールすることによって行われる。あるいはま
た、プロセッサ・チップを気密封止することが必要な
ら、この気密封止は、チップ・キャリア１０８の縁部
を、配線ボード９８にシールすることによって行われ
る。
との間の電気的および機械的接続は、フリップチップ・
タイプのはんだボンディング、すなわち接続パッドをバ
ンプ１１２に接続することによって行われる。前述した
ように、チップ・キャリア１０８の位置決めは、微調節
（例えば±１０ミル）で済む。というのは、バンプと接
続パッドとの間の位置決めは、突出底部９４を配線ボー
ド９８の開口１０２へ挿入することによって行われるか
らである。したがって、接続パッドとバンプとの間の位
置ずれは、接続パッドとバンプとの接触に支障をきたす
ことはない。この実施例では、防じん処理は、チップ・
キャリア１０８と配線ボード９８の周辺部を有機固化剤
によってシールすることによって行われる。あるいはま
た、プロセッサ・チップを気密封止することが必要な
ら、この気密封止は、チップ・キャリア１０８の縁部
を、配線ボード９８にシールすることによって行われ
る。
【００６０】図８は、ファイバ・バンドル３４およびマ
イクロレンズ・アレー２０の位置決めを、チップ・キャ
リアの微調節によって行う他の実施例の正面断面図であ
る。この実施例の構成は、以下の点を除いては、図７の
実施例の構成とほぼ同じである。図８の実施例では、チ
ップ・キャリア１０９は、配線ボード９８上の固定用穴
１００に対応する４個の固定用穴１０５を有し、チップ
・キャリア１０９と配線ボード９８との間の電気的接続
は、チップ・キャリア１０９上に形成された接続パッド
（図示せず）と配線ボード９８の裏面に形成されたバン
プ１１２とを接触させることによって行う。
イクロレンズ・アレー２０の位置決めを、チップ・キャ
リアの微調節によって行う他の実施例の正面断面図であ
る。この実施例の構成は、以下の点を除いては、図７の
実施例の構成とほぼ同じである。図８の実施例では、チ
ップ・キャリア１０９は、配線ボード９８上の固定用穴
１００に対応する４個の固定用穴１０５を有し、チップ
・キャリア１０９と配線ボード９８との間の電気的接続
は、チップ・キャリア１０９上に形成された接続パッド
（図示せず）と配線ボード９８の裏面に形成されたバン
プ１１２とを接触させることによって行う。
【００６１】配線ボード９８にチップ・キャリア１０９
を固定する際、図７において説明したように、Ｚ軸方向
調節およびＸ−Ｙ面位置決めが終了すると、配線ボード
９８とチップ・キャリア１０９との間にスプリング・ワ
ッシャ１０７を介挿して、固定用穴９６，１００，１０
５を通ったボルト１０４を配線ボード９８の裏面からナ
ット１０６で締め付けることによって、チップ・キャリ
ア１０９は配線ボード９８に固定される。その結果、チ
ップ・キャリア１０９上に形成された接続パッドと、配
線ボード９８上に形成されたバンプ１１２とは、良好な
電気接続を形成する圧縮状態に保たれる。
を固定する際、図７において説明したように、Ｚ軸方向
調節およびＸ−Ｙ面位置決めが終了すると、配線ボード
９８とチップ・キャリア１０９との間にスプリング・ワ
ッシャ１０７を介挿して、固定用穴９６，１００，１０
５を通ったボルト１０４を配線ボード９８の裏面からナ
ット１０６で締め付けることによって、チップ・キャリ
ア１０９は配線ボード９８に固定される。その結果、チ
ップ・キャリア１０９上に形成された接続パッドと、配
線ボード９８上に形成されたバンプ１１２とは、良好な
電気接続を形成する圧縮状態に保たれる。
【００６２】次に光信号を出力する側の発光素子アレー
を有するプロセッサ・チップ用のキャリア・パッケージ
について説明する。このパッケージは、１本のファイバ
・バンドルにつき１パッケージの構造になっている。図
９は、発光素子アレー・パッケージの正面部分断面図、
図１０はその平面図、図１１はその側面図、図１２はそ
の分解斜視図である。なお、図９の断面は、図１０にお
けるＢ−Ｂ線での断面を示している。
を有するプロセッサ・チップ用のキャリア・パッケージ
について説明する。このパッケージは、１本のファイバ
・バンドルにつき１パッケージの構造になっている。図
９は、発光素子アレー・パッケージの正面部分断面図、
図１０はその平面図、図１１はその側面図、図１２はそ
の分解斜視図である。なお、図９の断面は、図１０にお
けるＢ−Ｂ線での断面を示している。
【００６３】発光素子アレー、例えばＬＥＤアレーを有
するＬＥＤチップ１２０は、サブ・キャリア１２２を介
して容器状のチップ・キャリア１２４に固定される。サ
ブ・キャリア１２２上には４本の支持ポスト１２６が固
定されており、これらポストの上端面に、ガラス板に多
数のマイクロレンズが作り込まれたマイクロレンズ・ア
レー１２８が接着剤によって接着されている。このマイ
クロレンズ・アレー１２８は、ＬＥＤチップ１２０の表
面と完全平行になるように取り付けられる。
するＬＥＤチップ１２０は、サブ・キャリア１２２を介
して容器状のチップ・キャリア１２４に固定される。サ
ブ・キャリア１２２上には４本の支持ポスト１２６が固
定されており、これらポストの上端面に、ガラス板に多
数のマイクロレンズが作り込まれたマイクロレンズ・ア
レー１２８が接着剤によって接着されている。このマイ
クロレンズ・アレー１２８は、ＬＥＤチップ１２０の表
面と完全平行になるように取り付けられる。
【００６４】ＬＥＤチップ内のＬＥＤアレーの各ＬＥＤ
素子にはそれぞれ１個のマイクロレンズが対応する。し
たがって、マイクロレンズ・アレー１２８は、ＬＥＤア
レーに対して位置合わせされた後、ポスト１２６上に固
定される。
素子にはそれぞれ１個のマイクロレンズが対応する。し
たがって、マイクロレンズ・アレー１２８は、ＬＥＤア
レーに対して位置合わせされた後、ポスト１２６上に固
定される。
【００６５】チップ・キャリア１２４の形状は、図４に
示すチップ・キャリア１４と同じ形状であり、四隅に固
定用穴１２５を有している。このチップ・キャリアは、
光信号が出射する透明ガラスの窓１３０を有する金属カ
バー１３２で封止されている。これによって、ＬＥＤチ
ップ１２０の納められているチップ・キャリア内部と外
部とを完全にかつ安定に遮断することができる。このよ
うな封止は、光伝播の光路内に微小じんあいの侵入・付
着による信号歪みを防止するために必要である。さら
に、ＬＥＤチップ１２０を形成するのに用いられる半導
体が外気にさらされることにより劣化するならば、チッ
プ１２０をチップ・キャリア１２４内に気密封止するこ
とが必要である。
示すチップ・キャリア１４と同じ形状であり、四隅に固
定用穴１２５を有している。このチップ・キャリアは、
光信号が出射する透明ガラスの窓１３０を有する金属カ
バー１３２で封止されている。これによって、ＬＥＤチ
ップ１２０の納められているチップ・キャリア内部と外
部とを完全にかつ安定に遮断することができる。このよ
うな封止は、光伝播の光路内に微小じんあいの侵入・付
着による信号歪みを防止するために必要である。さら
に、ＬＥＤチップ１２０を形成するのに用いられる半導
体が外気にさらされることにより劣化するならば、チッ
プ１２０をチップ・キャリア１２４内に気密封止するこ
とが必要である。
【００６６】金属封止されたチップ・キャリア１２４
は、配線ボード１３４に固定される。配線ボード１３４
は、ＬＥＤアレー１２０によって発生された熱を放散す
るための開口部１３６を有しており、この開口部には、
熱伝導スペーサ１３７がはめ込まれる。配線ボード１３
４は、図４に示す配線ボード３０と同様に、４個の固定
用穴１３８と２個の位置調節ピン用穴１４０とを有して
いる。
は、配線ボード１３４に固定される。配線ボード１３４
は、ＬＥＤアレー１２０によって発生された熱を放散す
るための開口部１３６を有しており、この開口部には、
熱伝導スペーサ１３７がはめ込まれる。配線ボード１３
４は、図４に示す配線ボード３０と同様に、４個の固定
用穴１３８と２個の位置調節ピン用穴１４０とを有して
いる。
【００６７】チップ・キャリア１２４を配線ボード１３
４に固定するときには、チップ・キャリア１２４の固定
用穴１２５を配線ボード１３４の固定用穴１３８に位置
合わせする。チップ・キャリア１２４の両側には図４に
示すチップ・キャリア１４と同様に２列のリード１４２
を有し、これらリードの端部は、配線ボード１３４上の
接続パッド１４４にハンダ付けされる。これにより、チ
ップ・キャリア１２４は、配線ボード１３４上に固定さ
れる。
４に固定するときには、チップ・キャリア１２４の固定
用穴１２５を配線ボード１３４の固定用穴１３８に位置
合わせする。チップ・キャリア１２４の両側には図４に
示すチップ・キャリア１４と同様に２列のリード１４２
を有し、これらリードの端部は、配線ボード１３４上の
接続パッド１４４にハンダ付けされる。これにより、チ
ップ・キャリア１２４は、配線ボード１３４上に固定さ
れる。
【００６８】カバー１３２上には、１本の光ファイバ・
バンドル１４６を保持するアダプタ１４８が設けられて
いる。このアダプタ１４８は、カバー１３２の光透過窓
１３０に対向する中央部に、光ファイバ・バンドル・ホ
ルダ部１５０を有し、さらに両端部にはＺ軸方向に延び
る脚部１５２を有し、この脚部１５２からはＸ軸方向に
固定タブ１５４が延びている。これら固定タブ１５４に
は、下方に突出する位置調節用のピン１５６がそれぞれ
設けられている。ファイバ・バンドル・ホルダ部１５０
は、１個のスロット１５８が設けられた突出部１６０を
有し、この突出部の周囲にはネジが切られている。光フ
ァイバ・バンドル１４６は、フランジ１６２を有する保
護チューブ１４５によって、正しい位置に保持される。
保護チューブは、光ファイバ・バンドル１４６の端部に
固定され、一体となったものが、スロットと保護チュー
ブとの間にＺ軸スペーサ１６３を介在させて、スロット
１５８に挿入される。内側にネジが切られたコネクタ１
６４を外側にネジが切られた突出部１６０に係合させる
ことによって、フランジ１６２を突出部１６０の上端面
に締め付けて、光ファイバ・バンドル１４６をアダプタ
１４８に保持する。
バンドル１４６を保持するアダプタ１４８が設けられて
いる。このアダプタ１４８は、カバー１３２の光透過窓
１３０に対向する中央部に、光ファイバ・バンドル・ホ
ルダ部１５０を有し、さらに両端部にはＺ軸方向に延び
る脚部１５２を有し、この脚部１５２からはＸ軸方向に
固定タブ１５４が延びている。これら固定タブ１５４に
は、下方に突出する位置調節用のピン１５６がそれぞれ
設けられている。ファイバ・バンドル・ホルダ部１５０
は、１個のスロット１５８が設けられた突出部１６０を
有し、この突出部の周囲にはネジが切られている。光フ
ァイバ・バンドル１４６は、フランジ１６２を有する保
護チューブ１４５によって、正しい位置に保持される。
保護チューブは、光ファイバ・バンドル１４６の端部に
固定され、一体となったものが、スロットと保護チュー
ブとの間にＺ軸スペーサ１６３を介在させて、スロット
１５８に挿入される。内側にネジが切られたコネクタ１
６４を外側にネジが切られた突出部１６０に係合させる
ことによって、フランジ１６２を突出部１６０の上端面
に締め付けて、光ファイバ・バンドル１４６をアダプタ
１４８に保持する。
【００６９】配線ボード１３４の裏面には、ヒートシン
ク１６６が設けられるが、このヒートシンクは、固定用
の４個の穴１６８と、２個の位置調節ピン用穴１７０を
備えている。
ク１６６が設けられるが、このヒートシンクは、固定用
の４個の穴１６８と、２個の位置調節ピン用穴１７０を
備えている。
【００７０】アダプタ１４８，チップ・キャリア１２
４，配線ボード１３４，ヒートシンク１６６をアセンブ
ルするには、図４で示した端部固定具５２と同様な端部
固定具１７２を用いる。この端部固定具の有する固定用
穴１７４と、チップ・キャリア１２４の固定用穴１２
５，配線ボード１３４の固定用穴１３８，ヒートシンク
１６６の固定用１６８に、ボルト１７６を挿通し、ヒー
トシンク１６６の裏面よりナット１７８でアダプタ１４
８がＸＹ平面に平行に動く程度に緩く締め付ける。
４，配線ボード１３４，ヒートシンク１６６をアセンブ
ルするには、図４で示した端部固定具５２と同様な端部
固定具１７２を用いる。この端部固定具の有する固定用
穴１７４と、チップ・キャリア１２４の固定用穴１２
５，配線ボード１３４の固定用穴１３８，ヒートシンク
１６６の固定用１６８に、ボルト１７６を挿通し、ヒー
トシンク１６６の裏面よりナット１７８でアダプタ１４
８がＸＹ平面に平行に動く程度に緩く締め付ける。
【００７１】アダプタ１４８の位置調節用ピン１５６
は、配線ボード１３４の穴１４０およびヒートシンク１
６６の穴１７０に挿通されており、ピン先端部はヒート
シンク１６６の下面より突出している。
は、配線ボード１３４の穴１４０およびヒートシンク１
６６の穴１７０に挿通されており、ピン先端部はヒート
シンク１６６の下面より突出している。
【００７２】この位置調節用ピン１５６をマニピュレー
タ（図示せず）により操作して、光ファイバ・バンドル
１４６とＬＥＤアレーの相対位置決めを行う。アダプタ
１４８を調節して、光ファイバ・バンドルとＬＥＤアレ
ーとを所望の位置に配置した後、ナット１７８を締め付
けて、アセンブリを決まった位置に保持する。あるいは
また、アダプタ１４８，ボルト１７６，ナット１７８，
配線ボード１３４，ヒートシンク１６６の公差を、ナッ
トが締め付けられたときにも、アダプタ１４８の制御さ
れた動きが可能となるように、設計することもできる。
一旦位置決めがなされると、アダプタ１４８を、硬質接
着剤によってチップ・キャリア１２４に固着でき、ある
いはボルト（図示せず）を用いてチップ・キャリア１２
４に固定することもできる。
タ（図示せず）により操作して、光ファイバ・バンドル
１４６とＬＥＤアレーの相対位置決めを行う。アダプタ
１４８を調節して、光ファイバ・バンドルとＬＥＤアレ
ーとを所望の位置に配置した後、ナット１７８を締め付
けて、アセンブリを決まった位置に保持する。あるいは
また、アダプタ１４８，ボルト１７６，ナット１７８，
配線ボード１３４，ヒートシンク１６６の公差を、ナッ
トが締め付けられたときにも、アダプタ１４８の制御さ
れた動きが可能となるように、設計することもできる。
一旦位置決めがなされると、アダプタ１４８を、硬質接
着剤によってチップ・キャリア１２４に固着でき、ある
いはボルト（図示せず）を用いてチップ・キャリア１２
４に固定することもできる。
【００７３】ファイバ・バンドルとＬＥＤアレーの相対
位置は、３つの軸に沿って固定される。Ｚ方向の調節
は、前述したようにファイバ・バンドル１４６の保護チ
ューブ１４５上のフランジ１６２下面と突出部１６０の
上面との間にスペーサ１６３を入れ、バンドル端面がガ
ラス窓１３０に接するようにスペーサを調節する。
位置は、３つの軸に沿って固定される。Ｚ方向の調節
は、前述したようにファイバ・バンドル１４６の保護チ
ューブ１４５上のフランジ１６２下面と突出部１６０の
上面との間にスペーサ１６３を入れ、バンドル端面がガ
ラス窓１３０に接するようにスペーサを調節する。
【００７４】ＬＥＤアレーの個々の素子（ビット番号に
相当）はプロセッサ上の個々の光入力センサ・アレー
（入力ビット番号）と固有に対応している。したがって
ＬＥＤアレーとファイバ・バンドルとの間の相対位置を
調節するためには、ファイバ・バンドル端面の特定の位
置にＬＥＤ素子により発光されたコリメート光を入力す
る必要がある。一例としての位置決め方法では、まずＬ
ＥＤアレーの対角上の２個の素子の発光を行い、その伝
播光が目的とするプロセッサの光センサ素子に入力して
いるかどうかをモニタしながらパッケージの調節ピン１
５６を操作する。このモニタリングは、プロセッサ・チ
ップの表面で視覚的に行うことができ、あるいは特定の
光センサ素子（例えば、最も離れた対角上の素子）が活
性化されたことを示す、プロセッサによって発生された
出力信号をモニタすることによって行うことができる。
相当）はプロセッサ上の個々の光入力センサ・アレー
（入力ビット番号）と固有に対応している。したがって
ＬＥＤアレーとファイバ・バンドルとの間の相対位置を
調節するためには、ファイバ・バンドル端面の特定の位
置にＬＥＤ素子により発光されたコリメート光を入力す
る必要がある。一例としての位置決め方法では、まずＬ
ＥＤアレーの対角上の２個の素子の発光を行い、その伝
播光が目的とするプロセッサの光センサ素子に入力して
いるかどうかをモニタしながらパッケージの調節ピン１
５６を操作する。このモニタリングは、プロセッサ・チ
ップの表面で視覚的に行うことができ、あるいは特定の
光センサ素子（例えば、最も離れた対角上の素子）が活
性化されたことを示す、プロセッサによって発生された
出力信号をモニタすることによって行うことができる。
【００７５】調節の方法は、前述のプロセッサ用パッケ
ージの場合と同様である。ファイバ・バンドルはコヒー
レントバンドルを使用するので、伝播するアレー状の光
は、入力端面における相互の相対位置関係を保持しなが
ら入力端面から出力端面へ伝播する。すなわち、ＬＥＤ
チップ上のＬＥＤ素子により放出された光ビームアレー
の物理的な面寸法は、ファイバ・バンドルを通して保持
される。その結果、光入力センサ・アレーとＬＥＤアレ
ーの加工精度が同じである限り、およびＬＥＤアレーの
内で対角上の両端の光が正しくプロセッサに入力される
限り、このＬＥＤアレーよりのすべての光出力信号は、
光入力セル・アレーに正確に入力される。出力光と入力
光、すなわち入力ビット番号の信号が正しくプロセッサ
で処理されていることを確認した後、ボルト１７６およ
びナット１７８を締め付ける。この作業をファイバ・バ
ンドルの数と同数のＬＥＤアレー用パッケージについて
行う。
ージの場合と同様である。ファイバ・バンドルはコヒー
レントバンドルを使用するので、伝播するアレー状の光
は、入力端面における相互の相対位置関係を保持しなが
ら入力端面から出力端面へ伝播する。すなわち、ＬＥＤ
チップ上のＬＥＤ素子により放出された光ビームアレー
の物理的な面寸法は、ファイバ・バンドルを通して保持
される。その結果、光入力センサ・アレーとＬＥＤアレ
ーの加工精度が同じである限り、およびＬＥＤアレーの
内で対角上の両端の光が正しくプロセッサに入力される
限り、このＬＥＤアレーよりのすべての光出力信号は、
光入力セル・アレーに正確に入力される。出力光と入力
光、すなわち入力ビット番号の信号が正しくプロセッサ
で処理されていることを確認した後、ボルト１７６およ
びナット１７８を締め付ける。この作業をファイバ・バ
ンドルの数と同数のＬＥＤアレー用パッケージについて
行う。
【００７６】
【発明の効果】プロセッサ・アーキテクチャにおいて、
プロセッサ・チップへのデータ、および制御信号の光入
力ビットは４０２８ビット並列入力であるとすると、図
４に示すパッケージにおいて、４０２８ビットの並列光
入力を実行し、かつ必要な電気入出力端子は２５０ピン
である。一方、出力側のパッケージは３２個必要で、そ
れぞれの光出力は１２８ビット幅であるとすると、出力
側のパッケージは光並列出力１２８ビットを処理する端
子を有する。すなわち、ドライブ用電気信号入力１２８
ビット、その他少数の電気入力を行う端子を有する。両
パッケージにおける電気的入出力端子数は現状技術で容
易に対応可能である。光信号入出力信号を用いることに
よって、両パッケージを用いるプロセッサの性能は画期
的に向上する。
プロセッサ・チップへのデータ、および制御信号の光入
力ビットは４０２８ビット並列入力であるとすると、図
４に示すパッケージにおいて、４０２８ビットの並列光
入力を実行し、かつ必要な電気入出力端子は２５０ピン
である。一方、出力側のパッケージは３２個必要で、そ
れぞれの光出力は１２８ビット幅であるとすると、出力
側のパッケージは光並列出力１２８ビットを処理する端
子を有する。すなわち、ドライブ用電気信号入力１２８
ビット、その他少数の電気入力を行う端子を有する。両
パッケージにおける電気的入出力端子数は現状技術で容
易に対応可能である。光信号入出力信号を用いることに
よって、両パッケージを用いるプロセッサの性能は画期
的に向上する。
【図１】プロセッサ・チップ用パッケージの正面部分断
面図である。
面図である。
【図２】図１のプロセッサ・チップ用パッケージの平面
図である。
図である。
【図３】図１のプロセッサ・チップ用パッケージの側面
図である。
図である。
【図４】図１のプロセッサ・チップ用パッケージの分解
斜視図である。
斜視図である。
【図５】他の構造のプロセッサ・チップ用パッケージの
正面部分断面図である。
正面部分断面図である。
【図６】図５のプロセッサ・チップ用パッケージの側面
図である。
図である。
【図７】チップ・キャリアで微小位置調節を行うように
したプロセッサ・チップ用パッケージの正面部分断面図
である。
したプロセッサ・チップ用パッケージの正面部分断面図
である。
【図８】チップ・キャリアで微小位置調節を行うように
した他のプロセッサ・チップ用パッケージの正面部分断
面図である。
した他のプロセッサ・チップ用パッケージの正面部分断
面図である。
【図９】発光素子アレー用パッケージの正面部分断面図
である。
である。
【図１０】図９の発光素子アレー用パッケージの平面図
である。
である。
【図１１】図９の発光素子アレー用パッケージの側面図
である。
である。
【図１２】図９の発光素子アレー用パッケージの分解斜
視図である。
視図である。
１０ プロセッサ・チップ
１２ サブ・キャリア
１４ チップ・キャリア
１６ ポスト
１８ 接着剤
２０ マイクロレンズ・アレー
２２ 窓
２４ カバー
３０ 配線ボード
３２ リード
３３ 接続パッド
３４ 光ファイバ・バンドル
３６ コネクタ・プレート
３８ ファイバ・バンドル・ホルダ部
４６ 位置調節用ピン
５２ 端部固定具
１２０ ＬＥＤチップ
１２３ チップ・キャリア
１２８ マイクロレンズ・アレー
１３０ 窓
１３２ カバー
１３４ 配線ボード
１４８ アダプタ
１６４ コネクタ
１６６ ヒートシンク
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 トーマス ティー ヒッチ
アメリカ合衆国 ニュージャーシー州
ローレンスビルグレン アヴェニュー
307
(72)発明者 ロバート アール デマース
アメリカ合衆国 ニュージャーシー州
クランベリーエヴァンス ドライブ 26
(56)参考文献 特開 昭56−79468（ＪＰ，Ａ)
特開 昭56−91482（ＪＰ，Ａ)
特開 平３−31808（ＪＰ，Ａ)
特開 平４−353808（ＪＰ，Ａ)
特開 昭58−48009（ＪＰ，Ａ)
特開 平５−121642（ＪＰ，Ａ)
特開 昭54−595（ＪＰ，Ａ)
実開 平１−70345（ＪＰ，Ｕ)
実開 平１−169209（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02B 6/00
G02B 6/12
G02B 6/26 - 6/42
H01L 23/00 - 23/66
H01L 31/00 - 31/0296
H01L 31/08 - 31/12
Claims (6)
- 【請求項１】電気的信号入出力部と、所定数のビットポ
ジションを含む光学的信号入力部とを有し、ディジタル
信号処理を実行する集積回路（ＩＣ）チップを保持する
チップ・パッケージであって、 前記ＩＣチップの上部に設けられ、それぞれ異なる前記
ビットポジションにそれぞれが対応したマイクロレンズ
を多数個有するマイクロレンズ・アレーと、 前記ＩＣチップと前記マイクロレンズ・アレーとを保持
し、前記ＩＣチップの前記電気的信号入出力部に接続さ
れた電気的信号入出力端子群を有し、この電気的信号入
出力端子群が配線ボードに接続されて配線ボードに固定
される容器状のチップ・キャリアと、 このチップ・キャリアを封止するように前記チップ・キ
ャリアに接合され、前記マイクロレンズ・アレーへの光
学的信号入力用の窓を有するカバーと、 このカバーの前記窓およびマイクロレンズ・アレーを通
して前記光学的信号入力部へ入力される、複数の光信号
をそれぞれ単位として伝送する複数の光学的信号伝送素
子を保持し、両端部において前記配線ボードの平面方向
に延びた固定タブを有するコネクタ・プレートとを備
え、 前記チップ・キャリアと前記コネクタ・プレートとは、
前記コネクタ・プレートの下方に突出し、配線ボードに
設けられた穴を貫通する位置調節用ピンを用いて前記光
学的信号伝送素子を前記光学的信号入力部と平行に移動
させて、前記ＩＣチップの前記光学的信号入力部に前記
光学的信号伝送素子が位置決めされ、前記コネクタ・プ
レートは、前記固定タブに係合する凹部を有する端部固
定具を用いて前記固定タブが前記配線ボードに押圧され
ることにより配線ボードに固定される、ことを特徴とするチップ・パッケージ。 - 【請求項２】前記光学的信号伝送素子は、複数本の光フ
ァイバを束ねた光ファイバ・バンドルであることを特徴
とする請求項１に記載のチップ・パッケージ。 - 【請求項３】前記光学的信号伝送素子は、コネクタ・プ
レートに設けられた穴に挿通されて、固化剤により前記
コネクタ・プレートに固定されていることを特徴とする
請求項１または２に記載のチップ・パッケージ。 - 【請求項４】所定数のビットポジションを有する出力信
号を発生する発光素子アレー集積回路チップを保持する
チップ・パッケージであって、 それぞれ異なる前記ビットポジションにそれぞれが対応
したマイクロレンズを多数個有するマイクロレンズ・ア
レーと、 前記発光素子アレー集積回路チップと前記マイクロレン
ズ・アレーとを保持し、電気的信号入出力端子群を有
し、この電気的信号入出力端子群が配線ボードに接続さ
れて配線ボードに固定される容器状のチップ・キャリア
と、 このチップ・キャリアを封止するように接合され、前記
発光素子アレー集積回路チップからの光学的信号出力用
の窓を有するカバーと、 このカバーの前記窓を通して前記発光素子アレー集積回
路チップからの光信号を出力するための、複数の光学的
信号単位として伝送する、光学的信号伝送素子を保持
し、両端部において前記配線ボードの平面方向に延びた
固定タブを有するアダプタとを備え、 前記チップ・キャリアと前記アダプタとは、前記アダプ
タの下方に突出し、前記配線ボードに設けられた穴を貫
通する位置調節用ピンを用いて前記発光素子アレー集積
回路チップに前記光学的信号伝送素子が位置決めされ、
前記アダプタは、前記固定タブに係合する凹部を有する
端部固定具を用いて前記固定タブが前記配線ボードに押
圧されることにより配線ボードに固定される、 ことを特徴とするチップ・パッケージ。 - 【請求項５】所定数のビットポジションを有する出力信
号を発生する発光素子アレー集積回路チップを保持する
チップ・パッケージであって、 それぞれ異なる前記ビットポジションにそれぞれが対応
したマイクロレンズを多数個有するマイクロレンズ・ア
レーと、 前記発光素子アレー集積回路チップと前記マイクロレン
ズ・アレーとを保持し、電気的信号入出力端子群を有
し、この電気的信号入出力端子群が配線ボードに接続さ
れて配線ボードに固定される容器状のチップ・キャリア
と、 このチップ・キャリアを封止するように接合され、前記
発光素子アレー集積回路チップからの光学的信号出力用
の窓を有するカバーと、 このカバーの前記窓を通して前記発光素子アレー集積回
路チップからの光信号を出力するための、複数の光学的
信号単位として伝送する、光学的信号伝送素子を保持
し、両端部において前記配線ボードの平面方向に延びた
固定タブを有するアダプタと、 前記発光素子アレー集積回路チップの発生する熱を放散
するヒートシンクとを備え、 前記チップ・キャリアと前記アダプタとは、前記アダプ
タの下方に突出し、前記配線ボードおよび前記ヒートシ
ンクに設けられた穴を貫通する位置調節用ピンを用いて
前記発光素子アレー集積回路チップに前記光学的信号伝
送素子が位置決めされ、前記アダプタは、前記固定タブ
に係合する凹部を有する端部固定具を用いて前記固定タ
ブが前記配線ボードに押圧されることにより配線ボード
に固定され、前記ヒートシンクは、前記配線ボードの裏
面に固定される、 ことを特徴とするチップ・パッケージ。 - 【請求項６】前記光学的信号伝送素子は、複数本の光フ
ァイバを束ねた光ファイバ・バンドルであることを特徴
とする請求項４または５に記載のチップ・パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/023,598 | 1993-02-26 | ||
| US08/023,598 US5359208A (en) | 1993-02-26 | 1993-02-26 | Chip package with microlens array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06250052A JPH06250052A (ja) | 1994-09-09 |
| JP3511389B2 true JP3511389B2 (ja) | 2004-03-29 |
Family
ID=21816108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014093A Expired - Fee Related JP3511389B2 (ja) | 1993-02-26 | 1993-05-12 | チップ・パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5359208A (ja) |
| JP (1) | JP3511389B2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19710504C2 (de) * | 1997-03-13 | 2001-06-13 | Siemens Ag | Optisch-elektrisches Modul |
| WO1999035681A1 (en) * | 1998-01-07 | 1999-07-15 | Fed Corporation | Assembly for and method of packaging integrated display devices |
| US6312167B1 (en) | 1998-03-11 | 2001-11-06 | Samsung Electronics Co., Ltd. | Light transmission module |
| JP2000056859A (ja) | 1998-06-15 | 2000-02-25 | Samsung Electronics Co Ltd | 電子製品のディスプレ―結合構造体 |
| GB2340998B (en) * | 1998-08-26 | 2003-07-16 | Lsi Logic Corp | Optical/electrical inputs for an integrated circuit die |
| US6301401B1 (en) | 1999-04-02 | 2001-10-09 | Convergence Technologies, Ltd. | Electro-optical package for reducing parasitic effects |
| US6306688B1 (en) * | 1999-04-28 | 2001-10-23 | Teravicta Technologies, Inc. | Method of reworkably removing a fluorinated polymer encapsulant |
| US6147389A (en) * | 1999-06-04 | 2000-11-14 | Silicon Film Technologies, Inc. | Image sensor package with image plane reference |
| US6374004B1 (en) * | 1999-10-14 | 2002-04-16 | Digital Optics Corporation | Optical subassembly |
| US6373644B1 (en) * | 1999-11-15 | 2002-04-16 | Axsun Technologies, Inc. | Micro optical bench component clip structures |
| JP5965095B2 (ja) | 1999-12-03 | 2016-08-10 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 内部および外部光学要素による光取出しを向上させた発光ダイオード |
| US20020122637A1 (en) * | 2000-12-26 | 2002-09-05 | Anderson Gene R. | Optical transmitter, receiver or transceiver module |
| US7831151B2 (en) | 2001-06-29 | 2010-11-09 | John Trezza | Redundant optical device array |
| US6613597B2 (en) * | 2001-06-29 | 2003-09-02 | Xanoptix, Inc. | Optical chip packaging via through hole |
| US7224856B2 (en) | 2001-10-23 | 2007-05-29 | Digital Optics Corporation | Wafer based optical chassis and associated methods |
| US7132736B2 (en) * | 2001-10-31 | 2006-11-07 | Georgia Tech Research Corporation | Devices having compliant wafer-level packages with pillars and methods of fabrication |
| US6643420B2 (en) | 2001-12-28 | 2003-11-04 | Digital Optics Corp. | Optical subassembly |
| US7518737B2 (en) * | 2002-03-29 | 2009-04-14 | Georgia Tech Research Corp. | Displacement-measuring optical device with orifice |
| US7440117B2 (en) * | 2002-03-29 | 2008-10-21 | Georgia Tech Research Corp. | Highly-sensitive displacement-measuring optical device |
| US7135777B2 (en) * | 2002-05-03 | 2006-11-14 | Georgia Tech Research Corporation | Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof |
| US7099525B2 (en) * | 2002-08-26 | 2006-08-29 | Georgia Tech Research Corporation | Dual-mode/function optical and electrical interconnects, methods of fabrication thereof, and methods of use thereof |
| US6821028B2 (en) * | 2002-08-30 | 2004-11-23 | Digital Optics Corp. | Optical and mechanical interface between opto-electronic devices and fibers |
| US20050002613A1 (en) * | 2002-11-25 | 2005-01-06 | Michael Rehberger | LED device |
| US20040184704A1 (en) * | 2003-03-17 | 2004-09-23 | Bakir Muhannad S. | Curved metal-polymer dual-mode/function optical and electrical interconnects, methods of fabrication thereof, and uses thereof |
| DE10322071A1 (de) * | 2003-05-15 | 2004-09-02 | Infineon Technologies Ag | Mikrooptikmodul mit Gehäuse und Verfahren zur Herstellung desselben |
| US20050257709A1 (en) * | 2003-08-28 | 2005-11-24 | Tony Mule | Systems and methods for three-dimensional lithography and nano-indentation |
| DE102004004741A1 (de) * | 2004-01-30 | 2006-05-24 | Robert Bosch Gmbh | Vorrichtung zur schüttelfesten Aufnahme von elektrischen Sonderbauelementen und/oder elektrischen Schaltungen |
| JP4349232B2 (ja) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びｍｏｓ型固体撮像装置 |
| US7283695B2 (en) * | 2004-08-31 | 2007-10-16 | Georgia Tech Research Corporation | Optical interconnects in microelectronics based on azimuthally asymmetric long-period fiber grating couplers |
| US7235880B2 (en) * | 2004-09-01 | 2007-06-26 | Intel Corporation | IC package with power and signal lines on opposing sides |
| JP4379295B2 (ja) | 2004-10-26 | 2009-12-09 | ソニー株式会社 | 半導体イメージセンサー・モジュール及びその製造方法 |
| US7266267B2 (en) * | 2004-11-16 | 2007-09-04 | Georgia Tech Research Corp. | Microfluidic, optical, and electrical input output interconnects, methods of fabrication thereof, and methods of use thereof |
| US7514672B2 (en) * | 2005-02-15 | 2009-04-07 | Sumitomo Chemical Company, Limited | Case for accommodating solid-state imaging device and solid-state imaging apparatus |
| US20070138586A1 (en) * | 2005-12-16 | 2007-06-21 | Hsin Chung H | Image sensor module package |
| JP4770551B2 (ja) * | 2006-03-29 | 2011-09-14 | 富士ゼロックス株式会社 | 光モジュール |
| US7728399B2 (en) * | 2008-07-22 | 2010-06-01 | National Semiconductor Corporation | Molded optical package with fiber coupling feature |
| TW201346365A (zh) * | 2012-05-14 | 2013-11-16 | Hon Hai Prec Ind Co Ltd | 光電轉換傳輸模組 |
| JP2014138046A (ja) * | 2013-01-16 | 2014-07-28 | Stanley Electric Co Ltd | 半導体発光素子パッケージ固定構造 |
| JP2014182202A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 電子機器および光コネクタ |
| US20150147034A1 (en) * | 2013-11-27 | 2015-05-28 | Texas Instruments Incorporated | Optical Connector |
| US20160313760A1 (en) * | 2015-04-23 | 2016-10-27 | PhotonIC International Pte. Ltd. | Photonics-Optimized Processor System |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225213A (en) * | 1977-12-23 | 1980-09-30 | Texas Instruments Incorporated | Connector apparatus |
| JPS55151377A (en) * | 1979-05-16 | 1980-11-25 | Fujitsu Ltd | Photo semiconductor device |
| JPS5679468A (en) * | 1979-11-30 | 1981-06-30 | Matsushita Electric Works Ltd | Integrated circuit element |
| JPS5691482A (en) * | 1979-12-25 | 1981-07-24 | Fujitsu Ltd | Photoelectric converter device and light fiber combining system device |
| US4862231A (en) * | 1983-11-18 | 1989-08-29 | Harris Corporation | Non-contact I/O signal transmission in integrated circuit packaging |
| JPS6252961A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | 半導体装置 |
| JPH0216768A (ja) * | 1988-07-05 | 1990-01-19 | Sharp Corp | 密着型イメージセンサ |
| US5093879A (en) * | 1990-06-22 | 1992-03-03 | International Business Machines Corporation | Electro-optical connectors |
-
1993
- 1993-02-26 US US08/023,598 patent/US5359208A/en not_active Expired - Lifetime
- 1993-05-12 JP JP11014093A patent/JP3511389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5359208A (en) | 1994-10-25 |
| JPH06250052A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3511389B2 (ja) | チップ・パッケージ | |
| US6754407B2 (en) | Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board | |
| JP5625138B1 (ja) | 光モジュール、光モジュールの実装方法、光モジュール搭載回路基板、光モジュール評価キットシステム、回路基板および通信システム | |
| US6425695B1 (en) | Optical module and method of manufacturing the same | |
| JP4425936B2 (ja) | 光モジュール | |
| KR100758396B1 (ko) | Ｌｓｉ 패키지 및 그 어셈블링 방법 | |
| US8559474B2 (en) | Silicon carrier optoelectronic packaging | |
| US5359768A (en) | Method for mounting very small integrated circuit package on PCB | |
| US7255493B2 (en) | Optical semiconductor module and its manufacturing method | |
| US8265432B2 (en) | Optical transceiver module with optical windows | |
| US5969947A (en) | Integral design features for heatsink attach for electronic packages | |
| JPH05251717A (ja) | 半導体パッケージおよび半導体モジュール | |
| US11061193B2 (en) | Semiconductor chip package having optical interface | |
| JP5790610B2 (ja) | 半導体装置、及び通信機器 | |
| JP5718514B2 (ja) | 光モジュール、光モジュールの実装方法、光モジュール搭載回路基板、光モジュール評価キットシステム、回路基板および通信システム | |
| TWI497659B (zh) | 電路模組 | |
| JP3014045B2 (ja) | 光信号交換手段を備えた半導体装置 | |
| KR101132680B1 (ko) | 광전소자 패키지 | |
| US7101092B2 (en) | Module having a circuit carrier and an electro-optical transducer and method for producing the same | |
| JP6200393B2 (ja) | 光モジュールの保護方法および光モジュールの実装方法 | |
| EP0118554A1 (en) | OPTICAL DEVICE. | |
| JPH05243460A (ja) | マルチチップモジュールパッケージ | |
| KR19980016775A (ko) | 클립 리드(clip lead)가 체결된 칩 스케일 패키지 | |
| JPH06196817A (ja) | 半導体レーザ装置 | |
| JP2000223737A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031225 |
|
| LAPS | Cancellation because of no payment of annual fees |