JP3510588B2 - スイッチ制御回路 - Google Patents
スイッチ制御回路Info
- Publication number
- JP3510588B2 JP3510588B2 JP2000374476A JP2000374476A JP3510588B2 JP 3510588 B2 JP3510588 B2 JP 3510588B2 JP 2000374476 A JP2000374476 A JP 2000374476A JP 2000374476 A JP2000374476 A JP 2000374476A JP 3510588 B2 JP3510588 B2 JP 3510588B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- primary winding
- signal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Ac-Ac Conversion (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＧＢＴ等
の半導体スイッチによるスイッチ制御回路に関する。
の半導体スイッチによるスイッチ制御回路に関する。
【０００２】
【従来の技術】電源装置においては、電源周波数の任意
の位相において、電源を投入したり、切断することが望
まれている。例えば画像処理装置やデータ通信装置、及
びケーブルテレビジョンの分岐増幅器に適用される無停
電回路の場合、電源断によりデータの欠落や誤動作を回
避するため、主電源の断を検出した際、主電源の切断さ
れた位相から瞬時にバックアップ電源に切り替える必要
がある。
の位相において、電源を投入したり、切断することが望
まれている。例えば画像処理装置やデータ通信装置、及
びケーブルテレビジョンの分岐増幅器に適用される無停
電回路の場合、電源断によりデータの欠落や誤動作を回
避するため、主電源の断を検出した際、主電源の切断さ
れた位相から瞬時にバックアップ電源に切り替える必要
がある。
【０００３】
【発明が解決しようとする課題】しかし、従来の無停電
回路に適用されるスイッチ制御回路は例えば、リレーや
トライアックを使用した回路により構成されている。
回路に適用されるスイッチ制御回路は例えば、リレーや
トライアックを使用した回路により構成されている。
【０００４】スイッチ制御回路がリレーにより構成され
ている場合、リレーは機構部品であるため、動作時間は
最も早いものでも１０ｍｓ程度である。このため、任意
の位相でオン・オフ制御することができない。
ている場合、リレーは機構部品であるため、動作時間は
最も早いものでも１０ｍｓ程度である。このため、任意
の位相でオン・オフ制御することができない。
【０００５】また、スイッチ制御回路にトライアックを
使用した場合、オンする際の動作時間は上記要求を満た
すことができる。しかしながら、トライアックがオフさ
れるためには交流入力電源の位相が反転する必要があ
る。このため、商用電源５０Ｈｚの際、切り替え時間は
最大で１０ｍｓ必要となり、任意の位相でオフすること
ができない。
使用した場合、オンする際の動作時間は上記要求を満た
すことができる。しかしながら、トライアックがオフさ
れるためには交流入力電源の位相が反転する必要があ
る。このため、商用電源５０Ｈｚの際、切り替え時間は
最大で１０ｍｓ必要となり、任意の位相でオフすること
ができない。
【０００６】このように、従来のスイッチ制御回路は電
源の任意の位相でオン・オフ制御することが困難であっ
た。
源の任意の位相でオン・オフ制御することが困難であっ
た。
【０００７】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、任意の位相
でオン・オフすることが可能なスイッチ制御回路を提供
しようとするものである。
れたものであり、その目的とするところは、任意の位相
でオン・オフすることが可能なスイッチ制御回路を提供
しようとするものである。
【０００８】
【課題を解決するための手段】本発明のスイッチ制御回
路は、上記課題を解決するため、第１、第２、第３の一
次巻き線と二次巻き線とを有する第１のトランスと、前
記第１の一次巻き線と交流電源の第１の端部との相互に
電流通路が接続され、前記第１の一次巻き線に対する電
力の供給を制御する絶縁ゲート型の第１のスイッチング
素子と、前記第１のスイッチング素子と前記第１の一次
巻き線との間に接続され、前記第１の交流電源の第１の
方向の電流を通過させる第１のダイオードと、前記第２
の一次巻き線と前記交流電源の第２の端部との相互間に
電流通路が接続され、前記第２の一次巻き線に対する電
力の供給を制御する絶縁ゲート型の第２のスイッチング
素子と、前記第２のスイッチング素子と前記第２の一次
巻き線との間に接続され、前記第１の交流電源の前記第
１の方向と反対の第２の方向の電流を通過させる第２の
ダイオードと、前記第３の一次巻き線に接続された絶縁
ゲート型の第３、第４のスイッチング素子を有し、これ
ら第３、第４のスイッチング素子が交互に導通すること
により直流電源を交流電源に変換するインバータと、前
記交流電源の状態を検出し、前記第１の交流電源が停電
の場合、前記第１、第２のスイッチング素子を停止さ
せ、前記第３、第４のスイッチング素子の導通を制御す
る制御回路と、を具備することを特徴とする。
路は、上記課題を解決するため、第１、第２、第３の一
次巻き線と二次巻き線とを有する第１のトランスと、前
記第１の一次巻き線と交流電源の第１の端部との相互に
電流通路が接続され、前記第１の一次巻き線に対する電
力の供給を制御する絶縁ゲート型の第１のスイッチング
素子と、前記第１のスイッチング素子と前記第１の一次
巻き線との間に接続され、前記第１の交流電源の第１の
方向の電流を通過させる第１のダイオードと、前記第２
の一次巻き線と前記交流電源の第２の端部との相互間に
電流通路が接続され、前記第２の一次巻き線に対する電
力の供給を制御する絶縁ゲート型の第２のスイッチング
素子と、前記第２のスイッチング素子と前記第２の一次
巻き線との間に接続され、前記第１の交流電源の前記第
１の方向と反対の第２の方向の電流を通過させる第２の
ダイオードと、前記第３の一次巻き線に接続された絶縁
ゲート型の第３、第４のスイッチング素子を有し、これ
ら第３、第４のスイッチング素子が交互に導通すること
により直流電源を交流電源に変換するインバータと、前
記交流電源の状態を検出し、前記第１の交流電源が停電
の場合、前記第１、第２のスイッチング素子を停止さ
せ、前記第３、第４のスイッチング素子の導通を制御す
る制御回路と、を具備することを特徴とする。
【０００９】本発明のスイッチ制御回路は、第１、第
２、第３の一次巻き線と二次巻き線とを有する第１のト
ランスと、前記第１の一次巻き線と交流電源の第１の端
部との相互に電流通路が接続され、前記第１の一次巻き
線に対する電力の供給を制御する絶縁ゲート型の第１の
スイッチング素子と、前記第１のスイッチング素子と前
記第１の一次巻き線との間に接続され、前記第１の交流
電源の第１の方向の電流を通過させる第１のダイオード
と、前記第２の一次巻き線と前記交流電源の第２の端部
との相互間に電流通路が接続され、前記第２の一次巻き
線に対する電力の供給を制御する絶縁ゲート型の第２の
スイッチング素子と、前記第２のスイッチング素子と前
記第２の一次巻き線との間に接続され、前記第１の交流
電源の前記第１の方向と反対の第２の方向の電流を通過
させる第２のダイオードと、前記第３の一次巻き線に接
続された絶縁ゲート型の第３、第４のスイッチング素子
を有し、これら第３、第４のスイッチング素子が交互に
導通することにより直流電源を交流電源に変換するイン
バータと、前記交流電源の停電を検出する停電検出回路
と、前記交流電源が供給され、前記交流電源をパルス信
号に変換するパルス変換回路と、前記交流電源とほぼ等
しい周波数の信号を発生する発振器と、前記停電検出回
路が前記交流電源の停電を検出していない時、前記パル
ス変換回路から出力されるパルス信号と前記発振器の出
力信号の位相を比較し、これらの位相が一致している場
合、第１の論理レベルの第１の信号を発生し、これらの
位相が不一致の場合、第２の論理レベルの第２の信号を
発生し、前記停電検出回路が前記交流電源の停電を検出
した時、前記第２の信号を出力する同期判定回路と、前
記同期判定回路から出力される前記第１の信号に応じて
前記スイッチ回路を構成する前記第１、第２のスイッチ
ング素子を導通させ、前記第２の信号に応じて前記第
１、第２のスイッチング素子を停止させる第１のドライ
バと、前記同期判定回路から出力される前記第１の信号
に応じて前記インバータを構成する前記第３、第４のス
イッチング素子を停止させ、前記第２の信号に応じて前
記第３、第４のスイッチング素子を導通を制御する第２
のドライバと、を具備することを特徴とする。
２、第３の一次巻き線と二次巻き線とを有する第１のト
ランスと、前記第１の一次巻き線と交流電源の第１の端
部との相互に電流通路が接続され、前記第１の一次巻き
線に対する電力の供給を制御する絶縁ゲート型の第１の
スイッチング素子と、前記第１のスイッチング素子と前
記第１の一次巻き線との間に接続され、前記第１の交流
電源の第１の方向の電流を通過させる第１のダイオード
と、前記第２の一次巻き線と前記交流電源の第２の端部
との相互間に電流通路が接続され、前記第２の一次巻き
線に対する電力の供給を制御する絶縁ゲート型の第２の
スイッチング素子と、前記第２のスイッチング素子と前
記第２の一次巻き線との間に接続され、前記第１の交流
電源の前記第１の方向と反対の第２の方向の電流を通過
させる第２のダイオードと、前記第３の一次巻き線に接
続された絶縁ゲート型の第３、第４のスイッチング素子
を有し、これら第３、第４のスイッチング素子が交互に
導通することにより直流電源を交流電源に変換するイン
バータと、前記交流電源の停電を検出する停電検出回路
と、前記交流電源が供給され、前記交流電源をパルス信
号に変換するパルス変換回路と、前記交流電源とほぼ等
しい周波数の信号を発生する発振器と、前記停電検出回
路が前記交流電源の停電を検出していない時、前記パル
ス変換回路から出力されるパルス信号と前記発振器の出
力信号の位相を比較し、これらの位相が一致している場
合、第１の論理レベルの第１の信号を発生し、これらの
位相が不一致の場合、第２の論理レベルの第２の信号を
発生し、前記停電検出回路が前記交流電源の停電を検出
した時、前記第２の信号を出力する同期判定回路と、前
記同期判定回路から出力される前記第１の信号に応じて
前記スイッチ回路を構成する前記第１、第２のスイッチ
ング素子を導通させ、前記第２の信号に応じて前記第
１、第２のスイッチング素子を停止させる第１のドライ
バと、前記同期判定回路から出力される前記第１の信号
に応じて前記インバータを構成する前記第３、第４のス
イッチング素子を停止させ、前記第２の信号に応じて前
記第３、第４のスイッチング素子を導通を制御する第２
のドライバと、を具備することを特徴とする。
【００１０】
【００１１】
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１３】図１は、本発明の第１の実施形態を示すも
のであり、スイッチ制御回路を用いた無停電回路の例を
示している。図１において、メイントランスＴＲ１は、
後述する各電源に接続された第１乃至第３の一次巻き線
を有しており、このトランスＴＲ１の二次巻き線より出
力ＯＵＴが取り出される。メイントランスＴＲ１の第１
の一次巻き線Ｔ１の一端はダイオードＤ１のカソードに
接続されている。このダイオードＤ１のアノードはＡＣ
スイッチドライバ１の第２の出力端１ｂに接続されてい
る。また、ダイオードＤ１のアノードはさらスイッチン
グ素子としての例えば絶縁ゲート型バイポーラトランジ
スタ（以下、ＩＧＢＴと記す）Ｑ１のエミッタに接続さ
れている。ＩＧＢＴＱ１のゲートは前記ＡＣスイッチド
ライバ１の第１の出力端１ａに接続されている。ＩＧＢ
ＴＱ１のエミッタ・コレクタ間にはフライホイーリング
ダイオードＤ２が接続されている。ＩＧＢＴＱ１のコレ
クタは交流電源ＡＣの一端に接続され、この交流電源Ａ
Ｃの他端はメイントランスＴＲ１の第１の一次巻き線Ｔ
１の他端に接続されている。
のであり、スイッチ制御回路を用いた無停電回路の例を
示している。図１において、メイントランスＴＲ１は、
後述する各電源に接続された第１乃至第３の一次巻き線
を有しており、このトランスＴＲ１の二次巻き線より出
力ＯＵＴが取り出される。メイントランスＴＲ１の第１
の一次巻き線Ｔ１の一端はダイオードＤ１のカソードに
接続されている。このダイオードＤ１のアノードはＡＣ
スイッチドライバ１の第２の出力端１ｂに接続されてい
る。また、ダイオードＤ１のアノードはさらスイッチン
グ素子としての例えば絶縁ゲート型バイポーラトランジ
スタ（以下、ＩＧＢＴと記す）Ｑ１のエミッタに接続さ
れている。ＩＧＢＴＱ１のゲートは前記ＡＣスイッチド
ライバ１の第１の出力端１ａに接続されている。ＩＧＢ
ＴＱ１のエミッタ・コレクタ間にはフライホイーリング
ダイオードＤ２が接続されている。ＩＧＢＴＱ１のコレ
クタは交流電源ＡＣの一端に接続され、この交流電源Ａ
Ｃの他端はメイントランスＴＲ１の第１の一次巻き線Ｔ
１の他端に接続されている。
【００１４】メイントランスＴＲ１の第２の一次巻き線
Ｔ２の一端はダイオードＤ３のカソードに接続されてい
る。このダイオードＤ３のアノードはＡＣスイッチドラ
イバ１の第４の出力端１ｄに接続されている。また、ダ
イオードＤ３のアノードはさらにスイッチング素子とし
てのＩＧＢＴＱ２のエミッタに接続されている。ＩＧＢ
ＴＱ２のゲートは前記ＡＣスイッチドライバ１の第３の
出力端１ｃに接続されている。ＩＧＢＴＱ２のエミッタ
・コレクタ間にはフライホイーリングダイオードＤ４が
接続されている。ＩＧＢＴＱ２のコレクタは交流電源Ａ
Ｃの他端に接続され、この交流電源ＡＣの一端はメイン
トランスＴＲ１の第２の一次巻き線Ｔ１の他端に接続さ
れている。上記ＩＧＢＴＱ１及びＱ２、ダイオードＤ１
乃至Ｄ４によりスイッチ回路ＳＷが構成されている。
Ｔ２の一端はダイオードＤ３のカソードに接続されてい
る。このダイオードＤ３のアノードはＡＣスイッチドラ
イバ１の第４の出力端１ｄに接続されている。また、ダ
イオードＤ３のアノードはさらにスイッチング素子とし
てのＩＧＢＴＱ２のエミッタに接続されている。ＩＧＢ
ＴＱ２のゲートは前記ＡＣスイッチドライバ１の第３の
出力端１ｃに接続されている。ＩＧＢＴＱ２のエミッタ
・コレクタ間にはフライホイーリングダイオードＤ４が
接続されている。ＩＧＢＴＱ２のコレクタは交流電源Ａ
Ｃの他端に接続され、この交流電源ＡＣの一端はメイン
トランスＴＲ１の第２の一次巻き線Ｔ１の他端に接続さ
れている。上記ＩＧＢＴＱ１及びＱ２、ダイオードＤ１
乃至Ｄ４によりスイッチ回路ＳＷが構成されている。
【００１５】メイントランスＴＲ１の第３の一次巻き線
Ｔ３の一端は、スイッチング素子としてのＩＧＢＴＱ３
のコレクタに接続されている。ＩＧＢＴＱ３のゲートは
インバータドライバ２の第１の出力端２ａに接続されて
いる。ＩＧＢＴＱ３のエミッタ・コレクタ間にはフライ
ホイーリングダイオードＤ５が接続されている。ＩＧＢ
ＴＱ３のエミッタは、バックアップ電源としての例えば
バッテリＥの負電極に接続されるとともに、インバータ
ドライバ２の第３の出力端２ｃに接続されている。バッ
テリＥの正電極はダイオードＤ６のアノードに接続さ
れ、このダイオードＤ６のカソードは前記第３の一次巻
き線Ｔ３の中間タップＴ３１に接続されている。
Ｔ３の一端は、スイッチング素子としてのＩＧＢＴＱ３
のコレクタに接続されている。ＩＧＢＴＱ３のゲートは
インバータドライバ２の第１の出力端２ａに接続されて
いる。ＩＧＢＴＱ３のエミッタ・コレクタ間にはフライ
ホイーリングダイオードＤ５が接続されている。ＩＧＢ
ＴＱ３のエミッタは、バックアップ電源としての例えば
バッテリＥの負電極に接続されるとともに、インバータ
ドライバ２の第３の出力端２ｃに接続されている。バッ
テリＥの正電極はダイオードＤ６のアノードに接続さ
れ、このダイオードＤ６のカソードは前記第３の一次巻
き線Ｔ３の中間タップＴ３１に接続されている。
【００１６】前記第３の一次巻き線Ｔ３の他端は、スイ
ッチング素子としてのＩＧＢＴＱ４のコレクタに接続さ
れている。ＩＧＢＴＱ４のゲートはインバータドライバ
２の第２の出力端２ｂに接続されている。ＩＧＢＴＱ４
のエミッタ・コレクタ間にはフライホイーリングダイオ
ードＤ７が接続されている。ＩＧＢＴＱ４のエミッタは
インバータドライバ２の第３の出力端２ｃに接続されて
いる。上記ＩＧＢＴＱ３及びＱ４、ダイオードＤ５乃至
Ｄ７、及びバッテリＥによりインバータＩＶが構成され
ている。
ッチング素子としてのＩＧＢＴＱ４のコレクタに接続さ
れている。ＩＧＢＴＱ４のゲートはインバータドライバ
２の第２の出力端２ｂに接続されている。ＩＧＢＴＱ４
のエミッタ・コレクタ間にはフライホイーリングダイオ
ードＤ７が接続されている。ＩＧＢＴＱ４のエミッタは
インバータドライバ２の第３の出力端２ｃに接続されて
いる。上記ＩＧＢＴＱ３及びＱ４、ダイオードＤ５乃至
Ｄ７、及びバッテリＥによりインバータＩＶが構成され
ている。
【００１７】前記交流電源ＡＣはさらにサブトランスＴ
Ｒ２の一次巻き線に接続されている。このサブトランス
ＴＲ２は第１乃至第３の二次巻き線Ｔ５〜Ｔ７を有して
いる。
Ｒ２の一次巻き線に接続されている。このサブトランス
ＴＲ２は第１乃至第３の二次巻き線Ｔ５〜Ｔ７を有して
いる。
【００１８】前記第１の二次巻き線Ｔ５は整流回路３の
入力端に接続されている。この整流回路３は例えばダイ
オードブリッジ回路により構成されている。整流回路３
の出力端には平滑コンデンサＣが並列に接続されるとと
もに、補助電源４の入力端に接続されている。この補助
電源４は前記ＡＣスイッチドライバ１、インバータドラ
イバ２、及び後述する同期発振器９等に所要の電圧を供
給する。
入力端に接続されている。この整流回路３は例えばダイ
オードブリッジ回路により構成されている。整流回路３
の出力端には平滑コンデンサＣが並列に接続されるとと
もに、補助電源４の入力端に接続されている。この補助
電源４は前記ＡＣスイッチドライバ１、インバータドラ
イバ２、及び後述する同期発振器９等に所要の電圧を供
給する。
【００１９】さらに、補助電源４の出力はリレーＲＬに
供給されている。このリレーＲＬはソレノイドコイル
Ｌ、接点ＬＳにより構成されている。すなわち、前記補
助電源４の出力端はソレノイドコイルＬの一端に接続さ
れている。このソレノイドコイルＬの両端にはダイオー
ドＤ８が接続されている。ソレノイドコイルＬの動作に
応じて接点ＬＳが開閉する。リレーＲＬを構成するソレ
ノイドコイルＬの他端はトランジスタＱのコレクタに接
続され、このトランジスタＱのベース、エミッタは電圧
検出回路５に接続されている。リレーＲＬの接点ＬＳの
一端は前記バッテリＥの正電極に接続され、他端はダイ
オードＤ９のアノードに接続されている。この電圧検出
回路５は後述するバッテリＥの電圧を検出し、リレーＲ
Ｌの動作を制御する。すなわち、電圧検出回路５はバッ
テリＥが所定の電圧以上の場合、リレーＲＬを駆動して
接点ＬＳをオンとし、バッテリＥが所定の電圧以下の場
合、リレーＲＬの接点ＬＳをオフとする。ダイオードＤ
９のカソードは整流回路３と補助電源４との接続ノード
に接続されている。
供給されている。このリレーＲＬはソレノイドコイル
Ｌ、接点ＬＳにより構成されている。すなわち、前記補
助電源４の出力端はソレノイドコイルＬの一端に接続さ
れている。このソレノイドコイルＬの両端にはダイオー
ドＤ８が接続されている。ソレノイドコイルＬの動作に
応じて接点ＬＳが開閉する。リレーＲＬを構成するソレ
ノイドコイルＬの他端はトランジスタＱのコレクタに接
続され、このトランジスタＱのベース、エミッタは電圧
検出回路５に接続されている。リレーＲＬの接点ＬＳの
一端は前記バッテリＥの正電極に接続され、他端はダイ
オードＤ９のアノードに接続されている。この電圧検出
回路５は後述するバッテリＥの電圧を検出し、リレーＲ
Ｌの動作を制御する。すなわち、電圧検出回路５はバッ
テリＥが所定の電圧以上の場合、リレーＲＬを駆動して
接点ＬＳをオンとし、バッテリＥが所定の電圧以下の場
合、リレーＲＬの接点ＬＳをオフとする。ダイオードＤ
９のカソードは整流回路３と補助電源４との接続ノード
に接続されている。
【００２０】サブトランスＴＲ２の第２の二次巻き線Ｔ
６は、ダイオードＤ１０を介して半波整流回路６に接続
されている。半波整流回路６の出力信号はパルス変換回
路７に供給され、このパルス変換回路７の出力信号は同
期判定回路８に供給されるとともに、アンド回路ＡＤ１
の一方入力端に供給されている。このアンド回路ＡＤ１
の出力信号は同期発振器９に供給されている。この同期
発振器９はパルス変換回路７の出力信号が供給されてい
るとき、この出力信号に同期した信号を出力し、パルス
変換回路７の出力信号が絶たれた場合、交流電源ＡＣの
周波数とほぼ等しい周波数で自励発振する。この同期発
振器９の出力信号は前記同期判定回路８に入力されてい
る。また、同期発振器９の出力信号はアンド回路ＡＤ２
の一方入力端に入力されるとともに、インバータ回路Ｉ
Ｖ１を介してアンド回路ＡＤ３の一方入力端に入力され
ている。
６は、ダイオードＤ１０を介して半波整流回路６に接続
されている。半波整流回路６の出力信号はパルス変換回
路７に供給され、このパルス変換回路７の出力信号は同
期判定回路８に供給されるとともに、アンド回路ＡＤ１
の一方入力端に供給されている。このアンド回路ＡＤ１
の出力信号は同期発振器９に供給されている。この同期
発振器９はパルス変換回路７の出力信号が供給されてい
るとき、この出力信号に同期した信号を出力し、パルス
変換回路７の出力信号が絶たれた場合、交流電源ＡＣの
周波数とほぼ等しい周波数で自励発振する。この同期発
振器９の出力信号は前記同期判定回路８に入力されてい
る。また、同期発振器９の出力信号はアンド回路ＡＤ２
の一方入力端に入力されるとともに、インバータ回路Ｉ
Ｖ１を介してアンド回路ＡＤ３の一方入力端に入力され
ている。
【００２１】サブトランスＴＲ２の第３の二次巻き線Ｔ
７の出力は、整流回路１０に供給されている。この整流
回路１０は例えばダイオードブリッジ回路により構成さ
れている。整流回路１０の出力は停電検出回路１１に供
給されている。この停電検出回路１１は、整流回路１０
の出力の有無を検出し、例えば、交流電源ＡＣの停電の
有無を検出する。尚、停電検出回路１１は、交流電源Ａ
Ｃのレベルを常に監視して、瞬時電圧低下時にも、バッ
クアップ入力に切り替える制御を行う。
７の出力は、整流回路１０に供給されている。この整流
回路１０は例えばダイオードブリッジ回路により構成さ
れている。整流回路１０の出力は停電検出回路１１に供
給されている。この停電検出回路１１は、整流回路１０
の出力の有無を検出し、例えば、交流電源ＡＣの停電の
有無を検出する。尚、停電検出回路１１は、交流電源Ａ
Ｃのレベルを常に監視して、瞬時電圧低下時にも、バッ
クアップ入力に切り替える制御を行う。
【００２２】上記停電検出回路１１の出力信号は前記同
期判定回路８に供給されている。この同期判定回路８は
停電検出回路１１が停電を検出していないとき、前記パ
ルス変換回路の出力信号と同期発振器９の出力信号の位
相を比較する。この結果、位相が一致しているとき、例
えばハイレベルの信号を出力し、不一致の場合、ローレ
ベルの信号を出力する。
期判定回路８に供給されている。この同期判定回路８は
停電検出回路１１が停電を検出していないとき、前記パ
ルス変換回路の出力信号と同期発振器９の出力信号の位
相を比較する。この結果、位相が一致しているとき、例
えばハイレベルの信号を出力し、不一致の場合、ローレ
ベルの信号を出力する。
【００２３】上記同期判定回路８の出力信号はラッチ回
路１２に供給されている。このラッチ回路１２は同期判
定回路８の出力信号を保持する。このラッチ回路１２の
出力信号としての制御信号Ｓ１は前記ＡＣスイッチドラ
イバ１に供給されるとともに、前記アンド回路ＡＤ１の
他方入力端に入力されている。さらに、ラッチ回路１２
の出力信号は、インバータ回路ＩＶ２を介して前記アン
ド回路ＡＤ２及びアンド回路ＡＤ３の他方入力端に信号
Ｓ２として供給されている。アンド回路ＡＤ２の出力信
号としての制御信号Ｓ３、及びアンド回路ＡＤ３の出力
信号としての制御信号Ｓ４は前記インバータドライバ２
にそれぞれ供給されている。
路１２に供給されている。このラッチ回路１２は同期判
定回路８の出力信号を保持する。このラッチ回路１２の
出力信号としての制御信号Ｓ１は前記ＡＣスイッチドラ
イバ１に供給されるとともに、前記アンド回路ＡＤ１の
他方入力端に入力されている。さらに、ラッチ回路１２
の出力信号は、インバータ回路ＩＶ２を介して前記アン
ド回路ＡＤ２及びアンド回路ＡＤ３の他方入力端に信号
Ｓ２として供給されている。アンド回路ＡＤ２の出力信
号としての制御信号Ｓ３、及びアンド回路ＡＤ３の出力
信号としての制御信号Ｓ４は前記インバータドライバ２
にそれぞれ供給されている。
【００２４】前記パルス変換回路７、同期判定回路８、
同期発振器９は位相検出回路を構成している。
同期発振器９は位相検出回路を構成している。
【００２５】図２は、図１に示すＡＣスイッチドライバ
１の一例を示す回路図である。図２において、ＩＧＢＴ
Ｑ１のドライバ回路とＩＧＢＴＱ２のドライバ回路の構
成はほぼ同一であるので、ＩＧＢＴＱ１のドライバ回路
についてのみ説明し、ＩＧＢＴＱ２のドライバ回路につ
いての説明は省略する。尚、ＩＧＢＴＱ２のドライバ回
路において、ＩＧＢＴＱ１のドライバ回路と同一部分に
は同一符号に添え字ａを付して記す。
１の一例を示す回路図である。図２において、ＩＧＢＴ
Ｑ１のドライバ回路とＩＧＢＴＱ２のドライバ回路の構
成はほぼ同一であるので、ＩＧＢＴＱ１のドライバ回路
についてのみ説明し、ＩＧＢＴＱ２のドライバ回路につ
いての説明は省略する。尚、ＩＧＢＴＱ２のドライバ回
路において、ＩＧＢＴＱ１のドライバ回路と同一部分に
は同一符号に添え字ａを付して記す。
【００２６】図２に示すように、ＡＣスイッチドライバ
１には、電源入力端２１、２２、２３を介して、図１に
示す補助電源４より＋１５Ｖ、接地電圧０Ｖ、−１５Ｖ
がそれぞれ供給されている。電源入力端２１はＰＮＰト
ランジスタＱＰ１のエミッタに接続されている。このト
ランジスタＱＰ１のコレクタは抵抗Ｒ１、Ｒ２を介して
電源入力端２３に接続されている。
１には、電源入力端２１、２２、２３を介して、図１に
示す補助電源４より＋１５Ｖ、接地電圧０Ｖ、−１５Ｖ
がそれぞれ供給されている。電源入力端２１はＰＮＰト
ランジスタＱＰ１のエミッタに接続されている。このト
ランジスタＱＰ１のコレクタは抵抗Ｒ１、Ｒ２を介して
電源入力端２３に接続されている。
【００２７】上記電源入力端２１は、さらに抵抗Ｒ３を
介してトランジスタＱＰ１のベースに接続されるととも
に、抵抗Ｒ４を介してフォトカプラを構成するフォトト
ランジスタＰＣ１のコレクタに接続される。このフォト
トランジスタＰＣ１のエミッタは電源入力端２２に接続
されるとともに、抵抗Ｒ５を介して電源入力端２３に接
続される。
介してトランジスタＱＰ１のベースに接続されるととも
に、抵抗Ｒ４を介してフォトカプラを構成するフォトト
ランジスタＰＣ１のコレクタに接続される。このフォト
トランジスタＰＣ１のエミッタは電源入力端２２に接続
されるとともに、抵抗Ｒ５を介して電源入力端２３に接
続される。
【００２８】前記抵抗Ｒ１とＲ２との接続ノード（第１
の出力端１ａ）は図１に示すＩＧＢＴＱ１のゲートに接
続されている。また、抵抗Ｒ５と電源入力端２２との接
続ノード（第２の出力端１ｂ）はＩＧＢＴＱ１のエミッ
タに接続されている。
の出力端１ａ）は図１に示すＩＧＢＴＱ１のゲートに接
続されている。また、抵抗Ｒ５と電源入力端２２との接
続ノード（第２の出力端１ｂ）はＩＧＢＴＱ１のエミッ
タに接続されている。
【００２９】ＩＧＢＴＱ２のドライバ回路において、抵
抗Ｒ１ａとＲ２ａとの接続ノード（第３の出力端１ｃ）
は図１に示すＩＧＢＴＱ２のゲートに接続されている。
また、抵抗Ｒ５ａと電源入力端２２との接続ノード（第
４の出力端１ｄ）はＩＧＢＴＱ２のエミッタに接続され
ている。
抗Ｒ１ａとＲ２ａとの接続ノード（第３の出力端１ｃ）
は図１に示すＩＧＢＴＱ２のゲートに接続されている。
また、抵抗Ｒ５ａと電源入力端２２との接続ノード（第
４の出力端１ｄ）はＩＧＢＴＱ２のエミッタに接続され
ている。
【００３０】前記ラッチ回路１２より出力された制御信
号Ｓ１は、インバータ回路ＩＶ３、抵抗Ｒ６を介してＰ
ＮＰトランジスタＱＰ２のベースに入力される。トラン
ジスタＱＰ２のベースはさらに抵抗Ｒ７を介して、トラ
ンジスタＱＰ２のエミッタに接続されるとともに電源入
力端２４に接続されている。この電源入力端２４に前記
補助電源２より＋１２Ｖが供給されている。トランジス
タＱＰ２のコレクタは前記フォトトランジスタＰＣ１と
ともにフォトカプラを構成する発光ダイオードＰＣ２の
アノードに接続されている。この発光ダイオードＰＣ２
のカソードはさらに、フォトトランジスタＰＣ２ととも
にフォトカプラを構成する発光ダイオードＰＣ２ａのア
ノードに接続されている。発光ダイオードＰＣ２ａのカ
ソードは抵抗Ｒ８を介して電源入力端２５に接続され
る。この電源入力端２５は接地されている。尚、抵抗Ｒ
１〜Ｒ８、Ｒ１ａ〜Ｒ５ａは各トランジスタのバイアス
電圧値の決定及び回路の動作安定のために設けられてい
る。
号Ｓ１は、インバータ回路ＩＶ３、抵抗Ｒ６を介してＰ
ＮＰトランジスタＱＰ２のベースに入力される。トラン
ジスタＱＰ２のベースはさらに抵抗Ｒ７を介して、トラ
ンジスタＱＰ２のエミッタに接続されるとともに電源入
力端２４に接続されている。この電源入力端２４に前記
補助電源２より＋１２Ｖが供給されている。トランジス
タＱＰ２のコレクタは前記フォトトランジスタＰＣ１と
ともにフォトカプラを構成する発光ダイオードＰＣ２の
アノードに接続されている。この発光ダイオードＰＣ２
のカソードはさらに、フォトトランジスタＰＣ２ととも
にフォトカプラを構成する発光ダイオードＰＣ２ａのア
ノードに接続されている。発光ダイオードＰＣ２ａのカ
ソードは抵抗Ｒ８を介して電源入力端２５に接続され
る。この電源入力端２５は接地されている。尚、抵抗Ｒ
１〜Ｒ８、Ｒ１ａ〜Ｒ５ａは各トランジスタのバイアス
電圧値の決定及び回路の動作安定のために設けられてい
る。
【００３１】図３は、図１に示すインバータドライバ２
を示す回路図である。図３において、ＩＧＢＴＱ３のド
ライバ回路とＩＧＢＴＱ４のドライバ回路の構成はほぼ
同一であるので、ＩＧＢＴＱ３のドライバ回路について
のみ説明し、ＩＧＢＴＱ４のドライバ回路についての説
明は省略する。尚、ＩＧＢＴＱ４のドライバ回路におい
て、ＩＧＢＴＱ３のドライバ回路と同一部分には同一符
号に添え字ａを付して記す。
を示す回路図である。図３において、ＩＧＢＴＱ３のド
ライバ回路とＩＧＢＴＱ４のドライバ回路の構成はほぼ
同一であるので、ＩＧＢＴＱ３のドライバ回路について
のみ説明し、ＩＧＢＴＱ４のドライバ回路についての説
明は省略する。尚、ＩＧＢＴＱ４のドライバ回路におい
て、ＩＧＢＴＱ３のドライバ回路と同一部分には同一符
号に添え字ａを付して記す。
【００３２】図３に示すように、インバータドライバ２
には、電源入力端３１、３２、３３、３４を介して、図
１に示す補助電源４より＋１５Ｖ、＋１２Ｖ、接地電圧
０Ｖ、−１５Ｖがそれぞれ供給されている。
には、電源入力端３１、３２、３３、３４を介して、図
１に示す補助電源４より＋１５Ｖ、＋１２Ｖ、接地電圧
０Ｖ、−１５Ｖがそれぞれ供給されている。
【００３３】前記アンド回路ＡＤ２からの制御信号Ｓ３
は演算増幅器ＯＰの非反転入力端子に入力される。前記
電源入力端３２と３３との間には抵抗Ｒ９、Ｒ１０が直
列接続されている。この抵抗Ｒ９とＲ１０との接続ノー
ドは演算増幅器ＯＰの反転入力端子に接続されている。
は演算増幅器ＯＰの非反転入力端子に入力される。前記
電源入力端３２と３３との間には抵抗Ｒ９、Ｒ１０が直
列接続されている。この抵抗Ｒ９とＲ１０との接続ノー
ドは演算増幅器ＯＰの反転入力端子に接続されている。
【００３４】上記演算増幅器ＯＰの出力端子はＰＮＰト
ランジスタＱＰ３のベースに接続されるとともに、抵抗
Ｒ１１を介してトランジスタＱＰ３のエミッタに接続さ
れている。このトランジスタＱＰ３のコレクタは電源入
力端３４に接続され、トランジスタＱＰ３のエミッタは
抵抗Ｒ１２を介して電源入力端３１に接続されている。
ランジスタＱＰ３のベースに接続されるとともに、抵抗
Ｒ１１を介してトランジスタＱＰ３のエミッタに接続さ
れている。このトランジスタＱＰ３のコレクタは電源入
力端３４に接続され、トランジスタＱＰ３のエミッタは
抵抗Ｒ１２を介して電源入力端３１に接続されている。
【００３５】トランジスタＱＰ３と抵抗Ｒ１１との接続
ノードはＮＰＮトランジスタＱＮ１のベースに接続され
るとともに、抵抗Ｒ１３を介してトランジスタＱＮ１の
エミッタに接続される。このトランジスタＱＮ１のコレ
クタは電源入力端３１に接続されている。トランジスタ
ＱＮ１のエミッタは、さらにＰＮＰトランジスタＱＰ４
のエミッタに接続されている。このトランジスタＱＰ４
のベースは前記トランジスタＱＰ３のエミッタに接続さ
れ、トランジスタＱＰ４のコレクタは電源入力端３４に
接続される。
ノードはＮＰＮトランジスタＱＮ１のベースに接続され
るとともに、抵抗Ｒ１３を介してトランジスタＱＮ１の
エミッタに接続される。このトランジスタＱＮ１のコレ
クタは電源入力端３１に接続されている。トランジスタ
ＱＮ１のエミッタは、さらにＰＮＰトランジスタＱＰ４
のエミッタに接続されている。このトランジスタＱＰ４
のベースは前記トランジスタＱＰ３のエミッタに接続さ
れ、トランジスタＱＰ４のコレクタは電源入力端３４に
接続される。
【００３６】トランジスタＱＮ１及びＱＰ４のエミッタ
は抵抗Ｒ１４、Ｒ１５を介して電源入力端３３に接続さ
れる。抵抗Ｒ１４とＲ１５との接続ノード（第１の出力
端２ａ）は図１に示すＩＧＢＴＱ３のゲートに接続され
る。ＩＧＢＴＱ３のエミッタは電源入力端３３（第３の
出力端２ｃ）に接続される。
は抵抗Ｒ１４、Ｒ１５を介して電源入力端３３に接続さ
れる。抵抗Ｒ１４とＲ１５との接続ノード（第１の出力
端２ａ）は図１に示すＩＧＢＴＱ３のゲートに接続され
る。ＩＧＢＴＱ３のエミッタは電源入力端３３（第３の
出力端２ｃ）に接続される。
【００３７】ＩＧＢＴＱ４のドライバ回路において、前
記アンド回路ＡＤ３からの制御信号Ｓ４は演算増幅器Ｏ
Ｐａの非反転入力端子に入力される。また、抵抗Ｒ１４
ａとＲ１５ａとの接続ノード（第２の出力端２ｂ）は図
１に示すＩＧＢＴＱ４のゲートに接続されている。この
ＩＧＢＴＱ４のエミッタは電源入力端３３（第３の出力
端２ｃ）に接続されている。
記アンド回路ＡＤ３からの制御信号Ｓ４は演算増幅器Ｏ
Ｐａの非反転入力端子に入力される。また、抵抗Ｒ１４
ａとＲ１５ａとの接続ノード（第２の出力端２ｂ）は図
１に示すＩＧＢＴＱ４のゲートに接続されている。この
ＩＧＢＴＱ４のエミッタは電源入力端３３（第３の出力
端２ｃ）に接続されている。
【００３８】尚、抵抗Ｒ１１〜Ｒ１５、抵抗Ｒ１１ａ〜
Ｒ１５ａは各トランジスタのバイアス電圧の決定、及び
回路の動作安定に使用される。
Ｒ１５ａは各トランジスタのバイアス電圧の決定、及び
回路の動作安定に使用される。
【００３９】上記構成において、図４を参照して動作に
ついて説明する。尚、図４において、図１と同一部分に
は同一符号を付す。
ついて説明する。尚、図４において、図１と同一部分に
は同一符号を付す。
【００４０】（通常時）交流電源ＡＣが通電されている
状態において、サブトランスＴＲ２の第１の二次巻き線
Ｔ５に接続された補助電源４は、整流回路３の出力電圧
に応じて所要の複数の電圧を発生する。補助電源４の出
力電圧は、このスイッチ制御回路の各部に供給される。
前記リレーＲＬは補助電源４から電圧が出力されている
と、ソレノイドコイルＬが励磁され、接点ＬＳがオンと
される。これによりバッテリＥからの電圧が接点ＬＳ、
及びダイオードＤ９を介して補助電源４の入力端に供給
される。しかし、交流電源ＡＣが通電されている場合、
整流回路３の出力電圧がバッテリＥの電圧より高く設定
されているため、前記ダイオードＤ９は非導通とされ、
バッテリＥの電圧は消費されない。
状態において、サブトランスＴＲ２の第１の二次巻き線
Ｔ５に接続された補助電源４は、整流回路３の出力電圧
に応じて所要の複数の電圧を発生する。補助電源４の出
力電圧は、このスイッチ制御回路の各部に供給される。
前記リレーＲＬは補助電源４から電圧が出力されている
と、ソレノイドコイルＬが励磁され、接点ＬＳがオンと
される。これによりバッテリＥからの電圧が接点ＬＳ、
及びダイオードＤ９を介して補助電源４の入力端に供給
される。しかし、交流電源ＡＣが通電されている場合、
整流回路３の出力電圧がバッテリＥの電圧より高く設定
されているため、前記ダイオードＤ９は非導通とされ、
バッテリＥの電圧は消費されない。
【００４１】また、サブトランスＴＲ２の第２の二次巻
き線Ｔ６に接続されたパルス変換回路７は、半波整流回
路６の出力電圧に同期したパルス信号を発生する。
き線Ｔ６に接続されたパルス変換回路７は、半波整流回
路６の出力電圧に同期したパルス信号を発生する。
【００４２】さらに、サブトランスＴＲ２の第３の二次
巻き線Ｔ７に接続された停電検出回路１１は整流回路１
０の出力電圧を監視している。交流電源ＡＣが通電され
ている場合、この停電検出回路１１は、ハイレベルの信
号を出力している。
巻き線Ｔ７に接続された停電検出回路１１は整流回路１
０の出力電圧を監視している。交流電源ＡＣが通電され
ている場合、この停電検出回路１１は、ハイレベルの信
号を出力している。
【００４３】同期発振器９は、前記補助電源４から電圧
が供給されると、例えば交流電源ＡＣの周波数より若干
低い周波数で自励発振する。
が供給されると、例えば交流電源ＡＣの周波数より若干
低い周波数で自励発振する。
【００４４】前記停電検出回路１１の出力信号、同期発
振器９の出力信号、及び前記パルス変換回路７の出力信
号は、同期判定回路８に供給される。この同期判定回路
８は、停電検出回路１１の出力信号がハイレベルの場
合、同期発振器９の出力信号とパルス変換回路７の出力
信号の位相を比較し、これらの同期がとれているか否か
を判定する。これら同期発振器９の出力信号とパルス変
換回路７の出力信号との同期がとれている場合、同期判
定回路８はハイレベルの信号を出力する。前記同期判定
回路８の出力信号はラッチ回路１２に供給されてラッチ
される。このラッチ回路１２は、この場合、ハイレベル
の制御信号Ｓ１を出力する。
振器９の出力信号、及び前記パルス変換回路７の出力信
号は、同期判定回路８に供給される。この同期判定回路
８は、停電検出回路１１の出力信号がハイレベルの場
合、同期発振器９の出力信号とパルス変換回路７の出力
信号の位相を比較し、これらの同期がとれているか否か
を判定する。これら同期発振器９の出力信号とパルス変
換回路７の出力信号との同期がとれている場合、同期判
定回路８はハイレベルの信号を出力する。前記同期判定
回路８の出力信号はラッチ回路１２に供給されてラッチ
される。このラッチ回路１２は、この場合、ハイレベル
の制御信号Ｓ１を出力する。
【００４５】前記制御信号Ｓ１は前記ＡＣスイッチドラ
イバ１に供給される。この制御信号Ｓ１は、図２に示す
インバータ回路ＩＶ３により反転され、抵抗Ｒ６を介し
てトランジスタＱＰ２のベースに供給される。したがっ
て、図２に示すトランジスタＱＰ２がオンされ、フォト
カプラを構成する発光ダイオードＰＣ２、ＰＣ２ａに電
流が流れる。このため、フォトトランジスタＰＣ１、Ｐ
Ｃ１ａがオンされることにより電流経路が形成され、ト
ランジスタＱＰ１、ＱＰ１ａがオンされる。よって、ト
ランジスタＱＰ１、ＱＰ１ａを介してＩＧＢＴＱ１、Ｉ
ＧＢＴＱ２のゲートに電圧が供給され、ＩＧＢＴＱ１、
ＩＧＢＴＱ２がオンされる。したがって、交流電源ＡＣ
が通電されている場合、スイッチ回路ＳＷを介して出力
に電力が供給される。
イバ１に供給される。この制御信号Ｓ１は、図２に示す
インバータ回路ＩＶ３により反転され、抵抗Ｒ６を介し
てトランジスタＱＰ２のベースに供給される。したがっ
て、図２に示すトランジスタＱＰ２がオンされ、フォト
カプラを構成する発光ダイオードＰＣ２、ＰＣ２ａに電
流が流れる。このため、フォトトランジスタＰＣ１、Ｐ
Ｃ１ａがオンされることにより電流経路が形成され、ト
ランジスタＱＰ１、ＱＰ１ａがオンされる。よって、ト
ランジスタＱＰ１、ＱＰ１ａを介してＩＧＢＴＱ１、Ｉ
ＧＢＴＱ２のゲートに電圧が供給され、ＩＧＢＴＱ１、
ＩＧＢＴＱ２がオンされる。したがって、交流電源ＡＣ
が通電されている場合、スイッチ回路ＳＷを介して出力
に電力が供給される。
【００４６】一方、図１に示す前記ラッチ回路１２から
出力される制御信号Ｓ１は、インバータ回路ＩＶ２によ
り反転され、制御信号Ｓ２としてアンド回路ＡＤ２及び
ＡＤ３の各他方入力端に供給される。このため、アンド
回路ＡＤ２及びＡＤ３は入力条件が満足されず、各出力
信号がローレベルのままである。したがって、インバー
タドライバ２は動作しない。
出力される制御信号Ｓ１は、インバータ回路ＩＶ２によ
り反転され、制御信号Ｓ２としてアンド回路ＡＤ２及び
ＡＤ３の各他方入力端に供給される。このため、アンド
回路ＡＤ２及びＡＤ３は入力条件が満足されず、各出力
信号がローレベルのままである。したがって、インバー
タドライバ２は動作しない。
【００４７】さらに、前記ラッチ回路１２から出力され
るハイレベルの制御信号Ｓ１は、前記パルス変換回路７
の出力信号とともにアンド回路ＡＤ１に供給される。こ
のため、このアンド回路ＡＤ１からはパルス変換回路７
の出力信号が出力される。この出力信号は前記同期発振
器９にトリガ信号として供給される。このため、この同
期発振器９はパルス変換回路７の出力信号、すなわち、
交流電源ＡＣに同期した周波数で発振する。
るハイレベルの制御信号Ｓ１は、前記パルス変換回路７
の出力信号とともにアンド回路ＡＤ１に供給される。こ
のため、このアンド回路ＡＤ１からはパルス変換回路７
の出力信号が出力される。この出力信号は前記同期発振
器９にトリガ信号として供給される。このため、この同
期発振器９はパルス変換回路７の出力信号、すなわち、
交流電源ＡＣに同期した周波数で発振する。
【００４８】上記のように、交流電源ＡＣが通電されて
いる場合、スイッチ回路ＳＷにより、メイントランスＴ
Ｒ１に電力が供給される。
いる場合、スイッチ回路ＳＷにより、メイントランスＴ
Ｒ１に電力が供給される。
【００４９】（停電時）一方、交流電源ＡＣが停電した
場合、サブトランスＴＲ２の第１の二次巻き線Ｔ５に接
続された整流回路３の出力電圧が停止する。この時、リ
レーＲＬの接点ＬＳはオン状態であるため、バッテリＥ
の電圧がダイオードＤ９を介して補助電源４に供給され
る。このため、補助電源４は交流電源ＡＣが停電すると
バッテリＥにより駆動され、所要の電圧を発生し続け
る。
場合、サブトランスＴＲ２の第１の二次巻き線Ｔ５に接
続された整流回路３の出力電圧が停止する。この時、リ
レーＲＬの接点ＬＳはオン状態であるため、バッテリＥ
の電圧がダイオードＤ９を介して補助電源４に供給され
る。このため、補助電源４は交流電源ＡＣが停電すると
バッテリＥにより駆動され、所要の電圧を発生し続け
る。
【００５０】また、交流電源ＡＣが停電すると、パルス
変換回路７は、動作を停止する。さらに、停電検出回路
１１は、ローレベルの信号を出力する。このため、同期
判定回路８の出力信号はローレベルとなり、ラッチ回路
１２はローレベルの信号をラッチする。
変換回路７は、動作を停止する。さらに、停電検出回路
１１は、ローレベルの信号を出力する。このため、同期
判定回路８の出力信号はローレベルとなり、ラッチ回路
１２はローレベルの信号をラッチする。
【００５１】このラッチ回路１２のローレベルの制御信
号Ｓ１はＡＣスイッチドライバ１に供給される。このた
め、ＡＣスイッチドライバ１は停止する。
号Ｓ１はＡＣスイッチドライバ１に供給される。このた
め、ＡＣスイッチドライバ１は停止する。
【００５２】また、ラッチ回路１２のローレベルの制御
信号Ｓ１はインバータ回路ＩＶ２により反転され、ハイ
レベルの制御信号Ｓ２としてアンド回路ＡＤ２及びＡＤ
３の各他方入力端に供給される。アンド回路ＡＤ２の他
方入力端には同期発振器９の出力信号が供給され、アン
ド回路ＡＤ３の他方入力端には同期発振器９の反転信号
が供給されている。したがって、アンド回路ＡＤ２とＡ
Ｄ３の出力信号は相補な制御信号Ｓ３、Ｓ４としてイン
バータドライバ２に供給される。このため、図３に示す
インバータドライバ２において、ハイレベルの制御信号
Ｓ３、Ｓ４に応じて、演算増幅器ＯＰ、ＯＰａの出力信
号によりトランジスタＱＰ３、ＱＰ３ａがオン、オフさ
れる。したがって、トランジスタＱＮ１、ＱＮ１ａ及び
トランジスタＱＰ４、ＱＰ４ａを介してＩＧＢＴＱ３、
ＩＧＢＴＱ４のゲートに交互に電圧が供給され、ＩＧＢ
ＴＱ３、ＩＧＢＴＱ４がオンされる。このようにして、
ＩＧＢＴＱ３、ＩＧＢＴＱ４が交互にオン、オフするこ
とにより、メイントランスＴＲ１にバッテリＥからの電
力が供給される。ＩＧＢＴは一般に高速のスイッチング
が可能である。したがって、交流電源ＡＣが停電した
後、瞬時にインバータＩＶからメイントランスＴＲ１に
電力を供給することができる。
信号Ｓ１はインバータ回路ＩＶ２により反転され、ハイ
レベルの制御信号Ｓ２としてアンド回路ＡＤ２及びＡＤ
３の各他方入力端に供給される。アンド回路ＡＤ２の他
方入力端には同期発振器９の出力信号が供給され、アン
ド回路ＡＤ３の他方入力端には同期発振器９の反転信号
が供給されている。したがって、アンド回路ＡＤ２とＡ
Ｄ３の出力信号は相補な制御信号Ｓ３、Ｓ４としてイン
バータドライバ２に供給される。このため、図３に示す
インバータドライバ２において、ハイレベルの制御信号
Ｓ３、Ｓ４に応じて、演算増幅器ＯＰ、ＯＰａの出力信
号によりトランジスタＱＰ３、ＱＰ３ａがオン、オフさ
れる。したがって、トランジスタＱＮ１、ＱＮ１ａ及び
トランジスタＱＰ４、ＱＰ４ａを介してＩＧＢＴＱ３、
ＩＧＢＴＱ４のゲートに交互に電圧が供給され、ＩＧＢ
ＴＱ３、ＩＧＢＴＱ４がオンされる。このようにして、
ＩＧＢＴＱ３、ＩＧＢＴＱ４が交互にオン、オフするこ
とにより、メイントランスＴＲ１にバッテリＥからの電
力が供給される。ＩＧＢＴは一般に高速のスイッチング
が可能である。したがって、交流電源ＡＣが停電した
後、瞬時にインバータＩＶからメイントランスＴＲ１に
電力を供給することができる。
【００５３】しかも、同期発振器９は交流電源ＡＣが停
電した時点において、交流電源ＡＣに同期して発振して
いる。このため、インバータＩＶは交流電源ＡＣに同期
して動作することとなり、インバータＩＶの出力電圧
は、図４に時刻Ｔ１で示すタイミングにおいて、交流電
源ＡＣが停電した時の位相に同期して出力される。
電した時点において、交流電源ＡＣに同期して発振して
いる。このため、インバータＩＶは交流電源ＡＣに同期
して動作することとなり、インバータＩＶの出力電圧
は、図４に時刻Ｔ１で示すタイミングにおいて、交流電
源ＡＣが停電した時の位相に同期して出力される。
【００５４】このようにして、交流電源ＡＣが停電して
いる期間は、インバータＩＶにより、バッテリＥからメ
イントランスＴＲ１に電力が供給される。
いる期間は、インバータＩＶにより、バッテリＥからメ
イントランスＴＲ１に電力が供給される。
【００５５】（復電時）この後、交流電源ＡＣが復電す
ると、サブトランスＴＲ２の第１乃至第３の二次巻き線
Ｔ５〜Ｔ７に電圧が発生する。このため、第１の二次巻
き線Ｔ５に接続された整流回路３から電圧が発生され、
補助電源４は整流回路３の出力電圧により所要の電圧を
発生する。
ると、サブトランスＴＲ２の第１乃至第３の二次巻き線
Ｔ５〜Ｔ７に電圧が発生する。このため、第１の二次巻
き線Ｔ５に接続された整流回路３から電圧が発生され、
補助電源４は整流回路３の出力電圧により所要の電圧を
発生する。
【００５６】さらに、停電検出回路１１はハイレベルの
信号を出力し、パルス変換回路７は半波整流回路６の出
力電圧に応じて交流電源ＡＣに同期したパルス信号を発
生する。また、このとき、アンド回路ＡＤ１の入力端に
はラッチ回路１２からローレベルの信号が供給されてい
る。このため、アンド回路ＡＤ１の出力信号はローレベ
ルのままである。したがって、同期発振器９は自励発振
のままである。同期判定回路８は、同期発振器９から供
給される信号の位相とパルス変換回路７から出力される
パルス信号との位相を判定し、これらが一致するとハイ
レベルの信号を出力する。交流電源ＡＣが復電した直後
は、パルス変換回路７の出力信号と同期発振器９の出力
信号との位相は一致していない。しかし、図４に示す、
例えば時刻Ｔ２〜Ｔ３の間で同期がとれる。すると同期
判定回路８からハイレベルの信号が出力される。この信
号はラッチ回路１２によりラッチされる。
信号を出力し、パルス変換回路７は半波整流回路６の出
力電圧に応じて交流電源ＡＣに同期したパルス信号を発
生する。また、このとき、アンド回路ＡＤ１の入力端に
はラッチ回路１２からローレベルの信号が供給されてい
る。このため、アンド回路ＡＤ１の出力信号はローレベ
ルのままである。したがって、同期発振器９は自励発振
のままである。同期判定回路８は、同期発振器９から供
給される信号の位相とパルス変換回路７から出力される
パルス信号との位相を判定し、これらが一致するとハイ
レベルの信号を出力する。交流電源ＡＣが復電した直後
は、パルス変換回路７の出力信号と同期発振器９の出力
信号との位相は一致していない。しかし、図４に示す、
例えば時刻Ｔ２〜Ｔ３の間で同期がとれる。すると同期
判定回路８からハイレベルの信号が出力される。この信
号はラッチ回路１２によりラッチされる。
【００５７】このラッチ回路１２からの制御信号Ｓ１は
インバータ回路ＩＶ２により反転され、ローレベルの制
御信号Ｓ２としてアンド回路ＡＤ２、ＡＤ３に供給され
る。このため、アンド回路ＡＤ２、ＡＤ３の入力条件が
不成立となり、インバータドライバ２が停止される。
インバータ回路ＩＶ２により反転され、ローレベルの制
御信号Ｓ２としてアンド回路ＡＤ２、ＡＤ３に供給され
る。このため、アンド回路ＡＤ２、ＡＤ３の入力条件が
不成立となり、インバータドライバ２が停止される。
【００５８】また、ラッチ回路１２からの制御信号Ｓ１
は、ＡＣスイッチドライバ１に供給される。このため、
前述した動作によりＡＣスイッチドライバ１及びスイッ
チ回路ＳＷが駆動される。
は、ＡＣスイッチドライバ１に供給される。このため、
前述した動作によりＡＣスイッチドライバ１及びスイッ
チ回路ＳＷが駆動される。
【００５９】このようにして、交流電源ＡＣが復電され
ると、インバータＩＶが停止され、スイッチ回路ＳＷが
駆動されることにより、メイントランスＴＲ１に交流電
源ＡＣから電力が供給される。
ると、インバータＩＶが停止され、スイッチ回路ＳＷが
駆動されることにより、メイントランスＴＲ１に交流電
源ＡＣから電力が供給される。
【００６０】さらに、ラッチ回路１２からのハイレベル
の制御信号Ｓ１が出力されると、アンド回路ＡＤ１の入
力条件が満足されるため、このアンド回路ＡＤ１を介し
てパルス変換回路７の出力信号が同期発振器９に供給さ
れる。このため、同期発振器９はパルス変換回路７の出
力信号をトリガとして発振する。
の制御信号Ｓ１が出力されると、アンド回路ＡＤ１の入
力条件が満足されるため、このアンド回路ＡＤ１を介し
てパルス変換回路７の出力信号が同期発振器９に供給さ
れる。このため、同期発振器９はパルス変換回路７の出
力信号をトリガとして発振する。
【００６１】尚、前記リレーＲＬに接続された電圧検出
回路５により、バッテリＥの電圧低下が検出された場
合、リレーがオフとされ、接点ＬＳが開放される。した
がって、バッテリＥの過放電が回避される。
回路５により、バッテリＥの電圧低下が検出された場
合、リレーがオフとされ、接点ＬＳが開放される。した
がって、バッテリＥの過放電が回避される。
【００６２】上記第１の実施形態によれば、メイントラ
ンスＴＲ１の第１、第２、第３の巻き線ごとにＩＧＢＴ
Ｑ１〜Ｑ４を設け、これらＩＧＢＴＱ１〜Ｑ４により、
メイントランスＴＲ１への電力供給を制御している。こ
れらＩＧＢＴＱ１〜Ｑ４は高速のスイッチングが可能で
あるため、交流電源の任意の位相で瞬時にスイッチをオ
ン・オフすることができる。
ンスＴＲ１の第１、第２、第３の巻き線ごとにＩＧＢＴ
Ｑ１〜Ｑ４を設け、これらＩＧＢＴＱ１〜Ｑ４により、
メイントランスＴＲ１への電力供給を制御している。こ
れらＩＧＢＴＱ１〜Ｑ４は高速のスイッチングが可能で
あるため、交流電源の任意の位相で瞬時にスイッチをオ
ン・オフすることができる。
【００６３】また、ＩＧＢＴにより構成されたスイッチ
回路ＳＷ及びインバータＩＶ、このインバータＩＶを交
流電源ＡＣに同期して起動するインバータドライバ２及
び同期発振器９等を用いて無停電回路を構成している。
このため、停電時に交流電源ＡＣが断となった場合、ス
イッチ回路ＳＷをオフとし、インバータＩＶをオンとし
てバッテリＥよりメイントランスＴＲ１に電力を供給で
きる。さらに、交流電源ＡＣが復電した場合、スイッチ
回路ＳＷをオンとすると同時に、インバータＩＶをオフ
とすることにより、位相遅れ及び停波することなく、交
流電源ＡＣとバックアップ電源Ｅとを切り替えることが
できる。
回路ＳＷ及びインバータＩＶ、このインバータＩＶを交
流電源ＡＣに同期して起動するインバータドライバ２及
び同期発振器９等を用いて無停電回路を構成している。
このため、停電時に交流電源ＡＣが断となった場合、ス
イッチ回路ＳＷをオフとし、インバータＩＶをオンとし
てバッテリＥよりメイントランスＴＲ１に電力を供給で
きる。さらに、交流電源ＡＣが復電した場合、スイッチ
回路ＳＷをオンとすると同時に、インバータＩＶをオフ
とすることにより、位相遅れ及び停波することなく、交
流電源ＡＣとバックアップ電源Ｅとを切り替えることが
できる。
【００６４】尚、上記第１の実施形態では、本発明に係
るスイッチ制御回路を無停電回路に適用した場合につい
て説明した。しかし、この実施形態に限られるものでは
ない。
るスイッチ制御回路を無停電回路に適用した場合につい
て説明した。しかし、この実施形態に限られるものでは
ない。
【００６５】図５は本発明に係るスイッチ制御回路の第
２の実施形態を示している。第２の実施形態は、ＩＧＢ
Ｔを用いたスイッチ回路ＳＷ１、ＳＷ２により２系統の
交流電源ＡＣ１、ＡＣ２を切り替え可能としている。
２の実施形態を示している。第２の実施形態は、ＩＧＢ
Ｔを用いたスイッチ回路ＳＷ１、ＳＷ２により２系統の
交流電源ＡＣ１、ＡＣ２を切り替え可能としている。
【００６６】制御部５１は一方の交流電源、例えばＡＣ
１の状態を検出し、この交流電源ＡＣ１が停電した場
合、交流電源ＡＣ１側のスイッチ回路ＳＷ１をオフし
て、交流電源ＡＣ２側のスイッチ回路ＳＷ２をオンとす
る。こうすることによって、負荷に電力を供給し続ける
ことができる。また、２系統の交流電源ＡＣ１、ＡＣ２
を第１の実施形態の原理により任意の位相で切り替える
ことができる。
１の状態を検出し、この交流電源ＡＣ１が停電した場
合、交流電源ＡＣ１側のスイッチ回路ＳＷ１をオフし
て、交流電源ＡＣ２側のスイッチ回路ＳＷ２をオンとす
る。こうすることによって、負荷に電力を供給し続ける
ことができる。また、２系統の交流電源ＡＣ１、ＡＣ２
を第１の実施形態の原理により任意の位相で切り替える
ことができる。
【００６７】図６は本発明に係るスイッチ制御回路の第
３の実施形態を示している。第１及び第２の実施形態で
は、スイッチ回路ＳＷを電源側に設けた。これに対し、
第３の実施形態ではスイッチ回路ＳＷを負荷側に設け、
このスイッチ回路ＳＷを制御回路６１で制御する。この
制御回路６１は交流電源ＡＣの位相を検知し、交流電源
ＡＣの任意の位相において、スイッチ回路ＳＷを構成す
る２つのＩＧＢＴの導通を制御する。このような構成に
よれば、負荷側において、交流電源ＡＣの任意の位相に
より負荷に電力を供給することができる。
３の実施形態を示している。第１及び第２の実施形態で
は、スイッチ回路ＳＷを電源側に設けた。これに対し、
第３の実施形態ではスイッチ回路ＳＷを負荷側に設け、
このスイッチ回路ＳＷを制御回路６１で制御する。この
制御回路６１は交流電源ＡＣの位相を検知し、交流電源
ＡＣの任意の位相において、スイッチ回路ＳＷを構成す
る２つのＩＧＢＴの導通を制御する。このような構成に
よれば、負荷側において、交流電源ＡＣの任意の位相に
より負荷に電力を供給することができる。
【００６８】その他、本発明の要旨を変えない範囲にお
いて種々変形実施可能なことは勿論である。
いて種々変形実施可能なことは勿論である。
【００６９】
【発明の効果】以上、詳述したように本発明によれば、
任意の位相でオン・オフすることが可能なスイッチ制御
回路を提供できる。
任意の位相でオン・オフすることが可能なスイッチ制御
回路を提供できる。
【図１】本発明に係るスイッチ制御回路の第１の実施形
態を示す図。
態を示す図。
【図２】図１に示すＡＣスイッチドライバを示す回路
図。
図。
【図３】図１に示すインバータドライバを示す回路図。
【図４】図１の回路の動作を示すタイミングチャート。
【図５】本発明に係るスイッチ制御回路の第２の実施形
態を示す図。
態を示す図。
【図６】本発明に係るスイッチ制御回路の第３の実施形
態を示す図。
態を示す図。
１…ＡＣスイッチドライバ、
２…インバータドライバ、
３、１０…整流回路、
４…補助電源、
５…電圧検出回路、
６…半波整流回路、
７…パルス変換回路、
８…同期判定回路、
９…同期発振器、
１１…停電検出回路、
１２…ラッチ、
ＡＣ…交流電源、
Ｅ…直流電源、
ＴＲ１、ＴＲ２…トランス、
ＳＷ…スイッチ回路、
ＩＶ…インバータ、
ＲＬ…リレー、
Ｑ１〜Ｑ４…ＩＧＢＴ、
Ｄ１〜Ｄ１０…ダイオード、
ＡＤ１〜ＡＤ３…アンド回路、
ＩＶ１、ＩＶ２…インバータ回路。
Claims (4)
- 【請求項１】 第１、第２、第３の一次巻き線と二次巻
き線とを有する第１のトランスと、 前記第１の一次巻き線と交流電源の第１の端部との相互
に電流通路が接続され、前記第１の一次巻き線に対する
電力の供給を制御する絶縁ゲート型の第１のスイッチン
グ素子と、前記第１のスイッチング素子と前記第１の一次巻き線と
の間に接続され、前記第１の交流電源の第１の方向の電
流を通過させる第１のダイオードと、 前記第２の一次巻き線と前記交流電源の第２の端部との
相互間に電流通路が接続され、前記第２の一次巻き線に
対する電力の供給を制御する絶縁ゲート型の第２のスイ
ッチング素子と、前記第２のスイッチング素子と前記第２の一次巻き線と
の間に接続され、前記第１の交流電源の前記第１の方向
と反対の第２の方向の電流を通過させる第２のダイオー
ドと、 前記第３の一次巻き線に接続された絶縁ゲート型の第
３、第４のスイッチング素子を有し、これら第３、第４
のスイッチング素子が交互に導通することにより直流電
源を交流電源に変換するインバータと、 前記交流電源の状態を検出し、前記第１の交流電源が停
電の場合、前記第１、第２のスイッチング素子を停止さ
せ、前記第３、第４のスイッチング素子の導通を制御す
る制御回路と、 を具備することを特徴とするスイッチ制御回路。 - 【請求項２】前記制御回路は、前記交流電源の位相と前
記交流電源とほぼ等しい周波数の信号を発生する発振器
の出力に応じて前記第３、第４のスイッチング素子の導
通を制御する機能をさらに有することを特徴とする請求
項１に記載のスイッチ制御回路。 - 【請求項３】前記制御回路は、前記交流電源が停電後に
復帰した後、前記発振器が発生する信号と前記交流電源
との位相が一致したとき、前記第３、第４のスイッチン
グ素 子の制御を停止し、前記第１、第２スイッチング素
子を導通させる機能をさらに有することを特徴とする請
求項２に記載のスイッチ制御回路。 - 【請求項４】 第１、第２、第３の一次巻き線と二次巻
き線とを有する第１のトランスと、 前記第１の一次巻き線と交流電源の第１の端部との相互
に電流通路が接続され、前記第１の一次巻き線に対する
電力の供給を制御する絶縁ゲート型の第１のスイッチン
グ素子と、前記第１のスイッチング素子と前記第１の一次巻き線と
の間に接続され、前記第１の交流電源の第１の方向の電
流を通過させる第１のダイオードと、 前記第２の一次巻き線と前記交流電源の第２の端部との
相互間に電流通路が接続され、前記第２の一次巻き線に
対する電力の供給を制御する絶縁ゲート型の第２のスイ
ッチング素子と、 前記第２のスイッチング素子と前記第２の一次巻き線と
の間に接続され、前記第１の交流電源の前記第１の方向
と反対の第２の方向の電流を通過させる第２のダイオー
ドと、 前記第３の一次巻き線に接続された絶縁ゲート型の第
３、第４のスイッチング素子を有し、これら第３、第４
のスイッチング素子が交互に導通することにより直流電
源を交流電源に変換するインバータと、 前記交流電源の停電を検出する停電検出回路と、 前記交流電源が供給され、前記交流電源をパルス信号に
変換するパルス変換回路と、 前記交流電源とほぼ等しい周波数の信号を発生する発振
器と、 前記停電検出回路が前記交流電源の停電を検出していな
い時、前記パルス変換回路から出力されるパルス信号と
前記発振器の出力信号の位相を比較し、これらの位相が
一致している場合、第１の論理レベルの第１の信号を発
生し、これらの位相が不一致の場合、第２の論理レベル
の第２の信号を発生し、前記停電検出回路が前記交流電
源の停電を検出した時、前記第２の信号を出力する同期
判定回路と、 前記同期判定回路から出力される前記第１の信号に応じ
て前記スイッチ回路を構成する前記第１、第２のスイッ
チング素子を導通させ、前記第２の信号に応じて前記第
１、第２のスイッチング素子を停止させる第１のドライ
バと、 前記同期判定回路から出力される前記第１の信号に応じ
て前記インバータを構成する前記第３、第４のスイッチ
ング素子を停止させ、前記第２の信号に応じて前記第
３、第４のスイッチング素子を導通を制御する第２のド
ライバと、 を具備することを特徴とするスイッチ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374476A JP3510588B2 (ja) | 2000-12-08 | 2000-12-08 | スイッチ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374476A JP3510588B2 (ja) | 2000-12-08 | 2000-12-08 | スイッチ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176734A JP2002176734A (ja) | 2002-06-21 |
| JP3510588B2 true JP3510588B2 (ja) | 2004-03-29 |
Family
ID=18843660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000374476A Expired - Fee Related JP3510588B2 (ja) | 2000-12-08 | 2000-12-08 | スイッチ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3510588B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352082B2 (en) * | 2004-02-10 | 2008-04-01 | Liebert Corporation | Transfer switch device and method |
| JP6666527B1 (ja) * | 2019-03-06 | 2020-03-13 | 東芝三菱電機産業システム株式会社 | 制御装置 |
-
2000
- 2000-12-08 JP JP2000374476A patent/JP3510588B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176734A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5249272B2 (ja) | 電力変換集積回路およびプログラミング方法 | |
| JPH07284274A (ja) | 電源回路 | |
| US5892673A (en) | Robust, high-density, high-efficiency state sequence controller for an auxiliary resonant commutation pole power converter | |
| JP3510588B2 (ja) | スイッチ制御回路 | |
| JP6168454B2 (ja) | 誘導加熱装置 | |
| JP5200782B2 (ja) | 並列運転インバータ装置の状態判別回路 | |
| US7345380B2 (en) | Backup power supply system with a null transfer time | |
| US5898583A (en) | Gate drive latching circuit for an auxiliary resonant commutation circuit | |
| JPH11299093A (ja) | 電源供給アダプタ、電子機器および信号伝送システム | |
| JPH0543800U (ja) | インバータ装置 | |
| JPH07170678A (ja) | 交流無停電電源装置 | |
| JP3535073B2 (ja) | インバータ機器の制御装置 | |
| TWI839624B (zh) | 同步整流控制器 | |
| KR200315061Y1 (ko) | 3상 교류 전원의 돌입 전류 방지 장치 | |
| KR100371164B1 (ko) | 절전 기능을 가지는 전기 기기 | |
| JP2019017170A (ja) | 無停電電源装置および無停電電源装置の制御方法 | |
| JP2017224478A (ja) | スイッチ装置および無停電電源装置 | |
| JPH11299090A (ja) | 電源供給アダプタ | |
| JPH044748A (ja) | スイッチング電源 | |
| SU1339523A1 (ru) | Устройство электропитани | |
| TW202439863A (zh) | 開關裝置 | |
| JP2001258256A (ja) | 電源回路 | |
| JP2003143772A (ja) | 無停電電源装置 | |
| JPH0246211Y2 (ja) | ||
| CN115378267A (zh) | 同步整流控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031225 |
|
| LAPS | Cancellation because of no payment of annual fees |