JP3508451B2 - 波形生成装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、電子楽器，楽音発
生システム等において、同期処理部間で波形データを転
送する波形生成装置に関するものである。 【０００２】 【従来の技術】波形生成装置において、同期処理部間で
波形データを転送する場合、例えば、電子楽器，楽音発
生システム等において、波形を生成するＬＳＩ（大規模
集積回路）から波形を加工するＬＳＩへ波形データを転
送する場合、ＬＳＩ間で同期がとれていないとデータを
正確に受け渡しできない。図６は、従来の波形生成装置
における、同期処理部間の波形データ転送の例の説明図
である。図６（ａ）および図６（ｂ）は、マスタとなる
同期処理部とスレーブとなる同期処理部の組み合わせ例
を示す。図中、１，２はマスタとなる同期処理部、６
１，６２はスレーブとなる同期処理部である。 【０００３】図６（ａ）においては、マスタとなる同期
処理部１からスレーブとなる同期処理部６１に波形デー
タをシリアル転送するもので、マスタとなる同期処理部
１からスレーブとなる同期処理部６１に同期信号を供給
し、スレーブとなる同期処理部６１は、供給された同期
信号に基づいて波形データを取り込む。図６（ｂ）にお
いては、スレーブとなる同期処理部６２からマスタとな
る同期処理部２に波形データをシリアル転送するもの
で、マスタとなる同期処理部２から同期信号を供給し、
スレーブとなる同期処理部６２は、供給された同期信号
に基づいて波形データを出力する。 【０００４】上述した場合には問題が生じないが、マス
タとなる同期処理部同士で波形データを伝送する場合に
は問題が生じる。図６（ｃ）はマスタとなる同期処理部
１からマスタとなる同期処理部２へ波形データを転送す
る場合を示すが、両方とも外部の同期信号に同期する機
能を持たないため、波形データを正確に受け渡しできな
い。マスタとなる同期処理部１，２が独立した同期処理
部である場合には、シリアル波形データの１単位を構成
するワードの同期をとるためのワード同期信号が同期し
ていない場合がある。 【０００５】 【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、同期信号を出力
する同期処理部間でシリアル波形データの送受を行う波
形生成装置を提供することを目的とするものである。 【０００６】 【課題を解決するための手段】請求項１に記載の発明に
おいては、所定の周期を有する第１の同期信号に同期し
た波形データを生成して該第１の同期信号とともに出力
する第１の同期処理部と、前記第１の同期信号と同じ周
期であって前記第１の同期信号とは独立した第２の同期
信号を出力するとともに該第２の同期信号に同期して、
入力する波形データを加工して出力する第２の同期処理
部と、前記第１の同期処理部から前記第１の同期信号と
ともに前記波形データを入力し、前記第１の同期信号に
基づく第１のタイミングで該入力した波形データを一旦
保持するとともに、保持された前記波形データを前記第
２の同期処理部から入力された第２の同期信号に基づく
第２のタイミングで前記第２の同期処理部に転送する波
形データ受渡し部と、を有する波形生成装置であって、
前記波形データ受渡し部は、前記所定の周期内におけ
る、前記第１のタイミングと前記第２のタイミングとの
時間関係を判定し、両者が近接している場合には、前記
第１のタイミングで一旦保持された前記波形データを前
記第１，第２のタイミングから十分離れた時点の第３の
タイミングで保持し直したものを、保持し直した後の前
記第２のタイミングで前記第２の同期処理部に転送する
ものである。 【０００７】したがって、同期信号を出力する第１，第
２の同期処理部間において、第１の同期信号と第２の同
期信号との時間関係がどのような状態でも、波形データ
の受渡しを行うことができる。また、波形データの生成
と波形データの加工を独立した同期処理部で行うことが
できる。 【０００８】 【発明の実施の形態】図１は、本発明の波形生成装置の
実施の形態を説明するためのブロック図である。図中、
図６と同様な部分には同じ符号を付して説明を省略す
る。３は波形データ受渡し部、４はタイミング判定部、
５はデータ保持部、６はＰＬＬ回路、７はＡＮＤ回路で
ある。マスタとなる同期処理部１，２間で、ワード単位
のデータをシリアル転送する場合について説明するが、
マスタとなる同期処理部１，２は、システムクロックの
周波数に関しても異なる場合について説明する。 【０００９】波形データ受渡し部３は、マスタとなる同
期処理部１，２間に設けられ、タイミング判定部４およ
びデータ保持部５を有する。マスタとなる同期処理部１
は、波形データを生成し、シリアル波形データをデータ
保持部５にシリアル転送するとともに、同期信号ＳＹＩ
Ｎをデータ保持部５およびタイミング判定部に供給す
る。また、転送クロックＣＬＫＩＮを波形データ受渡し
部３内の図示を省略した部分を含め、各所に供給する。
マスタとなる同期処理部２は、同期信号ＳＹＯＵＴをデ
ータ保持部５およびタイミング判定部４に供給するとと
もに、データ保持部５は、シリアル波形データをマスタ
となる同期処理部２に転送する。マスタとなる同期処理
部２は、また、転送クロックＣＬＯＵＴを波形データ受
渡し部３内の図示を省略した部分を含め、各所に供給す
る。マスタとなる同期処理部２は、波形データを加工し
て出力する。 【００１０】マスタとなる同期処理部１，２のシステム
クロックを同期させるため、ＰＬＬ回路６が設けられて
いる。図示の例では、マスタとなる同期処理部２の同期
信号をＰＬＬ回路６に入力し、この複数倍の周波数を発
生させ、マスタとなる同期処理部１のシステムクロック
を生成している。ＰＬＬ回路６の位相ロック確定を示す
Ｌｏｃｋ信号と、イニシャルクリア信号ＩＣの反転信号
とは、アンド回路７に入力され、このアンド回路の出力
は、タイミング判定部の動作可能化（ｅｎａｂｌｅ）信
号となる。イニシャルクリア信号ＩＣの反転信号は、回
路の動作開始時でのみ「０」であり、通常は「１」とな
る信号である。一方、Ｌｏｃｋ信号は、位相ロックが確
定している間「１」となる信号である。したがって、回
路がリセットされずかつ同期信号ＳＹＯＵＴに対するＰ
ＬＬ回路６のロックが外れない通常の期間においては、
ＡＮＤ回路７から出力される動作可能化（ｅｎａｂｌ
ｅ）信号が「１」であり、タイミング判定部４が動作を
続けている。 【００１１】上述したブロック図を参照して、波形デー
タ受渡し部３の動作を説明する。マスタとなる同期処理
部１から転送されるシリアル波形データは、同時に送出
される転送クロックＣＬＩＮおよび同期信号ＳＹＩＮか
ら生成された入力タイミング信号に同期してデータ保持
部５に取り込まれる。一方、データ保持部５からマスタ
となる同期処理部２に転送されるシリアル波形データ
は、マスタとなる同期処理部２から送出される転送クロ
ックＣＬＯＵＴおよび同期信号ＳＹＯＵＴから生成され
た出力タイミング信号に同期してマスタとなる同期処理
部２に送出される。 【００１２】したがって、マスタとなる同期処理部１と
マスタとなる同期処理部２とがともにマスタであって
も、データ保持部５を介在させることにより、両マスタ
となる同期処理部１，２は、それぞれの転送クロックＣ
ＬＩＮおよび同期信号ＳＹＩＮ，転送クロックＣＬＯＵ
Ｔおよび同期信号ＳＹＯＵＴを用いてシリアル波形デー
タの送受を行うことができる。 【００１３】ところが、同期信号ＳＹＩＮと同期信号Ｓ
ＹＯＵＴの位相は無相関であるため、入力タイミング信
号と出力タイミング信号がデータの１ワードの時間区間
内で非常に接近している可能性がある。このような場
合、データ保持部５でのデータ取り込みとデータ送出が
重なり、誤ったシリアル波形データが転送されることに
なり、サウンドシステムで出力される波形信号にノイズ
を発生することになる。 【００１４】このようなノイズを発生させないようにす
るため、タイミング判定部４が設けられており、このタ
イミング判定部４は、動作可能状態において、マスター
となる同期処理部１，２から出力される同期信号ＳＹＩ
Ｎと同期信号ＳＹＯＵＴの時間関係を判定する。すなわ
ち、ワードクロックである同期信号を観測し、データ保
持部５において、シリアル波形データを受け取るタイミ
ングとシリアル波形データを送り出すタイミングが、時
間的に近いか遠いかを判断する。同期信号ＳＹＩＮと同
期信号ＳＹＯＵＴが時間的に近接していると判断された
場合、上述した入力タイミング信号によりデータ保持部
５で保持したデータを、この入力タイミング信号および
上述した出力タイミング信号とは異なるタイミング信
号、例えば、近接していると判断されたこれらのタイミ
ング信号から１／２ワードの時間経過後のタイミング信
号を用いて保持し直したものを用い、次の出力タイミン
グ信号により送出する。これによってデータ保持部５に
おいて、データを受け取るタイミングと送り出すタイミ
ングを常時離れた時間に設定ですることができ、データ
保持部５で保持したデータを送出する時点では、データ
が出力タイミング信号のタイミングとは異なるタイミン
グで安定して保持し直されているので、誤った転送デー
タが送出されることがなく、データ送受の際の誤りをな
くすことができる。 【００１５】上述した説明では、ＰＬＬ回路６を用いて
マスタとなる同期処理部１のシステムクロックを生成し
たが、マスタとなる同期処理部１，２の各システムクロ
ックが同一である場合、ＰＬＬ回路６は不要である。ま
た、マスタとなる同期処理部１とマスタとなる同期処理
部２の転送クロックが同一である場合には、いずれか一
方のみを波形データ受渡し部３に供給すればよい。シリ
アル波形データおよび同期信号ＳＹＩＮの形式によって
は、シリアル波形データおよびまたは同期信号ＳＹＩＮ
から転送クロックＣＬＩＮを再生できる場合があるが、
このような場合、転送クロックＣＬＩＮを別ラインで供
給する必要はない。同様に、同期信号ＳＹＯＵＴの形式
によっては、同期信号ＳＹＯＵＴから転送クロックＣＬ
ＯＵＴを再生できる場合があるが、このような場合、転
送クロックＣＬＯＵＴを別ラインで供給する必要はな
い。 【００１６】上述した説明では、回路がリセットされず
ＰＬＬ回路６のロックが外れない通常の期間において、
タイミング判定部４が常時タイミング判定を行ってい
た。そのため、マスタとなる同期処理部１，２間でシス
テムクロックの同期をとらない場合など、同期信号ＳＹ
ＩＮと同期信号ＳＹＯＵＴ間の時間関係がずれるおそれ
がある場合などに好適である。しかし、時間関係がずれ
るおそれが少ない場合には、イニシャルクリア信号ＩＣ
の反転信号の立ち上り、または、Ｌｏｃｋ信号の立ち上
りのいずれか遅い方の時点で１回だけタイミング判定部
４を動作させて、同期信号ＳＹＩＮと同期信号ＳＹＯＵ
Ｔの時間関係を判定してもよい。あるいは、所定時間経
過するごとに上述した判定を行ってもよい。 【００１７】図２は、本発明の波形生成装置の適用例を
示す楽音発生装置のシステム構成図である。図中、１１
はバスライン、１２は表示器、１３はパネルスイッチ、
１４は音源部、１５はＭＩＤＩインタフェース、１６は
タイマ、１７はＣＰＵ、１８はＲＯＭ、１９はＲＡＭ、
２０はサウンドシステム、２１は前段音源ＬＳＩ、２２
は波形データ受渡し部、２３は後段音源ＬＳＩ、２４は
ＤＡＣである。 【００１８】バスライン１１には、ＣＰＵ１７など複数
のブロックが並列接続されている。表示器１２は、各種
の操作子の操作状態等を表示する液晶表示器（ＬＣＤ）
等の表示器である。パネルスイッチ１３は、楽音パラメ
ータの設定操作子である。音源部１４は、詳細は後述す
るが、バスライン１１から楽音パラメータを入力して楽
音波形を生成しサウンドシステム２０に出力する。ＭＩ
ＤＩインタフェース１５は、外部のＭＩＤＩ機器との相
互接続を行う。タイマ１６は各種動作の時間間隔を規制
するのに用いる。ＲＯＭ１８にはＣＰＵ１７を動作させ
るプログラムのほか、プリセットデータ、プリセット音
色データなどが記憶されている。ＲＡＭ１９には、ＣＰ
Ｕ１７のワーキングエリア、音色編集バッファ、ユーザ
音色群などが記憶されている。 【００１９】図示を省略したが、フレキシブルディスク
ドライブ，ハードディスクドライブ，ＣＤ−ＲＯＭドラ
イブなどがバスライン１１に接続される場合があり、こ
こにも、音色データ等が記憶される。鍵盤等の演奏操作
子がバスラインに接続される場合もあるが、必ずしも必
須の構成ではない。 【００２０】音源部１４においては、バスライン１１に
接続された前段音源ＬＳＩ２１が波形データ受渡し部２
２を介して後段音源ＬＳＩ２３に接続される。この後段
音源ＬＳＩもバスライン１１に接続されるとともに、Ｄ
ＡＣ（ディジタルアナログ変換器）２４を介して外部の
サウンドシステムに接続される。音源ＬＳＩ２１，音源
ＬＳＩ２３とも、ＤＡＣ２４のサンプリング周波数と同
じサンプリング周波数で波形データの処理を行う。 【００２１】前段音源ＬＳＩ２１および後段音源ＬＳＩ
２３は、両者とも波形を生成する機能を有するものであ
るが、音源の発生方式が異なるとともに、後段音源ＬＳ
Ｉ２３は、前段音源ＬＳＩ２１で生成された波形データ
を加工し、波形に変調あるいは効果付与を行うものであ
る。前段音源ＬＳＩ２１としては、例えば、ＰＣＭ音
源，ＦＭ音源，物理モデル音源、あるいは汎用のＤＳＰ
（ディジタル信号処理装置）による波形発生器である。
後段音源ＬＳＩ２３としては、例えば、コンプレッサ、
ディストーション，ディレイ、リーバーブ等の各種エフ
ェクタ，波形データを原波形として入力するＦＭ音源，
波形データを励振波形として入力する物理モデル音源な
どである。汎用のＤＳＰでリバーブやミキサなどを実現
する効果付与回路であってもよい。後段音源ＬＳＩ２３
の中にＤＳＰを内蔵する場合は、このＤＳＰで前段音源
ＬＳＩ２１で生成された波形データに効果付与をすると
共に、自身でも独自に波形データを生成してミキシング
した波形データを出力することもできる。 【００２２】前段音源ＬＳＩ２１は、同期信号を供給す
るとともに波形データをシリアル転送する、マスタとな
る同期処理部であり、後段音源ＬＳＩ２３は、同期信号
を供給するとともに、波形データをシリアル転送され
る、マスタとなる同期処理部である。波形データは、１
サンプル２ｃｈをワード単位としてサンプリング周期毎
に転送され、同期信号は、例えば、サンプリング周波数
（４４．１ｋＨｚ）に対応するサンプリング周期（Ｄ／
Ａコンバータの１サイクル、ＤＡＣサイクル）を持つ矩
形波を使用する。両者のシステムクロックおよびシリア
ル転送クロックは、同じ場合も異なる場合もあるが、シ
ステムクロックは、サンプリング周波数の７６８倍，５
１２倍等であり、シリアル転送クロックは、サンプリン
グ周波数の６４倍，４８倍等である。ここで、シリアル
転送クロックが６４倍の場合は、１ワード２４ビットの
波形データをサンプリング周期毎に２チャンネル分転送
する場合であり、４８倍の場合は、１ワード１６ビット
の波形データをサンプリング周期毎に２チャンネル分転
送する場合である。なお、前段音源ＬＳＩ２１，後段音
源ＬＳＩ２３の両者の１ワード当たりのビット数は、必
ずしも一致させる必要はない。 【００２３】図３は、図２に示した波形データ受渡し部
２２の内部構成を説明するためのブロック図である。図
中、３１は入力制御部、３２はシフトレジスタ、３３は
パラレルデータ取り出し部、３４はラッチ（ＬＬ１）、
３５はラッチ（ＲＬ１）、３６はラッチ（ＬＬ２）、３
７はラッチ（ＲＬ２）、３８，３９はセレクタ、４０は
タイミング判定部、４１は出力制御部、４２はＰＬＬ回
路、４３，４４はシフトレジスタ、４５はオア回路であ
る。 【００２４】入力制御部３１は、図２に示した波形送出
側の前段音源ＬＳＩからの同期信号ＳＹＩＮおよび転送
クロックＣＬＩＮの供給を受けて、複数のタイミング信
号Ｃ１〜Ｃ５を出力する。シフトレジスタ３２は、直並
列変換を行うものであり、入力制御部３１から出力され
た、転送クロックＣＬＩＮに同期したタイミングで、前
段音源ＬＳＩ２１からのシリアル波形データを入力し、
入力制御部３１から出力された、同期信号ＳＹＩＮに同
期したタイミングで、パラレルデータ取り出し部３３を
介し、ラッチ（ＬＬ１）３４およびラッチ（ＲＬ１）３
５に波形データを出力する。上述したシリアル波形デー
タは、１ライン上を１ビットずつ送出されてくるもので
ある。１ワードが、例えば１６ビットまたは２４ビット
の波形データが、上位ビットまたは下位ビットから順次
１ビットずつ取り出されて１つのライン上に送出されて
くるものである。シフトレジスタ３２は、１サンプルの
波形データのＬ（左），Ｒ（右）の２チャネルを１チャ
ネル毎に直並列変換するものである。そのため１サンプ
ルの波形データの片チャネル分の段数を有する。パラレ
ルデータ取り出し部３３は、同期信号に基づき、左右の
各チャンネルのデータが揃うタイミングで、シフトレジ
スタ３２の並列出力を、それぞれ、対応するラッチ（Ｌ
Ｌ１）３４およびラッチ（ＲＬ１）３５に振り分ける。
前段音源ＬＳＩの種類によって出力する波形データの１
ワードのビット数が異なる。これに対応するように、パ
ラレルデータ取り出し部３３は、シフトレジスタ３２か
ら異なるビット数のデータを取り出す機能を有する。 【００２５】ラッチ（ＬＬ１）３４およびラッチ（ＲＬ
１）３５に保持されたデータは、それぞれ、同期信号Ｓ
ＹＩＮから同期信号の周期の半分の時間、すなわち、Ｄ
ＡＣサイクルの半分だけ遅れたタイミングで、ラッチ
（ＬＬ２）３６およびラッチ（ＲＬ２）３７に保持し直
される。セレクタ３８は、タイミング判定部４０の制御
出力に基づいて、ラッチ（ＬＬ１）３４，ラッチ（ＬＬ
２）３６のいずれかを選択してシフトレジスタ４３に出
力する。一方、セレクタ３９は、タイミング判定部４０
の制御出力に基づいて、ラッチ（ＲＬ１）３５，ラッチ
（ＲＬ２）３７のいずれかを選択してシフトレジスタ４
４に出力する。 【００２６】出力制御部４１は、波形受取側の後段音源
ＬＳＩ２３からの同期信号ＳＹＯＵＴおよび転送クロッ
クＣＬＯＵＴの供給を受けて、同期信号ＳＹＯＵＴをタ
イミング判定部４０に出力するとともに、Ｌチャネル用
のシフトレジスタ４３およびＲチャネル用のシフトレジ
スタ４４に、同期信号ＳＹＯＵＴに同期するとともに、
それぞれ異なるタイミングで、セレクタ３８，３９の出
力をパラレル入力させる。そして、転送クロックＣＬＯ
ＵＴに同期したタイミングでシリアル出力することによ
り並直列変換を行う。シフトレジスタ４３，４４は、１
サンプルの波形データのＬ（左），Ｒ（右）の２チャネ
ルを、サンプリング周波数の半分の周期毎に交互に直並
列変換するものであるため、オア回路４５がシフトレジ
スタ４３，４４の出力を合成し、後段音源ＬＳＩ２３に
シリアル波形データを１ビットずつ送出する。 【００２７】ＰＬＬ回路４２は、図１に示したＰＬＬ回
路６と同様、後段音源ＬＳＩ２３の同期信号ＳＹＯＵＴ
から前段音源ＬＳＩ２１のシステムクロックを生成す
る。なお、前段音源ＬＳＩ２１の同期信号ＳＹＩＮから
後段音源ＬＳＩ２３のシステムクロックを生成するよう
な改変も可能であるが、改変しない方がクロックが乱れ
た場合の影響が少ない。タイミング判定部４０は、動作
可能状態の時に同期信号ＳＹＩＮと同期信号ＳＹＯＵＴ
との時間関係を判定する。そして、両者が近接している
場合には、セレクタを制御して、ラッチ（ＬＬ２）３６
およびラッチ（ＲＬ２）３７を選択して、シフトレジス
タ４３，４４に出力させる。なお、図１に示したＩＣ反
転信号およびＡＮＤ回路７については、この図では省略
している。 【００２８】図４は、図３に示した波形データ受渡し部
の動作を説明するための第１のタイミング図であり、同
期信号ＳＹＩＮと同期信号ＳＹＯＵＴとが近接していな
い場合を示す。図中、５１〜５３は同期信号ＳＹＩＮの
立ち下がり、立ち上がりタイミングであり、５５〜５７
は同期信号ＳＹＯＵＴの立ち下がり、立ち上がりタイミ
ングである。なお、本実施例では、同期信号ＳＹＩＮ，
同期信号ＳＹＯＵＴについて、矩形波の立ち上がりおよ
び立ち下がりの両方のタイミングを使用しているが、そ
の一方のみを使用し、他方のタイミングは、一方のタイ
ミングを基準にして別に設けられたタイミング発生器で
発生するようにすることもできる。 【００２９】図２に示した前段音源ＬＳＩ２１から、図
３に示した入力側のシフトレジスタ３２に、波形データ
がＬｃｈ，Ｒｃｈ，Ｌｃｈ，Ｒｃｈ，Ｌｃｈ
，Ｒｃｈの順に転送される。立ち下がりタイミング
５１において、シフトレジスタ３２に転送された波形デ
ータＬｃｈが、ラッチ（ＬＬ１）３４に保持される。
立ち上がりタイミング５２においては、シフトレジスタ
３２に転送された波形データＲｃｈがラッチ（ＲＬ
１）３５に保持される。同時に、ラッチ（ＬＬ１）３４
に保持された波形データＬｃｈがラッチ（ＬＬ２）３
６に保持し直される。タイミング５３においては、シフ
トレジスタ３２に転送された波形データＬｃｈが、ラ
ッチ（ＬＬ１）３４に保持される。同時に、ラッチ（Ｒ
Ｌ１）３５に保持された波形データＲｃｈがラッチ
（ＲＬ２）３７に保持し直される。以後、同様に直並列
変換とデータ保持が繰り返される。 【００３０】一方、タイミング判定部４０が、動作可能
状態になると、タイミング判定部４０内で、出力制御部
４１から入力された同期信号ＳＹＯＵＴの立ち下がりタ
イミング５４の前後近傍で高レベルとなる近傍信号を発
生し、高レベル期間に、入力制御部３１から入力された
同期信号ＳＹＩＮの立ち下がりタイミング５１，５３等
が入るかどうかを判定する。図示の例では入らないた
め、図３に示したセレクタ３８は、ラッチ３４の出力を
選択したままのの状態である。出力側のシフトレジスタ
４３は、同期信号ＳＹＯＵＴの立ち下がりタイミング５
４，５６・・・でラッチ３４の出力を取り込み、転送ク
ロックＣＬＯＵＴのタイミングで波形データＬｃｈ，
Ｌｃｈ，Ｌｃｈ，・・・をシリアル波形データとし
て出力する。また、図３に示したセレクタ３９は、ラッ
チ３５の出力を選択したままである。出力側のシフトレ
ジスタ４４は、同期信号ＳＹＯＵＴの立ち上がりタイミ
ング５５，５７・・・でセレクタ３９の出力を取り込ん
で、転送クロックＣＬＯＵＴのタイミングで波形データ
Ｒｃｈ，Ｒｃｈ，Ｒｃｈ，・・・をシリアル波形
データとして出力する。オア回路４５により、Ｌｃｈの
波形データおよびＲｃｈの波形データは、交互に後段音
源ＬＳＩ２３に出力される。 【００３１】図５は、図３に示した波形データ受渡し部
の動作を説明するための第２のタイミング図であり、同
期信号ＳＹＩＮと同期信号ＳＹＯＵＴとが近接している
場合を示す。図中、図４と同様な部分には同じ符号を付
して説明を省略する。 【００３２】タイミング判定部４０が、動作可能状態に
なると近傍信号が発生する。図示の例ではこの高レベル
期間に、同期信号ＳＹＩＮの立ち下がり５１のタイミン
グが含まれる。その結果、図３に示したセレクタ３８
は、ラッチ３６の出力を選択する。出力側のシフトレジ
スタ４３は、同期信号ＳＹＯＵＴの立ち下がりタイミン
グでラッチ３６の出力を取り込み、転送クロックＣＬＯ
ＵＴのタイミングで波形データＬｃｈ，Ｌｃｈ，Ｌ
ｃｈ，・・・をシリアル波形データとして出力する。
なお、Ｌｃｈが取り込まれるのは、立ち下がりタイミ
ング５４の次の立ち下がりタイミング５６である。ラッ
チ（ＬＬ２）３６は、同期信号ＳＹＩＮの立ち上がりタ
イミング５５でＬチャネルの波形データを書き込んでい
るため、シフトレジスタ４３が、同期信号ＳＹＩＮと時
間関係が近接した同期信号ＳＹＯＵＴの立ち下がりタイ
ミング、例えば、タイミング５６で読み出すときには、
ラッチデータの書き込み時の不安定な期間を過ぎてい
る。なお、ラッチ（ＬＬ２）３６にＬチャネルの波形デ
ータを書き込む時点は、本実施例では、同期信号ＳＹＩ
Ｎの立ち下がり（ラッチＬＬ１に書き込む時点）からサ
ンプリング周波数の１／２周期だけ遅れたタイミングと
なっているが、ラッチ（ＬＬ１）３４にＬチャネルの波
形データを書き込む時点およびラッチ（ＬＬ２）３６か
らＬチャネルの波形データを読み出す時点から十分離れ
ていればどの時点でもよい。 【００３３】また、図３に示したセレクタ３９は、ラッ
チ３７の出力を選択する。出力側のシフトレジスタ４４
は、同期信号ＳＹＯＵＴの立ち上がりタイミングでセレ
クタ３９の出力を取り込んで、転送クロックＣＬＯＵＴ
のタイミングで波形データＲｃｈ，Ｒｃｈ，Ｒｃｈ
，・・・をシリアル波形データとして出力する。な
お、Ｒｃｈは、立ち上がりタイミング５５の次の立ち
上がりタイミング５７で取り込まれる。 【００３４】ラッチ（ＲＬ２）３７については、同期信
号ＳＹＩＮの立ち下がりタイミング５６でＲチャネルの
波形データを取り込んでいるため、シフトレジスタ４４
が、同期信号ＳＹＩＮと時間関係が近接した同期信号Ｓ
ＹＯＵＴの立ち上がりタイミング、例えば、タイミング
５７で読み出すときには、ラッチデータの書き込み時の
不安定な期間を過ぎている。なお、ラッチ（ＲＬ２）３
７にＲチャネルの波形データを書き込む時点は、本実施
例では、同期信号ＳＹＩＮの立ち上がり（ラッチＲＬ１
に書き込む時点）からサンプリング周波数の１／２周期
だけ遅れたタイミングとなっているが、ラッチ（ＲＬ
１）３５にＲチャネルの波形データを書き込む時点およ
びラッチ（ＲＬ２）３７からＲチャネルの波形データを
読み出す時点から十分離れていればどの時点でもよい。 【００３５】上述した近傍信号は、同期信号ＳＹＯＵＴ
の立ち下がりタイミング５４の前後の、転送クロックＣ
ＬＯＵＴにして、例えば、数クロックの期間において高
レベルになるように作成される。この高レベル期間はこ
れより長くすることもできる。この近傍信号は、同期信
号ＳＹＯＵＴのパルス波形を適宜遅延させたものを論理
ゲートを用いてパルス波形として形成するか、転送クロ
ックＣＬＯＵＴをカウントして、所定カウントの期間で
パルス波形を高レベルにすることによって形成される。
なお、近傍信号をパルス信号として出力する必要は必ず
しもなく、同期信号ＳＹＩＮと同期信号ＳＹＯＵＴとの
時間関係を、それぞれの立ち下がりタイミングを比較す
ることにより、ソフトウエアで判別することもできる。 【００３６】上述した説明では、同期信号ＳＹＯＵＴの
立ち下がりタイミングを基準に同期信号ＳＹＩＮの立ち
下がりタイミングの時間位置を判別していたが、両者の
立ち上がりタイミングを用いて相対時間関係を判別して
もよい。もちろん、同期信号ＳＹＩＮの立ち下がりタイ
ミングを基準にして同期信号ＳＹＯＵＴの立ち下がりタ
イミングの時間位置を判別してもよい。また、本実施例
では、ラッチ（ＬＬ２）３６にＬチャネルの波形データ
を書き込む時点、および、ラッチ（ＲＬ２）３７にＲチ
ャネルの波形データを書き込む時点は、同期信号ＳＹＩ
Ｎのタイミングに基づいて生成していたが、同期信号Ｓ
ＹＯＵＴのタイミングに基づいて生成するようにしても
よい。 【００３７】上述した説明では、前段音源ＬＳＩ２１の
同期信号ＳＹＩＮと後段音源ＬＳＩ２３の同期信号ＳＹ
ＯＵＴの周期を、同じＤＡＣサイクルにした例を説明し
たが、異なっていてもよい。この場合、時間経過ととも
に同期信号ＳＹＩＮと同期信号ＳＹＯＵＴ間の時間関係
が異なるから、常時、タイミング判定部４０で相対時間
関係を判別し、セレクタ３８，３９を制御する必要があ
る。この場合、ラッチデータの選択切り替え時に、一時
的ではあるが誤りが発生し、このままでは、再生波形に
ノイズが出るおそれがあるが、適宜、補間処理等により
ノイズを軽減することが可能である。また、この場合、
後段音源ＬＳＩ２３でサンプリング周波数変換を行う際
に、後段のサンプリング周波数の方が低い場合には、前
段音源ＬＳＩ２１から転送されてきた波形データが、折
り返し雑音を発生する場合があるが、このような場合に
は、適宜低域通過フィルタで折り返し雑音を発生する周
波数成分を除去すればよい。 【００３８】上述した説明では、図３に示した波形デー
タ受渡し部２２の内部構成を個別のハードウエアで実現
することを前提として説明したが、ＣＰＵを用いてソフ
トウエア的に行ってもよい。例えば、シフトレジスタ３
２，４３，４４、ラッチ３４〜３９をＲＡＭ上で実現す
る。この場合、ラッチ（ＬＬ２）３６，ラッチ（ＲＬ
２）３７については、常には必要とされないため、同期
信号ＳＹＩＮと同期信号ＳＹＯＵＴとの時間関係が近接
した場合に初めて、ＲＡＭ上に領域を確保しても間に合
う。 【００３９】上述した説明では、シリアル波形データと
してＬチャネル，Ｒチャネルを有し、波形データ受渡し
部２２で別々に処理をしたが、一括してひとまとめのデ
ータとして同期処理してもよい。この場合、シフトレジ
スタやラッチの長さが２倍になるが、制御は簡単にな
る。転送されるシリアル波形データは、発音タイミング
毎の１音ずつを個別に波形データとしたものであっても
よく、後段音源ＬＳＩ２３またはＤＡＣ２４において最
後に各音をミキシングしてステレオチャネルを構成する
ようにしてもよい。もちろん、シリアル波形データは、
モノラルであってもよい。 【００４０】また、シリアル波形データは、１ライン上
を１ビットずつ伝送することを前提として説明したが、
数十ビットを１単位とする波形データを、数本のライン
を用い数ビットを並列にしてシリアル同期伝送する場合
や、１単位の波形データを全て並列ビットでパラレル伝
送する場合にも本発明を適用することができる。 【００４１】本発明の波形生成装置は、図２を参照して
説明した電子楽器の音源部１４における波形生成装置に
限らず、ゲームやカラオケなどアミューズメント機器、
テレビジョンなどの各種家電機器、コンピュータ装置、
マルチメディア装置における波形生成装置として用いる
ことができる。 【００４２】 【発明の効果】以上の説明から明らかなように、本発明
によれば、同期処理部間において、同期信号の時間関係
がどのような状態でも、波形データの転送を行うことが
できるという効果がある。音源ＬＳＩ間のシリアル波形
データの転送に用いれば、音源ＬＳＩの種類を問わず、
複数の音源ＬＳＩの組み合わせを用いて多様な波形デー
タの生成および効果付与を任意に行うことができる。

【図面の簡単な説明】 【図１】 本発明の波形生成装置の実施の形態を説明す
るためのブロック図である。 【図２】 本発明の波形生成装置の適用例を示す楽音発
生装置のシステム構成図である。 【図３】 図２に示した波形データ受渡し部の内部構成
を説明するためのブロック図である。 【図４】 図３に示した波形データ受渡し部の動作を説
明するための第１のタイミング図であり、同期信号ＳＹ
ＩＮと同期信号ＳＹＯＵＴとが近接していない場合を示
す。 【図５】 図３に示した波形データ受渡し部の動作を説
明するための第２のタイミング図であり、同期信号ＳＹ
ＩＮと同期信号ＳＹＯＵＴとが近接している場合を示
す。 【図６】 従来の同期処理部間のシリアル波形データ転
送の例の説明図である。 【符号の説明】 １，２ マスタとなる同期処理部、３，２２ 波形デー
タ受渡し部、４、４０タイミング判定部、５ データ保
持部、６，４２ ＰＬＬ回路、７ ＡＮＤ回路、２１
前段音源ＬＳＩ、２３ 後段音源ＬＳＩ、３１ 入力制
御部、３２，４３，４４ シフトレジスタ、３３ パラ
レルデータ取り出し部、３４ ラッチ（ＬＬ１）、３５
ラッチ（ＲＬ１）、３６ ラッチ（ＬＬ２）、３７
ラッチ（ＲＬ２）、３８，３９ セレクタ、４１ 出力
制御部、４５ オア回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G10H 1/00 G10H 7/00 - 7/12

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 所定の周期を有する第１の同期信号に同
   期した波形データを生成して該第１の同期信号とともに
   出力する第１の同期処理部と、前記第１の同期信号と同じ周期であって前記第１の同期
   信号とは独立した 第２の同期信号を出力するとともに該
   第２の同期信号に同期して、入力する波形データを加工
   して出力する第２の同期処理部と、 前記第１の同期処理部から前記第１の同期信号とともに
   前記波形データを入力し、前記第１の同期信号に基づく
   第１のタイミングで該入力した波形データを一旦保持す
   るとともに、保持された前記波形データを前記第２の同
   期処理部から入力された第２の同期信号に基づく第２の
   タイミングで前記第２の同期処理部に転送する波形デー
   タ受渡し部と、 を有する波形生成装置であって、 前記波形データ受渡し部は、前記所定の周期内におけ
   る、前記第１のタイミングと前記第２のタイミングとの
   時間関係を判定し、両者が近接している場合には、前記
   第１のタイミングで一旦保持された前記波形データを前
   記第１，第２のタイミングから十分離れた時点の第３の
   タイミングで保持し直したものを、保持し直した後の前
   記第２のタイミングで前記第２の同期処理部に転送す
   る、 ことを特徴とする波形生成装置。