JP3505358B2 - 不揮発性半導体記憶装置とその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置とその製造方法に関し、更に詳しく言えば、スプ
リットゲート型のフラッシュメモリの情報書き込み時の
誤動作の抑制を目的とする。

【０００２】

【従来の技術】以下で、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図１６に示すよ
うにコントロールゲート５９がトンネル酸化膜５８を介
してフローティングゲート５７の上部から側部にかけて
形成されて成るフラッシュメモリである。

【０００３】これを作成するには、先ず、図１２に示す
ように例えばＰ型の半導体基板５１上にＳｉＯ2 膜から
成るゲート酸化膜５２、ポリシリコン膜５３及び開口部
５５を有するシリコン窒化膜（ＳｉＮ膜）５４を順次形
成し、該シリコン窒化膜５４をマスクにして熱酸化する
ことで前記開口部５５位置の前記ポリシリコン膜５３上
に選択酸化膜５６を形成する（図１３参照）。

【０００４】次に、前記選択酸化膜５６をマスクにして
ポリシリコン膜５３をエッチングして除去し、図１４に
示すようにフローティングゲート５７を形成する。この
ときのフローティングゲート５７のエッチング形状は、
順テーパー形状となるようなエッチング条件でエッチン
グしている。尚、垂直形状となるエッチング条件でも良
い。

【０００５】続いて、前記ゲート酸化膜５２をフッ酸系
のエッチング液で等方性エッチングしてフローティング
ゲート直下にのみ残存するようにエッチングして除去し
た後に、図１５に示すように全面に熱酸化膜及びＣＶＤ
法によるＣＶＤ酸化膜から成るトンネル酸化膜５８を形
成する。その後、前記トンネル酸化膜５８の上にポリシ
リコン膜を形成してフローティングゲート５７の上部か
ら側部にかけて残存するようにパターニングしてコント
ロールゲート５９を形成し、こうして形成されたフロー
ティングゲート５７及びコントロールゲート５９をマス
クにして、例えばＮ型の不純物を半導体基板５１上に注
入してソース・ドレイン領域６０、６１を形成する。こ
れにより、図１６に示すようなスプリットゲート型フラ
ッシュメモリが形成される。

【０００６】そして、前述したスプリットゲート型フラ
ッシュメモリにおいて、書き込み対象のメモリセル（以
下、選択セルと称する。）のトランジスタをＯＮさせ
て、電子をフローティングゲート５７に注入することに
よりプログラムの書き込みを行っていた。また、図１４
の一点鎖線で囲まれた部分に示すようにフローティング
ゲート５７上面の角部には、前述した図１３に示したポ
リシリコン膜５３を酸化させて該ポリシリコン膜５３上
に選択酸化膜５６を形成することで、当該角部に超鋭角
な尖鋭部５７Ａが形成されている。

【０００７】そして、この超鋭角に形成された尖鋭部５
７Ａ部分では電界集中が発生し易くなり、これによりフ
ローティングゲート５７からコントロールゲート５９へ
電子を抜く際の消去特性を向上させていた。

【０００８】

【発明が解決しようとする課題】しかしながら、前述し
た従来の不揮発性半導体記憶装置の製造方法によると、
選択酸化膜５６をマスクにしてポリシリコン膜５３をエ
ッチングしてフローティングゲート５７を形成している
ため、該フローティングゲート５７の側壁部の形状は、
前記選択酸化膜５６の形状に依存する。

【０００９】図１７は選択酸化膜５６の上面を示す平面
図であり、図示したようにその外周部は、ギザギザした
凹凸状であり、滑らかではない。従って、そのギザギザ
した凹凸に沿ってエッチングされて形成されるフローテ
ィングゲート５７の側壁部の形状も滑らかでなく、上下
に筋ができる（図１８参照）。このように選択酸化膜５
６の外周部が一定とならず、ギザギザした凹凸状となる
原因としては、前述したシリコン窒化膜５４をマスクに
して熱酸化し選択酸化膜５６を形成する際に、図１３に
示すように選択酸化膜５６の外周部が前記シリコン窒化
膜５４を押し上げながら該シリコン窒化膜５４の下部に
バーズピーク状に入り込みながら形成される際にかかる
ストレスが影響すると考えられ、更には、選択酸化膜５
６がポリシリコン膜５３の隣り合うグレイン粒とグレイ
ン粒の間に沿って形成され易く、そのような隙間のある
領域では、選択酸化膜５６の終端が延びるという性質か
らグレイン粒のならび具合にも影響されると考えられ
る。

【００１０】このようにフローティングゲート５７の側
壁部に筋があると、次工程でフローティングゲート５７
の側面に形成されるトンネル酸化膜５８が均一に形成で
きない、またコントロールゲート５９が前記筋の窪んだ
部分に尖鋭に入り込む。そのため、その尖鋭部分での電
界集中が起こり易くなる。このため、コントロールゲー
ト５９とフローティングゲート５７との間に比較的高い
電圧が印加されると、その間で電子の移動が起こり易く
なる。

【００１１】従って、図１９に示すように例えば、書き
込み時にコントロールゲート５９の電圧（ＶCG）が０
Ｖ、ソース電圧（ＶS）が１２Ｖ、ソース電圧（ＶS）に
よって誘起されるフローティングゲートの電圧（ＶFG）
が１０Ｖとなる非選択セルにおいて、コントロールゲー
ト５９とフローティングゲート５７との間の電位差が約
１０Ｖと大きくなるので、前述した筋を介して前記コン
ロールゲート５９から電子（ｅ−）が排出され、フロー
ティングゲート５７へと誤って注入されてしまうという
現象が生じる（以下、この現象をリバーストンネリング
と称する。）。

【００１２】以上により、書き込み禁止の非選択セルに
おいて、誤ってプログラムの書き込みがなされてしまう
等の誤動作が生じてしまうという問題が生じていた。従
って、本発明では前述したリバーストンネリング現象を
極力抑制して、これを用いたメモリセルに誤ったプログ
ラムが書き込まれることを極力抑制することを可能とす
る不揮発性半導体記憶装置とその製造方法を提供するこ
とを目的とする。

【００１３】

【課題を解決するための手段】そこで、本発明の不揮発
性半導体記憶装置は、半導体基板１上のゲート酸化膜２
上に形成されたポリシリコン膜３をシリコン窒化膜４を
マスクにして選択酸化して選択酸化膜６を形成し、該選
択酸化膜６をマスクにして前記ポリシリコン膜３をエッ
チングして成るフローティングゲート７を有する不揮発
性半導体記憶装置において、前記フローティングゲート
７は、少なくとも前記選択酸化膜６の外周部より内側に
形成されると共に、その側壁部は滑らかになるように整
形されていることを特徴とする。

【００１４】また、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板１上のゲート酸化膜２上に形成
されたポリシリコン膜３をシリコン窒化膜４をマスクに
して選択酸化して選択酸化膜６を形成し、該選択酸化膜
６をマスクにして前記ポリシリコン膜３をエッチングし
てフローティングゲート７を形成する工程を有する不揮
発性半導体記憶装置の製造方法において、前記選択酸化
膜６をマスクにして前記ポリシリコン膜３を異方性及び
等方性にてエッチングすることで、フローティングゲー
ト７を選択酸化膜６の外周部の内側に形成すると共に、
その側壁部の形状を滑らかに形成する工程を有したこと
を特徴とする。

【００１５】更に、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板１上にゲート酸化膜２を介して
ポリシリコン膜３を形成し、該ポリシリコン膜３上に形
成した開口部５を有するシリコン窒化膜４をマスクにし
て該ポリシリコン膜３上に選択酸化膜６を形成する。次
に、前記シリコン窒化膜４を除去した後、前記選択酸化
膜６をマスクにして前記ポリシリコン膜３を異方性エッ
チング処理して少なくとも選択酸化膜６の外周部に垂
直、あるいは順テーパー形状に形成した後に等方性エッ
チング処理して前記選択酸化膜６の外周部より内側に、
しかもその側壁部が滑らかなフローティングゲート７を
形成する。続いて、全面に前記選択酸化膜６及びフロー
ティングゲート７を被覆するようにトンネル酸化膜８を
形成し、該トンネル酸化膜８を介して前記フローティン
グゲート７の上部から側部にかけてコントロールゲート
９を形成するものである。

【００１６】また、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板１上にゲート酸化膜２を介して
ポリシリコン膜３を形成し、該ポリシリコン膜３上に形
成した開口部５を有するシリコン窒化膜４をマスクにし
て該ポリシリコン膜３上に選択酸化膜６を形成する。次
に、前記シリコン窒化膜４を除去した後、前記選択酸化
膜６をマスクにして前記ポリシリコン膜３を塩素系ガス
を用いて第１のエッチング処理を施し、続いて臭素系ガ
スを用いて第２のエッチング処理を施すことで、少なく
とも前記選択酸化膜６の外周部より内側に、しかもその
側壁部が滑らかなフローティングゲート７を形成する。
続いて、全面に前記選択酸化膜６及びフローティングゲ
ート７を被覆するようにトンネル酸化膜８を形成し、該
トンネル酸化膜８を介して前記フローティングゲート７
の上部から側部にかけてコントロールゲート９を形成す
るものである。

【００１７】

【発明の実施の形態】以下、本発明の不揮発性半導体記
憶装置とその製造方法の一実施の形態について説明す
る。本発明の一実施の形態に係わる不揮発性半導体記憶
装置は、図１１に示すようにコントロールゲート９がト
ンネル酸化膜８を介してフローティングゲート７の上部
から側部にかけて形成されて成ることを特徴とするスプ
リットゲート型フラッシュメモリであり、前記フローテ
ィングゲート７の側壁部が選択酸化膜６の外周部より内
側に位置すると共に、その側壁部が滑らかになるように
整形されているものである。

【００１８】先ず、図１に示すように、例えばＰ型の半
導体基板１上におよそ１００Åの膜厚のゲート酸化膜
２、およそ１５００Åの膜厚のポリシリコン膜３を順次
形成し、該ポリシリコン膜３上におよそ５００Åの膜厚
のシリコン窒化膜（ＳｉＮ膜）４を形成する。該シリコ
ン窒化膜４には、図示しないレジスト膜を介して周知の
パターニング技術により、およそ０．５μｍの開口部５
が穿設されている。

【００１９】次に、図２に示すように前記シリコン窒化
膜４をマスクにして開口部５下の前記ポリシリコン膜３
上にＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り選択酸化して選択酸化膜６を形成する。本実施の形態
では、当該選択酸化膜６の膜厚が最大となる中央部の膜
厚はおよそ１５００Åで、選択酸化膜６の外周部に向か
うに従って膜厚は薄くなり、その外周部は、前記シリコ
ン窒化膜４を持ち上げながら当該シリコン窒化膜４の下
面にバーズピーク状に入り込むため、特に薄く（例え
ば、およそ１００Å以下）形成され、更に当該選択酸化
膜６の幅サイズは、およそ０．７μｍ（７０００Å）で
ある。

【００２０】続いて、前記シリコン窒化膜４を除去する
際に、先ずシリコン窒化膜４表面に形成された自然酸化
膜を除去するため、フッ酸（例えば、ＨＦ：Ｈ2 Ｏ＝
１：２５）処理にて熱酸化膜換算でおよそ１６０Åエッ
チオフする。そして、前記シリコン窒化膜４をリン酸処
理にて除去する（図３参照）。以上の工程までで形成さ
れる選択酸化膜６の形状は、従来技術で説明した図１７
の平面図に示すように外周部に凹凸が形成されているた
め、ギザギザしており、滑らかではない。

【００２１】以下、本発明の特徴となる工程について説
明する。即ち、前記選択酸化膜６をマスクにして前記ポ
リシリコン膜３をエッチングしてフローティングゲート
を形成する工程において、このエッチング方法を従来の
異方性エッチングに代えて異方性エッチングと等方性エ
ッチングとの組合せに変更する。これにより、図５に示
すようにフローティングゲート７の側壁部は、前記選択
酸化膜６の外周部より内側に位置されると共に、従来の
ような選択酸化膜５６の周縁部の形状に依存してギザギ
ザとなること無しに、滑らかに形成することができる。

【００２２】前述した図５に示すようなエッチング形状
を得るエッチング工程について説明する。先ず、第１の
エッチング工程として、例えば塩素系ガス（Ｃｌ2 ＋Ｏ
2 ＝７４ｓｃｃｍ＋６ｓｃｃｍ）のエッチングガスを用
いて前記選択酸化膜６をマスクにして前記ポリシリコン
膜３をエッチングする。このときのポリシリコン膜３Ａ
の断面形状は、図４に示すように垂直、または順テーパ
ー形状となる。本工程におけるエッチング条件は、ＥＣ
Ｒ型のプラズマエッチング装置の圧力をおよそ１ｍＴｏ
ｒｒ〜１０ｍＴｏｒｒ（本実施の形態では、５ｍＴｏｒ
ｒ）、マイクロ波出力を２５０ｍＡ、ｒｆ出力を４０
Ｗ、コイル電流１／２＝２４Ａ／１０Ａ、ステージ温度
を３０℃に設定している。尚、前記エッチングガスとし
て、Ｃｌ2 だけでも良い。

【００２３】次に、第２のエッチング工程として、例え
ば臭素系ガス（ＨＢｒ＝１００ｓｃｃｍ）のエッチング
ガスを用いて前記選択酸化膜６をマスクにして前記ポリ
シリコン膜３Ａをエッチングする。このときのポリシリ
コン膜３Ｂの断面形状は、準異方性形状、あるいはポリ
シリコン膜の上部が逆テーパー形状、即ち、図５に示す
ように前記選択酸化膜６の外周部の内側にポリシリコン
膜３Ｂ（フローティングゲート７）の側壁部が位置する
と共に、該フローティングゲート７の側壁部が従来のよ
うにギザギザしないで、滑らかな状態である。本工程に
おけるエッチング条件は、ＥＣＲ型のプラズマエッチン
グ装置の圧力をおよそ１ｍＴｏｒｒ〜１０ｍＴｏｒｒ
（本実施の形態では、５ｍＴｏｒｒ）、マイクロ波出力
を２５０ｍＡ、ｒｆ出力を４０Ｗ、コイル電流１／２＝
２４Ａ／１０Ａ、ステージ温度を３０℃に設定してい
る。

【００２４】尚、前記第２のエッチング工程において、
ＨＢｒガスによる等方性エッチング時に、図７に示すよ
うに凸部Ｔのような出張り部分は横方向の多方面（矢印
参照）からエッチングが行われるため、図８に示す凹部
Ｕのようなエッチングされる方向（矢印参照）が少ない
箇所に比べて速く削れるため、結果としてポリシリコン
膜３Ａの側壁部のギザギザが滑らかになる（図９の点線
で示すポリシリコン膜３Ｂの滑らかな側壁面参照）。

【００２５】また、この第２のエッチング工程におい
て、同じ臭素系ガス（ＨＢｒ＝１００ｓｃｃｍ）を用い
てＥＣＲ型のプラズマエッチング装置の圧力を、例えば
１０ｍＴｏｒｒ〜５０ｍＴｏｒｒに高めることで、ポリ
シリコン膜３Ａの側壁部に斜め方向から当たるイオンガ
スの量を増加させることで、図６に示すような横方向の
エッチングを更に進行させたエッチング形状が得られ
る。

【００２６】更に、本工程におけるポリシリコン膜３Ａ
の横方向エッチを促進するパラメータとして、ｒｆ印加
電圧を前記４０Ｗ〜１５Ｗ程度の間で低くすることも有
効である。また、ポリシリコン膜３Ａの側壁部に堆積し
て横方向へのエッチングを抑制する側壁保護膜の生成を
抑制するパラメータの設定を行う。この場合、マイクロ
波の出力を前記２５０ｍＡ〜１００ｍＡの間で低く設定
することが有効である。

【００２７】即ち、ポリシリコン３Ａとエッチングガス
としてのＨＢｒが反応してＳｉＢｒが生成されるが、こ
のＳｉＢｒは揮発性が乏しく、ポリシリコン膜３Ａの側
壁部に付着し、側壁保護膜となる。また、このときのマ
イクロ波の出力が高いと一旦揮発されたＳｉＢｒが再解
離されて、再びＢｒがＳｉとが反応してＳｉＢｒが生成
されることになる。このようにマイクロ波の出力が高い
と、側壁保護膜となるＳｉＢｒの生成が増加する方向に
作用することになる。

【００２８】以上、説明したように準異方性エッチング
形状が得られるようなパラメータの設定を行うことで、
ポリシリコン膜３の上部が逆テーパーで、その中部から
下部にかけて垂直または順テーパー形状にすることが可
能となる。そして、ポリシリコン膜３Ｂ（フローティン
グゲート７）の側壁部は前記選択酸化膜６の外周部より
内側に、しかも従来のようなギザギザのない、滑らかな
状態に形成されるため、従来のようなフローティングゲ
ートの下部での電界集中を減少させることができるの
で、リバーストンネリング現象の発生を抑制することが
できる。

【００２９】更に言えば、ポリシリコン膜３Ａのサイド
エッチに用いたエッチングガス（ＨＢｒ）は、フロン規
制や環境問題に抵触しないガスであり、使用に当たって
制限がない。即ち、準異方性形状を得るエッチングガス
としてＳＦ6 やＣＣｌＦ5 、ＣＣｌ3Ｆ3といったガスが
使用された例はあるが、これらのガスは地球温暖化を招
くなどとして、フロン規制や環境問題に抵触しているの
で、その使用に規制がある。

【００３０】このように本発明では、リバーストンネリ
ング現象による不良の抑制を図るために、前述したよう
に選択酸化膜６を形成した後に、該選択酸化膜６をマス
クにして該ポリシリコン膜３をエッチングしてフローテ
ィングゲート７を形成する際に、先ず塩素系ガスとして
Ｃｌ2 またはＣｌ2 ＋Ｏ2 を用いて前記選択酸化膜６の
外周部に沿ったエッチングを行った後に、ポリシリコン
膜３Ａの側壁部をサイドエッチするために臭素系ガスと
してＨＢｒを用いて前記選択酸化膜６の外周部より内側
にその側壁部を位置させると共に、側壁部を滑らかに形
成している。これにより、従来のようにフローティング
ゲート５７の側壁部に筋が形成されることにより、筋の
窪んだ部分にトンネル酸化膜５８やコントロールゲート
５９の一部が尖鋭に入り込んで、電界集中が発生すると
いった問題が解消される。従って、リバーストンネリン
グ現象による不良の発生を抑制できる。

【００３１】また、エッチング終了後のポリシリコン膜
３Ｂ（フローティングゲート７）の側壁部は、前記選択
酸化膜６の外周部より内側に位置されることになり、前
述したように選択酸化膜６は中央部ほど膜厚があり、外
周部に向かうに従って基板１の表面に近づくように形成
されているため、従来の尖鋭部５７Ａより鋭角な尖鋭部
７Ａが形成されることになり、従来より該尖鋭部７Ａで
の電界集中が発生し易くなり、これによりフローティン
グゲート７から後述するコントロールゲート９へ電子を
抜く際の消去特性を更に向上させることができる（図１
１に示す本発明の実施の形態による不揮発性半導体記憶
装置の尖鋭部７Ａの角度θ１は、図１６に示す従来の不
揮発性半導体記憶装置の尖鋭部５７Ａの角度θ２より小
さい。）。

【００３２】次いで、例えばフッ酸（例えば、ＨＦ：Ｈ
2 Ｏ＝１：２５）処理でフローティングゲート７直下の
領域以外に形成されたゲート酸化膜２を除去した後に、
全面に熱酸化膜及びＣＶＤ法によるＣＶＤ酸化膜を形成
し、図１０に示すようにフローティングゲート７及び選
択酸化膜６上を被覆するようにトンネル酸化膜８を形成
する。

【００３３】そして、ポリシリコン膜をおよそ１５００
Å、ＷＳｉｘ膜（タングステンシリサイド膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜８を介して
前記フローティングゲート７の上部から側部にかけて残
存するようにパターニングしてコントロールゲート９を
形成し、フローティングゲート７及びコントロールゲー
ト９をマスクにして、例えばＮ型の不純物を半導体基板
１に注入してソース・ドレイン領域１０、１１を形成す
ることにより、図１１に示すようなスプリットゲート型
フラッシュメモリが形成される。

【００３４】以上、本発明では、フローティングゲート
形成用のマスクとなる選択酸化膜６のギザギザした形状
に依存しない側壁部を有するフローティングゲート７を
形成しているため、フローティングゲート７の側壁部に
従来のような筋が形成されることがなく、従来発生して
いた非選択セルでの尖鋭なコントロールゲートの角部か
らフローティングゲートへの電子注入を極力抑制するこ
とができるので、非選択セルに誤ってプログラムが書き
込まれる等の誤動作を極力抑制することができる。

【００３５】更に、フローティングゲート７の側壁部
は、前記選択酸化膜６の外周部より内側に位置されるこ
とで、従来の尖鋭部５７Ａより鋭角な尖鋭部７Ａが形成
されることになり、従来より該尖鋭部７Ａでの電界集中
が発生し易くなり、これによりフローティングゲート７
からコントロールゲート９へ電子を抜く際の消去特性を
更に向上させることができる。

【００３６】

【発明の効果】以上、本発明によれば耐酸化性膜をマス
クにして形成した選択酸化膜をマスクにして下面のポリ
シリコン膜をエッチングしてフローティングゲートを形
成する際に、異方性エッチング及び等方性エッチングと
を組み合わせることで、フローティングゲートの側壁部
が選択酸化膜の外周部形状に依存しないで、滑らかな形
状とすることができる。従って、従来のようにフローテ
ィングゲートの側壁部に形成された筋内の窪んだ部分に
第２の絶縁膜やコントロールゲートの一部が尖鋭に入り
込み、その部分での電界集中が発生するということがな
くなるため、非選択セルでのコントロールゲートからフ
ローティングゲートへの電子注入を極力抑制することが
できるので、非選択セルに誤ってプログラムが書き込ま
れる等の誤動作を極力抑制することが可能となり、リバ
ーストンネリング不良に関する不良が激減し、製品の良
品点数の大幅な増加が図れる。

【００３７】また、フローティングゲートの側壁部の終
端が選択酸化膜の外周部より内側に位置することで、従
来の尖鋭部より鋭角な尖鋭部が形成されることになり、
従来より該尖鋭部での電界集中が発生し易くなり、これ
によりフローティングゲートからコントロールゲートへ
電子を抜く際の消去特性を更に向上させることができ
る。

【００３８】更に、ポリシリコン膜のサイドエッチに用
いたエッチングガス（ＨＢｒ）は、フロン規制や環境問
題に抵触しないガスであり、使用に当たって制限がな
い。

【図面の簡単な説明】

【図１】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第１の断面図である。

【図２】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第２の断面図である。

【図３】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第３の断面図である。

【図４】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第４の断面図であり、第１のエッチ
ング工程におけるポリシリコン膜のエッチング形状を説
明するための断面図である。

【図５】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第５の断面図であり、第２のエッチ
ング工程におけるポリシリコン膜のエッチング形状を説
明するための断面図である。

【図６】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第６の断面図であり、第２のエッチ
ング工程におけるエッチング条件を変更した際のポリシ
リコン膜のエッチング形状を説明するための断面図であ
る。

【図７】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法によるフローティングゲートの側壁部が滑
らかになるメカニズムを説明するための概略図である。

【図８】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法によるフローティングゲートの側壁部が滑
らかになるメカニズムを説明するための概略図である。

【図９】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法による選択酸化膜とフローティングゲート
の位置関係を示す平面図である。

【図１０】本発明の一実施の形態の不揮発性半導体記憶
装置の製造方法を示す第７の断面図である。

【図１１】本発明の一実施の形態の不揮発性半導体記憶
装置の製造方法を示す第８の断面図である。

【図１２】従来の不揮発性半導体記憶装置の製造方法を
示す第１の断面図である。

【図１３】従来の不揮発性半導体記憶装置の製造方法を
示す第２の断面図である。

【図１４】従来の不揮発性半導体記憶装置の製造方法を
示す第３の断面図である。

【図１５】従来の不揮発性半導体記憶装置の製造方法を
示す第４の断面図である。

【図１６】従来の不揮発性半導体記憶装置の製造方法を
示す第５の断面図である。

【図１７】従来の不揮発性半導体記憶装置の製造方法に
よる選択酸化膜の形状を説明するための平面図である。

【図１８】従来の不揮発性半導体記憶装置の製造方法に
よる選択酸化膜とフローティングゲートの位置関係を示
す平面図である。

【図１９】従来の不揮発性半導体記憶装置のリバースト
ンネリング不良を説明するための断面図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上のゲート絶縁膜上に形成さ
   れたポリシリコン膜を耐酸化性膜をマスクにして選択酸
   化して選択酸化膜を形成し、該選択酸化膜をマスクにし
   て前記ポリシリコン膜をエッチングして成るフローティ
   ングゲートを有する不揮発性半導体記憶装置において、 前記フローティングゲートの側壁部のすべてが前記選択
   酸化膜の外周部より内側に形成され、且つ前記フローテ
   ィングゲートの側壁部の上部が逆テーパーで、当該側壁
   部の中部から下部にかけて垂直または順テーパー形状で
   あることを特徴とする不揮発性半導体記憶装置。
2. 【請求項２】 半導体基板上のゲート絶縁膜上に形成さ
   れたポリシリコン膜を耐酸化性膜をマスクにして選択酸
   化して選択酸化膜を形成し、該選択酸化膜をマスクにし
   て前記ポリシリコン膜をエッチングして成るフローティ
   ングゲートを有する不揮発性半導体記憶装置の製造方法
   において、 前記フローティングゲート形成時のエッチング工程を異
   方性エッチングの後に等方性エッチングを行うことで該
   フローティングゲートの側壁部を形成することを特徴と
   する不揮発性半導体記憶装置の製造方法。
3. 【請求項３】 半導体基板上に第１の絶縁膜を介してポ
   リシリコン膜を形成する工程と、 前記ポリシリコン膜上に形成した開口部を有するシリコ
   ン窒化膜をマスクにして該ポリシリコン膜上に選択酸化
   膜を形成する工程と、 前記シリコン窒化膜を除去した後に前記選択酸化膜をマ
   スクにして前記ポリシリコン膜を異方性エッチング処理
   して該ポリシリコン膜の断面形状が垂直、または順テー
   パー形状となるように形成した後に等方性エッチングし
   てフローティングゲートの側壁部を形成する工程と、 全面に前記選択酸化膜及びフローティングゲートを被覆
   するように第２の絶縁膜を形成する工程と、 前記第２の絶縁膜を介して前記フローティングゲートの
   上部から側部にかけてコントロールゲートを形成する工
   程と、 前記フローティングゲートあるいはコントロールゲート
   をマスクにして不純物を前記基板に注入してソース・ド
   レイン領域を形成する工程とを有することを特徴とする
   不揮発性半導体記憶装置の製造方法。
4. 【請求項４】 前記等方性エッチング処理により前記フ
   ローティングゲートの側壁部に斜めから当たるようにイ
   オンガスの量を調整して、前記フローティングゲートの
   側壁部の外周部の上部が逆テーパー形状で、その中部か
   ら下部にかけて垂直または順テーパー形状と成るように
   形成する工程と、を有することを特徴とする請求項３記
   載の不揮発性半導体記憶装置の製造方法。
5. 【請求項５】 前記異方性エッチングに塩素系ガスを用
   い、前記等方性エッチングに臭素系ガスを用いてエッチ
   ング処理することを特徴とする請求項３、４記載の不揮
   発性半導体記憶装置の製造方法。