JP3505358B2 - 不揮発性半導体記憶装置とその製造方法 - Google Patents

不揮発性半導体記憶装置とその製造方法

Info

Publication number
JP3505358B2
JP3505358B2 JP19756897A JP19756897A JP3505358B2 JP 3505358 B2 JP3505358 B2 JP 3505358B2 JP 19756897 A JP19756897 A JP 19756897A JP 19756897 A JP19756897 A JP 19756897A JP 3505358 B2 JP3505358 B2 JP 3505358B2
Authority
JP
Japan
Prior art keywords
film
floating gate
oxide film
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19756897A
Other languages
English (en)
Other versions
JPH1140685A (ja
Inventor
勝彦 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19756897A priority Critical patent/JP3505358B2/ja
Publication of JPH1140685A publication Critical patent/JPH1140685A/ja
Application granted granted Critical
Publication of JP3505358B2 publication Critical patent/JP3505358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置とその製造方法に関し、更に詳しく言えば、スプ
リットゲート型のフラッシュメモリの情報書き込み時の
誤動作の抑制を目的とする。
【0002】
【従来の技術】以下で、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図16に示すよ
うにコントロールゲート59がトンネル酸化膜58を介
してフローティングゲート57の上部から側部にかけて
形成されて成るフラッシュメモリである。
【0003】これを作成するには、先ず、図12に示す
ように例えばP型の半導体基板51上にSiO2 膜から
成るゲート酸化膜52、ポリシリコン膜53及び開口部
55を有するシリコン窒化膜(SiN膜)54を順次形
成し、該シリコン窒化膜54をマスクにして熱酸化する
ことで前記開口部55位置の前記ポリシリコン膜53上
に選択酸化膜56を形成する(図13参照)。
【0004】次に、前記選択酸化膜56をマスクにして
ポリシリコン膜53をエッチングして除去し、図14に
示すようにフローティングゲート57を形成する。この
ときのフローティングゲート57のエッチング形状は、
順テーパー形状となるようなエッチング条件でエッチン
グしている。尚、垂直形状となるエッチング条件でも良
い。
【0005】続いて、前記ゲート酸化膜52をフッ酸系
のエッチング液で等方性エッチングしてフローティング
ゲート直下にのみ残存するようにエッチングして除去し
た後に、図15に示すように全面に熱酸化膜及びCVD
法によるCVD酸化膜から成るトンネル酸化膜58を形
成する。その後、前記トンネル酸化膜58の上にポリシ
リコン膜を形成してフローティングゲート57の上部か
ら側部にかけて残存するようにパターニングしてコント
ロールゲート59を形成し、こうして形成されたフロー
ティングゲート57及びコントロールゲート59をマス
クにして、例えばN型の不純物を半導体基板51上に注
入してソース・ドレイン領域60、61を形成する。こ
れにより、図16に示すようなスプリットゲート型フラ
ッシュメモリが形成される。
【0006】そして、前述したスプリットゲート型フラ
ッシュメモリにおいて、書き込み対象のメモリセル(以
下、選択セルと称する。)のトランジスタをONさせ
て、電子をフローティングゲート57に注入することに
よりプログラムの書き込みを行っていた。また、図14
の一点鎖線で囲まれた部分に示すようにフローティング
ゲート57上面の角部には、前述した図13に示したポ
リシリコン膜53を酸化させて該ポリシリコン膜53上
に選択酸化膜56を形成することで、当該角部に超鋭角
な尖鋭部57Aが形成されている。
【0007】そして、この超鋭角に形成された尖鋭部5
7A部分では電界集中が発生し易くなり、これによりフ
ローティングゲート57からコントロールゲート59へ
電子を抜く際の消去特性を向上させていた。
【0008】
【発明が解決しようとする課題】しかしながら、前述し
た従来の不揮発性半導体記憶装置の製造方法によると、
選択酸化膜56をマスクにしてポリシリコン膜53をエ
ッチングしてフローティングゲート57を形成している
ため、該フローティングゲート57の側壁部の形状は、
前記選択酸化膜56の形状に依存する。
【0009】図17は選択酸化膜56の上面を示す平面
図であり、図示したようにその外周部は、ギザギザした
凹凸状であり、滑らかではない。従って、そのギザギザ
した凹凸に沿ってエッチングされて形成されるフローテ
ィングゲート57の側壁部の形状も滑らかでなく、上下
に筋ができる(図18参照)。このように選択酸化膜5
6の外周部が一定とならず、ギザギザした凹凸状となる
原因としては、前述したシリコン窒化膜54をマスクに
して熱酸化し選択酸化膜56を形成する際に、図13に
示すように選択酸化膜56の外周部が前記シリコン窒化
膜54を押し上げながら該シリコン窒化膜54の下部に
バーズピーク状に入り込みながら形成される際にかかる
ストレスが影響すると考えられ、更には、選択酸化膜5
6がポリシリコン膜53の隣り合うグレイン粒とグレイ
ン粒の間に沿って形成され易く、そのような隙間のある
領域では、選択酸化膜56の終端が延びるという性質か
らグレイン粒のならび具合にも影響されると考えられ
る。
【0010】このようにフローティングゲート57の側
壁部に筋があると、次工程でフローティングゲート57
の側面に形成されるトンネル酸化膜58が均一に形成で
きない、またコントロールゲート59が前記筋の窪んだ
部分に尖鋭に入り込む。そのため、その尖鋭部分での電
界集中が起こり易くなる。このため、コントロールゲー
ト59とフローティングゲート57との間に比較的高い
電圧が印加されると、その間で電子の移動が起こり易く
なる。
【0011】従って、図19に示すように例えば、書き
込み時にコントロールゲート59の電圧(VCG)が0
V、ソース電圧(VS)が12V、ソース電圧(VS)に
よって誘起されるフローティングゲートの電圧(VFG)
が10Vとなる非選択セルにおいて、コントロールゲー
ト59とフローティングゲート57との間の電位差が約
10Vと大きくなるので、前述した筋を介して前記コン
ロールゲート59から電子(e−)が排出され、フロー
ティングゲート57へと誤って注入されてしまうという
現象が生じる(以下、この現象をリバーストンネリング
と称する。)。
【0012】以上により、書き込み禁止の非選択セルに
おいて、誤ってプログラムの書き込みがなされてしまう
等の誤動作が生じてしまうという問題が生じていた。従
って、本発明では前述したリバーストンネリング現象を
極力抑制して、これを用いたメモリセルに誤ったプログ
ラムが書き込まれることを極力抑制することを可能とす
る不揮発性半導体記憶装置とその製造方法を提供するこ
とを目的とする。
【0013】
【課題を解決するための手段】そこで、本発明の不揮発
性半導体記憶装置は、半導体基板1上のゲート酸化膜2
上に形成されたポリシリコン膜3をシリコン窒化膜4を
マスクにして選択酸化して選択酸化膜6を形成し、該選
択酸化膜6をマスクにして前記ポリシリコン膜3をエッ
チングして成るフローティングゲート7を有する不揮発
性半導体記憶装置において、前記フローティングゲート
7は、少なくとも前記選択酸化膜6の外周部より内側に
形成されると共に、その側壁部は滑らかになるように整
形されていることを特徴とする。
【0014】また、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板1上のゲート酸化膜2上に形成
されたポリシリコン膜3をシリコン窒化膜4をマスクに
して選択酸化して選択酸化膜6を形成し、該選択酸化膜
6をマスクにして前記ポリシリコン膜3をエッチングし
てフローティングゲート7を形成する工程を有する不揮
発性半導体記憶装置の製造方法において、前記選択酸化
膜6をマスクにして前記ポリシリコン膜3を異方性及び
等方性にてエッチングすることで、フローティングゲー
ト7を選択酸化膜6の外周部の内側に形成すると共に、
その側壁部の形状を滑らかに形成する工程を有したこと
を特徴とする。
【0015】更に、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板1上にゲート酸化膜2を介して
ポリシリコン膜3を形成し、該ポリシリコン膜3上に形
成した開口部5を有するシリコン窒化膜4をマスクにし
て該ポリシリコン膜3上に選択酸化膜6を形成する。次
に、前記シリコン窒化膜4を除去した後、前記選択酸化
膜6をマスクにして前記ポリシリコン膜3を異方性エッ
チング処理して少なくとも選択酸化膜6の外周部に垂
直、あるいは順テーパー形状に形成した後に等方性エッ
チング処理して前記選択酸化膜6の外周部より内側に、
しかもその側壁部が滑らかなフローティングゲート7を
形成する。続いて、全面に前記選択酸化膜6及びフロー
ティングゲート7を被覆するようにトンネル酸化膜8を
形成し、該トンネル酸化膜8を介して前記フローティン
グゲート7の上部から側部にかけてコントロールゲート
9を形成するものである。
【0016】また、本発明の不揮発性半導体記憶装置の
製造方法は、半導体基板1上にゲート酸化膜2を介して
ポリシリコン膜3を形成し、該ポリシリコン膜3上に形
成した開口部5を有するシリコン窒化膜4をマスクにし
て該ポリシリコン膜3上に選択酸化膜6を形成する。次
に、前記シリコン窒化膜4を除去した後、前記選択酸化
膜6をマスクにして前記ポリシリコン膜3を塩素系ガス
を用いて第1のエッチング処理を施し、続いて臭素系ガ
スを用いて第2のエッチング処理を施すことで、少なく
とも前記選択酸化膜6の外周部より内側に、しかもその
側壁部が滑らかなフローティングゲート7を形成する。
続いて、全面に前記選択酸化膜6及びフローティングゲ
ート7を被覆するようにトンネル酸化膜8を形成し、該
トンネル酸化膜8を介して前記フローティングゲート7
の上部から側部にかけてコントロールゲート9を形成す
るものである。
【0017】
【発明の実施の形態】以下、本発明の不揮発性半導体記
憶装置とその製造方法の一実施の形態について説明す
る。本発明の一実施の形態に係わる不揮発性半導体記憶
装置は、図11に示すようにコントロールゲート9がト
ンネル酸化膜8を介してフローティングゲート7の上部
から側部にかけて形成されて成ることを特徴とするスプ
リットゲート型フラッシュメモリであり、前記フローテ
ィングゲート7の側壁部が選択酸化膜6の外周部より内
側に位置すると共に、その側壁部が滑らかになるように
整形されているものである。
【0018】先ず、図1に示すように、例えばP型の半
導体基板1上におよそ100Åの膜厚のゲート酸化膜
2、およそ1500Åの膜厚のポリシリコン膜3を順次
形成し、該ポリシリコン膜3上におよそ500Åの膜厚
のシリコン窒化膜(SiN膜)4を形成する。該シリコ
ン窒化膜4には、図示しないレジスト膜を介して周知の
パターニング技術により、およそ0.5μmの開口部5
が穿設されている。
【0019】次に、図2に示すように前記シリコン窒化
膜4をマスクにして開口部5下の前記ポリシリコン膜3
上にLOCOS(Local Oxidation of Silicon)法によ
り選択酸化して選択酸化膜6を形成する。本実施の形態
では、当該選択酸化膜6の膜厚が最大となる中央部の膜
厚はおよそ1500Åで、選択酸化膜6の外周部に向か
うに従って膜厚は薄くなり、その外周部は、前記シリコ
ン窒化膜4を持ち上げながら当該シリコン窒化膜4の下
面にバーズピーク状に入り込むため、特に薄く(例え
ば、およそ100Å以下)形成され、更に当該選択酸化
膜6の幅サイズは、およそ0.7μm(7000Å)で
ある。
【0020】続いて、前記シリコン窒化膜4を除去する
際に、先ずシリコン窒化膜4表面に形成された自然酸化
膜を除去するため、フッ酸(例えば、HF:H2 O=
1:25)処理にて熱酸化膜換算でおよそ160Åエッ
チオフする。そして、前記シリコン窒化膜4をリン酸処
理にて除去する(図3参照)。以上の工程までで形成さ
れる選択酸化膜6の形状は、従来技術で説明した図17
の平面図に示すように外周部に凹凸が形成されているた
め、ギザギザしており、滑らかではない。
【0021】以下、本発明の特徴となる工程について説
明する。即ち、前記選択酸化膜6をマスクにして前記ポ
リシリコン膜3をエッチングしてフローティングゲート
を形成する工程において、このエッチング方法を従来の
異方性エッチングに代えて異方性エッチングと等方性エ
ッチングとの組合せに変更する。これにより、図5に示
すようにフローティングゲート7の側壁部は、前記選択
酸化膜6の外周部より内側に位置されると共に、従来の
ような選択酸化膜56の周縁部の形状に依存してギザギ
ザとなること無しに、滑らかに形成することができる。
【0022】前述した図5に示すようなエッチング形状
を得るエッチング工程について説明する。先ず、第1の
エッチング工程として、例えば塩素系ガス(Cl2 +O
2 =74sccm+6sccm)のエッチングガスを用
いて前記選択酸化膜6をマスクにして前記ポリシリコン
膜3をエッチングする。このときのポリシリコン膜3A
の断面形状は、図4に示すように垂直、または順テーパ
ー形状となる。本工程におけるエッチング条件は、EC
R型のプラズマエッチング装置の圧力をおよそ1mTo
rr〜10mTorr(本実施の形態では、5mTor
r)、マイクロ波出力を250mA、rf出力を40
W、コイル電流1/2=24A/10A、ステージ温度
を30℃に設定している。尚、前記エッチングガスとし
て、Cl2 だけでも良い。
【0023】次に、第2のエッチング工程として、例え
ば臭素系ガス(HBr=100sccm)のエッチング
ガスを用いて前記選択酸化膜6をマスクにして前記ポリ
シリコン膜3Aをエッチングする。このときのポリシリ
コン膜3Bの断面形状は、準異方性形状、あるいはポリ
シリコン膜の上部が逆テーパー形状、即ち、図5に示す
ように前記選択酸化膜6の外周部の内側にポリシリコン
膜3B(フローティングゲート7)の側壁部が位置する
と共に、該フローティングゲート7の側壁部が従来のよ
うにギザギザしないで、滑らかな状態である。本工程に
おけるエッチング条件は、ECR型のプラズマエッチン
グ装置の圧力をおよそ1mTorr〜10mTorr
(本実施の形態では、5mTorr)、マイクロ波出力
を250mA、rf出力を40W、コイル電流1/2=
24A/10A、ステージ温度を30℃に設定してい
る。
【0024】尚、前記第2のエッチング工程において、
HBrガスによる等方性エッチング時に、図7に示すよ
うに凸部Tのような出張り部分は横方向の多方面(矢印
参照)からエッチングが行われるため、図8に示す凹部
Uのようなエッチングされる方向(矢印参照)が少ない
箇所に比べて速く削れるため、結果としてポリシリコン
膜3Aの側壁部のギザギザが滑らかになる(図9の点線
で示すポリシリコン膜3Bの滑らかな側壁面参照)。
【0025】また、この第2のエッチング工程におい
て、同じ臭素系ガス(HBr=100sccm)を用い
てECR型のプラズマエッチング装置の圧力を、例えば
10mTorr〜50mTorrに高めることで、ポリ
シリコン膜3Aの側壁部に斜め方向から当たるイオンガ
スの量を増加させることで、図6に示すような横方向の
エッチングを更に進行させたエッチング形状が得られ
る。
【0026】更に、本工程におけるポリシリコン膜3A
の横方向エッチを促進するパラメータとして、rf印加
電圧を前記40W〜15W程度の間で低くすることも有
効である。また、ポリシリコン膜3Aの側壁部に堆積し
て横方向へのエッチングを抑制する側壁保護膜の生成を
抑制するパラメータの設定を行う。この場合、マイクロ
波の出力を前記250mA〜100mAの間で低く設定
することが有効である。
【0027】即ち、ポリシリコン3Aとエッチングガス
としてのHBrが反応してSiBrが生成されるが、こ
のSiBrは揮発性が乏しく、ポリシリコン膜3Aの側
壁部に付着し、側壁保護膜となる。また、このときのマ
イクロ波の出力が高いと一旦揮発されたSiBrが再解
離されて、再びBrがSiとが反応してSiBrが生成
されることになる。このようにマイクロ波の出力が高い
と、側壁保護膜となるSiBrの生成が増加する方向に
作用することになる。
【0028】以上、説明したように準異方性エッチング
形状が得られるようなパラメータの設定を行うことで、
ポリシリコン膜3の上部が逆テーパーで、その中部から
下部にかけて垂直または順テーパー形状にすることが可
能となる。そして、ポリシリコン膜3B(フローティン
グゲート7)の側壁部は前記選択酸化膜6の外周部より
内側に、しかも従来のようなギザギザのない、滑らかな
状態に形成されるため、従来のようなフローティングゲ
ートの下部での電界集中を減少させることができるの
で、リバーストンネリング現象の発生を抑制することが
できる。
【0029】更に言えば、ポリシリコン膜3Aのサイド
エッチに用いたエッチングガス(HBr)は、フロン規
制や環境問題に抵触しないガスであり、使用に当たって
制限がない。即ち、準異方性形状を得るエッチングガス
としてSF6 やCClF5 、CCl3F3といったガスが
使用された例はあるが、これらのガスは地球温暖化を招
くなどとして、フロン規制や環境問題に抵触しているの
で、その使用に規制がある。
【0030】このように本発明では、リバーストンネリ
ング現象による不良の抑制を図るために、前述したよう
に選択酸化膜6を形成した後に、該選択酸化膜6をマス
クにして該ポリシリコン膜3をエッチングしてフローテ
ィングゲート7を形成する際に、先ず塩素系ガスとして
Cl2 またはCl2 +O2 を用いて前記選択酸化膜6の
外周部に沿ったエッチングを行った後に、ポリシリコン
膜3Aの側壁部をサイドエッチするために臭素系ガスと
してHBrを用いて前記選択酸化膜6の外周部より内側
にその側壁部を位置させると共に、側壁部を滑らかに形
成している。これにより、従来のようにフローティング
ゲート57の側壁部に筋が形成されることにより、筋の
窪んだ部分にトンネル酸化膜58やコントロールゲート
59の一部が尖鋭に入り込んで、電界集中が発生すると
いった問題が解消される。従って、リバーストンネリン
グ現象による不良の発生を抑制できる。
【0031】また、エッチング終了後のポリシリコン膜
3B(フローティングゲート7)の側壁部は、前記選択
酸化膜6の外周部より内側に位置されることになり、前
述したように選択酸化膜6は中央部ほど膜厚があり、外
周部に向かうに従って基板1の表面に近づくように形成
されているため、従来の尖鋭部57Aより鋭角な尖鋭部
7Aが形成されることになり、従来より該尖鋭部7Aで
の電界集中が発生し易くなり、これによりフローティン
グゲート7から後述するコントロールゲート9へ電子を
抜く際の消去特性を更に向上させることができる(図1
1に示す本発明の実施の形態による不揮発性半導体記憶
装置の尖鋭部7Aの角度θ1は、図16に示す従来の不
揮発性半導体記憶装置の尖鋭部57Aの角度θ2より小
さい。)。
【0032】次いで、例えばフッ酸(例えば、HF:H
2 O=1:25)処理でフローティングゲート7直下の
領域以外に形成されたゲート酸化膜2を除去した後に、
全面に熱酸化膜及びCVD法によるCVD酸化膜を形成
し、図10に示すようにフローティングゲート7及び選
択酸化膜6上を被覆するようにトンネル酸化膜8を形成
する。
【0033】そして、ポリシリコン膜をおよそ1500
Å、WSix膜(タングステンシリサイド膜)をおよそ
1500Å順次形成し、前記トンネル酸化膜8を介して
前記フローティングゲート7の上部から側部にかけて残
存するようにパターニングしてコントロールゲート9を
形成し、フローティングゲート7及びコントロールゲー
ト9をマスクにして、例えばN型の不純物を半導体基板
1に注入してソース・ドレイン領域10、11を形成す
ることにより、図11に示すようなスプリットゲート型
フラッシュメモリが形成される。
【0034】以上、本発明では、フローティングゲート
形成用のマスクとなる選択酸化膜6のギザギザした形状
に依存しない側壁部を有するフローティングゲート7を
形成しているため、フローティングゲート7の側壁部に
従来のような筋が形成されることがなく、従来発生して
いた非選択セルでの尖鋭なコントロールゲートの角部か
らフローティングゲートへの電子注入を極力抑制するこ
とができるので、非選択セルに誤ってプログラムが書き
込まれる等の誤動作を極力抑制することができる。
【0035】更に、フローティングゲート7の側壁部
は、前記選択酸化膜6の外周部より内側に位置されるこ
とで、従来の尖鋭部57Aより鋭角な尖鋭部7Aが形成
されることになり、従来より該尖鋭部7Aでの電界集中
が発生し易くなり、これによりフローティングゲート7
からコントロールゲート9へ電子を抜く際の消去特性を
更に向上させることができる。
【0036】
【発明の効果】以上、本発明によれば耐酸化性膜をマス
クにして形成した選択酸化膜をマスクにして下面のポリ
シリコン膜をエッチングしてフローティングゲートを形
成する際に、異方性エッチング及び等方性エッチングと
を組み合わせることで、フローティングゲートの側壁部
が選択酸化膜の外周部形状に依存しないで、滑らかな形
状とすることができる。従って、従来のようにフローテ
ィングゲートの側壁部に形成された筋内の窪んだ部分に
第2の絶縁膜やコントロールゲートの一部が尖鋭に入り
込み、その部分での電界集中が発生するということがな
くなるため、非選択セルでのコントロールゲートからフ
ローティングゲートへの電子注入を極力抑制することが
できるので、非選択セルに誤ってプログラムが書き込ま
れる等の誤動作を極力抑制することが可能となり、リバ
ーストンネリング不良に関する不良が激減し、製品の良
品点数の大幅な増加が図れる。
【0037】また、フローティングゲートの側壁部の終
端が選択酸化膜の外周部より内側に位置することで、従
来の尖鋭部より鋭角な尖鋭部が形成されることになり、
従来より該尖鋭部での電界集中が発生し易くなり、これ
によりフローティングゲートからコントロールゲートへ
電子を抜く際の消去特性を更に向上させることができ
る。
【0038】更に、ポリシリコン膜のサイドエッチに用
いたエッチングガス(HBr)は、フロン規制や環境問
題に抵触しないガスであり、使用に当たって制限がな
い。
【図面の簡単な説明】
【図1】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第1の断面図である。
【図2】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第2の断面図である。
【図3】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第3の断面図である。
【図4】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第4の断面図であり、第1のエッチ
ング工程におけるポリシリコン膜のエッチング形状を説
明するための断面図である。
【図5】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第5の断面図であり、第2のエッチ
ング工程におけるポリシリコン膜のエッチング形状を説
明するための断面図である。
【図6】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第6の断面図であり、第2のエッチ
ング工程におけるエッチング条件を変更した際のポリシ
リコン膜のエッチング形状を説明するための断面図であ
る。
【図7】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法によるフローティングゲートの側壁部が滑
らかになるメカニズムを説明するための概略図である。
【図8】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法によるフローティングゲートの側壁部が滑
らかになるメカニズムを説明するための概略図である。
【図9】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法による選択酸化膜とフローティングゲート
の位置関係を示す平面図である。
【図10】本発明の一実施の形態の不揮発性半導体記憶
装置の製造方法を示す第7の断面図である。
【図11】本発明の一実施の形態の不揮発性半導体記憶
装置の製造方法を示す第8の断面図である。
【図12】従来の不揮発性半導体記憶装置の製造方法を
示す第1の断面図である。
【図13】従来の不揮発性半導体記憶装置の製造方法を
示す第2の断面図である。
【図14】従来の不揮発性半導体記憶装置の製造方法を
示す第3の断面図である。
【図15】従来の不揮発性半導体記憶装置の製造方法を
示す第4の断面図である。
【図16】従来の不揮発性半導体記憶装置の製造方法を
示す第5の断面図である。
【図17】従来の不揮発性半導体記憶装置の製造方法に
よる選択酸化膜の形状を説明するための平面図である。
【図18】従来の不揮発性半導体記憶装置の製造方法に
よる選択酸化膜とフローティングゲートの位置関係を示
す平面図である。
【図19】従来の不揮発性半導体記憶装置のリバースト
ンネリング不良を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上のゲート絶縁膜上に形成さ
    れたポリシリコン膜を耐酸化性膜をマスクにして選択酸
    化して選択酸化膜を形成し、該選択酸化膜をマスクにし
    て前記ポリシリコン膜をエッチングして成るフローティ
    ングゲートを有する不揮発性半導体記憶装置において、 前記フローティングゲートの側壁部のすべてが前記選択
    酸化膜の外周部より内側に形成され、且つ前記フローテ
    ィングゲートの側壁部の上部が逆テーパーで、当該側壁
    部の中部から下部にかけて垂直または順テーパー形状で
    あることを特徴とする不揮発性半導体記憶装置。
  2. 【請求項2】 半導体基板上のゲート絶縁膜上に形成さ
    れたポリシリコン膜を耐酸化性膜をマスクにして選択酸
    化して選択酸化膜を形成し、該選択酸化膜をマスクにし
    て前記ポリシリコン膜をエッチングして成るフローティ
    ングゲートを有する不揮発性半導体記憶装置の製造方法
    において、 前記フローティングゲート形成時のエッチング工程を異
    方性エッチングの後に等方性エッチングを行うことで該
    フローティングゲートの側壁部を形成することを特徴と
    する不揮発性半導体記憶装置の製造方法。
  3. 【請求項3】 半導体基板上に第1の絶縁膜を介してポ
    リシリコン膜を形成する工程と、 前記ポリシリコン膜上に形成した開口部を有するシリコ
    ン窒化膜をマスクにして該ポリシリコン膜上に選択酸化
    膜を形成する工程と、 前記シリコン窒化膜を除去した後に前記選択酸化膜をマ
    スクにして前記ポリシリコン膜を異方性エッチング処理
    して該ポリシリコン膜の断面形状が垂直、または順テー
    パー形状となるように形成した後に等方性エッチングし
    てフローティングゲートの側壁部を形成する工程と、 全面に前記選択酸化膜及びフローティングゲートを被覆
    するように第2の絶縁膜を形成する工程と、 前記第2の絶縁膜を介して前記フローティングゲートの
    上部から側部にかけてコントロールゲートを形成する工
    程と、 前記フローティングゲートあるいはコントロールゲート
    をマスクにして不純物を前記基板に注入してソース・ド
    レイン領域を形成する工程とを有することを特徴とする
    不揮発性半導体記憶装置の製造方法。
  4. 【請求項4】 前記等方性エッチング処理により前記フ
    ローティングゲートの側壁部に斜めから当たるようにイ
    オンガスの量を調整して、前記フローティングゲートの
    側壁部の外周部の上部がテーパー形状で、その中部か
    ら下部にかけて垂直またはテーパー形状と成るように
    形成する工程と、を有することを特徴とする請求項3記
    載の不揮発性半導体記憶装置の製造方法。
  5. 【請求項5】 前記異方性エッチングに塩素系ガスを用
    い、前記等方性エッチングに臭素系ガスを用いてエッチ
    ング処理することを特徴とする請求項3、4記載の不揮
    発性半導体記憶装置の製造方法。
JP19756897A 1997-07-23 1997-07-23 不揮発性半導体記憶装置とその製造方法 Expired - Fee Related JP3505358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19756897A JP3505358B2 (ja) 1997-07-23 1997-07-23 不揮発性半導体記憶装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19756897A JP3505358B2 (ja) 1997-07-23 1997-07-23 不揮発性半導体記憶装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH1140685A JPH1140685A (ja) 1999-02-12
JP3505358B2 true JP3505358B2 (ja) 2004-03-08

Family

ID=16376675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19756897A Expired - Fee Related JP3505358B2 (ja) 1997-07-23 1997-07-23 不揮発性半導体記憶装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3505358B2 (ja)

Also Published As

Publication number Publication date
JPH1140685A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
US5970371A (en) Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
US20030227047A1 (en) Split-gate flash memory structure and method of manufacture
JP2563683B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US6221716B1 (en) Method of manufacturing a flash memory device
US6596588B2 (en) Method of fabricating a flash memory cell
US7560765B2 (en) Nonvolatile memory device and method of fabricating the same
JP3505358B2 (ja) 不揮発性半導体記憶装置とその製造方法
US20050136676A1 (en) Method of forming a floating gate for a split-gate flash memory device
JP2994927B2 (ja) 不揮発性半導体記憶装置の製造方法
US6998309B2 (en) Method of manufacturing a non-volatile semiconductor memory device
US6908813B2 (en) Method of forming tiny silicon nitride spacer for flash EPROM by fully wet etching technology
US6110781A (en) Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
JP2994938B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3439097B2 (ja) 不揮発性半導体記憶装置の製造方法
US7153743B2 (en) Methods of fabricating non-volatile memory devices
JP3433016B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3054530B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH11284084A (ja) 不揮発性半導体記憶装置とその製造方法
JPH07147335A (ja) 不揮発性半導体記憶装置の製造方法
JP3378776B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3397910B2 (ja) 半導体装置の製造方法
JPH10163351A (ja) 不揮発性半導体記憶装置とその製造方法
KR100620221B1 (ko) 반도체 소자 제조 방법
JPH1050869A (ja) 不揮発性半導体記憶装置の製造方法
KR20050031299A (ko) 플래시 메모리의 컨트롤 게이트 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

LAPS Cancellation because of no payment of annual fees