JP3500719B2 - Ｐｄｐ駆動用パルス発生制御装置 - Google Patents
Ｐｄｐ駆動用パルス発生制御装置Info
- Publication number
- JP3500719B2 JP3500719B2 JP21286394A JP21286394A JP3500719B2 JP 3500719 B2 JP3500719 B2 JP 3500719B2 JP 21286394 A JP21286394 A JP 21286394A JP 21286394 A JP21286394 A JP 21286394A JP 3500719 B2 JP3500719 B2 JP 3500719B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- unit
- video signal
- drive pulse
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＰＤＰ（プラズマディ
スプレイパネル）駆動用パルス発生制御装置に係り、よ
り詳細には、全画面に渡り表示データに応じた壁電荷が
形成されるアドレス期間と、維持放電を行わしめるため
の駆動パルスを印加するサスティン期間とからなるサブ
フィールドを所定数により１フレームを構成するＰＤＰ
表示において、表示画素数が全く無いか、又は著しく少
ないサブフィールドについては当該サブフィールドに対
するＰＤＰ駆動パルスの発生を停止するようにしたＰＤ
Ｐ駆動用パルス発生制御装置に関する。
スプレイパネル）駆動用パルス発生制御装置に係り、よ
り詳細には、全画面に渡り表示データに応じた壁電荷が
形成されるアドレス期間と、維持放電を行わしめるため
の駆動パルスを印加するサスティン期間とからなるサブ
フィールドを所定数により１フレームを構成するＰＤＰ
表示において、表示画素数が全く無いか、又は著しく少
ないサブフィールドについては当該サブフィールドに対
するＰＤＰ駆動パルスの発生を停止するようにしたＰＤ
Ｐ駆動用パルス発生制御装置に関する。
【０００２】
【従来の技術】ＰＤＰによる画像表示において、そのＰ
ＤＰの駆動法の１つにＡＤＳサブフィールド法がある。
このＡＤＳサブフィールド法とは、図２に示すように映
像１フレームを複数のサブフィールドで構成するように
したものであり、各サブフィールドはアドレス期間とサ
スティン期間とからなる。前者のアドレス期間は全画面
に渡り表示データに応じた壁電荷を形成する期間であ
り、後者のサスティン期間は前記形成された壁電荷によ
る維持放電を行わしめるための駆動パルスを印加する期
間である。また、上記維持放電による明るさはサブフィ
ールドごとに異なり、図示のように各サブフィールド間
で輝度の相対比率が定められている。このサブフィール
ド数とディジタル映像信号のビット数とが対応し、図２
は８ビット構成の映像信号に対するものである。そし
て、１番目のサブフィールド（SF１）が８ビット信号の
最下位ビットに対応し、以降順次対応し、８番目のサブ
フィールド（SF８）が最上位ビットに対応する。以上説
明のサブフィールド法によるＰＤＰ駆動においては、従
来、各サブフィールドとも実際に放電を行わしめるか否
か、つまり表示するか否かに関係なく駆動パルスを発生
させていた。
ＤＰの駆動法の１つにＡＤＳサブフィールド法がある。
このＡＤＳサブフィールド法とは、図２に示すように映
像１フレームを複数のサブフィールドで構成するように
したものであり、各サブフィールドはアドレス期間とサ
スティン期間とからなる。前者のアドレス期間は全画面
に渡り表示データに応じた壁電荷を形成する期間であ
り、後者のサスティン期間は前記形成された壁電荷によ
る維持放電を行わしめるための駆動パルスを印加する期
間である。また、上記維持放電による明るさはサブフィ
ールドごとに異なり、図示のように各サブフィールド間
で輝度の相対比率が定められている。このサブフィール
ド数とディジタル映像信号のビット数とが対応し、図２
は８ビット構成の映像信号に対するものである。そし
て、１番目のサブフィールド（SF１）が８ビット信号の
最下位ビットに対応し、以降順次対応し、８番目のサブ
フィールド（SF８）が最上位ビットに対応する。以上説
明のサブフィールド法によるＰＤＰ駆動においては、従
来、各サブフィールドとも実際に放電を行わしめるか否
か、つまり表示するか否かに関係なく駆動パルスを発生
させていた。
【０００３】
【発明が解決しようとする課題】しかし、映像の内容に
よっては全サブフィールドの中のいずれかのサブフィー
ルドについては放電（表示）を不要とする場合が有りえ
る。このような場合には駆動パルスを発生させる必要は
ないばかりかその駆動パルス発生のための無駄な電力を
消費していることになる。従って、放電を要しないサブ
フィールドについては駆動パルスの発生を停止すること
が節電上望ましいことになる。本発明は、かかる見地か
らなされたものであり、表示不要のサブフィールドを検
出し、そのサブフィールドについては駆動パルスの発生
を停止するようにしたＰＤＰ駆動用パルス発生制御装置
を提供することを目的とする。
よっては全サブフィールドの中のいずれかのサブフィー
ルドについては放電（表示）を不要とする場合が有りえ
る。このような場合には駆動パルスを発生させる必要は
ないばかりかその駆動パルス発生のための無駄な電力を
消費していることになる。従って、放電を要しないサブ
フィールドについては駆動パルスの発生を停止すること
が節電上望ましいことになる。本発明は、かかる見地か
らなされたものであり、表示不要のサブフィールドを検
出し、そのサブフィールドについては駆動パルスの発生
を停止するようにしたＰＤＰ駆動用パルス発生制御装置
を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、全画面に渡り
表示データに応じた壁電荷が形成されるアドレス期間
と、維持放電を行わしめるための駆動パルスを印加する
サスティン期間とからなるサブフィールドを所定数によ
り１フレームを構成するＰＤＰ表示において、赤映像信
号、緑映像信号、及び青映像信号それぞれについてアナ
ログ信号から所定ビット数のディジタル映像信号に変換
するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部それぞれよりの
所定ビット数のディジタル映像信号から、１６進表示に
おける０１Ｈ乃至ＦＦＨデータそれぞれをデコードする
各Ａ／Ｄ変換部ごとに設けてなるデコーダそれぞれと、
１フレームごとにリセットして前記デコーダそれぞれよ
りのデコードデータ数をカウントする前記０１Ｈ乃至Ｆ
ＦＨデコーダごとに設けてなるカウンタそれぞれと、前
記カウンタの出力を順次切り換えるセレクタと、前記セ
レクタよりの各カウンタ出力から、ディジタル映像信号
の最下位ビットから最上位ビットまでのそれぞれのビッ
トごとについて前記デコードデータ数の総和を所定の手
順に従い演算する演算部と、前記セレクタ及び演算部を
制御するとともに、前記演算部で演算したビットごとの
デコードデータ総数が所定数以下のビットについては当
該ビットに対応するサブフィールドに対する駆動パルス
の発生を停止するように駆動パルス発生部を制御する制
御部とで構成したＰＤＰ駆動用パルス発生制御装置を提
供するものである。
表示データに応じた壁電荷が形成されるアドレス期間
と、維持放電を行わしめるための駆動パルスを印加する
サスティン期間とからなるサブフィールドを所定数によ
り１フレームを構成するＰＤＰ表示において、赤映像信
号、緑映像信号、及び青映像信号それぞれについてアナ
ログ信号から所定ビット数のディジタル映像信号に変換
するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部それぞれよりの
所定ビット数のディジタル映像信号から、１６進表示に
おける０１Ｈ乃至ＦＦＨデータそれぞれをデコードする
各Ａ／Ｄ変換部ごとに設けてなるデコーダそれぞれと、
１フレームごとにリセットして前記デコーダそれぞれよ
りのデコードデータ数をカウントする前記０１Ｈ乃至Ｆ
ＦＨデコーダごとに設けてなるカウンタそれぞれと、前
記カウンタの出力を順次切り換えるセレクタと、前記セ
レクタよりの各カウンタ出力から、ディジタル映像信号
の最下位ビットから最上位ビットまでのそれぞれのビッ
トごとについて前記デコードデータ数の総和を所定の手
順に従い演算する演算部と、前記セレクタ及び演算部を
制御するとともに、前記演算部で演算したビットごとの
デコードデータ総数が所定数以下のビットについては当
該ビットに対応するサブフィールドに対する駆動パルス
の発生を停止するように駆動パルス発生部を制御する制
御部とで構成したＰＤＰ駆動用パルス発生制御装置を提
供するものである。
【０００５】
【作用】赤、緑及び青の各アナログ映像信号は各信号ご
とのＡ／Ｄ変換部でそれぞれ所定ビット数（例えば、８
ビット）のディジタル映像信号に変換される。変換され
た所定ビット数のディジタル映像信号から０１Ｈ乃至Ｆ
ＦＨ（１６進表示）の各成分（各データ）をデコードす
る（０１Ｈ乃至ＦＦＨデコーダ）。デコードした各成分
（デコードデータ）の数をカウンタでカウントする。上
記デコード及びカウントは赤、緑及び青の各信号毎に行
う。ディジタル映像信号の最下位ビットから最上位ビッ
トまでの各ビット毎に演算部により所定の手順に従い、
各カウントデータの総和を演算する。この演算により、
各サブフィールド（＝各ビット）ごとのカウントデータ
総数（表示画素数）が明らかになる。このサブフィール
ドごとのカウントデータ総数が零又は所定数以下のサブ
フィールドについては、制御部はそのサブフィールドに
対する駆動パルスの発生を停止するように駆動パルス発
生部を制御する。
とのＡ／Ｄ変換部でそれぞれ所定ビット数（例えば、８
ビット）のディジタル映像信号に変換される。変換され
た所定ビット数のディジタル映像信号から０１Ｈ乃至Ｆ
ＦＨ（１６進表示）の各成分（各データ）をデコードす
る（０１Ｈ乃至ＦＦＨデコーダ）。デコードした各成分
（デコードデータ）の数をカウンタでカウントする。上
記デコード及びカウントは赤、緑及び青の各信号毎に行
う。ディジタル映像信号の最下位ビットから最上位ビッ
トまでの各ビット毎に演算部により所定の手順に従い、
各カウントデータの総和を演算する。この演算により、
各サブフィールド（＝各ビット）ごとのカウントデータ
総数（表示画素数）が明らかになる。このサブフィール
ドごとのカウントデータ総数が零又は所定数以下のサブ
フィールドについては、制御部はそのサブフィールドに
対する駆動パルスの発生を停止するように駆動パルス発
生部を制御する。
【０００６】
【実施例】以下、図面に基づいて本発明によるＰＤＰ駆
動用パルス発生制御装置を説明する。図１は本発明によ
るＰＤＰ駆動用パルス発生制御装置の一実施例を示す要
部ブロック図である。図１において、Ｒ、Ｇ及びＢはア
ナログの赤映像信号、緑映像信号及び青映像信号、１は
次のものから構成される赤映像信号用の表示画素検出
部、1aはアナログの赤映像信号を所定ビット数のディジ
タル映像信号に変換するＡ／Ｄ変換部、1b〜1eはＡ／Ｄ
変換部1aよりのディジタル映像信号から16進表示におけ
る01H 、02H …FEH 及びFFH の各データ（成分）をデコ
ードするデコーダ、1f〜1iは垂直周期の信号（VD）でそ
れぞれ１フレームごとにクリアしつつ前記各デコーダの
デコードデータをそれぞれカウントするカウンタ、1jは
各カウンタ出力を切り換えるセレクタである。
動用パルス発生制御装置を説明する。図１は本発明によ
るＰＤＰ駆動用パルス発生制御装置の一実施例を示す要
部ブロック図である。図１において、Ｒ、Ｇ及びＢはア
ナログの赤映像信号、緑映像信号及び青映像信号、１は
次のものから構成される赤映像信号用の表示画素検出
部、1aはアナログの赤映像信号を所定ビット数のディジ
タル映像信号に変換するＡ／Ｄ変換部、1b〜1eはＡ／Ｄ
変換部1aよりのディジタル映像信号から16進表示におけ
る01H 、02H …FEH 及びFFH の各データ（成分）をデコ
ードするデコーダ、1f〜1iは垂直周期の信号（VD）でそ
れぞれ１フレームごとにクリアしつつ前記各デコーダの
デコードデータをそれぞれカウントするカウンタ、1jは
各カウンタ出力を切り換えるセレクタである。
【０００７】また、２及び３は前記1a〜1jで構成する符
号１の部分（表示画素検出部）と同構成の緑映像信号用
及び青映像信号用の表示画素検出部であり、同構成のた
め詳細ブロックは省略してある。４は各カウンタからの
カウントデータから、定められた手順に従い所要のカウ
ントデータについて和を演算し、最下位ビットから最上
位ビットのまでの各ビットごとのカウントデータ総数を
求める演算部、５は演算部４による演算結果に対する判
別基準を記憶しているメモリ部、６は演算部４の判別結
果がメモリ部５の判別基準以下か否かを判別する判別
部、７は判別部６の判別結果に基づき、駆動パルス発生
部８による駆動パルスの発生又は停止を制御する制御
部、９はＰＤＰにパルス駆動をなすパルス駆動部であ
る。
号１の部分（表示画素検出部）と同構成の緑映像信号用
及び青映像信号用の表示画素検出部であり、同構成のた
め詳細ブロックは省略してある。４は各カウンタからの
カウントデータから、定められた手順に従い所要のカウ
ントデータについて和を演算し、最下位ビットから最上
位ビットのまでの各ビットごとのカウントデータ総数を
求める演算部、５は演算部４による演算結果に対する判
別基準を記憶しているメモリ部、６は演算部４の判別結
果がメモリ部５の判別基準以下か否かを判別する判別
部、７は判別部６の判別結果に基づき、駆動パルス発生
部８による駆動パルスの発生又は停止を制御する制御
部、９はＰＤＰにパルス駆動をなすパルス駆動部であ
る。
【０００８】次に、本発明の動作について説明する。最
初に図１につき、且つ赤映像信号に着目して説明する。
アナログの赤（Ｒ）映像信号はＡ／Ｄ変換部1aで所定ビ
ット数のディジタル映像信号に変換される。本実施例で
はこのビット数を８ビットとする。この８ビット構成の
映像信号を16進表示で表せば01H 、02H …FEH 、FFH に
分けられる。これら各成分（＝画素）を01H デコーダ1b
〜FFH デコーダ1eによりデコードする。この場合、その
成分が存在すればデコードデータが出力され、存在しな
ければデコードデータの出力はない。
初に図１につき、且つ赤映像信号に着目して説明する。
アナログの赤（Ｒ）映像信号はＡ／Ｄ変換部1aで所定ビ
ット数のディジタル映像信号に変換される。本実施例で
はこのビット数を８ビットとする。この８ビット構成の
映像信号を16進表示で表せば01H 、02H …FEH 、FFH に
分けられる。これら各成分（＝画素）を01H デコーダ1b
〜FFH デコーダ1eによりデコードする。この場合、その
成分が存在すればデコードデータが出力され、存在しな
ければデコードデータの出力はない。
【０００９】各デコーダでデコードしたデータは各デコ
ーダ毎に設けたカウンタ1f〜1iでそれぞれカウントす
る。ここにいうカウントとは、１フレーム期間内に存在
する各成分（01H …FFH ）の数である。１フレーム期間
ごとに区切るために各カウンタは垂直周期の信号VD（例
えば、垂直同期信号）でクリアされる。カウンタ出力は
セレクタ1jに送られ、同セレクタで各カウンタ出力を順
次切り換え、制御部５へ送る。同セレクタ1jは制御部５
が切換制御する。以上が赤映像信号についての符号１の
部分（表示画素検出部）の動作であるが、同じことを緑
（Ｇ）映像信号及び青（Ｂ）映像信号についても行い、
各セレクタによる切り換え出力を制御部５へ送る。制御
部７は各信号（Ｒ、Ｇ、Ｂ）ごとのセレクタから送られ
てきた全カウントデータにつき以下の演算を演算部４に
行わしめる。
ーダ毎に設けたカウンタ1f〜1iでそれぞれカウントす
る。ここにいうカウントとは、１フレーム期間内に存在
する各成分（01H …FFH ）の数である。１フレーム期間
ごとに区切るために各カウンタは垂直周期の信号VD（例
えば、垂直同期信号）でクリアされる。カウンタ出力は
セレクタ1jに送られ、同セレクタで各カウンタ出力を順
次切り換え、制御部５へ送る。同セレクタ1jは制御部５
が切換制御する。以上が赤映像信号についての符号１の
部分（表示画素検出部）の動作であるが、同じことを緑
（Ｇ）映像信号及び青（Ｂ）映像信号についても行い、
各セレクタによる切り換え出力を制御部５へ送る。制御
部７は各信号（Ｒ、Ｇ、Ｂ）ごとのセレクタから送られ
てきた全カウントデータにつき以下の演算を演算部４に
行わしめる。
【００１０】演算部４は各カウンタからのカウントデー
タの中から定められた手順に従い所要のカウントデータ
について和を演算し、最下位ビットから最上位ビットま
での各ビットごとのカウントデータ総数を求める。上記
の「定められた手順」は例えば最下位ビットについては
次のように演算する。最下位ビットで「１」の立つ可能
性のある成分は01H を起点とすれば１つおき（03H 、05
H 、07H …）である。従って、同成分のカウンタ（03H
、05H 、07H…）のカウンタ出力（Ｒ、Ｇ、Ｂ共）につ
いてその総和数を求める。また、この最下位ビットは第
１番目のサブフィールド（SF１：図３）に対応する。そ
して、同SF１に対する駆動パルスを発生するか否かを上
記の総和数から決める（後述）。同様に、最下位ビット
から２番目のビットについては、同ビットで「１」の立
つ可能性のある成分は02H を起点として２つおきにな
る。つまり、02H 、03H 、06H 、07H …である。従っ
て、同成分のカウンタ（02H 、03H 、06H 、07H …）の
カウンタ出力についてその総和数を求める。最上位ビッ
トについては同様にして、80H 〜FFH のカウンタ出力の
総和となる。サブフィールドとの関係では、最下位ビッ
トから２番目のビットはSF２に対応し、最上位ビットは
SF８に対応する（図２）。以上の演算により各ビットご
と、つまり各サブフィールドごとの表示画素数（＝カウ
ントデータ総数）が求まる。
タの中から定められた手順に従い所要のカウントデータ
について和を演算し、最下位ビットから最上位ビットま
での各ビットごとのカウントデータ総数を求める。上記
の「定められた手順」は例えば最下位ビットについては
次のように演算する。最下位ビットで「１」の立つ可能
性のある成分は01H を起点とすれば１つおき（03H 、05
H 、07H …）である。従って、同成分のカウンタ（03H
、05H 、07H…）のカウンタ出力（Ｒ、Ｇ、Ｂ共）につ
いてその総和数を求める。また、この最下位ビットは第
１番目のサブフィールド（SF１：図３）に対応する。そ
して、同SF１に対する駆動パルスを発生するか否かを上
記の総和数から決める（後述）。同様に、最下位ビット
から２番目のビットについては、同ビットで「１」の立
つ可能性のある成分は02H を起点として２つおきにな
る。つまり、02H 、03H 、06H 、07H …である。従っ
て、同成分のカウンタ（02H 、03H 、06H 、07H …）の
カウンタ出力についてその総和数を求める。最上位ビッ
トについては同様にして、80H 〜FFH のカウンタ出力の
総和となる。サブフィールドとの関係では、最下位ビッ
トから２番目のビットはSF２に対応し、最上位ビットは
SF８に対応する（図２）。以上の演算により各ビットご
と、つまり各サブフィールドごとの表示画素数（＝カウ
ントデータ総数）が求まる。
【００１１】制御部７は同表示画素数が「零」のサブフ
ィールドについては駆動パルスの発生を停止するように
駆動パルス発生部８を制御する。同停止の制御がなされ
たサブフィールドについてはパルス駆動部９によるＰＤ
Ｐパルス駆動は行われないことになる。駆動パルスの発
生を停止するか否かの判別基準は上記の表示画素数
「零」に限る必要はなく、各ビット１律の所定数以下と
してもよい。この「所定数」は画質に与える影響を考慮
して定めればよい。また、この「所定数」は各ビットご
と個々に定める方法もある。上記の「零」又は「所定
数」か否かの判別のために設けたものがメモリ部５及び
判別部６である。メモリ部５は各ビットごと（＝サブフ
ィールドごと）の判別基準を予め定め、これを記憶させ
ておくものであり、判別部６は同判別基準と演算部４に
よる演算結果とを比較判別するものである。この比較判
別で判別基準以下（零又は所定数以下）のサブフィール
ドについては制御部７は駆動パルスの発生を停止させる
ように駆動パルス発生部８を制御する。
ィールドについては駆動パルスの発生を停止するように
駆動パルス発生部８を制御する。同停止の制御がなされ
たサブフィールドについてはパルス駆動部９によるＰＤ
Ｐパルス駆動は行われないことになる。駆動パルスの発
生を停止するか否かの判別基準は上記の表示画素数
「零」に限る必要はなく、各ビット１律の所定数以下と
してもよい。この「所定数」は画質に与える影響を考慮
して定めればよい。また、この「所定数」は各ビットご
と個々に定める方法もある。上記の「零」又は「所定
数」か否かの判別のために設けたものがメモリ部５及び
判別部６である。メモリ部５は各ビットごと（＝サブフ
ィールドごと）の判別基準を予め定め、これを記憶させ
ておくものであり、判別部６は同判別基準と演算部４に
よる演算結果とを比較判別するものである。この比較判
別で判別基準以下（零又は所定数以下）のサブフィール
ドについては制御部７は駆動パルスの発生を停止させる
ように駆動パルス発生部８を制御する。
【００１２】
【発明の効果】以上説明したように本発明によれば、サ
ブフィールド法によるＰＤＰ駆動において、表示画素が
全く無いか、又は著しく少ないサブフィールドを検出
し、そのサブフィールドではＰＤＰ駆動パルスの発生を
停止することができる。従って、表示画素数の多少に関
係なく常に駆動パルスを発生していた従来法に対し、駆
動パルスの発生を停止させた分の電力を削減することが
可能となり、ＰＤＰ表示装置の消費電力低減に寄与する
ものである。また、発展途上段階にあるＰＤＰ表示装置
としては消費電力低減とともに発熱の低減という見地か
ら少しで余計な電力を消費させないことが要求されてお
り、この点からも本発明が与える効果は意義のあるもの
である。
ブフィールド法によるＰＤＰ駆動において、表示画素が
全く無いか、又は著しく少ないサブフィールドを検出
し、そのサブフィールドではＰＤＰ駆動パルスの発生を
停止することができる。従って、表示画素数の多少に関
係なく常に駆動パルスを発生していた従来法に対し、駆
動パルスの発生を停止させた分の電力を削減することが
可能となり、ＰＤＰ表示装置の消費電力低減に寄与する
ものである。また、発展途上段階にあるＰＤＰ表示装置
としては消費電力低減とともに発熱の低減という見地か
ら少しで余計な電力を消費させないことが要求されてお
り、この点からも本発明が与える効果は意義のあるもの
である。
【図１】本発明によるＰＤＰ駆動用パルス発生制御装置
の一実施例を示す要部ブロック図である。
の一実施例を示す要部ブロック図である。
【図２】ＰＤＰ駆動法としてのサブフィールド法を説明
するための駆動シーケンスの一例である。
するための駆動シーケンスの一例である。
１ 赤映像信号用表示画素検出部
1a Ａ／Ｄ変換部
1b ０１Ｈデコーダ
1c ０２Ｈデコーダ
1d ＦＥＨデコーダ
1e ＦＦＨデコーダ
1f ０１Ｈデコーダ用カウンタ
1g ０２Ｈデコーダ用カウンタ
1h ＦＥＨデコーダ用カウンタ
1i ＦＦＨデコーダ用カウンタ
1j セレクタ
２ 緑映像信号用表示画素検出部
３ 青映像信号用表示画素検出部
４ 演算部
５ メモリ部
６ 判別部
７ 制御部
８ 駆動パルス発生部
９ パルス駆動部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ０９Ｇ 3/28 Ｊ
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/28
G09G 3/20 611
G09G 3/20 632
G09G 3/20 641
G09G 3/20 670
Claims (3)
- 【請求項１】 全画面に渡り表示データに応じた壁電荷
が形成されるアドレス期間と、維持放電を行わしめるた
めの駆動パルスを印加するサスティン期間とからなるサ
ブフィールドを所定数により１フレームを構成するＰＤ
Ｐ表示において、赤映像信号、緑映像信号、及び青映像
信号それぞれについてアナログ信号から所定ビット数の
ディジタル映像信号に変換するＡ／Ｄ変換部と、前記Ａ
／Ｄ変換部それぞれよりの所定ビット数のディジタル映
像信号から、１６進表示における０１Ｈ乃至ＦＦＨデー
タそれぞれをデコードする各Ａ／Ｄ変換部ごとに設けて
なるデコーダそれぞれと、１フレームごとにリセットし
て前記デコーダそれぞれよりのデコードデータ数をカウ
ントする前記０１Ｈ乃至ＦＦＨデコーダごとに設けてな
るカウンタそれぞれと、前記カウンタの出力を順次切り
換えるセレクタと、前記セレクタよりの各カウンタ出力
から、ディジタル映像信号の最下位ビットから最上位ビ
ットまでのそれぞれのビットごとについて前記デコード
データ数の総和を所定の手順に従い演算する演算部と、
前記セレクタ及び演算部を制御するとともに、前記演算
部で演算したビットごとのデコードデータ総数が所定数
以下のビットについては当該ビットに対応するサブフィ
ールドに対する駆動パルスの発生を停止するように駆動
パルス発生部を制御する制御部とで構成したことを特徴
とするＰＤＰ駆動用パルス発生制御装置。 - 【請求項２】 前記所定ビット数のディジタル映像信号
の各ビットごとについて個々の判別基準を予め記憶させ
たメモリ部と、前記演算部により演算したビットごとの
デコードデータ総数と前記メモリ部との基準データとを
ビットごとに比較判別する判別部とを設け、同判別部に
おける判別が判別基準以下のビットについては前記制御
部が当該ビットに対応するサブフィールドに対する駆動
パルスの発生を停止するように駆動パルス発生部を制御
するようにしたことを特徴とする請求項１記載のＰＤＰ
駆動用パルス発生制御装置。 - 【請求項３】 前記演算部において、演算したビットご
とのデコードデータ数が零のビットについては前記制御
部が当該ビットに対応するサブフィールドに対する駆動
パルスの発生を停止するように駆動パルス発生部を制御
するようにしたことを特徴とする請求項１記載のＰＤＰ
駆動用パルス発生制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21286394A JP3500719B2 (ja) | 1994-09-06 | 1994-09-06 | Ｐｄｐ駆動用パルス発生制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21286394A JP3500719B2 (ja) | 1994-09-06 | 1994-09-06 | Ｐｄｐ駆動用パルス発生制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0876715A JPH0876715A (ja) | 1996-03-22 |
| JP3500719B2 true JP3500719B2 (ja) | 2004-02-23 |
Family
ID=16629547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21286394A Expired - Fee Related JP3500719B2 (ja) | 1994-09-06 | 1994-09-06 | Ｐｄｐ駆動用パルス発生制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500719B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311889A (ja) * | 2001-04-18 | 2002-10-25 | Sony Corp | プラズマディスプレイパネル駆動方法およびプラズマディスプレイ装置 |
| KR20020084420A (ko) * | 2001-04-30 | 2002-11-07 | 주식회사 유피디 | 플라즈마 디스플레이 패널의 화상데이터 저장용 메모리 소자 및 이를 이용한 주문형 반도체와 화상데이터 저장 방법 |
| JP4947088B2 (ja) * | 2009-04-10 | 2012-06-06 | 株式会社日立製作所 | プラズマディスプレイの駆動方法及び装置 |
| JP5110096B2 (ja) * | 2010-01-25 | 2012-12-26 | 株式会社日立製作所 | プラズマディスプレイの駆動方法及び装置 |
-
1994
- 1994-09-06 JP JP21286394A patent/JP3500719B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0876715A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286051B1 (ko) | 표시데이터량에 따라 유지방전 펄스수를 조정하는 패널표시장치 및 패널표시장치의 구동방법 | |
| JP3179036B2 (ja) | ディスプレイ装置 | |
| KR100926506B1 (ko) | 플라즈마 디스플레이를 위한 움직임 보상된 상향변환 | |
| US6922181B2 (en) | Method of controlling luminance of display panel | |
| JP2000066630A (ja) | 大面積フリッカの影響を除去するビデオ画像処理方法及び装置 | |
| US20010005202A1 (en) | Plasma display with improved reactivation characteristic, driving method for plasma display, wave generating circuit with reduced memory capacity, and planar matrix type display using wave generating circuit | |
| JP2000098958A (ja) | 発光中心変動防止のためのｐｄｐ表示の駆動パルス制御装置 | |
| JP2002108281A (ja) | 表示期間中にマトリクス型ディスプレイの発光を制御する方法及び装置 | |
| US7142175B2 (en) | Method and apparatus for displaying grayscale of plasma display panel | |
| US6151000A (en) | Display apparatus and display method thereof | |
| EP1329869A1 (en) | Method and apparatus for processing video pictures | |
| JP2001242826A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JPH1165521A (ja) | ディスプレイの駆動方式 | |
| JP3500719B2 (ja) | Ｐｄｐ駆動用パルス発生制御装置 | |
| JP3125269B2 (ja) | プラズマディスプレイ装置 | |
| EP1433156A2 (en) | Plasma display panel driving method and apparatus | |
| JPH1055151A (ja) | ディスプレイ装置 | |
| JPH10171403A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| KR20080051049A (ko) | 다계조 표시 방법 및 장치 | |
| JP4163787B2 (ja) | 交流プラズマディスプレイ平板装置のタイミング制御装置及び方法 | |
| JP2001350448A (ja) | Ｐｄｐ表示装置 | |
| US20050110711A1 (en) | Method for driving plasma display panel | |
| JPH10228259A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| KR20010004336A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JPH10177366A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |