JP3500039B2

JP3500039B2 - ディジタル映像信号処理装置

Info

Publication number: JP3500039B2
Application number: JP13958597A
Authority: JP
Inventors: 伊知朗紺野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-05-29
Filing date: 1997-05-29
Publication date: 2004-02-23
Anticipated expiration: 2017-05-29
Also published as: JPH10336582A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル化され
た映像音声信号の記録再生装置におけるディジタル映像
信号処理装置に関するものである。

【０００２】

【従来の技術】ディジタル化された映像信号を記録又は
伝送する際、直交変換と可変長符号化を用いた画像圧縮
がよく用いられる。ここで、家庭用ディジタルＶＣＲの
画像圧縮について説明する。

【０００３】家庭用ディジタルＶＣＲには２種類の画像
圧縮モードがあり、標準の画像圧縮モード（以下標準モ
ードと呼ぶ）と、標準モードの符号量の更に１／２に圧
縮する画像圧縮モード（以下高圧縮モードと呼ぶ）があ
る。

【０００４】標準モードの場合は隣接する４個の輝度成
分の直交変換ブロックと２個の色差成分の直交変換ブロ
ックを集めてマクロブロックを構成し、画面の離れた位
置から５つのマクロブロックを集めてビデオセグメント
を構成し、ビデオセグメント内の３０個の直交変換ブロ
ックを直交変換して可変長符号化した符号量の合計がほ
ぼ一定になるように制御し、５つのシンクブロックに格
納する。

【０００５】高圧縮モードの場合は輝度成分の画素数を
標準モードの３／４に間引き、色差成分の画素数を標準
モードの１／２に間引いた後、隣接する６個の輝度成分
の直交変換ブロックと２個の色差成分の直交変換ブロッ
クを集めてマクロブロックを構成し、画面の離れた位置
から５つのマクロブロックを集めてビデオセグメントを
構成し、ビデオセグメント内の４０個の直交変換ブロッ
クを直交変換して可変長符号化した符号量の合計がほぼ
一定になるように制御し、５つのシンクブロックに格納
する。

【０００６】５つのマクロブロックを画面の離れた位置
から集める事により、多くの符号量を必要とする複雑な
絵柄のマクロブロックと、あまり符号量を必要としない
単調な絵柄のマクロブロックが同一のビデオセグメント
に割り当てられる確率が高くなり、画像品質の安定が期
待できる。

【０００７】ここでビデオセグメント内の５つのシンク
ブロックは、それぞれ５つのマクロブロックに対応して
いる。標準モードのシンクブロック内は６個の固定領域
で構成され、４つの固定領域が対応するマクロブロック
の輝度成分の直交変換ブロック、２つの固定領域が対応
するマクロブロックの色差成分の直交変換ブロックのた
めに割り当てられている。高圧縮モードのシンクブロッ
ク内は８個の固定領域で構成され、６つの固定領域が対
応するマクロブロックの輝度成分の直交変換ブロック、
２つの固定領域が対応するマクロブロックの色差成分の
直交変換ブロックのために割り当てられている。

【０００８】直交変換して可変長符号化された直交変換
ブロックの可変長符号化データは、まず対応するシンク
ブロックのそれぞれの固定領域に順番に格納する。ここ
で格納された可変長符号化データをＬＡＣと呼ぶ。

【０００９】この時、それぞれの直交変換ブロックの符
号量にバラツキがある為、固定領域に全て格納できてま
だ空き領域がある場合と、固定領域にちょうど格納でき
る場合と、固定領域に格納しきれず溢れてしまう場合が
存在する。ここで固定領域に格納しきれず溢れてしまっ
た可変長符号化データをＨＡＣと呼ぶ。

【００１０】次に、ＨＡＣを同じシンクブロック内の他
の直交変換ブロックでまだ空き領域がある固定領域のす
き間に順番に格納する。ここで、格納されたＨＡＣをＭ
ＡＣと呼ぶ。

【００１１】この時、それぞれのマクロブロックの符号
量にバラツキがある為、シンクブロックに全て格納でき
てまだ空き領域がある場合と、シンクブロックにちょう
ど格納できる場合と、シンクブロックに格納しきれず溢
れてしまう場合が存在する。

【００１２】次に、シンクブロックに格納しきれず溢れ
てしまったＨＡＣを、ビデオセグメント内の他のシンク
ブロックでまだ空き領域がある固定領域のすき間に順番
に格納する。ここで、格納されたＨＡＣをＶＡＣと呼
ぶ。

【００１３】前記のような手順で５つのシンクブロック
にビデオセグメント内の可変長符号化データを格納する
事により、あまり符号量を必要としない直交変換ブロッ
クの固定領域の空き領域に多くの符号量を必要とする直
交変換ブロックの可変長符号化データが格納され、画像
品質の安定が期待できる。

【００１４】前記のようにビデオセグメント内の可変長
符号化データを５つのシンクブロックに格納する処理を
フォーマット処理と呼ぶ。

【００１５】標準モード、高圧縮モード共に前記フォー
マット処理で５つのシンクブロックに可変長符号化デー
タを格納した後、再生時の誤りを訂正又は修正する為の
誤り訂正符号が付加されディジタル変調された後、テー
プに記録される。

【００１６】テープから再生された再生信号は、ディジ
タル復調した後、誤り訂正復号化回路によって再生時の
符号誤りを訂正又は修正し、５つのシンクブロックに格
納されているそれぞれの直交変換ブロックの可変長符号
化データを直交変換ブロック毎に順番に整列しなおし、
可変長復号化して逆直交変換した後、各直交変換ブロッ
クの画素が再配置されて画像が復元される。

【００１７】前記のように５つのシンクブロックに格納
されたそれぞれの直交変換ブロックの可変長符号化デー
タを直交変換ブロック毎に順番に整列しなおす処理をデ
フォーマット処理と呼ぶ。

【００１８】デフォーマット処理では、再生された５つ
のシンクブロックの誤りが全て訂正された時には、記録
されている直交変換ブロックの可変長符号化データを全
て順番に整列しなおす事が出来るが、再生時の誤りが訂
正できず過去のフレームの同じ画面上の位置に相当する
シンクブロックに置き換えられたシンクブロック等、記
録時のビデオセグメントに属さないシンクブロックが１
つでも存在すると、可変長符号化データに不連続が生じ
て記録されている直交変換ブロックの可変長符号化デー
タを全て順番に整列しなおす事はできなくなり、このよ
うなシンクブロックの存在を無視してデフォーマット処
理を行うと再生画像が破綻し品質を大きく損なう。

【００１９】そこで、誤り訂正復号化回路で、記録時の
ビデオセグメントに属さないシンクブロックの存在を示
すフラグ（以下誤り修正フラグと呼ぶ）を生成し、デフ
ォーマット処理でこのフラグを受け取り、必要に応じシ
ンクブロック間にまたがって記録されている可変長符号
化データ（ＶＡＣ）の出力を停止して画像の破綻を防止
し、再生映像の品質の劣化を押える処理が必要となる。

【００２０】前記のフォーマット処理とデフォーマット
処理を実現する先行技術として、特開平６−３０３５７
１公報に開示されている記録再生装置がある。この記録
再生装置では、主要なＲＡＭとして、１ビデオセグメン
ト分のシンクブロックの容量を持つＦＲＡＭ（１９０ｗ
ｏｒｄ×１６ｂｉｔ）を３個使用し、ＨＡＣを記憶して
おくＨＲＡＭ（１５１ｗｏｒｄ×１６ｂｉｔ、先行技術
の明細書にはＶＲＡＭと記載されているが、本発明で使
用するＶＲＡＭと区別する為にＨＲＡＭとする）を２個
使用し、合計１３９５２ｂｉｔのＲＡＭを使用してフォ
ーマット処理とデフォーマット処理を実現している。

【００２１】この記録再生装置では、フォーマット処理
時、ＦＲＡＭの固定領域を溢れたＨＡＣをまずＨＲＡＭ
のアドレスの前方から順に格納していき、ＨＡＣが一定
値を越えた場合、残りのＨＡＣをアドレスの後方から順
に格納していく。この作業を５つのマクロブロックにつ
いて順番に行う。

【００２２】次にＦＲＡＭの空き領域にＭＡＣとＶＡＣ
を格納する際、まず５つのマクロブロックについて順番
にＨＲＡＭのアドレスの前方から格納されている同一マ
クロブロックのＨＡＣの一部又は全てをＭＡＣとして格
納する。次に５つのマクロブロックについて順番にＨＲ
ＡＭのアドレスの前方から格納されているＨＡＣの残り
（ＭＡＣとして使われなかったＨＡＣ）とアドレスの後
方から格納されているＨＡＣの一部又は全てをＶＡＣと
して格納する。

【００２３】

【発明が解決しようとする課題】しかしながら、前記の
ような先行技術のフォーマット処理ではＦＲＡＭの空き
領域にＭＡＣを格納する際、ＨＲＡＭアドレスの先頭か
ら格納されているＨＡＣを全てＭＡＣとして使用できる
とは限らない為、マクロブロック毎にＨＲＡＭアドレス
の先頭から格納されているＨＡＣを、ＭＡＣとして使え
るだけ使用し、次のマクロブロックのＭＡＣ格納の際、
次のマクロブロックのＨＡＣ格納場所までＨＲＡＭアド
レスをジャンプさせる必要がある。

【００２４】また、各マクロブロックのＭＡＣの格納作
業終了後、ＶＡＣの格納作業に移行するが、ＶＡＣの格
納作業においては、ＨＲＡＭアドレスの先頭から格納さ
れている、ＭＡＣとして使用されなかったＨＡＣと、Ｈ
ＲＡＭのアドレスの後方から格納されているＨＡＣを飛
び飛びに使用する為、更に複雑なＨＲＡＭアドレスの制
御を必要とする。

【００２５】また、先行技術のデフォーマット処理にお
いては誤り訂正復号化回路で誤訂正が発生した時に、画
面破綻を最小限に押える対策がなされていない為、誤訂
正が発生した場合画面が破綻する可能性は極めて大であ
る。

【００２６】

【課題を解決するための手段】本発明の請求項１に記載
のディジタル映像信号処理装置は、有効なＨＡＣを全て
アドレスの前方から格納するＭＲＡＭと、ＭＡＣとして
使われなかったＨＡＣのみをアドレスの前方から格納す
るＶＲＡＭを用いる事により、先行技術のようなＲＡＭ
の複雑なアドレス制御を必要としないフォーマット処理
を提供するのもである。

【００２７】本発明の請求項４に記載のディジタル映像
信号処理装置は、ＭＡＣのみをアドレスの前方から格納
するＭＲＡＭと、ＶＡＣのみをアドレスの前方から格納
するＶＲＡＭを用いる事により、先行技術のようなＲＡ
Ｍの複雑なアドレス制御を必要としないデフォーマット
処理を提供するのもである。

【００２８】また、本発明の請求項３および請求項６に
記載のディジタル映像信号処理装置は、先行技術で３ビ
デオセグメント（１５マクロブロック）の容量を必要と
していたＦＲＡＭを、マクロブロック単位で使用する事
により７マクロブロックの容量に押える事ができ、ＦＲ
ＡＭの容量を先行技術の半分以下とする事が可能であ
る。

【００２９】また本発明の請求項７に記載のディジタル
映像信号処理装置は、デフォーマット処理時に誤り訂正
復号化回路で誤訂正が発生した場合（この場合、誤り修
正フラグは真にならない）のエラー検出及び再生画像の
破綻防止処理を行うものであり、誤訂正による画面破綻
の可能性を低く押えたデフォーマット処理を提供するの
もである。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は本発明の実施
の形態におけるディジタル映像信号処理装置のブロック
図である。

【００３１】図１において、１は画素データ入力端子、
２はシャフリング回路、３は直交変換回路、４は量子化
回路、５は可変長符号化回路、６は記録第１ステップ信
号処理回路、７は記録第２ステップ信号処理回路、８は
記録第３ステップ信号処理回路、９は記録第１ステップ
ＲＡＭ制御回路、１０は記録第２ステップＲＡＭ制御回
路、１１は記録第３ステップＲＡＭ制御回路、前記２か
ら１１までが記録系で使用する回路であり、この中で６
から１１までがフォーマット処理回路である。

【００３２】１２は１シンクブロック分の容量を持つ第
１のメモリ（以下ＦＲＡＭとする）、１３はフォーマッ
ト処理時は有効なＨＡＣを全てアドレスの前方から格納
し、デフォーマット処理時はＭＡＣのみをアドレスの前
方から格納する第２のメモリ（以下ＭＲＡＭとする）、
１４はフォーマット処理時はＭＡＣとして使われなかっ
たＨＡＣのみをアドレスの前方から格納し、デフォーマ
ット処理時はＶＡＣのみをアドレスの前方から格納する
第３のメモリ（以下ＶＲＡＭとする）、１５はフォーマ
ット処理時、記録第２ステップ信号処理までの過程でＦ
ＲＡＭの各固定領域内に格納された可変長符号化データ
の最終位置情報を記憶しておく為に使用する第４のメモ
リ（以下ＦＰＲＡＭとする）である。

【００３３】１６は再生第１ステップ信号処理回路、１
７は再生第２ステップ信号処理回路、１８は再生第３ス
テップ信号処理回路、１９は再生第１ステップＲＡＭ制
御回路、２０は再生第２ステップＲＡＭ制御回路、２１
は再生第３ステップＲＡＭ制御回路、２２はエラー処理
回路、２３は可変長復号化回路、２４は逆量子化回路、
２５は逆直交変換回路、２６はデシャフリング回路、２
７は画素データ出力端子、前記１６から２６までが再生
系で使用する回路であり、この中で１６から２２までが
デフォーマット処理回路である。

【００３４】ＦＲＡＭ１２は、１マクロブロック分のフ
ォーマットされた可変長符号化データを蓄えるだけの容
量（本実施の形態においては３８ｗｏｒｄ×１６ｂｉ
ｔ）を７マクロブロック分、即ち７個使用する。

【００３５】ＭＲＡＭ１３がフォーマット処理時におい
て、有効なＨＡＣを全て格納する為に最も多くの容量を
必要とする場合は、ビデオセグメント内において１つの
マクロブロックの２つの色差成分直交変換ブロックと１
つの輝度成分直交変換ブロックに最大符号量が割り当て
られて、残りの直交変換ブロックが直流成分のみの場合
であり、必要容量は直流成分のみの固定領域の空き領域
の合計に相当する。この値は図９に示すように標準モー
ド時の１４６ｗｏｒｄ×１６ｂｉｔとなり、マクロブロ
ック交替で２個使用する。

【００３６】また、ＭＲＡＭ１３がデフォーマット処理
時において、ＭＡＣのみを全て格納する為に最も多くの
容量を必要とする場合は、ビデオセグメント内の全ての
マクロブロックにおいて１つの色差成分直交変換ブロッ
クに最大符号量が割り当てられて、残りの直交変換ブロ
ックが直流成分のみの場合であり、必要容量は直流成分
のみの固定領域の空き領域の合計に相当する。この値は
図１０に示すように標準モード時の１４０ｗｏｒｄ×１
６ｂｉｔとなり、ビデオセグメント交替で２個使用す
る。

【００３７】したがって、ＭＲＡＭ１３をフォーマット
処理とデフォーマット処理で共通に使用する為には、フ
ォーマット処理時に必要な容量（本実施の形態において
は１４６ｗｏｒｄ×１６ｂｉｔ）を２個使用する。

【００３８】ＶＲＡＭ１４がフォーマット処理時におい
て、ＭＡＣとして使われなかったＨＡＣのみを格納する
為に最も多くの容量を必要とする場合は、ビデオセグメ
ント内において１つのマクロブロックに最大符号量が割
り当てられて、残りのマクロブロックが直流成分のみの
場合であり、必要容量は残りのマクロブロックの固定領
域の空き領域の合計に相当する。この値は図１１に示す
ように標準モード時の１２８ｗｏｒｄ×１６ｂｉｔとな
り、ビデオセグメント交替で２個使用する。

【００３９】また、ＶＲＡＭ１４がデフォーマット処理
時において、ＶＡＣのみを全て格納する為に最も多くの
容量を必要とする場合は、フォーマット処理時と同様に
ビデオセグメント内において１つのマクロブロックに最
大符号量が割り当てられて、残りのマクロブロックが直
流成分のみの場合であり、必要容量は残りのマクロブロ
ックの固定領域の空き領域の合計に相当する。この値は
フォーマット処理時と同様に図１１に示すように標準モ
ード時の１２８ｗｏｒｄ×１６ｂｉｔとなり、ビデオセ
グメント交替で２個使用する。

【００４０】したがって、ＶＲＡＭ１４をフォーマット
処理とデフォーマット処理で共通に使用する為には、フ
ォーマット処理時とデフォーマット処理で共通に必要な
容量（本実施の形態においては１２８ｗｏｒｄ×１６ｂ
ｉｔ）を２個使用する。

【００４１】ＦＰＲＡＭ１５はフォーマット処理時にお
いて、記録第２ステップ信号処理までの過程でＦＲＡＭ
の各固定領域内に格納された可変長符号化データの最終
位置情報を記憶しておく為に使用するもので、ＦＲＡＭ
の各固定領域内の最大アドレス深さ（標準モード時の輝
度信号の固定領域の深さ）を識別する為の３ｂｉｔと、
１６ｂｉｔワード内における最終位置を識別する為の４
ｂｉｔの計７ｂｉｔを、高圧縮モード時のビデオセグメ
ント内の固定領域数分必要とする為、本実施の形態にお
いては４０ｗｏｒｄ×７ｂｉｔの容量をビデオセグメン
ト交替で２個使用する。

【００４２】ここで、フォーマット処理時のＦＲＡＭ、
ＭＲＡＭ、ＶＲＡＭ各メモリの書き込みおよび読み出し
のタイミングについて図１２を用いて説明する。

【００４３】図１２において、入力とは図１における可
変長符号化回路５から入力されている可変長符号化デー
タであり、ＭＢ０、ＭＢ１といった順番にマクロブロッ
ク単位で入力される。また、出力とは図１における誤り
訂正符号化回路３１に出力するフォーマットデータであ
り、入力同様ＭＢ０、ＭＢ１といった順番にマクロブロ
ック単位で出力される。ここで、例えばＭＢ０からＭＢ
４の５マクロブロックが１ビデオセグメントに相当す
る。

【００４４】図１２において、ＦＲＡＭはマクロブロッ
ク単位で用いられ、本実施の形態においてはＦＲＡＭａ
〜ＦＲＡＭｇまでの７個用いる。例えばＦＲＡＭａの場
合、ＭＢ０が入力されている期間（第１ステップ）にＭ
Ｂ０のＬＡＣを書き込み、ＭＢ１が入力されている期間
（第２ステップ）に各固定領域の空き領域にＭＡＣを書
き込む。この第２ステップでは読み出しと書き込みを行
うが、読み出しは既に書き込まれているＬＡＣと同じア
ドレスにＭＡＣをつなぎ合わせて書き込む必要がある場
合、このＬＡＣを予め読み出す場合である。そしてＭＢ
６が入力されている期間（第３ステップ）に、書き込ま
れているＬＡＣとＭＡＣを読み出す。この一連のステッ
プでＦＲＡＭにデータが書き込まれて読み出されるまで
の拘束期間は７マクロブロック分であり、７個のＦＲＡ
Ｍを１マクロブロック分ずつずらせて用いている。

【００４５】ＭＲＡＭもマクロブロック単位で用いら
れ、本実施の形態においてはＭＲＡＭａとＭＲＡＭｂの
２個用いる。例えばＭＲＡＭａの場合、ＭＢ０が入力さ
れている期間（第１ステップ）にＭＢ０のＨＡＣを書き
込み、ＭＢ１が入力されている期間（第２ステップ）
に、ＦＲＡＭａの各固定領域の空き領域にＭＡＣを書き
込む為にＨＡＣの読み出しを行っている。また、この第
２ステップでは、ＦＲＡＭａに書き込みきれなかったＨ
ＡＣをＶＲＡＭａに転送している。この一連のステップ
でＭＲＡＭにデータが書き込まれて読み出されるまでの
拘束期間は２マクロブロック分であり、２個のＭＲＡＭ
を１マクロブロック分ずらせて用いている。

【００４６】ＶＲＡＭはビデオセグメント単位で用いら
れ、本実施の形態においてはＶＲＡＭａとＶＲＡＭｂの
２個用いる。例えばＶＲＡＭａの場合、ＭＢ１からＭＢ
５が入力されている期間（第２ステップ）にＭＢ０から
ＭＢ４のＭＡＣとしてＦＲＡＭａ〜ＦＲＡＭｅに格納し
きれなかったＨＡＣを書き込み、ＭＢ６からＭＢ１０が
入力されている期間（第３ステップ）に、ＦＲＡＭａ〜
ＦＲＡＭｅから読み出されるＬＡＣとＭＡＣの空き領域
に、ＶＡＣをつなぎ合わせて出力する為に読み出してい
る。この一連のステップでＶＲＡＭにデータが書き込ま
れて読み出されるまでの拘束期間は２ビデオセグメント
分であり、２個のＶＲＡＭを１ビデオセグメント分ずら
せて用いている。

【００４７】次に、デフォーマット処理時のＦＲＡＭ、
ＭＲＡＭ、ＶＲＡＭ各メモリの書き込みおよび読み出し
のタイミングについて図１３を用いて説明する。図１３
において、入力とは図１における誤り訂正復号化回路３
２から入力されているフォーマットデータであり、ＭＢ
０、ＭＢ１といった順番にマクロブロック単位で入力さ
れる。また、出力とは図１におけるエラー処理回路２２
に出力する可変長符号化データであり、入力同様ＭＢ
０、ＭＢ１といった順番にマクロブロック単位で出力さ
れる。ここで、例えばＭＢ０からＭＢ４の５マクロブロ
ックが１ビデオセグメントに相当する。

【００４８】図１３において、ＦＲＡＭはマクロブロッ
ク単位で用いられ、本実施の形態においてはＦＲＡＭａ
〜ＦＲＡＭｇまでの７個用いる。例えばＦＲＡＭａの場
合、ＭＢ０が入力されている期間（第１ステップ）にＭ
Ｂ０のフォーマットデータを書き込み、ＭＢ１が入力さ
れている期間（第２ステップ）に、各固定領域の空き領
域に格納されているＭＡＣとＶＡＣを分離し、ＭＲＡＭ
ａとＶＲＡＭａにそれぞれ転送する為に読み出す。そし
てＭＢ６が入力されている期間（第３ステップ）に、書
き込まれている各固定領域のＬＡＣのみを出力する。こ
の一連のステップでＦＲＡＭにデータが書き込まれて読
み出されるまでの拘束期間は７マクロブロック分であ
り、７個のＦＲＡＭを１マクロブロック分ずつずらせて
用いている。

【００４９】ＭＲＡＭはビデオセグメント単位で用いら
れ、本実施の形態においてはＭＲＡＭａとＭＲＡＭｂの
２個用いる。例えばＭＲＡＭａの場合、ＭＢ１からＭＢ
５が入力されている期間（第２ステップ）にＭＢ０から
ＭＢ４のＭＡＣを書き込み、ＭＢ６からＭＢ１０が入力
されている期間（第３ステップ）に、ＦＲＡＭａ〜ＦＲ
ＡＭｅから読み出されるＬＡＣに、必要に応じてＭＡＣ
をつなぎ合わせて出力する為に読み出している。この一
連のステップでＭＲＡＭにデータが書き込まれて読み出
されるまでの拘束期間は２ビデオセグメント分であり、
２個のＭＲＡＭを１ビデオセグメント分ずらせて用いて
いる。

【００５０】ＶＲＡＭもビデオセグメント単位で用いら
れ、本実施の形態においてはＶＲＡＭａとＶＲＡＭｂの
２個用いる。例えばＶＲＡＭａの場合、ＭＢ１からＭＢ
５が入力されている期間（第２ステップ）にＭＢ０から
ＭＢ４のＶＡＣを書き込み、ＭＢ６からＭＢ１０が入力
されている期間（第３ステップ）に、ＦＲＡＭａ〜ＦＲ
ＡＭｅから読み出されるＬＡＣと、ＭＲＡＭａから読み
出されるＭＡＣに、必要に応じてＶＡＣをつなぎ合わせ
て出力する為に読み出している。この一連のステップで
ＶＲＡＭにデータが書き込まれて読み出されるまでの拘
束期間は２ビデオセグメント分であり、２個のＶＲＡＭ
を１ビデオセグメント分ずらせて用いている。

【００５１】次に、記録系の処理について図１を用いて
説明する。画素データ入力端子１に入力された画素デー
タは、シャフリング回路２によって８×８画素の直交変
換ブロックに分割され、更に隣接する複数の輝度成分と
色差成分の直交変換ブロックからなるマクロブロックに
まとめられ、更に画面上の分散した位置から取り出した
５つのマクロブロックからなるビデオセグメントにまと
められる。次に直交変換回路３によって画素データは直
交変換ブロック単位に直交変換され、直流成分以外の交
流成分は量子化回路４によって量子化される。量子化さ
れた交流成分は可変長符号化回路５によって周知の２次
元ハフマン符号等のアルゴリズム（交流成分の０ランと
それに続く０以外の値の組み合わせから符号語を決定
し、発生確率の高い組み合わせに短い符号語を割り当
て、発生確率の低い組み合わせに長い符号語を割り当て
る）によってデータ量を削減しフォーマット処理回路２
８に入力される。

【００５２】次に、図２を用いて記録第１ステップ信号
処理回路６の動作を説明する。記録第１ステップ信号処
理ではマクロブロック単位のデータ処理が行われ、可変
長符号化回路５から入力された各直交変換ブロックの可
変長符号化データをＬＡＣはＦＲＡＭに、ＨＡＣはＭＲ
ＡＭにそれぞれ格納する作業を行っている。

【００５３】可変長符号化回路５から入力された各直交
変換ブロックの可変長符号化データを巡回連結器２０２
を用いて１６ｂｉｔ単位にＭＳＢ側から順に整列し、記
録第１ステップＲＡＭ制御回路９ａを介してＦＲＡＭの
各固定領域内に格納する。ＦＲＡＭへの格納は巡回連結
器２０２に１６ｂｉｔのＬＡＣが揃う毎に行うが、各固
定領域を溢れる前に終了符号語（以下ＥＯＢコード：Ｅ
ｎｄＯｆＢｌｏｃｋＣｏｄｅとする）が転送され
た場合には、巡回連結器２０２に１６ｂｉｔのＬＡＣが
揃わなくてもＥＯＢコードまでのＬＡＣをＦＲＡＭへ格
納する。

【００５４】また、ＨＡＣは同様に巡回連結器２０４を
用いて１６ｂｉｔ単位にＭＳＢ側から順に整列し、記録
第１ステップＲＡＭ制御回路９ｂを介してＭＲＡＭに順
次格納していく。ＭＲＡＭへの格納は巡回連結器２０４
に１６ｂｉｔのＨＡＣが揃う毎に行うが、マクロブロッ
ク内の全てのデータ処理が終った時点で巡回連結器２０
４に１６ｂｉｔのＨＡＣが揃っていなかった場合は、巡
回連結器２０４に残っているＨＡＣをＭＲＡＭへ格納す
る。

【００５５】前記処理において、次の記録第２ステップ
信号処理で必要な情報として、マクロブロック内におけ
るＦＲＡＭの各固定領域の空き領域の有無、空き領域が
ある場合は空き領域の先頭のアドレス及びｂｉｔ位置情
報、ＭＲＡＭの最終書き込みアドレス及びｂｉｔ位置情
報を記憶しておく。

【００５６】本実施の形態では、図示していないが前記
マクロブロック内におけるＦＲＡＭの各固定領域の空き
領域の有無、空き領域がある場合の空き領域の先頭のア
ドレス及びｂｉｔ位置情報、ＭＲＡＭの最終書き込みア
ドレス及びｂｉｔ位置情報はレジスタを用いて保持して
いる。

【００５７】ここで、本実施の形態では可変長符号化回
路５からの１直交変換ブロックの直流成分及び交流成分
及びＥＯＢコードの転送に割り当てられているクロック
数は、６４クロックとなっており、この内直流成分の転
送に１クロック、交流成分及びＥＯＢコードの転送に６
３クロックとなっている為、交流成分が６３個あった場
合にＥＯＢコードを転送する期間が無くなってしまう。
この為、交流成分が６３個あった場合にはＥＯＢコード
の転送は行わず、フォーマット処理回路２８にてＥＯＢ
コードを付加する事としている。図２における選択器２
０３はこの処理を行う為の回路である。

【００５８】次に、図３を用いて記録第２ステップ信号
処理回路７の動作を説明する。記録第２ステップ信号処
理においてもマクロブロック単位のデータ処理が行わ
れ、記録第１ステップ信号処理でＭＲＡＭに格納されて
いるＨＡＣを同一マクロブロック内の他の直交変換ブロ
ックの固定領域の空き領域に格納する作業を行ってい
る。記録第１ステップ信号処理で格納された、ＦＲＡＭ
の空き領域がある最初の直交変換ブロックの固定領域に
おいて、空き領域の先頭のアドレスのデータをＦＲＡＭ
から記録第２ステップＲＡＭ制御回路１０ａを介して１
ワード読み出し、巡回連結器３０２に有効データ（ＬＡ
Ｃ）のみ保持する。この時、選択器３０１はＦＲＡＭか
ら読み出したデータを通過させるように制御する。次に
選択器３０１をＭＲＡＭから読み出したＨＡＣを通過さ
せるように制御し、ＭＲＡＭから記録第２ステップＲＡ
Ｍ制御回路１０ｂを介してＭＲＡＭに格納されているＨ
ＡＣを１ワードずつ読み出し、巡回連結器３０２に保持
されている有効データの空き領域に連結し、記録第２ス
テップＲＡＭ制御回路１０ｃを介してＦＲＡＭの同一ア
ドレスに書き込む。

【００５９】書き込んだＦＲＡＭの次のアドレスにも空
き領域がある場合は、ＭＲＡＭから読み出したＨＡＣ
を、ＦＲＡＭに既に書き込まれた次のＨＡＣから順に、
巡回連結器３０２を用いて１６ｂｉｔ単位にＭＳＢ側か
ら順に整列して記録第２ステップＲＡＭ制御回路１０ｃ
を介してＦＲＡＭに格納していき、１つ目の固定領域の
空き領域が無くなるまで繰り返す。

【００６０】以下、空き領域がある２番目以降の直交変
換ブロックの固定領域についても同様に、ＦＲＡＭから
空き領域の先頭のアドレスのデータを１ワード読み出
し、巡回連結器３０２に有効データ（ＬＡＣ）のみ保持
し、ＭＲＡＭから読み出したＨＡＣを、既にＦＲＡＭに
書き込まれた次のＨＡＣから順に巡回連結器３０２およ
び記録第２ステップＲＡＭ制御回路１０ｃを介してＦＲ
ＡＭの固定領域の空き領域に埋め込んでいく。

【００６１】この処理過程において、マクロブロック内
の空き領域の合計とＨＡＣの合計の間には、当然ながら
マクロブロック内の空き領域の合計よりもＨＡＣが少な
い場合と、同じ場合と、多い場合の３つの状態が存在
し、マクロブロック内の空き領域の合計よりもＨＡＣが
少ない場合と同じ場合は、ＨＡＣは全て同一マクロブロ
ック内の他の直交変換ブロックの固定領域の空き領域に
格納され、ＭＲＡＭに格納されているＨＡＣを全てＦＲ
ＡＭに格納した時点で、記録第２ステップ信号処理は終
了する。

【００６２】マクロブロック内の空き領域の合計よりも
ＨＡＣが多い場合には、ＦＲＡＭに格納しきれないＨＡ
Ｃが存在する事を意味し、このＨＡＣを巡回連結器３０
３を用いて１６ｂｉｔ単位にＭＳＢ側から順に整列し
て、記録第２ステップＲＡＭ制御回路１０ｄを介してＶ
ＲＡＭに格納していく。

【００６３】前記処理において、次の記録第３ステップ
信号処理で必要な情報として、ビデオセグメント内にお
けるＦＲＡＭの各固定領域の空き領域の有無、空き領域
がある場合は空き領域の先頭のアドレス及びｂｉｔ位置
情報、ＶＲＡＭの最終書き込みアドレス及びｂｉｔ位置
情報を記憶しておく。

【００６４】本実施の形態では、図示していないが前記
ビデオセグメント内におけるＦＲＡＭの各固定領域の空
き領域の有無及び空き領域がある場合の空き領域の先頭
のアドレス及びｂｉｔ位置情報はＦＰＲＡＭに、ＶＲＡ
Ｍの最終書き込みアドレス及びｂｉｔ位置情報はレジス
タを用いて保持している。

【００６５】次に、図４を用いて記録第３ステップ信号
処理回路８の動作を説明する。記録第３ステップ信号処
理では、ビデオセグメント単位のデータ処理が行われ、
記録第２ステップ信号処理までの過程でＦＲＡＭに格納
されているＬＡＣ及びＭＡＣの空き領域に、ＶＲＡＭに
格納されているＨＡＣを埋め込みながらフォーマットデ
ータとして出力する作業を行っている。

【００６６】記録第１ステップ信号処理及び記録第２ス
テップ信号処理でＦＲＡＭに格納されたＬＡＣ及びＭＡ
Ｃを、記録第３ステップＲＡＭ制御回路１１ａを介して
順次読み出すと同時に、ＦＰＲＡＭから各固定領域に空
き領域が残っているか否かの情報を読み出し、空き領域
が残っている場合には、記録第２ステップ信号処理でＶ
ＲＡＭに格納されているＨＡＣを、先頭アドレスから順
に記録第３ステップＲＡＭ制御回路１１ｂを介して読み
出し、巡回連結器４０１を用いてＦＲＡＭから読み出し
たＬＡＣ及びＭＡＣの後ろに連結できるように並べ換え
を行い、連結器４０２を用いてＦＲＡＭから読み出した
ＬＡＣ及びＭＡＣの空き領域を埋めながら画素データ出
力端子４０３にフォーマットデータとして出力する。

【００６７】出力されたフォーマットデータは、図１の
誤り訂正符号化回路３１に入力され、再生時の符号誤り
を訂正する為の誤り訂正符号が付加され、図示していな
いがディジタル変調回路で変調された後、テープに記録
される。

【００６８】次に再生系の処理について図１を用いて説
明する。図示していないがテープから再生された再生信
号は、ディジタル復調回路で復調された後、誤り訂正復
号化回路３２にて再生時の符号誤りを訂正又は修正し、
デフォーマット処理回路２９に入力される。

【００６９】次に、図５を用いて再生第１ステップ信号
処理回路１６の動作を説明する。再生第１ステップ信号
処理ではマクロブロック単位のデータ処理が行われ、誤
り訂正復号化回路３２から入力されたフォーマットデー
タを、再生第１ステップＲＡＭ制御回路１９ａを介して
ＦＲＡＭに格納する。

【００７０】ここで、選択器５０２は誤り訂正復号化回
路３２で符号誤りを訂正及び修正できなかった場合に、
フォーマットデータと共に送られてくるフラグを基にエ
ラーコードを強制的に書き込む為の回路である。エラー
コードに置き換えられた直交変換ブロックの画素は、図
１におけるデシャフリング回路２６によって前フレーム
の画素に置き換えられる等の処理が行われ、画面破綻を
極力防止している。しかし、誤り訂正復号化回路３２で
誤訂正された場合は、前記のフラグは真とならずエラー
コードには置き換えられない。

【００７１】次に、図６を用いて再生第２ステップ信号
処理回路１７の動作を説明する。再生第２ステップ信号
処理においてもマクロブロック単位のデータ処理が行わ
れ、このステップでは２つのプロセスに分割して処理を
行なう。

【００７２】第１のプロセスでは、再生第１ステップ信
号処理でＦＲＡＭに格納されたフォーマットデータの各
固定領域の最初のＥＯＢコードの検出を行う。第１のプ
ロセスによってＥＯＢコードが検出された場合、検出さ
れたＥＯＢコード以降の可変長符号化データはＨＡＣで
ある事がわかり、ＬＡＣとＨＡＣを分離する事ができ
る。

【００７３】第２のプロセスでは第１のプロセスで分離
されたＨＡＣをつなぎ合わせて更にＥＯＢコードの検出
を行う。第１のプロセスと第２のプロセスを通じ、第１
のプロセスと第２のプロセスで検出されたＥＯＢコード
の個数の合計が、マクロブロック内の固定領域数に達す
るまでのＨＡＣはＭＡＣである事がわかり、合計がマク
ロブロック内の固定領域数に達した後のＨＡＣはＶＡＣ
である事がわかる為、ＨＡＣをＭＡＣとＶＡＣに分離す
る事ができる。再生第２ステップ信号処理では、前記手
順でＭＡＣとＶＡＣを分離してＭＡＣをＭＲＡＭに、Ｖ
ＡＣをＶＲＡＭにそれぞれ格納する処理を行なってい
る。

【００７４】以下、第１のプロセスの具体的な処理手順
について説明する。第１のプロセスでは、再生第１ステ
ップ信号処理でＦＲＡＭに格納されたフォーマットデー
タを、再生第２ステップＲＡＭ制御回路２０ａを介して
読み出し、選択器６０２を再生第２ステップＲＡＭ制御
回路２０ａからのデータが通過するように制御して、ホ
ールド回路付レジスタ６０３にて保持する。ホールド回
路付レジスタ６０３に選択器６０２から次のデータが入
力されたら、ホールド回路付レジスタ６０３に保持され
ていたデータを、ホールド回路付レジスタ６０４に転送
保持し、ホールド回路付レジスタ６０３は新たなデータ
を保持する。即ち、ホールド回路付レジスタ６０３には
選択器６０２から入力された最新のデータ、ホールド回
路付レジスタ６０４にはその１つ前のデータが保持され
るよう制御されている。

【００７５】シフト器６０５には、ホールド回路付レジ
スタ６０４に保持されている１６ｂｉｔデータと、ホー
ルド回路付レジスタ６０３に保持されているＭＳＢ側の
１５ｂｉｔデータの３１ｂｉｔデータが入力されてお
り、ＶＬＣ検出器６０７への入力が常にＭＳＢが可変長
符号化データの先頭になるようにシフトしたＭＳＢ側の
１６ｂｉｔが出力される。但し、第１のプロセスではシ
フト器６０５の１６ｂｉｔ出力中のＭＳＢ側８ｂｉｔの
み使用する（本実施の形態では、以下に説明する可変長
符号化データ長の検出は、８ｂｉｔで全て検出ができる
為）。

【００７６】第１のプロセスでは連結器６０６は常にシ
フト器６０５からのデータが通過するよう制御されてお
り、シフト器６０５から出力されたＭＳＢ側の８ｂｉｔ
がＶＬＣ検出器６０７に入力される。

【００７７】ＶＬＣ検出器６０７では入力された８ｂｉ
ｔデータから第１のプロセスの主目的である、各固定領
域内の可変長符号化データに於ける最初のＥＯＢコード
の検出を行うが、ＥＯＢコードの検出は、それ以前の可
変長符号化データ長を一つずつ検出して、可変長符号化
データを追跡していく必要がある為、可変長符号化デー
タ長の検出も行い、検出した可変長符号化データ長を出
力している。

【００７８】第１のプロセスでは選択器６０９は常にＶ
ＬＣ検出器６０７から出力された可変長符号化データ長
が通過するよう制御されており、累積加算器６１０で可
変長符号化データ長の累積加算を行っている。累積加算
の結果はＦＲＡＭからのデータ読み出し、ホールド回路
付レジスタ６０３及びホールド回路付レジスタ６０４の
データ保持、シフト器６０５のシフト量の制御に使用し
ている。

【００７９】このＥＯＢコード検出作業は、固定領域毎
に最初のＥＯＢコードが検出された時点で終了し、次の
固定領域のＥＯＢコード検出に移行する。固定領域の終
端まで検出作業を続けてもＥＯＢコードが検出できない
場合は、その後次の固定領域のＥＯＢコード検出に移行
する。

【００８０】第１のプロセスでマクロブロック内の全て
の固定領域でＥＯＢコードが検出されなかった場合、即
ち検出されたＥＯＢコードの個数が０の場合は、マクロ
ブロック内の全ての固定領域の可変長符号化データが溢
れている事を示しており、そのマクロブロックにはＭＡ
ＣもＶＡＣも含まれていない。したがって、再生第２ス
テップ信号処理の目的であるＭＡＣとＶＡＣの分離は必
要ない為、第２のプロセスは行わない。前記以外の場合
は第２のプロセスに移行する。

【００８１】ここで、第２のプロセスで必要な情報とし
て、ＥＯＢコードが検出できた固定領域の数と、ＥＯＢ
コードの次のビット即ちＨＡＣの先頭ビットの固定領域
内の位置情報、ＥＯＢコードが検出できなかった固定領
域の数と、固定領域内の最終位置において可変長符号化
データが途中で途切れているかいないかの情報、可変長
符号化データが途中で途切れている場合は途中までの可
変長符号化データと、そのビット長情報を記憶してお
く。

【００８２】本実施の形態では、ＥＯＢコードが検出で
きなかった固定領域の途中で途切れている可変長符号化
データをシフトレジスタ６１１に保持する構成となって
おり、その他、ＥＯＢコードが検出できた固定領域の
数、ＨＡＣの先頭ビットの固定領域内の位置情報、及び
ＥＯＢコードが検出できなかった固定領域の数、固定領
域内の最終位置において可変長符号化データが途中で途
切れているかいないかの情報、固定領域の途中で途切れ
ている可変長符号化データのビット長情報は、図示して
いないが他のレジスタを用いて保持している。

【００８３】第２のプロセスでは、第１のプロセスで得
られた情報を基に以下の処理を行う。第１のプロセスで
検出されたＥＯＢコードの個数がマクロブロック内の固
定領域の数と同じ場合、即ち全ての固定領域でＥＯＢコ
ードが検出された場合は、マクロブロック内の全ての固
定領域の可変長符号化データがそれぞれの固定領域に収
まっている事を示しており、ＥＯＢコード以降の可変長
符号化データ即ちＨＡＣは全てＶＡＣである事がわか
る。従って、第２のプロセスではこのＨＡＣを全てＶＲ
ＡＭに格納する。

【００８４】第１のプロセスで検出されたＥＯＢコード
の個数が前記以外の場合、ＥＯＢコードが検出できなか
った最初の固定領域の、途中で途切れている可変長符号
化データの後ろに、ＨＡＣが含まれている最初の固定領
域のＨＡＣから順番につなぎ合わせてＥＯＢコードの検
出作業を続けていく。ＨＡＣが含まれている最初の固定
領域のＨＡＣを全て使用してもＥＯＢコードが検出でき
なかった場合は、ＨＡＣが含まれている２番目以降の固
定領域のＨＡＣを順番につなぎ合わせていき、同様の処
理を続けていく。

【００８５】また、ＥＯＢコードが検出された場合は、
ＥＯＢコードが検出できなかった２番目以降の固定領域
の途中で途切れている可変長符号化データの後ろに、Ｅ
ＯＢコード検出作業にまだ使用していないＨＡＣを順番
につなぎ合わせてＥＯＢコードの検出作業を続けてい
く。

【００８６】ＥＯＢコードの検出作業は、第１のプロセ
スで検出されたＥＯＢコードの個数と第２のプロセスで
検出されたＥＯＢコードの個数の和がマクロブロック内
の固定領域の数に到達するか、ＨＡＣが無くなるまで続
ける。

【００８７】この作業を通じ、第１のプロセスと第２の
プロセスで検出されたＥＯＢコードの個数の和が、マク
ロブロック内の固定領域の数に到達するまでのＨＡＣは
ＭＡＣである事がわかり、前記の和がマクロブロック内
の固定領域の数に到達した以降のＨＡＣはＶＡＣである
事がわかる。従って、前記の和がマクロブロック内の固
定領域の数に到達するまでのＨＡＣをＭＲＡＭに、前記
の和がマクロブロック内の固定領域の数に到達した後の
ＨＡＣをＶＲＡＭに格納する。

【００８８】以下、第２のプロセスの具体的な処理手順
について説明する。第２のプロセスにおけるＦＲＡＭか
らシフト器６０５までのデータの流れについてまず説明
する。ＦＲＡＭからはＨＡＣを含む最初のアドレスのデ
ータを、前方から順に再生第２ステップＲＡＭ制御回路
２０ａを介して読み出し、巡回連結器６０１に供給して
いく。

【００８９】巡回連結器６０１では、第１のプロセスで
保持しておいたＨＡＣの先頭ビットの固定領域内の位置
情報を基に、読み出されたＨＡＣの先頭がＭＳＢとな
り、以降のＨＡＣがＬＳＢ側に連続するようにビット巡
回し、ＭＳＢ側から順に１６ｂｉｔ単位に整列してい
く。

【００９０】第２のプロセスでは選択器６０２は、常に
巡回連結器６０１からの出力が通過するように制御さ
れ、１６ｂｉｔ単位に整列されたＨＡＣがホールド回路
付レジスタ６０３に供給される。ホールド回路付レジス
タ６０３は、巡回連結器６０１でＨＡＣが１６ｂｉｔ揃
ったところで選択器６０２を介して入力されたＨＡＣを
保持する。

【００９１】巡回連結器６０１で次のＨＡＣが１６ｂｉ
ｔ揃ったら、それまで保持していたＨＡＣをホールド回
路付レジスタ６０４に転送し、新たにＨＡＣを保持す
る。即ち、ホールド回路付レジスタ６０３とホールド回
路付レジスタ６０４の関係は、第１のプロセスと同様で
ホールド回路付レジスタ６０３には選択器６０２から入
力された最新のＨＡＣ、ホールド回路付レジスタ６０４
にはその１つ前のＨＡＣが保持されるよう制御する。

【００９２】シフト器６０５では、第２のプロセスの最
初のデータをＶＬＣ検出器６０７に供給する為に、まず
ＥＯＢコードが検出できなかった最初の固定領域の最終
位置で可変長符号化データが途中で途切れているかいな
いかの情報を基に、可変長符号化データが途中で途切れ
ている場合は、途中で途切れている可変長符号化データ
のビット長分、ＭＳＢ側に空きができるように、ホール
ド回路付レジスタ６０３とホールド回路付レジスタ６０
４から入力されているＨＡＣをシフトする。ＥＯＢコー
ドが検出できなかった最初の固定領域の最終位置で可変
長符号化データが途中で途切れていない場合は、ＨＡＣ
のシフトは行わない。

【００９３】このシフト器６０５の出力が連結器６０６
の一方の入力に供給されている。また、シフトレジスタ
６１１からは第１のプロセスでＥＯＢコードが検出でき
なかった固定領域の、最初の途中で途切れている可変長
符号化データが連結器６０６の他方の入力に供給されて
いる。連結器６０６は、ＥＯＢコードが検出できなかっ
た最初の固定領域の最終位置で可変長符号化データが途
中で途切れているかいないかの情報を基に、可変長符号
化データが途中で途切れている場合は、シフトレジスタ
６１１から供給されている途中で途切れている可変長符
号化データと、そのＬＳＢ側にシフト器６０５から供給
されているＨＡＣを連結し、連結したデータのＭＳＢ側
８ｂｉｔを出力する。可変長符号化データが途中で途切
れていない場合は、シフトレジスタ６１１からの入力は
無視し、シフト器６０５から供給されているＨＡＣのＭ
ＳＢ側８ｂｉｔを出力する。

【００９４】ＶＬＣ検出器６０７では、第１のプロセス
と同様に入力された８ｂｉｔデータを基にＥＯＢコード
及び可変長符号化データ長の検出を行うが、第１のプロ
セスと唯一異なる点は、シフトレジスタ６１１から供給
されている途中で途切れている可変長符号化データと、
シフト器６０５から供給されているＨＡＣを連結した可
変長符号化データ長を出力した時のみ、ＶＬＣ検出器６
０７から出力された可変長符号化データ長から、加算器
６０８を用いて途中で途切れている可変長符号化データ
のビット長分（図６における６１４）差し引く処理が行
われる。

【００９５】選択器６０９は、この時のみ加算器６０８
からのデータが通過するように制御される。選択器６０
９を通過した可変長符号化データ長は累積加算器６１０
に入力され、第１のプロセスと同様に可変長符号化デー
タ長の累積加算が行われる。累積加算の結果は第１のプ
ロセスと同様にＦＲＡＭからのデータ読み出し、ホール
ド回路付レジスタ６０３及びホールド回路付レジスタ６
０４のデータ保持、シフト器６０５のシフト量の制御に
使用している。

【００９６】一方、第２のプロセスでは、第２のプロセ
スで検出したＥＯＢコードと第１のプロセスで検出した
ＥＯＢコードの和を逐次計算しておき、和がマクロブロ
ック内の固定領域の数に到達するまでのＨＡＣ、即ちＭ
ＡＣは巡回連結器６１２を用いて１６ｂｉｔ単位にＭＳ
Ｂ側から順に整列し、再生第２ステップＲＡＭ制御回路
２０ｂを介してＭＲＡＭに順次格納していく。前記の和
がマクロブロック内の固定領域の数に到達した後のＨＡ
Ｃ、即ちＶＡＣは巡回連結器６１３を用いて１６ｂｉｔ
単位にＭＳＢ側から順に整列し、再生第２ステップＲＡ
Ｍ制御回路２０ｃを介してＶＲＡＭに順次格納してい
く。

【００９７】前記処理において、次の再生第３ステップ
信号処理で必要な情報として、ＭＲＡＭに格納された各
マクロブロックのＭＡＣの最終書き込みアドレス及びｂ
ｉｔ位置情報、ＶＲＡＭに格納されたＶＡＣの最終書き
込みアドレス及びｂｉｔ位置情報を図示していないがレ
ジスタを用いて保持する。

【００９８】次に、図７を用いて再生第３ステップ信号
処理回路１８の動作を説明する。再生第３ステップ信号
処理では、ビデオセグメント単位のデータ処理が行わ
れ、再生第１ステップ信号処理でＦＲＡＭに格納されて
いる直流成分及びＬＡＣと、再生第２ステップ信号処理
でＭＲＡＭとＶＲＡＭに分離して格納されているＭＡＣ
及びＶＡＣとをつなぎ合わせてエラー処理回路２２に出
力する作業を行っている。

【００９９】ここで、現在までにわかっている情報につ
いて整理すると、ＭＲＡＭには再生第２ステップ信号処
理で各マクロブロックのＭＡＣがアドレスの前方から順
に格納されており、マクロブロック毎のＭＡＣの境界も
図示していないがレジスタに保持されている。一方ＶＲ
ＡＭには再生第２ステップ信号処理でビデオセグメント
内のＶＡＣがアドレスの前方から順に格納されており、
ＶＡＣの最終書き込みアドレス及びｂｉｔ位置情報も図
示していないがレジスタに保持されている。

【０１００】したがって、直交変換ブロック毎に直流成
分と可変長の交流成分（ＬＡＣ，ＭＡＣ，ＶＡＣ）をつ
なぎ合わせて出力する為には、ＦＲＡＭの固定領域に格
納されている直流成分をまず読み出し、続いてＬＡＣの
可変長符号化データ長を一つずつ検出して、可変長符号
化データを追跡ながら読み出していき、この時点でＥＯ
Ｂコードが検出されたら、その直交変換ブロックにはＨ
ＡＣが存在していない為、次の直交変換ブロックの処理
を開始するまで処理を停止する。

【０１０１】ＬＡＣ内にＥＯＢコードが検出できなかっ
たら、ＬＡＣの後ろにＭＡＣをつなげて可変長符号化デ
ータ長及びＥＯＢコードの検出作業を継続する。ここ
で、ＭＡＣが無い場合又はその直交変換ブロックが属し
ているマクロブロックのＭＡＣの境界に達してもＥＯＢ
コードが検出できなかったら、更にＶＡＣをつなげて可
変長符号化データ長及びＥＯＢコードの検出作業を継続
する。ここで、ＶＡＣが無い場合又はビデオセグメント
内のＶＡＣの最終書き込み位置に達してもＥＯＢコード
が検出できなかったら、その時点で次の直交変換ブロッ
クの処理を開始するまで処理を停止する。この作業をビ
デオセグメント内の全ての直交変換ブロックについて行
う。

【０１０２】この再生第３ステップ信号処理は、各直交
変換ブロックの直流成分と可変長の交流成分（ＬＡＣ，
ＭＡＣ，ＶＡＣ）を連続的につなぎ合わせて出力する必
要上、ＦＲＡＭ、ＭＲＡＭ、ＶＲＡＭそれぞれのＲＡＭ
に格納されているデータを先読みしてバッファに蓄えて
おく必要がある。バッファ７０１、バッファ７０２、バ
ッファ７０３はこの為に用いるものである。

【０１０３】これらバッファの容量は、それぞれのＲＡ
Ｍへの読み出し要求から、読み出されたデータが再生第
３ステップＲＡＭ制御回路２１ａ、再生第３ステップＲ
ＡＭ制御回路２１ｂ、再生第３ステップＲＡＭ制御回路
２１ｃを通過してそれぞれのバッファに到達するまでの
クロックサイクル数に関連し、１６ｂｉｔ幅で数段のシ
フトレジスタで構成されている。

【０１０４】以下、再生第３ステップ信号処理の具体的
な処理手順について説明する。予め再生第１ステップ信
号処理でＦＲＡＭに格納されている直流成分及びＬＡＣ
を、再生第３ステップＲＡＭ制御回路２１ａを介して必
要分読み出しバッファ７０１に蓄えておき、再生第２ス
テップ信号処理でＭＲＡＭに格納されているＭＡＣ及び
ＶＲＡＭに格納されているＶＡＣについても同様に、予
め再生第３ステップＲＡＭ制御回路２１ｂ及び再生第３
ステップＲＡＭ制御回路２１ｃを介して必要分読み出
し、バッファ７０２とバッファ７０３にそれぞれ蓄えて
おく。また、直流成分は固定長である為、可変長符号化
データ長及びＥＯＢコードの検出作業をバイパスし、選
択器７１４に直接供給される。

【０１０５】以下、各直交変換ブロックの可変長符号化
データ長及びＥＯＢコードの検出作業を説明する。バッ
ファ７０１に保持されている各直交変換ブロックのＬＡ
Ｃを連結器７０７を介してホールド回路付レジスタ７０
８に保持し、保持されたＬＡＣをシフト器７０９の入力
３１ｂｉｔ中のＭＳＢ側１６ｂｉｔに入力する。

【０１０６】シフト器７０９の入力のＬＳＢ側の残り１
５ｂｉｔは、連結器７０７を介して直接入力される次の
ＬＡＣのＭＳＢ側１５ｂｉｔである。シフト器７０９
は、可変長符号化データの先頭が常にＭＳＢとなるよう
に入力された３１ｂｉｔをビットシフトし、そのＭＳＢ
側１６ｂｉｔを出力している。このシフト器７０９の出
力１６ｂｉｔ中のＭＳＢ側８ｂｉｔがＶＬＣ検出器７１
０に入力されている。

【０１０７】ＶＬＣ検出器７１０では可変長符号化デー
タ長及びＥＯＢコードの検出を行う。累積加算器７１１
はＶＬＣ検出器７１０から入力された各直交変換ブロッ
ク内の可変長符号化データ長を累積加算する。以下、Ｖ
ＬＣ検出器７１０でＬＡＣの可変長符号化データ長及び
ＥＯＢコードの検出を順次行っていく。この作業でＬＡ
Ｃ内にＥＯＢコードが検出されたら次の直交変換ブロッ
クの処理を開始するまで処理を停止する。

【０１０８】ＬＡＣ内にＥＯＢコードが検出されなかっ
た場合、バッファ７０２に保持されているＭＡＣを、巡
回連結器７０４を用いてＬＡＣの後ろに連続してつなが
るようにビット巡回し、連結器７０６、連結器７０７を
用いてＬＡＣの後ろに連結して可変長符号化データ長及
びＥＯＢコードの検出を継続する。ここで、ＭＡＣが無
い場合又はその直交変換ブロックが属しているマクロブ
ロックのＭＡＣの境界に達してもＥＯＢコードが検出で
きなかったら、バッファ７０３に保持されているＶＡＣ
を、巡回連結器７０５を用いてＬＡＣ又はＭＡＣの後ろ
に連続してつながるようにビット巡回し、連結器７０
６、連結器７０７を用いてＬＡＣ又はＭＡＣの後ろに連
結して可変長符号化データ長及びＥＯＢコードの検出を
継続する。ここで、ＶＡＣが無い場合又はビデオセグメ
ント内のＶＡＣの最終書き込み位置に達してもＥＯＢコ
ードが検出できなかったら、その時点で次の直交変換ブ
ロックの処理を開始するまで処理を停止する。

【０１０９】一方、マスク回路７１２にはシフト器７０
９の出力１６ｂｉｔが入力されており、ＶＬＣ検出器７
１０で検出された可変長符号化データ長分のＭＳＢ側入
力のみ通過させ、他のＬＳＢ側入力をＬＯＷレベルにマ
スクし、ＥＯＢ付加回路７１３にてＶＡＣを全て使い果
たしてもＥＯＢコードが検出されなかった場合に、直前
の完全に検出できた可変長符号化データの直後にＥＯＢ
コードを付加し、選択器７１４にて別経路で入力されて
いる直流成分と合成して出力端子７１５に出力する。

【０１１０】次に、再生第３ステップ信号処理のエラー
検出について説明する。本実施の形態では８×８画素の
画素集合を１つの直交変換ブロックとして、直交変換及
び量子化された６３個の交流成分に対して２次元ハフマ
ン符号等のアルゴリズムを用いて交流成分の０ランとそ
れに続く０以外の値の組み合わせから符号語を生成す
る。

【０１１１】従って１つの直交変換ブロックにおいて、
量子化された全ての交流成分が０以外の値を取る時、符
号語の数は最大数の６３となり、６３以上の値を得た場
合（６３個目の符号語の次にＥＯＢコードが無い場合）
は途中で符号誤りが生じている事が明らかである。この
条件で検出できる符号誤りをＡＣ６３エラーとする。

【０１１２】また、１つの直交変換ブロックにおいて、
周知のジグザグスキャン等による最終スキャン位置（最
も高域）の交流成分が０以外の値を取る時、符号化され
た０ラン長に１をプラスした値の累積加算値は最大の６
３となり、６３以上の値を得た場合は途中で符号誤りが
生じている事が明らかである。この条件で検出できる符
号誤りをＲＵＮ６３エラーとする。

【０１１３】再生第３ステップ信号処理では、前記のＡ
Ｃ６３エラーとＲＵＮ６３エラーの検出を行う。

【０１１４】まず、ＡＣ６３エラーの検出方法について
説明する。ＥＯＢ検出器７１７には、シフト器７０９か
らのＭＳＢ側４ｂｉｔが入力されており、入力パターン
がＥＯＢコードと一致した時に真となるフラグを出力し
ている。４ｂｉｔとは本実施の形態のＥＯＢコード長に
相当する。ＶＬＣカウンタ７１６は、直交変換ブロック
内の可変長符号化データの数を数えるカウンタであり、
ＥＯＢ検出器７１７で直交変換ブロック内の最初の可変
長符号化データのＥＯＢコード検出を行う時に０となっ
ているように、その１クロック前のタイミングで同期リ
セットされ、ＥＯＢ検出器７１７でＥＯＢコードが検出
されるまでカウントアップする。ＡＣ６３エラー検出器
７１８は、ＶＬＣカウンタ７１６のカウント値が６３と
なった時にＥＯＢ検出器７１７の出力が偽の時にＡＣ６
３エラー検出フラグを真にする。

【０１１５】次に、ＲＵＮ６３エラーの検出方法につい
て説明する。ＲＵＮ検出器７２０には、シフト器７０９
からの出力のＭＳＢ側１３ｂｉｔが入力されていて、入
力された可変長符号化データの０ラン長を求め、それに
１をプラスした値を出力する。以下、０ラン長に１をプ
ラスした値をＲＵＮと呼ぶ事とする。ここで、１３ｂｉ
ｔとは本実施の形態で使用する全ての可変長符号化デー
タの０ラン長を求めるのに必要なビット長に相当する。

【０１１６】ＲＵＮ検出器７２０から出力されたＲＵＮ
は、累積加算器７２１に入力される。累積加算器７２１
は、直交変換ブロック毎のＲＵＮの累積加算を行い比較
器７２２に累積加算値を出力している。比較器７２２
は、累積加算値が６３を越えた場合ＲＵＮ６３エラー検
出フラグを真にする。

【０１１７】前記２つのエラーのどちらか又は両方を検
出された場合、エラーが検出された直交変換ブロックが
属しているマクロブロックのＭＡＣはもはや信頼できな
い事を意味しており、エラーが検出された直交変換ブロ
ックが属しているビデオセグメントのＶＡＣももはや信
頼できない事を意味している。

【０１１８】したがって、再生第３ステップ信号処理で
は、以下の２つのエラー処理を実行する。１つ目のエラ
ー処理は、マクロブロック内におけるエラーが検出され
た直交変換ブロック以降の直交変換ブロックに関して、
ＭＡＣとＶＡＣの出力を停止する。２つ目のエラー処理
は、ビデオセグメント内におけるエラーが検出されたマ
クロブロック以降のマクロブロックに関して、ＶＡＣの
出力を停止する。

【０１１９】ＭＡＣの出力停止は、ＭＲＡＭの読み出し
ポインタを強制的にその直交変換ブロックが属している
マクロブロックのＭＡＣの境界にさせる（該当するマク
ロブロック内の全てのＭＡＣを使い果たした状態にさせ
る）事で簡単に実現できる。

【０１２０】ＶＡＣの出力停止は、ＶＲＡＭの読み出し
ポインタを強制的にビデオセグメント内のＶＡＣの最終
書き込み位置にさせる（全てのＶＡＣを使い果たした状
態にさせる）事で簡単に実現できる。

【０１２１】これらのエラー処理によって、ビデオセグ
メント内におけるエラーが検出された直交変換ブロック
以降の可変長符号化データに関しては、信頼できない可
変長符号化データの出力を停止して画面の破綻を軽減す
る事が可能となるが、エラーが検出された直交変換ブロ
ックに関しては、可変長符号化データを出力しながらエ
ラー検出を行っている構成上、エラーが検出された時点
で、既に誤った可変長符号化データが出力されてしまっ
ている。この誤った可変長符号化データの出力をマスク
するのが次段のエラー処理回路２２である。

【０１２２】次に、図８を用いてエラー処理回路２２の
動作を説明する。エラー処理では、直交変換ブロック単
位のデータ処理が行われ、再生第３ステップ信号処理で
合成された可変長符号化データをＦＩＦＯ８０２を用い
て１直交変換ブロック分遅延させ、再生第３ステップ信
号処理から出力されたＡＣ６３エラー検出フラグとＲＵ
Ｎ６３エラー検出フラグを監視し、どちらか又は両方の
エラー検出フラグが真の場合、ＦＩＦＯから出力された
可変長符号化データをマスク回路８０３でマスクし、エ
ラーコード等のデータに置き換え、出力端子８０４にデ
フォーマットデータとして出力する。

【０１２３】出力されたデフォーマットデータは図１の
可変長復号化回路２３によって周知の２次元ハフマン符
号等のアルゴリズムの復号を行い、逆量子化回路２４に
よって逆量子化され、逆直交変換回路２５によって逆直
交変換され、デシャフリング回路２６によって画素デー
タの並べ換えを行い画素データ出力端子２７から出力す
る。

【０１２４】尚、本発明の実施の形態においては、ＡＣ
６３エラー検出フラグとＲＵＮ６３エラー検出フラグを
基に該当する直交変換ブロックの可変長符号化データを
マスクし、エラーコード等のデータに置き換える処理
を、図１におけるエラー処理回路２２で行った例を示し
たが、デフォーマット処理部２９の後段に位置する可変
長復号化回路２３に１直交変換ブロック分の遅延回路が
搭載されている場合、可変長復号化回路２３内でＡＣ６
３エラー検出フラグとＲＵＮ６３エラー検出フラグを基
に該当する直交変換ブロックの可変長符号化データをマ
スクし、エラーコード等のデータに置き換える処理を行
っても同様の効果を得る事ができる。改めて図示しない
が、この場合、図１におけるエラー処理回路２２を削除
しただけの構成となる。

【０１２５】

【発明の効果】以上、説明したように本発明のディジタ
ル映像信号処理装置では、ＲＡＭのアドレス制御に複雑
な回路を必要とせず、回路規模の縮小化が可能となる。
また、ＨＡＣを格納するＲＡＭ容量を先行技術に対して
増加させた分を、ＦＲＡＭをマクロブロック単位で使用
する事によるＦＲＡＭ容量の削減で相殺し、トータルの
ＲＡＭ容量を削減する事が可能となり、更なる回路規模
の縮小化が可能となる。また、誤訂正に対する再生画像
の破綻防止処理を行う為、再生条件が悪い場合や高速再
生時における再生画像の品質の向上が可能となる。

【０１２６】本願請求項１に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、フォーマット処理の際、第１のメモリ、第２のメ
モリ、第３のメモリそれぞれのアドレス制御を簡単な制
御で実現可能となり、回路規模の縮小化が可能となる。

【０１２７】本願請求項２に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、フォーマット処理の際、第２のメモリ及び第３の
メモリを単純な交替するそれぞれ２個のメモリを用いる
事により、メモリの書き込み、読み出し制御を簡単な制
御で実現可能となり、本願請求項１に対してさらなる回
路規模の縮小化が可能となる。

【０１２８】本願請求項３に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、フォーマット処理の際、第１のメモリをビデオセ
グメント内におけるマクロブロックの数をｎとした場
合、ｎ＋２個用いてマクロブロック単位で用いる事によ
り、必要な第１のメモリ容量を大幅に削減でき、フォー
マット処理に必要な第１のメモリ、第２のメモリ、第３
のメモリを合わせた全体の必要メモリ容量を従来より少
なくする事ができ、本願請求項１及び本願請求項２に対
してさらなる回路規模の縮小化が可能となる。

【０１２９】本願請求項４に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、第１のメモリ、第２の
メモリ、第３のメモリそれぞれのアドレス制御を簡単な
制御で実現可能となり、回路規模の縮小化が可能とな
る。

【０１３０】本願請求項５に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、第２のメモリ及び第３
のメモリを単純な交替するそれぞれ２個のメモリを用い
る事により、メモリの書き込み、読み出し制御を簡単な
制御で実現可能となり、本願請求項４に対してさらなる
回路規模の縮小化が可能となる。

【０１３１】本願請求項６に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、第１のメモリをビデオ
セグメント内におけるマクロブロックの数をｎとした場
合、ｎ＋２個用いてマクロブロック単位で用いる事によ
り，必要な第１のメモリ容量を大幅に削減でき、デフォ
ーマット処理に必要な第１のメモリ、第２のメモリ、第
３のメモリを合わせた全体の必要メモリ容量を従来より
少なくする事ができ、本願請求項４及び本願請求項５に
対してさらなる回路規模の縮小化が可能となる。

【０１３２】本願請求項７に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、誤訂正による可変長符
号化データの誤りを検出し、誤りが検出された直交変換
ブロックの可変長符号化データを誤りがある事を示すエ
ラーコードに置き換え、マクロブロック内の以降の直交
変換ブロックの可変長符号化データを、対応した固定領
域に配置されている可変長符号化データのみ復号し、ビ
デオセグメント内の以降のマクロブロック内の直交変換
ブロックの可変長符号化データを、対応した固定領域に
配置されている可変長符号化データと、同一マクロブロ
ック内の他の固定領域に配置されている可変長符号化デ
ータのみ復号する事で、誤訂正による画面破綻を防止す
る事ができ、再生条件が悪い場合や高速再生時における
再生画像の品質の向上が可能となる。

【０１３３】本願請求項８に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、具体的に誤訂正による
可変長符号化データの誤りとして、ＡＣ６３エラーの検
出及び画面破綻を防止する事ができ、再生条件が悪い場
合や高速再生時における再生画像の品質の向上が可能と
なる。

【０１３４】本願請求項９に記載の発明に係るディジタ
ル映像信号処理装置は、上述したような構成としている
ので、デフォーマット処理の際、具体的に誤訂正による
可変長符号化データの誤りとして、ＲＵＮ６３エラーの
検出及び画面破綻を防止する事ができ、再生条件が悪い
場合や高速再生時における再生画像の品質の向上が可能
となる。

【０１３５】本願請求項１０に記載の発明に係るディジ
タル映像信号処理装置は、上述したような構成としてい
るので、デフォーマット処理の際、具体的に誤訂正によ
る可変長符号化データの誤りとして、ＡＣ６３エラーと
ＲＵＮ６３エラーの両方の検出及び画面破綻を防止する
事ができ、再生条件が悪い場合や高速再生時における再
生画像の品質の向上が可能となる。

【０１３６】

【図面の簡単な説明】

【図１】この発明の実施の形態に係る全体のブロック図
である。

【図２】この発明の実施の形態に係る記録第１ステップ
信号処理回路のブロック図である。

【図３】この発明の実施の形態に係る記録第２ステップ
信号処理回路のブロック図である。

【図４】この発明の実施の形態に係る記録第３ステップ
信号処理回路のブロック図である。

【図５】この発明の実施の形態に係る再生第１ステップ
信号処理回路のブロック図である。

【図６】この発明の実施の形態に係る再生第２ステップ
信号処理回路のブロック図である。

【図７】この発明の実施の形態に係る再生第３ステップ
信号処理回路のブロック図である。

【図８】この発明の実施の形態に係るエラー処理回路の
ブロック図である。

【図９】この発明の実施の形態に係るフォーマット処理
時のＭＲＡＭの容量に関する説明図である。

【図１０】この発明の実施の形態に係るデフォーマット
処理時のＭＲＡＭの容量に関する説明図である。

【図１１】この発明の実施の形態に係るＶＲＡＭの容量
に関する説明図である。

【図１２】この発明の実施の形態に係るフォーマット処
理時のＦＲＡＭ、ＭＲＡＭ、ＶＲＡＭ各メモリの書き込
みおよび読み出しのタイミングに関する説明図である。

【図１３】この発明の実施の形態に係るデフォーマット
処理時のＦＲＡＭ、ＭＲＡＭ、ＶＲＡＭ各メモリの書き
込みおよび読み出しのタイミングに関する説明図であ
る。

【符号の説明】

６記録第１ステップ信号処理回路７記録第２ステップ信号処理回路８記録第３ステップ信号処理回路１６再生第１ステップ信号処理回路１７再生第２ステップ信号処理回路１８再生第３ステップ信号処理回路２２エラー処理回路２８フォーマット処理回路２９デフォーマット処理回路

Claims

(57)【特許請求の範囲】

【請求項１】複数の画素からなる直交変換ブロックを
単位として直交変換する直交変換手段と、前記直交変換手段で得られた直交変換ブロックの直交成
分を量子化する量子化手段と、前記量子化手段で得られた量子化された直交変換ブロッ
クの直交成分を可変長符号化データに変換する可変長符
号化手段と、前記可変長符号化手段で得られた直交変換ブロックの可
変長符号化データを複数直交変換ブロック分集めてマク
ロブロックを構成する手段と、前記マクロブロックを複数個集めてビデオセグメントを
構成する手段と、前記ビデオセグメント内での符号量をほぼ一定に制御す
る符号量制御手段とを有し、可変長符号化されたビデオセグメント内の直交変換ブロ
ックの可変長符号化データを、マクロブロックに対応し
た複数のシンクブロックにパッキングするディジタル映
像信号処理装置において、１シンクブロック分の容量として、マクロブロック内の
直交変換ブロック数分、直交変換ブロックの可変長符号
化データを格納する為の固定長の固定領域を持ち合わせ
た第１のメモリの各固定領域に、各直交変換ブロックの
可変長符号化データを配置し、固定領域に配置しきれな
いマクロブロック内の直交変換ブロックの可変長符号化
データを第２のメモリにアドレスの前方から格納し、第
１のメモリの各固定領域において、まだ可変長符号化デ
ータが配置されていない空き領域に、第２のメモリに格
納されている可変長符号化データを配置し、マクロブロ
ック内の直交変換ブロックの各固定領域の空き領域に配
置しきれない第２のメモリに格納されている可変長符号
化データを第３のメモリにアドレスの前方から格納し、
ビデオセグメント内の各マクロブロック内の直交変換ブ
ロックの各固定領域おいて、まだ可変長符号化データが
配置されていない空き領域に、第３のメモリに格納され
ている可変長符号化データを配置する事を特徴とするデ
ィジタル映像信号処理装置。
【請求項２】前記請求項１に記載の第２のメモリは、
マクロブロック単位で交替する２個のメモリを用い、前
記請求項１に記載の第３のメモリは、ビデオセグメント
単位で交替する２個のメモリを用いる事を特徴とした請
求項１に記載のディジタル映像信号処理装置。
【請求項３】前記請求項１に記載の第１のメモリは、
ビデオセグメント内におけるマクロブロックの数をｎと
した場合、ｎ＋２個用いる事を特徴とした請求項１また
は請求項２に記載のディジタル映像信号処理装置。
【請求項４】複数の画素からなる直交変換ブロックを
単位として直交変換する直交変換手段と、前記直交変換手段で得られた直交変換ブロックの直交成
分を量子化する量子化手段と、前記量子化手段で得られた量子化された直交変換ブロッ
クの直交成分を可変長符号化データに変換する可変長符
号化手段と、前記可変長符号化手段で得られた直交変換ブロックの可
変長符号化データを複数直交変換ブロック分集めてマク
ロブロックを構成する手段と、前記マクロブロックを複数個集めてビデオセグメントを
構成する手段と、前記ビデオセグメント内での符号量をほぼ一定に制御す
る符号量制御手段とを有し、可変長符号化されたビデオセグメント内の直交変換ブロ
ックの可変長符号化データを、マクロブロックに対応し
た複数のシンクブロックにパッキングするディジタル映
像信号処理装置でパッキングされた可変長符号化データ
を復号するディジタル映像信号処理装置において、１シンクブロック分の容量として、マクロブロック内の
直交変換ブロック数分、直交変換ブロックの可変長符号
化データを格納する為の固定長の固定領域を持ち合わせ
た第１のメモリに、パッキングされた可変長符号化デー
タを格納し、各固定領域において同一マクロブロック内
の他の直交変換ブロックの可変長符号化データを第２の
メモリにアドレスの前方から格納し、ビデオセグメント
内の他のマクロブロック内の直交変換ブロックの可変長
符号化データを第３のメモリにアドレスの前方から格納
し、第１のメモリに格納されている各固定領域に対応し
た可変長符号化データと、第２のメモリ格納されている
同一マクロブロック内の他の固定領域に配置されている
可変長符号化データと、第３のメモリ格納されているビ
デオセグメント内の他のマクロブロック内の固定領域に
配置されている可変長符号化データをつなぎ合わせて、
可変長符号化データを復号する事を特徴とするディジタ
ル映像信号処理装置。
【請求項５】前記請求項４に記載の第２のメモリと第
３のメモリは、ビデオセグメント単位で交替するそれぞ
れ２個のメモリを用いる事を特徴とした請求項４に記載
のディジタル映像信号処理装置。
【請求項６】前記請求項４に記載の第１のメモリは、
ビデオセグメント内におけるマクロブロックの数をｎと
した場合、ｎ＋２個用いる事を特徴とした請求項４また
は請求項５に記載のディジタル映像信号処理装置。
【請求項７】前記請求項４に記載の可変長符号化デ
ータをつなぎ合わせる際に、誤訂正による可変長符号化
データの誤りを検出し、誤りが検出された直交変換ブロ
ックの可変長符号化データを誤りがある事を示すエラー
コードに置き換え、マクロブロック内の以降の直交変換
ブロックの可変長符号化データを、対応した固定領域に
配置されている可変長符号化データのみ復号し、ビデオ
セグメント内の以降のマクロブロック内の直交変換ブロ
ックの可変長符号化データを、対応した固定領域に配置
されている可変長符号化データと、同一マクロブロック
内の他の固定領域に配置されている可変長符号化データ
のみ復号する事を特徴とした請求項４乃至請求項６のい
ずれかに記載のディジタル映像信号処理装置。
【請求項８】前記請求項７に記載の誤訂正による可変
長符号化データの誤りとは、各固定領域に配置された各
固定領域に対応した可変長符号化データと、同一マクロ
ブロック内の他の固定領域に配置されている可変長符号
化データと、ビデオセグメント内の他のマクロブロック
内の固定領域に配置されている可変長符号化データをつ
なぎ合わせる際、直交変換ブロック内の可変長符号化デ
ータの個数を計数し、計数した個数が直交変換ブロック
内の可変長符号化データの最大個数に達した時に、その
次の可変長符号化データが終了符号語であるかないかに
よって判断され、終了符号語でなかった場合に可変長符
号化データの誤りであると判断する事を特徴とした請求
項７に記載のディジタル映像信号処理装置。
【請求項９】前記請求項７に記載の誤訂正による可変
長符号化データの誤りとは、各固定領域に配置された各
固定領域に対応した可変長符号化データと、同一マクロ
ブロック内の他の固定領域に配置されている可変長符号
化データと、ビデオセグメント内の他のマクロブロック
内の固定領域に配置されている可変長符号化データをつ
なぎ合わせる際、可変長符号化データの０ラン長を復号
し、直交変換ブロック内の０ラン長に１をプラスした値
の累積加算を行い、累積加算の結果が直交変換ブロック
内の累積加算値の最大値以下であるか最大値を越えてい
るかによって判断され、最大値を越えている場合に可変
長符号化データの誤りであると判断する事を特徴とした
請求項７に記載のディジタル映像信号処理装置。
【請求項１０】前記請求項７に記載の誤訂正による可
変長符号化データの誤りとは、請求項８に記載の誤訂正
による可変長符号化データの誤りと、請求項９に記載の
誤訂正による可変長符号化データの誤りのどちらか一
方、または両方である事を特徴とした請求項７および請
求項８および請求項９に記載のディジタル映像信号処理
装置。